JP2021117360A - 駆動回路及び表示装置 - Google Patents

Abstract

【課題】製造コストの大幅上昇と、チップ面積及び消費電力の大幅増大とを抑制できるとともに、セトリング時間（安定化時間）を短くした駆動回路を実現する。【解決手段】ソース駆動回路は、階調値変動量検出部（７）と、階調値変動量検出部（７）が検出した第１階調値と第２階調値との差の絶対値が、オフセット基準値以上である場合に、画像データＤ１〜Ｄｎ（第１階調値群）の各々の階調値を負の値を有する第１のオフセット値でオフセットし、かつ、画像データＤ１’〜Ｄｎ’（第２階調値群）の各々の階調値を正の値を有する第２のオフセット値でオフセットして、デジタルアナログ変換回路に供給するオフセット付与部（８）と、を含む。【選択図】図１１

Description

本開示は、表示パネルを駆動する駆動回路と、前記駆動回路を備えた表示装置とに関する。

液晶表示パネルや、ＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）、無機発光ダイオードまたはＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えた表示パネル等の表示用ドライバIC（駆動回路）は、近年の表示パネルの高精細化や倍速駆動対応等により、出力遅延の益々の高速化が必要となっている。

図１５及び図１６は、複数本のソース線を時分割で駆動するマルチプレクス駆動を行う従来のソース駆動回路を示す図である。

図１５に図示しているように、従来のソース駆動回路は、複数のソースアンプＡＭ１〜ＡＭ１７１と、階調基準電圧Ｖ０〜Ｖ２５５を出力するガンマ回路２４と、入力された画像データＤ１〜Ｄ１７１の階調値の各々に基づいて、ガンマ回路２４から２５６個の基準電源バスラインの各々を介して供給された２５６個の階調基準電圧Ｖ０〜Ｖ２５５から一つを選択し、複数のソースアンプＡＭ１〜ＡＭ１７１の各々に供給するＤＡＣ回路２３と、複数のソースアンプＡＭ１〜ＡＭ１７１の各々の出力ノードＱ１〜Ｑ１７１から出力された電圧をセレクト信号ＳＥＬ１〜ＳＥＬ１８に基づいて時分割で、ソース線Ｓ１〜Ｓ３０７８に分配するデマルチプレクサー２５と、を含む。

図１６は、ＤＡＣ回路２３とガンマ回路２４の構成例を示す。ＤＡＣ回路２３の左右両側に配置されたガンマ回路２４は、高電位側電圧ＶＨと低電位側電圧ＶＬの間を分割する抵抗素子ＲＡ１〜ＲＡ２５７及び抵抗素子ＲＢ１〜ＲＢ２５７を含む。抵抗素子ＲＡ１〜ＲＡ２５７の間のノードと抵抗素子ＲＢ１〜ＲＢ２５７の間のノードは、共通の基準電源バスラインＢＬ１〜ＢＬ２５６に接続される。そして、基準電源バスラインＢＬ１〜ＢＬ２５６の各々には、階調基準電圧Ｖ０〜Ｖ２５５が出力される。図１５及び図１６に図示しているように、ＤＡＣ回路２３は、複数のソースアンプＡＭ１〜ＡＭ１７１の各々の入力ノードＵ１〜Ｕ１７１と、基準電源バスラインＢＬ１〜ＢＬ２５６の各々との間に接続されるスイッチ素子Ｓ１−１〜Ｓ１７１−２５６を有する。スイッチ素子Ｓ１−１〜Ｓ１７１−２５６の各々は、画像データＤ１〜Ｄ１７１の階調値の各々に基づいてオン・オフ制御される。例えば、画像データＤ１７１が階調基準電圧Ｖ１２７に該当する階調値である場合には、スイッチ素子Ｓ１７１−１〜Ｓ１７１−２５６中、スイッチ素子Ｓ１７１−１２８のみがオンになり、他のスイッチ素子Ｓ１７１−１〜Ｓ１７１−１２７・Ｓ１７１−１２９〜Ｓ１７１−２５６はオフになり、階調基準電圧Ｖ１２７がソースアンプＡＭ１７１の入力ノードＵ１７１に供給される。

図１７は、従来のソース駆動回路１００に入力される画像データＤ１〜Ｄｎの各々の階調値が全て２５５階調（階調基準電圧Ｖ０に該当）であって、ソース駆動回路１００のｎ個のソースアンプＡＭ１〜ＡＭｎの入力ノードＵ１〜Ｕｎ全てが、階調基準電圧Ｖ０が出力される基準電源バスラインＢＬ１に電気的に接続されている場合を示す図である。

図１８は、従来のソース駆動回路１００に入力される画像データＤ１’〜Ｄｎ’の各々の階調値が全て０階調（階調基準電圧Ｖ２５５に該当）であって、ソース駆動回路１００のｎ個のソースアンプＡＭ１〜ＡＭｎの入力ノードＵ１〜Ｕｎ全てが、階調基準電圧Ｖ２５５が出力される基準電源バスラインＢＬ２５６に電気的に接続されている場合を示す図である。

図１９、図２０及び図２１は、図１７及び図１８に図示した従来のソース駆動回路１００の問題点を説明するための図である。

図１９は、ソースアンプＡＭｎの概略構成を示す図であり、ソースアンプＡＭｎの入力ノードＵｎと出力ノードＱｎは、ソースアンプＡＭｎ内のトランジスタである入力トランジスタＭｐ及び出力トランジスタＭｍのゲートと接続されており、入力トランジスタＭｐのゲート容量（図中点線で図示）と出力トランジスタＭｍのゲート容量（図中点線で図示）とが形成される。図１７及び図１８に図示するように、ｎ個のソースアンプＡＭ１〜ＡＭｎの入力ノードＵ１〜Ｕｎ全てが、階調基準電圧Ｖ０〜Ｖ２５５の何れか一つを出力する基準電源バスラインＢＬ１〜ＢＬ２５６の何れか一つ（図１７の場合には基準電源バスラインＢＬ１、図１８の場合には基準電源バスラインＢＬ２５６）に電気的に接続される場合には、前記ゲート容量の影響により、特定の基準電源バスライン（図１７の場合には基準電源バスラインＢＬ１、図１８の場合には基準電源バスラインＢＬ２５６）の負荷が大きくなる。すなわち、ある一つの基準電源バスラインＢＬ１〜ＢＬ２５６に電気的に接続されるソースアンプＡＭ１〜ＡＭｎの入力ノードＵ１〜Ｕｎの数が増加すればする程、ある一つの基準電源バスラインＢＬ１〜ＢＬ２５６の負荷が大きくなる。また、画像データの各々が、例えば、図１８に図示する０階調（階調基準電圧Ｖ２５５に該当）から、図１７に図示する２５５階調（階調基準電圧Ｖ０に該当）に変わる場合のように、前回入力された画像データの階調値と、今回入力された画像データの階調値との差が大きくなれば大きくなる程、ある一つの基準電源バスラインＢＬ２５６の負荷が大きくなる。

図２０は、図１７に図示するように、ソース駆動回路１００に入力される画像データＤ１〜Ｄｎの各々の階調値が全て２５５階調（階調基準電圧Ｖ０に該当）から、図１８に図示するように、ソース駆動回路１００に入力される画像データＤ１’〜Ｄｎ’の各々の階調値が全て０階調（階調基準電圧Ｖ２５５に該当）になる場合、すなわち、ある一つの基準電源バスラインＢＬ２５６の負荷が最も大きい場合における前記ゲート容量の影響による基準電源バスラインＢＬ２５６の出力の変動を示す図である。図２０に図示するように、画像データの各々が２５５階調から０階調に変わる際には、ゲート容量に蓄えられた電荷の移動により、基準電源バスラインＢＬ２５６の出力は、図中の矢印方向であるＶ０方向へ持ちあがる（図１６に図示するようにＶ０＞Ｖ２５５の場合）。すなわち、画像データの各々が２５５階調から０階調に変わる際には、基準電源バスラインＢＬ２５６の出力は、Ｖ２５５の期待値より電圧が高くなる。なお、この持ちあがり量は、ある一つの基準電源バスラインＢＬ１〜ＢＬ２５６に電気的に接続されるソースアンプＡＭ１〜ＡＭｎの入力ノードＵ１〜Ｕｎの数が増加すればする程、大きくなる。

図２１は、図２０に図示するように、基準電源バスラインＢＬ２５６の出力において、持ちあがりが生じた場合に、基準電源バスラインＢＬ２５６に電気的に接続された複数のソースアンプＡＭｎの各々の出力ノードＱｎにおけるソース出力を示す図である。図２１に図示するように、上述した持ちあがりが残っている状態において、画像データの各々が２５５階調（階調基準電圧Ｖ０に該当）から０階調（階調基準電圧Ｖ２５５に該当）に変わる際には、上述した持ちあがりの影響により、ソース出力が２５５階調に相当するＶ０期待値から０階調に相当するＶ２５５期待値の近くで安定化するまでにかかる時間（セトリング時間）が大きくなってしまう。このようにセトリング時間が大きいソース駆動回路を備えた表示装置においては、表示の階調不足、表示ノイズまたは、表示ムラなどが視認されてしまう場合があるので、問題である。

そこで、特許文献１には、階調基準電圧Ｖ０〜Ｖ２５５を出力するガンマ回路２４ａ・２４ｂ・２４ｃの数を増やすとともに、これに伴い、基準電源バスラインの数も増やした構成について開示されている。

図２２は、特許文献１に開示されているソース駆動回路の概略構成を示す図であり、このソース駆動回路は、階調基準電圧Ｖ０〜Ｖ２５５を出力する３つのガンマ回路、すなわち、第１ガンマ回路２４ａ、第２ガンマ回路２４ｂ及び第３ガンマ回路２４ｃと、このガンマ回路の増加に伴い、基準電源バスラインの数を増やした構成のＤＡＣ回路２３ａと、複数のソースアンプＡＭ１〜ＡＭ１７１と、複数のソースアンプＡＭ１〜ＡＭ１７１の各々の出力ノードＱ１〜Ｑ１７１から出力された電圧をセレクト信号ＳＥＬ１〜ＳＥＬ１８に基づいて時分割で、ソース線Ｓ１〜Ｓ３０７８に分配するデマルチプレクサー２５ａと、を含む。

特開２０１５−１１４３９９（２０１５年６月２２日公開）

しかしながら、図２２に図示した特許文献１に開示されているソース駆動回路の場合、ガンマ回路として、並列化した第１ガンマ回路２４ａ、第２ガンマ回路２４ｂ及び第３ガンマ回路２４ｃを用いている。したがって、使用するガンマ回路の数が大きく増加するとともに、使用するガンマ回路の数が増加した分、基準電源バスラインの数も大きく増加する構成であるため、製造コストの大幅上昇と、チップ面積及び消費電力の大幅増大とを避けられないという問題がある。

本開示の一態様は、前記の問題点に鑑みてなされたものであり、製造コストの大幅上昇と、チップ面積及び消費電力の大幅増大とを抑制できるとともに、セトリング時間（安定化時間）を短くした駆動回路と、製造コストの大幅上昇及び消費電力の大幅増大を抑制できるとともに、表示の階調不足、表示ノイズまたは、表示ムラを改善した表示装置とを実現することを目的とする。

前記の課題を解決するために、本開示の一態様に係る駆動回路は、
複数のソースアンプと、
Ｍ個（Ｍは２以上の自然数）の異なる階調基準電圧を生成する階調基準電圧生成回路と、
入力された階調値の各々に基づいて、前記階調基準電圧生成回路からＭ個のバスラインの各々を介して供給された前記Ｍ個の階調基準電圧から一つを選択し、前記複数のソースアンプの各々に供給するデジタルアナログ変換回路と、
第１階調値群中の第１階調値と第２階調値群中の第２階調値との差を検出する階調値変動量検出部と、
前記階調値変動量検出部が検出した前記第１階調値と前記第２階調値との差の絶対値が、オフセット基準値以上である場合に、全ての階調値が所定の階調値以上である前記第１階調値群の各々の階調値を負の値を有する第１のオフセット値でオフセットし、かつ、全ての階調値が前記所定の階調値未満である前記第２階調値群の各々の階調値を正の値を有する第２のオフセット値でオフセットして、前記デジタルアナログ変換回路に供給するオフセット付与部と、を含む。

前記の課題を解決するために、本開示の一態様に係る表示装置は、
表示パネルと、
前記駆動回路と、を含む。

製造コストの大幅上昇と、チップ面積及び消費電力の大幅増大とを抑制できるとともに、セトリング時間（安定化時間）を短くした駆動回路と、製造コストの大幅上昇及び消費電力の大幅増大を抑制できるとともに、表示の階調不足、表示ノイズまたは、表示ムラを改善した表示装置とを実現できる。

実施形態１に係る表示装置に備えられたソース駆動回路において、画像データとして入力された２５５階調（Ｖ０）のデータがオフセットされ、１５５階調（Ｖ１００）のデータとして、ＤＡＣ回路に入力された場合を示す図である。 実施形態１に係る表示装置に備えられたソース駆動回路において、画像データとして入力された０階調（Ｖ２５５）のデータがオフセットされ、１００階調（Ｖ１５５）のデータとして、ＤＡＣ回路に入力された場合を示す図である。 図１及び図２に図示したソース駆動回路を備えた実施形態１に係る表示装置の全体構成を示す図である。 図３に図示した表示装置の表示領域を一定距離離れたところから見た場合と、表示領域のＹ部分の部分拡大図とを示す図である。 図３に図示した表示装置の表示領域に備えられた複数の画素のうち、ゲート線の延在方向である図中の左右方向において隣接する２つの画素と、この２つの画素を一定距離離れたところから見た場合とを示す図である。 図３に図示した表示装置の表示領域に備えられた複数の画素のうち、ソース線の延在方向である図中の上下方向において隣接する２つの画素と、この２つの画素を一定距離離れたところから見た場合とを示す図である。 図３に図示した表示装置の表示領域を一定距離離れたところから見た場合と、表示領域のＸ部分の部分拡大図とを示す図である。 図３に図示した表示装置の表示領域に、緑色と黒色の交互パターン（千鳥模様）を表示した際の各画素における緑色サブ画素の階調値の一例を示す図である。 図８に図示した緑色サブ画素の階調値の一部を用いて、実施形態１に係るソース駆動回路に備えられた階調値変動量検出部が行った演算結果の一例を示す図である。 図９に図示した演算結果から算出されるデータであって、実施形態１に係る表示装置のソース駆動回路に備えられたオフセット付与部がオフセット付与の基準として用いるデータの一例を示す図である。 図１及び図２に図示したソース駆動回路に備えられたデジタル階調入力オフセット部の一例を示す図である。 変形例である表示装置の表示領域に、緑色と黒色の交互パターン（千鳥模様）を表示した際の各画素における緑色サブ画素の階調値の他の一例を示す図である。 図１２に図示した緑色サブ画素の階調値を用いて、変形例である表示装置のソース駆動回路に備えられた階調値変動量検出部が行った演算結果の一例を示す図である。 実施形態２に係る表示装置のソース駆動回路に備えられたデジタル階調入力オフセット部の一例を示す図である。 従来のソース駆動回路の概略構成を示す図である。 図１５に図示した従来のソース駆動回路に備えられたＤＡＣ回路とガンマ回路２４の構成例を示す図である。 従来のソース駆動回路に、２５５階調（階調基準電圧Ｖ０に該当）の画像データが入力された場合を示す図である。 従来のソース駆動回路に、０階調（階調基準電圧Ｖ２５５に該当）の画像データが入力された場合を示す図である。 ソースアンプの概略構成を示す図であり、ソースアンプにゲート容量が形成される理由を説明するための図である。 ある一つの基準電源バスラインの負荷が最も大きい場合であって、ゲート容量の影響による該当基準電源バスラインの出力の変動を示す図である。 図２０に図示したように、ゲート容量の影響による基準電源バスラインの出力に変動が生じた場合の問題点を説明するための図である。 特許文献１に開示されている従来のソース駆動回路の概略構成を示す図である。

本開示の実施の形態について図１から図１４に基づいて説明すれば、次の通りである。以下、説明の便宜上、特定の実施形態にて説明した構成と同一の機能を有する構成については、同一の符号を付記し、その説明を省略する場合がある。

〔実施形態１〕
以下、本開示の実施形態１について、図１から図１３に基づいて説明する。

（表示装置１０）
図３は、ソース駆動回路（駆動回路）１と、ゲート駆動回路３と、表示パネル４とを備えた、実施形態１に係る表示装置１０の全体構成を示す図である。

図３に図示しているように、表示装置１０は、ソース駆動回路１と、ゲート駆動回路３と、表示パネル４とを備えている。ソース駆動回路１からの出力信号はソース線Ｓ１〜Ｓｒを介して表示パネル４に供給され、ゲート駆動回路３からの出力信号はゲート線Ｇ１〜Ｇｍを介して表示パネル４に供給され、表示パネル４の表示領域ＤＡの複数の画素ＰＩＸの各々において表示が行われる。

なお、本実施形態においては、複数の画素ＰＩＸの各々が、第１サブ画素と、第２サブ画素と、第３サブ画素とで構成され、第１サブ画素が緑色サブ画素ＧＳＰであり、第２サブ画素が赤色サブ画素ＲＳＰであり、第３サブ画素が青色サブ画素ＢＳＰである場合を、一例に挙げて説明するが、これに限定されることはない。第１サブ画素は、緑色サブ画素ＧＳＰでなくでもよく、例えば、赤色サブ画素ＲＳＰや青色サブ画素ＢＳＰであってもよい。また、第１サブ画素は、画素ＰＩＸの真ん中に配置したサブ画素でなくてもよく、例えば、画素ＰＩＸの最も左側のサブ画素や画素ＰＩＸの最も右側のサブ画素であってもよい。また、例えば、複数の画素ＰＩＸの各々は、４つ以上のサブ画素で構成されていてもよい。複数の画素ＰＩＸの各々が、例えば、４つのサブ画素で構成される場合には、第４サブ画素は、白色のサブ画素であってもよく、赤色、緑色及び青色以外の色のサブ画素であってもよい。

表示パネル４は、例えば、液晶表示パネルや、ＯＬＥＤ（有機発光ダイオード）、無機発光ダイオードまたはＱＬＥＤ（量子ドット発光ダイオード）を備えた表示パネル等であってもよい。

また、本実施形態においては、ソース駆動回路１と、ゲート駆動回路３とが、表示パネル４に対して、外付けされている場合を一例に挙げて説明するが、これに限定されることはなく、ソース駆動回路１及びゲート駆動回路３の少なくとも一方が、表示パネル４上にモノリシックに形成されていてもよい。

（ソース駆動回路１）
図１及び図２は、実施形態１に係る表示装置１０に備えられたソース駆動回路１の全体構成を示す図である。

図１及び図２に図示しているように、ソース駆動回路１は、階調値変動量検出部７（図１１参照）とオフセット付与部８（図１１参照）とを含むデジタル階調入力オフセット部２と、複数のソースアンプＡＭ１〜ＡＭｎと、階調基準電圧Ｖ０〜Ｖ２５５を出力するガンマ回路（階調基準電圧生成回路）２４と、デジタル階調入力オフセット部２の出力Ｅ１〜Ｅｎの階調値の各々に基づいて、ガンマ回路２４から２５６個の基準電源バスラインＢＬ１〜ＢＬ２５６の各々を介して供給された２５６個の階調基準電圧Ｖ０〜Ｖ２５５から一つを選択し、複数のソースアンプＡＭ１〜ＡＭｎの各々に供給するＤＡＣ回路（デジタルアナログ変換回路）２３と、複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎから出力された電圧を、例えば、セレクト信号ＳＥＬ１〜ＳＥＬ６に基づいて時分割で、ソース線Ｓ１〜Ｓｒに分配するデマルチプレクサー２５と、を含む。

本実施形態においては、図中のｎ及びｒは自然数であり、ｎ＜ｒの関係を満たす場合を一例に挙げて説明するが、これに限定されることはなく、ｎ＝ｒであってもよい。

本実施形態においては、例えば、ｒは、ｎの６倍であり、ソース線Ｓ１〜Ｓｒの各々は、第１グループ〜第６グループの何れか１つに属するように、グループ分けされており、一つのグループには、ｒ／６個のソース線が属する。

デマルチプレクサー２５は、例えば、セレクト信号ＳＥＬ１に基づいて、複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎを、第１グループにのみ属するソース線と電気的に接続する。すなわち、デマルチプレクサー２５は、複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎを、セレクト信号ＳＥＬ１〜ＳＥＬ６に基づいて選択される第１グループ〜第６グループの何れか１つにのみ属するソース線と電気的に接続する。

なお、本実施形態においては、デジタル階調入力オフセット部２に入力される画像データは、各色、例えば、赤色、緑色及び青色毎に分離された画像データであり、画像データＤ１〜Ｄｎ（第１階調値群）は、第１の期間にデジタル階調入力オフセット部２に入力され、画像データＤ１’〜Ｄｎ’（第２階調値群）は、前記第１の期間の直後の期間である第２の期間にデジタル階調入力オフセット部２に入力される場合を一例に挙げて説明するが、これに限定されることはない。例えば、実施形態１の変形例として後述するように、画像データＤ１〜Ｄｎ（第１階調値群）と画像データＤ１’〜Ｄｎ’（第２階調値群）とは、同一期間にデジタル階調入力オフセット部２に入力されてもよい。

具体的に、本実施形態においては、例えば、デマルチプレクサー２５は、セレクト信号ＳＥＬ１に基づいて、複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎを、赤色の表示に関するソース線Ｓ１・Ｓ７・Ｓ１３・Ｓ１９・・・の各々と電気的に接続し、セレクト信号ＳＥＬ２に基づいて、複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎを、赤色の表示に関するソース線Ｓ４・Ｓ１０・Ｓ１６・Ｓ２２・・・の各々と電気的に接続する。また、デマルチプレクサー２５は、セレクト信号ＳＥＬ３に基づいて（後述する第１の期間）、複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎを、緑色の表示に関するソース線Ｓ２・Ｓ８・Ｓ１４・Ｓ２０・・・の各々と電気的に接続し、セレクト信号ＳＥＬ４に基づいて（後述する第２の期間）、複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎを、緑色の表示に関するソース線Ｓ５・Ｓ１１・Ｓ１７・Ｓ２３・・・の各々と電気的に接続する。さらに、デマルチプレクサー２５は、セレクト信号ＳＥＬ５に基づいて、複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎを、青色の表示に関するソース線Ｓ３・Ｓ９・Ｓ１５・Ｓ２１・・・の各々と電気的に接続し、セレクト信号ＳＥＬ６に基づいて、複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎを、青色の表示に関するソース線Ｓ６・Ｓ１２・Ｓ１８・Ｓ２４・・・の各々と電気的に接続する。

なお、ソース駆動回路１が備えている、複数のソースアンプＡＭ１〜ＡＭｎと、ＤＡＣ回路２３と、ガンマ回路２４と、デマルチプレクサー２５とは、図１５、図１６、図１７及び図１８に図示した従来のソース駆動回路に備えられた構成と同様の構成であり、ソース駆動回路１は、階調値変動量検出部７（図１１参照）とオフセット付与部８（図１１参照）とを含むデジタル階調入力オフセット部２を備えている点において、上述した従来のソース駆動回路とは異なる。

図１は、ソース駆動回路１のデジタル階調入力オフセット部２に、画像データＤ１〜Ｄｎとして、２５５階調（Ｖ０）のデータが入力され、デジタル階調入力オフセット部２において、２５５階調（Ｖ０）のデータがオフセットされ、デジタル階調入力オフセット部２の出力Ｅ１〜Ｅｎの階調値として、１５５階調（Ｖ１００）のデータがＤＡＣ回路２３に出力される場合を示す図である。

一方、図２は、ソース駆動回路１のデジタル階調入力オフセット部２に、画像データＤ１’〜Ｄｎ’として、０階調（Ｖ２５５）のデータが入力され、デジタル階調入力オフセット部２において、０階調（Ｖ２５５）のデータがオフセットされ、デジタル階調入力オフセット部２の出力Ｅ１’〜Ｅｎ’の階調値として、１００階調（Ｖ１５５）のデータがＤＡＣ回路２３に出力される場合を示す図である。

なお、図１及び図２において、ＤＡＣ回路２３に入力される階調値の各々、すなわち、デジタル階調入力オフセット部２の出力Ｅ１〜Ｅｎ・Ｅ１’〜Ｅｎ’の階調値の各々は、全ての階調値が所定の階調値（例えば、１２７階調）以上である画像データＤ１〜Ｄｎ（全ての階調値が所定の階調値以上である第１階調値群ともいう）と、全ての階調値が前記所定の階調値（例えば、１２７階調）未満である画像データＤ１’〜Ｄｎ’（全ての階調値が前記所定の階調値未満である第２階調値群ともいう）とをそれぞれオフセットした階調値である。

なお、本実施形態においては、２５５階調（Ｖ０）の画像データＤ１〜Ｄｎ（第１階調値群）が、第１の期間に、デジタル階調入力オフセット部２に入力され、０階調（Ｖ２５５）の画像データＤ１’〜Ｄｎ’（第２階調値群）が、前記第１の期間の直後の期間である第２の期間に、デジタル階調入力オフセット部２に入力され、デジタル階調入力オフセット部２の出力Ｅ１〜Ｅｎの階調値がＤＡＣ回路２３に先に出力され、デジタル階調入力オフセット部２の出力Ｅ１’〜Ｅｎ’の階調値がＤＡＣ回路２３に後に出力される場合を一例に挙げて説明するが、これに限定されることはない。例えば、０階調（Ｖ２５５）の画像データＤ１’〜Ｄｎ’（第２階調値群）が、第１の期間に、デジタル階調入力オフセット部２に入力され、２５５階調（Ｖ０）の画像データＤ１〜Ｄｎ（第１階調値群）が、前記第１の期間の直後の期間である第２の期間に、デジタル階調入力オフセット部２に入力され、デジタル階調入力オフセット部２の出力Ｅ１’〜Ｅｎ’の階調値がＤＡＣ回路２３に先に出力され、デジタル階調入力オフセット部２の出力Ｅ１〜Ｅｎの階調値がＤＡＣ回路２３に後に出力されてもよい。

また、本実施形態においては、画像データＤ１〜Ｄｎ（第１階調値群）が２５５階調（Ｖ０）であり、画像データＤ１’〜Ｄｎ’（第２階調値群）が０階調（Ｖ２５５）であり、デジタル階調入力オフセット部２の出力Ｅ１〜Ｅｎの階調値が１５５階調（Ｖ１００）であり、デジタル階調入力オフセット部２の出力Ｅ１’〜Ｅｎ’の階調値が１００階調（Ｖ１５５）である場合を一例に挙げて説明するが、これらの値は一例であるので、これに限定されることはない。

なお、本実施形態においては、デマルチプレクサー２５を備えたソース駆動回路１を一例に挙げて説明するが、本開示は、デマルチプレクサー２５を備えていないソース駆動回路にも適用可能であるのは言うまでもない。

（階調値変動量検出部７とオフセット付与部８）
図１１は、図１及び図２に図示したソース駆動回路１に備えられたデジタル階調入力オフセット部２の一例を示す図である。

図１１に図示するように、デジタル階調入力オフセット部２は、階調値変動量検出部７とオフセット付与部８とを含む。なお、本実施形態においては、デジタル階調入力オフセット部２が、階調値変動量検出部７とオフセット付与部８との両方を含む場合を一例に挙げて説明するが、これに限定されることはなく、例えば、デジタル階調入力オフセット部２は、オフセット付与部８のみを備えており、階調値変動量検出部７は、デジタル階調入力オフセット部２の外部から、オフセット付与部８に階調値変動量検出データを供給するようにしてもよい。

図８は、図３に図示した表示装置１０の表示領域ＤＡに、緑色と黒色の交互パターン（千鳥模様）を表示した際の各画素ＰＩＸにおける緑色サブ画素ＧＳＰの階調値の一例を示す図である。

図８に図示する、２５５階調の画像データＤ１〜Ｄｎ（第１階調値群）は、第１の期間に、デジタル階調入力オフセット部２に入力され、０階調の画像データＤ１’〜Ｄｎ’（第２階調値群）は、前記第１の期間の直後の期間である第２の期間に、デジタル階調入力オフセット部２に入力され、０階調の画像データＤ１’’〜Ｄｎ’’（第３階調値群）は、前記第２の期間の後の期間である第３の期間に、デジタル階調入力オフセット部２に入力され、２５５階調の画像データＤ１’’’〜Ｄｎ’’’（第４階調値群）は、前記第３の期間の直後の期間である第４の期間に、デジタル階調入力オフセット部２に入力される。そして、デジタル階調入力オフセット部２の出力Ｅ１〜Ｅｎの階調値（図１１参照）と、デジタル階調入力オフセット部２の出力Ｅ１’〜Ｅｎ’の階調値（図１１参照）と、デジタル階調入力オフセット部２の出力Ｅ１’’〜Ｅｎ’’の階調値と、デジタル階調入力オフセット部２の出力Ｅ１’’’〜Ｅｎ’’’の階調値とが、この順に、ＤＡＣ回路２３に出力される。

図９は、図８に図示した緑色サブ画素ＧＳＰの階調値の一部を用いて、ソース駆動回路１に備えられた階調値変動量検出部７が行った演算結果の一例を示す図である。

図９に図示するように、階調値変動量検出部７は、２５５階調の画像データＤ１〜Ｄｎ（第１階調値群）中のある一つの階調値である第１階調値と、０階調の画像データＤ１’〜Ｄｎ’（第２階調値群）中のある一つの階調値である第２階調値との差の絶対値、すなわち、階調値変動量を検出できる。

例えば、階調値変動量検出部７が行った演算結果の１行１列目の階調値変動量２５５は、第１階調値である２５５階調の画像データＤ１と第２階調値である０階調の画像データＤ１’との差の絶対値を求めた結果である。また、１行２列目の階調値変動量２５５は、第２階調値である０階調の画像データＤ１’と第１階調値である２５５階調の画像データＤ２との差の絶対値を求めた結果である。また、１行３列目の階調値変動量２５５は、第１階調値である２５５階調の画像データＤ２と第２階調値である０階調の画像データＤ２’との差の絶対値を求めた結果である。すなわち、本実施形態においては、階調値変動量検出部７が、階調値変動量を検出するために用いる前記第１階調値と前記第２階調値とが、複数のゲート線Ｇ１〜Ｇｍの各々の延在方向（図３及び図８の図中の左右方向）において、隣接する２つの画素ＰＩＸそれぞれの緑色サブ画素ＧＳＰの階調値である場合を一例に挙げて説明するが、これに限定されることはない。例えば、本実施形態のように、全ての階調値が２５５階調である画像データＤ１〜Ｄｎ（第１階調値群）と、全ての階調値が０階調である画像データＤ１’〜Ｄｎ’（第２階調値群）とが入力される場合には、階調値変動量検出部７が、階調値変動量を検出するために用いる前記第１階調値と前記第２階調値とは、複数のゲート線Ｇ１〜Ｇｍの各々の延在方向において、隣接する２つの画素ＰＩＸそれぞれの緑色サブ画素ＧＳＰの階調値でなくでもよく、第１階調値は、２５５階調の画像データＤ１〜Ｄｎ（第１階調値群）中のある一つの階調値であり、第２階調値は、０階調の画像データＤ１’〜Ｄｎ’（第２階調値群）中のある一つの階調値であってもよい。

図９に図示するように、同様に、階調値変動量検出部７は、０階調の画像データＤ１’’〜Ｄｎ’’（第３階調値群）中のある一つの階調値である第３階調値と、２５５階調の画像データＤ１’’’〜Ｄｎ’’’（第４階調値群）中のある一つの階調値である第４階調値との差の絶対値、すなわち、階調値変動量を検出できる。

例えば、階調値変動量検出部７が行った演算結果の２行１列目の階調値変動量２５５は、第３階調値である０階調の画像データＤ１’’と第４階調値である２５５階調の画像データＤ１’’’との差の絶対値を求めた結果である。また、２行２列目の階調値変動量２５５は、第４階調値である２５５階調の画像データＤ１’’’と第３階調値である０階調の画像データＤ２’’との差の絶対値を求めた結果である。また、２行３列目の階調値変動量２５５は、第３階調値である０階調の画像データＤ２’’と第４階調値である２５５階調の画像データＤ２’’’との差の絶対値を求めた結果である。すなわち、本実施形態においては、前記第３階調値と前記第４階調値とが、複数のゲート線Ｇ１〜Ｇｍの各々の延在方向（図３及び図８の図中の左右方向）において、隣接する２つの画素ＰＩＸそれぞれの緑色サブ画素ＧＳＰの階調値である場合を一例に挙げて説明するが、これに限定されることはない。例えば、本実施形態のように、全ての階調値が０階調である画像データＤ１’’〜Ｄｎ’’（第３階調値群）と、全ての階調値が２５５階調である画像データＤ１’’’〜Ｄｎ’’’（第４階調値群）とが入力される場合には、前記第３階調値と前記第４階調値とは、複数のゲート線Ｇ１〜Ｇｍの各々の延在方向において、隣接する２つの画素ＰＩＸそれぞれの緑色サブ画素ＧＳＰの階調値でなくでもよく、第３階調値は、０階調の画像データＤ１’’〜Ｄｎ’’（第３階調値群）中のある一つの階調値であり、第４階調値は、２５５階調の画像データＤ１’’’〜Ｄｎ’’’（第４階調値群）中のある一つの階調値であってもよい。

図９に図示するように、本実施形態においては、図８に図示した緑色サブ画素ＧＳＰの階調値の一部を用いて、階調値変動量検出部７が２行×８列の階調値変動量のデータを検出した場合を一例に挙げて説明するが、これに限定されることはなく、階調値変動量検出部７が検出する階調値変動量のデータの数は、適宜決定することができる。

また、本実施形態においては、階調値変動量検出部７が、図８に図示した緑色サブ画素ＧＳＰの階調値の一部を用いて、階調値変動量を検出し、その検出結果に基づいて、緑色サブ画素ＧＳＰの階調値をオフセットする場合を一例に挙げて説明するが、これに限定されることはない。階調値変動量検出部７は、図３に図示した赤色サブ画素ＲＳＰの階調値の一部を用いて、階調値変動量を検出し、その検出結果に基づいて、赤色サブ画素ＲＳＰの階調値をオフセットしてもよい。また、階調値変動量検出部７は、図３に図示した青色サブ画素ＢＳＰの階調値の一部を用いて、階調値変動量を検出し、その検出結果に基づいて、青色サブ画素ＢＳＰの階調値をオフセットしてもよい。

図１０は、図９に図示した演算結果から算出されるデータであって、表示装置１０のソース駆動回路１に備えられたオフセット付与部８がオフセット付与の基準として用いるデータの一例を示す図である。

図１０に図示するように、階調値変動量検出部７は、図９に図示する２行×８列の階調値変動量のデータから、前記第１階調値と前記第２階調値との差の絶対値、すなわち、前記第１階調値と前記第２階調値との階調値変動量及び、前記第３階調値と前記第４階調値との差の絶対値、すなわち、前記第３階調値と前記第４階調値との階調値変動量が、２５０階調以上である場合、すなわち、検出結果が真の場合に、オフセット付与部８がオフセットを付与するように１という値を算出する。一方、階調値変動量検出部７は、前記第１階調値と前記第２階調値との差の絶対値、すなわち、前記第１階調値と前記第２階調値との階調値変動量及び、前記第３階調値と前記第４階調値との差の絶対値、すなわち、前記第３階調値と前記第４階調値との階調値変動量が、２５０階調未満である場合、すなわち、検出結果が偽の場合には、オフセット付与部８がオフセットを付与しないように０という値を算出する。オフセット付与部８がオフセットを付与しない場合には、デジタル階調入力オフセット部２に入力された階調値は、オフセットされることなく、そのまま出力される。

本実施形態においては、オフセット付与部８がオフセットを付与するか、しないかを決める閾値であるオフセット基準値を、２５０階調に設定した場合を一例にあげて説明するが、これに限定されることはなく、前記オフセット基準値は、例えば、最大階調値（本実施形態においては２５５階調）に０．９倍をした値である２３０階調以上で設定してもよい。

図１１に図示するように、階調値変動量検出部７において、オフセット付与部８がオフセットを付与する１という値が算出された場合、すなわち、図１１に図示するような２行×８列の階調値変動量のデータを得た場合には、オフセット付与部８は、全ての階調値が２５５階調の画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）を、負の値を有する第１のオフセット値（本実施形態においては、−１００階調）でオフセットし、デジタル階調入力オフセット部２の出力Ｅ１〜Ｅｎとして、オフセットされた第１オフセット階調値である１５５階調をＤＡＣ回路２３に出力する。そして、オフセット付与部８は、全ての階調値が０階調の画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）を、正の値を有する第２のオフセット値（本実施形態においては、＋１００階調）でオフセットし、デジタル階調入力オフセット部２の出力Ｅ１’〜Ｅｎ’として、オフセットされた第２オフセット階調値群である１００階調をＤＡＣ回路２３に出力する。

図１１に図示するように、デジタル階調入力オフセット部２の出力Ｅ１〜Ｅｎであるとともに第１オフセット階調値群である１５５階調と、デジタル階調入力オフセット部２の出力Ｅ１’〜Ｅｎ’であるとともに第２オフセット階調値群である１００階調とにおいて、前記複数のソースアンプのうちの一つの同一ソースアンプの前記階調基準電圧をそれぞれ決定する２つのオフセット階調値の組のそれぞれの平均値は、前記２つのオフセット階調値の組が、オフセットされる前の２つの階調値の組である、２５５階調の画像データＤ１〜Ｄｎと、０階調の画像データＤ１’〜Ｄｎ’とのそれぞれの平均値と同じである。

すなわち、ソースアンプＡＭ１の前記階調基準電圧を異なるタイミングでそれぞれ決定する、デジタル階調入力オフセット部２の出力Ｅ１であるとともに第１オフセット階調値である１５５階調と、デジタル階調入力オフセット部２の出力Ｅ１’であるとともに第２オフセット階調値である１００階調との平均値は、前記２つのオフセット階調値の組が、オフセットされる前の２つの階調値の組である、２５５階調の画像データＤ１と、０階調の画像データＤ１’との平均値と同じである。

同様に、ソースアンプＡＭ２〜ＡＭｎの前記階調基準電圧を異なるタイミングでそれぞれ決定する、デジタル階調入力オフセット部２の出力Ｅ２〜Ｅｎであるとともに第１オフセット階調値である１５５階調と、デジタル階調入力オフセット部２の出力Ｅ２’〜Ｅｎ’であるとともに第２オフセット階調値である１００階調との２つのオフセット階調値の組それぞれの平均値は、前記２つのオフセット階調値の組が、オフセットされる前の２つの階調値の組である、２５５階調の画像データＤ２〜Ｄｎと、０階調の画像データＤ２’〜Ｄｎ’とのそれぞれの平均値と同じである。

以下、図４から図７に基づいて、本実施形態において、第１のオフセット値及び第２のオフセット値のそれぞれを決定した理由について説明する。

図４は、図３に図示した表示装置１０の表示領域ＤＡを一定距離離れたところから見た場合と、表示領域ＤＡのＹ部分の部分拡大図とを示す図である。

図４に図示するように、表示装置１０の表示領域ＤＡに、緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが２５５階調及び青色サブ画素ＢＳＰが０階調）と黒色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが０階調及び青色サブ画素ＢＳＰが０階調）の交互パターン（千鳥模様）を表示した際、表示領域ＤＡを一定距離離れたところから見た場合には、隣接する画素ＰＩＸ同士が平均化され、表示領域ＤＡの各画素ＰＩＸは、中間調の緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが１２７階調及び青色サブ画素ＢＳＰが０階調）として見える。

図５は、図３に図示した表示装置１０の表示領域ＤＡに備えられた複数の画素ＰＩＸのうち、ゲート線Ｇ１〜Ｇｍの延在方向である図中の左右方向において隣接する２つの画素ＰＩＸと、この２つの画素ＰＩＸを一定距離離れたところから見た場合とを示す図である。

図５に図示するように、表示装置１０の表示領域ＤＡの図中の左右方向において隣接する２つの画素ＰＩＸに、緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが２５５階調及び青色サブ画素ＢＳＰが０階調）と黒色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが０階調及び青色サブ画素ＢＳＰが０階調）とを表示した際、この２つの画素ＰＩＸを一定距離離れたところから見た場合には、この２つの画素ＰＩＸが平均化され、この２つの画素ＰＩＸそれぞれは、中間調の緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが１２７階調及び青色サブ画素ＢＳＰが０階調）として見える。

図６は、図３に図示した表示装置１０の表示領域ＤＡに備えられた複数の画素ＰＩＸのうち、ソース線Ｓ１〜Ｓｒの延在方向である図中の上下方向において隣接する２つの画素ＰＩＸと、この２つの画素ＰＩＸを一定距離離れたところから見た場合とを示す図である。

図６に図示するように、表示装置１０の表示領域ＤＡの図中の上下方向において隣接する２つの画素ＰＩＸに、緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが２５５階調及び青色サブ画素ＢＳＰが０階調）と黒色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが０階調及び青色サブ画素ＢＳＰが０階調）とを表示した際、この２つの画素ＰＩＸを一定距離離れたところから見た場合には、この２つの画素ＰＩＸが平均化され、この２つの画素ＰＩＸそれぞれは、中間調の緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが１２７階調及び青色サブ画素ＢＳＰが０階調）として見える。

図７は、第１のオフセット値及び第２のオフセット値のそれぞれを用いて、オフセットを行った場合の表示装置１０の表示領域ＤＡを一定距離離れたところから見た場合と、表示領域ＤＡのＸ部分の部分拡大図とを示す図である。

表示装置１０においては、全ての階調値が２５５階調である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）を、負の値を有する第１のオフセット値（本実施形態においては、−１００階調）でオフセットし、全ての階調値が０階調である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）を、正の値を有する第２のオフセット値（本実施形態においては、＋１００階調）でオフセットしている。

したがって、図７に図示するように、表示装置１０の表示領域ＤＡには、中間調の緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが１５５階調及び青色サブ画素ＢＳＰが０階調）と中間調の緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが１００階調及び青色サブ画素ＢＳＰが０階調）との交互パターン（千鳥模様）を表示することとなる。このような２種類の中間調の緑色が交互パターン（千鳥模様）で表示された表示領域ＤＡを一定距離離れたところから見た場合には、隣接する画素ＰＩＸ同士が平均化され、表示領域ＤＡの各画素ＰＩＸは、中間調の緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが１２７階調及び青色サブ画素ＢＳＰが０階調）として見える。

図４に図示した表示装置１０の表示領域ＤＡと、図７に図示した表示装置１０の表示領域ＤＡとは、一定距離離れたところから見た場合には、両方とも、中間調の緑色（赤色サブ画素ＲＳＰが０階調、緑色サブ画素ＧＳＰが１２７階調及び青色サブ画素ＢＳＰが０階調）として見えるが、図４に図示した表示装置１０においては、赤色サブ画素ＲＳＰを０階調、緑色サブ画素ＧＳＰを２５５階調及び青色サブ画素ＢＳＰを０階調とし、緑色を表示しているとともに、赤色サブ画素ＲＳＰを０階調、緑色サブ画素ＧＳＰを０階調及び青色サブ画素ＢＳＰを０階調とし、黒色を表示している。すなわち、図４に図示した表示装置１０においては、緑色サブ画素ＧＳＰが最大階調値である２５５階調から最小階調値である０階調に変動するので、階調値変動量が大きいため、以下のような問題がある。

ある一つの基準電源バスラインＢＬ１〜ＢＬ２５６に電気的に接続されるソースアンプＡＭ１〜ＡＭｎの入力ノードＵ１〜Ｕｎの数が増加すればする程、持ちあがり量が大きくなることが知られている（図２０参照）。また、この持ちあがり量は、画像データの各々が０階調から２５５階調に変わる場合のように、階調値変動量が大きい場合に、さらに大きくなる。このように、持ちあがりが残っている状態において、画像データの各々が２５５階調（階調基準電圧Ｖ０に該当）から０階調（階調基準電圧Ｖ２５５に該当）に変わる際には、持ちあがりの影響により、ソース出力が２５５階調に相当するＶ０期待値から０階調に相当するＶ２５５期待値の近くで安定化するまでにかかる時間（セトリング時間）が大きくなってしまう（図２１参照）。すなわち、出力遅延が生じてしまう。このようにセトリング時間が大きいソース駆動回路を備えた表示装置においては、表示の階調不足、表示ノイズまたは、表示ムラなどが視認されてしまう場合があるので、問題である。

そこで、本実施形態においては、階調値変動量を小さくした、２種類の中間調の緑色を用いているので、上述した持ちあがり量及びセトリング時間が大きくなるのを抑制できる。したがって、ガンマ回路の並列化などを行う必要がない。よって、製造コストの大幅上昇と、チップ面積及び消費電力の大幅増大とを抑制できるとともに、セトリング時間（安定化時間）を短くしたソース駆動回路１と、製造コストの大幅上昇及び消費電力の大幅増大を抑制できるとともに、表示の階調不足、表示ノイズまたは、表示ムラを改善した表示装置１０とを実現できる。

上述したように、本実施形態においては、緑色サブ画素ＧＳＰの階調値に対してオフセットを行う場合を一例に挙げて説明したが、これに限定されることはなく、赤色サブ画素ＲＳＰの階調値または、青色サブ画素ＢＳＰの階調値に対しても、同様に、オフセットを行ってもよい。

（変形例）
図示は省略するが、本実施形態の変形例である表示装置は、ソース駆動回路の複数のソースアンプＡＭ１〜ＡＭｎの各々の出力（出力ノード）Ｑ１〜Ｑｎの数と、表示パネルのソース線Ｓ１〜Ｓｒの数とが、同じである点と、デマルチプレクサー２５を備えていない点とにおいて、上述した実施形態１の表示装置１０とは異なる。

また、上述した実施形態１の表示装置１０においては、全ての階調値が２５５階調である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）は、第１の期間にデジタル階調入力オフセット部２に入力され、全ての階調値が０階調である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）は、前記第１の期間の直後の期間である第２の期間にデジタル階調入力オフセット部２に入力される場合を一例に挙げて説明したが、本実施形態の変形例である表示装置においては、全ての階調値が２５０階調以上である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）と、全ての階調値が５階調以下である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）とが、第１の期間に同時にデジタル階調入力オフセット部に入力される場合を一例に挙げて説明する。

図１２は、本実施形態の変形例である表示装置の表示領域に、緑色と黒色の交互パターン（千鳥模様）を表示した際の各画素における緑色サブ画素の階調値の他の一例を示す図である。

本実施形態の変形例である表示装置においては、図１２に図示するように、全ての階調値が２５０階調以上である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）と、全ての階調値が５階調以下である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）とは、第１の期間に同時にデジタル階調入力オフセット部に入力される。そして、全ての階調値が２５０階調以上である画像データＤ１’’〜Ｄｎ’’の各々の階調値（第４階調値群）と、全ての階調値が５階調以下である画像データＤ１’’’〜Ｄｎ’’’の各々の階調値（第３階調値群）とは、前記第１の期間の直後の期間である第２の期間に同時にデジタル階調入力オフセット部に入力される。

そして、本実施形態の変形例である表示装置においては、全ての階調値が２５０階調以上である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）と、全ての階調値が２５０階調以上である画像データＤ１’’〜Ｄｎ’’の各々の階調値（第４階調値群）とは、負の値を有する第１のオフセット値（本実施形態においては、−１００階調）でオフセットし、全ての階調値が５階調以下である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）と、全ての階調値が５階調以下である画像データＤ１’’’〜Ｄｎ’’’の各々の階調値（第３階調値群）とは、正の値を有する第２のオフセット値（本実施形態においては、＋１００階調）でオフセットした。

また、画像データＤ１〜Ｄｎの各々の階調値をオフセットしたデジタル階調入力オフセット部の出力Ｅ１〜Ｅｎの階調値と、画像データＤ１’〜Ｄｎ’の各々の階調値をオフセットしたデジタル階調入力オフセット部の出力Ｅ１’〜Ｅｎ’の階調値とは、同一期間に、ＤＡＣ回路に出力される。また、画像データＤ１’’〜Ｄｎ’’の各々の階調値をオフセットしたデジタル階調入力オフセット部の出力Ｅ１’’〜Ｅｎ’’の階調値と、画像データＤ１’’’〜Ｄｎ’’’の各々の階調値をオフセットしたデジタル階調入力オフセット部の出力Ｅ１’’’〜Ｅｎ’’’の階調値とは、デジタル階調入力オフセット部の出力Ｅ１〜Ｅｎの階調値と、デジタル階調入力オフセット部の出力Ｅ１’〜Ｅｎ’の階調値とが出力された直後の同一期間に、ＤＡＣ回路に出力される。

具体的に、本実施形態の変形例である表示装置においては、デジタル階調入力オフセット部に同一期間に入力される画像データは、各色、例えば、赤色、緑色及び青色に関する画像データを全て含むものである。

図１２に図示する緑色に関する画像データは、第１の期間に同時にデジタル階調入力オフセット部に入力される、全ての階調値が２５０階調以上である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）と、全ての階調値が５階調以下である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）とを含む。また、図１２に図示する緑色に関する画像データは、前記第１の期間の直後の期間である第２の期間に同時にデジタル階調入力オフセット部に入力される、全ての階調値が２５０階調以上である画像データＤ１’’〜Ｄｎ’’の各々の階調値（第４階調値群）と、全ての階調値が５階調以下である画像データＤ１’’’〜Ｄｎ’’’の各々の階調値（第３階調値群）とを含む。

図１３は、図１２に図示した緑色サブ画素の階調値を用いて、本実施形態の変形例である表示装置のソース駆動回路に備えられた階調値変動量検出部が行った演算結果の一例を示す図である。

図１３に図示するように、本実施形態の変形例の階調値変動量検出部は、全ての階調値が２５０階調以上である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）中のある一つの階調値である第１階調値と、全ての階調値が５階調以下である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）中のある一つの階調値である第２階調値との差の絶対値、すなわち、階調値変動量を検出できる。

例えば、前記階調値変動量検出部が行った演算結果の１行１列目の階調値変動量２５５は、第１階調値である２５５階調の画像データＤ１と第２階調値である０階調の画像データＤ１’との差の絶対値を求めた結果である。また、１行２列目の階調値変動量２５３は、第２階調値である０階調の画像データＤ１’と第１階調値である２５３階調の画像データＤ２との差の絶対値を求めた結果である。また、１行３列目の階調値変動量２５１は、第１階調値である２５３階調の画像データＤ２と第２階調値である２階調の画像データＤ２’との差の絶対値を求めた結果である。すなわち、本実施形態の変形例においては、前記階調値変動量検出部が、階調値変動量を検出するために用いる前記第１階調値と前記第２階調値とが、複数のゲート線Ｇ１〜Ｇｍの各々の延在方向（図３の図中の左右方向）において、隣接する２つの画素ＰＩＸそれぞれの緑色サブ画素ＧＳＰの階調値である場合を一例に挙げて説明するが、これに限定されることはない。

また、図１３に図示するように、前記階調値変動量検出部は、全ての階調値が５階調以下である画像データＤ１’’’〜Ｄｎ’’’（第３階調値群）中のある一つの階調値である第３階調値と、全ての階調値が２５０階調以上である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）中のある一つの階調値である第１階調値との差の絶対値、すなわち、階調値変動量を検出できる。さらに、前記階調値変動量検出部は、全ての階調値が２５０階調以上である画像データＤ１’’〜Ｄｎ’’（第４階調値群）中のある一つの階調値である第４階調値と、全ての階調値が５階調以下である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）中のある一つの階調値である第２階調値との差の絶対値、すなわち、階調値変動量を検出できる。

例えば、前記階調値変動量検出部が行った演算結果の２行１列目の階調値変動量２５４は、第３階調値である１階調の画像データＤ１’’’と第１階調値である２５５階調の画像データＤ１との差の絶対値を求めた結果である。また、２行２列目の階調値変動量２５３は、第４階調値である２５３階調の画像データＤ１’’と第２階調値である０階調の画像データＤ１’との差の絶対値を求めた結果である。また、２行３列目の階調値変動量２５３は、第３階調値である０階調の画像データＤ２’’’と第１階調値である２５３階調の画像データＤ２との差の絶対値を求めた結果である。すなわち、本実施形態の変形例においては、第１階調値と第３階調値、及び第２階調値と第４階調値が、複数のソース線Ｓ１〜Ｓｒの各々の延在方向（図３の図中の上下方向）において、隣接する２つの画素ＰＩＸそれぞれの緑色サブ画素ＧＳＰの階調値である場合を一例に挙げて説明するが、これに限定されることはない。例えば、本実施形態の変形例のように、全ての階調値が２５０階調以上である画像データＤ１〜Ｄｎ、全ての階調値が５階調以下である画像データＤ１’〜Ｄｎ’、全ての階調値が２５０階調以上である画像データＤ１’’〜Ｄｎ’’及び全ての階調値が５階調以下である画像データＤ１’’’〜Ｄｎ’’’が入力される場合には、第１階調値と第３階調値、及び第２階調値と第４階調値は、複数のソース線Ｓ１〜Ｓｒの各々の延在方向（図３の図中の上下方向）において、隣接する２つの画素ＰＩＸそれぞれの緑色サブ画素ＧＳＰの階調値でなくでもよい。

なお、図１３に図示する、前記階調値変動量検出部が行った演算結果の１行１列目〜１行７列目までは、複数のゲート線Ｇ１〜Ｇｍの各々の延在方向（図３の図中の左右方向）において、隣接する２つの画素ＰＩＸそれぞれの緑色サブ画素ＧＳＰの階調値の差の絶対値を求めた結果であり、階調値変動量の空間方向の判定となる。

一方、図１３に図示する、前記階調値変動量検出部が行った演算結果の２行１列目〜２行８列目までは、複数のソース線Ｓ１〜Ｓｒの各々の延在方向（図３の図中の上下方向）において、隣接する２つの画素ＰＩＸそれぞれの緑色サブ画素ＧＳＰの階調値の差の絶対値を求めた結果であり、階調値変動量の時間方向の判定となる。

以上のように、本実施形態の変形例においては、階調値変動量の空間方向の判定と階調値変動量の時間方向の判定との両方を用いているが、これに限定されることはなく、階調値変動量の空間方向の判定と階調値変動量の時間方向の判定との何れか一方のみを用いてもよい。

上述した本実施形態の変形例の場合、全ての階調値が２５０階調以上である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）と、全ての階調値が５階調以下である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）とは、同一期間に入力され、全ての階調値が２５０階調以上である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）をオフセットした第１オフセット階調値群と、全ての階調値が５階調以下である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）をオフセットした第２オフセット階調値群とは、前記複数のソースアンプＡＭ１〜ＡＭｎの一部のソースアンプＡＭ２・ＡＭ５・ＡＭ８・ＡＭ１１・・・の前記階調基準電圧を、同じタイミングでそれぞれ決定する（図１または図２参照）。

前記第１オフセット階調値群と前記第２オフセット階調値群とにおいて、所定間隔で配置された２つのソースアンプ組（例えば、ソースアンプＡＭ２とソースアンプＡＭ５、ソースアンプＡＭ８とソースアンプＡＭ１１、ソースアンプＡＭ１４とソースアンプＡＭ１７）毎の各ソースアンプの前記階調基準電圧を決定する２つのオフセット階調値の組のそれぞれの平均値は、前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じである。

すなわち、本実施形態の変形例においては、階調値変動量を小さくした、２種類の中間調の緑色を用いているので、上述した持ちあがり量及びセトリング時間が大きくなるのを抑制できる。したがって、ガンマ回路の並列化などを行う必要がない。よって、製造コストの大幅上昇と、チップ面積及び消費電力の大幅増大とを抑制できるとともに、セトリング時間（安定化時間）を短くしたソース駆動回路（駆動回路）と、製造コストの大幅上昇及び消費電力の大幅増大を抑制できるとともに、表示の階調不足、表示ノイズまたは、表示ムラを改善した表示装置とを実現できる。

本実施形態の変形例においては、緑色サブ画素の階調値に対してオフセットを行う場合を一例に挙げて説明したが、これに限定されることはなく、赤色サブ画素の階調値または、青色サブ画素の階調値に対しても、同様に、オフセットを行ってもよい。

上述した実施形態１及び実施形態１の変形例においては、８ビットの階調値（２５６階調）を用いた場合を一例に挙げて説明したが、これに限定されることはなく、８ビット以外の階調値を用いてもよい。

また、上述した実施形態１及び実施形態１の変形例においては、負の値を有する第１のオフセット値が−１００階調であり、正の値を有する第２のオフセット値が＋１００階調である場合を、一例に挙げて説明したが、これに限定されることはなく、例えば、負の値を有する第１のオフセット値が−２０階調であり、正の値を有する第２のオフセット値が＋２０階調であってもよい。さらに、負の値を有する第１のオフセット値の絶対値と正の値を有する第２のオフセット値の絶対値とは異なる値であってもよい。

〔実施形態２〕
本開示の実施形態２について、図１４に基づいて説明する。なお、説明の便宜上、上記実施形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。

図１４は、実施形態２に係る表示装置のソース駆動回路に備えられたデジタル階調入力オフセット部２’の一例を示す図である。

図１４に図示するように、デジタル階調入力オフセット部２’の出力Ｅ１〜Ｅｎであるとともに第１オフセット階調値群である１２７階調と、デジタル階調入力オフセット部２’の出力Ｅ１’〜Ｅｎ’であるとともに第２オフセット階調値群である１２７階調とにおいて、前記複数のソースアンプのうちの一つの同一ソースアンプの前記階調基準電圧をそれぞれ決定する２つのオフセット階調値の組（例えば、デジタル階調入力オフセット部２’の出力Ｅ１とデジタル階調入力オフセット部２’の出力Ｅ１’の組）のそれぞれは、前記２つのオフセット階調値の組（例えば、デジタル階調入力オフセット部２’の出力Ｅ１とデジタル階調入力オフセット部２’の出力Ｅ１’の組）が、オフセットされる前の２つの階調値の組である、２５５階調の画像データＤ１〜Ｄｎと、０階調の画像データＤ１’〜Ｄｎ’とのそれぞれの平均値と同じである。

すなわち、ソースアンプＡＭ１の前記階調基準電圧を異なるタイミングでそれぞれ決定する、デジタル階調入力オフセット部２’の出力Ｅ１であるとともに第１オフセット階調値である１２７階調と、デジタル階調入力オフセット部２’の出力Ｅ１’であるとともに第２オフセット階調値である１２７階調とは、前記２つのオフセット階調値の組が、オフセットされる前の２つの階調値の組である、２５５階調の画像データＤ１と、０階調の画像データＤ１’との平均値と同じである。

同様に、ソースアンプＡＭ２〜ＡＭｎの前記階調基準電圧を異なるタイミングでそれぞれ決定する、デジタル階調入力オフセット部２’の出力Ｅ２〜Ｅｎであるとともに第１オフセット階調値である１２７階調と、デジタル階調入力オフセット部２’の出力Ｅ２’〜Ｅｎ’であるとともに第２オフセット階調値である１２７階調との２つのオフセット階調値の組それぞれは、前記２つのオフセット階調値の組が、オフセットされる前の２つの階調値の組である、２５５階調の画像データＤ２〜Ｄｎと、０階調の画像データＤ２’〜Ｄｎ’とのそれぞれの平均値と同じである。

図１４に図示するように、階調値変動量検出部７の検出結果が真の場合、すなわち、オフセット付与部８’がオフセットを付与するように１という値を算出した場合には、オフセット付与部８’は、全ての階調値が２５５階調の画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）を、負の値を有する第１のオフセット値（本実施形態においては、−１２８階調）でオフセットし、デジタル階調入力オフセット部２’の出力Ｅ１〜Ｅｎとして、オフセットされた第１オフセット階調値群である１２７階調をＤＡＣ回路２３に出力する。さらに、階調値変動量検出部７の検出結果が真の場合、オフセット付与部８’は、全ての階調値が０階調の画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）を、正の値を有する第２のオフセット値（本実施形態においては、＋１２７階調）でオフセットし、デジタル階調入力オフセット部２’の出力Ｅ１’〜Ｅｎ’として、オフセットされた第２オフセット階調値群である１２７階調をＤＡＣ回路２３に出力する。

一方、階調値変動量検出部７の検出結果が偽の場合、すなわち、オフセット付与部８’がオフセットを付与しないように０という値を算出した場合には、デジタル階調入力オフセット部２’に入力された階調値は、オフセットされることなく、そのまま出力される。

なお、図示は省略するが、上述した実施形態１の変形例の場合のように、全ての階調値が２５５階調である画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）と、全ての階調値が０階調である画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）とが、第１の期間に同時にデジタル階調入力オフセット部２’に入力されてもよい。このような場合、全ての階調値が２５５階調の画像データＤ１〜Ｄｎの各々の階調値（第１階調値群）がオフセットされた第１オフセット階調値群と全ての階調値が０階調の画像データＤ１’〜Ｄｎ’の各々の階調値（第２階調値群）がオフセットされた第２オフセット階調値群とにおいて、所定間隔で配置された２つのソースアンプ組（例えば、ソースアンプＡＭ２とソースアンプＡＭ５、ソースアンプＡＭ８とソースアンプＡＭ１１、ソースアンプＡＭ１４とソースアンプＡＭ１７）毎の各ソースアンプの前記階調基準電圧を決定する２つのオフセット階調値の組のそれぞれの値は、前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じである。

上述した本実施形態においては、オフセットされた第１オフセット階調値群とオフセットされた第２オフセット階調値群との差を無くした、中間調の緑色を用いているので、上述した持ちあがり量及びセトリング時間が大きくなるのを抑制できる。したがって、ガンマ回路の並列化などを行う必要がない。よって、製造コストの大幅上昇と、チップ面積及び消費電力の大幅増大とを抑制できるとともに、セトリング時間（安定化時間）を短くしたソース駆動回路と、製造コストの大幅上昇及び消費電力の大幅増大を抑制できるとともに、表示の階調不足、表示ノイズまたは、表示ムラを改善した表示装置とを実現できる。

〔まとめ〕
本開示の態様１に係る駆動回路は、
複数のソースアンプと、
Ｍ個（Ｍは２以上の自然数）の異なる階調基準電圧を生成する階調基準電圧生成回路と、
入力された階調値の各々に基づいて、前記階調基準電圧生成回路からＭ個のバスラインの各々を介して供給された前記Ｍ個の階調基準電圧から一つを選択し、前記複数のソースアンプの各々に供給するデジタルアナログ変換回路と、
第１階調値群中の第１階調値と第２階調値群中の第２階調値との差を検出する階調値変動量検出部と、
前記階調値変動量検出部が検出した前記第１階調値と前記第２階調値との差の絶対値が、オフセット基準値以上である場合に、全ての階調値が所定の階調値以上である前記第１階調値群の各々の階調値を負の値を有する第１のオフセット値でオフセットし、かつ、全ての階調値が前記所定の階調値未満である前記第２階調値群の各々の階調値を正の値を有する第２のオフセット値でオフセットして、前記デジタルアナログ変換回路に供給するオフセット付与部と、を含む。

本開示の態様２に係る駆動回路は、上記態様１において、
前記第１階調値群及び前記第２階調値群の一方は、第１の期間に入力され、
前記第１階調値群及び前記第２階調値群の他方は、前記第１の期間の直後の期間である第２の期間に入力され、
前記第１階調値群の各々の階調値を前記第１のオフセット値でオフセットして得られる第１オフセット階調値群の各々の階調値と、前記第２階調値群の各々の階調値を前記第２のオフセット値でオフセットして得られる第２オフセット階調値群の各々の階調値とは、前記複数のソースアンプの前記階調基準電圧を、異なるタイミングでそれぞれ決定することが好ましい。

本開示の態様３に係る駆動回路は、上記態様１において、
前記第１階調値群と前記第２階調値群とは、同一期間に入力され、
前記第１階調値群の各々の階調値を前記第１のオフセット値でオフセットして得られる第１オフセット階調値群の各々の階調値と、前記第２階調値群の各々の階調値を前記第２のオフセット値でオフセットして得られる第２オフセット階調値群の各々の階調値とは、前記複数のソースアンプの一部の前記階調基準電圧を、同じタイミングでそれぞれ決定することが好ましい。

本開示の態様４に係る駆動回路は、上記態様２において、
前記第１オフセット階調値群と前記第２オフセット階調値群とにおいて、前記複数のソースアンプのうち同一のソースアンプの前記階調基準電圧を異なるタイミングで決定する２つのオフセット階調値の組のそれぞれの平均値は、
前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じであることが好ましい。

本開示の態様５に係る駆動回路は、上記態様３において、
前記第１オフセット階調値群と前記第２オフセット階調値群とにおいて、所定間隔で配置された２つのソースアンプ組毎の各ソースアンプの前記階調基準電圧を決定する２つのオフセット階調値の組のそれぞれの平均値は、
前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じであることが好ましい。

本開示の態様６に係る駆動回路は、上記態様２において、
前記第１オフセット階調値群と前記第２オフセット階調値群とにおいて、前記複数のソースアンプのうち同一のソースアンプの前記階調基準電圧を異なるタイミングで決定する２つのオフセット階調値の組のそれぞれの値は、
前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じであることが好ましい。

本開示の態様７に係る駆動回路は、上記態様３において、
前記第１オフセット階調値群と前記第２オフセット階調値群とにおいて、所定間隔で配置された２つのソースアンプ組毎の各ソースアンプの前記階調基準電圧を決定する２つのオフセット階調値の組のそれぞれの値は、
前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じであることが好ましい。

本開示の態様８に係る駆動回路においては、上記態様１から７の何れかにおいて、
前記オフセット基準値は、最大階調値に０．９倍をした値以上であることが好ましい。

本開示の態様９に係る表示装置は、表示パネルと、上記態様１から８の何れかに記載の駆動回路とを含む。

本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

１ ソース駆動回路（駆動回路）
２、２’ デジタル階調入力オフセット部
３ ゲート駆動回路
４ 表示パネル
７ 階調値変動量検出部
８、８’ オフセット付与部
１０ 表示装置
２３ ＤＡＣ回路（デジタルアナログ変換回路）
２４ ガンマ回路（階調基準電圧生成回路）
２５ デマルチプレクサ−
ＡＭ１〜ＡＭｎ ソースアンプ
Ｑ１〜Ｑｎ ソースアンプの出力ノード
Ｕ１〜Ｕｎ ソースアンプの入力ノード
ＢＬ１〜ＢＬ２５６ 基準電源バスライン
Ｓ１〜Ｓｒ ソース線
Ｇ１〜Ｇｍ ゲート線
Ｖ０〜Ｖ２５５ 階調基準電圧
ＤＡ 表示領域
Ｄ１〜Ｄｎ 画像データ
Ｄ１’〜Ｄｎ’ 画像データ
Ｄ１’’〜Ｄｎ’’ 画像データ
Ｄ１’’’〜Ｄｎ’’’ 画像データ
Ｅ１〜Ｅｎ デジタル階調入力オフセット部の出力
Ｅ１’〜Ｅｎ’ デジタル階調入力オフセット部の出力
ＰＩＸ １画素（画素）
ＲＳＰ、ＧＳＰ、ＢＳＰ サブ画素

Claims (9)

1. 複数のソースアンプと、
   Ｍ個（Ｍは２以上の自然数）の異なる階調基準電圧を生成する階調基準電圧生成回路と、
   入力された階調値の各々に基づいて、前記階調基準電圧生成回路からＭ個のバスラインの各々を介して供給された前記Ｍ個の階調基準電圧から一つを選択し、前記複数のソースアンプの各々に供給するデジタルアナログ変換回路と、
   第１階調値群中の第１階調値と第２階調値群中の第２階調値との差を検出する階調値変動量検出部と、
   前記階調値変動量検出部が検出した前記第１階調値と前記第２階調値との差の絶対値が、オフセット基準値以上である場合に、全ての階調値が所定の階調値以上である前記第１階調値群の各々の階調値を負の値を有する第１のオフセット値でオフセットし、かつ、全ての階調値が前記所定の階調値未満である前記第２階調値群の各々の階調値を正の値を有する第２のオフセット値でオフセットして、前記デジタルアナログ変換回路に供給するオフセット付与部と、を含む駆動回路。
2. 前記第１階調値群及び前記第２階調値群の一方は、第１の期間に入力され、
   前記第１階調値群及び前記第２階調値群の他方は、前記第１の期間の直後の期間である第２の期間に入力され、
   前記第１階調値群の各々の階調値を前記第１のオフセット値でオフセットして得られる第１オフセット階調値群の各々の階調値と、前記第２階調値群の各々の階調値を前記第２のオフセット値でオフセットして得られる第２オフセット階調値群の各々の階調値とは、前記複数のソースアンプの前記階調基準電圧を、異なるタイミングでそれぞれ決定する請求項１に記載の駆動回路。
3. 前記第１階調値群と前記第２階調値群とは、同一期間に入力され、
   前記第１階調値群の各々の階調値を前記第１のオフセット値でオフセットして得られる第１オフセット階調値群の各々の階調値と、前記第２階調値群の各々の階調値を前記第２のオフセット値でオフセットして得られる第２オフセット階調値群の各々の階調値とは、前記複数のソースアンプの一部の前記階調基準電圧を、同じタイミングでそれぞれ決定する請求項１に記載の駆動回路。
4. 前記第１オフセット階調値群と前記第２オフセット階調値群とにおいて、前記複数のソースアンプのうち同一のソースアンプの前記階調基準電圧を異なるタイミングで決定する２つのオフセット階調値の組のそれぞれの平均値は、
   前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じである請求項２に記載の駆動回路。
5. 前記第１オフセット階調値群と前記第２オフセット階調値群とにおいて、所定間隔で配置された２つのソースアンプ組毎の各ソースアンプの前記階調基準電圧を決定する２つのオフセット階調値の組のそれぞれの平均値は、
   前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じである請求項３に記載の駆動回路。
6. 前記第１オフセット階調値群と前記第２オフセット階調値群とにおいて、前記複数のソースアンプのうち同一のソースアンプの前記階調基準電圧を異なるタイミングで決定する２つのオフセット階調値の組のそれぞれの値は、
   前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じである請求項２に記載の駆動回路。
7. 前記第１オフセット階調値群と前記第２オフセット階調値群とにおいて、所定間隔で配置された２つのソースアンプ組毎の各ソースアンプの前記階調基準電圧を決定する２つのオフセット階調値の組のそれぞれの値は、
   前記２つのオフセット階調値の組のそれぞれが、オフセットされる前の２つの階調値の組のそれぞれの平均値と同じである請求項３に記載の駆動回路。
8. 前記オフセット基準値は、最大階調値に０．９倍をした値以上である請求項１から７の何れか１項に記載の駆動回路。
9. 表示パネルと、
   前記請求項１から８の何れか１項に記載の駆動回路と、を含む表示装置。

Images