JP2021113857A - 表示装置および表示装置の制御方法 - Google Patents

表示装置および表示装置の制御方法 Download PDF

Info

Publication number
JP2021113857A
JP2021113857A JP2020005383A JP2020005383A JP2021113857A JP 2021113857 A JP2021113857 A JP 2021113857A JP 2020005383 A JP2020005383 A JP 2020005383A JP 2020005383 A JP2020005383 A JP 2020005383A JP 2021113857 A JP2021113857 A JP 2021113857A
Authority
JP
Japan
Prior art keywords
display device
period
gate
during
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020005383A
Other languages
English (en)
Inventor
太 遠藤
Futoshi Endo
太 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP2020005383A priority Critical patent/JP2021113857A/ja
Publication of JP2021113857A publication Critical patent/JP2021113857A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】表示部に画像を表示中に画像の表示を一時停止した後、画像の表示を再開する場合に正常な画像を表示する。【解決手段】表示装置は、マトリックス状に配置された画素セルと、一方向に並ぶ前記画素セルの行にそれぞれ接続されたゲート線とを含む表示部と、前記表示部に画像を表示する1フレーム期間に、選択する前記ゲート線を順次切り替えて駆動し、前記1フレーム期間中に前記ゲート線の切り替えを停止する切り替え停止期間を設定し、前記切り替え停止期間後に前記ゲート線の切り替えを再開するゲート制御回路と、を有する。【選択図】図1

Description

本発明は、表示装置および表示装置の制御方法に関する。
カーナビゲーション装置等に使用される液晶表示装置には、液晶ディスプレイに表示されるボタンや地図上の位置を選択するためのタッチパネルが液晶ディスプレイの表面に配置される。例えば、タッチパネルは、画面の縦方向に配線される複数本の電極と画面の横方向に配線される複数本の電極との交差部分の静電容量の変化を検出することで、タッチ位置の座標を検出する。
この種の静電容量方式のタッチパネルは、液晶ディスプレイの駆動やバックライトの駆動により発生するノイズの影響を受けて、動作が不安定になり、タッチ位置の座標の検出精度が低下する場合がある。そこで、液晶ディスプレイの駆動停止期間とバックライトの駆動停止期間とが重複する期間にタッチパネルの静電容量の変化を検出することで、タッチ位置の座標の検出精度の低下を防止する手法が提案されている(例えば、特許文献1参照)。
特開2015−210696号公報
ところで、タッチパネルへのタッチ操作の検出頻度を高くして、タッチ操作の応答性を向上するためには、液晶ディスプレイの駆動停止期間だけでなく、液晶ディスプレイの駆動期間にも検出動作を行うことが好ましい。しかしながら、液晶ディスプレイの駆動期間にタッチ操作の検出動作を行う場合、ノイズ等の影響を受けて、タッチパネルの動作が不安定になるおそれがあり、液晶ディスプレイに表示される画像の品位が低下するおそれがある。また、液晶ディスプレイの駆動期間に画像の表示を一時停止した後、画像の表示を再開した場合、正常な画像が表示されないおそれがある。
上記の課題に鑑み、本発明は、表示部に画像を表示中に画像の表示を一時停止した後、画像の表示を再開する場合に正常な画像を表示することを目的とする。
一つの観点によれば、表示装置は、マトリックス状に配置された画素セルと、一方向に並ぶ前記画素セルの行にそれぞれ接続されたゲート線とを含む表示部と、前記表示部に画像を表示する1フレーム期間に、選択する前記ゲート線を順次切り替えて駆動し、前記1フレーム期間中に前記ゲート線の切り替えを停止する切り替え停止期間を設定し、前記切り替え停止期間後に前記ゲート線の切り替えを再開するゲート制御回路と、を有することを特徴とする。
表示部に画像を表示中に画像の表示を一時停止した後、画像の表示を再開する場合に正常な画像を表示することができる。
第1の実施形態における表示装置の一例を示すブロック図である。 図1のゲート出力回路の一例を示す回路図である。 図1の液晶表示装置の動作の一例を示すタイミング図である。 図1の液晶表示装置の液晶ディスプレイに表示される画像の一例を示す説明図である。 第2の実施形態における表示装置のゲート出力回路の一例を示す回路図である。 図5のゲート出力回路を有する液晶表示装置の動作の一例を示すタイミング図である。 他の液晶表示装置のゲート出力回路の一例(比較例)を示す回路図である。 図7のゲート出力回路を有する液晶表示装置の動作の一例(比較例)を示すタイミング図である。 図7のゲート出力回路を有する液晶表示装置の液晶ディスプレイに表示される画像の一例を示す説明図である。 第3の実施形態における表示装置の一例を示すブロック図である。
以下、図面を参照して実施の形態の説明を行う。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。信号名を示す符号は、信号線名を示す符号としても使用する。信号線に付けた"/"は、信号線が複数本で構成され、複数の信号が並列に伝達されることを示す。
(第1の実施形態)
図1は、第1の実施形態における表示装置の一例を示すブロック図である。表示装置は、例えば、液晶表示装置100である。液晶表示装置100は、LCD(Liquid Crystal Display)ドライバ10、ゲート出力回路20、ソース出力回路30および液晶ディスプレイ40を有する。LCDドライバ10は、ビデオインタフェース(IF)回路12、タイミング制御回路14および表示データ処理回路16を有する。液晶ディスプレイ40は、表示部の一例である。
ビデオインタフェース回路12は、液晶表示装置100の動作を制御するプロセッサ等の制御部から制御信号および映像信号を受ける。ビデオインタフェース回路12は、クロック信号CLK、垂直同期信号VSYNC0、水平同期信号HSYNC0およびデータイネーブル信号DE0をタイミング制御回路14に出力する。また、ビデオインタフェース回路12は、映像信号に対応する画像データDATA0を表示データ処理回路16に出力する。画像データDATA0は、静止画像データでもよく、動画像データ(映像データ)でもよい。
タイミング制御回路14は、ビデオインタフェース回路12からの信号に基づいて、垂直同期信号VSYNC、水平同期信号HSYNC、垂直データイネーブル信号VDEおよび水平データイネーブル信号HDEを生成する。また、タイミング制御回路14は、ビデオインタフェース回路12からの信号に基づいて、マスク信号VDE−MASK、データイネーブル信号DE、データタイミング信号DTMGおよび黒色画像タイミング信号BTMGを生成する。
垂直同期信号VSYNC、水平同期信号HSYNC、垂直データイネーブル信号VDE、水平データイネーブル信号HDE、マスク信号VDE−MASKおよびデータイネーブル信号DEは、ゲート出力回路20に供給される。データタイミング信号DTMGおよび黒色画像タイミング信号BTMGは、表示データ処理回路16に供給される。
垂直同期信号VSYNCは、液晶ディスプレイ40の1画面(1フレーム)の表示の開始時の所定の期間にロウレベルに設定され、1フレーム期間中にハイレベルに設定される。水平同期信号HSYNCは、液晶ディスプレイ40の各ラインの表示の開始時の所定の期間にロウレベルに設定され、1ライン期間中にハイレベルに設定される。
垂直データイネーブル信号VDEは、1フレーム期間で画像を表示する有効期間にハイレベルに設定され、無効期間(垂直ブランキング期間)にロウレベルに設定される。水平データイネーブル信号HDEは、1ライン期間で画像が表示される有効期間にハイレベルに設定され、無効期間(水平ブランキング期間)にロウレベルに設定される。
マスク信号VDE−MASKは、ゲート出力回路20から出力されるゲート信号G(G1−Gn;走査線とも称する)の出力開始タイミングを決めるスタートパルスマスク信号S−PLS−MASK(図2)の生成に使用される。スタートパルスマスク信号S−PLS−MASKは、ゲート出力回路20の内部で生成され、ゲート出力回路20の内部で使用される。データイネーブル信号DEは、各ゲート信号Gを生成するための同期信号である。データタイミング信号DTMGは、例えば、水平同期信号HSYNCに同期して生成される。
表示データ処理回路16は、ビデオインタフェース回路12からの画像データDATA0をうち、液晶ディスプレイ40の1ライン分の画像データDATAを、データタイミング信号DTMGに同期してソース出力回路30に出力する。また、表示データ処理回路16は、黒色画像タイミング信号BTMG(例えば、ハイレベルのパルス信号)を受けている間、黒色の画像データDATAをソース出力回路30に出力する。
ゲート出力回路20は、垂直同期信号VSYNCの有効期間(ハイレベル期間)に、データイネーブル信号DEに同期してn本のゲート信号G(G1−Gn)を順次生成する。各ゲート信号Gの生成には、水平同期信号HSYNC、マスク信号S−PLS−MASKも使用される。ゲート出力回路20の例は、図2に示し、ゲート出力回路20の動作の例は、図3に示す。ソース出力回路30は、表示データ処理回路16から受ける1ライン毎の画像データDATAを、m本のソース線S(S1−Sm;データ線とも称する)に出力する。
液晶ディスプレイ40は、行方向(図1の横方向)に延在し、列方向(図1の縦方向)に所定の間隔を置いて配線されるn本のゲート線Gとゲート線Gの直交方向に配線されるm本のソース線Sを有する。各ゲート線Gと各ソース線Sの交差部分には、例えば、TFT(Thin Film Transistor)、液晶セルLCおよびキャパシタC1が配置され、画素がマトリックス状に構成されている。TFTのゲート電極は、ゲート線Gに接続され、TFTのソース電極は、ソース線Sに接続され、TFTのドレイン電極は、キャパシタC1と液晶セルLCとが接続される。液晶セルLCは、画素セルの一例である。
そして、ゲート線Gのハイレベルへの駆動によりオンされるTFTを介して、ソース線Sの信号電圧に応じてキャパシタC1が充電され、液晶セルLCの透過度が変化することで、液晶ディスプレイ40に画像が表示される。なお、液晶ディスプレイ40の背面にバックライトが設けられてもよい。
図2は、図1のゲート出力回路20の一例を示す回路図である。なお、図2は、ゲート出力回路20の一部を示している。ゲート出力回路20は、ラッチ回路(LT)21、アンドゲート22、セットリセットフリップフロップ(RSFF)23および直列に接続された複数のラッチ回路(LT)24(241、242、...、24n)を有する。以下では、ラッチ回路をLT21、LT241等とも称し、セットリセットフリップフロップ23をRSFF23とも称する。なお、各信号線と接地線との間に配置されるキャパシタCは、寄生容量を示す。
LT21は、クロック端子CLKで受ける水平同期信号HSYNCに同期して、データ入力端子Dで受けるマスク信号VDE−MASKの論理値を取り込み、取り込んだ論理値を反転した信号SIGaをデータ出力端子/Qから出力する。アンドゲート22は、マスク信号VDE−MASKと信号SIGaがともにハイレベルの期間にハイレベルの信号SIGbを出力する。
RSFF23は、信号SIGbの立ち上がりエッジに同期してセットされ、データ出力端子Qから出力するスタートパルスマスク信号S−PLS−MASKをハイレベルに設定する。また、RSFF23は、データイネーブル信号DEの立ち上がりエッジに同期してリセットされ、データ出力端子Qから出力するスタートパルスマスク信号S−PLS−MASKをロウレベルに設定する。
LT24(LT241、LT242、...、LT24n)は、ゲート線G1、G2、...、Gnにそれぞれ対応して設けられる。以下では、ゲート線Gの番号が小さい側を前段側と称し、ゲート線Gの番号が大きい側を後段側と称する。各LT24は、クロック端子CLKで共通のデータイネーブル信号DEを受け、前段のLT24のデータ出力端子Qが、後段のLT24のデータ入力端子Dに接続される。初段のLT241は、データ入力端子Dでスタートパルスマスク信号S−PLS−MASKを受ける。
初段のLT241は、データイネーブル信号DEの立ち上がりエッジに同期してスタートパルスマスク信号S−PLS−MASKの論理値を取り込み、取り込んだ論理値を有するゲート信号G1をデータ出力端子Qから出力する。2段目以降のLT24は、データイネーブル信号DEの立ち上がりエッジに同期して前段のLT24が出力するゲート信号Gの論理値を取り込み、取り込んだ論理値を有するゲート信号Gをデータ出力端子Qから出力する。
スタートパルスマスク信号S−PLS−MASKは、スタート信号の一例である。データイネーブル信号DEは、ラッチクロック信号の一例である。図2に示すゲート出力回路20および図1に示すタイミング制御回路14のうち、データイネーブル信号DEを生成する回路は、ゲート制御回路の一例である。図1に示すタイミング制御回路14のうち、データイネーブル信号DEを生成する回路は、クロック信号生成回路の一例である。ラッチ回路21、アンドゲート22およびセットリセットフリップフロップRSFFは、スタート信号生成回路の一例である。
図3は、図1の液晶表示装置100の動作の一例を示すタイミング図である。すなわち、図3は、液晶表示装置100の制御方法の一例を示している。説明を分かりやすくするため、図3では、液晶ディスプレイ40が6本のゲート線G1−G6を有するとする。例えば、液晶表示装置100は、1フレームの画像を表示する1フレーム期間において、ゲート線G1−G3を順次駆動する駆動期間とゲート線G4−G6を順次駆動する駆動期間との間に、画像の表示を停止するブランキング期間を設ける。
画像を表示する1フレーム期間中にブランキング期間を挿入する場合、ブランキング期間中にゲート線Gを順次に駆動するシフト動作を停止し、さらに、ブランキング期間の終了に基づいてシフト動作を再開する必要がある。例えば、ブランキング期間は、液晶ディスプレイ40の画像表示面に配置されるタッチパネルのタッチ操作の検出期間に使用される。なお、ブランキング期間の用途は、タッチパネルのタッチ操作の検出期間に限定されず、ノイズの抑制等の他の用途に使用されてもよい。1フレーム期間中に挿入されるブランキング期間は、ゲート線Gの選択の切り替えを停止する切り替え停止期間の一例である。
ゲート出力回路20は、1フレーム期間を示す垂直同期信号VSYNCのハイレベル期間に、水平同期信号HSYNCの複数のパルスと水平同期信号HSYNCに同期した水平データイネーブル信号HDEの複数のパルスとを受ける(図3(a)、(b)、(c))。また、ゲート出力回路20は、垂直同期信号VSYNCのハイレベル期間にハイレベル期間が包まれ、ブランキング期間にロウレベルに設定され、ブランキング期間以外にハイレベルに設定される垂直データイネーブル信号VDEを受ける(図3(d))。
ゲート出力回路20は、垂直同期信号VSYNCのハイレベル期間にハイレベル期間が含まれるマスク信号VDE−MASKを受ける(図3(e))。ゲート出力回路20は、1フレーム期間において、ブランキング期間にロウレベルに設定され、ブランキング期間以外に水平同期信号HSYNCのパルスに同期するデータイネーブル信号DEを受ける(図3(f))。
そして、図2で説明したように、ゲート出力回路20のLT21は、水平同期信号HSYNCに同期して、マスク信号VDE−MASKの論理値を反転した信号SIGaを出力する(図3(g))。ゲート出力回路20のアンドゲート22は、信号SIGbとマスク信号VDE−MASKとのアンド論理を示す信号SIGbを出力する(図3(h))。
RSFF23は、信号SIGbの立ち上がりエッジでセットされ、データイネーブル信号DEの立ち上がりエッジでリセットされるスタートパルスマスク信号S−PLS−MASKを出力する(図3(i))。LT241は、データイネーブル信号DEに同期してスタートパルスマスク信号S−PLS−MASKのハイレベルを取り込み、データイネーブル信号DEの1周期の間、ゲート線G1をハイレベルに駆動する(図3(j))。
ゲート線G1のハイレベルは、後段のLT24に順次伝達され、ゲート線G2、G3がハイレベルに順次駆動される(図3(k)、(l))。各ゲート線Gのハイレベル期間に示す網掛けは、表示データ処理回路16で処理された画像データに対応する画像が液晶ディスプレイ40に表示されることを示している。ゲート線G3のハイレベル期間の前半に示す斜線は、液晶ディスプレイ40に黒色画像が表示されることを示している。
例えば、黒色画像を表示する黒色画像データは、表示データ処理回路16により、黒色画像タイミング信号BTMGのハイレベル期間に出力される。1フレーム期間中のブランキング期間の挿入により、ゲート線G3の駆動期間が他のゲート線Gの標準の駆動期間より長くなる場合にも、標準の駆動期間より長くなる期間中、黒色画像を表示することで、ちらつき等の画面表示の劣化を防止することができる。
データイネーブル信号DEがロウレベルに固定されるブランキング期間中、各ゲート線Gに接続されたLT24は動作を停止するため、ゲート線G3は、ハイレベルに固定され、ゲート線G4は駆動されない(図3(m))。そして、ブランキング期間の終了に伴い生成されるデータイネーブル信号DEに同期して、ゲート線G3のハイレベルに基づいてゲート線G4がハイレベルに駆動される(図3(n))。その後、ゲート線G5、G6が順次駆動され、フレーム期間が終了する(図3(o)、(p))。
このように、液晶表示装置100は、1フレーム期間の途中にブランキング期間を挿入する場合にも、ゲート線G1−G6を順次駆動して、1フレームの画像を正常に液晶ディスプレイ40に表示することができる。すなわち、1フレーム期間の途中にブランキング期間を挿入する場合にも、ゲート線Gを順次駆動するシフト動作を継続することができる。
図3に示す動作は、例えば、ブランキング期間中にロウレベルに設定されるデータイネーブル信号DEを生成し、1フレーム期間の開始時にスタートパルスマスク信号S−PLS−MASKを生成することで実現することができる。
図4は、図1の液晶表示装置100の液晶ディスプレイ40に表示される画像の一例を示す説明図である。図4の左側では、1フレーム期間を定義する垂直同期信号VSYNCのタイミングを縦方向に沿って示し、1ライン期間を定義する水平同期信号HSYNCのタイミングを横方向に沿って示している。なお、実際のタイミングでは、図3に示したように、水平同期信号HSYNCの複数の周期が、垂直同期信号VSYNCの1周期に含まれる。
図3で説明したように、液晶表示装置100は、1フレーム期間の途中にブランキング期間を挿入する。しかしながら、各ゲート線Gを駆動するLT24は、ブランキング期間中、ロウレベルのデータイネーブル信号DEを受けて動作を一時停止し、出力中のゲート線Gのレベルを維持する。そして、ブランキング期間の終了に伴ってゲート線Gを順次駆動する動作が再開される。このため、ブランキング期間が挿入される場合にも、図4の右側に示すように、液晶ディスプレイ40に正常な画像を表示することができる。
以上、この実施形態では、1フレーム期間の途中にブランキング期間を挿入する場合にも、ゲート線G1−G6を順次駆動して、1フレームの正常な画像を液晶ディスプレイ40に表示することができる。換言すれば、1フレーム期間内のブランキング期間中にデータイネーブル信号DEをロウレベルに設定し、1フレーム期間の開始時にスタートパルスマスク信号S−PLS−MASKを生成することで、画像を正常に液晶ディスプレイ40に表示することができる。
この結果、液晶ディスプレイ40に画像を表示中に画像の表示を一時停止した後、画像の表示を再開する場合に正常な画像を表示することができる。また、1フレーム期間中のブランキング期間の挿入により、ゲート線G3の駆動期間が他のゲート線Gの標準の駆動期間より長くなる場合にも、標準の駆動期間より長くなる期間中、黒色画像を表示することで、ちらつき等の画面表示の劣化を防止することができる。
(第2の実施形態)
図5は、第2の実施形態における表示装置のゲート出力回路の一例を示す回路図である。図2と同様の要素については、同じ符号を付し、詳細な説明は省略する。図5に示すゲート出力回路20Aを有する表示装置は、例えば、液晶表示装置である。以下では、ゲート出力回路20Aを有する液晶表示装置を、図1に示した液晶表示装置100として説明する。この実施形態の液晶表示装置100は、図2のゲート出力回路20の代わりにゲート出力回路20Aを有する。
ゲート出力回路20Aを有する液晶表示装置100は、タイミング制御回路14(図1)が黒色画像タイミング信号BTMGを出力する機能を持たない。表示データ処理回路16(図1)は、黒色画像タイミング信号BTMGに基づいて黒色画像データを出力する機能を持たない。ゲート出力回路20Aを有する液晶表示装置100のその他の機能および構成は、図1に示した液晶表示装置100の機能および構成と同様である。
ゲート出力回路20Aは、図1のゲート出力回路20の各LT241、242、...、24nのデータ出力端子Qと各ゲート線G1、G2、Gnとの間に配置される2入力のアンドゲート25(251、252、...、25n)を有する。各LT241、242、...、24nのデータ出力端子Qは、2入力のアンドゲート25(251、252、...、25n)の一方の入力端子に接続される。各アンドゲート25は、他方の入力端子で垂直データイネーブル信号VDEを受け、出力端子を対応するゲート線Gに接続している。これにより、各ゲート線Gを、垂直データイネーブル信号VDEがハイレベルの期間のみハイレベルに駆動することができる。アンドゲート25は、対応するゲート線Gを、1フレーム期間中に挿入されるブランキング期間に非駆動状態に設定する駆動抑止回路の一例である。
図6は、図5のゲート出力回路20Aを有する液晶表示装置100の動作の一例を示すタイミング図である。すなわち、図6は、液晶表示装置100の制御方法の一例を示している。図3と同様の動作については、詳細な説明は省略する。図6の動作タイミングは、ゲート線G3が垂直データイネーブル信号VDEの立ち下がりエッジに同期してロウレベルに設定されることを除き、図3の動作タイミングと同じである(図6(a)、(b))。
この実施形態においても、第1の実施形態と同様の効果を得ることができる。さらに、この実施形態では、1フレーム期間中に挿入されるブランキング期間に、ゲート線G3を非駆動状態に設定できるため、ゲート線G3の駆動期間を、他のゲート線Gの駆動期間と同じにすることができる。これにより、タイミング制御回路14から黒色画像タイミング信号BTMGを出力する機能を削除することができ、表示データ処理回路16から黒色画像タイミング信号BTMGに基づいて黒色画像データを出力する機能を削除することができる。この結果、液晶表示装置の回路規模を削減することができる。また、1フレーム期間中にブランキング期間を挿入する場合にも、黒色画像データを用いることなく、ちらつき等の画面表示の劣化を防止することができる。
図7は、他の液晶表示装置のゲート出力回路の一例(比較例)を示す回路図である。図2と同様の要素については、同じ符号を付し、詳細な説明は省略する。図7に示すゲート出力回路20Bを有する液晶表示装置は、図2のゲート出力回路20の代わりにゲート出力回路20Bを有する。ゲート出力回路20Bは、LT21のデータ入力端子Dおよびアンドゲート22の入力端子に、マスク信号VDE−MASKの代わりに垂直データイネーブル信号VDEが供給されることを除き、図2のゲート出力回路20と同様の構成を有する。
図8は、図7のゲート出力回路20Bを有する液晶表示装置の動作の一例(比較例)を示すタイミング図である。図3と同様の動作については、詳細な説明は省略する。
図8では、ブランキング期間の開始時にロウレベルに変化する垂直データイネーブル信号VDEにより、信号SIGaがブランキング期間にハイレベルに変化する(図8(a)、(b))。また、ブランキング期間の終了時に、ハイレベルに変化する垂直データイネーブル信号VDEと、ロウレベルに変化する信号SIGaとのハイレベルの重複期間に、信号SIGbが一時的にハイレベルに変化する(図8(c)、(d)、(e))。
これにより、RSFF23が一時的にセットされ、スタートパルスマスク信号S−PLS−MASKがハイレベルに変化する(図8(f))。LT241は、データイネーブル信号DEの立ち上がりエッジに同期してスタートパルスマスク信号S−PLS−MASKのハイレベルを取り込み、ゲート線G1を駆動してしまう(図8(g))。このため、液晶ディスプレイ40において、本来、ゲート線G4に対応するラインに表示されるべき画像が、ゲート線G1に対応するラインに表示されてしまう。
さらに、ゲート線G5、G6に対応するラインに表示されるべき画像が、ゲート線G2、G3に対応するラインに表示されてしまう(図8(h)、(i))。また、1フレーム期間内にゲート線G4−G6は駆動されないため、ゲート線G4−G6に対応するラインは、画像が表示されない(図8(j)、(k)、(l))。この結果、1フレーム期間の途中にブランキング期間を挿入する場合に、ゲート線Gを順次駆動するシフト動作を継続することができず、液晶ディスプレイ40に正常な画像を表示することができない。
図9は、図7のゲート出力回路20Bを有する液晶表示装置の液晶ディスプレイ40に表示される画像の一例を示す説明図である。図4と同じ要素については、詳細な説明は省略する。垂直同期信号VSYNCおよび水平同期信号HSYNCのタイミングは、図4と同様である。
図9の左側は、1フレーム期間において、ブランキング期間が発生する前に、ゲート線G1−G3が駆動されたときに液晶ディスプレイ40に表示される画像の例を示す。図9の右側は、1フレーム期間において、ブランキング期間が発生した後に、本来のゲート線G4−G6ではないゲート線G1−G3が駆動されたときに液晶ディスプレイ40に表示される画像の例を示す。
図7に示したゲート出力回路20Bでは、ブランキング期間の終了時にスタートパルスマスク信号S−PLS−MASKのハイレベルパルスが生成される。このため、ゲート線G4−G6に対応するラインに表示されるべき画像が、ゲート線G1−G3に対応するラインに表示されてしまう。すなわち、図7のゲート出力回路20Bを有する液晶表示装置は、誤動作してしまう。
(第3の実施形態)
図10は、第3の実施形態における表示装置の一例を示すブロック図である。例えば、図10に示す表示装置は、タッチパネル付きの液晶表示装置200であり、図1に示した構成に加えてタッチパネル制御回路50とタッチパネル60とを有する。タッチパネル60は、液晶ディスプレイ40の表面(画像表示面)に対向して配置される。
また、LCDドライバ10は、図1のタイミング制御回路14の代わりにタイミング制御回路14Cを有する。タイミング制御回路14Cは、タッチパネル制御回路50を制御する制御信号TP−CNTLを生成する機能を有することを除き、図1のタイミング制御回路14と同様の機能を有する。例えば、タイミング制御回路14Cは、ブランキング期間に制御信号TP−CNTLを生成する。制御信号TP−CNTLは、タッチ操作の検出制御の実施をタッチパネル制御回路に指示する指示信号の一例である。なお、液晶表示装置200は、ゲート出力回路20の代わりに、図5に示したゲート出力回路20Aを有してもよい。
タッチパネル制御回路50は、ブランキング期間に生成される制御信号TP−CNTLに基づいて、タッチパネル60にパルス信号TRNSを繰り返し出力する。ここで、ブランキング期間は、1フレーム中に挿入されるブランキング期間と、1フレーム期間外のブランキング期間である垂直ブランキング期間および水平ブランキング期間である。例えば、タッチパネル60は、マトリックス状に配列される複数の検出セルを有しており、パルス信号TRNSは、タッチパネル制御回路50から出力される図示しない走査信号により選択される検出セルに印加される。
そして、タッチパネル制御回路50は、パルス信号TRNSに応答して各検出セルから発生するパルス信号RCVに基づいて、タッチパネル60へのタッチ操作の有無を検出し、検出結果を検出信号DETとして制御部に出力する。すなわち、タッチパネル制御回路50は、タッチパネル60のタッチ操作の検出制御を実施する。検出信号DETを受けた制御部は、検出信号DETに基づいて、タッチ操作に対応する処理を実施する。
なお、第3の実施形態は、LCDドライバ10、ゲート出力回路20、ソース出力回路30および液晶ディスプレイ40を含む液晶表示装置と、タッチパネル60とを組み合わせたタッチパネル付き液晶表示装置に適用されてもよい。
この実施形態では、上述した実施形態の効果に加えて、以下に示す効果を得ることができる。例えば、液晶表示装置200は、ブランキング期間にタッチパネル60のタッチ操作を検出するため、タッチパネル60のセンシングノイズが、液晶ディスプレイ40に表示される映像(画像)に影響することを防止できる。また、液晶ディスプレイ40に映像を表示するときに発生するノイズにより、タッチパネル60のセンシング感度が低下することを防止できる。この結果、表示部に表示される映像の品位を低下することなく、かつ、タッチパネルの動作を不安定にすることなく(誤動作することなく)、1フレーム期間中にタッチパネル60のタッチ操作の検出動作を実施することができる。
さらに、1フレーム期間中にブランキング期間を挿入し、タッチパネル60のタッチ操作を検出できるため、タッチパネル60のタッチ操作の応答性を向上することができ、タッチパネル60の性能を向上することができる。
なお、上述した実施形態は、液晶表示装置に適用される例を述べたが、走査線とデータ線との交差部分に画素セルが配置されるディスプレイを有する他の表示装置に適用されてもよい。あるいは、上述した実施形態は、走査線とデータ線との交差部分に画素セルが配置されるディスプレイと、ディスプレイに対向して配置されるタッチパネルとを有する他の表示装置に適用されてもよい。
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
10 LCDドライバ
12 ビデオインタフェース回路
14 タイミング制御回路
16 表示データ処理回路
20、20A、20B ゲート出力回路
21 ラッチ回路
24、241、242、...、24n ラッチ回路
22 アンドゲート
23 セットリセットフリップフロップ
30 ソース出力回路
40 液晶ディスプレイ
50 タッチパネル制御回路
60 タッチパネル
100、200 液晶表示装置
BTMG 黒色画像タイミング信号
DE データイネーブル信号
DTMG データタイミング信号
G、G1−Gn ゲート線
HDE 水平データイネーブル信号
HSYNC 水平同期信号
S、S1−Sm ソース線
S−PLS−MASK スタートパルスマスク信号
VDE 垂直データイネーブル信号
VDE−MASK マスク信号
VSYNC 垂直同期信号

Claims (7)

  1. マトリックス状に配置された画素セルと、一方向に並ぶ前記画素セルの行にそれぞれ接続されたゲート線とを含む表示部と、
    前記表示部に画像を表示する1フレーム期間に、選択する前記ゲート線を順次切り替えて駆動し、前記1フレーム期間中に前記ゲート線の切り替えを停止する切り替え停止期間を設定し、前記切り替え停止期間後に前記ゲート線の切り替えを再開するゲート制御回路と、
    を有することを特徴とする表示装置。
  2. 前記表示部は、前記一方向に交差する方向に並ぶ前記画素セルの列にそれぞれ接続されたソース線を含み、
    表示装置は、さらに、前記切り替え停止期間により延びた前記ゲート線の駆動期間のうち、前記切り替え停止期間に対応する長さの期間、前記ソース線に黒色の画像データを供給する表示データ処理回路を有すること
    を特徴とする請求項1に記載の表示装置。
  3. 前記ゲート制御回路は、
    直列に接続され、各出力が前記ゲート線のいずれかに接続された複数のラッチ回路と、
    前記複数のラッチ回路のクロック端子に共通に入力するラッチクロック信号を生成し、前記切り替え停止期間に前記ラッチクロック信号の生成を停止するクロック信号生成回路と、
    初段の前記ラッチ回路のデータ入力端子に入力するスタート信号を、前記1フレーム期間の開始時に生成するスタート信号生成回路と、
    を有することを特徴とする請求項1または請求項2に記載の表示装置。
  4. 前記ゲート制御回路は、前記複数のラッチ回路の各々の出力と、対応する前記ゲート線との間に配置され、対応する前記ゲート線を前記切り替え停止期間に非駆動状態に設定する駆動抑止回路を有すること
    を特徴とする請求項3に記載の表示装置。
  5. 前記表示部の表面に配置されるタッチパネルと、
    前記切り替え停止期間に、前記タッチパネルのタッチ操作の検出制御を実施するタッチパネル制御回路と、を有し、
    前記ゲート制御回路は、前記1フレーム期間外の期間と前記切り替え停止期間中とに、前記タッチ操作の検出制御の実施を指示する指示信号を前記タッチパネル制御回路に出力すること
    を特徴とする請求項1ないし請求項4のいずれか1項に記載の表示装置。
  6. マトリックス状に配置された画素セルと、一方向に並ぶ前記画素セルの行にそれぞれ接続されたゲート線とを含む表示部と、を有する表示装置の制御方法であって、
    前記表示部に画像を表示する1フレーム期間に、選択する前記ゲート線を順次切り替えて駆動し、
    前記1フレーム期間中に前記ゲート線の切り替えを停止する切り替え停止期間を設定し、前記切り替え停止期間後に前記ゲート線の切り替えを再開すること
    を特徴とする表示装置の制御方法。
  7. 前記表示部の表面に配置されるタッチパネルのタッチ操作の検出制御を、前記1フレーム期間外の期間と前記切り替え停止期間中とに実施すること
    を特徴とする請求項6に記載の表示装置の制御方法。
JP2020005383A 2020-01-16 2020-01-16 表示装置および表示装置の制御方法 Pending JP2021113857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020005383A JP2021113857A (ja) 2020-01-16 2020-01-16 表示装置および表示装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020005383A JP2021113857A (ja) 2020-01-16 2020-01-16 表示装置および表示装置の制御方法

Publications (1)

Publication Number Publication Date
JP2021113857A true JP2021113857A (ja) 2021-08-05

Family

ID=77076955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020005383A Pending JP2021113857A (ja) 2020-01-16 2020-01-16 表示装置および表示装置の制御方法

Country Status (1)

Country Link
JP (1) JP2021113857A (ja)

Similar Documents

Publication Publication Date Title
JP2833546B2 (ja) 液晶表示装置
US10242640B2 (en) Touch-display control device and personal data assistant
JP5403879B2 (ja) 液晶表示装置及びその駆動方法
US10031614B2 (en) Touch display panel and driving method thereof
CN106710506B (zh) 显示面板的驱动方法、驱动电路、显示面板及显示装置
CN101071212A (zh) 自动复位电路
JP2005134864A (ja) 液晶表示パネルおよびその駆動回路
CN111797673A (zh) 驱动装置及其操作方法
JPH07121300A (ja) 情報表示装置およびその情報表示装置における座標検出方法
JP2001051643A (ja) 表示装置およびその駆動方法
JP6967435B2 (ja) タッチパネル制御装置、タッチパネル制御方法および入力表示装置
US9299307B2 (en) Image display devices, image display systems, and image signal processing methods
JP2007047991A (ja) 表示装置及び表示方法
JP2006133673A (ja) 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP2021113857A (ja) 表示装置および表示装置の制御方法
US20100207919A1 (en) Display device, and its drive circuit and drive method
CN110908535B (zh) 控制方法、控制装置及其电子设备
US10838548B2 (en) Display device with touch panel
JPH04142591A (ja) 液晶表示装置
KR100862122B1 (ko) 주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법
JP2002040993A5 (ja)
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JP2001042834A (ja) 液晶表示装置
JP2002244610A (ja) 表示装置
JP2003186454A (ja) 平面表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240423