JP2021113792A

JP2021113792A - Effective value calculator

Info

Publication number: JP2021113792A
Application number: JP2020007774A
Authority: JP
Inventors: 敏昭塩田; Toshiaki Shioda
Original assignee: Yokogawa Electric Corp; Yokogawa Test and Measurement Corp
Current assignee: Yokogawa Electric Corp; Yokogawa Test and Measurement Corp
Priority date: 2020-01-21
Filing date: 2020-01-21
Publication date: 2021-08-05
Anticipated expiration: 2040-01-21
Also published as: JP7441052B2

Abstract

To provide an effective value calculator capable of improving the accuracy of calculating an effective value.SOLUTION: An effective value calculator 1 comprises: an AD converter 10 that outputs a sample signal including sample values obtained by sampling an input signal at a prescribed sampling interval; a zero-cross filter 20 that attenuates the high-frequency component of the sample signal and outputs the result as a zero-cross detection signal; a sample number counter 30 that counts the number of sample values included during a counting period between two continuous zero-cross points detected on the basis of the zero-cross detection signal, and outputs the result as the number of sampling points; and a computing unit 60 that calculates a root mean square of the sample values that are continuous by the number of sampling points obtained from the sample number counter 30 among the sample values included in the sample signal and outputs the result as an effective value of the input signal.SELECTED DRAWING: Figure 3

Description

本開示は、実効値算出装置に関する。 The present disclosure relates to an effective value calculation device.

従来、入力信号を所定のサンプリング間隔でサンプルし、入力信号の半波毎の実効値としてサンプル値の二乗平均平方根を算出する実効値演算回路が知られている（例えば、特許文献１参照）。 Conventionally, there is known an effective value calculation circuit that samples an input signal at a predetermined sampling interval and calculates the root mean square of the sample value as an effective value for each half wave of the input signal (see, for example, Patent Document 1).

特開平１０−１８５９６６号公報Japanese Unexamined Patent Publication No. 10-185966

実効値の算出精度の向上が求められる。 It is required to improve the calculation accuracy of the effective value.

本開示は、上述の点に鑑みてなされたものであり、実効値の算出精度を向上できる実効値算出装置を提供することを目的とする。 The present disclosure has been made in view of the above points, and an object of the present disclosure is to provide an effective value calculation device capable of improving the calculation accuracy of the effective value.

幾つかの実施形態に係る実効値算出装置は、入力信号を所定のサンプリング間隔でサンプルしたサンプル値を含むサンプル信号を出力するＡＤ変換器と、前記サンプル信号の高周波数成分を減衰させてゼロクロス検出用信号として出力するゼロクロスフィルタと、前記ゼロクロス検出用信号に基づいて検出された連続する２つのゼロクロス点の間のカウント期間に含まれる前記サンプル値の数をカウントし、サンプリングポイント数として出力するサンプル数カウンタと、前記サンプル信号に含まれる前記サンプル値のうち、前記サンプル数カウンタから取得した前記サンプリングポイント数だけ連続する前記サンプル値の二乗平均平方根を算出し、前記入力信号の実効値として出力する演算器とを備える。このようにすることで、ゼロクロス点の検出精度が高められる。その結果、実効値算出装置は、実効値の算出精度を向上できる。 The effective value calculation device according to some embodiments is an AD converter that outputs a sample signal including a sample value obtained by sampling an input signal at a predetermined sampling interval, and zero-cross detection by attenuating a high frequency component of the sample signal. A sample that counts the number of sample values included in the count period between the zero cross filter output as a signal for zero cross and two consecutive zero cross points detected based on the signal for zero cross detection, and outputs it as the number of sampling points. Of the number counter and the sample value included in the sample signal, the squared average square root of the sample value continuous with the number of sampling points acquired from the sample number counter is calculated and output as an effective value of the input signal. It is equipped with a calculator. By doing so, the detection accuracy of the zero cross point is improved. As a result, the effective value calculation device can improve the calculation accuracy of the effective value.

一実施形態に係る実効値算出装置において、前記サンプル数カウンタは、少なくとも２つの前記カウント期間それぞれに含まれる前記サンプル値の数をカウントし、前記各カウント期間に含まれる前記サンプル値の数の平均値を前記サンプリングポイント数として出力してよい。このようにすることで、実効値を算出するための二乗平均の演算における除数となるサンプリングポイント数のカウントの精度が高められる。その結果、実効値算出装置は、実効値の算出精度を向上できる。 In the effective value calculation device according to the embodiment, the sample number counter counts the number of the sample values included in each of at least two counting periods, and averages the number of the sample values included in each counting period. The value may be output as the number of sampling points. By doing so, the accuracy of counting the number of sampling points, which is a divisor in the calculation of the root mean square for calculating the effective value, is improved. As a result, the effective value calculation device can improve the calculation accuracy of the effective value.

一実施形態に係る実効値算出装置において、前記サンプル数カウンタは、前記サンプリングポイント数を逐次更新する更新モード、及び、前記サンプリングポイント数を保持するホールドモードのうち一方のモードで動作してよい。このようにすることで、サンプリング値の二乗平均を算出する際の除数となるサンプリングポイント数に対して、入力信号の振幅の変化が及ぼす影響が低減され得る。その結果、実効値算出装置は、実効値の算出精度を向上できる。 In the effective value calculation device according to the embodiment, the sample number counter may operate in one of an update mode in which the number of sampling points is sequentially updated and a hold mode in which the number of sampling points is held. By doing so, the influence of the change in the amplitude of the input signal on the number of sampling points, which is the divisor when calculating the root mean square of the sampling values, can be reduced. As a result, the effective value calculation device can improve the calculation accuracy of the effective value.

本開示によれば、実効値の算出精度を向上できる実効値算出装置が提供される。 According to the present disclosure, an effective value calculation device capable of improving the calculation accuracy of the effective value is provided.

比較例に係る実効値算出装置のブロック図である。It is a block diagram of the effective value calculation apparatus which concerns on a comparative example. 比較例に係る実効値算出装置によって検出される半波の長さを説明するグラフである。It is a graph explaining the length of the half wave detected by the effective value calculation apparatus which concerns on a comparative example. 一実施形態に係る実効値算出装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the effective value calculation apparatus which concerns on one Embodiment. 演算器の構成例を示すブロック図である。It is a block diagram which shows the structural example of the arithmetic unit. 信号の波形を例示するグラフである。It is a graph which illustrates the waveform of a signal. 信号の振幅の変化によるゼロクロス点の変化を例示するグラフである。It is a graph which illustrates the change of the zero crossing point by the change of the amplitude of a signal. 規格試験を実施する構成例を示す回路図である。It is a circuit diagram which shows the structural example which carries out the standard test. 規格試験における実効値算出装置の動作モードを示す図である。It is a figure which shows the operation mode of the effective value calculation apparatus in a standard test.

本開示に係る実施形態が、比較例と対比しながら説明される。 An embodiment according to the present disclosure will be described in comparison with a comparative example.

（比較例）
図１に示されるように、比較例に係る実効値算出装置９００は、ＡＤ変換器９１０と、演算器９６０と、ゼロクロス検出器９７０と、サンプル数カウンタ９８０とを備える。演算器９６０は、２乗回路９２０と、総和回路９３０と、除算回路９４０と、開平回路９５０とを備える。 (Comparison example)
As shown in FIG. 1, the effective value calculation device 900 according to the comparative example includes an AD converter 910, an arithmetic unit 960, a zero cross detector 970, and a sample number counter 980. The arithmetic unit 960 includes a square circuit 920, a sum total circuit 930, a division circuit 940, and a square root extraction circuit 950.

ＡＤ変換器９１０は、入力されるアナログ信号をサンプリングクロックに基づいてデジタル信号に変換し、ゼロクロス検出器９７０と演算器９６０とに出力する。デジタル信号は、サンプリングしたタイミングとそのときのアナログ信号の値であるサンプル値とを対応付けたデータのセットとして表される。 The AD converter 910 converts the input analog signal into a digital signal based on the sampling clock, and outputs the input analog signal to the zero-cross detector 970 and the arithmetic unit 960. The digital signal is represented as a set of data in which the sampling timing and the sample value, which is the value of the analog signal at that time, are associated with each other.

ゼロクロス検出器９７０は、取得したデジタル信号のゼロクロス点を検出し、検出したゼロクロス点を演算器９６０とサンプル数カウンタ９８０とに出力する。ゼロクロス点は、デジタル信号の符号が反転するタイミングに対応する。２つの連続するゼロクロス点は、１つの半波の開始点と終了点に対応する。 The zero-cross detector 970 detects the zero-cross point of the acquired digital signal, and outputs the detected zero-cross point to the arithmetic unit 960 and the sample number counter 980. The zero cross point corresponds to the timing at which the sign of the digital signal is inverted. Two consecutive zero cross points correspond to the start and end points of one half wave.

サンプル数カウンタ９８０は、２つのゼロクロス点の間、つまり１つの半波の期間に入力されるサンプル信号の数をカウントし、演算器９６０に出力する。 The sample number counter 980 counts the number of sample signals input between two zero cross points, that is, during one half wave period, and outputs the number to the arithmetic unit 960.

演算器９６０の各構成部は、以下説明するように機能する。２乗回路９２０は、サンプル値を２乗し、総和回路９３０に出力する。総和回路９３０は、ゼロクロス検出器９７０からゼロクロス点を取得し、ゼロクロス点を半波の開始点又は終了点として１つの半波の期間を特定し、その期間内において２乗回路９２０の出力値を累積加算する。つまり、総和回路９３０は、アナログ信号の半波毎に２乗回路９２０の出力値を累積加算する。総和回路９３０は、累積加算した値を除算回路９４０に出力する。除算回路９４０は、サンプル数カウンタ９８０から１つの半波の期間に入力されるサンプル信号の数のカウント値を取得し、総和回路９３０の出力値を、取得したカウント値で除算し、開平回路９５０に出力する。開平回路９５０は、除算回路９４０の出力値を開平する。つまり、開平回路９５０は、除算回路９４０の出力値の平方根を算出する。開平回路９５０は、算出した値をアナログ信号の実効値として出力する。 Each component of the calculator 960 functions as described below. The squared circuit 920 squares the sample value and outputs it to the summed circuit 930. The summation circuit 930 acquires the zero cross point from the zero cross detector 970, specifies the period of one half wave with the zero cross point as the start point or the end point of the half wave, and sets the output value of the square circuit 920 within that period. Cumulative addition. That is, the summation circuit 930 cumulatively adds the output values of the squared circuit 920 for each half wave of the analog signal. The summation circuit 930 outputs the cumulatively added value to the division circuit 940. The division circuit 940 acquires the count value of the number of sample signals input in one half wave period from the sample number counter 980, divides the output value of the sum total circuit 930 by the acquired count value, and divides the square root extraction circuit 950. Output to. The square root extraction circuit 950 squares the output value of the division circuit 940. That is, the square root extraction circuit 950 calculates the square root of the output value of the division circuit 940. The square root extraction circuit 950 outputs the calculated value as an effective value of the analog signal.

ここで、アナログ信号が入力される場合における実効値算出装置９００の動作が説明される。図２に例示される波形を有するアナログ信号が実効値算出装置９００に入力されるとする。アナログ信号が正の半波となっている期間は、Ｐ１及びＰ２として表されている。Ｐ１の期間において、アナログ信号は、ノイズを含まない。その結果、ゼロクロス点は、期間の最初と最後で検出される。したがって、Ｄ１で表されている、Ｐ１において半波として検出される長さは、Ｐ１の期間の長さに一致する。 Here, the operation of the effective value calculation device 900 when an analog signal is input will be described. It is assumed that an analog signal having the waveform illustrated in FIG. 2 is input to the effective value calculation device 900. The period during which the analog signal is a positive half wave is represented as P1 and P2. During the period of P1, the analog signal is noise-free. As a result, zero cross points are detected at the beginning and end of the period. Therefore, the length detected as a half wave in P1, represented by D1, corresponds to the length of the period in P1.

一方で、Ｐ２の期間において、アナログ信号は、二点鎖線で示される真の波形に対して小さい値となっているノイズ波形を含むとする。ノイズ波形は、符号が反転する点を含むとする。この場合、ゼロクロス点は、アナログ信号が正の半波となる期間（Ｐ２）の最初と最後だけでなく途中のノイズ波形の部分でも検出される。Ｐ２において半波として検出される長さは、Ｄ２で表されており、Ｐ２の期間より短くなっている。 On the other hand, during the period of P2, it is assumed that the analog signal includes a noise waveform whose value is smaller than the true waveform indicated by the alternate long and short dash line. It is assumed that the noise waveform includes a point where the sign is inverted. In this case, the zero cross point is detected not only at the beginning and the end of the period (P2) when the analog signal becomes a positive half wave, but also at the part of the noise waveform in the middle. The length detected as a half wave in P2 is represented by D2, which is shorter than the period of P2.

ゼロクロス検出器９７０は、検出したゼロクロス点を、総和回路９３０に出力する。総和回路９３０は、１つのゼロクロス点から次のゼロクロス点までの間に含まれるサンプル値の２乗値を累積加算する。一方で、ゼロクロス検出器９７０は、検出したゼロクロス点を、サンプル数カウンタ９８０にも出力する。サンプル数カウンタ９８０は、１つのゼロクロス点から次のゼロクロス点までの間に含まれるサンプル信号の数をカウントし、除算回路９４０に出力する。除算回路９４０は、総和回路９３０の出力値を、サンプル数カウンタ９８０が出力したカウント値で除算する。 The zero-cross detector 970 outputs the detected zero-cross point to the summation circuit 930. The summation circuit 930 cumulatively adds the squared values of the sample values included between one zero crossing point and the next zero crossing point. On the other hand, the zero cross detector 970 also outputs the detected zero cross point to the sample number counter 980. The sample number counter 980 counts the number of sample signals included between one zero crossing point and the next zero crossing point, and outputs the number to the division circuit 940. The division circuit 940 divides the output value of the total circuit 930 by the count value output by the sample number counter 980.

Ｐ１の期間において、実効値算出装置９００がゼロクロス点を検出する間隔は、アナログ信号の半波の長さに一致する。これによって、実効値算出装置９００は、入力されたアナログ信号の実効値を本来の半波の長さで算出できる。一方で、Ｐ２の期間において、実効値算出装置９００がゼロクロス点を検出する間隔は、アナログ信号の実際の半波の長さと異なる。これによって、実効値算出装置９００は、入力されたアナログ信号の実効値を本来の半波の長さと異なる長さで算出する。その結果、実効値算出装置９００によるアナログ信号の実効値の算出精度が低下する。 In the period of P1, the interval at which the effective value calculation device 900 detects the zero cross point corresponds to the length of the half wave of the analog signal. As a result, the effective value calculation device 900 can calculate the effective value of the input analog signal with the original half-wave length. On the other hand, in the period of P2, the interval at which the effective value calculation device 900 detects the zero cross point is different from the actual half-wave length of the analog signal. As a result, the effective value calculation device 900 calculates the effective value of the input analog signal with a length different from the original half-wave length. As a result, the accuracy of calculating the effective value of the analog signal by the effective value calculating device 900 is lowered.

以上述べてきたように、比較例に係る実効値算出装置９００は、ノイズ波形を含むアナログ信号が入力された場合にゼロクロス点を誤って検出する可能性が高く、アナログ信号の実効値の算出精度が低下するという課題を有している。 As described above, the effective value calculation device 900 according to the comparative example has a high possibility of erroneously detecting the zero cross point when an analog signal including a noise waveform is input, and the calculation accuracy of the effective value of the analog signal is high. Has the problem of decreasing.

そこで、本開示は、ゼロクロス点の検出誤差を低減できる実効値算出装置１（図３等参照）を説明する。 Therefore, the present disclosure describes an effective value calculation device 1 (see FIG. 3 and the like) that can reduce the detection error of the zero cross point.

（本開示の一実施形態）
図３に示されるように、一実施形態に係る実効値算出装置１は、ＡＤ変換器１０と、ゼロクロスフィルタ２０と、ゼロクロス検出器２５と、サンプル数カウンタ３０と、ディレイ回路５０と、演算器６０とを備える。図４に示されるように、演算器６０は、２乗回路６２と、総和回路６４と、除算回路６６と、開平回路６８とを備える。実効値算出装置１は、必須ではないが、ラインフィルタ４０を更に備える。実効値算出装置１は、入力される信号の半波の長さを検出して、その信号の実効値を算出する。 (One Embodiment of the present disclosure)
As shown in FIG. 3, the effective value calculation device 1 according to the embodiment includes an AD converter 10, a zero cross filter 20, a zero cross detector 25, a sample number counter 30, a delay circuit 50, and an arithmetic unit. 60 and. As shown in FIG. 4, the arithmetic unit 60 includes a square circuit 62, a sum total circuit 64, a division circuit 66, and a square root extraction circuit 68. The effective value calculation device 1 is not essential, but further includes a line filter 40. The effective value calculation device 1 detects the length of the half wave of the input signal and calculates the effective value of the signal.

実効値算出装置１は、必須ではないが、制御部７０を更に備える。制御部７０は、信号の実効値の算出結果を取得してよい。制御部７０は、取得した算出結果を外部装置へ出力してもよい。制御部７０は、後述するように、実効値算出装置１の各構成部の動作を定めるパラメータを設定してもよい。 The effective value calculation device 1 is not essential, but further includes a control unit 70. The control unit 70 may acquire the calculation result of the effective value of the signal. The control unit 70 may output the acquired calculation result to an external device. As will be described later, the control unit 70 may set parameters that determine the operation of each component of the effective value calculation device 1.

制御部７０は、例えばＣＰＵ（Central Processing Unit）等のプロセッサを含んで構成されてよい。制御部７０は、プロセッサに所定のプログラムを実行させることによって所定の機能を実現してもよい。制御部７０は、記憶部を備えてもよい。記憶部は、制御部７０の動作に用いられる各種情報、又は、制御部７０の機能を実現するためのプログラム等を格納してよい。記憶部は、制御部７０のワークメモリとして機能してよい。記憶部は、例えば半導体メモリ等で構成されてよい。記憶部は、制御部７０に含まれてもよいし、制御部７０と別体として構成されてもよい。 The control unit 70 may be configured to include a processor such as a CPU (Central Processing Unit), for example. The control unit 70 may realize a predetermined function by causing the processor to execute a predetermined program. The control unit 70 may include a storage unit. The storage unit may store various information used for the operation of the control unit 70, a program for realizing the function of the control unit 70, and the like. The storage unit may function as a work memory of the control unit 70. The storage unit may be composed of, for example, a semiconductor memory or the like. The storage unit may be included in the control unit 70, or may be configured as a separate body from the control unit 70.

実効値算出装置１は、必須ではないが、操作部７２を更に備える。操作部７２は、ユーザの操作入力を受け付けることができるように構成される。操作部７２は、例えば、マウス等のポインティングデバイス、物理キー、又はタッチパネル等の入力デバイスを含んでよい。制御部７０は、操作部７２によってユーザからの操作入力を受け付け、ユーザの操作に基づいて、実効値算出装置１の各構成部のパラメータを設定してもよい。 The effective value calculation device 1 is not essential, but further includes an operation unit 72. The operation unit 72 is configured to be able to receive a user's operation input. The operation unit 72 may include, for example, a pointing device such as a mouse, a physical key, or an input device such as a touch panel. The control unit 70 may receive an operation input from the user by the operation unit 72 and set the parameters of each component of the effective value calculation device 1 based on the operation of the user.

実効値算出装置１は、必須ではないが、表示部７４を更に備える。表示部７４は、ユーザに報知する情報を表示するディスプレイ又は発光素子等の表示デバイスを含んでよい。制御部７０は、ユーザに実効値の算出結果を知らせるために、信号の実効値の算出結果を表示部７４に表示させてもよい。 The effective value calculation device 1 is not essential, but further includes a display unit 74. The display unit 74 may include a display device such as a display or a light emitting element that displays information to be notified to the user. The control unit 70 may display the calculation result of the effective value of the signal on the display unit 74 in order to inform the user of the calculation result of the effective value.

（実効値算出装置１の動作例）
ＡＤ変換器１０は、入力されるアナログ信号をサンプリングクロックに基づいてデジタル信号に変換する。ＡＤ変換器１０は、サンプリングクロックを外部のクロック発生回路から取得してよい。サンプリングクロックの周波数は、入力されるアナログ信号の周波数よりも十分に高い周波数であるとする。実効値算出装置１に入力されるアナログ信号は、所定のピーク周波数を有する。実効値算出装置１に入力されるアナログ信号は、単一の周波数を有する正弦波であってよい。 (Operation example of effective value calculation device 1)
The AD converter 10 converts the input analog signal into a digital signal based on the sampling clock. The AD converter 10 may acquire the sampling clock from an external clock generation circuit. It is assumed that the frequency of the sampling clock is sufficiently higher than the frequency of the input analog signal. The analog signal input to the effective value calculation device 1 has a predetermined peak frequency. The analog signal input to the effective value calculation device 1 may be a sine wave having a single frequency.

ＡＤ変換器１０に入力されるアナログ信号は、入力信号とも称される。ＡＤ変換器１０は、所定のサンプリング間隔で入力信号をサンプルする。サンプリング間隔は、サンプリングクロックの周波数に基づいて定まる。ＡＤ変換器１０が入力信号をサンプルして得られる値は、サンプル値とも称される。ＡＤ変換器１０は、サンプル値に対応する信号を順次出力することによって、サンプル値を含むデジタル信号を出力する。サンプル値を含むデジタル信号は、サンプル信号とも称される。 The analog signal input to the AD converter 10 is also referred to as an input signal. The AD converter 10 samples the input signal at predetermined sampling intervals. The sampling interval is determined based on the frequency of the sampling clock. The value obtained by the AD converter 10 by sampling the input signal is also referred to as a sample value. The AD converter 10 outputs a digital signal including the sample value by sequentially outputting the signal corresponding to the sample value. A digital signal containing a sample value is also referred to as a sample signal.

ＡＤ変換器１０は、サンプル信号を、ゼロクロスフィルタ２０と、ラインフィルタ４０とに出力する。実効値算出装置１がラインフィルタ４０を備えない場合、ＡＤ変換器１０は、サンプル信号を、ディレイ回路５０に出力する。サンプル信号は、サンプリング番号（ｉ）と、各サンプリング番号に対応するサンプル値とを含むデータとして表される。サンプリング番号（ｉ）に対応するサンプル値は、ｕ（ｉ）と表されるとする。 The AD converter 10 outputs the sample signal to the zero cross filter 20 and the line filter 40. When the effective value calculation device 1 does not include the line filter 40, the AD converter 10 outputs a sample signal to the delay circuit 50. The sample signal is represented as data including the sampling number (i) and the sample value corresponding to each sampling number. It is assumed that the sample value corresponding to the sampling number (i) is represented by u (i).

ゼロクロスフィルタ２０は、デジタル信号としてのサンプル信号をフィルタリングするデジタルフィルタとして構成される。ゼロクロスフィルタ２０は、第１カットオフ周波数以上の高周波数成分を減衰させるローパスフィルタとして機能する。ゼロクロスフィルタ２０は、ローパスフィルタとして機能することによって、サンプル信号から高周波数のノイズ成分を除去できる。ゼロクロスフィルタ２０は、サンプル信号の第１カットオフ周波数以上の周波数成分を所定値以上の減衰率で減衰させる一方で、サンプル信号の第１カットオフ周波数未満の周波数成分を所定値未満の減衰率でしか減衰させない。所定値は、各周波数成分のゲインが−３ｄＢ（デシベル）となる減衰率に対応してよい。第１カットオフ周波数は、デジタルフィルタの可変パラメータであるとする。制御部７０は、第１カットオフ周波数を設定できるとする。 The zero cross filter 20 is configured as a digital filter that filters a sample signal as a digital signal. The zero cross filter 20 functions as a low-pass filter that attenuates high frequency components above the first cutoff frequency. The zero-cross filter 20 can remove high-frequency noise components from the sample signal by functioning as a low-pass filter. The zero cross filter 20 attenuates the frequency components above the first cutoff frequency of the sample signal with an attenuation rate of a predetermined value or more, while the frequency components below the first cutoff frequency of the sample signal are attenuated with an attenuation rate less than a predetermined value. Only attenuates. The predetermined value may correspond to an attenuation factor at which the gain of each frequency component is -3 dB (decibel). It is assumed that the first cutoff frequency is a variable parameter of the digital filter. It is assumed that the control unit 70 can set the first cutoff frequency.

ゼロクロスフィルタ２０は、ローパスフィルタとして機能する際に、入力されるサンプル信号と、フィルタリングしたサンプル信号との間に所定の位相遅延を生じさせる。ゼロクロスフィルタ２０で生じる位相遅延は、周波数ごとに異なり得る。本実施形態において、ゼロクロスフィルタ２０で生じる位相遅延は、フィルタリングされる信号のピーク周波数における位相遅延によって代表され、φＺで表されるとする。 When the zero-cross filter 20 functions as a low-pass filter, it causes a predetermined phase delay between the input sample signal and the filtered sample signal. The phase delay caused by the zero cross filter 20 may vary from frequency to frequency. In the present embodiment, the phase delay generated by the zero cross filter 20 is represented by the phase delay at the peak frequency of the filtered signal and is represented by φZ.

ゼロクロスフィルタ２０は、フィルタリングしたサンプル信号をゼロクロス検出器２５に出力する。フィルタリングしたサンプル信号は、ゼロクロス検出用信号とも称される。 The zero-cross filter 20 outputs the filtered sample signal to the zero-cross detector 25. The filtered sample signal is also referred to as a zero cross detection signal.

図５に示されるように、ゼロクロス検出用信号は、サンプル信号に含まれるノイズを減衰させたノイズ除去後波形を有している。ノイズ除去後波形は、真の波形に近づけられている。ゼロクロス検出用信号は、サンプル信号に対してφＺだけ遅延して出力される。 As shown in FIG. 5, the zero-cross detection signal has a noise-removed waveform obtained by attenuating the noise contained in the sample signal. The waveform after noise removal is closer to the true waveform. The zero-cross detection signal is output with a delay of φZ with respect to the sample signal.

ゼロクロス検出器２５は、ゼロクロス検出用信号の符号が反転するタイミングをゼロクロス点として検出する。ゼロクロス検出器２５は、ゼロクロス点を検出したタイミングを演算器６０とサンプル数カウンタ３０とに出力する。 The zero-cross detector 25 detects the timing at which the sign of the zero-cross detection signal is inverted as the zero-cross point. The zero-cross detector 25 outputs the timing at which the zero-cross point is detected to the arithmetic unit 60 and the sample number counter 30.

サンプル数カウンタ３０は、ゼロクロス検出器２５が検出した１つのゼロクロス点から次のゼロクロス点までの間に含まれるサンプル信号の数をカウントする。ノイズを含まないサンプル信号において、１つのゼロクロス点から次のゼロクロス点までの長さは、サンプル信号の１つの半波の長さに対応する。サンプル信号の１つの半波の長さに含まれるサンプル信号の数は、サンプリングポイント数とも称され、Ｎで表される。サンプル数カウンタ３０は、サンプリングポイント数（Ｎ）を演算器６０に出力する。サンプル数カウンタ３０は、サンプリングポイント数（Ｎ）を制御部７０に出力してもよい。言い換えれば、サンプル数カウンタ３０は、連続する２つのゼロクロス点の間の期間に含まれるサンプル値の数をカウントする。連続する２つのゼロクロス点の間の期間は、カウント期間とも称される。 The sample number counter 30 counts the number of sample signals included between one zero cross point detected by the zero cross detector 25 and the next zero cross point. In a noise-free sample signal, the length from one zero crossing point to the next zero crossing point corresponds to the length of one half wave of the sample signal. The number of sample signals included in the length of one half wave of the sample signal is also referred to as the number of sampling points and is represented by N. The sample number counter 30 outputs the number of sampling points (N) to the arithmetic unit 60. The sample number counter 30 may output the number of sampling points (N) to the control unit 70. In other words, the sample number counter 30 counts the number of sample values included in the period between two consecutive zero cross points. The period between two consecutive zero cross points is also called the counting period.

ここで、ゼロクロス検出器２５は、サンプル信号が正の半波となっている期間において、ゼロクロス検出用信号からゼロクロス点を検出する。サンプル信号が正の半波となっている期間は、Ｐ３で表されている。１つのゼロクロス点から次のゼロクロス点までの間が１つの半波とみなされる。１つのゼロクロス点から次のゼロクロス点までの長さは、Ｄ３で表される。したがって、Ｐ３で表される期間において１つの半波として検出される長さ（Ｄ３）は、Ｐ３の期間の長さに一致する。 Here, the zero-cross detector 25 detects the zero-cross point from the zero-cross detection signal during the period when the sample signal is a positive half-wave. The period during which the sample signal is a positive half wave is represented by P3. The area from one zero crossing point to the next zero crossing point is considered as one half wave. The length from one zero crossing point to the next zero crossing point is represented by D3. Therefore, the length (D3) detected as one half wave in the period represented by P3 corresponds to the length of the period of P3.

一方、仮に、ゼロクロス検出器２５がサンプル信号からゼロクロス点を検出する場合、１つのゼロクロス点から次のゼロクロス点までの長さは、Ｄ３’で表される。この場合、Ｐ３で表される期間において１つの半波として検出される長さ（Ｄ３’）は、Ｐ３の期間の長さと異なる。 On the other hand, if the zero-cross detector 25 detects a zero-cross point from the sample signal, the length from one zero-cross point to the next zero-cross point is represented by D3'. In this case, the length (D3') detected as one half wave in the period represented by P3 is different from the length of the period of P3.

したがって、本実施形態に係る実効値算出装置１は、ゼロクロス検出器２５にゼロクロス検出用信号からゼロクロス点を検出させることによって、サンプル信号からゼロクロス点を検出させる場合よりも、１つの半波の長さの検出精度を向上できる。 Therefore, the effective value calculation device 1 according to the present embodiment has a length of one half wave as compared with the case where the zero cross detector 25 detects the zero cross point from the zero cross detection signal to detect the zero cross point from the sample signal. The detection accuracy of the wave can be improved.

サンプル数カウンタ３０は、ゼロクロス検出器２５で検出されたゼロクロス点に基づいて定まる１つの半波についてサンプリングポイント数をカウントする。サンプル数カウンタ３０は、正の半波又は負の半波にかかわらず、半波のサンプリングポイント数をカウントする。 The sample number counter 30 counts the number of sampling points for one half wave determined based on the zero cross point detected by the zero cross detector 25. The sample number counter 30 counts the number of sampling points of a half wave regardless of whether it is a positive half wave or a negative half wave.

演算器６０の各構成部は、以下説明するように機能する。２乗回路６２は、サンプル値を２乗し、総和回路６４に出力する。総和回路６４は、ゼロクロス検出器２５からゼロクロス点を取得する。総和回路６４は、ゼロクロス点を半波の開始点又は終了点として、サンプル信号の１つの半波の期間を特定する。総和回路６４は、１つの半波の期間として特定した期間内において２乗回路６２の出力値を累積加算する。つまり、総和回路６４は、サンプル信号の半波毎に２乗回路６２の出力値を累積加算した値を得る。総和回路６４は、累積加算した値を除算回路６６に出力する。除算回路６６は、サンプル数カウンタ３０からサンプリングポイント数（Ｎ）を取得する。除算回路６６は、総和回路６４の出力値を、サンプリングポイント数（Ｎ）で除算し、開平回路６８に出力する。開平回路６８は、除算回路６６の出力値を開平する。つまり、開平回路６８は、除算回路６６の出力値の平方根を算出する。開平回路６８は、算出した平方根を制御部７０に出力する。 Each component of the arithmetic unit 60 functions as described below. The squared circuit 62 squares the sample value and outputs it to the summed circuit 64. The summation circuit 64 acquires a zero cross point from the zero cross detector 25. The summation circuit 64 specifies the duration of one half wave of the sample signal, with the zero crossing point as the start or end point of the half wave. The summation circuit 64 cumulatively adds the output values of the squared circuit 62 within a period specified as one half-wave period. That is, the summation circuit 64 obtains a value obtained by cumulatively adding the output values of the squared circuit 62 for each half wave of the sample signal. The summation circuit 64 outputs the cumulatively added value to the division circuit 66. The division circuit 66 acquires the number of sampling points (N) from the sample number counter 30. The division circuit 66 divides the output value of the total circuit 64 by the number of sampling points (N) and outputs the output value to the square root extraction circuit 68. The square root extraction circuit 68 squares the output value of the division circuit 66. That is, the square root extraction circuit 68 calculates the square root of the output value of the division circuit 66. The square root extraction circuit 68 outputs the calculated square root to the control unit 70.

以上述べてきたように、演算器６０は、サンプル信号の１つの半波の期間に含まれるサンプル値の二乗平均平方根をサンプル信号の実効値として算出する。ある１つの半波の期間において、サンプル信号は、１からＮまでのサンプリング番号と、各サンプリング番号に対応するｕ（ｉ）で表されるサンプル値（ｉ＝１〜Ｎ）とによって特定されるとする。演算器６０は、各サンプル値を２乗して累積加算し、サンプル数カウンタ３０で算出されたサンプリングポイント数（Ｎ）で除算し、開平する。以上の演算の結果は、サンプル信号の実効値に対応し、Ｕで表される。サンプル信号の実効値（Ｕ）は、以下の式（１）によって表される。

As described above, the arithmetic unit 60 calculates the root mean square of the sample value included in one half wave period of the sample signal as the effective value of the sample signal. In one half-wave period, the sample signal is identified by a sampling number from 1 to N and a sample value (i = 1-N) represented by u (i) corresponding to each sampling number. And. The arithmetic unit 60 squares each sample value, adds them cumulatively, divides them by the number of sampling points (N) calculated by the sample number counter 30, and squares the roots. The result of the above calculation corresponds to the effective value of the sample signal and is represented by U. The effective value (U) of the sample signal is represented by the following equation (1).

演算器６０は、サンプル信号の正の半波又は負の半波にかかわらず、半波の実効値を算出する。演算器６０は、算出したサンプル信号の実効値を制御部７０に出力する。制御部７０は、算出した実効値を、例えば表示部７４に表示してよい。 The arithmetic unit 60 calculates the effective value of the half wave regardless of the positive half wave or the negative half wave of the sample signal. The arithmetic unit 60 outputs the calculated effective value of the sample signal to the control unit 70. The control unit 70 may display the calculated effective value on, for example, the display unit 74.

以上述べてきたように、本実施形態に係る実効値算出装置１は、ゼロクロスフィルタ２０によってサンプル信号に含まれるノイズを低減することによって、ゼロクロス検出器２５で検出するゼロクロス点を、真の波形におけるゼロクロス点に近づけることができる。つまり、本実施形態に係る実効値算出装置１は、ゼロクロス点の検出精度を向上できる。その結果、本実施形態に係る実効値算出装置１は、サンプル信号の実効値の算出精度を向上できる。 As described above, the effective value calculation device 1 according to the present embodiment sets the zero cross point detected by the zero cross detector 25 in the true waveform by reducing the noise contained in the sample signal by the zero cross filter 20. It can approach the zero cross point. That is, the effective value calculation device 1 according to the present embodiment can improve the detection accuracy of the zero cross point. As a result, the effective value calculation device 1 according to the present embodiment can improve the calculation accuracy of the effective value of the sample signal.

入力信号の周波数は、ほぼ一定であるとする。この場合、入力信号の半波の長さは、ほぼ一定である。したがって、サンプル数カウンタ３０で検出されるゼロクロス点の間隔はほぼ一定である。つまり、１つの半波の長さの検出値は、ほぼ一定である。サンプル数カウンタ３０は、複数の半波の長さに含まれるサンプリングポイント数の平均値（Ｍ）を算出し、平均値（Ｍ）を演算器６０に出力してよい。このようにすることで、１つの半波の始点と終点のゼロクロス点の検出誤差、又は、１つの半波の長さの検出誤差が平均化によって低減され得る。その結果、ゼロクロス点の検出誤差又は１つの半波の長さの検出誤差に起因するサンプリングポイント数のカウント誤差が平均化によって低減され得る。サンプル数カウンタ３０は、正の半波に含まれるサンプリングポイント数と負の半波に含まれるサンプリングポイント数とを区別せずに平均値を算出してよい。サンプル数カウンタ３０は、サンプリングポイント数の平均値（Ｍ）を制御部７０に出力してもよい。 It is assumed that the frequency of the input signal is almost constant. In this case, the length of the half wave of the input signal is almost constant. Therefore, the interval between the zero cross points detected by the sample number counter 30 is substantially constant. That is, the detected value of the length of one half wave is almost constant. The sample number counter 30 may calculate the average value (M) of the number of sampling points included in the lengths of the plurality of half waves, and output the average value (M) to the arithmetic unit 60. By doing so, the detection error of the zero crossing point between the start point and the end point of one half wave or the detection error of the length of one half wave can be reduced by averaging. As a result, the counting error of the number of sampling points due to the detection error of the zero cross point or the detection error of the length of one half wave can be reduced by averaging. The sample number counter 30 may calculate the average value without distinguishing between the number of sampling points included in the positive half wave and the number of sampling points included in the negative half wave. The sample number counter 30 may output the average value (M) of the number of sampling points to the control unit 70.

演算器６０は、各サンプル値を２乗して累積加算した値を、サンプル数カウンタ３０で算出されたサンプリングポイント数の平均値（Ｍ）で除算し、開平してもよい。この場合、サンプル信号の実効値（Ｕ）は、以下の式（２）によって表される。

The arithmetic unit 60 may square the value obtained by squaring each sample value and cumulatively adding the values, dividing the value by the average value (M) of the number of sampling points calculated by the sample number counter 30. In this case, the effective value (U) of the sample signal is expressed by the following equation (2).

演算器６０が二乗平均の際にサンプリングポイント数の平均値（Ｍ）で除算することによって、ゼロクロス点の検出誤差が低減され得る。このようにすることで、サンプリングポイント数の検出精度が向上する。その結果、サンプル信号の実効値の算出精度が向上する。 By dividing by the average value (M) of the number of sampling points when the arithmetic unit 60 is the root mean square, the detection error of the zero cross point can be reduced. By doing so, the detection accuracy of the number of sampling points is improved. As a result, the accuracy of calculating the effective value of the sample signal is improved.

式（２）において、２乗して累積したサンプル値の数（Ｎ）と、除数となる平均値（Ｍ）とが異なることがある。ここで、２乗したサンプル値のうち、ゼロクロス点に近い点におけるサンプル値の２乗は、無視できる程度に小さくなる。したがって、二乗平均平方根（Ｕ）の値の精度に対して除数となる平均値（Ｍ）の精度が及ぼす影響は、サンプル値の数（Ｎ）が及ぼす影響よりも大きくなる。その結果、サンプル値の数（Ｎ）と平均値（Ｍ）とが異なる値となっても、平均値（Ｍ）が高精度で算出されることによって、二乗平均平方根（Ｕ）が高精度で算出される。 In the formula (2), the number of sample values (N) obtained by squaring and accumulating may be different from the average value (M) which is a divisor. Here, among the squared sample values, the square of the sample value at a point close to the zero cross point becomes negligibly small. Therefore, the effect of the accuracy of the mean value (M), which is a divisor, on the accuracy of the root mean square (U) value is greater than the effect of the number of sample values (N). As a result, even if the number of sample values (N) and the average value (M) are different, the root mean square (U) can be calculated with high accuracy by calculating the average value (M) with high accuracy. Calculated.

ラインフィルタ４０は、デジタル信号としてのサンプル信号をフィルタリングするデジタルフィルタとして構成される。ラインフィルタ４０は、第２カットオフ周波数以上の高周波数成分を減衰させるローパスフィルタとして機能する。ラインフィルタ４０は、ローパスフィルタとして機能することによって、サンプル信号から高周波数のノイズ成分を除去できる。ラインフィルタ４０の第２カットオフ周波数は、ゼロクロスフィルタ２０の第１カットオフ周波数よりも高いとする。このようにすることで、ラインフィルタ４０でフィルタリングされて演算器６０に入力されるサンプル信号の変形が少なくなる。その結果、演算器６０で算出されるサンプル値の二乗平均平方根、すなわちサンプル信号の実効値に対するラインフィルタ４０の影響が低減され得る。ラインフィルタ４０は、ローパスフィルタとして機能する際に、入力されるサンプル信号と、フィルタリングしたサンプル信号との間に所定の位相遅延を生じさせる。ラインフィルタ４０で生じる位相遅延は、フィルタリングされる信号のピーク周波数における位相遅延によって代表され、φＬで表されるとする。第２カットオフ周波数は、デジタルフィルタの可変パラメータであるとする。制御部７０は、第２カットオフ周波数を設定できるとする。 The line filter 40 is configured as a digital filter that filters a sample signal as a digital signal. The line filter 40 functions as a low-pass filter that attenuates high frequency components above the second cutoff frequency. By functioning as a low-pass filter, the line filter 40 can remove high-frequency noise components from the sample signal. It is assumed that the second cutoff frequency of the line filter 40 is higher than the first cutoff frequency of the zero cross filter 20. By doing so, the deformation of the sample signal filtered by the line filter 40 and input to the arithmetic unit 60 is reduced. As a result, the influence of the line filter 40 on the root mean square root of the sample value calculated by the arithmetic unit 60, that is, the effective value of the sample signal can be reduced. When the line filter 40 functions as a low-pass filter, it causes a predetermined phase delay between the input sample signal and the filtered sample signal. It is assumed that the phase delay generated by the line filter 40 is represented by the phase delay at the peak frequency of the filtered signal and is represented by φL. The second cutoff frequency is assumed to be a variable parameter of the digital filter. It is assumed that the control unit 70 can set the second cutoff frequency.

ディレイ回路５０は、ラインフィルタ４０の出力をサンプリングクロック単位で遅延させる。言い換えれば、ディレイ回路５０は、ラインフィルタ４０から入力されたフィルタリング後のサンプル信号を所定の遅延時間だけ遅延させて演算器６０に出力する。サンプル信号を遅延させた信号は、ディレイ信号とも称される。図５に示されるように、ディレイ信号の位相は、ゼロクロス検出用信号の位相に合わせられてよい。 The delay circuit 50 delays the output of the line filter 40 in units of sampling clocks. In other words, the delay circuit 50 delays the filtered sample signal input from the line filter 40 by a predetermined delay time and outputs it to the arithmetic unit 60. A signal that delays the sample signal is also called a delay signal. As shown in FIG. 5, the phase of the delay signal may be matched with the phase of the zero cross detection signal.

遅延時間は、例えば、サンプリングクロックの周期の自然数倍の時間に設定されてよい。遅延時間は、ゼロクロスフィルタ２０の位相遅延と、ラインフィルタ４０の位相遅延とに基づいて設定される。位相遅延が周波数成分によって異なる場合、遅延時間は、入力信号のピーク周波数における位相遅延に基づいて設定される。上述のとおり、入力信号のピーク周波数における、ゼロクロスフィルタ２０及びラインフィルタ４０の位相遅延は、それぞれφＺ及びφＬで表される。位相遅延の単位は、「°」又は「度」（degree）で表されるとする。入力信号のピーク周波数は、ｆｐで表されるとする。遅延時間は、Ｔｄで表されるとする。この場合、遅延時間（Ｔｄ）を算出する式は、Ｔｄ＝（１／ｆｐ）×（φＺ−φＬ）／３６０と表される。位相遅延の単位は、「ラジアン」（rad）等の他の単位で表されてもよい。 The delay time may be set to, for example, a time that is a natural number multiple of the period of the sampling clock. The delay time is set based on the phase delay of the zero cross filter 20 and the phase delay of the line filter 40. If the phase delay depends on the frequency component, the delay time is set based on the phase delay at the peak frequency of the input signal. As described above, the phase delays of the zero cross filter 20 and the line filter 40 at the peak frequency of the input signal are represented by φZ and φL, respectively. The unit of phase delay is expressed as "°" or "degree". It is assumed that the peak frequency of the input signal is represented by fp. The delay time is expressed in Td. In this case, the formula for calculating the delay time (Td) is expressed as Td = (1 / fp) × (φZ−φL) / 360. The unit of phase delay may be expressed in other units such as "radian" (rad).

遅延時間は、サンプリングクロックの周期の倍数に対応する遅延量に変換され得る。遅延量は、Ｄで表されるとする。サンプリングクロックの周期は、Ｔｓで表されるとする。この場合、Ｄ＝Ｔｄ／Ｔｓが成立する。制御部７０は、ディレイ回路５０のパラメータとして遅延時間（Ｔｄ）を設定してもよいし、遅延量（Ｄ）を設定してもよい。 The delay time can be converted into a delay amount corresponding to a multiple of the sampling clock period. The amount of delay is represented by D. It is assumed that the period of the sampling clock is represented by Ts. In this case, D = Td / Ts holds. The control unit 70 may set the delay time (Td) as a parameter of the delay circuit 50, or may set the delay amount (D).

演算器６０は、ディレイ信号のサンプル値と、ゼロクロス検出器２５から取得したゼロクロス点の検出結果とに基づいて、１つの半波の期間における実効値を算出してよい。 The arithmetic unit 60 may calculate the effective value in one half wave period based on the sample value of the delay signal and the detection result of the zero cross point acquired from the zero cross detector 25.

制御部７０は、操作部７２からの操作入力によって、ゼロクロスフィルタ２０の第１カットオフ周波数、又は、ラインフィルタ４０の第２カットオフ周波数を設定してよい。制御部７０は、操作部７２からの操作入力によって入力信号のピーク周波数（ｆｐ）を取得してよい。操作部７２は、入力信号のピーク周波数（ｆｐ）として、５０Ｈｚ又は６０Ｈｚ等の所定値を選択して入力できるように構成されてよいし、ピーク周波数（ｆｐ）の数値を入力できるように構成されてもよい。制御部７０は、入力されたピーク周波数（ｆｐ）に基づいてピーク周波数における位相遅延を算出し、遅延時間（Ｔｄ）又は遅延量（Ｄ）を設定してもよい。 The control unit 70 may set the first cutoff frequency of the zero cross filter 20 or the second cutoff frequency of the line filter 40 by the operation input from the operation unit 72. The control unit 70 may acquire the peak frequency (fp) of the input signal by the operation input from the operation unit 72. The operation unit 72 may be configured so that a predetermined value such as 50 Hz or 60 Hz can be selected and input as the peak frequency (fp) of the input signal, or a numerical value of the peak frequency (fp) can be input. You may. The control unit 70 may calculate the phase delay at the peak frequency based on the input peak frequency (fp) and set the delay time (Td) or the delay amount (D).

制御部７０は、サンプリングポイント数の平均値（Ｍ）から、入力信号のピーク周波数（ｆｐ）を算出してもよい。ピーク周波数（ｆｐ）を算出する式は、ｆｐ＝１／（Ｍ×２×Ｔｓ）と表される。制御部７０は、算出したピーク周波数（ｆｐ）に基づいてピーク周波数における位相遅延を算出し、遅延時間（Ｔｄ）又は遅延量（Ｄ）を設定してもよい。 The control unit 70 may calculate the peak frequency (fp) of the input signal from the average value (M) of the number of sampling points. The formula for calculating the peak frequency (fp) is expressed as fp = 1 / (M × 2 × Ts). The control unit 70 may calculate the phase delay at the peak frequency based on the calculated peak frequency (fp) and set the delay time (Td) or the delay amount (D).

実効値算出装置１の各構成部は、１又は複数の回路として実現され得る。回路は、電気回路又は電子回路を含む。例えば、サンプル数カウンタ３０は、ゼロクロスを検出する回路と、サンプル信号の数をカウントする回路とをそれぞれ備えてよい。例えば、演算器６０は、２乗回路６２と、総和回路６４と、除算回路６６と、開平回路６８とをそれぞれ備えてもよいし、これらの回路をまとめた１つの回路を備えてもよい。実効値算出装置１に含まれる複数の構成部が１つの回路として実現されてもよい。例えば、ディレイ回路５０と演算器６０とは、１つの回路として実現されてもよい。例えば、演算器６０と制御部７０とは、１つの回路として実現されてもよい。回路の少なくとも一部は、集積回路で置き換えられてもよい。 Each component of the effective value calculation device 1 can be realized as one or a plurality of circuits. The circuit includes an electric circuit or an electronic circuit. For example, the sample number counter 30 may include a circuit for detecting zero cross and a circuit for counting the number of sample signals. For example, the arithmetic unit 60 may include a square circuit 62, a summation circuit 64, a division circuit 66, and a square root extraction circuit 68, respectively, or may include one circuit that combines these circuits. A plurality of components included in the effective value calculation device 1 may be realized as one circuit. For example, the delay circuit 50 and the arithmetic unit 60 may be realized as one circuit. For example, the arithmetic unit 60 and the control unit 70 may be realized as one circuit. At least a portion of the circuit may be replaced by an integrated circuit.

実効値算出装置１の各構成部の機能は、１又は複数のプロセッサにプログラムを実行させることによって実現されてもよい。例えば、制御部７０として機能するプロセッサが、演算器６０等の他の構成部の機能を実現してもよい。実効値算出装置１全体としての機能が１つの電気回路又は電子回路によって実現されてもよい。例えば、１つのプロセッサが実効値算出装置１全体としての機能を実現してもよい。 The function of each component of the effective value calculation device 1 may be realized by having one or a plurality of processors execute the program. For example, the processor that functions as the control unit 70 may realize the functions of other components such as the arithmetic unit 60. The function of the effective value calculation device 1 as a whole may be realized by one electric circuit or an electronic circuit. For example, one processor may realize the function of the effective value calculation device 1 as a whole.

（ホールド機能）
図６に示されるように、サンプル信号の振幅が急激に変化することがある。ここで、サンプル信号の振幅がＱで表されるゼロクロス点の前後で変化すると仮定する。上述したように、ゼロクロス検出用信号の位相は、ゼロクロスフィルタ２０によってφＺで表される分だけ遅れる。Ｑで表されるタイミングから、φＺで表される分だけ遅れたタイミングは、Ｑ’として表されている。 (Hold function)
As shown in FIG. 6, the amplitude of the sample signal may change abruptly. Here, it is assumed that the amplitude of the sample signal changes before and after the zero cross point represented by Q. As described above, the phase of the zero-cross detection signal is delayed by the amount represented by φZ by the zero-cross filter 20. The timing delayed by the amount represented by φZ from the timing represented by Q is represented as Q'.

ここで、ゼロクロスフィルタ２０は、サンプル信号の高周波成分を減衰させた信号をゼロクロス検出用信号として出力する。サンプル信号の振幅が変化するタイミングにおいて、ゼロクロス検出用信号におけるゼロクロス点は、サンプル信号の周期に対してずれる。その結果、ゼロクロス検出用信号におけるゼロクロス点と、Ｑ’で表されるタイミングとの間に、φｅｒｒで表される誤差が生じる。ゼロクロス点の検出誤差は、サンプリングポイント数の誤差を引き起こす。 Here, the zero-cross filter 20 outputs a signal obtained by attenuating the high-frequency component of the sample signal as a zero-cross detection signal. At the timing when the amplitude of the sample signal changes, the zero cross point in the zero cross detection signal shifts with respect to the period of the sample signal. As a result, an error represented by φerrr occurs between the zero cross point in the zero cross detection signal and the timing represented by Q'. The error in detecting the zero cross point causes an error in the number of sampling points.

実効値算出装置１は、二乗和をサンプリングポイント数で除算することによって、サンプル値の二乗平均を算出する。したがって、サンプリングポイント数の誤差は、二乗平均の算出精度を低下させるとともに、サンプル信号の実効値の算出精度を低下させる。 The effective value calculation device 1 calculates the root mean square of the sample values by dividing the sum of squares by the number of sampling points. Therefore, the error in the number of sampling points lowers the calculation accuracy of the root mean square and also lowers the calculation accuracy of the effective value of the sample signal.

一方で、入力信号のピーク周波数（ｆｐ）がほぼ一定であることに基づけば、入力信号の振幅の変化にかかわらず、サンプリングポイント数の平均値（Ｍ）がそのまま二乗平均を算出するための除数として用いられ得る。つまり、入力信号の振幅が変化した場合にも、入力信号の振幅が変化していない期間において検出したサンプリングポイント数の平均値（Ｍ）がそのまま二乗平均を算出するための除数として用いられてよい。このようにすることで、振幅の変化によって生じるゼロクロス点の検出誤差の影響が回避され得る。 On the other hand, based on the fact that the peak frequency (fp) of the input signal is almost constant, the mean value (M) of the number of sampling points is a divisor for calculating the root mean square as it is regardless of the change in the amplitude of the input signal. Can be used as. That is, even when the amplitude of the input signal changes, the average value (M) of the number of sampling points detected during the period when the amplitude of the input signal does not change may be used as it is as a divisor for calculating the root mean square. .. By doing so, the influence of the detection error of the zero cross point caused by the change in amplitude can be avoided.

サンプル数カウンタ３０は、サンプリングポイント数の平均値（Ｍ）を更新する更新モード、及び、平均値（Ｍ）を更新せずに既に算出済みの値を保持するホールドモードのうち一方のモードで動作し得る。制御部７０は、サンプル数カウンタ３０がどちらのモードで動作するか設定してよい。 The sample number counter 30 operates in one of an update mode for updating the average value (M) of the number of sampling points and a hold mode for holding the already calculated value without updating the average value (M). Can be done. The control unit 70 may set which mode the sample number counter 30 operates in.

図７に示されるように、本実施形態に係る実効値算出装置１は、電気機器又は電子機器等の規格試験に用いられる測定装置８０に含まれてよい。測定装置８０は、電気機器又は電子機器の規格試験において、試験対象となる供試装置８２（ＥＵＴ：Equipment Under Test）に入力される電圧を測定する。実効値算出装置１は、供試装置８２に入力される電圧の実効値を算出するために用いられてよい。 As shown in FIG. 7, the effective value calculation device 1 according to the present embodiment may be included in the measuring device 80 used for the standard test of an electric device, an electronic device, or the like. The measuring device 80 measures the voltage input to the test device 82 (EUT: Equipment Under Test) to be tested in the standard test of the electric device or the electronic device. The effective value calculation device 1 may be used to calculate the effective value of the voltage input to the test device 82.

供試装置８２は、単相２線式の配線で電源８４に接続されているが、三相４線式の配線で電源８４に接続されてもよい。三相４線式の配線の場合、測定装置８０には、実効値算出装置１を３個使用する。単相２線式の配線は、Ｌ相の配線とＮ相の配線とを含むとする。Ｎ相の配線が接地されてもよい。供試装置８２は、インピーダンスネットワーク８６を介して電源８４に接続されてもよい。インピーダンスネットワーク８６があることで、供試装置８２の消費電流の変動が、電圧変動に変換される。インピーダンスネットワーク８６は、例えば、Ｌ相に接続される抵抗（Ｒ_A）及びリアクタンス（ｊＸ_A）、並びに、Ｎ相に接続される抵抗（Ｒ_N）及びリアクタンス（ｊＸ_N）を有する。抵抗及びリアクタンスの値は、電源８４の仕様に基づいて適宜定められ得る。 The test device 82 is connected to the power supply 84 by single-phase two-wire wiring, but may be connected to the power supply 84 by three-phase four-wire wiring. In the case of three-phase four-wire wiring, three effective value calculation devices 1 are used for the measuring device 80. It is assumed that the single-phase two-wire type wiring includes L-phase wiring and N-phase wiring. The N-phase wiring may be grounded. The test device 82 may be connected to the power supply 84 via the impedance network 86. With the impedance network 86, fluctuations in the current consumption of the test device 82 are converted into voltage fluctuations. Impedance network 86 includes, for example, resistor connected to L-phase (R _A) and the reactance (jX _A), as well as resistor connected to the N-phase (R _N) and reactance (jX _N). The resistance and reactance values can be appropriately determined based on the specifications of the power supply 84.

電源８４の出力電圧は、Ｕｓで表されている。インピーダンスネットワーク８６を介して供試装置８２に印加される電圧は、Ｕｅで表されている。供試装置８２に流れる電流は、Ｉｅで表されている。Ｕｅは、Ｉｅの大きさに応じて変動する。実効値算出装置１は、Ｕｅで表されている電圧信号の実効値を算出できる。 The output voltage of the power supply 84 is represented by Us. The voltage applied to the test device 82 via the impedance network 86 is represented by Ue. The current flowing through the test device 82 is represented by IE. Ue varies depending on the size of Ie. The effective value calculation device 1 can calculate the effective value of the voltage signal represented by Ue.

測定装置８０は、実効値算出装置１で算出された電圧信号の実効値に基づいて、供試装置８２に起因する電圧変動のパラメータを算出してよい。電圧変動のパラメータは、例えば、相対定常電圧変化、又は、最大相対電圧変化を含んでよい。電圧信号は、定常状態と変動状態とを含む。定常状態は、電圧信号の１つの半波の期間の実効値が１秒以上にわたって安定している状態に対応する。変動状態は、定常状態となっていない状態に対応する。 The measuring device 80 may calculate the parameter of the voltage fluctuation caused by the test device 82 based on the effective value of the voltage signal calculated by the effective value calculating device 1. The voltage fluctuation parameters may include, for example, a relative steady-state voltage change or a maximum relative voltage change. The voltage signal includes a steady state and a variable state. The steady state corresponds to a state in which the effective value of one half wave period of the voltage signal is stable for 1 second or more. The fluctuating state corresponds to a state that is not a steady state.

相対定常電圧変化は、１回の電圧変動に挟まれた前後の２つの定常状態の電圧の差を、定格電圧で割った値を％で表したものである。相対定常電圧変化は、ｄｃとも表される。例えば、定格電圧が２３０Ｖの電源８４において、変動前の定常状態の電圧が２２９Ｖであり、変動後の定常状態の電圧が２２８Ｖであった場合、相対定常電圧変化は、｜（２２８−２２９）／２３０｜×１００＝０．４３％となる。測定期間中に電圧変動が一度も発生しない場合、ｄｃの値はゼロになるとする。測定期間中に電圧信号が一度も定常状態にならない場合、測定装置８０は、ｄｃの算出結果としてゼロを出力してもよいし、未定義の結果である旨を出力してもよい。 The relative steady-state voltage change is the value obtained by dividing the difference between the two steady-state voltages before and after being sandwiched by one voltage fluctuation by the rated voltage and expressing it in%. The relative steady-state voltage change is also expressed as dc. For example, in a power supply 84 having a rated voltage of 230 V, when the steady-state voltage before the fluctuation is 229 V and the steady-state voltage after the fluctuation is 228 V, the relative steady-state voltage change is | (228-229) /. 230 | × 100 = 0.43%. If no voltage fluctuation occurs during the measurement period, the value of dc is assumed to be zero. If the voltage signal never goes into a steady state during the measurement period, the measuring device 80 may output zero as the calculation result of dc, or may output that it is an undefined result.

最大相対電圧変化は、１回の電圧変動（２つの定常状態の間の状態）での最大値と最小値の差を定格電圧で割った値を％で表したものである。あるいは、最大相対電圧変化は、１回の電圧変動（２つの定常状態の間の状態）での最大値と最小値の直前の定常状態との差を絶対値で比較して、大きい方の値を定格電圧で割った値を％で表したものである。 The maximum relative voltage change is the value obtained by dividing the difference between the maximum value and the minimum value in one voltage fluctuation (state between two steady states) by the rated voltage and expressing it in%. Alternatively, the maximum relative voltage change is the larger value by comparing the difference between the maximum value in one voltage fluctuation (the state between two steady states) and the steady state immediately before the minimum value by an absolute value. Is divided by the rated voltage and expressed in%.

測定装置８０は、電圧変動のパラメータを、実効値算出装置１に算出させてよい。測定装置８０は、電圧変動のパラメータを算出するパラメータ算出装置を備えてもよい。パラメータ算出装置は、実効値算出装置１で算出された電圧信号の実効値に基づいて、電圧変動のパラメータを算出してよい。 The measuring device 80 may have the effective value calculating device 1 calculate the parameters of the voltage fluctuation. The measuring device 80 may include a parameter calculating device for calculating the parameters of the voltage fluctuation. The parameter calculation device may calculate the parameter of the voltage fluctuation based on the effective value of the voltage signal calculated by the effective value calculation device 1.

実効値算出装置１に入力される電圧信号（Ｕｅ）の周波数は、供試装置８２に電流が流れていない場合と電流が流れている場合とで同じである。一方で、電圧信号（Ｕｅ）の振幅は、供試装置８２に電流が流れていない場合と電流が流れている場合とで異なる。つまり、入力信号の振幅は、供試装置８２に電流が流れ始めるタイミングで変動する。入力信号の振幅の変動は、図６に例示される、ゼロクロス点の検出誤差を生じさせる。 The frequency of the voltage signal (Ue) input to the effective value calculation device 1 is the same when no current is flowing through the test device 82 and when a current is flowing. On the other hand, the amplitude of the voltage signal (Ue) differs depending on whether a current is flowing through the test device 82 or a current is flowing. That is, the amplitude of the input signal fluctuates at the timing when the current starts to flow in the test device 82. Fluctuations in the amplitude of the input signal cause a zero cross point detection error, as illustrated in FIG.

図８に、供試装置８２（ＥＵＴ）の状態と、サンプル信号の波形との関係が示されている。供試装置８２に電流が流れる状態は、オン状態に対応する。供試装置８２に電流が流れていない状態は、オフ状態に対応する。供試装置８２がオン状態である場合とオフ状態である場合とで、サンプル信号の振幅が変化する。 FIG. 8 shows the relationship between the state of the test device 82 (EUT) and the waveform of the sample signal. The state in which the current flows through the test device 82 corresponds to the on state. The state in which no current is flowing through the test device 82 corresponds to the off state. The amplitude of the sample signal changes depending on whether the test device 82 is in the on state or the off state.

制御部７０は、供試装置８２がオフ状態である期間にサンプル数カウンタ３０の動作モードを更新モードに設定することによって、サンプリングポイント数の平均値（Ｍ）を算出する。供試装置８２がオフ状態である期間において、サンプル信号の振幅は、ほぼ一定である。 The control unit 70 calculates the average value (M) of the number of sampling points by setting the operation mode of the sample number counter 30 to the update mode while the test device 82 is in the off state. During the period when the test device 82 is in the off state, the amplitude of the sample signal is substantially constant.

入力信号の振幅は、供試装置８２がオフ状態からオン状態に変化するタイミングで変化する。入力信号の振幅の変化は、ゼロクロス検出用信号におけるゼロクロス点の誤差を生じさせる。したがって、供試装置８２がオフ状態からオン状態に変化するタイミングでサンプル数カウンタ３０が検出するゼロクロス点の誤差が大きくなり得る。 The amplitude of the input signal changes at the timing when the test device 82 changes from the off state to the on state. A change in the amplitude of the input signal causes an error at the zero cross point in the zero cross detection signal. Therefore, the error of the zero cross point detected by the sample number counter 30 at the timing when the test device 82 changes from the off state to the on state can become large.

制御部７０は、供試装置８２がオフ状態からオン状態に変化する前に、サンプル数カウンタ３０の動作モードをホールドモードに変更する。制御部７０は、供試装置８２から、供試装置８２の状態がオフ状態からオン状態に変化することを予告する信号を取得し、その信号に基づいて、サンプル数カウンタ３０の動作モードをホールドモードに変更してよい。制御部７０は、供試装置８２に対して、サンプル数カウンタ３０の動作モードをホールドモードに変更した後、供試装置８２をオフ状態からオン状態に遷移させる信号を出力してもよい。 The control unit 70 changes the operation mode of the sample number counter 30 to the hold mode before the test device 82 changes from the off state to the on state. The control unit 70 acquires a signal from the test device 82 that announces that the state of the test device 82 changes from the off state to the on state, and holds the operation mode of the sample number counter 30 based on the signal. You may change to the mode. The control unit 70 may output a signal to the test device 82 to change the operation mode of the sample number counter 30 to the hold mode and then shift the test device 82 from the off state to the on state.

ホールドモードで動作するサンプル数カウンタ３０は、供試装置８２の状態の変化の有無にかかわらず、供試装置８２がオフ状態であったときのサンプリングポイント数の平均値（Ｍ）を保持して演算器６０に出力する。このようにすることで、供試装置８２の状態の変化が演算器６０で算出されるサンプル信号の実効値の算出結果に対して影響を及ぼさなくなる。その結果、サンプル信号の実効値の算出精度が向上する。 The sample number counter 30 operating in the hold mode holds the average value (M) of the number of sampling points when the test device 82 is in the off state regardless of whether or not the state of the test device 82 has changed. Output to the arithmetic unit 60. By doing so, the change in the state of the test device 82 does not affect the calculation result of the effective value of the sample signal calculated by the arithmetic unit 60. As a result, the accuracy of calculating the effective value of the sample signal is improved.

制御部７０は、供試装置８２がオン状態からオフ状態に変化した後に、サンプル数カウンタ３０の動作モードを更新モードに変更してよい。制御部７０は、供試装置８２から、供試装置８２の状態がオン状態からオフ状態に変化したことを表す信号を取得し、その信号に基づいて、サンプル数カウンタ３０の動作モードを更新モードに変更してよい。制御部７０は、供試装置８２に対して、供試装置８２をオン状態からオフ状態に遷移させる信号を出力した後、サンプル数カウンタ３０の動作モードを更新モードに変更してもよい。制御部７０は、操作部７２からサンプル数カウンタ３０の動作モードを設定する操作入力を受け付け、入力に基づいてサンプル数カウンタ３０の動作モードを更新モード又はホールドモードに変更してよい。 The control unit 70 may change the operation mode of the sample number counter 30 to the update mode after the test device 82 changes from the on state to the off state. The control unit 70 acquires a signal from the test device 82 indicating that the state of the test device 82 has changed from the on state to the off state, and based on the signal, updates the operation mode of the sample number counter 30. May be changed to. The control unit 70 may change the operation mode of the sample number counter 30 to the update mode after outputting a signal for transitioning the test device 82 from the on state to the off state to the test device 82. The control unit 70 may receive an operation input for setting the operation mode of the sample number counter 30 from the operation unit 72, and may change the operation mode of the sample number counter 30 to the update mode or the hold mode based on the input.

本実施形態に係る実効値算出装置１は、ホールドモードで動作することによって、入力信号の振幅の変化にかかわらず、サンプリングポイント数の誤差を低減できる。その結果、実効値算出装置１は、二乗平均の算出精度を向上できるとともに、サンプル信号の実効値の算出精度を向上できる。 By operating the effective value calculation device 1 according to the present embodiment in the hold mode, it is possible to reduce the error in the number of sampling points regardless of the change in the amplitude of the input signal. As a result, the effective value calculation device 1 can improve the calculation accuracy of the root mean square and the calculation accuracy of the effective value of the sample signal.

本開示に係る実施形態について、諸図面及び実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形又は修正を行うことが容易であることに注意されたい。従って、これらの変形又は修正は本開示の範囲に含まれることに留意されたい。例えば、各構成部に含まれる機能などは論理的に矛盾しないように再配置可能であり、複数の構成部を１つに組み合わせたり、或いは分割したりすることが可能である。 Although the embodiments according to the present disclosure have been described based on the drawings and examples, it should be noted that those skilled in the art can easily make various modifications or modifications based on the present disclosure. It should be noted, therefore, that these modifications or modifications are within the scope of this disclosure. For example, the functions included in each component can be rearranged so as not to be logically inconsistent, and a plurality of components can be combined or divided into one.

１実効値算出装置
１０ＡＤ変換器
２０ゼロクロスフィルタ
２５ゼロクロス検出器
３０サンプル数カウンタ
４０ラインフィルタ
５０ディレイ回路
６０演算器（６２：２乗回路、６４：総和回路、６６：除算回路、６８：開平回路）
７０制御部（７２：操作部、７４：表示部）
８０測定装置
８２供試装置（ＥＵＴ）
８４電源
８６インピーダンスネットワーク 1 Efficient value calculation device 10 AD converter 20 Zero cross filter 25 Zero cross detector 30 Sample number counter 40 Line filter 50 Delay circuit 60 Arithmetic (62: Square circuit, 64: Sum circuit, 66: Division circuit, 68: Open flat circuit )
70 Control unit (72: operation unit, 74: display unit)
80 Measuring device 82 Test device (EUT)
84 power supply 86 impedance network

Claims

An AD converter that outputs a sample signal including a sample value that samples the input signal at a predetermined sampling interval, and
A zero-cross filter that attenuates the high frequency component of the sample signal and outputs it as a zero-cross detection signal.
A sample number counter that counts the number of sample values included in the count period between two consecutive zero cross points detected based on the zero cross detection signal and outputs it as the number of sampling points.
Among the sample values included in the sample signal, an arithmetic unit that calculates the root mean square of the sample values that are continuous by the number of sampling points acquired from the sample number counter and outputs the effective value of the input signal. Equipped with an effective value calculation device.

The sample number counter counts the number of the sample values included in at least two of the count periods, and outputs the average value of the number of the sample values included in each of the count periods as the number of sampling points. Item 1. The effective value calculation device according to item 1.

The effective value calculation device according to claim 1 or 2, wherein the sample number counter operates in one of an update mode in which the number of sampling points is sequentially updated and a hold mode in which the number of sampling points is held.