JP2021105843A - Information processing apparatus and method for controlling information processing apparatus - Google Patents
Information processing apparatus and method for controlling information processing apparatus Download PDFInfo
- Publication number
- JP2021105843A JP2021105843A JP2019236839A JP2019236839A JP2021105843A JP 2021105843 A JP2021105843 A JP 2021105843A JP 2019236839 A JP2019236839 A JP 2019236839A JP 2019236839 A JP2019236839 A JP 2019236839A JP 2021105843 A JP2021105843 A JP 2021105843A
- Authority
- JP
- Japan
- Prior art keywords
- response
- request
- error
- address
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、情報処理装置および情報処理装置の制御方法に関する。 The present invention relates to an information processing device and a control method for the information processing device.
近年、ＰＣなどの情報処理装置では、不揮発性メモリを利用したソリッドステートドライブ（ＳＳＤ）を用いることでハードディスドライブ（ＨＤＤ）を用いるよりも高速なデータ転送を可能としている。一方で、これら記憶装置に用いられるインタフェースであるＳｅｒｉａｌ ＡＴＡ（ＳＡＴＡ）は、転送時のデータ・エンコーディングに要する処理時間が増えてレイテンシが大きくなるため、ＳＳＤ本来の転送パフォーマンスを発揮できていなかった。 In recent years, in information processing devices such as PCs, by using a solid state drive (SSD) using a non-volatile memory, it is possible to transfer data at a higher speed than using a hard disk drive (HDD). On the other hand, Serial ATA (SATA), which is an interface used for these storage devices, has not been able to exhibit the original transfer performance of SSD because the processing time required for data encoding at the time of transfer increases and the latency increases.
そこで、さらに近年では汎用バスのＰＣＩ−Ｅｘｐｒｅｓｓ（ＰＣＩｅ）に直接接続でき、ＳＳＤの高速性を活かす新たなプロトコルであるＮｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）プロトコルに対応したＳＳＤが登場し始めている。 Therefore, in recent years, SSDs that can be directly connected to the PCI-Express (PCIe) of general-purpose buses and that support the Non-Volateile Memory Express (NVMe) protocol, which is a new protocol that takes advantage of the high speed of SSDs, have begun to appear.
また、ＨＤＤやＳＳＤなどの記憶媒体の故障に対するデータ保護の仕組みとして、２つの記憶装置を用いてデータを二重化して保存するミラーリング技術が存在する。ミラーリングはブリッジ装置を用いて、ホストからのデータを同時に２つの記憶装置に記録するため、データや記憶装置自体が破損しても他方からのデータコピーで復旧が可能である。 Further, as a mechanism for protecting data against a failure of a storage medium such as an HDD or SSD, there is a mirroring technique for duplicating and storing data using two storage devices. Since mirroring uses a bridge device to record data from the host in two storage devices at the same time, even if the data or the storage device itself is damaged, it can be recovered by copying the data from the other.
図１に示すように、記憶装置１側の書き込み処理（コマンドＢ）が書き込みエラーした際に、記憶装置２側の書き込み処理（コマンドＢ）で書き込まれたデータをブリッジ装置が読取り、記憶装置１へ書き込み直す。また、図２に示すように、記憶装置１と記憶装置２の書き込み処理が共に書き込みエラーとなった際には、正しいデータを持ち合わせていないため、ブリッジ装置での修復が不可能となる。
As shown in FIG. 1, when the write process (command B) on the
特許文献１は、２台のＨＤＤに同じデータを書き込むＲＡＩＤ１の情報処理装置である。２台のＨＤＤに単一のコマンドでデータの書き込み後に、書き込みエラーがあった否かを確認することで、データ書き込み修復を行うかどうかを判断している。特許文献１に記載の情報処理装置は、２台のＨＤＤの各々に対してデータの書き込みエラーの有無を確認することで、データ書き込み修復が可能か否かを判断している。
しかし、ＮＶＭｅプロトコルでは、１度の処理で複数のコマンドを扱うため、異なるデータの書き込みでエラーが発生することがあり得る。例えば、図３では、記憶装置１側のコマンドＢと記憶装置２側のコマンドＣが異なるデータの書き込みでのエラーに該当する。その際に、両記憶装置に書き込みエラーがあるという判断で、修復の可否を判定してしまうと、データ修復可能であるにもかかわらずデータ修復不能となる。
However, in the NVMe protocol, since a plurality of commands are handled in one process, an error may occur in writing different data. For example, in FIG. 3, the command B on the
本発明は、複数のコマンドを一度に扱うプロトコルを用いた際に、複数の記憶装置の異なるキュー位置において書き込みエラーが発生してもデータの修復を行うことが可能なミラーリングシステムを提供することを目的としている。 The present invention provides a mirroring system capable of repairing data even if a write error occurs at different queue positions of a plurality of storage devices when using a protocol that handles a plurality of commands at once. I am aiming.
本発明は、不揮発性の第１記憶手段および不揮発性の第２記憶手段を有する情報処理装置であって、第１アドレスにデータを記憶させる第１要求および第２アドレスにデータを記憶させる第２要求が順番に配された少なくとも２つの要求を前記第１記憶手段に送信する第１送信手段と、前記少なくとも２つの要求を前記第２記憶手段に送信する第２送信手段と、少なくとも前記第１要求に対する第１応答および前記第２要求に対する第２応答を、前記第１記憶手段から順番に受信する第１受信手段と、少なくとも前記第１要求に対する第３応答および前記第２要求に対する第４応答を、前記第２記憶手段から順番に受信する第２受信手段と、少なくとも前記第１応答および前記第２応答を受信した順番に保持する第１保持手段と、少なくとも前記第３応答および前記第４応答を受信した順番に保持する第２保持手段と、前記第１保持手段が保持した応答および前記第２保持手段が保持した応答にエラーを示す情報が含まれるかを確認する確認手段と、前記第１応答がエラーを示す情報を含まず且つ前記第３応答がエラーを示す情報を含むことに従って、前記第１要求に対応する前記第１記憶手段の第１アドレスからデータの読み出しを行い、前記第１要求に対応する前記第２記憶手段の第１アドレスに前記第１記憶手段の第１アドレスから読み出したデータを書き込ませ、前記第４応答がエラーを示す情報を含まず且つ前記第２応答がエラーを示す情報を含むことに従って、前記第２要求に対応する前記第２記憶手段の第２アドレスからデータの読み出しを行い、前記第２要求に対応する前記第１記憶手段の第２アドレスに前記第２記憶手段の第２アドレスから読み出したデータを書き込ませる制御手段と、を有することを特徴とする。 The present invention is an information processing apparatus having a non-volatile first storage means and a non-volatile second storage means, the first request for storing data at a first address and the second for storing data at a second address. A first transmission means for transmitting at least two requests in which requests are arranged in order to the first storage means, a second transmission means for transmitting the at least two requests to the second storage means, and at least the first transmission means. A first receiving means that receives a first response to a request and a second response to the second request in order from the first storage means, and at least a third response to the first request and a fourth response to the second request. A second receiving means that sequentially receives the first response from the second storage means, a first holding means that holds at least the first response and the second response in the order in which they are received, and at least the third response and the fourth response. A second holding means that holds the responses in the order in which they are received, a confirmation means that confirms whether the response held by the first holding means and the response held by the second holding means include information indicating an error, and the above. According to the fact that the first response does not include the information indicating the error and the third response contains the information indicating the error, data is read from the first address of the first storage means corresponding to the first request, and the data is read. The data read from the first address of the first storage means is written to the first address of the second storage means corresponding to the first request, and the fourth response does not include information indicating an error and the second response. Reads data from the second address of the second storage means corresponding to the second request according to the inclusion of information indicating an error, and sets the second address of the first storage means corresponding to the second request. It is characterized by having a control means for writing data read from the second address of the second storage means.
本発明は、複数のコマンドを一度に扱うプロトコルを用いた際に、複数の記憶装置が異なるキュー位置において書き込みエラーが発生してもデータの修復を行うことが可能なミラーリングシステムを提供することが可能となる。 The present invention can provide a mirroring system capable of repairing data even if a write error occurs in different queue positions of a plurality of storage devices when using a protocol that handles a plurality of commands at once. It will be possible.
添付図面を参照して本発明の実施例を詳しく説明する。なお、以下の実施例は特許請求の範囲に係る発明を限定するものではなく、また実施例で説明されている特徴の組み合わせのすべてが本発明の解決手段に必須のものとは限らない。 Examples of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the following examples do not limit the invention according to the claims, and not all combinations of features described in the examples are essential for the means for solving the present invention.
（実施例１）
図４は、本実施例に関わる情報処理装置のミラーリングシステムの構成を示すブロック図である。
(Example 1)
FIG. 4 is a block diagram showing a configuration of a mirroring system of the information processing apparatus according to the present embodiment.
本実施例の情報処理装置４００は、ミラーリングシステム４を有する。ミラーリングシステム４は、コントローラユニット（以下、ＣＵ４０１）と、ブリッジ装置４０２と、第１記憶装置４０３と第２記憶装置４０４を有する。
The
ＣＵ４０１は、ブリッジ装置４０２と接続されており、情報処理装置４００の制御コントローラとしての機能を有している。
The CU 401 is connected to the
ブリッジ装置４０２は、ＣＵ４０１と第１記憶装置４０３及び第２記憶装置４０４と接続されており、ＣＵ４０１から第１記憶装置４０３に記憶されるデータを二重化して、第２記憶装置４０４に記憶するミラーリングの機能を有する。
The
第１記憶装置４０３は、ブリッジ装置４０２と接続されており、ＣＵ４０１で扱うシステムソフトウェアやユーザデータ及びアプリケーションデータ等を格納する。第２記憶装置４０４は、ブリッジ装置４０２と接続されており、第１記憶装置４０３のデータを二重化したバックアップデータを格納する。第１記憶装置４０３と第２記憶装置４０４は、不揮発性の半導体記憶装置であり、例えばＳＳＤである。
The
図５は、ＣＵ４０１の詳細ブロック図である。情報処理装置４００のコントローラユニットのハードウェア構成を示すブロック図である。本実施例では、情報処理装置４００の例として画像形成装置を示す。画像形成装置は例えばスキャン機能やプリント機能等、複数の機能が一体化された、いわゆるＭＦＰ（多機能型周辺装置）として実現される。情報処理装置４００は、装置全体を制御するＣＵ４０１、操作部５１６、スキャナ５１２、プリンタ５１４を含む。
FIG. 5 is a detailed block diagram of the
操作部５１６は、ユーザからのジョブ実行等の指示の入力を受け付けるためのテンキーや各種ハードキー等を含み、また、ユーザへ装置情報やジョブ進捗情報等、または、情報処理装置が実行可能な機能の設定画面を表示する表示パネルを含む。スキャナ５１２は、セットされた原稿上の画像を光学的に読み取る画像入力デバイスである。プリンタ５１４は、画像データに基づいて、印刷用紙等の記録媒体に画像を印刷する画像出力デバイスである。
The
操作部５１６は、ＣＵ４０１に含まれる操作部インタフェース（Ｉ／Ｆ）５１５に接続される。スキャナ５１２、プリンタ５１４はそれぞれ、コントローラユニット４０１に含まれるスキャナ処理部５１１、プリンタ処理部５１３に接続される。このような構成により、操作部５１６、スキャナ５１２、プリンタ５１４はそれぞれ、ＣＵ４０１から制御されて動作する。
The
ブリッジ装置４０２、第１記憶装置４０３と第２記憶装置４０４は、後述の図６および図７で詳細を説明する。ＣＵ４０１は、ＣＵ４０１の各ブロックを統括的に制御するＣＰＵ５０１を含む。ＣＰＵ５０１は、システムバス４１７を介して、ＭＥＭ５０４、ＲＯＭ５０３、操作部Ｉ／Ｆ５１５、ネットワークＩ／Ｆ５０７、ファクスＩ／Ｆ５１７、画像処理部５０９、デバイスＩ／Ｆ５１０、ＰＣＩｅＩ／Ｆ５０２と接続される。ＣＰＵ５０１は、ＲＯＭ５０３に記憶された制御プログラム等に基づいて接続される各種デバイスとのアクセスを統括的に制御するとともに、ＣＵ４０１で実行される各種処理についても統括的に制御する。
The
ＰＣＩｅ−ＩＦ５０２は、ＰＣＩ−Ｅｘｐｒｅｓｓ規格のインタフェースであり、ＣＰＵ５０１からの要求に応じてブリッジ装置４０２をＥｎｄｐｏｉｎｔとして、ブリッジ装置４０２との送受信するデータのやり取りと行う。
The PCIe-IF502 is an interface of the PCI-Express standard, and the
ＲＯＭ５０３は、不揮発性メモリであり、ブリッジ装置４０２のブートプログラムや制御プログラム等が格納される。
The
ＭＥＭ５０４は、汎用的な揮発性のＲＡＭ（ＤＲＡＭ等のメモリ）であり、一時的にデータが格納され、ＣＰＵ５０１のワークメモリとして働く。ＭＥＭ５０４には、Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）プロトコルで使用するＳｕｂｍｉｓｓｉｏｎ Ｑｕｅｕｅ（ＳＱ）５０５及びＣｏｍｐｌｅｔｉｏｎ Ｑｕｅｕｅ（ＣＱ）５０６が構成される。
The
ＳＱ５０５は、ＭＥＭ５０４上に生成されるリングバッファのキューであり、ＮＶＭｅのコマンドをやり取りするためにＣＰＵ５０１で生成したＮＶＭｅコマンド（要求）が順々に格納される。
The SQ505 is a queue of the ring buffer generated on the MEM504, and NVMe commands (requests) generated by the
ＣＱ５０６は、ＭＥＭ５０４上に生成されるリングバッファのキューであり、Ｅｎｄｐｏｉｎｔであるブリッジ装置４０２からのコマンド処理完了通知が順々に格納される。
The CQ506 is a queue of the ring buffer generated on the MEM504, and the command processing completion notification from the
操作部Ｉ／Ｆ５１５は、操作部５１６との間で情報の入出力を行うためのインタフェースである。操作部Ｉ／Ｆ５１５は、ＣＰＵ５０１からの指示により、表示用データを操作部５１６へ出力し、また、ユーザが操作部５１６上で入力した情報を、ＣＰＵ５０１へ伝送する。
The operation unit I /
ネットワークＩ／Ｆ５０７は、有線や無線媒体のＬＡＮと接続され、情報処理装置とＬＡＮで接続された機器との間の情報の入出力を可能にする。ネットワークＩ／Ｆ５０７は、入力された情報を一時的に記憶するメモリに保持する。ネットワークＩ／Ｆ５０７は、ＬＡＮに対応した構成を有し、例えば、無線距離が数十ｃｍ程度の近距離無線通信（ＮｅａｒＦｉｅｌｄＣｏｍｍｕｎｉｃａｔｉｏｎ）に対応した構成を有する場合もある。その場合には、携帯無線端末との間で相互に通信が行われる。
The network I /
ファックスＩ／Ｆ５１７は、回線と接続され、情報処理装置と回線で接続された機器との間の情報の入出力を可能にする。ファックスＩ／Ｆ５０７は、入力された情報を一時的に記憶するメモリに保持する。
The fax I /
画像処理部５０９は、汎用的な画像処理を実行する。例えば、ＬＡＮを介して外部から取得した画像データに対して、拡大／縮小、回転、変換等の処理を実行する。また、画像処理部５０９は、ＬＡＮを介して受信したＰＤＬコードをビットマップ画像へ展開する処理を実行する。また、画像処理部５０９は、プリンタ処理部５１３を介してプリンタ５１４で出力する場合に、第１記憶装置４０３に圧縮・符号化されて記憶されている画像データをプリンタ処理部５１３で処理可能な形式にするための処理を実行する。
The
デバイスＩ／Ｆ５１０は、スキャナ処理部５１１およびプリンタ処理部５１３を介してスキャナ５１２やプリンタ５１４に接続され、画像データの同期系／非同期系の変換や、設定値、調整値等を伝送する。また、デバイスＩ／Ｆ５１０は、スキャナ５１２やプリンタ５１４での状態情報をＣＰＵ５０１へ伝送する。その状態情報は、例えば、スキャナ５１２やプリンタ５１４で発生したジャムなどのエラー情報を含む。
The device I /
スキャナ処理部５１１は、スキャナ５１２で読み取られて入力した読取データに対して、補正、加工、像域分離、変倍、２値化処理などのスキャン機能に対応した各種処理を行う。
The
スキャナ５１２は、不図示の自動連続原稿給送装置と圧板読取装置を含み、原稿ガラス台に設置された原稿の読取りや、複数枚の原稿の両面読取りなども実行可能である。また、不図示の給送装置カバーの開閉、不図示の原稿カバーの開閉、原稿の有無、原稿サイズ検知等を行うセンサがスキャナ５１２に設けられている。それらのセンサの検知信号やスキャナ５１２の状態情報は、スキャナ処理部５１１とデバイスＩ／Ｆ５１０を介してＣＰＵ５０１へ送信され、ＣＰＵ５０１は、スキャナ５１２でのエラー発生やエラー解除等の状態を認識する。
The
プリンタ処理部５１３は、プリント出力する画像データに対して、プリンタ５１４の出力特性に対応した出力補正、解像度変換、画像の印刷位置の調整などのプリント機能に対応した処理を行う。プリンタ５１４は、印刷用紙を収納するための１つ以上の不図示の給紙カセットと、トナーを収納するための１つ以上の不図示のトナートレイと、給紙カセットから紙を１枚ずつ逐次給紙可能な不図示の給紙ユニットとを含む。且つ、プリンタ５１４は、給紙した紙にトナーを印字するための不図示のマーキングユニットと、マーキングユニットにより印字されたトナーを熱と圧力により定着させるための不図示の定着ユニットを含む。各給紙カセットの開閉状況や用紙残量、トナートレイの開閉状況、不図示の給紙ユニットカバーの開閉、トナーの有無、給紙中の紙の位置などを検知するセンサがプリンタ５１４に設けられている。センサからの検知信号やプリンタ５１４の状態情報は、プリンタ処理部５１３とデバイスＩ／Ｆ５１０を介してＣＰＵ５０１へ送信され、ＣＰＵ５０１は、プリンタ５１４でのエラー発生やエラー解除等の状態を認識する。
The
図６は、ブリッジ装置４０２の詳細ブロック図である。
FIG. 6 is a detailed block diagram of the
ブリッジ装置４０２は、サブＣＰＵ６０１と、ＰＣＩｅ−ＩＦ６０２、６０３、６０４とＲＯＭ６０５、ＭＥＭ６０６を有する。また、ブリッジ装置４０２は、ＰＣＩｅ−ＩＦ６０２を介してＣＵ４０１と接続され、ＰＣＩｅ−ＩＦ６０３及び６０４を介して第１記憶装置４０３及び第２記憶装置４０４に接続される。
The
サブＣＰＵ６０１は、ＲＯＭ６０５に記憶された制御プログラム等に基づいて接続されるＣＵ４０１と第１記憶装置４０３及び第２記憶装置４０４とのアクセスを制御する。さらにサブＣＰＵ６０１は、ＣＵ４０１から受信したコマンド群（要求群）を元に各記憶装置用のコマンド群（要求群）を生成する。
The
ＰＣＩｅ−ＩＦ（Ｄｅｖｉｃｅ）６０２は、ＣＵ４０１をＲｏｏｔＣｏｍｐｌｅｘとして、ＣＵ４０１との送受信するデータのやり取りを行う。ＰＣＩｅ−ＩＦ（Ｈｏｓｔ１）６０３は、第１記憶装置４０３をＥｎｄｐｏｉｎｔとして、記憶装置との送受信するデータのやり取りを行う。ＰＣＩｅ−ＩＦ（Ｈｏｓｔ２）６０４は、第２記憶装置４０４をＥｎｄｐｏｉｎｔとして、記憶装置との送受信するデータのやり取りを行う。
The PCIe-IF (Device) 602 exchanges data to be transmitted and received to and from the
ＲＯＭ６０５は、不揮発性メモリであり、ブリッジ装置４０２のブートプログラムや制御プログラム等が格納される。
The
ＭＥＭ６０６は、汎用的な揮発性のＲＡＭ（ＤＲＡＭ等のメモリ）であり、一時的にデータが格納され、サブＣＰＵ６０１のワークメモリとして働く。また、ＭＥＭ６０６には、ＮＶＭｅプロトコルで使用するＳＱとＣＱが２組ずつ構成される（ＳＱ６０７、６０９とＣＱ６０８、６１０）。
The
ＳＱ６０７は、ＭＥＭ６０６上に生成されるリングバッファのキューであり、ＮＶＭｅのコマンドをやり取りするためにブリッジ装置４０２で生成したＮＶＭｅコマンドを順々に格納していく。
The SQ607 is a queue of the ring buffer generated on the MEM606, and sequentially stores the NVMe commands generated by the
ＣＱ６０８は、ＭＥＭ６０６上に生成されるリングバッファのキューであり、Ｅｎｄｐｏｉｎｔである記憶装置からのコマンド完了通知を順々に格納する。 The CQ608 is a queue of the ring buffer generated on the MEM606, and sequentially stores the command completion notification from the storage device which is the Endpoint.
ＳＱ６０９及びＣＱ６１０はＳＱ６０７及びＣＱ６０８と各々同様である。 SQ609 and CQ610 are similar to SQ607 and CQ608, respectively.
図７は、第１記憶装置４０３及び第２記憶装置４０４の詳細ブロック図である。
FIG. 7 is a detailed block diagram of the
第１記憶装置４０３は、ＳＳＤコントローラ７０１と、ＰＣＩｅ−ＩＦ７０２と、ＤＲＡＭ７０３と、ＮＡＮＤ ＦＬＡＳＨ７０４を有する。また、第１記憶装置４０３は、ＰＣＩｅ−ＩＦ７０２を介して、ブリッジ装置４０２に接続される。また、第２記憶装置４０４は、第１記憶装置４０３と同等の構成であるため第２記憶装置４０４の構成要件である７０５〜７０８の説明を省略する。
The
ＳＳＤコントローラ７０１は、記憶装置内で実行されるファームウェアを処理するプロセッサや、ＤＲＡＭ７０３を制御するＤＲＡＭコントローラや、ＮＡＮＤ ＦＬＡＳＨ７０４を制御するＮＡＮＤ ＦＬＡＳＨコントローラが搭載されている。
The
ＰＣＩｅ−ＩＦ７０２は、ブリッジ装置４０２をＲｏｏｔＣｏｍｐｌｅｘとして、ブリッジ装置４０２との送受信するデータのやり取りを行う。
The PCIe-IF702 uses the
ＤＲＡＭ７０３は、キャッシュ用のメモリであり、ＮＡＮＤ ＦＬＡＳＨ７０４に対してデータを書き込む前に、そのデータを一時的に保持する。
The
ＮＡＮＤ ＦＬＡＳＨ７０４は、実際にデータを記録するデバイスであり、データの読み書きが行われる。ここで言うデータとは、例えばシステムソフトウェアプログラム、履歴データ、画像データ、テーブルなどである。 The NAND FLASH704 is a device that actually records data, and reads and writes data. The data referred to here is, for example, a system software program, history data, image data, a table, or the like.
なお、第１記憶装置４０３と第２記憶装置４０４には、データの書き込み時には同じデータが両方の記憶装置に記憶されるが、データの読み出し時には、片方の記憶装置から読み出せばよい。以下の説明では、第１記憶装置４０３をマスタの記憶装置、第２記憶装置４０４をスレーブの記憶装置として扱い、マスタの記憶装置からデータの読み出し処理を行う構成とする。
In the
図８のミラーリングシステムの動作説明図を用いて、ミラーリングシステム４の動作を詳細に説明する。 The operation of the mirroring system 4 will be described in detail with reference to the operation explanatory diagram of the mirroring system of FIG.
まずＣＵ４０１のＭＥＭ５０４の構成について説明する。ＳＱ５０５は、キューの先頭要素としてＨｅａｄポインタ８０１、キューの末尾要素としてＴａｉｌポインタ８０２を用いてコマンドを管理する。ＣＱ５０６は、キューの先頭要素としてＨｅａｄポインタ８０３、キューの末尾要素はＴａｉｌポインタ８０４を用いてコマンド応答（応答群）を管理する。なお、ＳＱ５０５及びＣＱ５０６には、Ｈｅａｄポインタ８０１（８０３）とＴａｉｌポインタ８０２（８０４）に挟まれたキューにコマンドが格納される。つまり、ＨｅａｄポインタとＴａｉｌポインタが同じ位置にある場合、キューは空であることを示す。
First, the configuration of MEM504 of CU401 will be described. The SQ505 manages commands by using the
次にブリッジ装置４０２の構成について説明する。ブリッジ装置４０２のＳＱＴＤ８１３は、Ｓｕｂｍｉｓｓｉｏｎ Ｑｕｅｕｅ Ｔａｉｌ Ｄｏｏｒｂｅｌｌの略である。ＣＱＨＤ８１４は、Ｃｏｍｐｌｅｔｉｏｎ Ｑｕｅｕｅ Ｈｅａｄ Ｄｏｏｒｂｅｌｌの略である。
Next, the configuration of the
ＳＱＴＤ８１３は、ＣＵ４０１から受け付けたＳＱ５０５のＴａｉｌポインタ８０２の位置情報を記憶し、記憶した位置情報をサブＣＰＵ６０１に通知するためのレジスタである。ＣＱＨＤ８１４は、ＣＵ４０１内のＣＰＵ５０１がブリッジ装置４０２からのコマンド処理完了通知を受けてＣＱ５０６に格納された情報の内容を確認したことをＣＱ５０６のＨｅａｄポインタ８０３の位置情報を更新して通知するレジスタである。なお、ＳＱＴＤ８１３とＣＱＨＤ８１４は、図６に示すＰＣＩｅＩＦ６０２に含まれてもよいし、ブリッジ装置４０２の内部にＳＱＴＤ８１３とＣＱＨＤ８１４を構成するレジスタとして有してもよい。
The SQTD813 is a register for storing the position information of the
ＭＥＭ６０６のＳＱ６０７は、ＣＵ４０１のＳＱ５０５からＴａｉｌポインタ８０２の情報を受け付けて、ＳＱ５０５に格納されたコマンドを取得し格納する。そして、ＳＱ６０７は、受け付けた情報をキューの先頭要素としてＨｅａｄポインタ８０５、キューの末尾要素としてＴａｉｌポインタ８０６として管理する。
The SQ607 of the MEM606 receives the information of the
コマンド格納後、ＳＱ６０７は、第１記憶装置４０３のＳＱＴＤ８１５にＴａｉｌポインタ８０６の情報を通知する。
After storing the command, the SQ607 notifies the SQTD815 of the
また、ＣＱ６０８は、キューの先頭要素としてＨｅａｄポインタ８０７、キューの末尾要素はＴａｉｌポインタ８０８を用いて管理される。そして、ＣＱ６０８は、第１記憶装置４０３からのコマンド処理完了通知（応答群）を格納する。そして、ＣＱ６０８に格納されたコマンド処理完了通知をブリッジ装置４０２にて処理し終えると、ＣＱ６０８のＨｅａｄポインタ８０７の位置情報を更新してＣＱＨＤ８１６に通知する。
Further, the CQ608 is managed by using the
ＭＥＭ６０６のＳＱ６０９は、ＣＵ４０１のＳＱ５０５からＴａｉｌポインタ８０２の情報を受け付けて、ＳＱ５０５に格納されたコマンドを取得し格納する。そして、ＳＱ６０９は、受け付けた情報をキューの先頭要素としてＨｅａｄポインタ８０９、キューの末尾要素としてＴａｉｌポインタ８１０として管理する。
The SQ609 of the MEM606 receives the information of the
コマンド格納後、ＳＱ６０９は、第２記憶装置４０４のＳＱＴＤ８１７にＴａｉｌポインタ８１０の情報を通知する。
After storing the command, the SQ609 notifies the SQTD817 of the
また、ＣＱ６１０は、キューの先頭要素としてＨｅａｄポインタ８１１、キューの末尾要素はＴａｉｌポインタ８１２を用いて管理される。そして、ＣＱ６１０は、第２記憶装置４０４からのコマンド処理完了通知（応答群）を格納する。そして、ＣＱ６１０に格納されたコマンド処理完了通知をブリッジ装置４０２にて修理し終えると、ＣＱ６１０のＨｅａｄポインタ８１１の位置情報を更新してＣＱＨＤ８１８に通知する。
Further, the CQ610 is managed by using the
さらに、第１記憶装置４０３からのコマンド処理完了通知と第２記憶装置４０４からのコマンド処理完了通知をブリッジ装置４０２が共に処理し終えたら、そのコマンド処理完了通知をＣＱ５０６に通知し格納する。
Further, when the
次に第１記憶装置４０３の構成について説明する。
Next, the configuration of the
ＳＱＴＤ８１５とＣＱＨＤ８１６は、第１記憶装置４０３内のレジスタである。ＳＱＴＤ８１５は、ＭＥＭ６０６のＳＱ６０７からＴａｉｌポインタ８０６の情報を受け付ける。
The SQTD815 and the CQHD816 are registers in the
ＳＳＤコントローラ７０１は、受け付けたＴａｉｌポインタ８０６の情報を用いて、ＳＱ６０７のＨｅａｄポインタ８０５からＴａｉｌポインタ８０６まで、コマンドを取得して、それらコマンド処理を順に実行する。ＳＳＤコントローラ７０１は、コマンド処理を実行すると、コマンド処理結果を応答としてＣＱ６０８に送信し、格納される。
The
そして、ＣＱ６０８内に格納されたコマンド処理結果応答をブリッジ装置４０２で結果内容を確認し終えると、ＣＱ６０８のＨｅａｄポインタ８０７の位置情報を更新してＣＱＨＤ８１６へ通知される。
Then, when the
次に第２記憶装置４０４の構成について説明する。
Next, the configuration of the
ＳＱＴＤ８１７とＣＱＨＤ８１８は、第２記憶装置４０４内のレジスタである。ＳＱＴＤ８１７は、ＭＥＭ６０６のＳＱ６０９からＴａｉｌポインタ８１０の情報を受け付ける。
The SQTD817 and CQHD818 are registers in the
ＳＳＤコントローラ７０５は、受け付けたＴａｉｌポインタ８１０の情報を用いて、ＳＱ６０９のＨｅａｄポインタ８０９からＴａｉｌポインタ８１０まで、コマンドを取得して、それらコマンド処理を順に実行する。ＳＳＤコントローラ７０５は、コマンド処理を実行すると、コマンド処理結果を応答としてＣＱ６１０に送信し、格納される。
The
そして、ＣＱ６１０内に格納されたコマンド処理結果応答をブリッジ装置４０２で結果内容を確認し終えると、ＣＱ６１０のＨｅａｄポインタ８１１の位置情報を更新してＣＱＨＤ８１８へ通知される。
Then, when the
図８に示すミラーリングシステム４でのコマンドの授受について具体例を用いて説明する。 The giving and receiving of commands in the mirroring system 4 shown in FIG. 8 will be described with reference to specific examples.
ＣＵ４０１のＣＰＵ５０１は、第１記憶装置４０３に対してＮＶＭｅプロトコルによるＩＯアクセスを行うために、ＮＶＭｅコマンドを作成する。
The
なお、ＣＰＵ５０１が、ＩＯアクセスを行う状況は、例えば、スキャナ５１２が原稿を読み込むことで生成したデータを第１記憶装置４０３に記憶させる場合や、記憶したデータを読み出して印刷処理を実行する場合がある。また、例えば、ネットワークＩＦを介してＰＤＬデータを受け付けて第１記憶装置４０３にデータを記憶させ、記憶させたデータの読み出し、印刷処理を実行する場合である。さらに、例えば、ファックスＩＦを介してファクシミリデータを受け付けて第１記憶装置４０３にデータを記憶させ、記憶させたデータの読み出し、印刷処理を実行する場合である。これらのような場合には、データを記憶装置に書き込む、またはデータを記憶装置から読み出す必要があるためＣＰＵ５０１が、第１記憶装置４０３に対してＮＶＭｅプロトコルによるＩＯアクセスを実行する。なお、本実施形態において、これらの例に限定はされない。
The situation in which the
ＣＰＵ５０１はＮＶＭｅコマンドを作成すると、ＭＥＭ５０４上のＳＱ５０５に順々に格納していく。ＮＶＭｅコマンドを格納する度にＳＱ５０５のＴａｉｌポインタ８０２を更新し、ＳＱ５０５内に格納されているＮＶＭｅコマンドの末尾位置情報を更新していく。
When the
Ｔａｉｌポインタ８０２が更新されると、ＣＵ４０１は新たにＮＶＭｅコマンドが格納されたことをブリッジ装置４０２に通知する。そのため、通知を受け取ったブリッジ装置４０２内のＳＱＴＤ８１３は、ＳＱ５０５の最終Ｔａｉｌポイント８０２の値を書き込む。
When the
ブリッジ装置４０２は、ＣＵ４０１上で新たにＮＶＭｅコマンドが格納されたことをＳＱＴＤ８１３の値が更新されたことにより判断する。
The
ブリッジ装置４０２は、ＳＱＴＤ８１３の値が更新されると、ＳＱ５０５内のＨｅａｄポインタ８０１位置からＴａｉｌポインタ８０２位置まで、順に各々のポインタの位置に配置されたＮＶＭｅコマンドを引き出す。具体的には、ＮＶＭｅコマンドの読み出しを行うコマンドを送ることで、ＣＵ４０１にＮＶＭｅコマンドを送信させる。
When the value of the
引き出したＮＶＭｅコマンドは、ブリッジ装置４０２内のＭＥＭ６０６のＳＱ６０７（Ｈｏｓｔ１）とＳＱ６０９（Ｈｏｓｔ２）に格納される。
The extracted NVMe command is stored in SQ607 (Host1) and SQ609 (Host2) of MEM606 in the
以下、ブリッジ装置４０２内のＳＱ６０７及びＳＱ６０９にＮＶＭｅコマンドを格納するコマンド処理を図９のフローチャートを用いて詳細に説明する。
Hereinafter, the command processing for storing the NVMe command in the SQ607 and SQ609 in the
ブリッジ装置４０２のＳＱＴＤ８１３がＣＵ４０１からＳＱ５０５のＴａｉｌポインタ８０２の位置情報通知（以下、Ｄｏｏｒｂｅｌｌ通知と称する）を受け付けることにより、位置情報が更新される。
The position information is updated when the
位置情報の更新後、ブリッジ装置４０２はＮＶＭｅコマンドの取得を開始し、ブリッジ装置４０２内のＳＱ６０７及びＳＱ６０９に新たなＮＶＭｅコマンドを格納する。図９は、これら流れを示したフローチャートである。
After updating the position information, the
図９は、サブＣＰＵ６０１によって実行され、ブリッジ装置４０２のＳＱＴＤ８１３がＣＵ４０１からのＳＱ５０５のＤｏｏｒｂｅｌｌ通知を受け付けることにより開始する。
FIG. 9 is executed by the
Ｓ９０１においてサブＣＰＵ６０１は、ＳＱＴＤ８１３の値が更新されたかを確認する。これによって、ＣＵ４０１のＳＱ５０５に新たなＮＶＭｅコマンドが格納されたかどうかを確認する。ＳＱＴＤ８１３の値が更新していればＳ９０２に進み、更新がなければＳ９０１にとどまる。
In S901, the
Ｓ９０２において、サブＣＰＵ６０１は、ＣＵ４０１上に準備されたＮＶＭｅコマンドをＳＱ５０５からリードすることで１コマンドを引き出し、Ｓ９０３に進む。
In S902, the
Ｓ９０３において、サブＣＰＵ６０１が引き出したＮＶＭｅコマンドを第１記憶装置４０３側のＳＱ６０７に書き込み、Ｓ９０４に進む。Ｓ９０４において、サブＣＰＵ６０１が引き出したＮＶＭｅコマンドを第２記憶装置４０４側のＳＱ３０９に書き込み、Ｓ９０５に進む。
In S903, the NVMe command extracted by the
Ｓ９０５は、ブリッジ装置４０２がＣＵ４０１上のＳＱ５０５に準備されたＮＶＭｅコマンドをすべて引き出し切ったかを判断する。コマンドを引き出した際の参照したＳＱ５０５のポインタとＳＱＴ８Ｄ１３の値を確認し、同一値であればＳＱ５０５に格納された最終コマンドを引き出したと判断できる。すべてのコマンドを引き出した場合終了となり、まだコマンドが残っている場合はＳ９０２に戻り、再度コマンドの引き出しを行う。
S905 determines whether the
なお、ステップＳ９０２において、１コマンドずつ複数回に分けて引き出す構成を示したが、すべてのコマンドを１度に引き出して処理を行ってもよいし、複数のコマンドを複数回に分けて引き出す構成でもよい。 In step S902, the configuration in which one command is extracted in a plurality of times is shown, but all the commands may be extracted at one time for processing, or a plurality of commands may be extracted in a plurality of times. good.
図１０のフローチャートを用いて、ブリッジ装置４０２のＳＱ６０７及びＳＱ６０９にＮＶＭｅコマンドが格納された後のコマンド処理を説明する。
The command processing after the NVMe command is stored in the SQ607 and SQ609 of the
Ｓ１００１においてサブＣＰＵ６０１は、ブリッジ装置４０２内のＳＱ（Ｈｏｓｔ１）６０７に、新たなＮＶＭｅコマンドが格納されたかどうかの確認を行う。
In S1001, the
具体的にはサブＣＰＵ６０１が、ＳＱ（Ｈｏｓｔ１）６０７のＨｅａｄポインタ８０５とＴａｉｌポインタ８０６の差を確認する。差がある場合には、新たにＮＶＭｅコマンドを格納されたことになり、Ｓ１００２に進む。差がない場合には、新たなＮＶＭｅコマンドが格納されていないことになり、Ｓ１００５に進む。
Specifically, the
Ｓ１００２においてサブＣＰＵ６０１は、ブリッジ装置４０２内のＳＱ（Ｈｏｓｔ１）６０７に新たなＮＶＭｅコマンドが格納されたことを第１記憶装置４０３に通知する。サブＣＰＵ６０１は、Ｄｏｏｒｂｅｌｌ通知を使い、ＳＱ（Ｈｏｓｔ１）６０７のＴａｉｌポインタ８０６の位置情報を第１記憶装置４０３のＳＱＴＤ８１５に書き込む。また、サブＣＰＵ６０１は、第１記憶装置４０３にＮＶＭｅコマンド処理依頼をしたことを記憶するために図１１に示すコマンド処理リスト１１００の第１記憶装置通知フラグ１１０３をＯＮ（１とする）にする。
In S1002, the
ここで、コマンド処理リスト１１００の説明をする。図１１に示すコマンド処理リストは、各記憶装置を示す記憶装置名称１１０１とコマンド通知の関係を示す１１０２で構成される。
Here, the
例えば、第２記憶装置に対してコマンド処理の通知を行っている場合、コマンド通知フラグの値１１０４はＯＮ（１）となり、コマンド処理通知を行っていない場合、コマンド通知フラグの値１１０４はＯＦＦ（０）となる。
For example, when the command processing is notified to the second storage device, the
Ｓ１００３において、第１記憶装置４０３のＳＱＴＤ８１５の値が更新したことで、第１記憶装置４０３のＳＳＤコントローラ７０１により、ＳＱ６０７からＮＶＭｅコマンドの引き出しが行われる。このとき、サブＣＰＵ６０１は、第１記憶装置４０３からコマンドの送信要求を受け、ＳＱ６０７に保持されたＮＶＭｅコマンドを送信する（送信処理）。このときサブＣＰＵ６０１は、複数のコマンドを１度に送信してもよいし、コマンドを１つずつ送信してもよい。そして、ＳＳＤコントローラ７０１は、引き出されたコマンドの内容に則って処理を行い、コマンド処理が終わるごとに、ブリッジ装置４０２内の第１記憶装置４０３側のＣＱ（Ｈｏｓｔ１）６０８にコマンド処理完了の書きこみを行う。そして、第１記憶装置４０３は、全コマンドの処理が完了するとブリッジ装置４０２に割り込みによる通知を行う。
Since the value of SQTD815 of the
Ｓ１００４においてサブＣＰＵ６０１は、第１記憶装置４０３でのＮＶＭｅコマンド処理が完了したかどうかの判断を行っている。サブＣＰＵ６０１は、第１記憶装置４０３からのＮＶＭｅコマンド処理完了割り込みが発行されているかどうかを確認する。割り込みで完了割り込みが発行されていればコマンド処理リストの第１記憶装置通知フラグをＯＦＦにしてＳ１００５に進み、完了割り込みが発行されていなければＳ１００４にとどまり、第１記憶装置４０３でのコマンド処理の完了を待つ。
In S1004, the
Ｓ１００５においてサブＣＰＵ６０１は、ブリッジ装置４０２内のＳＱ（Ｈｏｓｔ２）６０９に、新たなＮＶＭｅコマンドが格納されたかどうかの確認を行う。サブＣＰＵ６０１は、ＳＱ（Ｈｏｓｔ２）６０９のＨｅａｄポインタ８０９とＴａｉｌポインタ８１０の差を確認し、差があれば新たにＮＶＭｅコマンドを格納されたことになる。新たなＮＶＭｅコマンドが格納されていればＳ１００６に進み、新たなＮＶＭｅコマンドが格納されていなければ終了となる。
In S1005, the
Ｓ１００６においてサブＣＰＵ６０１は、ブリッジ装置４０２内のＳＱ（Ｈｏｓｔ２）６０９に新たなＮＶＭｅコマンドが格納されたことを第２記憶装置４０４に通知する。サブＣＰＵ６０１は、Ｄｏｏｒｂｅｌｌ通知を使い、ＳＱ（Ｈｏｓｔ２）６０９のＴａｉｌポインタ８１０の位置情報を第２記憶装置４０４のＳＱＴＤ８１７に書き込む。また、サブＣＰＵ６０１は、第２記憶装置４０４にＮＶＭｅコマンド処理依頼をしたことを記憶するためにコマンド処理リスト１１００の第２記憶装置通知フラグ１１０４をＯＮ（１とする）にする。
In S1006, the
Ｓ１００７において、第２記憶装置４０４のＳＱＴＤ８１７の値が更新したことで、第２記憶装置４０４のＳＳＤコントローラ７０５により、ＳＱ６０９からＮＶＭｅコマンドの引き出しが行われる。このとき、サブＣＰＵ６０１は、第２記憶装置４０４からコマンドの送信要求を受け、ＳＱ６０９に保持されたＮＶＭｅコマンドを送信（送信処理）する。このとき、サブＣＰＵ６０１は、複数のコマンドを１度に送信してもよいし、コマンドを１つずつ送信してもよい。
Since the value of SQTD817 of the
そして、ＳＳＤコントローラ７０５によって、引き出したコマンドの内容に則って処理を行い、コマンド処理が終わるごとに、ブリッジ装置４０２内の第２記憶装置４０４側のＣＱ（Ｈｏｓｔ２）６１０にコマンド処理完了の書きこみが行われる。そして、第１記憶装置４０４は、全コマンドの処理が完了するとブリッジ装置４０２に割り込みによる通知を行う。
Then, the
Ｓ１００８において、サブＣＰＵ６０１は、第２記憶装置４０４でのＮＶＭｅコマンド処理が完了したかどうかの判断を行っている。サブＣＰＵ６０１は、第２記憶装置４０４からのＮＶＭｅコマンド処理完了割り込みが発行されているかどうかを確認する。割り込みで完了割り込みが発行されていればコマンド処理リストの第２記憶装置通知フラグをＯＦＦにして終了となり、完了割り込みが発行されていなければＳ１００８にとどまり、第２記憶装置４０４でのコマンド処理の完了を待つ。
In S1008, the
Ｓ１００８までの処理が完了すると、第１記憶装置４０３と第２記憶装置４０４共にＮＶＭｅコマンドが処理され、そのコマンド結果が各々ＣＱ６０８とＣＱ６１０に格納されたこととなる。
When the processing up to S1008 is completed, the NVMe command is processed in both the
図１２のフローチャートを用いて、ブリッジ装置４０２のＣＱ６０８及びＣＱ６１０にＮＶＭｅコマンドのコマンド処理完了情報が書き込まれた後の処理を説明する。図１２は、記憶装置が複数のコマンドにおける記憶処理（データの書き込み処理）を完了すると開始する。
Using the flowchart of FIG. 12, processing after the command processing completion information of the NVMe command is written to CQ608 and CQ610 of the
Ｓ１２０１からＳ１２０３にて、ＣＱ６０８及びＣＱ６１０に書込まれたコマンド処理完了情報にエラー処理情報が含まれているかを順々に確認していく。確認した情報は図１３のリビルドリスト１３００で管理される。リビルドリスト１３００は、記憶装置でのエラー処理情報の有無とそれに伴う記憶装置のデータ修復及びＣＵ４０１への通知手段を示す情報が格納される。
In S1201 to S1203, it is confirmed in order whether the command processing completion information written in CQ608 and CQ610 includes the error processing information. The confirmed information is managed by the
ＣＱ１キュー位置１３０１の列は、ＣＱ６０８のポインタ情報を格納する。最初の行にはＣＱ６０８のＨｅａｄポインタ８０７に一致した情報が格納され、最終行のＣＱ６０８のＴａｉｌポインタ８０８の情報まで順々に格納される。
The column at the
ＣＱ２キュー位置１３０２の列は、ＣＱ６１０のポインタ情報を格納する。最初の行にはＣＱ６１０のＨｅａｄポインタ８１１に一致した情報が格納され、最終行のＣＱ６１０のＴａｉｌポインタ８１２の情報まで順々に格納される。
The column at the
ＣＱ１エラー情報１３０３の列は、ＣＱ１キュー位置１３０１に格納されている位置情報の箇所のコマンド処理完了情報にエラー処理情報が含まれているかどうかを示す。エラー処理情報がある場合には“１”が書き込まれ、ない場合には“０”が書き込まれる。
The column of
ＣＱ２エラー情報１３０４の列は、ＣＱ２キュー位置１３０２に格納されている位置情報の箇所のコマンド処理完了情報にエラー処理情報が含まれているかどうかを示す。エラー処理情報がある場合には“１”が書き込まれ、ない場合には“０”が書き込まれる。
The column of
修復処理および通知１３０５の列は、データの修復処理の有無とＣＵ４０１への通知の方法を示す。ＣＱ１エラー情報１３０３とＣＱ２エラー情報１３０４共にエラー処理情報がない場合は、修復処理を行わずＣＵ４０１にマスタ記憶装置であるＣＱ（Ｈｏｓｔ１）６０８のコマンド処理完了情報を通知することを示す“０”が書き込まれる。（リビルドリスト１３００内のアドレス１３１０で示されている行を参照）
The column of repair processing and
ＣＱ１エラー情報１３０３もしくはＣＱ２エラー情報１３０４の一方にエラー処理情報がある場合には修復処理を行いＣＵ４０１に正常な記憶装置のＣＱのコマンド処理完了情報を通知することを示す“１”が書き込まれる。（リビルドリスト１３００内のアドレス１３１１で示されている行を参照）
If there is error processing information in either the
ＣＱ１エラー情報１３０３とＣＱ２エラー情報１３０４共にエラー処理情報がある場合は、修復処理を行わずＣＵ４０１にマスタ記憶装置であるＣＱ６０８のコマンド処理完了情報を通知することを示す“２”が書き込まれる。（リビルドリスト１３００内の１３１２で示されている行を参照）
When both the
記憶装置アドレス１３０６の列は、コマンドが処理を実施した記憶装置のアドレス情報が書き込まれる。
The address information of the storage device processed by the command is written in the column of the
図１２の説明に戻る。Ｓ１２０１において、サブＣＰＵ６０１は、ブリッジ装置４０２内のＣＱ６０８に格納されているコマンド処理完了情報にエラー処理情報が含まれているか確認する。
Returning to the description of FIG. In S1201, the
確認を行ったＣＱ６０８のポインタ情報をＣＱ１キュー位置１３０１に格納する。当該のコマンド処理完了情報にエラー処理情報が含まれている場合には、ＣＱ１エラー情報１３０３にエラーあり（１）を格納し、エラー処理情報が含まれない場合には、エラーなし（０）を格納する。また、コマンドが処理を行った記憶装置のアドレスを記憶装置アドレス１３０６に格納する。
The confirmed pointer information of the CQ608 is stored in the
Ｓ１２０２において、サブＣＰＵ６０１は、ブリッジ装置４０２内のＣＱ６１０に格納されているコマンド処理完了情報にエラー処理情報が含まれているか確認する。確認を行ったＣＱ６１０のポインタ情報をＣＱ２キュー位置１３０２に格納する。そして、当該のコマンド処理完了情報にエラー処理情報が含まれている場合には、ＣＱ２エラー情報１３０４にエラーあり（１）を格納し、エラー処理情報が含まれない場合には、エラーなし（０）を格納する。
In S1202, the
Ｓ１２０３において、サブＣＰＵ６０１は、ＣＱ６０８とＣＱ６１０のコマンド処理完了情報を全て確認し終えたかを判断するために、確認し終えたコマンド処理完了情報のキューの位置情報とＣＱのＴａｉｌポインタが一致しているか確認する。確認し終えたコマンド処理完了情報のキューの位置情報とＣＱのＴａｉｌポインタが一致している場合は、すべて情報を確認し終えているため、Ｓ１２０４に進む。一致していない場合には、次のコマンド処理完了情報を確認するために、Ｓ１２０１に進む。
In S1203, in order to determine whether the
Ｓ１２０１からＳ１２０３で、各ＣＱのコマンド処理完了情報にエラー情報を含んでいるかの確認が終わり、その結果からリビルドリスト１３００が作成される。
In S1201 to S1203, confirmation of whether the command processing completion information of each CQ includes error information is completed, and the
Ｓ１２０４において、サブＣＰＵ６０１は、作成されたリビルドリスト１３００の修復処理および通知１３０５を参照して、“１”が書き込まれているか否かを確認し、確認結果に応じて遷移する。言い換えると、ＣＱ６０８とＣＱ６１０の同一のキュー位置において、１つの記憶装置のみでエラーが発生したかを確認する。
In S1204, the
修復処理および通知１３０５において“１”が書き込まれていない場合、すなわち修復処理および通知１３０５に“０”または“２”が書き込まれている場合は、Ｓ１２０７に進む。言い換えると、ＣＱ１エラー情報１３０３とＣＱ２エラー情報１３０４の両方が“０”である場合と、両方が“１”である場合は、Ｓ１２０７に進む。さらに言い換えると、１つの記憶装置のみでエラーが発生している状況ではない場合はＳ１２０７に進む。
If "1" is not written in the repair process and
修復処理および通知１３０５において“１”が書き込まれている場合、すなわち修復処理および通知１３０５に“０”または“２”が書き込まれていない場合は、修復処理を実行するためにＳ１２０５に進む。言い換えると、ＣＱ１エラー情報１３０３とＣＱ２エラー情報１３０４のどちらか一方が“０”、他方が“１”である場合に、Ｓ１２０５に進む。さらに言い換えると、１つの記憶装置のみでエラーが発生している場合には、Ｓ１２０５に進む。
If "1" is written in the repair process and
Ｓ１２０５において、サブＣＰＵ６０１は、ミラーリングシステムにおいて記憶装置４０４および記憶装置４０３の両方に同じコマンドを送信するミラー状態を解除する。そして、サブＣＰＵ６０１は、ＣＱ６０８とＣＱ６１０の同一のキュー列においてエラーが発生していないＣＱに対応する記憶装置からデータを読み出す。例えば、リビルドリスト１３００のアドレス１３１１の行において、コマンド処理完了情報にエラー処理情報を含まないことを示す“０”が書き込まれたＣＱ６１０に対応する記憶装置４０４のアドレスＢからデータを読み出す。読み出したデータはブリッジ装置４０２内のＭＥＭ６０６を用いて一時保存してもよいし、ブリッジ装置４０２内にリビルド専用のバッファメモリを用意して一時保存してもよい。Ｓ１２０５を終えるとＳ１２０６に遷移する。
In S1205, the
Ｓ１２０６において、サブＣＰＵ６０１は、ＣＱ６０８とＣＱ６１０の同一のキュー列においてエラーが発生したＣＱに対応する記憶装置にＳ１２０５にて読み出したデータを書き込む。例えば、リビルドリスト１３００のアドレス１３１１の行において、コマンド処理完了情報にエラー処理情報を含むことを示す“１”が書き込まれたＣＱ６０８に対応する記憶装置４０３のアドレスＢに、Ｓ１２０５の例で読み出したデータを書き込む。Ｓ１２０６を終えるとＳ１２０７に遷移する。
In S1206, the
Ｓ１２０７において、サブＣＰＵ６０１は、リビルドリスト１３００の最終行まで修復処理の判定が行われたかを確認する。すべて修復処理の判定が完了している場合には、Ｓ１２０８に進む。判定がすべて完了していない場合には、Ｓ１２０４に進む。
In S1207, the
最終行までの修復処理の例を、図１３を用いて説明する。図１３であれば、前述したアドレス１３１１の行において修復処理を行い、アドレス１３１３の行で修復処理を行う。アドレス１３１３の行では、まずコマンド処理完了情報にエラー処理情報を含まないことを示す“０”が書き込まれたＣＱ６０８に対応する記憶装置４０３のアドレスＤからデータを読み出す。そして、コマンド処理完了情報にエラー処理情報を含むことを示す“１”が書き込まれたＣＱ６１０に対応する記憶装置４０３のアドレスＤに、読み出したデータを書き込む。
An example of the repair process up to the last line will be described with reference to FIG. In FIG. 13, the repair process is performed at the line at
Ｓ１２０８において、サブＣＰＵ６０１は、ブリッジ装置４０２で持っているコマンド処理完了情報をＣＵ４０１に格納する。ＣＱ６０８またはＣＱ６１０のどちらのコマンド処理完了情報をＣＵ４０１に格納するか判断するために、リビルドリスト１３００の修復処理および通知１３０５を参照する。
In S1208, the
リビルドリスト１３００の修復処理および通知１３０５に“０”が書き込まれている場合、ＣＵ４０１のＣＱ５０６にマスタ記憶装置であるＣＱ６０８のコマンド処理完了情報を書き込む。修復処理および通知１３０５に“１”が書き込まれている場合、ＣＵ４０１のＣＱ５０６に正常であることを示す記憶装置のＣＱのコマンド処理完了情報を書き込む。ここで“１”を書き込まない理由は、修復処理によって、記憶装置４０３と記憶装置４０４にデータを正常に記憶することが出来たからである。
When "0" is written in the repair process and
修復処理および通知１３０５に“２”が書き込まれている場合、ＣＵ４０１のＣＱ５０６にマスタ記憶装置であるＣＱ６０８のコマンド処理完了情報を書き込む。このとき、マスタ記憶装置のコマンド処理エラー情報を書き込む理由は、記憶装置４０３と記憶装置４０４のどちらもエラーとなっているため、修復処理できないからである。
When "2" is written in the repair process and
Ｓ１２０９においてサブＣＰＵ６０１は、記憶装置に対するコマンド処理が完了して、その処理完了通知をすべてＣＵ４０１のＣＱ５０６に書き込み終えたことをＣＵ４０１に通知する。サブＣＰＵ６０１は、割り込みを使用してＣＵ４０１に終了したコマンド処理のコマンド完了情報がＣＱ５０６にすべて書き終えたことを通知する。
In S1209, the
Ｓ１２０８のＣＵ４０１のＣＱ５０６への通知の仕方について具体的な説明を図１７（ａ）（ｂ）を用いて行う。図１７は、ミラーリングシステムの応答構成を示すブロック図である。図１７において“×”は、エラーとなるコマンド（応答）を示している。“×”がついていないものは、正常となるコマンド（応答）を示している。図１７では、アドレス１３１０に対応するキューをコマンドＡ、アドレス１３１１に対応するキューをコマンドＢ、アドレス１３１２に対応するキューをコマンドＣ、アドレス１３１３に対応するキューをコマンドＤとする。また各コマンドに対応する応答を応答Ａ〜応答Ｄとする。なお、従来との通知の差分を説明するために、アドレス１３１２については、正常となるコマンドであるものとする。その他のコマンドは省略する。
A specific description of how to notify CQ506 of CU401 of S1208 will be given with reference to FIGS. 17 (a) and 17 (b). FIG. 17 is a block diagram showing a response configuration of the mirroring system. In FIG. 17, “x” indicates a command (response) that causes an error. Those without "x" indicate normal commands (responses). In FIG. 17, the queue corresponding to address 1310 is command A, the queue corresponding to address 1311 is command B, the queue corresponding to address 1312 is command C, and the queue corresponding to address 1313 is command D. The responses corresponding to each command are referred to as response A to response D. In order to explain the difference between the notification and the conventional one, it is assumed that the
従来の通知の仕方を図１７（ａ）に示す。従来の通知では、１度の書き込み処理に対して応答を行う。そのため従来の通知の仕方を適用すると、次のようになる。サブＣＰＵ６０１は、記憶装置４０３の応答として、応答Ｂにおいてエラーを受ける。また、記憶装置４０４の応答として、応答Ｄにおいてエラーを受ける。そのため、サブＣＰＵ６０１は、ＣＵ４０１に、エラーが生じた旨の応答を１つの応答で返す。そして、ＣＵ４０１は、コマンドＡ、コマンドＢ、コマンドＣ、コマンドＤのリトライを実行する。
A conventional method of notification is shown in FIG. 17 (a). In the conventional notification, a response is made to one writing process. Therefore, if the conventional notification method is applied, it will be as follows. The
一方、本実施例では、図１７（ｂ）に示すようにサブＣＰＵ６０１は、ＣＵ４０１から受信した各コマンドの各々に対して応答を返す。これにより、ＣＵ４０１は、各コマンドの各々に対してエラーか正常かを判断することが可能となる。さらに、本実施例では、図１７（ｂ）に示すようにアドレス１３１１とアドレス１３１３に修復処理を実行し、アドレス１３１１とアドレス１３１３のキュー位置において正常である旨の通知をすることが出来る。そのため、サブＣＰＵ６０１は、ＣＵ４０１に、応答Ａから応答Ｄにおいて正常である旨の通知を返す。
On the other hand, in this embodiment, as shown in FIG. 17B, the
つまり、従来の構成を適用すると、複数のコマンドを１度の書き込み処理として扱ってしまう。さらに一方の記憶装置への書き込みが成功しており、データ修復可能であるにも関わらずホストシステムに当該書き込み処理に対して書き込みエラーを通知してしまうおそれがある。 That is, if the conventional configuration is applied, a plurality of commands are treated as one writing process. Furthermore, writing to one of the storage devices has been successful, and there is a risk that the host system will be notified of a write error for the write process even though the data can be recovered.
しかし、本実施例の構成によれば、サブＣＰＵは、両記憶装置の応答を確認した上でＣＵ４０１に各コマンドに対する応答を送信することが可能となる。そして、データ修復可能なものはデータ修復するためコマンドのリトライを削減することが可能となる。
However, according to the configuration of this embodiment, the sub CPU can transmit the response to each command to the
以上の本実施例の構成によれば、複数のコマンドを一度に扱うプロトコルを用いた際に、複数の記憶装置が異なるキュー位置において書き込みエラーが発生してもデータの修復を行うことが可能となる。 According to the above configuration of this embodiment, when a protocol that handles a plurality of commands at once is used, it is possible to repair data even if a write error occurs in different queue positions of a plurality of storage devices. Become.
（実施例２）
実施例１では、ブリッジ装置４０２に格納されたコマンド処理完了情報のエラー処理情報を基に、リビルドリスト１３００を作成し、１つ１つのコマンド単位で修復を行うか判定していく構成のミラーリングシステムの説明をした。
(Example 2)
In the first embodiment, a mirroring system having a configuration in which a
実施例２では、１度に扱う複数コマンドの中で、同アドレスへの書き込みアクセスが複数あり、その際の書き込みデータが異なる場合の修復方法に関して図１４〜図１６を用いて説明する。図４〜図１１までは実施例１と同様であるため説明を省略する。 In the second embodiment, a repair method when there are a plurality of write accesses to the same address among the plurality of commands handled at one time and the write data at that time is different will be described with reference to FIGS. 14 to 16. Since FIGS. 4 to 11 are the same as those in the first embodiment, the description thereof will be omitted.
図１４に本実施例２の具体的な状況図を示す。コマンドＡからコマンドＥはＮＶＭｅプロトコルで１度に扱う１つのコマンド群であり、コマンドＢとコマンドＥは同アドレスへのデータ書き込みであるが、書き込みを行う順番と書き込むデータが異なる。 FIG. 14 shows a specific situation diagram of the second embodiment. Command A to Command E are one command group handled at one time by the NVMe protocol, and Command B and Command E are data writing to the same address, but the writing order and the writing data are different.
このような状況下で、ブリッジ装置を介して第１記憶装置と第２記憶装置にコマンド処理を実施する。その結果、第１記憶装置側ではコマンドＢがエラーを起こし、第２記憶装置側ではコマンドＥがエラーを起こした状況を示している。 Under such a situation, command processing is performed on the first storage device and the second storage device via the bridge device. As a result, the command B causes an error on the first storage device side, and the command E causes an error on the second storage device side.
図１４で示す状況では、コマンドＢで書き込んだデータは、最終的な書き込みを行ったコマンドＥで書き込んだデータで上書きされているので、修復処理ではコマンドＥの修復処理のみを行うように制御する。すなわち、コマンドＢの修復処理はスキップし、コマンドＥの修復処理のみを行う。以下で具体的な方法を説明する。 In the situation shown in FIG. 14, since the data written by the command B is overwritten by the data written by the command E that was finally written, the repair process is controlled so that only the repair process of the command E is performed. .. That is, the repair process of command B is skipped, and only the repair process of command E is performed. A specific method will be described below.
実施例２において、ブリッジ装置４０２のＣＱ６０８およびＣＱ６１０に各記憶装置のコマンド処理完了情報が書き込まれた後、ブリッジ装置４０２でのデータの修復処理を説明する。本実施例では、図１５を用いて実施例１の図１２との差分を説明する。同様の構成には同様の番号を付して説明を省略する。
In the second embodiment, after the command processing completion information of each storage device is written in the
Ｓ１５０１において、サブＣＰＵ６０１は、例として図１６（ａ）に示すリビルドリスト１６００ａの修復処理および通知１３０５を参照して、修復処理を実行するものか否かを確認する。具体的には、修復処理および通知１３０５が“１”であるか否かを確認する。なお、実施例１の図１２のように言い換えてもよい。
In S1501, the
リビルドリスト１６００ａの確認は、リビルドリスト１６００ａの末尾から確認を行っていく。なお、図１６（ａ）は図１３で説明したリビルドリスト１３００と同じ構成である。
Confirmation of the
サブＣＰＵ６０１は、リビルドリスト１６００ａの修復処理および通知１３０５を参照し、修復処理を実行することを示す“１”が書き込まれているかを確認する。そして修復処理を実行するもの（“１”が書き込まれているもの）でリビルドリスト内に記憶装置アドレス１３０６が同一アドレスになっているものがあるか否かを判断する。同一アドレスが存在すれば、Ｓ１５０２に進む。同一アドレスが存在しなければ、Ｓ１５０３に進む。言い換えると、ＣＱ６０８とＣＱ６１０の同一のキュー位置で、一方が“１”、他方が“０”の構成が、複数のキュー位置にあり、且つ、複数のキュー位置の中に書き込み先が同一アドレスのキュー位置が有る否かを判断する。
The
Ｓ１５０２において、サブＣＰＵ６０１は、同一アドレスの修復処理のキュー位置の中で、コマンド処理順が最新以外の物の修復処理および通知１３０５の“１”を“３”に書き換える。言い換えると、同一のアドレスに最後に書き込みを行ったキュー位置に対応する修復および通知１３０５を１として残し、それ以外のキュー位置に対応する修復および通知１３０５を３に書き換える。修復処理および通知１３０５に“３”が書き込まれた場合、修復処理を行わず、ＣＵ４０１に通知するＣＱの情報は正常な記憶装置のＣＱのコマンド処理完了情報（“０”）を通知することを示す。
In S1502, the
図１６を用いて具体的に説明する。図１６（ａ）のリビルドリスト１６００ａの末尾から、修復処理を実行することを示す“１”が書き込まれているコマンド処理を確認する。
This will be specifically described with reference to FIG. From the end of the
ここで修復処理および通知に“１”が書き込まれているキュー位置の記憶装置アドレス１３０６を確認する。ここでは、アドレス１６０２がアドレスＢであることを確認する。そして、修復処理および通知に“１”が書き込まれている他のキュー位置を確認し、アドレスＢの有無を確認する。
Here, the
ここでは、アドレス１６０１がアドレスＢとなっている。これより以前のコマンド処理の中で修復処理を実行するキュー位置で同一アドレスの物があるか確認する。そして、アドレス１６０１は、アドレス１６０２よりも前に書き込みを行っているため、１６０１の行の記憶装置アドレス１３０６に対応する修復処理および通知１３０５の“１”の情報を“３”に書き換える。置き換えた構成を図６（ｂ）に示す。図６（ｂ）では、通知処理及び通知１６０３が“３”に置き換えられている。
Here, the address 1601 is the address B. Check if there is a thing with the same address at the queue position where the repair process is executed in the command process before this. Since the address 1601 is written before the
Ｓ１５０３において、サブＣＰＵ６０１は、リビルドリスト１６００の最終行から１行目まで同一アドレスの修復処理の物があるかを確認し終えたかを確認する。すべての確認が完了している場合には、Ｓ１５０４に進む。確認がすべて完了していない場合には、Ｓ１５０１に進む。
In S1503, the
Ｓ１５０４において、サブＣＰＵ６０１は、作成されたリビルドリスト１６００ｂの修復処理および通知１３０５を参照して、“１”が書き込まれているか否かを確認する。言い換えると、ＣＱ６０８とＣＱ６１０の同一のキュー位置において、１つの記憶装置のみでエラーが発生したかを確認する。
In S1504, the
修復処理および通知１３０５において“１”が書き込まれていない場合には、（１つの記憶装置のみでエラーが発生していない場合）、すなわち修復処理および通知１３０５に“０”、“２”または“３”が書き込まれている場合は、Ｓ１２０７に進む。言い換えると、ＣＱ１エラー情報１３０３とＣＱ２エラー情報１３０４の両方が“０”である場合と、両方が“１”である場合には、Ｓ１２０７に進む。さらに、ＣＱ１エラー情報１３０３とＣＱ２エラー情報１３０４の一方が“１”で他方が“０”であり、且つ、対応する記憶装置アドレス１３０６が同じ場合には、Ｓ１２０７に進む。
If "1" is not written in the repair process and notification 1305 (if no error has occurred in only one storage device), that is, "0", "2" or "" in the repair process and
修復処理および通知１６０５において“１”が書き込まれている場合には、すなわち修復処理および通知１６０５に“０”、“２”または“３”が書き込まれていない場合は、修復処理を実行するためにＳ１２０５に進む。言い換えると、ＣＱ１エラー情報１３０３とＣＱ２エラー情報１３０４の一方が“１”で他方が“０”であり、且つ、対応する記憶装置アドレス１３０６が違う場合には、Ｓ１２０５に進む。さらに言い換えると、１つの記憶装置のみでエラーが発生している場合にＳ１２０５に進む。
If "1" is written in the repair process and notification 1605, that is, if "0", "2" or "3" is not written in the repair process and notification 1605, the repair process is executed. Proceed to S1205. In other words, if one of the
Ｓ１５０９は、Ｓ１２０９と同様であるが、スキップしたアドレスＢへの書き込みを指示するコマンドへの応答に対して、サブＣＰＵ６０１が正常に処理した旨のコマンドをＣＵ４０１に返す点で異なる。
S1509 is the same as S1209, except that the
本実施例の構成によれば、修復処理を実行する前にリビルドリスト１６００の修復処理および通知１３０５の情報を書き換えることで、同一アドレスに対する修復処理をスキップすることが可能となる。
According to the configuration of this embodiment, the repair process for the same address can be skipped by rewriting the information of the repair process and the
（その他の実施形態）
以上、本発明の様々な例と実施形態を示して説明したが、本発明の趣旨と範囲は、本明細書内の特定の説明に限定されるものではない。
(Other embodiments)
Although various examples and embodiments of the present invention have been described above, the gist and scope of the present invention are not limited to the specific description in the present specification.
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。 The present invention supplies a program that realizes one or more functions of the above-described embodiment to a system or device via a network or storage medium, and one or more processors in the computer of the system or device reads and executes the program. It can also be realized by the processing to be performed. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.
４０１ ＣＵ
４０２ ブリッジ装置
４０３ 第１記憶装置
４０４ 第２記憶装置
401 CU
402
Claims (16)
第１アドレスにデータを記憶させる第１要求および第２アドレスにデータを記憶させる第２要求が順番に配された少なくとも２つの要求を前記第１記憶手段に送信する第１送信手段と、
前記少なくとも２つの要求を前記第２記憶手段に送信する第２送信手段と、
少なくとも前記第１要求に対する第１応答および前記第２要求に対する第２応答を、前記第１記憶手段から順番に受信する第１受信手段と、
少なくとも前記第１要求に対する第３応答および前記第２要求に対する第４応答を、前記第２記憶手段から順番に受信する第２受信手段と、
少なくとも前記第１応答および前記第２応答を受信した順番に保持する第１保持手段と、
少なくとも前記第３応答および前記第４応答を受信した順番に保持する第２保持手段と、
前記第１保持手段が保持した応答および前記第２保持手段が保持した応答にエラーを示す情報が含まれるかを確認する確認手段と、
前記第１応答がエラーを示す情報を含まず且つ前記第３応答がエラーを示す情報を含むことに従って、前記第１要求に対応する前記第１記憶手段の第１アドレスからデータの読み出しを行い、前記第１要求に対応する前記第２記憶手段の第１アドレスに前記第１記憶手段の第１アドレスから読み出したデータを書き込ませ、前記第４応答がエラーを示す情報を含まず且つ前記第２応答がエラーを示す情報を含むことに従って、前記第２要求に対応する前記第２記憶手段の第２アドレスからデータの読み出しを行い、前記第２要求に対応する前記第１記憶手段の第２アドレスに前記第２記憶手段の第２アドレスから読み出したデータを書き込ませる制御手段と、
を有することを特徴とする情報処理装置。 An information processing device having a non-volatile first storage means and a non-volatile second storage means.
A first transmission means for transmitting at least two requests in which a first request for storing data in the first address and a second request for storing data in the second address are arranged in order to the first storage means, and a first transmission means.
A second transmitting means for transmitting the at least two requests to the second storage means, and
A first receiving means that receives at least a first response to the first request and a second response to the second request in order from the first storage means.
A second receiving means that receives at least a third response to the first request and a fourth response to the second request in order from the second storage means.
A first holding means that holds at least the first response and the second response in the order in which they are received,
A second holding means that holds at least the third response and the fourth response in the order in which they are received,
A confirmation means for confirming whether the response held by the first holding means and the response held by the second holding means contain information indicating an error.
According to the fact that the first response does not contain the information indicating the error and the third response contains the information indicating the error, data is read from the first address of the first storage means corresponding to the first request. The data read from the first address of the first storage means is written to the first address of the second storage means corresponding to the first request, and the fourth response does not include information indicating an error and the second response. As the response contains information indicating an error, data is read from the second address of the second storage means corresponding to the second request, and the second address of the first storage means corresponding to the second request is read. A control means for writing the data read from the second address of the second storage means, and
An information processing device characterized by having.
前記第１応答がエラーを示す情報でなく且つ前記第３応答がエラーを示す情報であることに従って、前記判断手段は、前記第１アドレスにデータを記憶させる記憶処理として、前記第１要求に対応する前記第１記憶手段の第１アドレスからデータの読み出しを行い、前記第１要求に対応する前記第２記憶手段の第１アドレスに前記第１記憶手段の第１アドレスから読み出したデータを書き込ませる処理が必要と判断することを特徴とする請求項１または２に記載の情報処理装置。 It has a judgment means for judging the result of the response to each request of the at least two requests from the confirmation result by the confirmation means.
According to the fact that the first response is not information indicating an error and the third response is information indicating an error, the determination means responds to the first request as a storage process for storing data in the first address. Data is read from the first address of the first storage means, and the data read from the first address of the first storage means is written to the first address of the second storage means corresponding to the first request. The information processing apparatus according to claim 1 or 2, wherein processing is determined to be necessary.
前記第１受信手段は、前記第１応答および前記第２応答よりも後に前記第３要求に対応する第５応答を受信し、
前記第２受信手段は、前記第３応答および前記第４応答よりも後に前記第３要求に対応する第６応答を受信し、
前記第１保持手段は、前記第１応答および前記第２応答よりも後に第５応答を保持し、
前記第２保持手段は、前記第１応答および前記第２応答よりも後に第６応答を保持することを特徴とする請求項１乃至６のいずれか１項に記載の情報処理装置。 The first transmission means and the second transmission means transmit, as at least two requests, a third request for storing data in the first address after the first request and the second request.
The first receiving means receives the first response and the fifth response corresponding to the third request after the second response, and receives the fifth response.
The second receiving means receives the third response and the sixth response corresponding to the third request after the fourth response, and receives the third response.
The first holding means holds the fifth response after the first response and the second response.
The information processing apparatus according to any one of claims 1 to 6, wherein the second holding means holds the first response and the sixth response after the second response.
前記コントローラユニットから複数の要求を受信する受信手段と、
前記受信手段が受信した複数の要求を受信した順番に保持する第３保持手段と、を有することを特徴とする請求項１乃至９のいずれか１項に記載の情報処理装置。 With the controller unit
A receiving means for receiving a plurality of requests from the controller unit, and
The information processing apparatus according to any one of claims 1 to 9, further comprising a third holding means that holds a plurality of requests received by the receiving means in the order in which they are received.
前記第１保持手段が保持した応答および前記第２保持手段が保持した応答にエラーを示す情報が含まれるかを確認するステップと、
前記第１応答がエラーを示す情報を含まず且つ前記第３応答がエラーを示す情報を含むことに従って、前記第１要求に対応する前記第１記憶手段の第１アドレスからデータの読み出しを行い、前記第１要求に対応する前記第２記憶手段の第１アドレスに前記第１記憶手段の第１アドレスから読み出したデータを書き込ませるステップと、
前記第４応答がエラーを示す情報を含まず且つ前記第２応答がエラーを示す情報を含むことに従って、前記第２要求に対応する前記第２記憶手段の第２アドレスからデータの読み出しを行い、前記第２要求に対応する前記第１記憶手段の第２アドレスに前記第２記憶手段の第２アドレスから読み出したデータを書き込ませるステップと、を有することを特徴とする情報処理装置の制御方法。 At least two non-volatile first storage means, a non-volatile second storage means, a first request for storing data at the first address, and a second request for storing data at the second address are arranged in order. A first transmitting means for transmitting a request to the first storage means, a second transmitting means for transmitting the at least two requests to the second storage means, a first response to at least the first request, and the second request. The first receiving means for receiving the second response to the first request in order from the first storage means, and at least the third response to the first request and the fourth response to the second request are sequentially received from the second storage means. A second receiving means for receiving, a first holding means for holding at least the first response and the second response in the order in which they are received, and a second holding means for holding at least the third response and the fourth response in the order in which they are received. A method for controlling an information processing device having a holding means.
A step of confirming whether the response held by the first holding means and the response held by the second holding means include information indicating an error, and
According to the fact that the first response does not contain the information indicating the error and the third response contains the information indicating the error, data is read from the first address of the first storage means corresponding to the first request. A step of writing the data read from the first address of the first storage means to the first address of the second storage means corresponding to the first request, and
According to the fact that the fourth response does not contain the information indicating the error and the second response contains the information indicating the error, data is read from the second address of the second storage means corresponding to the second request. A control method for an information processing apparatus, which comprises a step of writing data read from a second address of the second storage means to a second address of the first storage means corresponding to the second request.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019236839A JP2021105843A (en) | 2019-12-26 | 2019-12-26 | Information processing apparatus and method for controlling information processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019236839A JP2021105843A (en) | 2019-12-26 | 2019-12-26 | Information processing apparatus and method for controlling information processing apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021105843A true JP2021105843A (en) | 2021-07-26 |
Family
ID=76918886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019236839A Pending JP2021105843A (en) | 2019-12-26 | 2019-12-26 | Information processing apparatus and method for controlling information processing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021105843A (en) |
-
2019
- 2019-12-26 JP JP2019236839A patent/JP2021105843A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5126595B2 (en) | Image processing apparatus and image processing system | |
| JP2005309550A (en) | Remote copying method and system | |
| JP5506568B2 (en) | Data processing apparatus, data processing method for data processing apparatus, and program | |
| JP6875808B2 (en) | Information processing device | |
| US8643888B2 (en) | Image forming apparatus and method for controlling the same | |
| JP2012226519A (en) | Image forming method and image forming apparatus | |
| JP6981096B2 (en) | Information processing equipment | |
| JP2021105843A (en) | Information processing apparatus and method for controlling information processing apparatus | |
| JP2021105844A (en) | Information processing apparatus and method for controlling information processing apparatus | |
| JP2018063676A (en) | Information processing device, control method thereof, and program | |
| JP6406219B2 (en) | Communication apparatus and image forming apparatus | |
| JP2021086583A (en) | Information processor, controller, and control method of controller | |
| JP2012103873A (en) | Image processing device and mirroring determination method | |
| JP7214381B2 (en) | IMAGE FORMING APPARATUS, IMAGE FORMING APPARATUS CONTROL METHOD AND PROGRAM | |
| US10168958B2 (en) | Information processing system, method in information processing system, and storage medium | |
| JP2020154376A (en) | Information processing system, information processing device and information processing program | |
| JP2014138265A (en) | Image forming apparatus | |
| JP4589768B2 (en) | Information processing device | |
| JP2020060869A (en) | Information processing device, control method of information processing device, and program | |
| US11669268B2 (en) | Information processing apparatus and control method therefor | |
| US11842066B2 (en) | Control apparatus and information processing system for providing a bridge apparatus between a host controller and a non-volatile storage medium to encrypt and decrypt data | |
| JP2006222581A (en) | Image forming apparatus and control method thereof, computer program, and storage medium | |
| US11687287B2 (en) | Control apparatus and information processing system | |
| JP2021179730A (en) | Information processing apparatus, control method thereof, and program | |
| JP2021072016A (en) | Image forming apparatus, method for controlling the same, and program |