JP2021100073A - Polishing pad and method for processing semiconductor wafer using the same - Google Patents
Polishing pad and method for processing semiconductor wafer using the same Download PDFInfo
- Publication number
- JP2021100073A JP2021100073A JP2019231846A JP2019231846A JP2021100073A JP 2021100073 A JP2021100073 A JP 2021100073A JP 2019231846 A JP2019231846 A JP 2019231846A JP 2019231846 A JP2019231846 A JP 2019231846A JP 2021100073 A JP2021100073 A JP 2021100073A
- Authority
- JP
- Japan
- Prior art keywords
- polishing pad
- polishing
- layer
- surface plate
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 158
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 7
- 229920002799 BoPET Polymers 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 36
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 238000009825 accumulation Methods 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 27
- 230000000694 effects Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007872 degassing Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002559 palpation Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/11—Lapping tools
- B24B37/20—Lapping pads for working plane surfaces
- B24B37/22—Lapping pads for working plane surfaces characterised by a multi-layered structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、研磨パッドと該研磨パッドを用いた半導体ウェーハの加工方法に関する。 The present invention relates to a polishing pad and a method for processing a semiconductor wafer using the polishing pad.
半導体ウェーハの研磨は、両面研磨（ＤＳＰ）加工後に片面研磨（ＣＭＰ）加工を行うフローが一般的である。例えば、両面研磨でウェーハの形状を作り込み、片面研磨でウェーハ表面品質を作り込むことが行われている。 In the polishing of semiconductor wafers, a flow in which single-sided polishing (CMP) processing is performed after double-sided polishing (DSP) processing is common. For example, the shape of the wafer is created by double-sided polishing, and the wafer surface quality is created by single-sided polishing.
研磨加工で用いる研磨パッドは、加工するウェーハ面へのスラリ持ち込みを目的に、スパイラル、亀甲、図６に示したような格子等のパターンの溝が研磨パッド表面の研磨層に形成されることがある。これらのパターンの溝により、軟質研磨パッドである不織布パッドや、発砲ウレタンタイプのＳｈｏｒｅ Ａ ３５以下のパッドでは、研磨定盤に固定する時に、溝部近傍にエアー溜まりが発生することがある。そのエアー溜まりにより研磨パッド表面が盛り上がり、この盛り上がりによる研磨パッド表面の凹凸が加工ウェーハ表面に転写されてＮａｎｏｔｏｐｏ品質を悪化させることがある。 In the polishing pad used in the polishing process, grooves of a pattern such as a spiral, a hexagonal shell, and a lattice as shown in FIG. 6 may be formed in the polishing layer on the surface of the polishing pad for the purpose of bringing the slurry to the wafer surface to be processed. is there. Due to the grooves of these patterns, in the non-woven fabric pad which is a soft polishing pad and the pad of the foamed urethane type Shore A 35 or less, air pool may be generated in the vicinity of the groove when fixed to the polishing surface plate. The air pool causes the surface of the polishing pad to swell, and the unevenness of the surface of the polishing pad due to the swelling may be transferred to the surface of the processed wafer, deteriorating the Nanotopo quality.
図５に示すように、従来の研磨パッドの構造は、研磨層１に両面テープ２を貼り付けた物であった（特許文献１）。研磨パッド２０の定盤５への固定は、定盤外周側から中心方向へ向かって、さらに、対向する外周側へ向かってエアーを押し出すように、研磨パッドの研磨層の片面に積層された両面テープの糊と剥離紙を少しずつ剥がしながら、ローラー等の治具を用いて定盤に研磨パッドを固定していくという方法で行う。その際、軟質研磨パッドを持ち上げている為、図７に示すように、研磨パッド２０の溝７の形状に沿って折れ曲がり、エアーを含んだ状態で固定される。また、溝７があることでローラーによる残留エアーを押し出す効果も軽減されて、エアー溜まり６が発生する。
As shown in FIG. 5, the structure of the conventional polishing pad is that the double-
研磨パッドを定盤に貼り付けた後に、目視と触診によりエアー溜まりの有無の確認を行い、エアー溜まりがあることが確認された場合は、針により気抜きを行っている。しかし、エアー溜まりの見逃し等の危険性を考えると、エアー溜まりの発生がないことが理想である。このエアー溜まりによって、研磨パッドの表層部に凹凸が生じ、その凹凸が原因でＮａｎｏｔｏｐｏ品質の悪化が生じることがある。 After the polishing pad is attached to the surface plate, the presence or absence of an air pool is confirmed by visual inspection and palpation, and if it is confirmed that there is an air pool, the air is evacuated with a needle. However, considering the danger of overlooking the air pool, it is ideal that no air pool is generated. Due to this air accumulation, unevenness is generated on the surface layer portion of the polishing pad, and the unevenness may cause deterioration of Nanotopo quality.
上記のように研磨パッドの溝がある部分と定盤との間にエアー溜まりが発生した場合には、エアー溜まりにより研磨パッド表面が盛り上がり、この盛り上がりによる研磨パッド表面の凹凸が加工ウェーハ表面に転写されてＮａｎｏｔｏｐｏ品質を悪化させるため、エアー溜まりが発生しない研磨パッドの検討がなされてきた。 When an air pool is generated between the grooved portion of the polishing pad and the surface plate as described above, the surface of the polishing pad rises due to the air pool, and the unevenness of the surface of the polishing pad due to this rise is transferred to the surface of the processing wafer. As a result, polishing pads that do not generate air pools have been studied in order to deteriorate the quality of Nanotopo.
本発明は、上記問題を解決するためになされたものであり、研磨パッドを定盤に固定する時に、研磨パッドの溝が形成された部分と定盤との間にエアー溜まりが発生しない研磨パッド及び、そのような研磨パッドを用いた、半導体ウェーハの加工方法を提供することを目的とする。 The present invention has been made to solve the above problems, and when the polishing pad is fixed to the surface plate, the polishing pad does not generate air accumulation between the grooved portion of the polishing pad and the surface plate. An object of the present invention is to provide a method for processing a semiconductor wafer using such a polishing pad.
本発明は、上記目的を達成するためになされたものであり、研磨層と、該研磨層の片面に積層された両面テープとを有する研磨パッドであって、前記研磨層と前記両面テープとの間に、厚さが１２５μｍ以上５００μｍ以下であるＰＥＴフィルムを有する研磨パッドを提供する。 The present invention has been made to achieve the above object, and is a polishing pad having a polishing layer and a double-sided tape laminated on one side of the polishing layer, wherein the polishing layer and the double-sided tape are used. In between, a polishing pad having a PET film having a thickness of 125 μm or more and 500 μm or less is provided.
このような研磨パッドによれば、研磨パッドを定盤に固定する時に、研磨パッドの折れ曲がりを少なくするように、研磨パッドにこしを持たせることで、研磨パッドの溝が形成された部分と定盤との間におけるエアー溜まりの発生を抑制できるので、定盤に貼り付けた研磨パッドの研磨層で凹凸がないものとなる。 According to such a polishing pad, when the polishing pad is fixed to the surface plate, the polishing pad is provided with a strain so as to reduce the bending of the polishing pad, so that the portion where the groove of the polishing pad is formed is determined. Since it is possible to suppress the generation of air pools between the surface plate and the surface plate, the polishing layer of the polishing pad attached to the surface plate has no unevenness.
また、前記ＰＥＴフィルムと前記研磨層との間に接着層を有することが好ましい。 Further, it is preferable to have an adhesive layer between the PET film and the polishing layer.
このような研磨パッドによれば、研磨パッドを定盤に固定する時に、研磨パッドの溝がある部分と定盤との間におけるエアー溜まりの発生をさらに抑制できる。 According to such a polishing pad, when the polishing pad is fixed to the surface plate, the generation of air accumulation between the grooved portion of the polishing pad and the surface plate can be further suppressed.
また、上記の研磨パッドを用いて半導体ウェーハの表面を研磨する半導体ウェーハの加工方法を提供する。 Further, the present invention provides a method for processing a semiconductor wafer in which the surface of the semiconductor wafer is polished using the above-mentioned polishing pad.
このような方法によれば、研磨パッドを定盤に固定する時に、研磨パッドの溝がある部分と定盤との間にエアー溜まりが発生しないため、表面に凹凸のない研磨パッドを用いることができ、加工ウェーハ表面のＮａｎｏｔｏｐｏ品質を向上させることができる。 According to such a method, when the polishing pad is fixed to the surface plate, air is not accumulated between the grooved portion of the polishing pad and the surface plate, so that the polishing pad having no unevenness on the surface can be used. It is possible to improve the Nanotopo quality of the surface of the processed wafer.
以上のように、本発明の研磨パッドによれば、研磨パッドを定盤に固定する時に、研磨パッドの溝が形成された部分と定盤との間におけるエアー溜まりがなくなることで研磨パッドの研磨層で凹凸がなくなり、定盤への固定後に脱気のための作業が不要になる。また、本発明の研磨パッドを用いて半導体ウェーハの研磨加工を行うと、半導体ウェーハ表面のＮａｎｏｔｏｐｏ品質を向上させることができる。 As described above, according to the polishing pad of the present invention, when the polishing pad is fixed to the surface plate, the polishing pad is polished by eliminating the air accumulation between the grooved portion of the polishing pad and the surface plate. The layer eliminates unevenness, eliminating the need for deaeration work after fixing to the surface plate. Further, when the semiconductor wafer is polished using the polishing pad of the present invention, the Nanotopo quality of the semiconductor wafer surface can be improved.
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto.
上述のように、研磨パッドを定盤に固定する時に、研磨パッドの溝がある部分と定盤との間にエアー溜まりが発生しないような研磨パッドが求められていた。 As described above, when fixing the polishing pad to the surface plate, there has been a demand for a polishing pad that does not cause air accumulation between the grooved portion of the polishing pad and the surface plate.
本発明者らは、上記課題について鋭意検討を重ねた結果、研磨層と、該研磨層の片面に積層された両面テープとを有する研磨パッドであって、前記研磨層と前記両面テープとの間に、厚さが１２５μｍ以上５００μｍ以下であるＰＥＴフィルムを有する研磨パッドにより、研磨パッドを定盤に固定した時に、エアー溜まりがなくなることで研磨パッド表層の研磨層で凹凸をなくすことができ、その結果、定盤への固定後に脱気のための作業が不要になり、また、本発明の研磨パッドを用いて研磨した半導体ウェーハ表面のＮａｎｏｔｏｐｏ品質を向上させることができることを見出し、本発明を完成した。 As a result of diligent studies on the above problems, the present inventors have obtained a polishing pad having a polishing layer and a double-sided tape laminated on one side of the polishing layer, and between the polishing layer and the double-sided tape. In addition, a polishing pad having a PET film having a thickness of 125 μm or more and 500 μm or less can eliminate unevenness in the polishing layer on the surface of the polishing pad by eliminating air accumulation when the polishing pad is fixed to the platen. As a result, it was found that the work for degassing after fixing to the platen becomes unnecessary, and the Nanotopo quality of the surface of the semiconductor wafer polished by using the polishing pad of the present invention can be improved, and the present invention is completed. did.
以下、図面を参照して説明する。 Hereinafter, description will be made with reference to the drawings.
図５に示したように、従来の研磨パッド２０の構造は、研磨層１に、ＰＥＴフィルム２ａの両面に接着層２ｂ、２ｃを有する両面テープ２を貼り付けた物である。研磨パッド２０の定盤５への固定は、定盤５の外周側から中心方向へ向かって、さらに、対向する外周側へエアーを押し出すように、研磨パッド２０の研磨層１の片面に積層された両面テープ２の剥離紙を少しずつ剥がしながら、ローラー等の治具を用いて定盤５に研磨パッド２０を固定していくという方法で行う。その際、軟質研磨パッド２０は持ち上がっている為、図７に示したように、研磨パッド２０の溝形状に沿って折れ曲がり、エアーを含んだ状態で固定され、溝があることでローラーによる残留エアーを押し出す効果も軽減されて、エアー溜まり６が発生していた。
As shown in FIG. 5, the structure of the
このエアー溜まり６の発生は、溝７によって研磨層１が薄くなり、研磨層１が折れ曲がりやすい状況に原因があるため、本発明者は、研磨パッドの研磨層が折れ曲がり難くなるように研磨層の下面と両面テープとの間に別途ＰＥＴフィルムを設けることで改善することを試みた。その結果、厚さが１２５μｍ以上５００μｍ以下であるＰＥＴフィルムを研磨層と両面テープとの間に入れることでエアー溜まりの発生が防止できることを見出した。
The generation of the air pool 6 is caused by a situation in which the
図１に本発明の研磨パッド１０を示す。なお、従来の研磨パッド（図５）と同じ物についての説明は適宜省略する。本発明に係る研磨パッド１０は、研磨層１と、研磨層１の片面に積層された両面テープ２とを有し、研磨層１と両面テープ２との間に、厚さが１２５μｍ以上５００μｍ以下であるＰＥＴフィルム３を有する。
FIG. 1 shows the
この時使用する両面テープ２は特に限定されない。例えば、厚さが２５μｍ程度のＰＥＴフィルム２ａの両面を、厚さが４０μｍ程度の接着層２ｂ、２ｃで挟み込んだ両面テープを用いることができる。
The double-
このような本発明の研磨パッドによれば、エアー溜まりがなくなることで研磨パッド表層の研磨層で凹凸がなくなり、定盤への固定後に脱気のための作業が不要になる。また、本発明の研磨パッドを用いて研磨した半導体ウェーハ表面のＮａｎｏｔｏｐｏ品質を向上させることができる。 According to the polishing pad of the present invention as described above, since the air pool is eliminated, the polishing layer on the surface of the polishing pad has no unevenness, and the work for degassing after fixing to the surface plate becomes unnecessary. Further, it is possible to improve the Nanotopo quality of the surface of the semiconductor wafer polished by using the polishing pad of the present invention.
また、ＰＥＴフィルム３と研磨層１との間に接着層４を有することが好ましい。
Further, it is preferable to have an adhesive layer 4 between the
この時使用する接着層４は特に限定されない。例えば、厚さが４０μｍ程度の接着層４を用いることができる。 The adhesive layer 4 used at this time is not particularly limited. For example, an adhesive layer 4 having a thickness of about 40 μm can be used.
このような研磨パッドによれば、研磨層１とＰＥＴフィルム３をより強く接着できるので、研磨パッドの溝がある部分と定盤との間におけるエアー溜まりの発生をさらに抑制できる。
According to such a polishing pad, the
ここで、研磨層と両面テープとの間に入れるＰＥＴフィルムの厚さの数値範囲について述べる。 Here, the numerical range of the thickness of the PET film inserted between the polishing layer and the double-sided tape will be described.
厚さが５０μｍ、１００μｍ、１２５μｍ、１８８μｍ、２１０μｍ、３５０μｍ、５００μｍのＰＥＴフィルムを準備して、研磨層に貼り付けた後、両面テープを付けて定盤に固定し、目視と触診によりエアー溜まりの有無の確認を行った。なお、表１において０μｍとは、ＰＥＴフィルムを使用していない、従来の研磨パッドのことを意味する。 Prepare PET films with thicknesses of 50 μm, 100 μm, 125 μm, 188 μm, 210 μm, 350 μm, and 500 μm, attach them to the polishing layer, attach double-sided tape and fix them on the surface plate, and visually and palpate the air pool. The presence or absence was confirmed. In Table 1, 0 μm means a conventional polishing pad that does not use a PET film.
ＰＥＴフィルムの厚さに応じた残エアー（エアー溜まり）の有無を表１に示す。 Table 1 shows the presence or absence of residual air (air pool) according to the thickness of the PET film.
表１に示すように、厚さが１２５μｍ未満であるＰＥＴフィルムでは、定盤と研磨パッドとの間にエアーが残っていた。一方、ＰＥＴフィルムの厚さが５００μｍを超えた場合、コストがかかりすぎてしまうという問題がある。そこで、ＰＥＴフィルムの厚さは、１２５μｍ以上５００μｍ以下とする。 As shown in Table 1, in the PET film having a thickness of less than 125 μm, air remained between the surface plate and the polishing pad. On the other hand, if the thickness of the PET film exceeds 500 μm, there is a problem that the cost is too high. Therefore, the thickness of the PET film is 125 μm or more and 500 μm or less.
次に、本発明の研磨パッドと従来の研磨パッドについて、真直度測定機により定盤に固定された研磨パッドの表面凹凸を測定した。図２は従来の研磨パッド表面を真直度測定機により測定した結果を示した図である。また、図３は本発明の研磨パッド表面を真直度測定機により測定した結果を示した図である。図２、３に示すように、本発明の研磨パッドを用いた場合は研磨パッド表面の凸がないことが確認できたが、従来の研磨パッドを用いた場合は、エアー溜まりの発生による研磨パッド表面の凸があることが確認できた。 Next, with respect to the polishing pad of the present invention and the conventional polishing pad, the surface unevenness of the polishing pad fixed to the surface plate was measured by a straightness measuring machine. FIG. 2 is a diagram showing the results of measuring the surface of a conventional polishing pad with a straightness measuring machine. Further, FIG. 3 is a diagram showing the results of measuring the surface of the polishing pad of the present invention with a straightness measuring machine. As shown in FIGS. 2 and 3, it was confirmed that the surface of the polishing pad was not convex when the polishing pad of the present invention was used, but when the conventional polishing pad was used, the polishing pad due to the generation of air pools. It was confirmed that the surface was convex.
さらに、上述した本発明の研磨パッドを用いて半導体ウェーハの表面を研磨する半導体ウェーハの加工方法を行うことによって、半導体ウェーハ表面のＮａｎｏｔｏｐｏ品質を向上させることができる。 Further, by performing the method for processing a semiconductor wafer in which the surface of the semiconductor wafer is polished using the polishing pad of the present invention described above, the Nanotopo quality of the surface of the semiconductor wafer can be improved.
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。 Hereinafter, the present invention will be described in detail with reference to examples, but this does not limit the present invention.
（実施例）
研磨層と両面テープとの間に厚さが１８８μｍであるＰＥＴフィルムを入れた研磨パッドを用いて、片面研磨機による半導体ウェーハの研磨を行った。
(Example)
A semiconductor wafer was polished by a single-sided polishing machine using a polishing pad in which a PET film having a thickness of 188 μm was inserted between the polishing layer and the double-sided tape.
具体的には、はじめに、研磨パッドの研磨層の溝がある面の反対面に、厚さが４０μｍである接着層を設けて、厚さが１８８μｍであるＰＥＴフィルムを接着した。次に厚さが１８８μｍであるＰＥＴフィルムに、厚さが２５μｍであるＰＥＴフィルムの両面にそれぞれ厚さが４０μｍである接着層を有する両面テープを貼り付けた。 Specifically, first, an adhesive layer having a thickness of 40 μm was provided on the opposite surface of the polishing pad to the grooved surface, and a PET film having a thickness of 188 μm was adhered. Next, a double-sided tape having an adhesive layer having a thickness of 40 μm was attached to both sides of the PET film having a thickness of 25 μm on a PET film having a thickness of 188 μm.
研磨条件は、以下に示す条件とした。なお、比較例においても共通である。
装置 ：片面研磨機
ウェーハ ：直径３００ｍｍ Ｐ−品
研磨スラリ ：コロイダルシリカ入り溶液
The polishing conditions were as shown below. It is also common in the comparative example.
Equipment: Single-sided polishing machine Wafer: Diameter 300 mm P-product Polishing slurry: Solution containing colloidal silica
研磨加工した半導体ウェーハのＮａｎｏｔｏｐｏを測定した。Ｎａｎｏｔｏｐｏを測定する装置はＫＬＡ社のＷａｆｅｒＳｉｇｈｔ−２で、フィルタにＳＱＭＭ ２ｍｍを用いた。 Nanotopo of the polished semiconductor wafer was measured. The device for measuring Nanotopo was WaferSight-2 manufactured by KLA Corporation, and SQMM 2 mm was used as a filter.
（比較例）
研磨層と両面テープとの間にＰＥＴフィルムが入っていない研磨パッドを用いて、片面研磨機による研磨を行った。
(Comparison example)
Polishing was performed by a single-sided polishing machine using a polishing pad containing no PET film between the polishing layer and the double-sided tape.
研磨条件とＮａｎｏｔｏｐｏを測定する装置は実施例と同様である。 The apparatus for measuring the polishing conditions and Nanotopo is the same as in the examples.
研磨加工を行った半導体ウェーハのＮａｎｏｔｏｐｏを測定した結果を図４に示す。図４では、比較例の研磨パッドを用いた場合の半導体ウェーハのＮａｎｏｔｏｐｏを１として規格化している。実施例の研磨パッドを用いて研磨加工を行った半導体ウェーハのＮａｎｏｔｏｐｏは１未満であり、本発明の研磨パッドを用いればＮａｎｏｔｏｐｏが改善することが確認できた。 FIG. 4 shows the results of measuring Nanotopo of the polished semiconductor wafer. In FIG. 4, Nanotopo of the semiconductor wafer when the polishing pad of the comparative example is used is standardized as 1. The Nanotopo of the semiconductor wafer subjected to the polishing process using the polishing pad of the example was less than 1, and it was confirmed that the Nanotopo was improved by using the polishing pad of the present invention.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an example, and any object having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect and effect is the present invention. Is included in the technical scope of.
１…研磨層、
２…両面テープ、
２ａ…ＰＥＴフィルム、
２ｂ…接着層、
２ｃ…接着層、
３…ＰＥＴフィルム、
４…接着層、
５…定盤、
６…エアー溜まり、
７…溝、
１０…研磨パッド（本発明）、
２０…研磨パッド（従来）。
1 ... Polishing layer,
2 ... Double-sided tape,
2a ... PET film,
2b ... Adhesive layer,
2c ... Adhesive layer,
3 ... PET film,
4 ... Adhesive layer,
5 ... Surface plate,
6 ... Air pool,
7 ... groove,
10 ... Polishing pad (invention),
20 ... Polishing pad (conventional).
研磨加工で用いる研磨パッドは、加工するウェーハ面へのスラリ持ち込みを目的に、スパイラル、亀甲、図６に示したような格子等のパターンの溝が研磨パッド表面の研磨層に形成されることがある。これらのパターンの溝により、軟質研磨パッドである不織布パッドや、発泡ウレタンタイプのＳｈｏｒｅ Ａ ３５以下のパッドでは、研磨定盤に固定する時に、溝部近傍にエアー溜まりが発生することがある。そのエアー溜まりにより研磨パッド表面が盛り上がり、この盛り上がりによる研磨パッド表面の凹凸が加工ウェーハ表面に転写されてＮａｎｏｔｏｐｏ品質を悪化させることがある。 In the polishing pad used in the polishing process, grooves of a pattern such as a spiral, a hexagonal shell, and a lattice as shown in FIG. 6 may be formed in the polishing layer on the surface of the polishing pad for the purpose of bringing the slurry to the wafer surface to be processed. is there. The grooves of these patterns, or non-woven fabric pad is soft polishing pad, the Shore A 35 or less pads foamed urethane type, when fixing the polishing platen, it may accumulate air is generated in the vicinity of the groove. The air pool causes the surface of the polishing pad to swell, and the unevenness of the surface of the polishing pad due to the swelling may be transferred to the surface of the processed wafer, deteriorating the Nanotopo quality.
Claims (3)
前記研磨層と前記両面テープとの間に、厚さが１２５μｍ以上５００μｍ以下であるＰＥＴフィルムを有することを特徴とする研磨パッド。 A polishing pad having a polishing layer and a double-sided tape laminated on one side of the polishing layer.
A polishing pad having a PET film having a thickness of 125 μm or more and 500 μm or less between the polishing layer and the double-sided tape.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019231846A JP2021100073A (en) | 2019-12-23 | 2019-12-23 | Polishing pad and method for processing semiconductor wafer using the same |
| PCT/JP2020/036751 WO2021131200A1 (en) | 2019-12-23 | 2020-09-29 | Polishing pad and method for processing semiconductor wafer using said polishing pad |
| TW109137742A TW202124095A (en) | 2019-12-23 | 2020-10-30 | Polishing pad and method for processing semiconductor wafer using said polishing pad |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019231846A JP2021100073A (en) | 2019-12-23 | 2019-12-23 | Polishing pad and method for processing semiconductor wafer using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021100073A true JP2021100073A (en) | 2021-07-01 |
Family
ID=76541418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019231846A Pending JP2021100073A (en) | 2019-12-23 | 2019-12-23 | Polishing pad and method for processing semiconductor wafer using the same |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2021100073A (en) |
| TW (1) | TW202124095A (en) |
| WO (1) | WO2021131200A1 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4414697B2 (en) * | 2003-08-05 | 2010-02-10 | 東洋インキ製造株式会社 | Polishing pad laminate and double-sided adhesive sheet |
| JP5306677B2 (en) * | 2008-03-13 | 2013-10-02 | 東洋ゴム工業株式会社 | Polishing pad |
| JP6311186B2 (en) * | 2014-04-04 | 2018-04-18 | 富士紡ホールディングス株式会社 | Polishing pad and manufacturing method thereof |
-
2019
- 2019-12-23 JP JP2019231846A patent/JP2021100073A/en active Pending
-
2020
- 2020-09-29 WO PCT/JP2020/036751 patent/WO2021131200A1/en active Application Filing
- 2020-10-30 TW TW109137742A patent/TW202124095A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021131200A1 (en) | 2021-07-01 |
| TW202124095A (en) | 2021-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5303491B2 (en) | Polishing head and polishing apparatus | |
| JP4605233B2 (en) | Carrier for double-side polishing apparatus, double-side polishing apparatus and double-side polishing method using the same | |
| JP4904960B2 (en) | Carrier for double-side polishing apparatus, double-side polishing apparatus and double-side polishing method using the same | |
| KR20160113723A (en) | Method for manufacturing semiconductor wafer | |
| CN113439008B (en) | Wafer manufacturing method and wafer | |
| EP1820603B1 (en) | Wafer and method for producing the same | |
| CN112218737B (en) | Mirror chamfering method for wafer, manufacturing method for wafer, and wafer | |
| US20230015283A1 (en) | Spacer and laminate | |
| JP5028845B2 (en) | Bonded wafer and manufacturing method thereof | |
| JP5212041B2 (en) | Carrier for double-side polishing apparatus, double-side polishing apparatus and double-side polishing method using the same | |
| WO2021131200A1 (en) | Polishing pad and method for processing semiconductor wafer using said polishing pad | |
| KR102657849B1 (en) | Method for manufacturing carrier, and method for polishing dual surfaces of wafer | |
| KR20070008567A (en) | Layered support and method for laminating cmp pads | |
| JP2007012918A (en) | Polishing head | |
| JP2013235898A (en) | Method for manufacturing double-side polishing device carrier, double-side polishing device using the carrier and double-side polishing method | |
| JP6735767B2 (en) | Device for chucking a distorted wafer | |
| JP2008279553A (en) | Polishing pad | |
| CN115461192B (en) | Plane grinding method | |
| CN106516003B (en) | A kind of ship deck cabin gasket processing method | |
| KR20220047645A (en) | How to grind both sides of a workpiece | |
| JP7046495B2 (en) | Holder and method of manufacturing the holder | |
| JP2002222783A (en) | Holding plate for polishing semiconductor substrate | |
| KR20240112840A (en) | Template assembly, polishing head and wafer polishing method | |
| JP2020043216A (en) | Method of manufacturing semiconductor device | |
| JP6881284B2 (en) | Suction chuck |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200929 |