JP2021097131A - Dry film resist and manufacturing method of printed wiring board - Google Patents

Dry film resist and manufacturing method of printed wiring board Download PDF

Info

Publication number
JP2021097131A
JP2021097131A JP2019227177A JP2019227177A JP2021097131A JP 2021097131 A JP2021097131 A JP 2021097131A JP 2019227177 A JP2019227177 A JP 2019227177A JP 2019227177 A JP2019227177 A JP 2019227177A JP 2021097131 A JP2021097131 A JP 2021097131A
Authority
JP
Japan
Prior art keywords
insulating layer
film
resist
electroless copper
dry film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019227177A
Other languages
Japanese (ja)
Inventor
啓司 渡辺
Keiji Watanabe
啓司 渡辺
元通 小野
Motomichi Ono
元通 小野
徹也 信時
Tetsuya Nobutoki
徹也 信時
奨士 大竹
Shoji Otake
奨士 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019227177A priority Critical patent/JP2021097131A/en
Publication of JP2021097131A publication Critical patent/JP2021097131A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Materials For Photolithography (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

To provide a dry film resist capable of forming a fine pitch conductor layer.SOLUTION: In a dry film resist 10 according to an embodiment, the arithmetic mean surface roughness Ra of a first surface Ff of an insulating layer in contact with a base material 16 is 1.1 to 1.2 μm, and the surface is rough. When the insulating layer 14 is adhered to an electrolytic plating film, no bubbles remain between the insulating layer 14 having a rough surface and the electrolytic plating film, and the adhesion between the insulating layer 14 and the electrolytic plating film is improved.SELECTED DRAWING: Figure 1

Description

本発明は、めっきレジストパターンを形成するためのドライフィルムレジスト、及び、該ドライフィルムレジストを用いるプリント配線板の製造方法に関する。 The present invention relates to a dry film resist for forming a plating resist pattern and a method for manufacturing a printed wiring board using the dry film resist.

特許文献１は、基板にラミネートしてソルダーレジスト、樹脂層を形成するためのドライフィルムを開示している。特許文献１では、ドライフィルムの表面粗さを０．１〜１．２μｍにすることで、ドライフィルムと基板との密着性を高くしている。 Patent Document 1 discloses a dry film for forming a solder resist and a resin layer by laminating on a substrate. In Patent Document 1, the surface roughness of the dry film is set to 0.1 to 1.2 μm to improve the adhesion between the dry film and the substrate.

特開２０１６−８６０００号公報Japanese Unexamined Patent Publication No. 2016-86000

[特許文献１の課題]
特許文献１では、基板に接着するソルダーレジスト、樹脂層を形成するためのドライフィルムに関して開示しており、シード層に接着させめっきレジストパターンを形成するためのドライフィルムレジストに関して何ら言及されていない。 [Problems of Patent Document 1]
Patent Document 1 discloses a solder resist that adheres to a substrate and a dry film for forming a resin layer, and does not mention anything about a dry film resist that adheres to a seed layer to form a plating resist pattern.

本発明に係るドライフィルムレジストは、シード層に貼られる第１面と前記第１面と反対の第２面とを有する絶縁層と、前記絶縁層の第１面に接するベース材と、前記絶縁層の第２面に接する保護フィルムと、から成る。そして、前記ベース材に接している状態の前記絶縁層の第１面の算術平均表面粗さＲａは、１．１〜１．２μｍである。 The dry film resist according to the present invention comprises an insulating layer having a first surface to be attached to the seed layer and a second surface opposite to the first surface, a base material in contact with the first surface of the insulating layer, and the insulation. It consists of a protective film in contact with the second surface of the layer. The arithmetic average surface roughness Ra of the first surface of the insulating layer in contact with the base material is 1.1 to 1.2 μm.

本発明のプリント配線板の製造方法は、樹脂絶縁層上に無電解銅めっき膜を形成することと、ドライフィルムレジストを構成する絶縁層と前記絶縁層上の保護フィルムとを粗面を有するベース材から剥がし、前記絶縁層を前記無電解銅めっき膜上に接触させることと、所定温度まで加熱しながら真空ラミネートにより加圧し、前記絶縁層を前記無電解銅めっき膜に接着させることと、前記保護フィルムを剥離することと、を有する。そして、前記ベース材に接している状態の前記絶縁層の算術平均表面粗さＲａは、１．１〜１．２μｍである。 The method for producing a printed wiring board of the present invention is a base having a rough surface of forming an electrolytic copper plating film on a resin insulating layer and forming an insulating layer constituting a dry film resist and a protective film on the insulating layer. Peeling from the material, bringing the insulating layer into contact with the electroless copper plating film, pressurizing by vacuum laminating while heating to a predetermined temperature, and adhering the insulating layer to the electroless copper plating film. With peeling off the protective film. The arithmetic average surface roughness Ra of the insulating layer in contact with the base material is 1.1 to 1.2 μm.

[実施形態の効果]
本発明の実施形態のドライフィルムレジストによれば、ベース材に接している状態の絶縁層の第１面の算術平均表面粗さＲａは、１．１〜１．２μｍであり、粗い。絶縁層をシード層に接着させる際に、表面の粗い絶縁層とシード層との間に気泡が残らず、絶縁層とシード層との密着性が高くなる。ファインピッチな細線を形成するための細いめっきレジストが気泡の残りによりシード層から剥離することが無いので、実施形態のドライフィルムレジストは、ファインピッチな導体回路（細線）を形成することができる。 [Effect of embodiment]
According to the dry film resist of the embodiment of the present invention, the arithmetic average surface roughness Ra of the first surface of the insulating layer in contact with the base material is 1.1 to 1.2 μm, which is coarse. When the insulating layer is adhered to the seed layer, no air bubbles remain between the rough insulating layer and the seed layer, and the adhesion between the insulating layer and the seed layer is improved. Since the fine plating resist for forming fine pitch fine wires does not peel off from the seed layer due to the residue of air bubbles, the dry film resist of the embodiment can form a fine pitch conductor circuit (fine wire).

本発明の実施形態のプリント配線板の製造方法によれば、ベース材に接している状態の絶縁層の第１面の算術平均表面粗さＲａは、１．１〜１．２μｍであり、粗い。絶縁層を無電解銅めっき膜に接着させる際に、真空ラミネートにより加圧することで表面の粗い絶縁層と無電解銅めっき膜との間に気泡が残らず、絶縁層と無電解銅めっき膜との密着性が高くなる。ファインピッチな細線を形成するための細いめっきレジストが気泡の残りにより無電解銅めっき膜から剥離することが無いので、実施形態の製造方法は、ファインピッチな導体回路（細線）を形成することができる。 According to the method for manufacturing a printed wiring board according to the embodiment of the present invention, the arithmetic average surface roughness Ra of the first surface of the insulating layer in contact with the base material is 1.1 to 1.2 μm, which is coarse. .. When the insulating layer is adhered to the electroless copper plating film, by applying pressure by vacuum lamination, no bubbles remain between the insulating layer having a rough surface and the electroless copper plating film, and the insulating layer and the electroless copper plating film are formed. Adhesion is high. Since the fine plating resist for forming fine pitch fine wires does not peel off from the electroless copper plating film due to the remaining air bubbles, the manufacturing method of the embodiment is to form a fine pitch conductor circuit (fine wires). it can.

本発明の実施形態に係るプリント配線板の製造工程図Manufacturing process diagram of printed wiring board which concerns on embodiment of this invention 実施形態のプリント配線板の製造工程図Manufacturing process diagram of the printed wiring board of the embodiment 図３（Ａ）は実施形態のドライフィルムレジストの模式図であり、図３（Ｂ）は参考例のドライフィルムレジストの模式図である。FIG. 3A is a schematic diagram of the dry film resist of the embodiment, and FIG. 3B is a schematic diagram of the dry film resist of the reference example.

図３（Ａ）は、実施形態のドライフィルムレジスト１０の模式図である。
ドライフィルムレジスト１０は、シード層に貼られる粗化された第１面Ｆｆと第１面Ｆｆと反対の第２面Ｓｓとを有する絶縁層１４と、絶縁層１４の第１面Ｆｆに接するベース材１６と、絶縁層１４の第２面Ｓｓに接する保護フィルム１２と、から成る。絶縁層１４は露光、現像によりめっきレジストパターンを形成する光硬化性樹脂から成る。ベース材１６に接している状態の絶縁層１４の第１面Ｆｆの算術平均表面粗さＲａは、１．１〜１．２μｍであり、相対的に粗い。ベース材１６は、フィラー１６ａを有する樹脂１６ｂから成る。フィラー１６ａの平均粒子径は、０．５μｍ〜３．０μｍである。フィラー１６ａによりベース材１６の絶縁層１４の第１面Ｆｆ側の面に凹凸が形成され、ベース材１６の凹凸が転写されることで、ベース材１６に接している状態の絶縁層１４の第１面Ｆｆの算術平均表面粗さＲａが１．１〜１．２μｍに調整される。保護フィルム１２はＰＥＴ（ポリエチレンテレフタレート）フィルムである。保護フィルム１２は、ベース材１６から剥離された絶縁層１４を支持する機能を有する。 FIG. 3A is a schematic view of the dry film resist 10 of the embodiment.
The dry film resist 10 is a base in contact with an insulating layer 14 having a roughened first surface Ff attached to the seed layer and a second surface Ss opposite to the first surface Ff, and a first surface Ff of the insulating layer 14. It is composed of a material 16 and a protective film 12 in contact with the second surface Ss of the insulating layer 14. The insulating layer 14 is made of a photocurable resin that forms a plating resist pattern by exposure and development. The arithmetic mean surface roughness Ra of the first surface Ff of the insulating layer 14 in contact with the base material 16 is 1.1 to 1.2 μm, which is relatively rough. The base material 16 is made of a resin 16b having a filler 16a. The average particle size of the filler 16a is 0.5 μm to 3.0 μm. The filler 16a forms irregularities on the surface of the insulating layer 14 of the base material 16 on the first surface Ff side, and the irregularities of the base material 16 are transferred to the first surface of the insulating layer 14 in contact with the base material 16. The arithmetic mean surface roughness Ra of one surface Ff is adjusted to 1.1 to 1.2 μm. The protective film 12 is a PET (polyethylene terephthalate) film. The protective film 12 has a function of supporting the insulating layer 14 peeled off from the base material 16.

実施形態のドライフィルムレジスト１０によれば、ベース材１６に接している状態の絶縁層の第１面Ｆｆの算術平均表面粗さＲａは、１．１〜１．２μｍであり、粗い。絶縁層１４を図示されないシード層に接着させる際に、表面の粗い絶縁層１４とシード層との間に気泡が残らず、絶縁層１４とシード層との密着性が高くなる。ファインピッチな細線を形成するための細いめっきレジストが気泡の残りによりシード層から剥離することが無いので、実施形態のドライフィルムレジスト１０はファインピッチな導体回路（細線）を形成することができる。 According to the dry film resist 10 of the embodiment, the arithmetic average surface roughness Ra of the first surface Ff of the insulating layer in contact with the base material 16 is 1.1 to 1.2 μm, which is coarse. When the insulating layer 14 is adhered to a seed layer (not shown), no air bubbles remain between the insulating layer 14 having a rough surface and the seed layer, and the adhesion between the insulating layer 14 and the seed layer is improved. Since the fine plating resist for forming fine pitch fine wires does not peel off from the seed layer due to the remaining air bubbles, the dry film resist 10 of the embodiment can form a fine pitch conductor circuit (fine wires).

図３（Ｂ）は、参考例（従来品）のドライフィルムレジスト１１０の模式図である。
ドライフィルムレジスト１１０は、第１面Ｆｆと第２面Ｓｓとを有する絶縁層１１４と、絶縁層１１４の第１面Ｆｆに接するベース材１１６と、絶縁層１１４の第２面Ｓｓに接する保護フィルム１１２と、から成る。ベース材１１６に接している状態の絶縁層１１４の第１面Ｆｆの算術平均表面粗さＲａは、０．４〜０．５μｍである。ベース材１１６は、フィラー１１６ａを有する樹脂１１６ｂから成る。フィラー１１６ａの平均粒子径は、実施形態のフィラー１６ａの平均粒子径よりも小さい。 FIG. 3B is a schematic view of the dry film resist 110 of the reference example (conventional product).
The dry film resist 110 includes an insulating layer 114 having a first surface Ff and a second surface Ss, a base material 116 in contact with the first surface Ff of the insulating layer 114, and a protective film in contact with the second surface Ss of the insulating layer 114. It consists of 112 and. The arithmetic mean surface roughness Ra of the first surface Ff of the insulating layer 114 in contact with the base material 116 is 0.4 to 0.5 μm. The base material 116 is made of a resin 116b having a filler 116a. The average particle size of the filler 116a is smaller than the average particle size of the filler 16a of the embodiment.

参考例のドライフィルムレジスト１１０では、ベース材１１６に接している状態の絶縁層１１４の第１面Ｆｆの算術平均表面粗さＲａは、０．４〜０．５μｍであり、表面の凹凸が小さい。絶縁層１１４を図示されないシード層に接着させる際に、気泡が抜けず、絶縁層１１４とシード層との間に気泡が残る。ファインピッチな細線を形成するための細いめっきレジスト膜が気泡の残りによりシード層から剥離し、参考例のドライフィルムレジスト１１０では、ファインピッチな導体回路（細線）を形成することができない。 In the dry film resist 110 of the reference example, the arithmetic mean surface roughness Ra of the first surface Ff of the insulating layer 114 in contact with the base material 116 is 0.4 to 0.5 μm, and the surface irregularities are small. .. When the insulating layer 114 is adhered to a seed layer (not shown), air bubbles do not escape and air bubbles remain between the insulating layer 114 and the seed layer. The fine-plated resist film for forming fine-pitch fine wires is peeled off from the seed layer due to the remaining air bubbles, and the dry film resist 110 of the reference example cannot form a fine-pitch conductor circuit (thin wires).

[製造方法]
図１、図２に実施形態のプリント配線板の製造方法が示される。
主面Ｆと主面Ｆとの反対面の副面Ｓとを有する樹脂絶縁層５０には、副面Ｓに第２導体層３４が形成されている（図１（Ａ））。樹脂絶縁層５０に、レーザで第２導体層３４に至る開口５１が形成される（図１（Ｂ））。樹脂絶縁層の表面、及び、開口５１内に無電解銅めっき膜（シード層）５２が形成される（図１（Ｃ））。無電解銅めっき膜５２の算術平均表面粗さＲａは０．０５μｍ〜０．５μｍである。 [Production method]
1 and 2 show a method for manufacturing a printed wiring board according to an embodiment.
A second conductor layer 34 is formed on the secondary surface S of the resin insulating layer 50 having the main surface F and the secondary surface S opposite to the main surface F (FIG. 1 (A)). An opening 51 leading to the second conductor layer 34 is formed in the resin insulating layer 50 by a laser (FIG. 1 (B)). An electroless copper plating film (seed layer) 52 is formed on the surface of the resin insulating layer and in the opening 51 (FIG. 1 (C)). The arithmetic average surface roughness Ra of the electroless copper plating film 52 is 0.05 μm to 0.5 μm.

図３（Ａ）中に示されるドライフィルムレジスト１０で、絶縁層１４と絶縁層１４上の保護フィルム１２とがベース材１６から剥がされ、絶縁層１４が無電解銅めっき膜５２上に接触させられる（図１（Ｄ））。実施形態の製造方法では、図３（Ａ）に示される絶縁層１４は、第１面Ｆｆの算術平均表面粗さＲａが１．１〜１．２μｍである。温度６０゜−１００゜Ｃまで加熱されながら真空ラミネートにより保護フィルム１２が加圧され、絶縁層１４と無電解銅めっき膜５２との間の気泡を抜きながら、絶縁層１４が無電解銅めっき膜５２に接着される（図１（Ｅ））。実施形態の絶縁層１４は、第１面Ｆｆの算術平均表面粗さＲａは、１．１〜１．２μｍであり、参考例の絶縁層１１４のＲａが０．４〜０．５μｍであるのに対して表面が粗い。実施形態の製造方法は、真空ラミネートにおいて、表面の粗い絶縁層１４と無電解銅めっき膜５２との間の気泡を抜くことができる。 In the dry film resist 10 shown in FIG. 3A, the insulating layer 14 and the protective film 12 on the insulating layer 14 are peeled off from the base material 16, and the insulating layer 14 is brought into contact with the electroless copper plating film 52. (Fig. 1 (D)). In the manufacturing method of the embodiment, the insulating layer 14 shown in FIG. 3A has an arithmetic mean surface roughness Ra of the first surface Ff of 1.1 to 1.2 μm. The protective film 12 is pressurized by vacuum lamination while being heated to a temperature of 60 ° -100 ° C, and the insulating layer 14 is an electroless copper plating film while removing air bubbles between the insulating layer 14 and the electroless copper plating film 52. It is adhered to 52 (FIG. 1 (E)). In the insulating layer 14 of the embodiment, the arithmetic mean surface roughness Ra of the first surface Ff is 1.1 to 1.2 μm, and the Ra of the insulating layer 114 of the reference example is 0.4 to 0.5 μm. The surface is rough. In the manufacturing method of the embodiment, air bubbles between the rough surface insulating layer 14 and the electroless copper plating film 52 can be removed in the vacuum lamination.

保護フィルム１２が絶縁層１４から剥離される（図２（Ａ））。絶縁層が露光、現像されることで、無電解めっき膜５２上に所定パターンのめっきレジスト５６が形成される（図２（Ｂ））電解銅めっきにより電解めっき膜５４が形成され、開口５１内にビア導体６０が形成されると共に、樹脂絶縁層５０の上側に第１導体層５８が形成される（図２（Ｃ））。めっきレジストが除去される（図２（Ｄ））。電解めっき膜５４から露出する無電解めっき膜５２がエッチングで除去され、プリント配線板１００が完成する（図２（Ｅ））。 The protective film 12 is peeled off from the insulating layer 14 (FIG. 2 (A)). When the insulating layer is exposed and developed, a plating resist 56 having a predetermined pattern is formed on the electroless plating film 52 (FIG. 2B). The electrolytic plating film 54 is formed by electrolytic copper plating, and the inside of the opening 51 is formed. A via conductor 60 is formed on the top of the resin insulating layer 50, and a first conductor layer 58 is formed on the upper side of the resin insulating layer 50 (FIG. 2 (C)). The plating resist is removed (FIG. 2 (D)). The electroless plating film 52 exposed from the electrolytic plating film 54 is removed by etching to complete the printed wiring board 100 (FIG. 2 (E)).

実施形態のプリント配線板の製造方法によれば、絶縁層１４は、第１面Ｆｆの算術平均表面粗さＲａは、１．１〜１．２μｍであり、表面が粗い。絶縁層１４を無電解銅めっき膜５２に接着させる際に、真空ラミネートにより加圧することで絶縁層１４と無電解銅めっき膜５２との間に気泡が残らず、絶縁層１４と無電解銅めっき膜５２との密着性が高くなる。ファインピッチな細線を形成するための細いめっきレジスト５６が気泡の残りにより無電解銅めっき膜５２から剥離することが無いので、実施形態の製造方法では、ファインピッチな第１導体層５８を形成することができる。 According to the method for manufacturing a printed wiring board of the embodiment, the insulating layer 14 has an arithmetic average surface roughness Ra of the first surface Ff of 1.1 to 1.2 μm, and the surface is rough. When the insulating layer 14 is adhered to the electroless copper plating film 52, by applying pressure by vacuum lamination, no bubbles remain between the insulating layer 14 and the electroless copper plating film 52, and the insulating layer 14 and the electroless copper plating are plated. Adhesion with the film 52 is increased. Since the fine plating resist 56 for forming fine pitch fine wires does not peel off from the electroless copper plating film 52 due to the remaining air bubbles, the manufacturing method of the embodiment forms the fine pitch first conductor layer 58. be able to.

１０ ドライフィルムレジスト
１２ 保護フィルム
１４ 絶縁層
１６ ベース材
５０ 樹脂絶縁層
５２ 無電解めっき膜
５４ 電解めっき膜
５６ めっきレジスト
５８ 第１導体層
１００ プリント配線板 10 Dry film resist 12 Protective film 14 Insulation layer 16 Base material 50 Resin insulation layer 52 Electroless plating film 54 Electroplating film 56 Plating resist 58 First conductor layer 100 Printed wiring board

Claims (7)

シード層に貼られる第１面と前記第１面と反対の第２面とを有する絶縁層と、
前記絶縁層の第１面に接するベース材と、
前記絶縁層の第２面に接する保護フィルムと、から成るドライフィルムレジストであって、
前記ベース材に接している状態の前記絶縁層の第１面の算術平均表面粗さＲａは、１．１〜１．２μｍである。 An insulating layer having a first surface attached to the seed layer and a second surface opposite to the first surface,
A base material in contact with the first surface of the insulating layer and
A dry film resist composed of a protective film in contact with the second surface of the insulating layer and a dry film resist.
The arithmetic mean surface roughness Ra of the first surface of the insulating layer in contact with the base material is 1.1 to 1.2 μm. 請求項１のドライフィルムレジストであって、
前記ベース材は、フィラーを有する樹脂から成り、
前記フィラーの平均粒子径は、０．５μｍ〜３．０μｍである。 The dry film resist of claim 1.
The base material is made of a resin having a filler.
The average particle size of the filler is 0.5 μm to 3.0 μm. 請求項１又は請求項２のドライフィルムレジストであって、
前記保護フィルムはＰＥＴ（ポリエチレンテレフタレート）フィルムである。 The dry film resist of claim 1 or 2.
The protective film is a PET (polyethylene terephthalate) film. 請求項１〜請求項３のいずれか１のドライフィルムレジストであって、
前記絶縁層は光硬化性樹脂から成る。 The dry film resist according to any one of claims 1 to 3.
The insulating layer is made of a photocurable resin. 樹脂絶縁層上に無電解銅めっき膜を形成することと、
ドライフィルムレジストを構成する絶縁層と前記絶縁層上の保護フィルムとを粗面を有するベース材から剥がし、前記絶縁層を前記無電解銅めっき膜上に接触させることと、
所定温度まで加熱しながら真空ラミネートにより加圧し、前記絶縁層を前記無電解銅めっき膜に接着させることと、
前記保護フィルムを剥離することと、を有するプリント配線板の製造方法であって、
前記ベース材に接している状態の前記絶縁層の算術平均表面粗さＲａは、１．１〜１．２μｍである。 Forming an electroless copper plating film on the resin insulating layer and
The insulating layer constituting the dry film resist and the protective film on the insulating layer are peeled off from the base material having a rough surface, and the insulating layer is brought into contact with the electroless copper plating film.
Pressurizing by vacuum laminating while heating to a predetermined temperature to adhere the insulating layer to the electroless copper plating film.
A method for manufacturing a printed wiring board, which comprises peeling off the protective film.
The arithmetic mean surface roughness Ra of the insulating layer in contact with the base material is 1.1 to 1.2 μm. 請求項５のプリント配線板の製造方法であって、
前記保護フィルムを剥離した前記絶縁層を露光、現像してめっきレジストパターンを形成することと、
電解めっきにより、前記めっきレジストパターンから露出する前記無電解銅めっき膜上に電解めっき膜を形成することと、
前記めっきレジストパターンを剥離することと、
前記電解めっき膜から露出する前記無電解銅めっき膜を剥離し、前記電解めっき膜と前記無電解銅めっき膜とからなる導体回路を形成することと、を有する。 The method for manufacturing a printed wiring board according to claim 5.
The insulating layer from which the protective film has been peeled off is exposed and developed to form a plating resist pattern.
By electroplating, an electroplating film is formed on the electroless copper plating film exposed from the plating resist pattern, and
Peeling the plating resist pattern and
The present invention comprises peeling off the electroless copper plating film exposed from the electrolytic plating film to form a conductor circuit composed of the electroplating film and the electroless copper plating film. 請求項５又は請求項６のプリント配線板の製造方法であって、
前記無電解銅めっき膜の算術平均表面粗さＲａは０．０５μｍ〜０．５μｍである。 The method for manufacturing a printed wiring board according to claim 5 or 6.
The arithmetic mean surface roughness Ra of the electroless copper plating film is 0.05 μm to 0.5 μm.
JP2019227177A 2019-12-17 2019-12-17 Dry film resist and manufacturing method of printed wiring board Pending JP2021097131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019227177A JP2021097131A (en) 2019-12-17 2019-12-17 Dry film resist and manufacturing method of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019227177A JP2021097131A (en) 2019-12-17 2019-12-17 Dry film resist and manufacturing method of printed wiring board

Publications (1)

Publication Number Publication Date
JP2021097131A true JP2021097131A (en) 2021-06-24

Family

ID=76431571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019227177A Pending JP2021097131A (en) 2019-12-17 2019-12-17 Dry film resist and manufacturing method of printed wiring board

Country Status (1)

Country Link
JP (1) JP2021097131A (en)

Similar Documents

Publication Publication Date Title
JP4972189B2 (en) Substrate manufacturing carrier member and substrate manufacturing method using the same
JP2010287742A5 (en)
JP4994988B2 (en) Wiring board manufacturing method
TW201815242A (en) Circuit board with coppercircuit and method for manufacturing same
CN101437367B (en) Method for preparing printed circuit board
JP2010161298A (en) Method for filling conductive paste and method for manufacturing multilayer substrate
JP5177855B2 (en) Wiring board manufacturing method
JP5047906B2 (en) Wiring board manufacturing method
TWI656819B (en) Flexible circuit board manufacturing method
JP4577526B2 (en) Method for manufacturing flexible printed circuit board
JP6169304B1 (en) 3D wiring board, 3D wiring board manufacturing method, 3D wiring board base material
JP2015133342A (en) Wiring board manufacturing method
JP2021097131A (en) Dry film resist and manufacturing method of printed wiring board
TW201813458A (en) Hollow flexible circuit board and method for manufacturing same
JP2017011251A (en) Wiring board and manufacturing method for the same
JP2015037184A (en) Core substrate and manufacturing method of the same
JP5287570B2 (en) Method for manufacturing printed wiring board
US20160381793A1 (en) Wiring board and method for manufacturing the same
TWI573499B (en) Flexible thin printed circuit board manufacturing method
JP4449228B2 (en) Manufacturing method of inspection jig
JP6024019B2 (en) Printed circuit board and manufacturing method thereof
KR20110043898A (en) Manufacturing method of pcb having fine pitch circuit
CN107347230A (en) The preparation method of circuit board
JP2007088232A (en) Method of manufacturing printed wiring board
JP2005019438A (en) Method of manufacturing printed wiring board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240402