JP2021093516A - 集積回路パッケージのためのコンポジットブリッジダイツーダイ相互接続 - Google Patents

集積回路パッケージのためのコンポジットブリッジダイツーダイ相互接続 Download PDF

Info

Publication number
JP2021093516A
JP2021093516A JP2020153362A JP2020153362A JP2021093516A JP 2021093516 A JP2021093516 A JP 2021093516A JP 2020153362 A JP2020153362 A JP 2020153362A JP 2020153362 A JP2020153362 A JP 2020153362A JP 2021093516 A JP2021093516 A JP 2021093516A
Authority
JP
Japan
Prior art keywords
die
integrated circuit
subsequent
passive device
composite bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020153362A
Other languages
English (en)
Inventor
エング チアー ボク
Bok Eng Cheah
エング チアー ボク
チュン ペン コン ジャクソン
Chung Peng Kong Jackson
チュン ペン コン ジャクソン
シオ イン オン ジェニー
Shio Yin Ong Jenny
シオ イン オン ジェニー
ピン オーイ ピン
Ping Ping Ooi
ピン オーイ ピン
リン リム ソク
Seok Ling Lim
リン リム ソク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2021093516A publication Critical patent/JP2021093516A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92133—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】インダクタンスループ及びインピーダンスピークプロファイルのような電力送達問題のない、複数チップ間の高い相互接続密度を有するマルチチップパッケージ（ＭＣＰ）集積回路デバイスを提供する。【解決手段】集積回路（ＩＣ）パッケージ３００において、ＩＣパッケージ基板３４２のダイ面３４３上にあり、第１のＩＣダイ１０と、第２のＩＣダイ２０と、モールド材料３２０内にある受動デバイス３１２及び受動デバイス３６８と、に接触しているコンポジットブリッジダイツーダイ相互接続３３２を備える。モールド材料３２０もまた、ＩＣダイ１０と、ＩＣダイ２０とに接触している。【選択図】図３

Description

本開示は、集積回路デバイスパッケージへの電力送達に関する。
パッケージ内での多数の集積回路チップの集積化は、例えば、複数のチップ間の高い相互接続密度を有するマルチチップパッケージ（ＭＣＰ）集積回路デバイスは、望ましくないインダクタンスループおよびインピーダンスピークプロファイルのような電力送達問題を抱えている。
添付の図面の複数の図において開示される実施形態は、限定としてではなく例として示され、ここでは、同様の参照番号は同様の要素を指し得る。
幾つかの実施形態による集積回路パッケージの一部になるコンポジットブリッジダイツーダイ相互接続の組み立て中の断面正面図１０１である。 一実施形態による更なる組み立て後の、図１Ａに示される組立体の断面正面図である。 一実施形態による更なる処理後の、図１Ｂに示される組立体の断面正面図である。 一実施形態による更なる処理後の、図１Ｃに示される組立体の断面正面図である。 一実施形態による更なる処理後の、図１Ｄに示される組立体の断面正面図である。 一実施形態による、図１Ｅに示される構造の更なる処理後の、集積回路装置におけるコンポジットブリッジダイツーダイ相互接続の断面正面図である。 一実施形態による構造の更なる処理後の、図１Ｆに示される集積回路装置におけるコンポジットブリッジダイツーダイ相互接続の断面正面図である。 一実施形態による構造の更なる処理後の、図１Ｇに示される集積回路装置の一部としてのコンポジットブリッジダイツーダイ相互接続１３２の断面正面図である。 幾つかの実施形態による、図１Ｈに示されるコンポジットブリッジダイツーダイ相互接続を含むＩＣパッケージのような、集積回路パッケージ装置の断面正面図である。 幾つかの実施形態による、図１Ｉに示されるコンポジットブリッジダイツーダイ相互接続を含む集積回路パッケージ装置の上面図である。 集積回路パッケージおよび集積回路ダイとインタフェースで接続するときの、コンポジットブリッジダイツーダイ相互接続の詳細な断面部分である。 一実施形態によるコンポジットブリッジダイツーダイ相互接続を備える集積回路パッケージ装置の断面正面図である。 一実施形態によるコンポジットブリッジダイツーダイ相互接続を備える集積回路パッケージの断面正面図である。 幾つかの実施形態による、図３に示されるコンポジットブリッジダイツーダイ相互接続を含む集積回路パッケージ装置の上面図である。 幾つかの実施形態による、図３に示されるコンポジットブリッジダイツーダイ相互接続を含む集積回路パッケージ装置のような、コンポジットブリッジダイツーダイ相互接続を含む集積回路パッケージ装置の上面図である。 一実施形態によるコンポジットブリッジダイツーダイ相互接続を備える集積回路パッケージ装置の断面正面図である。 幾つかの実施形態による集積回路パッケージ装置にコンポジットブリッジダイツーダイ相互接続を組み立てるための処理フロー図である。 開示される実施形態に対する、上位側デバイス適用の例を示すために含まれる。
開示される実施形態は、集積回路（ＩＣ）パッケージ基板のダイ面に組み立てられるコンポジットブリッジダイツーダイ相互接続を含み、受動デバイスは、ダイ面に搭載される集積回路（ＩＣ）ダイの間のモールド層に位置する。電力送達ネットワーク（ＰＤＮｓ）は容易になり、デカップリングキャパシタのような受動デバイスは、ＩＣダイを有するモールド層であって、コンポジットブリッジダイツーダイ相互接続に組み立てられるモールド層に位置する。そのような受動デバイス相互接続は、受動デバイスの近接した位置によってより速まるデカップリング電力送達問題を容易にする。一実施形態において、キャパシタは、マルチレイヤセラミックキャパシタである。一実施形態において、キャパシタは、シリコンキャパシタである。
ボールグリッドアレイ密度は、入力出力（Ｉ／Ｏ）密度変化に対して容易にされ、ここでは、キープアウトゾーン問題が扱われる。受動デバイスの位置は、集積回路ダイにより近く、集積回路パッケージ基板のリアルエステート問題を和らげ、相互接続密度を増大させる。
電気性能の電力保全性は、低減されたパッケージインダクタンスループによって達成される。デカップリングキャパシタは、電力（Ｖｃｃ）レールおよび接地基準電圧（Ｖｓｓ）に直接結合され、低電力送達ネットワークインピーダンス（ＺＰＤＮ）およびジッタが動作する。
図１Ａは、幾つかの実施形態による集積回路パッケージの一部になるコンポジットブリッジダイツーダイ相互接続の組み立て中の断面正面図１０１である。鉛直方向は、更に開示されるコンポジットブリッジダイツーダイ相互接続の適用と比較して、反転されている。（例えば図１Ｉを参照されたい。）
第１の集積回路（ＩＣ）ダイ１０および後続のＩＣダイ２０は、一実施形態による受動デバイス１１２と共に、キャリア１１０上に固定されている。第１のＩＣダイ１０は、トランジスタ、および、半導体材料で製作された他の能動デバイスを含む、能動層およびメタライゼーション９を有する。同様に、後続のＩＣダイ２０は、能動層およびメタライゼーション１９を有する。
図１Ｂは、一実施形態による更なる組み立て後の、図１Ａに示される組立体１０１の断面正面図１０２である。ドライフィルムレジスト（ＤＦＲ）１１４のようなマスク１１４は、第１のＩＣダイ１０および後続のＩＣダイ２０の複数の部分を覆ってパターン化されており、ＤＦＲは、コンポジットブリッジダイツーダイ相互接続１３２（図１Ｈを参照されたい）への更なる接続のために、より大きな、パッケージ接続ボンドパッド１１６および１１６′を覆い、コンポジットブリッジボンドパッド１１８および１１８′をそれぞれ露出したまま残す。
図１Ｃは、一実施形態による更なる処理後の、図１Ｂに示される組立体１０２の断面正面図１０３である。モールド層１２０は、第１のＩＣダイ１０および後続のＩＣダイ２０の間の空間へ充填され、これにより、受動デバイス１１２は、第１のＩＣダイ１０および後続のＩＣダイ２０の間のモールド層内に位置する。モールド層１２０もまた、接触路を切り開いて相互接続ビアを形成するための準備において、コンポジットブリッジボンドパッド１１８および１１８′を覆う。コンポジットブリッジボンドパッド１１８および１１８′は、より厳しいバンプピッチジオメトリを作成し、これは、コンポジットブリッジダイツーダイ相互接続の実施形態によって容易にされる。
図１Ｄは、一実施形態による更なる処理後の、図１Ｃに示される組立体１０３の断面正面図１０４である。コンポジットブリッジボンドパッド１１８および１１８′に向けて接触路１２２を切り開くための、モールド層１２０のパターニングは達成されている。デカップリングキャパシタ１２０のようなキャパシタ受動デバイス１２０の場合において、個別のアノード接点およびカソード接点に向けて接触路１２４を切り開くための、モールド層１２０のパターニングもまた達成されている。一実施形態において、接触路１２２および１２４を切り開くために、レーザ穴あけ技術が行われる。一実施形態において、接触路１２２および１２４を切り開くために、マスクを介したエッチングまたはパターニングのような、フォトリソグラフィー技術が行われる。一実施形態において、フォトリソグラフィー処理だけでなく、レーザ穴あけも用いられる。
図１Ｅは、一実施形態による更なる処理後の、図１Ｄに示される組立体１０４の断面正面図１０５である。コンポジットブリッジ接触１２６および１２６′は、電気めっき技術などによって接触路１２２（図１Ｄを参照されたい。）へ充填され、その後に続けて、モールド層１２０の上面から材料を除去すべく指向性エッチングが行われる。同様に、受動デバイス接触１２８が同時に、受動デバイス１１２の電極に接触するべく、接触路１２４へ充填される。
一実施形態において、横方向相互接続１３０および１３０′（第１の横方向相互接続１３０および後続の横方向相互接続１３０′）が、受動デバイス１１２をコンポジットブリッジ接触１２６および１２６′に結合する。コンポジットブリッジボンドパッド１１８および１１８′に向けて接触路１２２を切り開くための、モールド層１２０のパターニングは達成されている。キャパシタ受動デバイス１１２の場合において、受動デバイス１１２をコンポジットブリッジボンドパッド１１８および１１８′に結合するための、モールド層１２０のパターニングもまた達成されている。一実施形態において、トレース１３０および１３０′が、接触およびトレースをめっきすることにより、接触１２６および１２８と同時に形成され、その後に続けて、モールド材料１２０の上面に指向性エッチングをマスキングし、その後に続けて、マスクを除去してトレース１３０および１３０′を露わにする。
図１Ｆは、一実施形態による、図１Ｅに示される構造の更なる処理後の、集積回路装置１０６におけるコンポジットブリッジダイツーダイ相互接続１３２の断面正面図である。コンポジットブリッジダイツーダイ相互接続１３２は、受動デバイス１１２をバイパスする導電性トレース１３４（ダイツーダイトレース１３４）と共に、接触１２６および１２６′、受動デバイス接触１２８および横方向相互接続１３０および１３０′を有する。これらの構造は、受動デバイス１１２をコンポジットブリッジダイツーダイ相互接続１３２に結合し、非限定的な例として、例えば導電性トレース１３４を支持する、層間誘電体１３６および１３８が存在する。
図１Ｇは、一実施形態による構造の更なる処理後の、図１Ｆに示される集積回路装置１０６におけるコンポジットブリッジダイツーダイ相互接続１３２の断面正面図である。ＩＣ装置１０７は、コンポジットブリッジダイツーダイ相互接続１３２に組み立てられる更なる構造を有する。これらは、第１のＩＬＤ１３６および後続のＩＬＤ１３８のような、層間誘電体層（ＩＬＤｓ）を含む。更なる構造は、集積回路パッケージ基板のダイ面上に固定されるであろう導電性遮蔽１４０を有する。示されるように、導電性遮蔽１４０は、専有領域を、コンポジットブリッジボンドパッド１１８および１１８′上へと、および、受動デバイス１１２上へと、突出させる。導電性遮蔽１４０は、例えば１３０、１３０′および１３４や、集積回路パッケージ基板（例えば図１ＨにおけるＩＣパッケージ基板１４２を参照されたい）のすぐ近くの任意の導電性トレースおよびビアといった、幾つかの導電性トレース間の電磁結合からの保護を提供する。
図１Ｈは、一実施形態による構造の更なる処理後の、図１Ｇに示される集積回路装置１０７の一部としてのコンポジットブリッジダイツーダイ相互接続１３２の断面正面図である。
集積回路パッケージ１０８は、ＩＣダイ１０および２０と、ＩＣダイ１０および２０を結合するコンポジットブリッジダイツーダイ相互接続１３２と、反転されて、一実施形態によるＩＣパッケージ基板１４２のダイ面１４３上へと固定されている組立体とを備える。コンポジットブリッジダイツーダイ相互接続１３２は、第１のＩＣダイ１０および後続のＩＣダイ２０のそれぞれの面上でパッケージ接続ボンドパッド１１６および１１６′を露出させ、コンポジットブリッジダイツーダイ相互接続１３２は、コンポジットブリッジボンドパッド１１８および１１８′と接触する。
より大きなボンドパッド１１６および１１６′は、ダイ面電気バンプ１１７および１１７′にそれぞれ信頼接続されており、当接続は、ＩＣパッケージダイ面１４３上で開始するもの、または、キャリア１１０（図１Ｇを参照されたい。）の除去後、且つ、ＩＣダイ１０および２０ならびにコンポジットブリッジダイツーダイ相互接続１３２の反転後に、個別のより大きなボンドパッド１１６および１１６′に予め取り付けられるもの、の何れかであってもよい。任意のイベントにおいて、ダイ面電気バンプ１１７および１１７′によって生成されるスタンドオフは、ダイ面１４３上へのリフロー後に、コンポジットブリッジダイツーダイ相互接続１３２のスタンドオフを受け入れる。
一実施形態において、ＩＣパッケージ基板１４２は、剛性のためにコア層１４４を備える。コア層１４４の上方および下方において、ビルドアップ層１４６は、パッケージビア１４８およびトレース１５０のような相互接続を受け入れて、ＩＣパッケージ基板１４２のランド面１４１上のピンアウト接続だけでなく、コンポジットブリッジダイツーダイ相互接続１３２を備える集積回路（ＩＣ）ダイ１０および２０を電気バンプアレイ１５２に相互接続することを容易にする有機層を有する。一実施形態において、有機層１４６は、エポキシポリマ樹脂およびシリカ微粒子材料のコンポジットから製作される。一実施形態において、トレース１５０の幅は、５μｍから４０μｍの範囲にある。一実施形態において、ＩＣパッケージ基板１４２は、パッケージのｚ方向高さ（または厚さ）を低減するために、コア層１４４を除外してもよい。任意のイベントにおいて、コンポジットブリッジダイツーダイ相互接続１３２は、追加のｚ方向高さを必要とするであろうシリコンブリッジインターポーザの必要性を除去する。更に、コンポジットブリッジダイツーダイ相互接続１３２はまた、ＩＣダイ１０および２０の下において、有用なダイ下のリアルエステートを占有するであろう埋め込み型マルチダイ相互接続ブリッジ（ＥＭＩＢ）のようなシリコンブリッジの必要性も除去する。
図１Ｉは、幾つかの実施形態による、図１Ｈに示されるコンポジットブリッジダイツーダイ相互接続１３２を含むＩＣパッケージのような、集積回路パッケージ装置１００の断面正面図である。第１のＩＣダイ１０および後続のＩＣダイ２０と、コンポジットブリッジダイツーダイ相互接続１３２と、受動デバイス１１２とを備える装置１００は、ＩＣパッケージ基板１４２のダイ面１４３上に固定される。アンダーフィル塊１５４が、ＩＣダイ１０および２０の下のダイ面１４３上へと、また、コンポジットブリッジダイツーダイ相互接続１３２に接触するべく、流し込まれている。
受動デバイス１１２がデカップリングキャパシタ１１２である場合において、電力保全性を改善することは、キャパシタ１１２と、サービス提供しているＩＣダイとの間の短縮されたループインダクタンスによって可能になり、これにより、直流（ＤＣ）負荷線性能に有用であって、結果的には、ＩＣダイ、および、一部がＩＣダイである任意のコンピューティングシステムのコンピューティング性能にも有用である、中断されない電流フローを容易にする。
受動デバイス１１２がデカップリングキャパシタ１１２である場合において、受動デバイス１１２は、コンポジットブリッジダイツーダイ相互接続１３２内の、幾つかの導電性トレースの接地（Ｖｓｓ）部分、および、電源（Ｖｃｃ）に結合される。コンポジットブリッジダイツーダイ相互接続１３２内の他の導電性トレースおよびビアは、データ送信接続のようなシグナル接続として用いられる。
一実施形態において示されるように、ＩＣダイ１０および２０ならびにコンポジットブリッジダイツーダイ相互接続１３２を保持するＩＣパッケージ基板１４２は、マザーボード１５６またはプリント配線基板１５６のような基板１５６に向かって運ばれてきている。電気接触は、１つのバンプが参照番号１５２によって示されている電気バンプアレイによって形成される。一実施形態において、基板１５６は、基板１５６上のコンポーネントに、物理的に隔離するための保護および電気的に隔離するための保護のうちの少なくとも１つを提供する外部シェル１５７を有する。例えば、外部シェル１５７は、通信デバイスのようなハンドヘルドコンピューティングシステムの一部である、基板１５６の一体的な部分である。一実施形態において、外部シェル１５７は、ドローンのようなモバイルコンピューティングプラットフォームの外部の一部である、基板１５６の一体的な部分である。
図１Ｊは、幾つかの実施形態による、図１Ｉに示されるコンポジットブリッジダイツーダイ相互接続を含む集積回路パッケージ装置１００の上面図１０９である。図１Ｉに示される断面正面図は、図１Ｊにおける区切り線Ａ−Ａ′から取られたものであってもよい。基板１５６は不図示としている。ダイ面１４３は、第１のＩＣダイ１０および後続のＩＣダイ２０と、ＩＣダイ１０および２０の間のモールド材料において幾つかの受動デバイスを有するコンポジットブリッジダイツーダイ相互接続１３２と、を支持する。
一実施形態において、受動デバイス１１２は、第１のキャパシタ１１２であり、後続の受動デバイス１５８は、コンポジットブリッジダイツーダイ相互接続１３２へと結合する、後続のキャパシタ１５８である。ここでは受動デバイス１１２がモールド材料１２０における第１の受動デバイスであり、更なる受動デバイスは、幾つかの実施形態に従って、後続の受動デバイス１５８と、第３の受動デバイス１６０と、第４の受動デバイス１６２と、第５の受動デバイス１６４とを含む。幾つかの受動デバイスはモールド材料１２０の中にあり、それらは、コンポジットブリッジダイツーダイ相互接続１３２の一体的な部分であり、これにより、幾つかの受動デバイスは、ＩＣパッケージ基板１４２に埋め込まれることを必要とすることなく、ＩＣダイ１０および２０を支持する。
一実施形態において、受動デバイスはデカップリングキャパシタ１１２、１５８、１６０、１６２および１６４である。一実施形態において、キャパシタのサブセットは、第１のキャパシタ１１２および１５８用の１．０ボルトパワーレール、並びに、キャパシタ１６０、１６２および１６４用の１．５Ｖパワーレールのような、異なる電位のパワーレールに別個に結合される。一実施形態において、キャパシタは、２０μｍから５００μｍの範囲にある厚みを有する。一実施形態において、示されている少なくとも１つの受動デバイスは、レジスタである。一実施形態において、示されている少なくとも１つの受動デバイスは、インダクタである。
一実施形態において、第１の集積回路ダイ１０は、カリフォルニアのサンタクララのインテルコーポレーションによって形成されるプロセッサのような中央処理装置である。一実施形態において、後続のＩＣダイ２０はグラフィクスプロセッサ２０である。一実施形態において、第１のＩＣダイ１０は、バンプアレイ１１７および１１７′（図１Ｉを参照されたい。）と共に、７０マイクロメートル（μｍ）から１５０μｍの範囲のバンプピッチジオメトリで、ダイ面１４３上へと押し付けられる。
図１Ｋは、集積回路パッケージおよび集積回路ダイとインタフェースで接続するときの、コンポジットブリッジダイツーダイ相互接続の詳細な断面部分である。詳細な部分は、例えば図１Ｉに示される集積回路パッケージ装置１００から取られたものであってもよい。能動デバイスおよびメタライゼーション９および１９が、個別のＩＣダイ１０および２０において、個別の能動デバイス８および１８と共に、更に示される。
図２は、一実施形態によるコンポジットブリッジダイツーダイ相互接続２３２を備える集積回路パッケージ装置２００の断面正面図である。ＩＣパッケージ２００は、それぞれ、第１のＩＣダイ１０および後続のＩＣダイ２０と、コンポジットブリッジダイツーダイ相互接続２３２と、ＩＣダイ１０および２０の間のモールド層２２０内に位置する受動デバイス２１２とを備え、その一方で、ＩＣダイ１０および２０ならびにコンポジットブリッジダイツーダイ相互接続２３２は、ＩＣパッケージ基板２４２のダイ面２４３上に固定される。アンダーフィル塊２５４は、ＩＣダイ１０および２０の下のダイ面２４３上へと、またコンポジットブリッジダイツーダイ相互接続２３２に接触するべく、流し込まれている。
一実施形態において、ランド面受動デバイス２６６が「オポッサム」スタイルで、ＩＣパッケージ基板２４２のランド面２４１上に搭載される。ランド面受動デバイス２６６は、鉛直パッケージ相互接続（ＶＰＩｓ）によって、ランド面２４１から実質的に鉛直方向に、ダイ面２４３に結合され、且つ、コンポジットブリッジダイツーダイ相互接続２３２の中へ結合される。一実施形態によれば、キャパシタ２１２と連携して、ランド面キャパシタ２６６は、改良された電力源ノイズ抑圧を提供する。一実施形態において、受動デバイス２１２はレジスタである。
電気バンプ２１７および２１７′は、ＩＣダイ１０および２０をＩＣパッケージ基板２４２に結合するのを助ける。電気バンプ２１７および２１７′は、有用になるようコンポジットブリッジダイツーダイ相互接続２３２をダイ面２４３上に固定するためのダイ面２４３上へのリフロー後に、スタンドオフを生成する。
一実施形態において、ＩＣパッケージ基板２４２は、剛性のためにコア層２４４を備える。コア層２４４の上方および下方において、ビルドアップ層２４６は、パッケージビア２４８およびトレース２５０のような相互接続を受け入れて、ＩＣパッケージ基板２４２のランド面２４１上のピンアウト接続だけでなく、コンポジットブリッジダイツーダイ相互接続２３２を備える集積回路（ＩＣ）ダイ１０および２０を電気バンプアレイ２５２に相互接続することを容易にする有機層を有する。一実施形態において、有機層２４６は、エポキシポリマ樹脂およびシリカ微粒子材料のコンポジットから製作される。一実施形態において、トレース２５０の幅は、５μｍから４０μｍの範囲にある。一実施形態において、ＩＣパッケージ基板２４２は、パッケージのｚ方向高さ（または厚さ）を低減するために、コア層２４４を除外してもよい。
一実施形態において示されるように、ＩＣダイ１０および２０ならびにコンポジットブリッジダイツーダイ相互接続２３２を保持するＩＣパッケージ基板２４２は、マザーボード２５６またはプリント配線基板２５６のような基板２５６に向かって運ばれており、ランド面受動デバイス２６６は、ランド面２４１からダイ面２４３に向かう、コンポジットブリッジダイツーダイ相互接続２３２の中への、貫通パスを有する。
一実施形態において、基板２５６は、基板２５６上のコンポーネントに、物理的に隔離するための保護および電気的に隔離するための保護のうちの少なくとも１つを提供する外部シェル２５７を有する。
図３は、一実施形態によるコンポジットブリッジダイツーダイ相互接続３３２を備える集積回路パッケージ３００の断面正面図である。ＩＣパッケージ３００は、それぞれ、第１のＩＣダイ１０および後続のＩＣダイ２０と、コンポジットブリッジダイツーダイ相互接続３３２と、ＩＣダイ１０および２０の間のモールド層３２０内に位置する上部受動デバイス３１２とを備え、その一方で、ＩＣダイ１０および２０ならびにコンポジットブリッジダイツーダイ相互接続３３２は、ＩＣパッケージ基板３４２のダイ面３４３上に固定される。アンダーフィル塊３５４が、ＩＣダイ１０および２０の下のダイ面３４３上へと、また、コンポジットブリッジダイツーダイ相互接続３３２に接触するべく、流し込まれている。
一実施形態において、内部受動デバイス３６８は、第１の上部受動デバイス３１２が内部受動デバイス３６８に「跨がっている」ような様式で搭載され、その一方で、受動デバイス３１２および３６８のそれぞれは、コンポジットブリッジダイツーダイ相互接続３３２に接触している。任意のイベントにおいて、モールド材料３２０と共に、積み重ねられた受動コンポーネント３１２および３６８は、互いから分離されている。
一実施形態において、第１のＩＣダイ１０は、メモリダイのような第１の裏面ダイチップレット１１を能動層およびメタライゼーション２９に伝えるシリコン貫通ビア（ＴＳＶ）３７０を有する。同様に、第１のＩＣダイ、後続の裏面ダイチップレット１２もまた第１のＩＣダイ１０上にあり、ＴＳＶを通じて結合される。一実施形態において、後続のＩＣダイ２０は、メモリダイのような第１の裏面ダイチップレット２１を能動層およびメタライゼーション３９に伝えるシリコン貫通ビア（ＴＳＶ）３７２を有する。同様に、後続のＩＣダイ、後続の裏面ダイチップレット２２もまた、後続のＩＣダイ２０上にあり、ＴＳＶを通じて結合される。
第１の電気バンプ３１７および後続の電気バンプ３１７′は、個別の第１のＩＣダイ１０および後続のＩＣダイ２０を、ＩＣパッケージ基板３４２に結合するのを助ける。電気バンプ３１７および３１７′は、有用になるようコンポジットブリッジダイツーダイ相互接続３３２をダイ面３４３上に固定するためのダイ面３４３上へのリフロー後に、スタンドオフを生成する。
一実施形態において、ＩＣパッケージ基板３４２は、剛性のためにコア層３４４を備える。コア層３４４の上方および下方において、ビルドアップ層３４６は、パッケージビア３４８およびトレース３５０のような相互接続を受け入れて、ＩＣパッケージ基板３４２のランド面３４１上のピンアウト接続だけでなく、コンポジットブリッジダイツーダイ相互接続３３２を備える集積回路（ＩＣ）ダイ１０および２０を電気バンプアレイ３５２に相互接続することを容易にする有機層を有する。一実施形態において、有機層３４６は、エポキシポリマ樹脂およびシリカ微粒子材料のコンポジットから製作される。一実施形態において、トレース３５０の幅は、５μｍから４０μｍの範囲にある。一実施形態において、ＩＣパッケージ基板３４２は、パッケージのｚ方向高さ（または厚さ）を低減するために、コア層３４４を除外してもよい。
一実施形態において示されるように、ＩＣダイ１０および２０ならびにコンポジットブリッジダイツーダイ相互接続３３２を保持するＩＣパッケージ基板３４２は、マザーボード３５６またはプリント配線基板３５６のような基板３５６に向かって運ばれてきている。
一実施形態において、基板３５６は、基板３５６上のコンポーネントに、物理的に隔離するための保護および電気的に隔離するための保護のうちの少なくとも１つを提供する外部シェル３５７を有する。
図３Ａは、幾つかの実施形態による、図３に示されるコンポジットブリッジダイツーダイ相互接続を含む集積回路パッケージ装置３００の上面図３０１である。図３に示される断面正面図は、図３Ａにおける区切り線Ａ−Ａ′から取られたものであってもよい。基板３５６は不図示としている。ダイ面３４３は、第１のＩＣダイ１０および後続のＩＣダイ２０と、ＩＣダイ１０および２０の間のモールド層３２０において幾つかの受動デバイスを有するコンポジットブリッジダイツーダイ相互接続３３２と、を支持する。
平面図において、第１のＩＣダイ１０は、幾つかのチップレット１１、１１′、１２および１２′を保持し、後続のＩＣダイ２０は、幾つかのチップレット２１、２１′、２２および２２′を保持する。
平面図において、内部受動デバイス３６８（図３を参照されたい。）は、第１の上部受動デバイス３１２によって見え難くされる。一実施形態において、受動デバイス３１２は、第１のキャパシタ３１２であり、後続の受動デバイス３５８は、コンポジットブリッジダイツーダイ相互接続３３２へと結合する、後続のキャパシタ３５８である。一実施形態において、後続の内部受動デバイスは、後続の受動デバイス３５８の下方に配置される。ここでは受動デバイス３１２がモールド材料３２０における第１の受動デバイスであり、更なる受動デバイスは、幾つかの実施形態に従って、後続の受動デバイス３５８と、第３の受動デバイス３６０と、第４の受動デバイス３６２と、第５の受動デバイス３６４とを含む。一実施形態において、複数の上部受動デバイスのうちの少なくとも２つは、１つの内部受動デバイスに跨がっており、例えば、図３に示されるように、第１の受動デバイス３１２および後続の受動デバイス３５８はそれぞれ、第１の内部受動デバイス３６８に跨がっている。一実施形態において、示されるように、２つより多くの内部受動デバイスが、幾つかの上部受動デバイスの下方にある。一実施形態において、示されるように、３つより多くの内部受動デバイスが、幾つかの上部受動デバイスの下方にある。一実施形態において、示されるように、４つより多くの内部受動デバイスが、幾つかの上部受動デバイスの下方にある。
幾つかの上部受動デバイスおよび内部受動デバイスの実施形態は、モールド材料３２０の中にあり、それらは、コンポジットブリッジダイツーダイ相互接続３３２の一体的な部分であり、これにより、幾つかの上部受動デバイスおよび内部受動デバイスは、ＩＣパッケージ基板３４２に埋め込まれることを必要とすることなく、ＩＣダイ１０および２０を支持する。
一実施形態において、幾つかの受動デバイスは、デカップリングキャパシタ３１２、３５８、３６０、３６２および３６４であり、幾つかの内部受動デバイス実施形態もまたデカップリングキャパシタである。一実施形態において、キャパシタのサブセットは、第１のキャパシタ３１２および後続のキャパシタ３５８用の１．０ボルトパワーレール、および、キャパシタ３６０、３６２および３６４用の１．５Ｖパワーレールのような、異なる電位のパワーレールに別個に結合される。一実施形態において、幾つかの内部受動デバイスは、１．０Ｖパワーレールに対して、同じパワーレール接続を有し、使用する。一実施形態において、幾つかの内部受動デバイスのサブセットは、１．０Ｖパワーレールに対して、同じパワーレール接続を有して使用し、幾つかの内部受動デバイスのサブセットは、１．０Ｖよりも高い利用又は１．０Ｖよりも低い利用の何れかに対して、パワーレール接続を有する。一実施形態において、キャパシタは、２０μｍから５００μｍの範囲の厚さを有し、内部キャパシタは、内部キャパシタに跨がっているキャパシタの幅又は長さより小さな幅又は長さを有する。
一実施形態において、第１の集積回路ダイ１０は、カリフォルニアのサンタクララのインテルコーポレーションによって形成されるプロセッサのような中央処理装置である。一実施形態において、後続のＩＣダイ２０はグラフィクスプロセッサ２０である。一実施形態において、第１のＩＣダイ１０は、ダイ１１および１１′のような１つよりも多いＴＳＶ接続メモリダイを支持するプロセッサダイである。一実施形態において、後続のＩＣダイ２０は、ダイ２１および２１′のような１つよりも多いＴＳＶ接続メモリダイを支持するグラフィクスプロセッサダイである。
一実施形態において、第１のＩＣダイ１０は、バンプアレイ３１７および３１７′（図３を参照されたい。）と共に、７０マイクロメートル（μｍ）から１５０μｍの範囲のバンプピッチジオメトリで、ダイ面３４３上へと押し付けられる。
図３Ｂは、幾つかの実施形態による、図３に示されるコンポジットブリッジダイツーダイ相互接続を含む集積回路パッケージ装置３００のような、コンポジットブリッジダイツーダイ相互接続を含む集積回路パッケージ装置の上面図３０２である。図３に示される断面正面図は、図３Ｂにおける区切り線Ｂ−Ｂ′から取られたものであってもよい。基板３５６は不図示としている。一実施形態において、第１の受動デバイス３１２は、第１の内部受動デバイス３６８を跨る（図３を参照されたい。）。一実施形態において、第１の受動デバイス３１２は、図４に示されるように、第１の下部受動デバイス４７６の上に固定される。
ダイ面３４３は、第１のＩＣダイ１０および後続のＩＣダイ２０と、ＩＣダイ１０および２０の間のモールド層３２０において幾つかの受動デバイスを有するコンポジットブリッジダイツーダイ相互接続３３２と、を支持する。更に、第３のＩＣダイ３０および第４のＩＣダイ４０もまた、ＩＣパッケージ基板３４２のダイ面３４３上にある。
平面図において、第１のＩＣダイ１０は、幾つかのチップレット１１および１２を保持し、後続のＩＣダイ２０は、幾つかのチップレット２１および２２を保持する。
平面図において、第１の受動デバイス３１２、後続の受動デバイス３５８および第３の受動デバイス３６０は、モールド材料３２０内にあり、コンポジットブリッジダイツーダイ相互接続３３２に接触している。一実施形態において、第４の受動デバイス３６２は、第１のＩＣダイ１０および第４のＩＣダイ４０の間におけるモールド材料３２０内にある。一実施形態において、第５の受動デバイス３６４は、第１のＩＣダイ１０および第４のＩＣダイ４０の間におけるモールド材料３２０内にあり、また、後続の受動デバイス３５８に隣接する。一実施形態において、第６の受動デバイス３６８は、後続のＩＣダイ２０および第４のＩＣダイ４０の間におけるモールド材料３２０内にあり、また、後続の受動デバイス３５８に隣接する。一実施形態において、第７の受動デバイス３７４は、後続のＩＣダイ２０および第４のＩＣダイ４０の間におけるモールド材料３２０内にあり、また、第６の受動デバイス３６８に隣接する。
幾つかの受動デバイスの実施形態は、モールド材料３２０の中にあり、それらは、コンポジットブリッジダイツーダイ相互接続３３２の一体的な部分であり、これにより、幾つかの受動デバイスは、ＩＣパッケージ基板３４２に埋め込まれることを必要とすることなく、ＩＣダイ１０、２０、３０および４０を支持する。
一実施形態において、幾つかの受動デバイスは、デカップリングキャパシタ３１２、３５８、３６０、３６２、３６４、３６８および３７４である。一実施形態において、キャパシタのサブセットは、キャパシタ３１２および３５８用の１．０ボルトパワーレール、および、キャパシタ３６０、３６２および３６４用の１．５Ｖパワーレールのような、異なる電位のパワーレールに別個に結合される。一実施形態において、幾つかの受動デバイスは、１．０Ｖパワーレールに対して、同じパワーレール接続を有し、使用する。一実施形態において、幾つかの受動デバイス３６８および３７４のサブセットは、１．０Ｖパワーレールに対して、同じパワーレール接続を有して使用し、幾つかの受動デバイス３６８および３７４のサブセットは、１．０Ｖよりも高い利用又は１．０Ｖよりも低い利用の何れかに対して、パワーレール接続を有する。一実施形態において、キャパシタは、２０μｍから５００μｍの範囲にある厚みを有する。
一実施形態において、第１の集積回路ダイ１０は、カリフォルニアのサンタクララのインテルコーポレーションによって形成されるプロセッサのような中央処理装置である。一実施形態において、後続のＩＣダイ２０はグラフィクスプロセッサ２０である。一実施形態において、第３のＩＣダイ３０は、プラットフォームコントローラハブ３０である。一実施形態において、第４のＩＣダイ４０は、ベースバンドプロセッサ４０である。一実施形態において、幾つかのダイ１０、２０、３０および４０は、ＣＰＵ、ＧＰＵ、メモリ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、およびベースバンドプロセッサの機能を有する。
一実施形態において、第１のＩＣダイ１０は、ダイ１１および１２のような１つよりも多いＴＳＶ接続メモリダイを支持するプロセッサダイである。一実施形態において、後続のＩＣダイ２０は、ダイ２１および２２のような１つよりも多いＴＳＶ接続メモリダイを支持するグラフィクスプロセッサダイである。
一実施形態において、第１のＩＣダイ１０は、バンプアレイ３１７および３１７′（図３を参照されたい。）と共に、７０マイクロメートル（μｍ）から１５０μｍの範囲のバンプピッチジオメトリで、ダイ面３４３上へと押し付けられる。
示される一実施形態において、コンポジットブリッジダイツーダイ相互接続３３２は、ダイツーダイブリッジ３３２であり、ここでは、図１Ｇに示されるダイツーダイトレース１３４と同様に、幾つかのダイの配列が直接接続される。例えば、コンポジットブリッジダイツーダイ相互接続３３２は、任意の隣接するＩＣダイ間の、例えば不同な実施形態では、ＩＣダイ１０および２０間、ＩＣダイ１０および３０間、ＩＣダイ１０および４０間、ＩＣダイ２０および４０間、および、ＩＣダイ２０および３０間の、ダイツーダイトレースを有する。更に、且つ、図１ＧにおけるＩＣダイ１０および２０を結合するダイツーダイトレース１３４と同様に、コンポジットブリッジダイツーダイ相互接続３３２におけるダイツーダイトレースが、第３及び第４のＩＣダイ３０および４０を結合する。
図４は、一実施形態によるコンポジットブリッジダイツーダイ相互接続４３２を備える集積回路パッケージ装置４００の断面正面図である。ＩＣパッケージ４００は、それぞれ、第１のＩＣダイ１０および後続のＩＣダイ２０と、コンポジットブリッジダイツーダイ相互接続４３２と、ＩＣダイ１０および２０の間のモールド層４２０内に位置する上部受動デバイス４１２とを備え、その一方で、ＩＣダイ１０および２０ならびにコンポジットブリッジダイツーダイ相互接続４３２は、ＩＣパッケージ基板４４２のダイ面４４３上に固定される。アンダーフィル塊４５４が、ＩＣダイ１０および２０の下のダイ面４４３上へと、また、コンポジットブリッジダイツーダイ相互接続４３２に接触するべく、流し込まれている。
一実施形態において、下部受動デバイス４７６は、第１の上部受動デバイス４１２が下部受動デバイス４７６の上方且つ上面に（例えば直接的に半田付けされて接触した状態で）あるような様式で搭載され、その一方で、下部受動デバイス４７６は、コンポジットブリッジダイツーダイ相互接続４３２に接触している。
一実施形態において、第１のＩＣダイ１０は、メモリダイのような第１の裏面ダイチップレット１１を能動層およびメタライゼーション４９に伝えるシリコン貫通ビア（ＴＳＶ）４７０を有する。同様に、第１のＩＣダイ、後続の裏面ダイチップレット１２もまた第１のＩＣダイ１０上にあり、ＴＳＶを通じて結合される。一実施形態において、後続のＩＣダイ２０は、メモリダイのような第１の裏面ダイチップレット２１を能動層およびメタライゼーション４９に伝えるシリコン貫通ビア（ＴＳＶ）４７２を有する。同様に、後続のＩＣダイ、後続の裏面ダイチップレット２２もまた、後続のＩＣダイ２０上にあり、ＴＳＶを通じて結合される。
電気バンプ４１７および４１７′は、ＩＣダイ１０および２０をＩＣパッケージ基板４４２に結合するのを助ける。電気バンプ４１７および４１７′は、有用になるようコンポジットブリッジダイツーダイ相互接続４３２をダイ面４４３上に固定するためのダイ面４４３上へのリフロー後に、スタンドオフを生成する。
一実施形態において、ＩＣパッケージ基板４４２は、剛性のためにコア層４４４を備える。コア層４４４の上方および下方において、ビルドアップ層４４６は、パッケージビア４４８およびトレース４５０のような相互接続を受け入れて、ＩＣパッケージ基板４４２のランド面４４１上のピンアウト接続だけでなく、コンポジットブリッジダイツーダイ相互接続４３２を備える集積回路（ＩＣ）ダイ１０および２０を電気バンプアレイ４５２に相互接続することを容易にする有機層を有する。一実施形態において、有機層４４６は、エポキシポリマ樹脂およびシリカ微粒子材料のコンポジットから製作される。一実施形態において、トレース４５０の幅は、５μｍから４０μｍの範囲にある。一実施形態において、ＩＣパッケージ基板４４２は、パッケージのｚ方向高さ（または厚さ）を低減するために、コア層４４４を除外してもよい。
一実施形態において示されるように、ＩＣダイ１０および２０ならびにコンポジットブリッジダイツーダイ相互接続４３２を保持するＩＣパッケージ基板４４２は、マザーボード４５６またはプリント配線基板４５６のような基板４５６に向かって運ばれてきている。
一実施形態において、基板４５６は、基板４５６上のコンポーネントに、物理的に隔離するための保護および電気的に隔離するための保護のうちの少なくとも１つを提供する外部シェル４５７を有する。
ここで、図４に示されるコンポジットブリッジダイツーダイ相互接続４３２を備える集積回路パッケージ４００はまた、それぞれが図３および３Ａにおける第１の上部受動デバイス３１２および第１の内部受動デバイス３５８と置き換える形で、上部および下部受動デバイス、例えば図４における４１２および４７６を備えた状態で、図３Ａに従って表示されてもよいことが理解され得る。従って、図３および３Ａにおける幾つかのキャパシタに対して記述される幾つかの異なる電圧定格が、図４における、直列に定格として決められている複数の等価なキャパシタに、キャパシタ４１２および４７６が直接接触しているという制限条件下で、マッピングされてもよい。
ここで、図４に示されるコンポジットブリッジダイツーダイ相互接続４３２を備える集積回路パッケージ４００はまた、図３Ｂにおける、積み重ねられた上部および下部キャパシタを有する幾つかのキャパシタ３１２、３５８および３６０と置き換える形で、上部および下部受動デバイス、例えば図４における４１２および４７６を備えた状態で、図３Ｂに従って表示されてもよいことが理解され得る。従って、図３Ｂにおける幾つかのキャパシタに対して記述される幾つかの異なる電圧定格が、図４における、直列に定格として決められている複数の等価なキャパシタに、キャパシタ４１２および４７６が直接接触しているという制限条件下で、マッピングされてもよい。
図５は、幾つかの実施形態による集積回路パッケージ装置にコンポジットブリッジダイツーダイ相互接続を組み立てる処理フロー図である。
段階５１０において、処理は、コンポジットブリッジダイツーダイ相互接続を、第１のＩＣダイ上および後続のＩＣダイ上へと組み立て、且つ、第１のＩＣダイおよび後続のＩＣダイの間の受動デバイスに組み立てる段階を備える。非限定的な例示的実施形態において、図１Ｇにおける、第１のＩＣダイ１０および後続のＩＣダイ２０、ならびに、コンポジットブリッジダイツーダイ相互接続１３２は、モールド層１２０を用いることによって、受動デバイス１１２と共に組み立てられる。
段階５２０において、処理は、コンポジットブリッジダイツーダイ相互接続を集積回路パッケージ基板に組み立てる段階を備える。非限定的な例示的実施形態において、ＩＣダイ１０および２０と、コンポジットブリッジダイツーダイ相互接続１３２と、受動デバイス１１２とを備える集積回路デバイス装置は、図１Ｈに示されるように、ＩＣパッケージ基板１４２のダイ面１４３上のバンプ１１７および１１７′上へと固定される。ここで、それぞれの開示される配列を備える、図１Ａ等、２、３、３Ａ、３Ｂおよび４に示されるＩＣデバイスパッケージの何れかは、ＩＣパッケージ基板のダイ面側に組み立てられてもよいことが理解され得る。
段階５３０において、処理は、コンポジットブリッジダイツーダイ相互接続を備えるＩＣパッケージをコンピューティングシステムに組み立てる段階を備える。非限定的な例示的実施形態において、図６に示されるコンピューティングシステム６００が用いられる。
図６は、開示される実施形態に対する、上位側デバイス適用の例を示すために含まれる。コンポジットブリッジダイツーダイ相互接続の実施形態は、コンピューティングシステムの幾つかの部分に見られ得る。一実施形態において、コンポジットブリッジダイツーダイ相互接続の実施形態は、セルラー通信タワーに固着されるような通信装置の一部となり得る。一実施形態において、コンピューティングシステム６００は、これに限定されないが、デスクトップコンピュータを含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、ラップトップコンピュータを含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、タブレットを含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、ノートブックコンピュータを含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、パーソナルデジタルアシスタント（ＰＤＡ）を含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、サーバを含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、ワークステーションを含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、セルラー電話を含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、モバイルコンピューティングデバイスを含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、スマートフォンを含む。一実施形態において、コンピューティングシステム６００は、これに限定されないが、インターネット電気機器を含む。コンポジットブリッジダイツーダイ相互接続の実施形態を有する小型電子デバイスを備える他のタイプのコンピューティングデバイスが構成されてもよい。
一実施形態において、プロセッサ６１０は、１又は複数のプロセッシングコア６１２および６１２Ｎを備え、６１２Ｎは、プロセッサ６１０内にあるＮ番目のプロセッサコアを表し、Ｎは正の整数である。一実施形態において、電子デバイスシステム６００は、６１０および６０５を含む多数のプロセッサを有するコンポジットブリッジダイツーダイ相互接続の実施形態を用いており、プロセッサ６０５は、プロセッサ６１０の論理回路と同様の又は同一の論理回路を有する。一実施形態において、プロセッシングコア６１２は、これに限定されないが、命令をフェッチするプリフェッチ論理回路、命令をデコードするデコード論理回路、命令を実行する実行論理回路、等を有する。一実施形態において、プロセッサ６１０は、システム６００における集積回路パッケージ基板上のコンポジットブリッジダイツーダイ相互接続要素のための複数の命令およびデータの少なくとも１つをキャッシュするキャッシュメモリ６１６を有する。キャッシュメモリ６１６は、１又は複数のレベルのキャッシュメモリを含む階層構造へ組織されてもよい。
一実施形態において、プロセッサ６１０は、プロセッサ６１０が、揮発性メモリ６３２および不揮発性メモリ６３４の少なくとも１つを含むメモリ６３０へアクセスおよび通信することを可能にする機能を実行するよう動作可能なメモリコントローラ６１４を備える。一実施形態において、プロセッサ６１０は、メモリ６３０およびチップセット６２０と結合されている。一実施形態において、チップセット６２０は、例えば図１Ａ等、２、３、３Ａ、３Ｂおよび４に示されるコンポジットブリッジダイツーダイ相互接続の実施形態の一部である。
プロセッサ６１０はまた、無線シグナルを伝送すること及び受信することの少なくとも１つを実行するように構成された任意のデバイスと通信する無線アンテナ６７８に結合されていてもよい。一実施形態において、無線アンテナインタフェース６７８は、これに限定されないが、ＩＥＥＥ８０２．１１規格とその関連ファミリ、ＨｏｍｅＰｌｕｇ ＡＶ（ＨＰＡＶ）、超広帯域無線システム（ＵＷＢ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＷｉＭＡＸ（登録商標）、または、任意の形態の無線通信プロトコルに従って動作する。
一実施形態において、揮発性メモリ６３２は、これに限定されないが、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ラムバスダイナミックランダムアクセスメモリ（ＲＤＲＡＭ）、および／または、任意の他のタイプのランダムアクセスメモリデバイスを含む。不揮発性メモリ６３４は、これに限定されないが、フラッシュメモリ、相変化メモリ（ＰＣＭ）、リードオンリメモリ（ＲＯＭ）、電気的消去可能なプログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、または、任意の他のタイプの不揮発性メモリデバイスを含む。
メモリ６３０は、プロセッサ６１０によって実行される情報および命令を格納する。一実施形態において、メモリ６３０はまた、プロセッサ６１０が命令を実行している間に、テンポラリ変数または他の中間情報を格納してもよい。示される実施形態において、チップセット６２０は、ポイントツーポイント（ＰｔＰまたはＰ−Ｐ）インタフェース６１７および６２２を介してプロセッサ６１０と接続する。これらＰｔＰの実施形態の何れかは、本開示において記述されるコンポジットブリッジダイツーダイ相互接続の実施形態を用いることによって達成されてもよい。チップセット６２０は、プロセッサ６１０が、システム６００におけるコンポジットブリッジダイツーダイ相互接続の実施形態の他の要素に接続することを可能にする。一実施形態において、インタフェース６１７および６２２は、Ｉｎｔｅｌ（登録商標） ＱｕｉｃｋＰａｔｈ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＱＰＩ）等のようなＰｔＰ通信プロトコルに従って動作する。他の実施形態において、異なる相互接続が用いられてもよい。
一実施形態において、チップセット６２０は、プロセッサ６１０、６０５Ｎ、ディスプレイデバイス６４０、および、他のデバイス６７２、６７６、６７４、６６０、６６２、６６４、６６６、６７７等と通信するよう動作可能である。チップセット６２０はまた、無線シグナルを伝送すること及び受信することの少なくとも１つを実行するように構成された任意のデバイスと通信する無線アンテナ６７８に結合されていてもよい。
チップセット６２０は、インタフェース６２６を介してディスプレイデバイス６４０に接続する。ディスプレイ６４０は、例えば、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、ブラウン管（ＣＲＴ）ディスプレイ、または、任意の他の形態の視覚表示デバイスであってもよい。一実施形態において、プロセッサ６１０およびチップセット６２０は、システムにおけるコンポジットブリッジダイツーダイ相互接続の実施形態へ一体化される。更に、チップセット６２０は、様々な要素６７４、６６０、６６２、６６４および６６６を相互接続する１又は複数のバス６５０および６５５に接続する。バス６５０および６５５は、少なくとも１つのコンポジットブリッジダイツーダイ相互接続の実施形態のようなバスブリッジ６７２を介して、互いに相互接続されていてもよい。一実施形態において、チップセット６２０は、インタフェース６２４を介して、不揮発性メモリ６６０、（複数の）大容量記憶デバイス６６２、キーボード／マウス６６４、ネットワークインタフェース６６６、スマートテレビ６７６、および、大衆消費電子製品６７７、等と結合する。
一実施形態において、大容量記憶デバイス６６２は、これに限定されないが、ソリッドステートドライブ、ハードディスクドライブ、ユニバーサルシリアルバスフラッシュメモリドライブ、または、任意の他の形態のコンピュータデータストレージ媒体を含む。一実施形態において、ネットワークインタフェース６６６は、これに限定されないが、Ｅｔｈｅｒｎｅｔ（登録商標）インタフェース、ユニバーサルシリアルバス（ＵＳＢ）インタフェース、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩ） Ｅｘｐｒｅｓｓインタフェース、無線インタフェース、および／または、任意の他の適したタイプのインタフェースを含む、任意のタイプの周知のネットワークインタフェース標準によって実装される。一実施形態において、無線インタフェースは、これに限定されないが、ＩＥＥＥ８０２．１１規格とその関連ファミリ、ＨｏｍｅＰｌｕｇ ＡＶ（ＨＰＡＶ）、超広帯域無線システム（ＵＷＢ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＷｉＭＡＸ（登録商標）、または、任意の形態の無線通信プロトコルに従って動作する。
図６に示されるモジュールが、コンピューティングシステム６００におけるコンポジットブリッジダイツーダイ相互接続の実施形態内で別個のブロックとして示されている一方で、これらのブロックの幾つかによって実行される機能は、単一の半導体回路内で集積されてもよく、または、２つ又はそれより多くの別個の集積回路を用いることによって実装されてもよい。例えば、キャッシュメモリ６１６はプロセッサ６１０内で別個のブロックとして示されているが、キャッシュメモリ６１６（または６１６の選択された態様）はプロセッサコア６１２へ組み込まれ得る。
本明細書で開示されるコンポジットブリッジダイツーダイ相互接続ＩＣパッケージの実施形態および方法を示すべく、複数の例の非限定的なリストが本明細書で提供される。
例１は、集積回路装置であって、第１の集積回路（ＩＣ）ダイと、後続のＩＣダイと、第１のＩＣダイおよび後続のＩＣダイのそれぞれの上面のコンポジットブリッジボンドパッドに接触しているコンポジットブリッジダイツーダイ相互接続と、第１のＩＣダイおよび後続のＩＣダイの間にあって、コンポジットブリッジダイツーダイ相互接続に接触している受動デバイスと、第１のＩＣダイおよび後続のＩＣダイ、受動デバイス、並びに、コンポジットブリッジダイツーダイ相互接続に接触しているモールド材料とを備え、コンポジットブリッジダイツーダイ相互接続は、第１のＩＣダイおよび後続のＩＣダイのそれぞれの上面のパッケージ接続ボンドパッドを露出させる。
例２において、例１の主題は、任意に、コンポジットブリッジダイツーダイ相互接続内にある第１の横方向相互接続であって、第１のＩＣダイおよび受動デバイスに結合する第１の横方向相互接続と、コンポジットブリッジダイツーダイ相互接続内にある後続の横方向相互接続であって、後続のＩＣダイおよび受動デバイスに結合する、後続の横方向相互接続とを備える。
例３において、例１−２の任意の１または複数の主題は、任意に、受動デバイスをバイパスして第１のＩＣダイおよび後続のＩＣダイに結合するコンポジットブリッジダイツーダイ相互接続内にあるダイツーダイトレースを備える。
例４において、例１−３の任意の１または複数の主題は、任意に、コンポジットブリッジダイツーダイ相互接続内にある導電性遮蔽を備え、導電性遮蔽は、コンポジットブリッジボンドパッド上へと、および、受動デバイス上へと、専有領域を突出させる。
例５において、例１−４の任意の１または複数の主題は、任意に、コンポジットブリッジダイツーダイ相互接続内にある第１の横方向相互接続であって、第１のＩＣダイおよび受動デバイスに結合する第１の横方向相互接続と、コンポジットブリッジダイツーダイ相互接続内にある後続の横方向相互接続であって、後続のＩＣダイおよび受動デバイスに結合する後続の横方向相互接続と、コンポジットブリッジダイツーダイ相互接続内にあるダイツーダイトレースであって、受動デバイスをバイパスし、且つ、第１のＩＣダイおよび後続のＩＣダイに結合するダイツーダイトレースと、を備える。
例６において、例１−５の任意の１または複数の主題は、任意に、コンポジットブリッジダイツーダイ相互接続内にある第１の横方向相互接続であって、第１のＩＣダイおよび受動デバイスに結合する第１の横方向相互接続と、コンポジットブリッジダイツーダイ相互接続内にある後続の横方向相互接続であって、後続のＩＣダイおよび受動デバイスに結合する後続の横方向相互接続と、コンポジットブリッジダイツーダイ相互接続内にある導電性遮蔽とを備え、導電性遮蔽は、コンポジットブリッジボンドパッド上へと、および、受動デバイス上へと、専有領域を突出させる。
例７において、例１−６の任意の１または複数の主題は、任意に、コンポジットブリッジダイツーダイ相互接続内にある第１の横方向相互接続であって、第１のＩＣダイおよび受動デバイスに結合する第１の横方向相互接続と、コンポジットブリッジダイツーダイ相互接続内にある後続の横方向相互接続であって、後続のＩＣダイおよび受動デバイスに結合する後続の横方向相互接続と、コンポジットブリッジダイツーダイ相互接続内にあるダイツーダイトレースであって、受動デバイスをバイパスし、且つ、第１のＩＣダイおよび後続のＩＣダイに結合するダイツーダイトレースと、コンポジットブリッジダイツーダイ相互接続内にある導電性遮蔽とを備え、導電性遮蔽は、コンポジットブリッジボンドパッド上へと、および、受動デバイス上へと、専有領域を突出させる。
例８において、例１−７の任意の１または複数の主題は、任意に、集積回路パッケージ基板と、パッケージ接続ボンドパッドに接触しているパッケージ接続電気バンプとを備え、電気バンプは、集積回路パッケージ基板上のダイ面側にある。
例９において、例１−８の任意の１または複数の主題は、任意に、集積回路パッケージ基板と、パッケージ接続ボンドパッドに接触しているパッケージ接続電気バンプとを備え、電気バンプは、集積回路パッケージ基板のダイ面上にあり、コンポジットブリッジダイツーダイ相互接続もまたダイ面上にある。
例１０において、例１−９の任意の１または複数の主題は、任意に、受動デバイスが埋め込み型受動デバイスであることを含み、更に、ダイ面およびランド面を有する集積回路パッケージ基板と、パッケージ接続ボンドパッドに接触しているパッケージ接続電気バンプと、ランド面上にある最下受動デバイスとを備え、電気バンプは集積回路パッケージ基板のダイ面上にあり、最下受動デバイスは、第１のＩＣダイおよび後続のＩＣダイの少なくとも１つに結合される。
例１１は、集積回路パッケージ装置であって、ダイ面およびランド面を有する集積回路パッケージ基板と、ダイ面上にある第１の集積回路（ＩＣ）ダイと、ダイ面上にある後続のＩＣダイと、第１のＩＣダイおよび後続のＩＣダイのそれぞれの上面のコンポジットブリッジボンドパッドに接触しているコンポジットブリッジダイツーダイ相互接続と、ダイ面上にある第１のＩＣダイおよび後続のＩＣダイに接触しているパッケージ接続ボンドパッドと、第１のＩＣダイおよび後続のＩＣダイの間にあって、コンポジットブリッジダイツーダイ相互接続に結合している受動デバイスと、第１のＩＣダイおよび後続のＩＣダイ、受動デバイス、並びに、コンポジットブリッジダイツーダイ相互接続に接触しているモールド材料とを備え、コンポジットブリッジダイツーダイ相互接続は、第１のＩＣダイおよび後続のＩＣダイのそれぞれの上面のパッケージ接続ボンドパッドを露出させる。
例１２において、例１１の主題は、任意に、受動デバイスはコンポジットブリッジダイツーダイ相互接続に接触していることを含む。
例１３において、例１１−１２の任意の１または複数の主題は、任意に、第１のＩＣダイ上にあり、且つ、シリコン貫通ビアによって第１のＩＣダイに結合している、少なくとも１つのチップレットを備える。
例１４において、例１１−１３の任意の１または複数の主題は、任意に、第１のＩＣダイ上にあり、且つ、シリコン貫通ビアによって第１のＩＣダイに結合している、少なくとも１つのチップレットと、後続のＩＣダイ上にあり、且つ、シリコン貫通ビアによって後続のＩＣダイに結合している、少なくとも１つのチップレットとを備える。
例１５において、例１１−１４の任意の１または複数の主題は、任意に、受動デバイスが第１の受動デバイスであることを含み、更に、第１のＩＣダイおよび後続のＩＣダイの間にあって、且つ、モールド材料内にある後続の受動デバイスを備え、後続の受動デバイスは、コンポジットブリッジダイツーダイ相互接続に接触している。
例１６において、例１１−１５の任意の１または複数の主題は、任意に、受動デバイスが第１の受動デバイスであることを含み、更に、第１の受動デバイスの下方にあって、且つ、モールド材料内にある第１の内部受動デバイスを備え、第１の内部受動デバイスは、コンポジットブリッジダイツーダイ相互接続に接触している。
例１７において、例１１−１６の任意の１または複数の主題は、任意に、受動デバイスが第１の受動デバイスであることを含み、更に、第１の受動デバイスの下方にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している第１の内部受動デバイスと、第１のＩＣダイおよび後続のＩＣダイの間にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している後続の受動デバイスと、後続の受動デバイスの下方にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している後続の内部受動デバイスと、を備える。
例１８において、例１１−１７の任意の１または複数の主題は、任意に、受動デバイスが第１の受動デバイスであることを含み、更に、第１のＩＣダイおよび後続のＩＣダイの間にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している後続の受動デバイスと、ダイ面上にあり、第１のＩＣダイおよび後続のＩＣダイのそれぞれに隣接する第３のＩＣダイと、ダイ面上にあり、第１のＩＣダイおよび後続のＩＣダイのそれぞれに隣接する第４のＩＣダイと、第１のＩＣダイおよび第４のＩＣダイの間にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している第３の受動デバイスと、を備える。
例１９において、例１１−１８の任意の１または複数の主題は、任意に、受動デバイスが第１の上部受動デバイスであることを含み、更に、第１の上部受動デバイスの下方にあって、第１の上部受動デバイスに接触しており、且つ、モールド材料内にある第１の下部受動デバイスを備え、第１の下部受動デバイスは、コンポジットブリッジダイツーダイ相互接続に接触している。
例２０において、例１１−１９の任意の１または複数の主題は、任意に、ランド面に結合されたプリント配線基板と、プリント配線基板に結合されたチップセットとを備える。
例２１において、例２０の主題は、任意に、プリント配線基板が、誘電材料である外部シェルを有することを含み、外部シェルは、モバイルコンピューティングシステムおよびドローンから選択される装置の外部の少なくとも一部である。
例２２は、集積回路装置を組み立てる方法であって、第１の集積回路ダイ上、受動デバイス上および後続の集積回路ダイ上にコンポジットブリッジダイツーダイ相互接続を組み立てる段階と、モールド材料を、コンポジットブリッジダイツーダイ相互接続、第１の集積回路ダイおよび後続の集積回路ダイ、および、受動デバイスに接触させる段階と、を備え、受動デバイスは、第１の集積回路ダイおよび後続の集積回路ダイの間にある。
例２３において、例２２の主題は、任意に、コンポジットブリッジダイツーダイ相互接続を、ダイ面上の集積回路パッケージ基板に組み立てる段階と、第１の集積回路ダイおよび後続の集積回路ダイにアンダーフィルを行う段階と、を備え、第１の集積回路ダイおよび後続の集積回路ダイ上の電気バンプは、ダイ面に接触している。
例２４において、例２２−２３の任意の１または複数の主題は、任意に、コンポジットブリッジダイツーダイ相互接続を、ダイ面上の集積回路パッケージ基板に組み立てる段階と、第１の集積回路ダイおよび後続の集積回路ダイにアンダーフィルを行う段階と、プリント配線基板に集積回路パッケージ基板をランド面で組み立てる段階と、を備え、第１の集積回路ダイおよび後続の集積回路ダイ上の電気バンプは、ダイ面に接触している。
上記の詳細な説明は、詳細な説明の一部を形成する添付の図面に対する複数の参照を含む。複数の図面は、例示を目的として、本発明が実施され得る複数の具体的な実施形態を示す。これらの実施形態はまた、本明細書で、複数の「例」とも称される。そのような複数の例は、示され又は説明されたものに加えて複数の要素を含むことができる。しかしながら、本発明者らはまた、示され又は説明されたそれらの要素だけが提供される複数の例も想定している。更に、本発明者らは、本明細書で示され又は説明された、特定の例（若しくはその１つ又は複数の態様）に関連して、又は、複数の他の例（若しくはそれらの１つ又は複数の態様）に関連して、これら示され又は説明された複数の要素（若しくは、それらの１つ又は複数の態様）の任意の組み合わせ又は置き換えを用いる複数の例もまた想定している。
本文書と、参照によって組み込まれるような任意の文書との間に一貫性がない使用が生じた場合、本文書における当該使用は制御される。
複数の特許文書に共通するように、本文書において、「１つ（ａ）」又は「１つ（ａｎ）」という用語は、任意の他の例とは関係なく、又は、「少なくとも１つ」若しくは「１つ又は複数」の使用とは関係なく、１つ又は複数を含むように用いられる。本文書において、別段の示唆がない限り、「又は」という用語は、「ＡまたはＢ」が「ＡであるがＢではない」、「ＢであるがＡではない」及び「ＡおよびＢ」を含むような非排他的な「又は」を指すべく用いられる。本文書において、「ｉｎｃｌｕｄｉｎｇ（含む）」及び「ｉｎ ｗｈｉｃｈ（ここで）」という用語が、「ｃｏｍｐｒｉｓｉｎｇ（備える）」及び「ｗｈｅｒｅｉｎ（ここで）」というそれぞれの用語と均等な平易な英語として用いられている。また、以下の特許請求の範囲では、「ｉｎｃｌｕｄｉｎｇ（含む）」及び「ｃｏｍｐｒｉｓｉｎｇ（備える）」という用語は非限定であり、すなわち、請求項においてそのような用語の後に列挙された要素に加えて、他の要素を含むシステム、デバイス、物品、構成物、製法、又は処理も、依然として当該請求項の範囲内に含まれるものと見なされる。更に、以下の複数の請求項において、「第１」、「第２」及び「第３」等の用語は、単に符号として使用されているのであって、これらの対象物に数的な要件を課すことを意図されていない。
本明細書において説明される方法例は、少なくとも部分的に、機械又はコンピュータ実装され得る。幾つかの例は、上記の例で説明された方法を実行するように電気デバイスを構成するよう操作可能な命令でエンコードされる、コンピュータ可読媒体または機械可読媒体を含むことができる。そのような方法の実装が、マイクロコード、アセンブリ言語コード、より高水準の言語コード等のコードを含むことができる。そのようなコードは、様々な方法を実行するためのコンピュータ可読命令を含むことができる。コードは、コンピュータブログラム製品の一部を成してもよい。更に、一例において、コードは、実行中又は他のときなどに、１又は複数の揮発性、非一時的、又は不揮発性の有形なコンピュータ可読媒体に有形に格納され得る。これらの有形なコンピュータ可読媒体の例は、これに限定されないが、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（例えばコンパクトディスクおよびデジタルビデオディスク）、磁気カセットメモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭｓ）、リードオンリメモリ（ＲＯＭｓ）等を含むことができる。
上記の説明は、例示的であることを意図されており、限定的なものではない。例えば、上記で説明された例（または、それらの１つ又は複数の態様）は、互いに組み合わされて用いられてもよい。他の実施形態は、上記の説明を検討することで、当業者等により用いられ得る。要約は、読者が技術的開示の性質を迅速に確認することを可能にする連邦規則法典第３７巻１．７２（ｂ）に準拠するべく提供される。要約は、請求項の範囲または意味を解釈または限定するのに用られないことの理解と共に提出される。また、上記の詳細な説明において、様々な特徴は、開示を簡素化するために、互いにグループ化されてもよい。これは、未請求の開示されている特徴が何れかの請求項にとって不可欠であることを意図していると解釈されるべきではない。むしろ、発明の主題は、具体的な開示される実施形態の全ての特徴より少ないところにあってもよい。従って、以下の特許請求の範囲は、本明細書により、例または実施形態として詳細な説明へ組み込まれ、各請求項は別個の実施形態としてそれ自体で独立しており、そのような実施形態は様々な組み合わせ又は置き換えで互いに組み合わされ得ることが想定されている。開示される実施形態の範囲は、そのような複数の請求項が権利を与えられる複数の等価物の全範囲と共に、添付の特許請求の範囲を参照して決定されるべきである。
［他の可能な項目］
［項目１］
集積回路装置であって、
第１の集積回路（ＩＣ）ダイと、
後続のＩＣダイと、
第１のＩＣダイおよび後続のＩＣダイのそれぞれの上面のコンポジットブリッジボンドパッドに接触しており、第１のＩＣダイおよび後続のＩＣダイのそれぞれの上面のパッケージ接続ボンドパッドを露出させる、コンポジットブリッジダイツーダイ相互接続と、
第１のＩＣダイおよび後続のＩＣダイの間にあり、コンポジットブリッジダイツーダイ相互接続に接触している受動デバイスと、
第１のＩＣダイおよび後続のＩＣダイ、受動デバイス、並びに、コンポジットブリッジダイツーダイ相互接続に接触しているモールド材料と
を備える。
［項目２］
項目１に記載の集積回路装置であって、更に、
コンポジットブリッジダイツーダイ相互接続内にあり、第１のＩＣダイおよび受動デバイスに結合する、第１の横方向相互接続と、
コンポジットブリッジダイツーダイ相互接続内にあり、後続のＩＣダイおよび受動デバイスに結合する、後続の横方向相互接続と
を備える。
［項目３］
項目１に記載の集積回路装置であって、更に、コンポジットブリッジダイツーダイ相互接続内にあり、受動デバイスをバイパスし、且つ、第１のＩＣダイおよび後続のＩＣダイを結合する、ダイツーダイトレースを備える。
［項目４］
項目１に記載の集積回路装置であって、更に、コンポジットブリッジダイツーダイ相互接続内にある導電性遮蔽を備え、導電性遮蔽は、コンポジットブリッジボンドパッド上へと、および、受動デバイス上へと、専有領域を突出させる。
［項目５］
項目１に記載の集積回路装置であって、更に、
コンポジットブリッジダイツーダイ相互接続内にあり、第１のＩＣダイおよび受動デバイスに結合する、第１の横方向相互接続と、
コンポジットブリッジダイツーダイ相互接続内にあり、後続のＩＣダイおよび受動デバイスに結合する、後続の横方向相互接続と、
コンポジットブリッジダイツーダイ相互接続内にあり、受動デバイスをバイパスし、且つ、第１のＩＣダイおよび後続のＩＣダイを結合する、ダイツーダイトレースと、
を備える。
［項目６］
項目１に記載の集積回路装置であって、更に、
コンポジットブリッジダイツーダイ相互接続内にあり、第１のＩＣダイおよび受動デバイスに結合する、第１の横方向相互接続と、
コンポジットブリッジダイツーダイ相互接続内にあり、後続のＩＣダイおよび受動デバイスに結合する、後続の横方向相互接続と、
コンポジットブリッジダイツーダイ相互接続内にある導電性遮蔽と
を備え、導電性遮蔽は、コンポジットブリッジボンドパッド上へと、および、受動デバイス上へと、専有領域を突出させる。
［項目７］
項目１に記載の集積回路装置であって、更に、
コンポジットブリッジダイツーダイ相互接続内にあり、第１のＩＣダイおよび受動デバイスに結合する、第１の横方向相互接続と、
コンポジットブリッジダイツーダイ相互接続内にあり、後続のＩＣダイおよび受動デバイスに結合する、後続の横方向相互接続と、
コンポジットブリッジダイツーダイ相互接続内にあり、受動デバイスをバイパスし、且つ、第１のＩＣダイおよび後続のＩＣダイを結合する、ダイツーダイトレースと、
コンポジットブリッジダイツーダイ相互接続内にある導電性遮蔽と
を備え、導電性遮蔽は、コンポジットブリッジボンドパッド上へと、および、受動デバイス上へと、専有領域を突出させる。
［項目８］
項目１に記載の集積回路装置であって、更に、
集積回路パッケージ基板と、
パッケージ接続ボンドパッドに接触しているパッケージ接続電気バンプと
を備え、
電気バンプは、集積回路パッケージ基板のダイ面上にある。
［項目９］
項目１に記載の集積回路装置であって、更に、
集積回路パッケージ基板と、
パッケージ接続ボンドパッドに接触しているパッケージ接続電気バンプと
を備え、
電気バンプは、集積回路パッケージ基板のダイ面上にあり、
コンポジットブリッジダイツーダイ相互接続もまたダイ面上にある。
［項目１０］
項目１に記載の集積回路装置であって、受動デバイスは埋め込み型受動デバイスであり、更に、
ダイ面およびランド面を有する集積回路パッケージ基板と、
パッケージ接続ボンドパッドに接触しており、集積回路パッケージ基板のダイ面上にある、パッケージ接続電気バンプと、
ランド面上にあり、第１のＩＣダイおよび後続のＩＣダイの少なくとも１つに結合される、最下受動デバイスと
を備える。
［項目１１］
集積回路パッケージ装置であって、
ダイ面およびランド面を有する集積回路パッケージ基板と、
ダイ面上にある第１の集積回路（ＩＣ）ダイと、
ダイ面上にある後続のＩＣダイと、
第１のＩＣダイおよび後続のＩＣダイのそれぞれの上面のコンポジットブリッジボンドパッドに接触しており、第１のＩＣダイおよび後続のＩＣダイのそれぞれの上面のパッケージ接続ボンドパッドを露出させる、コンポジットブリッジダイツーダイ相互接続と、
ダイ面上にある第１のＩＣダイおよび後続のＩＣダイに接触しているパッケージ接続ボンドパッドと、
第１のＩＣダイおよび後続のＩＣダイの間にあり、コンポジットブリッジダイツーダイ相互接続に結合されている、受動デバイスと、
第１のＩＣダイおよび後続のＩＣダイ、受動デバイス、並びに、コンポジットブリッジダイツーダイ相互接続に接触しているモールド材料と
を備える。
［項目１２］
項目１１に記載の集積回路パッケージ装置であって、受動デバイスは、コンポジットブリッジダイツーダイ相互接続に接触している。
［項目１３］
項目１１に記載の集積回路パッケージ装置であって、更に、第１のＩＣダイ上にあり、シリコン貫通ビアによって第１のＩＣダイに結合されている、少なくとも１つのチップレットを備える。
［項目１４］
項目１１に記載の集積回路パッケージ装置であり、更に、
第１のＩＣダイ上にあり、シリコン貫通ビアによって第１のＩＣダイに結合されている、少なくとも１つのチップレットと、
後続のＩＣダイ上にあり、シリコン貫通ビアによって後続のＩＣダイに結合されている、少なくとも１つのチップレットと
を備える。
［項目１５］
項目１１に記載の集積回路パッケージ装置であって、受動デバイスは第１の受動デバイスであり、更に、第１のＩＣダイおよび後続のＩＣダイの間にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している、後続の受動デバイスを備える。
［項目１６］
項目１１に記載の集積回路パッケージ装置であって、受動デバイスは第１の受動デバイスであり、更に、第１の受動デバイスの下方にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している、第１の内部受動デバイスを備える。
［項目１７］
項目１１に記載の集積回路パッケージ装置であって、受動デバイスは第１の受動デバイスであり、更に、
第１の受動デバイスの下方にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している、第１の内部受動デバイスと、
第１のＩＣダイおよび後続のＩＣダイの間にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している、後続の受動デバイスと、
後続の受動デバイスの下方にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している、後続の内部受動デバイスと
を備える。
［項目１８］
項目１１に記載の集積回路パッケージ装置であって、受動デバイスは第１の受動デバイスであり、更に、
第１のＩＣダイおよび後続のＩＣダイの間にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している、後続の受動デバイスと、
ダイ面上にあり、第１のＩＣダイおよび後続のＩＣダイのそれぞれに隣接している、第３のＩＣダイと、
ダイ面上にあり、第１のＩＣダイおよび後続のＩＣダイのそれぞれに隣接している、第４のＩＣダイと、
第１のＩＣダイおよび第４のＩＣダイの間にあって、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している、第３の受動デバイスと
を備える。
［項目１９］
項目１１に記載の集積回路パッケージ装置であって、受動デバイスは第１の上部受動デバイスであり、更に、第１の上部受動デバイスの下方にあって、第１の上部受動デバイスに接触しており、モールド材料内にあり、且つ、コンポジットブリッジダイツーダイ相互接続に接触している、第１の下部受動デバイスを備える。
［項目２０］
項目１１に記載の集積回路パッケージ装置であって、更に、
ランド面に結合されているプリント配線基板と、
プリント配線基板に結合されているチップセットと
を備える。
［項目２１］
項目２０に記載の集積回路パッケージ装置であって、プリント配線基板が、誘電材料である外部シェルを有し、外部シェルは、モバイルコンピューティングシステムおよびドローンから選択される装置の外部の少なくとも一部である。
［項目２２］
集積回路装置を組み立てる方法であって、
第１の集積回路ダイ、受動デバイス、および、後続の集積回路ダイの上面にコンポジットブリッジダイツーダイ相互接続を組み立てる段階であって、受動デバイスは第１の集積回路ダイおよび後続の集積回路ダイの間にある、段階と、
モールド材料を、コンポジットブリッジダイツーダイ相互接続、第１の集積回路ダイおよび後続の集積回路ダイ、および、受動デバイスに接触させる段階と
を備える。
［項目２３］
項目２２に記載の方法であって、更に、コンポジットブリッジダイツーダイ相互接続を集積回路パッケージ基板のダイ面上に組み立てる段階を備え、第１の集積回路ダイおよび後続の集積回路ダイの上面の電気バンプはダイ面に接触している、段階と、
第１の集積回路ダイおよび後続の集積回路ダイにアンダーフィルする段階と
を備える。
［項目２４］
項目２２に記載の方法であって、更に、コンポジットブリッジダイツーダイ相互接続を集積回路パッケージ基板のダイ面上に組み立てる段階であって、第１の集積回路ダイおよび後続の集積回路ダイの上面の電気バンプはダイ面に接触している、段階と、
第１の集積回路ダイおよび後続の集積回路ダイにアンダーフィルする段階と、
プリント配線基板のランド面に集積回路パッケージ基板を組み立てる段階と
を備える。

Claims (21)

  1. 集積回路装置であって、
    第１の集積回路（ＩＣ）ダイと、
    後続のＩＣダイと、
    前記第１のＩＣダイおよび前記後続のＩＣダイのそれぞれの上面にあるパッケージ接続ボンドパッドと、
    前記第１のＩＣダイおよび前記後続のＩＣダイの上面のコンポジットブリッジボンドパッドに接触しているコンポジットブリッジダイツーダイ相互接続手段と、
    前記第１のＩＣダイおよび前記後続のＩＣダイの間にあり、前記コンポジットブリッジダイツーダイ相互接続手段に接触している、受動デバイスと、
    前記第１のＩＣダイおよび前記後続のＩＣダイ、前記受動デバイス、並びに、前記コンポジットブリッジダイツーダイ相互接続手段に接触しているモールド材料と
    を備える、集積回路装置。
  2. 前記コンポジットブリッジダイツーダイ相互接続手段内にあり、前記第１のＩＣダイおよび前記受動デバイスに結合している、第１の横方向相互接続と、
    前記コンポジットブリッジダイツーダイ相互接続手段内にあり、前記後続のＩＣダイおよび前記受動デバイスに結合している、後続の横方向相互接続と
    を更に備える、請求項１に記載の集積回路装置。
  3. 前記コンポジットブリッジダイツーダイ相互接続手段内にあり、前記受動デバイスをバイパスし、且つ、前記第１のＩＣダイおよび前記後続のＩＣダイに結合している、ダイツーダイトレース
    を更に備える、請求項１または２に記載の集積回路装置。
  4. 前記コンポジットブリッジダイツーダイ相互接続手段内にあり、前記コンポジットブリッジボンドパッド上へと、および、前記受動デバイス上へと、専有領域を突出させる、導電性遮蔽
    を更に備える、請求項１から３の何れか一項に記載の集積回路装置。
  5. 集積回路パッケージ基板と、
    前記パッケージ接続ボンドパッドに接触しており、前記集積回路パッケージ基板のダイ面上にある、パッケージ接続電気バンプと
    を更に備える、請求項１から４の何れか一項に記載の集積回路装置。
  6. 集積回路パッケージ基板と、
    前記パッケージ接続ボンドパッドに接触しており、前記集積回路パッケージ基板のダイ面上にある、パッケージ接続電気バンプと
    を更に備え、
    前記コンポジットブリッジダイツーダイ相互接続手段もまた前記ダイ面上にある、
    請求項１から５の何れか一項に記載の集積回路装置。
  7. 前記受動デバイスは埋め込み型受動デバイスであり、
    ダイ面およびランド面を有する集積回路パッケージ基板と、
    前記パッケージ接続ボンドパッドに接触しており、前記集積回路パッケージ基板のダイ面上にある、パッケージ接続電気バンプと、
    前記ダイ面上にあり、前記第１のＩＣダイおよび前記後続のＩＣダイの少なくとも１つに結合されている、最下受動デバイスと
    を更に備える、請求項１から６の何れか一項に記載の集積回路装置。
  8. 集積回路パッケージ装置であって、
    ダイ面およびランド面を有する集積回路パッケージ基板と、
    前記ダイ面上にある第１の集積回路（ＩＣ）ダイと、
    前記ダイ面上にある後続のＩＣダイと、
    前記ダイ面上にある前記第１のＩＣダイおよび前記後続のＩＣダイに接触しているパッケージ接続ボンドパッドと、
    前記第１のＩＣダイおよび前記後続のＩＣダイの上面のコンポジットブリッジボンドパッドに接触しているコンポジットブリッジダイツーダイ相互接続と、
    前記第１のＩＣダイおよび前記後続のＩＣダイの間にあり、前記コンポジットブリッジダイツーダイ相互接続に結合されている、受動デバイスと、
    前記第１のＩＣダイおよび前記後続のＩＣダイ、前記受動デバイス、並びに、前記コンポジットブリッジダイツーダイ相互接続に接触しているモールド材料と
    を備える、集積回路パッケージ装置。
  9. 前記受動デバイスは、前記コンポジットブリッジダイツーダイ相互接続に接触している、
    請求項８に記載の集積回路パッケージ装置。
  10. 前記第１のＩＣダイ上にあり、シリコン貫通ビアによって前記第１のＩＣダイに結合されている、少なくとも１つのチップレット
    を更に備える、請求項８または９に記載の集積回路パッケージ装置。
  11. 前記第１のＩＣダイ上にあり、シリコン貫通ビアによって前記第１のＩＣダイに結合されている、少なくとも１つのチップレットと、
    前記後続のＩＣダイ上にあり、シリコン貫通ビアによって前記後続のＩＣダイに結合されている、少なくとも１つのチップレットと
    を更に備える、請求項８から１０の何れか一項に記載の集積回路パッケージ装置。
  12. 前記受動デバイスは第１の受動デバイスであり、更に、前記第１のＩＣダイおよび前記後続のＩＣダイの間にあって、前記モールド材料内にあり、且つ、前記コンポジットブリッジダイツーダイ相互接続に接触している、後続の受動デバイス
    を更に備える、請求項８から１１の何れか一項に記載の集積回路パッケージ装置。
  13. 前記受動デバイスは第１の受動デバイスであり、更に、前記第１の受動デバイスの下方にあって、前記モールド材料内にあり、且つ、前記コンポジットブリッジダイツーダイ相互接続に接触している、第１の内部受動デバイス
    を更に備える、請求項８から１２の何れか一項に記載の集積回路パッケージ装置。
  14. 前記受動デバイスは第１の受動デバイスであり、
    前記第１の受動デバイスの下方にあって、前記モールド材料内にあり、且つ、前記コンポジットブリッジダイツーダイ相互接続に接触している、第１の内部受動デバイスと、
    前記第１のＩＣダイおよび前記後続のＩＣダイの間にあって、前記モールド材料内にあり、且つ、前記コンポジットブリッジダイツーダイ相互接続に接触している、後続の受動デバイスと、
    前記後続の受動デバイスの下方にあって、前記モールド材料内にあり、且つ、前記コンポジットブリッジダイツーダイ相互接続に接触している、後続の内部受動デバイスと
    を更に備える、請求項８から１３の何れか一項に記載の集積回路パッケージ装置。
  15. 前記受動デバイスは第１の受動デバイスであり、
    前記第１のＩＣダイおよび前記後続のＩＣダイの間にあって、前記モールド材料内にあり、且つ、前記コンポジットブリッジダイツーダイ相互接続に接触している、後続の受動デバイスと、
    前記ダイ面上にあり、前記第１のＩＣダイおよび前記後続のＩＣダイのそれぞれに隣接する、第３のＩＣダイと、
    前記ダイ面上にあり、前記第１のＩＣダイおよび前記後続のＩＣダイのそれぞれに隣接する、第４のＩＣダイと、
    前記第１のＩＣダイおよび前記第４のＩＣダイの間であって、前記モールド材料内にあり、前記コンポジットブリッジダイツーダイ相互接続に接触している第３の受動デバイスと
    を更に備える、請求項８から１４の何れか一項に記載の集積回路パッケージ装置。
  16. 前記受動デバイスは第１の上部受動デバイスであり、更に、前記第１の上部受動デバイスの下方にあって、前記第１の上部受動デバイスに接触しており、前記モールド材料内にあり、且つ、前記コンポジットブリッジダイツーダイ相互接続に接触している、第１の下部受動デバイス
    を備える、請求項８から１５の何れか一項に記載の集積回路パッケージ装置。
  17. 前記ランド面に結合されているプリント配線基板と、
    前記プリント配線基板に結合されているチップセットと
    を更に備える、請求項８から１６の何れか一項に記載の集積回路パッケージ装置。
  18. 前記プリント配線基板が、誘電材料である外部シェルを有し、前記外部シェルは、モバイルコンピューティングシステムおよびドローンから選択される装置の外部の少なくとも一部である、
    請求項１７に記載の集積回路パッケージ装置。
  19. 集積回路装置を組み立てる方法であって、
    第１の集積回路ダイ、受動デバイス、および、後続の集積回路ダイの上面にコンポジットブリッジダイツーダイ相互接続を組み立てる段階であって、前記受動デバイスは前記第１の集積回路ダイおよび前記後続の集積回路ダイの間にある、段階と、
    モールド材料を、前記コンポジットブリッジダイツーダイ相互接続、前記第１の集積回路ダイおよび前記後続の集積回路ダイ、および、前記受動デバイスに接触させる段階と
    を備える、方法。
  20. 前記コンポジットブリッジダイツーダイ相互接続を集積回路パッケージ基板のダイ面上に組み立てる段階であって、前記第１の集積回路ダイおよび前記後続の集積回路ダイの上面の電気バンプは前記ダイ面に接触している、段階と、
    前記第１の集積回路ダイおよび前記後続の集積回路ダイをアンダーフィルする段階と
    を更に備える、請求項１９に記載の方法。
  21. 前記コンポジットブリッジダイツーダイ相互接続を集積回路パッケージ基板のダイ面上に組み立てる段階であって、前記第１の集積回路ダイおよび前記後続の集積回路ダイの上面の電気バンプは前記ダイ面に接触している、段階と、
    前記第１の集積回路ダイおよび前記後続の集積回路ダイをアンダーフィルする段階と、
    プリント配線基板のランド面に前記集積回路パッケージ基板を組み立てる段階と
    を更に備える、請求項１９に記載の方法。
JP2020153362A 2019-12-11 2020-09-11 集積回路パッケージのためのコンポジットブリッジダイツーダイ相互接続 Pending JP2021093516A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI2019007401 2019-12-11
MYPI2019007401 2019-12-11

Publications (1)

Publication Number Publication Date
JP2021093516A true JP2021093516A (ja) 2021-06-17

Family

ID=72644044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020153362A Pending JP2021093516A (ja) 2019-12-11 2020-09-11 集積回路パッケージのためのコンポジットブリッジダイツーダイ相互接続

Country Status (6)

Country Link
US (2) US11521932B2 (ja)
EP (1) EP3836211A1 (ja)
JP (1) JP2021093516A (ja)
KR (1) KR20210074993A (ja)
CN (1) CN112951817A (ja)
TW (1) TW202123411A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521932B2 (en) 2019-12-11 2022-12-06 Intel Corporation Composite bridge die-to-die interconnects for integrated-circuit packages

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899238B2 (en) * 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
US11735519B2 (en) * 2021-06-24 2023-08-22 Xilinx, Inc. In-package passive inductive element for reflection mitigation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670824A (en) * 1994-12-22 1997-09-23 Pacsetter, Inc. Vertically integrated component assembly incorporating active and passive components
US9831170B2 (en) * 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
US9761533B2 (en) * 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
KR101966328B1 (ko) 2016-03-29 2019-04-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10468374B2 (en) * 2017-03-31 2019-11-05 Intel Corporation Die interconnect substrates, a semiconductor device and a method for forming a die interconnect substrate
US10636774B2 (en) * 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
CN116169110A (zh) 2018-02-24 2023-05-26 华为技术有限公司 一种芯片及封装方法
JP2021093516A (ja) 2019-12-11 2021-06-17 インテル・コーポレーション 集積回路パッケージのためのコンポジットブリッジダイツーダイ相互接続
US11735572B2 (en) * 2019-12-20 2023-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521932B2 (en) 2019-12-11 2022-12-06 Intel Corporation Composite bridge die-to-die interconnects for integrated-circuit packages

Also Published As

Publication number Publication date
CN112951817A (zh) 2021-06-11
EP3836211A1 (en) 2021-06-16
US20210183776A1 (en) 2021-06-17
US11521932B2 (en) 2022-12-06
US20230048835A1 (en) 2023-02-16
TW202123411A (zh) 2021-06-16
KR20210074993A (ko) 2021-06-22

Similar Documents

Publication Publication Date Title
US10847467B2 (en) Power-delivery methods for embedded multi-die interconnect bridges and methods of assembling same
US7279795B2 (en) Stacked die semiconductor package
US10504854B2 (en) Through-stiffener inerconnects for package-on-package apparatus and methods of assembling same
US11562959B2 (en) Embedded dual-sided interconnect bridges for integrated-circuit packages
JP2021093516A (ja) 集積回路パッケージのためのコンポジットブリッジダイツーダイ相互接続
US20220278084A1 (en) Molded interconnects in bridges for integrated-circuit packages
US20200168528A1 (en) Stacked-device through-silicon vias for semiconductor packages
JP2016533646A (ja) 集積回路パッケージ基板
US11658111B2 (en) Stripped redistrubution-layer fabrication for package-top embedded multi-die interconnect bridge
KR20200094743A (ko) 상이한 두께들을 갖는 내장 다이들을 수용하는 패치
US20200168538A1 (en) Multiple-surface connected embedded interconnect bridge for semiconductor package substrates
US11581286B2 (en) Staggered die stacking across heterogeneous modules
KR102005352B1 (ko) 팬-아웃 반도체 패키지
US11676910B2 (en) Embedded reference layers for semiconductor package substrates
US11222837B2 (en) Low-inductance current paths for on-package power distributions and methods of assembling same
WO2021040877A1 (en) Molded silicon interconnects in bridges for integrated-circuit packages
US20240213170A1 (en) Glass substrate device with embedded components
US20240215269A1 (en) Glass substrate device with through glass cavity
US20240213169A1 (en) Low die height glass substrate device and method
US20230085646A1 (en) Embedded glass core patch
Ohshima et al. LSI-package Co-design Methodology for Thin Embedded-LSI Package Used as Bottom Package of Package-on-Package Structures

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230906