JP2021093322A - Manufacturing method of display device - Google Patents

Manufacturing method of display device Download PDF

Info

Publication number
JP2021093322A
JP2021093322A JP2019224286A JP2019224286A JP2021093322A JP 2021093322 A JP2021093322 A JP 2021093322A JP 2019224286 A JP2019224286 A JP 2019224286A JP 2019224286 A JP2019224286 A JP 2019224286A JP 2021093322 A JP2021093322 A JP 2021093322A
Authority
JP
Japan
Prior art keywords
organic
sealing film
layer
display device
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019224286A
Other languages
Japanese (ja)
Inventor
修二 牛尾
Shuji Ushio
修二 牛尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2019224286A priority Critical patent/JP2021093322A/en
Publication of JP2021093322A publication Critical patent/JP2021093322A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

To provide a manufacturing method of a display device that can prevent deterioration of encapsulation performance of an encapsulation layer to suppress degradation of an organic EL element even when turning-up is generated in an end of an organic encapsulation film.SOLUTION: In a manufacturing method of a display device, an organic sealing film forming step S32 comprises: a coating step S321 in which an organic material that forms an organic sealing film 26 at an inside of a bank 45 is coated; a curing step S322 in which the coated organic material is cured; and a partial removal step S323 that removes an overlapping position of the organic material overlapped on the bank 45.SELECTED DRAWING: Figure 8

Description

本発明は、表示装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a display device.

近年、液晶表示装置に代わる表示装置として、例えば、有機EL(electroluminescence)素子を用いた自発光型の有機EL表示装置が注目されている。ここで、一般的な有機EL表示装置では、水分や酸素等の混入による有機EL素子の劣化を抑制するために、有機EL素子を覆うように封止層が設けられている。 In recent years, as a display device that replaces a liquid crystal display device, for example, a self-luminous organic EL display device that uses an organic EL (electroluminescence) element has attracted attention. Here, in a general organic EL display device, a sealing layer is provided so as to cover the organic EL element in order to suppress deterioration of the organic EL element due to mixing of water, oxygen, or the like.

例えば、特許文献1には、無機封止膜と有機封止膜とを交互に積層した封止層を形成する、表示装置の製造方法が開示されている。 For example, Patent Document 1 discloses a method for manufacturing a display device, which forms a sealing layer in which an inorganic sealing film and an organic sealing film are alternately laminated.

特開2012−253036号公報Japanese Unexamined Patent Publication No. 2012-2503036

ところで、上記のような従来の表示装置の製造方法では、画素領域(表示領域)を囲む枠状の第1バンク及び第2バンクを順次設けて、これらの第1及び第2バンク内に有機封止膜を構成する有機材料をインクジェット法等にて塗布し、更に光照射を行い硬化することにより、当該有機封止膜を形成していた。その後、この従来の表示装置の製造方法では、CVD法等により、有機封止膜上に無機封止膜(第2無機封止膜)を形成していた。 By the way, in the conventional manufacturing method of the display device as described above, the frame-shaped first bank and the second bank surrounding the pixel area (display area) are sequentially provided, and the first and second banks are organically sealed. The organic sealing film was formed by applying an organic material constituting the waterproof film by an inkjet method or the like, and further irradiating with light to cure the organic material. After that, in this conventional method for manufacturing a display device, an inorganic sealing film (second inorganic sealing film) is formed on the organic sealing film by a CVD method or the like.

ところが、上記のような従来の表示装置の製造方法では、有機封止膜の端部に捲れが生じた場合に、当該有機封止膜上の無機封止膜を適切に形成することができずに、封止層の封止性能が著しく低下するおそれがあった。具体的にいえば、従来の表示装置の製造方法では、上記有機材料が第1バンクの頂上部上に乗り上げることがあり、有機封止膜を形成したときに、その端部が第1バンクの頂上部上において捲れを発生することがあった。この結果、この従来の表示装置の製造方法では、有機封止膜の端部において、無機封止膜が適切に形成されないことがあり、封止層の封止性能の低下に応じて、水分や酸素等が侵入し、有機EL素子の劣化を抑制することができないおそれがあった。 However, in the conventional manufacturing method of the display device as described above, when the end portion of the organic sealing film is curled, the inorganic sealing film on the organic sealing film cannot be properly formed. In addition, the sealing performance of the sealing layer may be significantly deteriorated. Specifically, in the conventional manufacturing method of the display device, the organic material may run on the top of the first bank, and when the organic sealing film is formed, the end portion thereof is in the first bank. Curling may occur on the top. As a result, in this conventional method for manufacturing a display device, the inorganic sealing film may not be properly formed at the end of the organic sealing film, and the moisture or moisture or the like may be increased depending on the deterioration of the sealing performance of the sealing layer. There is a possibility that oxygen or the like may enter and the deterioration of the organic EL element cannot be suppressed.

上記の課題に鑑み、本発明は、有機封止膜の端部に捲れが生じた場合でも、封止層の封止性能の低下を防いで有機EL素子の劣化を抑制することができる表示装置の製造方法を提供することを目的とする。 In view of the above problems, the present invention is a display device capable of preventing deterioration of the sealing performance of the sealing layer and suppressing deterioration of the organic EL element even when the end portion of the organic sealing film is curled. It is an object of the present invention to provide the manufacturing method of.

上記目的を達成するために、本発明に係る表示装置の製造方法は、表示領域と、前記表示領域を囲む額縁領域と、薄膜トランジスタ層と、それぞれが第1電極、発光層、及び第2電極を含み、発光色が互いに異なる複数の発光素子が形成された発光素子層と、を具備した表示装置の製造方法であって、
前記複数の発光素子を覆うように、第1無機封止膜、有機封止膜、及び第2無機封止膜を有する封止層を形成する封止層形成工程と、前記額縁領域において、前記表示領域を囲むとともに、前記有機封止膜の端部を規定する枠状のバンクを形成するバンク形成工程と、を含み、
前記封止層形成工程は、前記複数の発光素子上に前記第1無機封止膜を形成する第1無機封止膜形成工程、前記第1無機封止膜上に前記有機封止膜を形成する有機封止膜形成工程、及び前記有機封止膜上に前記第2無機封止膜を形成する第2無機封止膜形成工程を含み、
前記有機封止膜形成工程は、前記バンクの内側に前記有機封止膜を形成する有機材料を塗布する塗布工程と、塗布した前記有機材料を硬化する硬化工程と、前記バンク上に重畳した有機材料の重畳部分を除去する部分除去工程と、を含むものである。
In order to achieve the above object, the method for manufacturing a display device according to the present invention includes a display region, a frame region surrounding the display region, a thin film transistor layer, and a first electrode, a light emitting layer, and a second electrode, respectively. A method for manufacturing a display device including a light emitting element layer on which a plurality of light emitting elements having different emission colors are formed.
In the sealing layer forming step of forming a sealing layer having a first inorganic sealing film, an organic sealing film, and a second inorganic sealing film so as to cover the plurality of light emitting elements, and in the frame region, the said A bank forming step of forming a frame-shaped bank that surrounds the display area and defines the end portion of the organic sealing film is included.
The sealing layer forming step is a first inorganic sealing film forming step of forming the first inorganic sealing film on the plurality of light emitting elements, and forming the organic sealing film on the first inorganic sealing film. The organic sealing film forming step and the second inorganic sealing film forming step of forming the second inorganic sealing film on the organic sealing film are included.
The organic sealing film forming step includes a coating step of applying an organic material forming the organic sealing film inside the bank, a curing step of curing the applied organic material, and an organic substance superimposed on the bank. It includes a partial removal step of removing overlapping portions of the material.

上記のように構成された表示装置の製造方法では、有機封止膜形成工程がバンクの内側に有機封止膜を形成する有機材料を塗布する塗布工程と、塗布した有機材料を硬化する硬化工程と、バンク上に重畳した有機材料の重畳部分を除去する部分除去工程とを含んでいる。これにより、上記従来例と異なり、有機封止膜の端部に捲れが生じた場合でも、上記重畳部分として当該捲れを除去することができる。この結果、上記従来例と異なり、封止層の封止性能の低下を防いで有機EL素子の劣化を抑制することができる。 In the manufacturing method of the display device configured as described above, the organic sealing film forming step is a coating step of applying an organic material forming an organic sealing film inside a bank and a curing step of curing the applied organic material. And a partial removal step of removing the superimposed portion of the organic material superimposed on the bank. As a result, unlike the above-mentioned conventional example, even when the end portion of the organic sealing film is curled, the curl can be removed as the superposed portion. As a result, unlike the above-mentioned conventional example, it is possible to prevent deterioration of the sealing performance of the sealing layer and suppress deterioration of the organic EL element.

また、上記表示装置の製造方法において、前記硬化工程の後に、前記有機材料の重畳部分が存在するか否かを判別する判別工程を行い、前記判別工程において、前記有機材料の重畳部分が存在すると判別された場合、前記部分除去工程を実施し、前記有機材料の重畳部分が存在しないと判別された場合、前記部分除去工程の実施を省略することが好ましい。 Further, in the manufacturing method of the display device, after the curing step, a determination step of determining whether or not the overlapping portion of the organic material is present is performed, and in the determination step, the overlapping portion of the organic material is present. When it is determined, it is preferable to carry out the partial removal step, and when it is determined that the overlapping portion of the organic material does not exist, it is preferable to omit the execution of the partial removal step.

この場合、上記重畳部分が存在すると判別された場合のみ、上記部分除去工程が行われるので、表示装置の製造方法を簡略化することができる。 In this case, since the partial removal step is performed only when it is determined that the superposed portion exists, the manufacturing method of the display device can be simplified.

また、上記表示装置の製造方法において、前記判別工程では、撮像部による撮像結果が用いられることが好ましい。 Further, in the method for manufacturing the display device, it is preferable that the image pickup result by the image pickup unit is used in the determination step.

この場合、上記重畳部分の存在の有無を容易に、かつ精度よく判別することができる。 In this case, the presence or absence of the overlapping portion can be easily and accurately determined.

また、上記表示装置の製造方法において、前記部分除去工程の後に、前記バンク上に異物が存在するか否かを判別する異物判別工程を行い、前記異物判別工程において、前記異物が存在すると判別された場合、当該異物を除去する異物除去工程を行うことが好ましい。 Further, in the method for manufacturing the display device, after the partial removal step, a foreign matter determination step for determining whether or not a foreign matter is present on the bank is performed, and in the foreign matter determination step, it is determined that the foreign matter is present. If so, it is preferable to perform a foreign matter removing step of removing the foreign matter.

この場合、異物が上記バンク上に存在すると判別された場合に、当該異物を除去するので、封止層の封止性能が異物によって低下するのを確実に防ぐことができる。 In this case, when it is determined that the foreign matter is present on the bank, the foreign matter is removed, so that it is possible to reliably prevent the sealing performance of the sealing layer from being deteriorated by the foreign matter.

また、上記表示装置の製造方法において、前記異物除去工程では、前記異物に対して研磨することによって当該異物の除去が行われることが好ましい。 Further, in the method for manufacturing the display device, it is preferable that the foreign matter is removed by polishing the foreign matter in the foreign matter removing step.

この場合、異物を確実に除去することが可能となる。 In this case, foreign matter can be reliably removed.

また、上記表示装置の製造方法において、前記異物判別工程では、撮像部による撮像結果が用いられることが好ましい。 Further, in the method for manufacturing the display device, it is preferable that the image pickup result by the imaging unit is used in the foreign matter discrimination step.

この場合、上記異物の存在の有無を容易に、かつ精度よく判別することができる。 In this case, the presence or absence of the foreign matter can be easily and accurately determined.

また、上記表示装置の製造方法において、前記部分除去工程は、所定の処理ガスを用いたアッシング処理であることが好ましい。 Further, in the method for manufacturing the display device, the partial removal step is preferably an ashing process using a predetermined processing gas.

この場合、上記重畳部分の除去を容易に、かつ、確実に行うことができる。 In this case, the overlapping portion can be easily and surely removed.

また、上記表示装置の製造方法において、前記バンク形成工程では、前記バンクに囲まれた領域が矩形状となるように当該バンクが形成され、
前記部分除去工程は、前記領域のうち、互いに対向する一方の対向辺部が露出するように、第1マスクを設置した状態で前記アッシング処理を行う第1アッシング処理と、前記領域のうち、互いに対向する他方の対向辺部が露出するように、第2マスクを設置した状態で前記アッシング処理を行う第2アッシング処理と、を含むことが好ましい。
Further, in the method of manufacturing the display device, in the bank forming step, the bank is formed so that the area surrounded by the bank becomes rectangular.
The partial removal step includes a first ashing process in which the ashing process is performed with the first mask installed so that one of the opposite side portions facing each other in the area is exposed, and a mutual ashing process in the area. It is preferable to include a second ashing process in which the ashing process is performed with the second mask installed so that the other opposite side portions facing each other are exposed.

この場合、適切なアッシング処理を行うことが可能となり、上記部分除去工程を精度よく実施することができる。 In this case, an appropriate ashing process can be performed, and the partial removal step can be performed with high accuracy.

本発明によれば、有機封止膜の端部に捲れが生じた場合でも、封止層の封止性能の低下を防いで有機EL素子の劣化を抑制することができる表示装置の製造方法を提供することが可能となる。 According to the present invention, there is a method for manufacturing a display device capable of preventing deterioration of the sealing performance of the sealing layer and suppressing deterioration of the organic EL element even when the end portion of the organic sealing film is curled. It will be possible to provide.

図1は、本発明の第1の実施形態に係る表示装置の要部構成を示す平面図である。FIG. 1 is a plan view showing a main configuration of a display device according to the first embodiment of the present invention. 図2は、図1に示した表示装置での表示領域の概略内部構成を説明する図である。FIG. 2 is a diagram illustrating a schematic internal configuration of a display area in the display device shown in FIG. 図3は、図1に示した表示装置での表示領域の要部構成を示す断面図である。FIG. 3 is a cross-sectional view showing a configuration of a main part of a display area in the display device shown in FIG. 図4は、図3に示した薄膜トランジスタ層を示す等価回路図である。FIG. 4 is an equivalent circuit diagram showing the thin film transistor layer shown in FIG. 図5は、図3に示した有機EL層を示す断面図である。FIG. 5 is a cross-sectional view showing the organic EL layer shown in FIG. 図6は、図1に示した表示装置の要部構成を示す断面図であり、図1のVI−VI線断面図である。FIG. 6 is a cross-sectional view showing a main configuration of the display device shown in FIG. 1, and is a sectional view taken along line VI-VI of FIG. 図7は、図1に示した表示装置の製造方法を示すフローチャートである。FIG. 7 is a flowchart showing a manufacturing method of the display device shown in FIG. 図8は、図7に示した封止層形成工程での詳細な工程を示すフローチャートである。FIG. 8 is a flowchart showing a detailed step in the sealing layer forming step shown in FIG. 7. 図9は、図8に示した部分除去工程でのアッシング処理の具体的な処理方法を説明する図であり、図9(a)及び図9(b)は、それぞれ第1アッシング処理及び第2アッシング処理の具体的な処理方法を説明する図である。FIG. 9 is a diagram illustrating a specific processing method of the ashing process in the partial removal step shown in FIG. 8, and FIGS. 9 (a) and 9 (b) show the first ashing process and the second ashing process, respectively. It is a figure explaining the specific processing method of the ashing process. 図10は、上記部分除去工程の具体的な効果を説明する図であり、図10(a)及び図10(b)は、それぞれ部分除去工程の実施前及び実施後の要部構成の状態を説明する図である。FIG. 10 is a diagram for explaining the specific effect of the partial removal step, and FIGS. 10A and 10B show the state of the main part configuration before and after the partial removal step, respectively. It is a figure explaining. 図11は、上記アッシング処理の具体的な効果を説明する図であり、図11(a)及び図11(b)は、それぞれ比較例でのアッシング処理の方法及び結果例を説明する図であり、図11(c)は、上記アッシング処理の結果例を説明する図である。FIG. 11 is a diagram for explaining the specific effect of the ashing process, and FIGS. 11 (a) and 11 (b) are diagrams for explaining the method and result example of the ashing process in the comparative example, respectively. 11 (c) is a diagram illustrating an example of the result of the ashing process. 図12は、図1に示した表示装置の変形例の製造方法を示すフローチャートである。FIG. 12 is a flowchart showing a manufacturing method of a modified example of the display device shown in FIG. 図13は、図12に示した重畳部分が存在するか否かを判別する判別工程を説明する図であり、図13(a)及び図13(b)は、それぞれ重畳部分が存在する場合及び重畳部分が存在しない場合を説明する図である。FIG. 13 is a diagram for explaining a determination process for determining whether or not the superimposed portion shown in FIG. 12 exists, and FIGS. 13 (a) and 13 (b) show cases where the superimposed portion exists and that of FIG. 13 (b), respectively. It is a figure explaining the case which the superimposition part does not exist. 図14は、本発明の第2の実施形態に係る表示装置の製造方法を示すフローチャートである。FIG. 14 is a flowchart showing a method of manufacturing a display device according to a second embodiment of the present invention. 図15は、図14に示した異物が存在するか否かを判別する異物判別工程を説明する図であり、図15(a)及び図15(b)は、それぞれ異物が存在する場合及び異物が存在しない場合を説明する図である。FIG. 15 is a diagram illustrating a foreign matter determination step for determining whether or not the foreign matter shown in FIG. 14 is present, and FIGS. 15 (a) and 15 (b) show the case where the foreign matter is present and the foreign matter, respectively. It is a figure explaining the case which does not exist.

以下、本発明の表示装置の製造方法を示す好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を有機EL表示装置に適用した場合を例示して説明する。また、各図中の構成部材の寸法は、実際の構成部材の寸法及び各構成部材の寸法比率等を忠実に表したものではない。さらに、「同層」とは同一のプロセス(成膜工程)にて形成されていることを意味し、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。 Hereinafter, preferred embodiments showing the method for manufacturing the display device of the present invention will be described with reference to the drawings. In the following description, a case where the present invention is applied to an organic EL display device will be described as an example. Further, the dimensions of the constituent members in each drawing do not faithfully represent the actual dimensions of the constituent members, the dimensional ratio of each constituent member, and the like. Further, "same layer" means that it is formed by the same process (deposition process), and "lower layer" means that it is formed by a process prior to the layer to be compared. However, the "upper layer" means that it is formed in a process after the layer to be compared.

《第1の実施形態》
図1は、本発明の第1の実施形態に係る表示装置の要部構成を示す平面図である。図2は、図1に示した表示装置での表示領域の概略内部構成を説明する図である。図3は、図1に示した表示装置での表示領域の要部構成を示す断面図である。図4は、図3に示した薄膜トランジスタ層を示す等価回路図である。図5は、図3に示した有機EL層を示す断面図である。図6は、図1に示した表示装置の要部構成を示す断面図であり、図1のVI−VI線断面図である。
<< First Embodiment >>
FIG. 1 is a plan view showing a main configuration of a display device according to a first embodiment of the present invention. FIG. 2 is a diagram illustrating a schematic internal configuration of a display area in the display device shown in FIG. FIG. 3 is a cross-sectional view showing a configuration of a main part of a display area in the display device shown in FIG. FIG. 4 is an equivalent circuit diagram showing the thin film transistor layer shown in FIG. FIG. 5 is a cross-sectional view showing the organic EL layer shown in FIG. FIG. 6 is a cross-sectional view showing a main configuration of the display device shown in FIG. 1, and is a sectional view taken along line VI-VI of FIG.

表示装置50aは、図1に示すように、例えば、矩形状に設けられた情報表示を行う表示領域Dと、表示領域Dの周囲に設けられた額縁領域Fとを備えている。また、額縁領域Fには、端子部Eが当該額縁領域Fの端部に設けられており、表示領域Dを規定する後述の複数の発光素子に設けられた配線(図示せず)が端子部Eに接続されている。また、この端子部Eには、例えば、図略のフレキシブルプリント回路基板が接続されており、当該フレキシブルプリント回路基板を介して信号及び電源電圧等が画素に供給されるようになっている。 As shown in FIG. 1, the display device 50a includes, for example, a rectangular display area D for displaying information and a frame area F provided around the display area D. Further, in the frame area F, a terminal portion E is provided at the end of the frame area F, and wiring (not shown) provided in a plurality of light emitting elements described later that define the display area D is provided in the terminal portion. It is connected to E. Further, for example, a flexible printed circuit board (not shown) is connected to the terminal portion E, and a signal, a power supply voltage, and the like are supplied to the pixels via the flexible printed circuit board.

また、表示領域Dには、図2に示すように、複数のサブ画素Pがマトリクス状に配列されている。具体的にいえば、表示領域Dには、赤色の表示を行うための赤色発光領域Lrを有するサブ画素P、緑色の表示を行うための緑色発光領域Lgを有するサブ画素P、及び青色の表示を行うための青色発光領域Lbを有するサブ画素Pが互いに隣り合うように設けられている。ここで、表示領域Dでは、赤色発光領域Lr、緑色発光領域Lg、及び青色発光領域Lbを有する隣り合う3つのサブ画素Pにより、1つの画素が構成されている。 Further, in the display area D, as shown in FIG. 2, a plurality of sub-pixels P are arranged in a matrix. Specifically, in the display area D, a sub-pixel P having a red light emitting region Lr for displaying red, a sub pixel P having a green light emitting region Lg for displaying green, and a blue display. Sub-pixels P having a blue light emitting region Lb for performing the above are provided so as to be adjacent to each other. Here, in the display area D, one pixel is composed of three adjacent sub-pixels P having a red light emitting region Lr, a green light emitting region Lg, and a blue light emitting region Lb.

表示装置50aは、図3に示すように、ベース基板10と、ベース基板10上に設けられた薄膜トランジスタ(TFT:Thin Film Transistor)層20aと、薄膜トランジスタ層20a上に設けられた発光素子としての有機EL(Electroluminescence)素子30aとを備えている。 As shown in FIG. 3, the display device 50a includes a base substrate 10, a thin film transistor (TFT) layer 20a provided on the base substrate 10, and an organic light emitting element provided on the thin film transistor layer 20a. It includes an EL (Electroluminescence) element 30a.

ベース基板10は、例えば、ポリイミド樹脂製のプラスチック基板である。 The base substrate 10 is, for example, a plastic substrate made of a polyimide resin.

図2及び図3に示すように、薄膜トランジスタ層20aは、ベースコート膜11、半導体層14a及び14b、ゲート絶縁膜13、第1金属層、第1層間絶縁膜15、第2金属層、第2層間絶縁膜17、第3金属層、及び平坦化膜19を含む。上記第1金属層は、行方向に延伸するゲート線12、ゲート電極12a及び12b、及び下部導電層を含む。上記第2金属層は、行方向に延伸する電源線(図示せず)、及び上部導電層を含む。上記第3金属層は、列方向に延伸するソース線Sa、列方向に延伸する電源線Sb、ソース電極18a及び18c、及びドレイン電極18b及び18dを含む。上記のゲート線12やソース線Saは一例であり、他の層に設けられていてもよい。 As shown in FIGS. 2 and 3, the thin film transistor layer 20a includes a base coat film 11, semiconductor layers 14a and 14b, a gate insulating film 13, a first metal layer, a first interlayer insulating film 15, a second metal layer, and a second interlayer. It includes an insulating film 17, a third metal layer, and a flattening film 19. The first metal layer includes a gate wire 12 extending in the row direction, gate electrodes 12a and 12b, and a lower conductive layer. The second metal layer includes a power supply line (not shown) extending in the row direction and an upper conductive layer. The third metal layer includes a source line Sa extending in the row direction, a power supply line Sb extending in the row direction, source electrodes 18a and 18c, and drain electrodes 18b and 18d. The gate line 12 and the source line Sa are examples, and may be provided in another layer.

具体的には、薄膜トランジスタ層20aは、図3に示すように、ベース基板10上に設けられたベースコート膜11と、ベースコート膜11上に設けられた複数の第1薄膜トランジスタ9a、複数の第2薄膜トランジスタ9b、及び複数のキャパシタ9cと、各第1薄膜トランジスタ9a、各第2薄膜トランジスタ9b、及び各キャパシタ9c上に設けられた平坦化膜19とを備えている。ここで、薄膜トランジスタ層20aでは、図2及び図4に示すように、図中横方向に互いに平行に延びるように複数のゲート線12が設けられている。また、薄膜トランジスタ層20aでは、図2及び図4に示すように、図中縦方向に互いに平行に延びるように複数のソース線Saが設けられている。また、薄膜トランジスタ層20aでは、図2及び図4に示すように、各ソース線Saと隣り合って、図中縦方向に互いに平行に延びるように複数の電源線Sbが設けられている。また、各電源線Sbは、図4に示すように、高電源電圧線(ELVDD)を構成する内部配線であり、後述の有機EL層の陽極と図略の高電源電圧源との間を導通している。また、薄膜トランジスタ層20aでは、図4に示すように、各サブ画素Pにおいて、第1薄膜トランジスタ9a、第2薄膜トランジスタ9b及びキャパシタ9cがそれぞれ設けられている。 Specifically, as shown in FIG. 3, the thin film transistor layer 20a includes a base coat film 11 provided on the base substrate 10, a plurality of first thin film transistors 9a provided on the base coat film 11, and a plurality of second thin film transistors. It includes 9b, a plurality of capacitors 9c, each first thin film transistor 9a, each second thin film transistor 9b, and a flattening film 19 provided on each capacitor 9c. Here, in the thin film transistor layer 20a, as shown in FIGS. 2 and 4, a plurality of gate lines 12 are provided so as to extend parallel to each other in the lateral direction in the drawing. Further, in the thin film transistor layer 20a, as shown in FIGS. 2 and 4, a plurality of source lines Sa are provided so as to extend parallel to each other in the vertical direction in the drawing. Further, in the thin film transistor layer 20a, as shown in FIGS. 2 and 4, a plurality of power supply lines Sb are provided adjacent to each source line Sa so as to extend parallel to each other in the vertical direction in the drawing. Further, as shown in FIG. 4, each power supply line Sb is an internal wiring constituting a high power supply voltage line (EL VDD), and conducts between the anode of the organic EL layer described later and the high power supply voltage source (not shown). doing. Further, in the thin film transistor layer 20a, as shown in FIG. 4, each sub-pixel P is provided with a first thin film transistor 9a, a second thin film transistor 9b, and a capacitor 9c, respectively.

ベースコート膜11は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。 The base coat film 11 is composed of, for example, a single-layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride.

第1薄膜トランジスタ9aは、図4に示すように、各サブ画素Pにおいて、対応するゲート線12及びソース線Saに接続されている。また、第1薄膜トランジスタ9aは、図3に示すように、ベースコート膜11上に順に設けられたゲート電極12a、ゲート絶縁膜13、半導体層14a、第1層間絶縁膜15、第2層間絶縁膜17、並びにソース電極18a及びドレイン電極18bを備えている。 As shown in FIG. 4, the first thin film transistor 9a is connected to the corresponding gate line 12 and the source line Sa in each sub-pixel P. Further, as shown in FIG. 3, the first thin film transistor 9a includes a gate electrode 12a, a gate insulating film 13, a semiconductor layer 14a, a first interlayer insulating film 15, and a second interlayer insulating film 17 provided in this order on the base coat film 11. , And a source electrode 18a and a drain electrode 18b.

ここで、ゲート電極12aは、図3に示すように、ベースコート膜11上に島状に設けられている。また、ゲート絶縁膜13は、図3に示すように、ゲート電極12aを覆うように設けられている。また、半導体層14aは、図3に示すように、ゲート絶縁膜13上にゲート電極12aと重なるように設けられ、ゲート電極12aと重なるチャネル領域と、そのチャネル領域を挟んで配置されたソース領域及びドレイン領域とを有している。 Here, as shown in FIG. 3, the gate electrode 12a is provided in an island shape on the base coat film 11. Further, as shown in FIG. 3, the gate insulating film 13 is provided so as to cover the gate electrode 12a. Further, as shown in FIG. 3, the semiconductor layer 14a is provided on the gate insulating film 13 so as to overlap the gate electrode 12a, and has a channel region overlapping the gate electrode 12a and a source region arranged with the channel region interposed therebetween. And a drain region.

また、第1層間絶縁膜15及び第2層間絶縁膜17は、図3に示すように、半導体層14aのチャネル領域を覆うように順に設けられている。また、ソース電極18a及びドレイン電極18bは、図3に示すように、第2層間絶縁膜17上に互いに離間するように設けられている。また、ソース電極18a及びドレイン電極18bは、図3に示すように、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成された各コンタクトホールを介して、半導体層14aのソース領域及びドレイン領域にそれぞれ接続されている。 Further, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order so as to cover the channel region of the semiconductor layer 14a. Further, as shown in FIG. 3, the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG. 3, the source electrode 18a and the drain electrode 18b are the sources of the semiconductor layer 14a via the contact holes formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17. It is connected to the region and the drain region, respectively.

また、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。 The gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are made of, for example, a single-layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride. ..

第2薄膜トランジスタ9bは、図4に示すように、各サブ画素Pにおいて、対応する第1薄膜トランジスタ9a及び電源線Sbに接続されている。また、第1薄膜トランジスタ9bは、図3に示すように、ベースコート膜11上に順に設けられたゲート電極12b、ゲート絶縁膜13、半導体層14b、第1層間絶縁膜15、第2層間絶縁膜17、並びにソース電極18c及びドレイン電極18dを備えている。 As shown in FIG. 4, the second thin film transistor 9b is connected to the corresponding first thin film transistor 9a and the power supply line Sb in each sub-pixel P. Further, as shown in FIG. 3, the first thin film transistor 9b includes a gate electrode 12b, a gate insulating film 13, a semiconductor layer 14b, a first interlayer insulating film 15, and a second interlayer insulating film 17 which are sequentially provided on the base coat film 11. , And a source electrode 18c and a drain electrode 18d.

ここで、ゲート電極12bは、図3に示すように、ベースコート膜11上に島状に設けられている。また、ゲート絶縁膜13は、図3に示すように、ゲート電極12bを覆うように設けられている。また、半導体層14bは、図3に示すように、ゲート絶縁膜13上にゲート電極12bと重なるように設けられ、ゲート電極12bと重なるチャネル領域と、そのチャネル領域を挟んで配置されたソース領域及びドレイン領域とを有している。 Here, as shown in FIG. 3, the gate electrode 12b is provided in an island shape on the base coat film 11. Further, as shown in FIG. 3, the gate insulating film 13 is provided so as to cover the gate electrode 12b. Further, as shown in FIG. 3, the semiconductor layer 14b is provided on the gate insulating film 13 so as to overlap the gate electrode 12b, and has a channel region overlapping the gate electrode 12b and a source region arranged with the channel region interposed therebetween. And a drain region.

また、第1層間絶縁膜15及び第2層間絶縁膜17は、図3に示すように、半導体層14bのチャネル領域を覆うように順に設けられている。また、ソース電極18c及びドレイン電極18dは、図3に示すように、第2層間絶縁膜17上に互いに離間するように設けられている。また、ソース電極18c及びドレイン電極18dは、図3に示すように、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成された各コンタクトホールを介して、半導体層14bのソース領域及びドレイン領域にそれぞれ接続されている。 Further, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order so as to cover the channel region of the semiconductor layer 14b. Further, as shown in FIG. 3, the source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG. 3, the source electrode 18c and the drain electrode 18d are the sources of the semiconductor layer 14b via the contact holes formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17. It is connected to the region and the drain region, respectively.

なお、本実施形態では、ボトムゲート型の第1薄膜トランジスタ9a及び第2薄膜トランジスタ9bを例示したが、第1薄膜トランジスタ9a及び第2薄膜トランジスタ9bは、トップゲート型の薄膜トランジスタであってもよい。 In the present embodiment, the bottom gate type first thin film transistor 9a and the second thin film transistor 9b are illustrated, but the first thin film transistor 9a and the second thin film transistor 9b may be top gate type thin film transistors.

キャパシタ9cは、図4に示すように、各サブ画素Pにおいて、対応する第1薄膜トランジスタ9a及び電源線Sbに接続されている。ここで、キャパシタ9cは、図3に示すように、ゲート電極12aと同層で、かつ同一材料により形成された下部導電層12cと、下部導電層12cを覆うように順に設けられたゲート絶縁膜13及び第1層間絶縁膜15と、第1層間絶縁膜15上に下部導電層12cと重なるように設けられた上部導電層16とを備えている。なお、上部導電層16は、容量配線とも呼ばれている。 As shown in FIG. 4, the capacitor 9c is connected to the corresponding first thin film transistor 9a and the power supply line Sb in each sub-pixel P. Here, as shown in FIG. 3, the capacitor 9c is a gate insulating film that is in the same layer as the gate electrode 12a and is provided in order so as to cover the lower conductive layer 12c and the lower conductive layer 12c formed of the same material. The 13 and the first interlayer insulating film 15 and the upper conductive layer 16 provided on the first interlayer insulating film 15 so as to overlap the lower conductive layer 12c are provided. The upper conductive layer 16 is also called a capacitive wiring.

平坦化膜19は、例えば、アクリル樹脂、ポリイミド樹脂、又はエポキシ樹脂等の無色透明な有機樹脂材料により構成されている。 The flattening film 19 is made of a colorless and transparent organic resin material such as an acrylic resin, a polyimide resin, or an epoxy resin.

有機EL素子30aは、図3に示すように、平坦化膜19上に順に設けられた複数の第1電極21、エッジカバー22、複数の有機EL層23、及び第2電極24を備えている。 As shown in FIG. 3, the organic EL element 30a includes a plurality of first electrodes 21, an edge cover 22, a plurality of organic EL layers 23, and a second electrode 24, which are sequentially provided on the flattening film 19. ..

複数の第1電極21は、図3に示すように、複数のサブ画素Pに対応するように、平坦化膜19上にマトリクス状に設けられている。また、第1電極21は、有機EL素子30aの陽極であり、図3に示すように、平坦化膜19に形成されたコンタクトホールCaを介して、各第2薄膜トランジスタ9bのドレイン電極18dに接続されている。また、第1電極21は、有機EL素子30aの駆動用トランジスタとしての第2薄膜トランジスタ9bを介して電源線Sbと電気的に接続されている(図4参照)。また、第1電極21は、有機EL層23にホール(正孔)を注入する機能を有している。また、第1電極21は、有機EL層23への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。 As shown in FIG. 3, the plurality of first electrodes 21 are provided in a matrix on the flattening film 19 so as to correspond to the plurality of sub-pixels P. Further, the first electrode 21 is the anode of the organic EL element 30a, and as shown in FIG. 3, is connected to the drain electrode 18d of each second thin film transistor 9b via the contact hole Ca formed in the flattening film 19. Has been done. Further, the first electrode 21 is electrically connected to the power supply line Sb via the second thin film transistor 9b as a driving transistor of the organic EL element 30a (see FIG. 4). Further, the first electrode 21 has a function of injecting holes into the organic EL layer 23. Further, the first electrode 21 is more preferably formed of a material having a large work function in order to improve the hole injection efficiency into the organic EL layer 23.

具体的にいえば、第1電極21を構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、チタン(Ti)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、イッテルビウム(Yb)、フッ化リチウム(LiF)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、イリジウム(Ir)、スズ(Sn)等の金属材料が挙げられる。また、第1電極21を構成する材料は、例えば、アスタチン(At)/酸化アスタチン(AtO)等の合金であっても構わない。さらに、第1電極21を構成する材料は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)のような導電性酸化物等であってもよい。また、第1電極21は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)等が挙げられる。 Specifically, examples of the material constituting the first electrode 21 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold. (Au), Titanium (Ti), Ruthenium (Ru), Manganese (Mn), Indium (In), Itterbium (Yb), Lithium Fluoride (LiF), Platinum (Pt), Palladium (Pd), Molybdenum (Mo) , Iridium (Ir), tin (Sn) and other metal materials. Further, the material constituting the first electrode 21 may be, for example, an alloy such as astatine (At) / oxidized astatine (AtO 2). Further, the material constituting the first electrode 21 is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). There may be. Further, the first electrode 21 may be formed by laminating a plurality of layers made of the above materials. Examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).

エッジカバー22は、図3に示すように、各第1電極21の周縁部を覆うように格子状に設けられている。つまり、エッジカバー22は、図3に例示するように、第1電極21を露出する開口部22kを有するとともに、第1電極22のエッジを覆うようになっている。ここで、エッジカバー22を構成する材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂等の有機樹脂材料が挙げられる。 As shown in FIG. 3, the edge covers 22 are provided in a grid pattern so as to cover the peripheral edges of the first electrodes 21. That is, as illustrated in FIG. 3, the edge cover 22 has an opening 22k that exposes the first electrode 21, and also covers the edge of the first electrode 22. Here, examples of the material constituting the edge cover 22 include organic resin materials such as polyimide resin, acrylic resin, polysiloxane resin, and novolak resin.

複数の有機EL層23は、図3に示すように、各第1電極21上に配置され、複数のサブ画素に対応するように、マトリクス状に設けられている。また、各有機EL層23は、図5に示すように、第1電極21上に順に設けられた正孔注入層1、正孔輸送層2、発光層3、電子輸送層4及び電子注入層5を備えている。 As shown in FIG. 3, the plurality of organic EL layers 23 are arranged on each of the first electrodes 21 and are provided in a matrix so as to correspond to the plurality of sub-pixels. Further, as shown in FIG. 5, each organic EL layer 23 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4, and an electron injection layer, which are sequentially provided on the first electrode 21. It has 5.

正孔注入層1は、陽極バッファ層とも呼ばれ、第1電極21と有機EL層23とのエネルギーレベルを近づけ、第1電極21から有機EL層23への正孔注入効率を改善する機能を有している。 The hole injection layer 1 is also called an anode buffer layer, and has a function of bringing the energy levels of the first electrode 21 and the organic EL layer 23 closer to each other and improving the hole injection efficiency from the first electrode 21 to the organic EL layer 23. Have.

正孔輸送層2は、第1電極21から有機EL層23への正孔の輸送効率を向上させる機能を有している。 The hole transport layer 2 has a function of improving the hole transport efficiency from the first electrode 21 to the organic EL layer 23.

発光層3は、第1電極21及び第2電極24による電圧印加の際に、第1電極21及び第2電極24から正孔及び電子がそれぞれ注入されるとともに、正孔及び電子が再結合する領域である。 In the light emitting layer 3, when a voltage is applied by the first electrode 21 and the second electrode 24, holes and electrons are injected from the first electrode 21 and the second electrode 24, respectively, and the holes and electrons are recombined. The area.

電子輸送層4は、電子を発光層3まで効率良く移動させる機能を有している。 The electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer 3.

電子注入層5は、第2電極24と有機EL層23とのエネルギーレベルを近づけ、第2電極24から有機EL層23へ電子が注入される効率を向上させる機能を有し、この機能により、有機EL素子30の駆動電圧を下げることができる。なお、電子注入層5は、陰極バッファ層とも呼ばれる。 The electron injection layer 5 has a function of bringing the energy levels of the second electrode 24 and the organic EL layer 23 closer to each other and improving the efficiency of injecting electrons from the second electrode 24 into the organic EL layer 23. The drive voltage of the organic EL element 30 can be lowered. The electron injection layer 5 is also called a cathode buffer layer.

また、第1電極21と第2電極24との間には、機能層が設けられている。この機能層は、上記正孔注入層1、正孔輸送層2、発光層3、電子輸送層4、及び電子注入層5を含む。なお、この説明以外に、機能層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の3層積層構造であってもよい。 Further, a functional layer is provided between the first electrode 21 and the second electrode 24. This functional layer includes the hole injection layer 1, the hole transport layer 2, the light emitting layer 3, the electron transport layer 4, and the electron injection layer 5. In addition to this description, the functional layer may have, for example, a three-layer laminated structure of a hole injection layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer.

第2電極24は、有機EL素子30aの陰極であり、図3に示すように、各有機EL層23及びエッジカバー22を覆うように設けられている。また、この第2電極24は、複数の有機EL素子30aに共通して設けられており、低電源電圧電極(ELVSS)を構成している。また、第2電極24は、端子部Eを介して低電源電圧源(図示せず)に接続されている。また、第2電極24は、有機EL層23に電子を注入する機能を有している。また、第2電極24は、有機EL層23への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。 The second electrode 24 is a cathode of the organic EL element 30a, and is provided so as to cover the organic EL layer 23 and the edge cover 22 as shown in FIG. Further, the second electrode 24 is provided in common to the plurality of organic EL elements 30a, and constitutes a low power supply voltage electrode (ELVSS). Further, the second electrode 24 is connected to a low power supply voltage source (not shown) via the terminal portion E. Further, the second electrode 24 has a function of injecting electrons into the organic EL layer 23. Further, the second electrode 24 is more preferably made of a material having a small work function in order to improve the electron injection efficiency into the organic EL layer 23.

具体的にいえば、第2電極24を構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、カルシウム(Ca)、チタン(Ti)、イットリウム(Y)、ナトリウム(Na)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、マグネシウム(Mg)、リチウム(Li)、イッテルビウム(Yb)、フッ化リチウム(LiF)等が挙げられる。また、第2電極24は、例えば、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、アスタチン(At)/酸化アスタチン(AtO)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等の合金により形成されていてもよい。 Specifically, examples of the material constituting the second electrode 24 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold. (Au), calcium (Ca), titanium (Ti), yttrium (Y), sodium (Na), ruthenium (Ru), manganese (Mn), indium (In), magnesium (Mg), lithium (Li), ytterbium (Yb), lithium fluoride (LiF) and the like can be mentioned. Further, the second electrode 24 is, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), asstatin (At) / oxidized asstatin (AtO 2). ), Lithium (Li) / Aluminum (Al), Lithium (Li) / Calcium (Ca) / Aluminum (Al), Lithium Fluoride (LiF) / Calcium (Ca) / Aluminum (Al), etc. You may.

また、第2電極24は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)等の導電性酸化物により形成されていてもよい。また、第2電極24は、上記材料からなる層を複数積層して形成されていてもよい。 Further, the second electrode 24 may be formed of, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). .. Further, the second electrode 24 may be formed by laminating a plurality of layers made of the above materials.

なお、仕事関数が小さい材料としては、例えば、マグネシウム(Mg)、リチウム(Li)、フッ化リチウム(LiF)、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等が挙げられる。 Examples of materials having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium. (Na) / Potassium (K), Lithium (Li) / Aluminum (Al), Lithium (Li) / Calcium (Ca) / Aluminum (Al), Lithium Fluoride (LiF) / Calcium (Ca) / Aluminum (Al) And so on.

封止層28は、表示装置50aにおいて、複数の有機EL素子(発光素子)30aを覆うように設けられている。また、この封止層28は、図3に示すように、第2電極24を覆うように設けられた第1無機封止膜25と、第1無機封止膜25上に設けられた有機封止膜26と、有機封止膜26を覆うように設けられた第2無機封止膜27とを備え、有機EL層23を水分や酸素等から保護する機能を有している。 The sealing layer 28 is provided in the display device 50a so as to cover a plurality of organic EL elements (light emitting elements) 30a. Further, as shown in FIG. 3, the sealing layer 28 has a first inorganic sealing film 25 provided so as to cover the second electrode 24 and an organic sealing provided on the first inorganic sealing film 25. It includes a waterproof film 26 and a second inorganic sealing film 27 provided so as to cover the organic sealing film 26, and has a function of protecting the organic EL layer 23 from moisture, oxygen, and the like.

第1無機封止膜25は、複数の有機EL素子30a上に設けられている。また、第2無機封止膜27は、有機封止膜26よりも上側に設けられ、第1無機封止膜25とともに、有機封止膜26を封止するように形成されている。更に、第1無機封止膜25及び第2無機封止膜27は、例えば、CMM(Common Metal Mask)を用いたCVD(Chemical vapor Deposition)法により、成膜されており、例えば、酸化シリコン(SiO)や酸化アルミニウム(Al)、四窒化三ケイ素(Si)のような窒化シリコン(SiNx(xは正数))、炭窒化ケイ素(SiCN)等の無機材料により構成されている。 The first inorganic sealing film 25 is provided on a plurality of organic EL elements 30a. Further, the second inorganic sealing film 27 is provided above the organic sealing film 26, and is formed so as to seal the organic sealing film 26 together with the first inorganic sealing film 25. Further, the first inorganic sealing film 25 and the second inorganic sealing film 27 are formed by, for example, a CVD (Chemical vapor Deposition) method using CMM (Common Metal Mask), and for example, silicon oxide ( SiO 2) or aluminum oxide (Al 2 O 3), the silicon nitride (SiNx (x, such as a four-nitride three silicon (Si 3 N 4) positive number)), composed of an inorganic material such as silicon carbonitride (SiCN) Has been done.

有機封止膜26は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等のインクジェット方式で塗布可能な有機材料により構成されている。さらに、有機封止膜26の膜厚は、図3に例示するように、第1無機封止膜25の膜厚及び第2無機封止膜27の膜厚よりも厚い膜厚に構成されている。具体的にいえば、第1無機封止膜25及び第2無機封止膜27は、例えば、各々、1μmの膜厚で形成されている。一方、有機封止膜26は、例えば、10μmの膜厚で形成されている。 The organic sealing film 26 is made of an organic material that can be applied by an inkjet method, such as an acrylic resin, an epoxy resin, a silicone resin, a polyurea resin, a parylene resin, a polyimide resin, or a polyamide resin. Further, as illustrated in FIG. 3, the film thickness of the organic sealing film 26 is configured to be thicker than the film thickness of the first inorganic sealing film 25 and the film thickness of the second inorganic sealing film 27. There is. Specifically, the first inorganic sealing film 25 and the second inorganic sealing film 27 are each formed, for example, with a film thickness of 1 μm. On the other hand, the organic sealing film 26 is formed, for example, with a film thickness of 10 μm.

また、表示装置50aは、図1に示すように、額縁領域Fにおいて、表示領域Dを囲む枠状の第1バンク45と、当該第1バンク45を囲む枠状の第2バンク46とを備えており、これらの第1バンク45及び第2バンク46により、インクジェット方式等で塗布された有機封止膜26の濡れ広がりを規制している。なお、有機封止膜26のエッジ26e(図6)は、バンクにより規定されている。また、このバンクは、第1バンク45及び第2バンク46を含む。このように、バンクとして、第1バンク45及び第2バンク46を設けることにより、有機封止膜26の濡れ広がりをより確実に規制することができる。 Further, as shown in FIG. 1, the display device 50a includes a frame-shaped first bank 45 surrounding the display area D and a frame-shaped second bank 46 surrounding the first bank 45 in the frame area F. The first bank 45 and the second bank 46 regulate the wet spread of the organic sealing film 26 applied by an inkjet method or the like. The edge 26e (FIG. 6) of the organic sealing film 26 is defined by a bank. The bank also includes a first bank 45 and a second bank 46. In this way, by providing the first bank 45 and the second bank 46 as banks, the wet spread of the organic sealing film 26 can be more reliably regulated.

第1バンク45は、例えば、平坦化膜19と同層で、かつ同一材料によって形成されている。また、この第1バンク45は、図6に例示するように、有機封止膜26のエッジ26eと重なるように構成されている。また、第2電極24が、図1に二点鎖線にて示すように、平面視において、表示領域Dを覆うように、かつ、第1バンク45と表示領域Dとの間に設けられている。 The first bank 45 is formed of, for example, the same layer as the flattening film 19 and made of the same material. Further, as illustrated in FIG. 6, the first bank 45 is configured to overlap with the edge 26e of the organic sealing film 26. Further, as shown by the alternate long and short dash line in FIG. 1, the second electrode 24 is provided so as to cover the display area D in a plan view and between the first bank 45 and the display area D. ..

また、第2バンク46は、図6に示すように、例えば、平坦化膜19と同層で、かつ同一材料によって形成された下層バンク46aと、エッジカバー22(図3)と同層で、かつ同一材料によって形成されるとともに、下層バンク46aに積層された上層バンク46bとを備えている。 Further, as shown in FIG. 6, the second bank 46 is, for example, the same layer as the flattening film 19, the lower bank 46a formed of the same material, and the same layer as the edge cover 22 (FIG. 3). Moreover, it is formed of the same material and includes an upper layer bank 46b laminated on the lower layer bank 46a.

また、本実施形態の表示装置50aでは、図6に例示するように、第1無機封止膜25のエッジ25eと第2無機封止膜27のエッジ27eが、額縁領域F(図1)において、有機封止膜26のエッジ26eの外側に位置している。更に、同図6に示すように、第2無機封止膜27のエッジ27eが、第1無機封止膜25のエッジ25eよりも外側に位置しているので、封止層28(図3)において、最外層の第2無機封止膜27が複数の有機EL素子30aを覆うこととなり、各有機EL素子30aに対する封止性能を確実に向上させることができる。 Further, in the display device 50a of the present embodiment, as illustrated in FIG. 6, the edge 25e of the first inorganic sealing film 25 and the edge 27e of the second inorganic sealing film 27 are formed in the frame region F (FIG. 1). , Located outside the edge 26e of the organic sealing film 26. Further, as shown in FIG. 6, since the edge 27e of the second inorganic sealing film 27 is located outside the edge 25e of the first inorganic sealing film 25, the sealing layer 28 (FIG. 3). In the above, the second inorganic sealing film 27 of the outermost layer covers the plurality of organic EL elements 30a, and the sealing performance for each organic EL element 30a can be surely improved.

また、表示装置50aでは、図6に示すように、平坦化膜19に設けられたスリットからなるトレンチTが設けられており、このトレンチTにおいて、第2電極24は、第1電極21と同層で、かつ同一材料により形成された電極導通部A1に電気的に接続されている。また、この電極導通部A1は、同図6に示すように、薄膜トランジスタ層20a(図3)の配線層、例えば、ソース線Saと同層で、かつ同一材料により形成された配線導通部S1と額縁領域Fにおいて電気的に接続されている。また、この配線導通部S1は、図略の引き回し配線及び端子部Eを介して上述の低電源電圧源に電気的に接続されて、当該低電源電圧源と第2電極24とは互いに導通される。 Further, in the display device 50a, as shown in FIG. 6, a trench T formed of a slit provided in the flattening film 19 is provided, and in this trench T, the second electrode 24 is the same as the first electrode 21. It is electrically connected to the electrode conductive portion A1 which is a layer and is formed of the same material. Further, as shown in FIG. 6, the electrode conductive portion A1 is the same layer as the wiring layer of the thin film transistor layer 20a (FIG. 3), for example, the source wire Sa, and is formed of the same material as the wiring conductive portion S1. It is electrically connected in the frame area F. Further, the wiring conduction portion S1 is electrically connected to the above-mentioned low power supply voltage source via the routing wiring and the terminal portion E (not shown), and the low power supply voltage source and the second electrode 24 are electrically connected to each other. To.

上述した表示装置50aは、各サブ画素Pにおいて、ゲート線12を介して第1薄膜トランジスタ9aにゲート信号を入力することにより、第1薄膜トランジスタ9aをオン状態にし、ソース線Saを介して第2薄膜トランジスタ9bのゲート電極12b、及びキャパシタ9cにソース信号に対応する所定の電圧を書き込み、第2薄膜トランジスタ9bのゲート電圧に基づいて、規定された電源線Sbからの電流が有機EL層23に供給されることにより、有機EL層23の発光層3が発光して、情報表示を行うように構成されている。 The display device 50a described above turns on the first thin film transistor 9a by inputting a gate signal to the first thin film transistor 9a via the gate line 12 in each subpixel P, and turns on the first thin film transistor 9a and turns on the second thin film transistor 9a via the source line Sa. A predetermined voltage corresponding to the source signal is written to the gate electrode 12b of 9b and the capacitor 9c, and the current from the specified power supply line Sb is supplied to the organic EL layer 23 based on the gate voltage of the second thin film transistor 9b. As a result, the light emitting layer 3 of the organic EL layer 23 emits light to display information.

また、表示装置50aでは、第1薄膜トランジスタ9aがオフ状態になっても、第2薄膜トランジスタ9bのゲート電圧がキャパシタ9cによって保持されるので、次のフレームのゲート信号が入力されるまで発光層3による発光が維持される。 Further, in the display device 50a, even if the first thin film transistor 9a is turned off, the gate voltage of the second thin film transistor 9b is held by the capacitor 9c, so that the light emitting layer 3 determines until the gate signal of the next frame is input. Luminescence is maintained.

次に、図7も参照して、本実施形態の表示装置50aの製造方法について具体的に説明する。図7は、図1に示した表示装置の製造方法を示すフローチャートである。 Next, the manufacturing method of the display device 50a of the present embodiment will be specifically described with reference to FIG. 7. FIG. 7 is a flowchart showing a manufacturing method of the display device shown in FIG.

表示装置50aの製造方法は、図7に示すように、薄膜トランジスタ層形成工程S1と、有機EL素子形成工程S2と、封止層形成工程S3と、フレキシブル化工程S4と、分断工程S5と、実装工程S6とを含む。 As shown in FIG. 7, the display device 50a is mounted by mounting the thin film transistor layer forming step S1, the organic EL element forming step S2, the sealing layer forming step S3, the flexibility step S4, and the dividing step S5. Includes step S6.

この表示装置50aの製造には、マザー基板(図示せず)を用いた多面取りの方法が採用され、当該マザー基板を用いて上述の各工程が実施される。また、マザー基板は、ベース基板10となる基板であって、表示装置50aに含まれた表示パネルを構成するパネル構成領域を複数内在している。 A multi-chamfering method using a mother substrate (not shown) is adopted for manufacturing the display device 50a, and each of the above steps is carried out using the mother substrate. Further, the mother substrate is a substrate that serves as a base substrate 10, and has a plurality of panel constituent areas that constitute a display panel included in the display device 50a.

薄膜トランジスタ層形成工程S1は、ベースコート膜形成工程S11と、ゲート電極形成工程S12と、ゲート絶縁膜形成工程S13と、半導体層形成工程S14と、層間絶縁膜形成工程S15と、ソースドレイン電極形成工程S16と、平坦化膜形成工程S17とを含む。 The thin film transistor layer forming step S1 includes a base coat film forming step S11, a gate electrode forming step S12, a gate insulating film forming step S13, a semiconductor layer forming step S14, an interlayer insulating film forming step S15, and a source / drain electrode forming step S16. And the flattening film forming step S17.

ベースコート膜形成工程S11では、上記マザー基板の表面に、例えば、プラズマCVD法により、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸窒化シリコン(SiOxNy;x>y)、窒化酸化シリコン(SiNxOy;x>y)などの無機絶縁膜を成膜して、ベースコート膜11を形成する。 In the base coat film forming step S11, on the surface of the mother substrate, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy; x> y), silicon nitride (SiNxOy; An inorganic insulating film such as x> y) is formed to form the base coat film 11.

次に、ゲート電極形成工程S12では、ベースコート膜11が形成されたマザー基板上に、例えばスパッタリング法により、チタン膜、アルミニウム膜およびチタン膜を順に成膜して積層導電膜を形成した後に、その積層導電膜をフォトリソグラフィによりパターニングして、ゲート電極12a及び12bを形成する。このとき、ゲート電極12a及び12bを形成する積層導電膜からは、ゲート線12や各種の引き回し配線なども併せて形成する。 Next, in the gate electrode forming step S12, a titanium film, an aluminum film, and a titanium film are sequentially formed on the mother substrate on which the base coat film 11 is formed by, for example, a sputtering method to form a laminated conductive film, and then the laminated conductive film is formed. The laminated conductive film is patterned by photolithography to form gate electrodes 12a and 12b. At this time, the gate wire 12 and various routing wires are also formed from the laminated conductive film forming the gate electrodes 12a and 12b.

続いて、ゲート絶縁膜形成工程S13では、ゲート電極12a及び12bが形成されたマザー基板上に、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸窒化シリコン(SiOxNy;x>y)、窒化酸化シリコン(SiNxOy;x>y)などの無機絶縁膜を単層でまたは積層するように成膜して、ゲート絶縁膜13を形成する。 Subsequently, in the gate insulating film forming step S13, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy; x> y), and oxidation nitride on the mother substrate on which the gate electrodes 12a and 12b are formed. The gate insulating film 13 is formed by forming an inorganic insulating film such as silicon (SiNxOy; x> y) in a single layer or in a laminated manner.

次に、半導体層形成工程S14では、ゲート絶縁膜13が形成されたマザー基板上に、例えばCVD法により半導体膜を成膜し、その半導体膜に対し、必要に応じて結晶化処理や低抵抗化処理を施した後に、当該半導体膜をフォトリソグラフィ(レジスト塗布、プリベーク処理、露光処理、現像処理、ポストベーク処理、エッチング処理およびレジスト剥離処理)によりパターニングして、半導体層14a及び14bを形成する。 Next, in the semiconductor layer forming step S14, a semiconductor film is formed on the mother substrate on which the gate insulating film 13 is formed, for example, by a CVD method, and the semiconductor film is subjected to crystallization treatment or low resistance as necessary. After the chemical vapor deposition treatment, the semiconductor film is patterned by photolithography (resist coating, prebaking treatment, exposure treatment, development treatment, post-baking treatment, etching treatment and resist peeling treatment) to form semiconductor layers 14a and 14b. ..

続いて、層間絶縁膜形成工程S15では、半導体層14a及び14bが形成されたマザー基板上に、例えばCVD法により、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸窒化シリコン(SiOxNy;x>y)、窒化酸化シリコン(SiNxOy;x>y)などの無機絶縁膜を成膜して、第1層間絶縁膜15を形成する。続いて、第1層間絶縁膜15上に、例えばCVD法により、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸窒化シリコン(SiOxNy;x>y)、窒化酸化シリコン(SiNxOy;x>y)などの無機絶縁膜を成膜して、第2層間絶縁膜17を形成する。尚、この層間絶縁膜形成工程S15は、第1層間絶縁膜15と第2層間絶縁膜17との間に設けられる上部導電層16を形成する上部導電層形成工程を含む。 Subsequently, in the interlayer insulating film forming step S15, silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiOxNy; x> are placed on the mother substrate on which the semiconductor layers 14a and 14b are formed, for example, by a CVD method. y), an inorganic insulating film such as silicon nitride oxide (SiNxOy; x> y) is formed to form the first interlayer insulating film 15. Subsequently, on the first interlayer insulating film 15, for example, by a CVD method, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy; x> y), silicon nitride (SiNxOy; x> y). The second interlayer insulating film 17 is formed by forming an inorganic insulating film such as the above. The interlayer insulating film forming step S15 includes an upper conductive layer forming step of forming the upper conductive layer 16 provided between the first interlayer insulating film 15 and the second interlayer insulating film 17.

次に、ソースドレイン電極形成工程S16では、第2層間絶縁膜17が形成されたマザー基板上に、例えばスパッタリング法により、チタン膜、アルミニウム膜およびチタン膜を順に成膜して、積層導電膜を形成した後に、その積層導電膜をフォトリソグラフィによりパターニングして、ソース電極18a及びドレイン電極18bを形成する。このとき、ソース電極18a及びドレイン電極18bを形成する積層電電膜からは、ソース線Saなども併せて形成する。 Next, in the source-drain electrode forming step S16, a titanium film, an aluminum film, and a titanium film are sequentially formed on the mother substrate on which the second interlayer insulating film 17 is formed by, for example, a sputtering method to form a laminated conductive film. After the formation, the laminated conductive film is patterned by photolithography to form the source electrode 18a and the drain electrode 18b. At this time, the source wire Sa and the like are also formed from the laminated electric film forming the source electrode 18a and the drain electrode 18b.

続いて、平坦化膜形成工程S17では、ソース電極18a及びドレイン電極18bが形成されたマザー基板上に、例えばスピンコート法やインクジェット法などの公知の塗布法により、ポリイミド樹脂などの感光性樹脂材料を塗布する。そして、この感光性樹脂材料の塗布膜に対し、プリベーク処理、露光処理、現像処理およびポストベーク処理を行って、当該塗布膜をパターニングすることにより、平坦化膜19を形成する。このとき、平坦化膜19を形成する塗布膜からは、第1バンク45、第2バンク46の下層バンク46aを併せて形成する。つまり、平坦化膜形成工程S17は、バンクとしての第1バンク45を形成するバンク形成工程を兼用している。なお、このバンク形成工程では、第1バンク45に囲まれた領域が矩形状となるように当該第1バンク45は形成されている(例えば、図1参照。)。 Subsequently, in the flattening film forming step S17, a photosensitive resin material such as a polyimide resin is applied onto the mother substrate on which the source electrode 18a and the drain electrode 18b are formed by a known coating method such as a spin coating method or an inkjet method. Is applied. Then, the coating film of the photosensitive resin material is subjected to prebaking treatment, exposure treatment, developing treatment and post-baking treatment, and the coating film is patterned to form the flattening film 19. At this time, the lower bank 46a of the first bank 45 and the second bank 46 is also formed from the coating film forming the flattening film 19. That is, the flattening film forming step S17 also serves as a bank forming step of forming the first bank 45 as a bank. In this bank forming step, the first bank 45 is formed so that the region surrounded by the first bank 45 has a rectangular shape (see, for example, FIG. 1).

以上のように、薄膜トランジスタ層形成工程S1では、薄膜トランジスタ層20aが形成される。 As described above, in the thin film transistor layer forming step S1, the thin film transistor layer 20a is formed.

有機EL素子形成工程S2は、第1電極形成工程S21と、エッジカバー形成工程S22と、有機EL層形成工程S23と、第2電極形成工程S24とを含む。なお、有機EL素子形成工程S2は、発光素子形成工程の一例である。 The organic EL element forming step S2 includes a first electrode forming step S21, an edge cover forming step S22, an organic EL layer forming step S23, and a second electrode forming step S24. The organic EL element forming step S2 is an example of a light emitting element forming step.

第1電極形成工程S21では、薄膜トランジスタ層20aが形成されたマザー基板上に、例えば、スパッタリング法により、インジウムスズ酸化物(ITO)膜、銀合金膜およびインジウムスズ酸化物(ITO)膜を順に成膜して積層導電膜を形成する。そして、この積層導電膜をフォトリソグラフィによりパターニングして、第1電極21を形成する。 In the first electrode forming step S21, an indium tin oxide (ITO) film, a silver alloy film, and an indium tin oxide (ITO) film are sequentially formed on the mother substrate on which the thin film transistor layer 20a is formed, for example, by a sputtering method. A film is formed to form a laminated conductive film. Then, the laminated conductive film is patterned by photolithography to form the first electrode 21.

次に、エッジカバー形成工程S22では、第1電極21が形成されたマザー基板上に、例えばスピンコート法などの公知の塗布法により、ポリイミド樹脂などの感光性樹脂材料を塗布する。そして、この感光性樹脂材料の塗布膜に対し、プリベーク処理、露光処理、現像処理およびポストベーク処理を行って、当該塗布膜をパターニングすることにより、エッジカバー22を形成する。このとき、エッジカバー22を形成する塗布膜からは、第2バンク46の上層バンク46bを併せて形成する。 Next, in the edge cover forming step S22, a photosensitive resin material such as a polyimide resin is applied onto the mother substrate on which the first electrode 21 is formed by a known coating method such as a spin coating method. Then, the coating film of the photosensitive resin material is subjected to prebaking treatment, exposure treatment, developing treatment and post-baking treatment, and the coating film is patterned to form the edge cover 22. At this time, the upper bank 46b of the second bank 46 is also formed from the coating film forming the edge cover 22.

続いて、有機EL層形成工程S23では、エッジカバー22が形成されたマザー基板上に、公知のFMM(Fine Metal Mask)を用いて、例えば真空蒸着法により、正孔注入層1、正孔輸送層2、発光層3、電子輸送層4、及び電子注入層5を順に成膜して、個々の第1電極21上に有機EL層23を形成する。 Subsequently, in the organic EL layer forming step S23, the hole injection layer 1 and the hole transport are carried out on the mother substrate on which the edge cover 22 is formed by using a known FMM (Fine Metal Mask), for example, by a vacuum vapor deposition method. The layer 2, the light emitting layer 3, the electron transport layer 4, and the electron injection layer 5 are formed in this order to form the organic EL layer 23 on each first electrode 21.

次に、第2電極形成工程S24では、有機EL層23が形成されたマザー基板上に、表示パネル単位でパターニング可能なCMMを用いて、例えば真空蒸着法により銀合金膜を成膜することにより、複数の有機EL素子30aに共通して、第2電極24を形成する。 Next, in the second electrode forming step S24, a silver alloy film is formed on the mother substrate on which the organic EL layer 23 is formed by using a CMM that can be patterned in units of display panels, for example, by a vacuum vapor deposition method. , The second electrode 24 is formed in common with the plurality of organic EL elements 30a.

以上のように、有機EL素子形成工程S2では、薄膜トランジスタ層20a上に複数の有機EL素子(発光素子)30aが形成される。 As described above, in the organic EL element forming step S2, a plurality of organic EL elements (light emitting elements) 30a are formed on the thin film transistor layer 20a.

封止層形成工程S3では、複数の有機EL素子30aを覆うように、封止層28が形成される。 In the sealing layer forming step S3, the sealing layer 28 is formed so as to cover the plurality of organic EL elements 30a.

ここで、図8〜図10も参照して、本実施形態の表示装置50aの製造方法での封止層形成工程S3の詳細な工程について、具体的に説明する。図8は、図7に示した封止層形成工程での詳細な工程を示すフローチャートである。図9は、図8に示した部分除去工程でのアッシング処理の具体的な処理方法を説明する図であり、図9(a)及び図9(b)は、それぞれ第1アッシング処理及び第2アッシング処理の具体的な処理方法を説明する図である。図10は、上記部分除去工程の具体的な効果を説明する図であり、図10(a)及び図10(b)は、それぞれ部分除去工程の実施前及び実施後の要部構成の状態を説明する図である。 Here, the detailed process of the sealing layer forming step S3 in the manufacturing method of the display device 50a of the present embodiment will be specifically described with reference to FIGS. 8 to 10. FIG. 8 is a flowchart showing a detailed step in the sealing layer forming step shown in FIG. 7. FIG. 9 is a diagram illustrating a specific processing method of the ashing process in the partial removal step shown in FIG. 8, and FIGS. 9 (a) and 9 (b) show the first ashing process and the second ashing process, respectively. It is a figure explaining the specific processing method of the ashing process. FIG. 10 is a diagram for explaining the specific effect of the partial removal step, and FIGS. 10A and 10B show the state of the main part configuration before and after the partial removal step, respectively. It is a figure explaining.

封止層形成工程S3では、まず有機EL素子30a上に第1無機封止膜25を形成する第1無機封止膜形成工程S31が行われる。 In the sealing layer forming step S3, first, the first inorganic sealing film forming step S31 for forming the first inorganic sealing film 25 on the organic EL element 30a is performed.

この第1無機封止膜形成工程S31では、有機EL素子30aが形成されたマザー基板上に、CMMを用いて、例えばCVD法により、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸窒化シリコン(SiOxNy;x>y)、窒化酸化シリコン(SiNxOy;x>y)などの無機絶縁膜を単層でまたは積層するように成膜して、第1無機封止膜25を形成する。 In the first inorganic sealing film forming step S31, silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride are used on the mother substrate on which the organic EL element 30a is formed, for example, by a CVD method. The first inorganic sealing film 25 is formed by forming an inorganic insulating film such as (SiOxNy; x> y) or silicon nitride (SiNxOy; x> y) in a single layer or in a laminated manner.

次に、封止層形成工程S3では、第1無機封止膜25上に有機封止膜26を形成する有機封止膜形成工程S32が行われる。 Next, in the sealing layer forming step S3, the organic sealing film forming step S32 for forming the organic sealing film 26 on the first inorganic sealing film 25 is performed.

この有機封止膜形成工程S32には、図8に示すように、第1バンク45の内側に有機封止膜26を形成する有機材料を塗布する塗布工程S321と、塗布した有機材料を硬化する硬化工程S322と、第1バンク45上に重畳した有機材料の重畳部分を除去する部分除去工程S323とが含まれている。 In the organic sealing film forming step S32, as shown in FIG. 8, a coating step S321 for applying an organic material for forming an organic sealing film 26 inside the first bank 45 and a coating step S321 for curing the applied organic material are performed. A curing step S322 and a partial removing step S323 for removing the superposed portion of the organic material superimposed on the first bank 45 are included.

塗布工程S321は、第1無機封止膜25が形成されたマザー基板上に対して、例えば、インクジェット法によりアクリル樹脂などの有機材料を塗布することにより実施される。 The coating step S321 is carried out by applying an organic material such as an acrylic resin on the mother substrate on which the first inorganic sealing film 25 is formed, for example, by an inkjet method.

硬化工程S322は、塗布した有機材料に対して、例えば、紫外線を照射することにより、当該有機材料を硬化することにより行われる。 The curing step S322 is performed by curing the applied organic material by, for example, irradiating the coated organic material with ultraviolet rays.

部分除去工程S323では、塗布工程S321の際に、第1バンク45上に液状の有機材料が乗り上げた状態となり、この乗り上げた状態で、硬化工程S322において、有機材料が硬化されることによって第1バンク45上に重畳した状態で形成された重畳部分(例えば、図10(a)に”26a“にて図示)が除去される。これにより、有機封止膜26が、第1バンク45の内側で第1無機封止膜25上に形成される。 In the partial removal step S323, during the coating step S321, the liquid organic material is in a state of riding on the first bank 45, and in this riding state, the organic material is cured in the curing step S322 to obtain the first state. The superposed portion (for example, shown by "26a" in FIG. 10A) formed in a superposed state on the bank 45 is removed. As a result, the organic sealing film 26 is formed on the first inorganic sealing film 25 inside the first bank 45.

また、部分除去工程S323は、例えば、所定の処理ガスを用いたアッシング処理を実施することにより、行われる。この処理ガスには、例えば、N2Oガス、O2ガス、あるいはNOガスが用いられる。さらに、この部分除去工程S323には、図9(a)及び図9(b)にそれぞれ示す、第1アッシング処理及び第2アッシング処理が含まれている。 Further, the partial removal step S323 is performed, for example, by performing an ashing process using a predetermined processing gas. For this processing gas, for example, N 2 O gas, O 2 gas, or NO gas is used. Further, the partial removal step S323 includes a first ashing process and a second ashing process shown in FIGS. 9A and 9B, respectively.

具体的にいえば、第1アッシング処理では、図9(a)に示すように、第1バンク45に囲まれた矩形状の領域のうち、互いに対向する一方の対向辺部LA及びLBが露出するように、矩形状の第1マスクM1を設置した状態で上記アッシング処理が行われる。 Specifically, in the first ashing process, as shown in FIG. 9A, one of the opposing side portions LA and LB of the rectangular region surrounded by the first bank 45 is exposed. As described above, the ashing process is performed with the rectangular first mask M1 installed.

また、第2アッシング処理では、図9(b)に示すように、上述の領域のうち、互いに対向する他方の対向辺部TA及びTBが露出するように、矩形状の第2マスクM2を設置した状態で上記アッシング処理が行われる。 Further, in the second ashing process, as shown in FIG. 9B, a rectangular second mask M2 is installed so that the other facing side portions TA and TB facing each other in the above-mentioned regions are exposed. The above ashing process is performed in this state.

上記のような第1アッシング処理及び第2アッシング処理を含んだ部分除去工程S323を行うことにより、図10(a)に例示するように、第1バンク45上に有機材料の重畳部分26aが形成された場合でも、図10(b)に例示するように、有機封止膜26の端部及び第1バンク45の表面上を整然化して当該重畳部分26aを除去することができる。この結果、有機封止膜26を第1バンク45の内側で、例えば、有機封止膜26の端部に捲れを生じていない、適切な形状に当該有機封止膜26を形成することができる。 By performing the partial removal step S323 including the first ashing treatment and the second ashing treatment as described above, as illustrated in FIG. 10A, a superposed portion 26a of the organic material is formed on the first bank 45. Even in this case, as illustrated in FIG. 10B, the superposed portion 26a can be removed by ordering the end portion of the organic sealing film 26 and the surface of the first bank 45. As a result, the organic sealing film 26 can be formed inside the first bank 45, for example, in an appropriate shape without curling at the end of the organic sealing film 26. ..

尚、上記の説明では、部分除去工程S323に所定の処理ガスを用いたアッシング処理を適用した場合について説明したが、本実施形態は第1バンク45上に形成された重畳部分26aを除去するものであれば、何ら限定されるものではなく、例えば、重畳部分26aに対して、研磨を施すことにより、除去する工程でもよい。但し、上記のような処理ガスを用いたアッシング処理を行う方が、重畳部分26aの除去を容易に、かつ、確実に行うことができる点で好ましい。 In the above description, the case where the ashing process using a predetermined processing gas is applied to the partial removing step S323 has been described, but this embodiment removes the superposed portion 26a formed on the first bank 45. If this is the case, the process is not limited to this, and for example, the step of removing the superposed portion 26a by polishing it may be performed. However, it is preferable to perform the ashing treatment using the treatment gas as described above because the overlapping portion 26a can be easily and surely removed.

ここで、図11も参照して、部分除去工程S323として、第1アッシング処理及び第2アッシング処理からなる、2段階のアッシング処理を行う効果について、具体的に説明する。図11は、上記アッシング処理の具体的な効果を説明する図であり、図11(a)及び図11(b)は、それぞれ比較例でのアッシング処理の方法及び結果例を説明する図であり、図11(c)は、上記アッシング処理の結果例を説明する図である。 Here, with reference to FIG. 11, the effect of performing a two-step ashing process including a first ashing process and a second ashing process as the partial removal step S323 will be specifically described. FIG. 11 is a diagram for explaining the specific effect of the ashing process, and FIGS. 11 (a) and 11 (b) are diagrams for explaining the method and result example of the ashing process in the comparative example, respectively. 11 (c) is a diagram illustrating an example of the result of the ashing process.

まず、比較例として、一度のアッシング処理を行うことにより、部分除去工程を実施する場合について説明する。この比較例の場合では、図11(a)に示すように、矩形状の第3マスクM3が第1バンク45の内側となるように、設置された状態で、上記処理ガスを用いたアッシング処理が行われる。このため、この比較例では、処理ガスが第3マスクM3の四つの角部において、当該第3マスクM3の内側に回り込み、この回り込んだ処理ガスによって上記領域の四隅部でアッシング処理が行われる。この結果、この比較例では、図11(b)にクロスハッチ部にて例示するように、アッシング処理が行われた領域CAAが生じる。つまり、この比較例では、矩形状の第1バンク45の四隅部の各角部の内側に所定ガスが回り込んで、硬化された有機材料の部分、つまり有機封止膜26の角部まで除去することがある。 First, as a comparative example, a case where a partial removal step is performed by performing a single ashing process will be described. In the case of this comparative example, as shown in FIG. 11A, an ashing process using the above-mentioned processing gas is performed in a state where the rectangular third mask M3 is installed so as to be inside the first bank 45. Is done. Therefore, in this comparative example, the processing gas wraps around the inside of the third mask M3 at the four corners of the third mask M3, and the wrapping processing gas performs an ashing treatment at the four corners of the above region. .. As a result, in this comparative example, as illustrated by the crosshatch portion in FIG. 11B, a region CAA in which the ashing treatment has been performed is generated. That is, in this comparative example, the predetermined gas wraps around inside each corner of the four corners of the rectangular first bank 45 and removes the cured organic material portion, that is, the corner portion of the organic sealing film 26. I have something to do.

これに対して、本実施形態では、図9(a)及び図9(b)に示したように、第1アッシング処理及び第2アッシング処理が行われているので、第1マスクM1の四隅部の各角部及び第2マスクM2の四隅部の各角部において、処理ガスが不適切に回り込むのを防ぐことができる。この結果、本実施形態では、図11(c)にクロスハッチ部にて例示するように、アッシング処理が行われた領域AAは、第1バンク45の内側の領域と同じ矩形状の開口を有する枠状とすることができ、有機封止膜26の角部まで除去するのを防ぐことができる。このように、本実施形態では、部品除去工程S323として、2段階のアッシング処理を実施しているので、適切なアッシング処理を行うことが可能となり、当該部分除去工程S323を精度よく実施することができる。 On the other hand, in the present embodiment, as shown in FIGS. 9A and 9B, since the first ashing process and the second ashing process are performed, the four corners of the first mask M1 It is possible to prevent the processing gas from improperly wrapping around at each corner of the above and at each corner of the four corners of the second mask M2. As a result, in the present embodiment, as illustrated by the crosshatch portion in FIG. 11C, the ashing-treated region AA has the same rectangular opening as the inner region of the first bank 45. It can be frame-shaped and can prevent the corners of the organic sealing film 26 from being removed. As described above, in the present embodiment, since the two-step ashing process is performed as the component removing step S323, it is possible to perform an appropriate ashing process, and the partial removing step S323 can be performed accurately. it can.

次に、封止層形成工程S3では、有機封止膜26上に第2無機封止膜27を形成する第2無機封止膜形成工程S33が行われる。 Next, in the sealing layer forming step S3, the second inorganic sealing film forming step S33 for forming the second inorganic sealing film 27 on the organic sealing film 26 is performed.

この第2無機封止膜形成工程S33では、有機封止膜26が形成されたマザー基板上に、CMMを用いて、例えばCVD法により、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸窒化シリコン(SiOxNy;x>y)、窒化酸化シリコン(SiNxOy;x>y)などの無機絶縁膜を単層でまたは積層するように成膜して、第2無機封止膜27を形成する。 In the second inorganic sealing film forming step S33, silicon oxide (SiOx), silicon nitride (SiNx), and oxynitriding are used on the mother substrate on which the organic sealing film 26 is formed, for example, by a CVD method. A second inorganic sealing film 27 is formed by forming an inorganic insulating film such as silicon (SiOxNy; x> y) or silicon nitride (SiNxOy; x> y) in a single layer or in a laminated manner.

以上のように、封止層形成工程S3では、第1無機封止膜25、有機封止膜26、及び第2無機封止膜27が積層された封止層28が複数の有機EL素子30aを覆うように形成される。 As described above, in the sealing layer forming step S3, the sealing layer 28 on which the first inorganic sealing film 25, the organic sealing film 26, and the second inorganic sealing film 27 are laminated is a plurality of organic EL elements 30a. It is formed so as to cover.

続いて、図7に戻って、フレキシブル化工程S4では、封止層28が形成されたマザー基板の表面に保護シート(図示せず)を貼り付けた後に、そのマザー基板の下面にガラス基板側からレーザー光を照射することにより、マザー基板の下面からガラス基板を剥離し、さらに、ガラス基板を剥離したマザー基板の下面に保護シート(図示せず)を貼り付ける。 Subsequently, returning to FIG. 7, in the flexible step S4, after attaching a protective sheet (not shown) to the surface of the mother substrate on which the sealing layer 28 is formed, the glass substrate side is attached to the lower surface of the mother substrate. The glass substrate is peeled off from the lower surface of the mother substrate by irradiating the laser beam from the surface, and a protective sheet (not shown) is attached to the lower surface of the mother substrate from which the glass substrate has been peeled off.

分断工程S5では、ガラス基板を剥離したマザー基板を、レーザー光の照射により表示パネル単位に分断する。このとき、マザー基板を分断する際の分断ラインは、個々のパネル構成領域とその外側領域との境界であり、各パネル構成領域の外縁に相当する箇所である(図示せず)。このようにマザー基板を分断することにより、複数の上記表示パネルを得る。 In the dividing step S5, the mother substrate from which the glass substrate has been peeled off is divided into display panel units by irradiation with laser light. At this time, the dividing line when dividing the mother substrate is a boundary between each panel constituent area and its outer region, and is a portion corresponding to the outer edge of each panel constituent area (not shown). By dividing the mother substrate in this way, a plurality of the above display panels can be obtained.

実装工程S6では、マザー基板を分断して得た表示パネルに対し、端子部EへのFPCの接続などを行う。 In the mounting step S6, the FPC is connected to the terminal portion E to the display panel obtained by dividing the mother substrate.

以上のように、表示装置50aを製造することができる。 As described above, the display device 50a can be manufactured.

以上のように構成された本実施形態の表示装置50aの製造方法では、有機封止膜形成工程S32が第1バンク45の内側に有機封止膜26を形成する有機材料を塗布する塗布工程S321と、塗布した有機材料を硬化する硬化工程S322と、第1バンク45上に重畳した有機材料の重畳部分26aを除去する部分除去工程S323とを含んでいる。これにより、本実施形態の表示装置50aの製造方法では、上記従来例と異なり、有機封止膜26の端部に捲れが生じた場合でも、上記重畳部分26aとして当該捲れを除去することができる。この結果、本実施形態の表示装置50aの製造方法では、上記従来例と異なり、有機封止膜26上に第2無機封止膜27を適切に形成することが可能となり、封止層28の封止性能の低下を防いで有機EL素子30aの劣化を抑制することができる。また、本実施形態の表示装置50aの製造方法では、塗布した有機材料が第1バンク45を超えて硬化されるのを防ぐことができるので、適切な第2無機封止膜27、ひいては適切な封止層28を確実に形成することができるとともに、上記分断工程S5において、分断処理に異常を発生するのを防ぐことができる。 In the manufacturing method of the display device 50a of the present embodiment configured as described above, the organic sealing film forming step S32 coats the organic material forming the organic sealing film 26 inside the first bank 45, and the coating step S321. A curing step S322 for curing the applied organic material, and a partial removing step S323 for removing the superimposed portion 26a of the organic material superimposed on the first bank 45 are included. As a result, in the manufacturing method of the display device 50a of the present embodiment, unlike the above-mentioned conventional example, even if the end portion of the organic sealing film 26 is curled, the curl can be removed as the superposed portion 26a. .. As a result, in the manufacturing method of the display device 50a of the present embodiment, unlike the above-mentioned conventional example, the second inorganic sealing film 27 can be appropriately formed on the organic sealing film 26, and the sealing layer 28 can be formed. It is possible to prevent deterioration of the sealing performance and suppress deterioration of the organic EL element 30a. Further, in the manufacturing method of the display device 50a of the present embodiment, it is possible to prevent the applied organic material from being cured beyond the first bank 45, so that an appropriate second inorganic sealing film 27, and thus an appropriate second inorganic sealing film 27, is suitable. The sealing layer 28 can be reliably formed, and in the above-mentioned dividing step S5, it is possible to prevent an abnormality from occurring in the dividing process.

《第1の実施形態の変形例》
図12は、図1に示した表示装置の変形例の製造方法を示すフローチャートである。図13は、図12に示した重畳部分が存在するか否かを判別する判別工程を説明する図であり、図13(a)及び図13(b)は、それぞれ重畳部分が存在する場合及び重畳部分が存在しない場合を説明する図である。
<< Modified example of the first embodiment >>
FIG. 12 is a flowchart showing a manufacturing method of a modified example of the display device shown in FIG. FIG. 13 is a diagram for explaining a determination process for determining whether or not the superimposed portion shown in FIG. 12 exists, and FIGS. 13 (a) and 13 (b) show cases where the superimposed portion exists and that of FIG. 13 (b), respectively. It is a figure explaining the case which the superimposition part does not exist.

図において、本実施形態と上記第1の実施形態との主な相違点は、硬化工程S322の後に、有機材料の重畳部分26aが存在するか否かを判別する判別工程を行う点である。なお、上記第1の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。 In the figure, the main difference between the present embodiment and the first embodiment is that after the curing step S322, a determination step of determining whether or not the overlapping portion 26a of the organic material is present is performed. The elements common to the first embodiment are designated by the same reference numerals, and the duplicated description thereof will be omitted.

本実施形態の表示装置50aの製造方法では、図12に示すように、判別工程S324が硬化工程S322の後に実行される。つまり、この判別工程S324では、上記有機材料の重畳部分26aが第1バンク45上に存在するか否かの判別が行われる。そして、有機材料の重畳部分26aが存在すると判別された場合、上記部分除去工程S323を実施し、有機材料の重畳部分26aが存在しないと判別された場合、部分除去工程S323の実施を省略して、第2無機封止膜形成工程S33を実行する。 In the manufacturing method of the display device 50a of the present embodiment, as shown in FIG. 12, the discrimination step S324 is executed after the curing step S322. That is, in this determination step S324, it is determined whether or not the superposed portion 26a of the organic material exists on the first bank 45. Then, when it is determined that the superposed portion 26a of the organic material is present, the partial removal step S323 is carried out, and when it is determined that the superposed portion 26a of the organic material does not exist, the partial removal step S323 is omitted. , The second inorganic sealing film forming step S33 is executed.

具体的にいえば、判別工程S324では、図13(a)及び図13(b)に示すように、撮像部100による撮像結果が用いられている。すなわち、表示装置50aの製造装置には、第1バンク45上を撮影する撮像部100として、例えば、CCDカメラが設けられており、図示しないデータ処理部がこの撮像部100の撮像結果を示すデータを処理することにより、上記重畳部分26aが第1バンク45上に形成されているか否かについて判別する。 Specifically, in the determination step S324, as shown in FIGS. 13 (a) and 13 (b), the image pickup result by the image pickup unit 100 is used. That is, the manufacturing apparatus of the display device 50a is provided with, for example, a CCD camera as an imaging unit 100 for photographing on the first bank 45, and a data processing unit (not shown) indicates data indicating the imaging result of the imaging unit 100. Is processed to determine whether or not the superposed portion 26a is formed on the first bank 45.

以上のように、本変形例では、判別工程S324を実施することにより、上記重畳部分26aが存在すると判別された場合のみ、上記部分除去工程S323を実施することが可能となる。この結果、本変形例では、表示装置50aの製造方法を簡略化することができる。 As described above, in the present modification, by carrying out the determination step S324, it is possible to carry out the partial removal step S323 only when it is determined that the overlapped portion 26a exists. As a result, in this modification, the manufacturing method of the display device 50a can be simplified.

また、本変形例では、判別工程S324において、撮像部100による撮像結果が用いられているので、上記重畳部分26aの存在の有無を容易に、かつ精度よく判別することができる。 Further, in this modification, since the image pickup result by the imaging unit 100 is used in the discrimination step S324, the presence or absence of the superposed portion 26a can be easily and accurately discriminated.

《第2の実施形態》
図14は、本発明の第2の実施形態に係る表示装置の製造方法を示すフローチャートである。図15は、図14に示した異物が存在するか否かを判別する異物判別工程を説明する図であり、図15(a)及び図15(b)は、それぞれ異物が存在する場合及び異物が存在しない場合を説明する図である。
<< Second Embodiment >>
FIG. 14 is a flowchart showing a method of manufacturing a display device according to a second embodiment of the present invention. FIG. 15 is a diagram illustrating a foreign matter determination step for determining whether or not the foreign matter shown in FIG. 14 is present, and FIGS. 15 (a) and 15 (b) show the case where the foreign matter is present and the foreign matter, respectively. It is a figure explaining the case which does not exist.

図において、本実施形態と上記第1の実施形態との主な相違点は、部分除去工程S323の後に、異物が存在するか否かを判別する異物判別工程を行う点である。なお、上記第1の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。 In the figure, the main difference between the present embodiment and the first embodiment is that a foreign matter determination step for determining whether or not a foreign matter is present is performed after the partial removal step S323. The elements common to the first embodiment are designated by the same reference numerals, and the duplicated description thereof will be omitted.

本実施形態の表示装置50aの製造方法では、図14に示すように、異物判別工程S325が部分除去工程S323の後に実行される。つまり、この異物判別工程S325では、異物400(図15(a))が第1バンク45上に存在するか否かの判別が行われる。そして、異物400が存在すると判別された場合、上記異物除去工程S326を実施し、異物400が存在しないと判別された場合、異物除去工程S326の実施を省略して、第2無機封止膜形成工程S33を実行する。 In the manufacturing method of the display device 50a of the present embodiment, as shown in FIG. 14, the foreign matter discrimination step S325 is executed after the partial removal step S323. That is, in this foreign matter determination step S325, it is determined whether or not the foreign matter 400 (FIG. 15A) exists on the first bank 45. Then, when it is determined that the foreign matter 400 is present, the foreign matter removing step S326 is carried out, and when it is determined that the foreign matter 400 is not present, the foreign matter removing step S326 is omitted and the second inorganic sealing film is formed. Step S33 is executed.

具体的にいえば、異物判別工程S326では、図15(a)及び図15(b)に示すように、撮像部100による撮像結果が用いられている。すなわち、表示装置50aの製造装置には、第1バンク45上を撮影する撮像部100として、例えば、CCDカメラが設けられており、図示しないデータ処理部がこの撮像部100の撮像結果を示すデータを処理することにより、異物400が第1バンク45上に形成されているか否かについて判別する。また、この異物400は、部分除去工程S323でのアッシング処理によって除去されない、例えば、金属により構成されている。 Specifically, in the foreign matter determination step S326, as shown in FIGS. 15A and 15B, the image pickup result by the imaging unit 100 is used. That is, the manufacturing apparatus of the display device 50a is provided with, for example, a CCD camera as an imaging unit 100 for photographing on the first bank 45, and a data processing unit (not shown) indicates data indicating the imaging result of the imaging unit 100. By processing the above, it is determined whether or not the foreign matter 400 is formed on the first bank 45. Further, the foreign matter 400 is not removed by the ashing treatment in the partial removal step S323, for example, is made of metal.

また、上記異物除去工程S326では、検出された異物400に対して、例えば、研磨を行うことにより、当該異物400を第1バンク45上から除去する。これにより、本実施形態では、第1バンク45の表面上を整然化することができ、有機封止膜26上に第2無機封止膜27を適切に形成することができる。 Further, in the foreign matter removing step S326, the foreign matter 400 is removed from the first bank 45 by, for example, polishing the detected foreign matter 400. Thereby, in the present embodiment, the surface of the first bank 45 can be ordered, and the second inorganic sealing film 27 can be appropriately formed on the organic sealing film 26.

以上のように、本実施形態では、異物判別工程S325を実施することにより、第1バンク45上の異物400を除去するので、封止層28の封止性能が異物400によって低下するのを確実に防ぐことができる。 As described above, in the present embodiment, the foreign matter 400 on the first bank 45 is removed by carrying out the foreign matter determination step S325, so that the sealing performance of the sealing layer 28 is surely lowered by the foreign matter 400. Can be prevented.

また、本実施形態では、異物除去工程S326において、異物400に対して研磨することによって当該異物400の除去を行うので、異物400を確実に除去することが可能となる。 Further, in the present embodiment, in the foreign matter removing step S326, the foreign matter 400 is removed by polishing the foreign matter 400, so that the foreign matter 400 can be reliably removed.

また、本実施形態では、異物判別工程S325において、撮像部100による撮像結果が用いられているので、上記異物400の存在の有無を容易に、かつ精度よく判別することができる。 Further, in the present embodiment, since the image pickup result by the imaging unit 100 is used in the foreign matter discrimination step S325, the presence or absence of the foreign matter 400 can be easily and accurately discriminated.

また、上記各実施形態では、第1電極を陽極とし、第2電極を陰極とした表示装置を例示したが、本発明は、発光素子層の積層構造を反転させ、第1電極を陰極とし、第2電極を陽極とした表示装置にも適用することができる。 Further, in each of the above embodiments, a display device in which the first electrode is used as an anode and the second electrode is used as a cathode is illustrated, but in the present invention, the laminated structure of the light emitting element layer is inverted and the first electrode is used as a cathode. It can also be applied to a display device using the second electrode as an anode.

また、上記各実施形態では、表示装置として有機EL表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるQLED(Quantum-dot light emitting diode)を備えた表示装置に適用することができる。 Further, in each of the above embodiments, the organic EL display device has been described as an example of the display device, but the present invention can be applied to a display device including a plurality of light emitting elements driven by an electric current. For example, it can be applied to a display device provided with a QLED (Quantum-dot light emitting diode) which is a light emitting element using a quantum dot-containing layer.

また、上記の説明以外に、上記の各実施形態を適宜組み合わせたものでよい。 In addition to the above description, each of the above embodiments may be combined as appropriate.

本発明は、有機封止膜の端部に捲れが生じた場合でも、封止層の封止性能の低下を防いで有機EL素子の劣化を抑制することができる表示装置の製造方法に対して有用である。 The present invention relates to a method for manufacturing a display device capable of preventing deterioration of the sealing performance of the sealing layer and suppressing deterioration of the organic EL element even when the end portion of the organic sealing film is curled. It is useful.

D 表示領域
F 額縁領域
20a 薄膜トランジスタ層
21 第1電極(陽極)
23 有機EL層(発光層)
24 第2電極(陰極)
25 第1無機封止膜
26 有機封止膜
26a 重畳部分
27 第2無機封止膜
28 封止層
30a 有機EL素子(発光素子)
45 第1バンク
50a 表示装置
100 撮像部
D Display area F Frame area 20a Thin film transistor layer 21 First electrode (anode)
23 Organic EL layer (light emitting layer)
24 Second electrode (cathode)
25 First inorganic sealing film 26 Organic sealing film 26a Overlapping portion 27 Second inorganic sealing film 28 Sealing layer 30a Organic EL element (light emitting element)
45 First bank 50a Display device 100 Imaging unit

Claims (8)

表示領域と、前記表示領域を囲む額縁領域と、薄膜トランジスタ層と、それぞれが第1電極、発光層、及び第2電極を含み、発光色が互いに異なる複数の発光素子が形成された発光素子層と、を具備した表示装置の製造方法であって、
前記複数の発光素子を覆うように、第1無機封止膜、有機封止膜、及び第2無機封止膜を有する封止層を形成する封止層形成工程と、
前記額縁領域において、前記表示領域を囲むとともに、前記有機封止膜の端部を規定する枠状のバンクを形成するバンク形成工程と、を含み、
前記封止層形成工程は、
前記複数の発光素子上に前記第1無機封止膜を形成する第1無機封止膜形成工程、前記第1無機封止膜上に前記有機封止膜を形成する有機封止膜形成工程、及び前記有機封止膜上に前記第2無機封止膜を形成する第2無機封止膜形成工程を含み、
前記有機封止膜形成工程は、
前記バンクの内側に前記有機封止膜を形成する有機材料を塗布する塗布工程と、
塗布した前記有機材料を硬化する硬化工程と、
前記バンク上に重畳した有機材料の重畳部分を除去する部分除去工程と、を含む、表示装置の製造方法。
A display region, a frame region surrounding the display region, a thin film transistor layer, and a light emitting element layer each containing a first electrode, a light emitting layer, and a second electrode, and a plurality of light emitting elements having different emission colors are formed. A method of manufacturing a display device provided with,
A sealing layer forming step of forming a sealing layer having a first inorganic sealing film, an organic sealing film, and a second inorganic sealing film so as to cover the plurality of light emitting elements.
The frame region includes a bank forming step of forming a frame-shaped bank that surrounds the display region and defines the end portion of the organic sealing film.
The sealing layer forming step is
A first inorganic sealing film forming step of forming the first inorganic sealing film on the plurality of light emitting elements, an organic sealing film forming step of forming the organic sealing film on the first inorganic sealing film, And a second inorganic sealing film forming step of forming the second inorganic sealing film on the organic sealing film.
The organic sealing film forming step is
A coating step of applying an organic material that forms the organic sealing film inside the bank, and
A curing step of curing the applied organic material and
A method for manufacturing a display device, which comprises a partial removing step of removing a superposed portion of an organic material superimposed on the bank.
前記硬化工程の後に、前記有機材料の重畳部分が存在するか否かを判別する判別工程を行い、
前記判別工程において、
前記有機材料の重畳部分が存在すると判別された場合、前記部分除去工程を実施し、
前記有機材料の重畳部分が存在しないと判別された場合、前記部分除去工程の実施を省略する、請求項1に記載の表示装置の製造方法。
After the curing step, a determination step of determining whether or not a superposed portion of the organic material is present is performed.
In the discrimination step,
When it is determined that the overlapping portion of the organic material is present, the partial removal step is carried out.
The method for manufacturing a display device according to claim 1, wherein when it is determined that the overlapping portion of the organic material does not exist, the implementation of the partial removal step is omitted.
前記判別工程では、撮像部による撮像結果が用いられる、請求項2に記載の表示装置の製造方法。 The method for manufacturing a display device according to claim 2, wherein an imaging result obtained by an imaging unit is used in the determination step. 前記部分除去工程の後に、前記バンク上に異物が存在するか否かを判別する異物判別工程を行い、
前記異物判別工程において、
前記異物が存在すると判別された場合、当該異物を除去する異物除去工程を行う、請求項1に記載の表示装置の製造方法。
After the partial removal step, a foreign matter determination step of determining whether or not a foreign matter is present on the bank is performed.
In the foreign matter discrimination step
The method for manufacturing a display device according to claim 1, wherein when it is determined that the foreign matter is present, the foreign matter removing step of removing the foreign matter is performed.
前記異物除去工程では、前記異物に対して研磨することによって当該異物の除去が行われる、請求項4に記載の表示装置の製造方法。 The method for manufacturing a display device according to claim 4, wherein in the foreign matter removing step, the foreign matter is removed by polishing the foreign matter. 前記異物判別工程では、撮像部による撮像結果が用いられる、請求項4または請求項5に記載の表示装置の製造方法。 The method for manufacturing a display device according to claim 4 or 5, wherein the image pickup result by the imaging unit is used in the foreign matter discrimination step. 前記部分除去工程は、所定の処理ガスを用いたアッシング処理である、請求項1〜請求項6のいずれか1項に記載の表示装置の製造方法。 The method for manufacturing a display device according to any one of claims 1 to 6, wherein the partial removal step is an ashing process using a predetermined processing gas. 前記バンク形成工程では、前記バンクに囲まれた領域が矩形状となるように当該バンクが形成され、
前記部分除去工程は、
前記領域のうち、互いに対向する一方の対向辺部が露出するように、第1マスクを設置した状態で前記アッシング処理を行う第1アッシング処理と、
前記領域のうち、互いに対向する他方の対向辺部が露出するように、第2マスクを設置した状態で前記アッシング処理を行う第2アッシング処理と、を含む、請求項7に記載の表示装置の製造方法。
In the bank forming step, the bank is formed so that the area surrounded by the bank has a rectangular shape.
The partial removal step is
The first ashing process in which the ashing process is performed with the first mask installed so that one of the opposite sides of the area facing each other is exposed.
The display device according to claim 7, further comprising a second ashing process in which the ashing process is performed with the second mask installed so that the other opposite side portions facing each other are exposed. Production method.
JP2019224286A 2019-12-12 2019-12-12 Manufacturing method of display device Pending JP2021093322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019224286A JP2021093322A (en) 2019-12-12 2019-12-12 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019224286A JP2021093322A (en) 2019-12-12 2019-12-12 Manufacturing method of display device

Publications (1)

Publication Number Publication Date
JP2021093322A true JP2021093322A (en) 2021-06-17

Family

ID=76312822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019224286A Pending JP2021093322A (en) 2019-12-12 2019-12-12 Manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP2021093322A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023007549A1 (en) * 2021-07-26 2023-02-02 シャープディスプレイテクノロジー株式会社 Method for manufacturing display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023007549A1 (en) * 2021-07-26 2023-02-02 シャープディスプレイテクノロジー株式会社 Method for manufacturing display device

Similar Documents

Publication Publication Date Title
US9911941B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
KR102315094B1 (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR102652822B1 (en) Electroluminescent display device
JP6709274B2 (en) Display device
EP3021363B1 (en) Organic light-emitting diode display having high aperture ratio and method for manufacturing the same
CN111567142B (en) Display device and method for manufacturing the same
EP3018714B1 (en) Organic light-emitting diode display and method for manufacturing the same
JP5825812B2 (en) Manufacturing method of display device
US11839110B2 (en) Organic light-emitting display device
US7274039B2 (en) Dual panel type organic electroluminescent display device and method of fabricating the same
WO2020174612A1 (en) Display device
WO2020065710A1 (en) Display device
US10991906B2 (en) Display device, method for manufacturing display device, and manufacturing apparatus of display device
KR102320187B1 (en) Organic light emitting display device and method for manufacturing thereof
WO2020202325A1 (en) Display device
WO2021161465A1 (en) Display device
WO2020202293A1 (en) Display device
JP2021093322A (en) Manufacturing method of display device
KR20150034462A (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
WO2020202274A1 (en) Display device, and method for manufacturing display device
WO2022113333A1 (en) Display device
US20200274097A1 (en) Display device, exposure device, and manufacturing method of display device
JP2016054046A (en) Display device and electronic apparatus
US20200091258A1 (en) Display device, display device production method, display device production apparatus, and controller
WO2020194427A1 (en) Display device and method for manufacturing same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20221207