JP2021083072A

JP2021083072A - Switching control circuit and semiconductor device

Info

Publication number: JP2021083072A
Application number: JP2020091592A
Authority: JP
Inventors: 赤羽　正志; Masashi Akaha; 正志赤羽
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2019-11-15
Filing date: 2020-05-26
Publication date: 2021-05-27
Anticipated expiration: 2040-05-26

Abstract

To provide a switching control circuit operating stably.SOLUTION: A switching control circuit controls switching of a first switching element on a power source side, and a second switching element on the ground side for driving the load together with the first switching element. The switching control circuit includes a signal output circuit that outputs a set signal for turning on the first switching element, and a reset signal for turning off the first switching element on the basis of an input signal, a level shift circuit that shifts the level of each of the set signal and the reset signal, a first driving circuit that drives the first switching element on the basis of the output from the level shift circuit, and a power source circuit including a plurality of transistors in Darlington connection for generating the power source voltage of the signal output circuit.SELECTED DRAWING: Figure 1

Description

本発明は、スイッチング制御回路及び半導体装置に関する。 The present invention relates to a switching control circuit and a semiconductor device.

ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とを含み、負荷を駆動する回路としてハーフブリッジ回路がある（例えば、特許文献１）。 There is a half-bridge circuit as a circuit that includes a high-side switching element and a low-side switching element and drives a load (for example, Patent Document 1).

特開２０１３−４８３９０号公報Japanese Unexamined Patent Publication No. 2013-48390

ところで、ローサイドのスイッチング素子がオンすると、負荷や配線等の影響により、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とが接続されたノードに負電圧が発生することがある。このような負電圧が発生すると、スイッチング制御回路の各種回路を動作させる電源回路の出力が大きく低下するため、スイッチング制御回路の動作が不安定となるという問題があった。 By the way, when the low-side switching element is turned on, a negative voltage may be generated at the node to which the high-side switching element and the low-side switching element are connected due to the influence of the load, wiring, and the like. When such a negative voltage is generated, the output of the power supply circuit that operates various circuits of the switching control circuit is greatly reduced, so that there is a problem that the operation of the switching control circuit becomes unstable.

本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、安定に動作するスイッチング制御回路を提供することにある。 The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide a switching control circuit that operates stably.

前述した課題を解決する本発明の第１の態様は、電源側の第１スイッチング素子と、前記第１スイッチング素子とともに負荷を駆動する接地側の第２スイッチング素子と、のスイッチングを制御するスイッチング制御回路であって、前記第１スイッチング素子をオンするためのセット信号と、前記第１スイッチング素子をオフするためのリセット信号と、を入力信号に基づいて出力する信号出力回路と、前記セット信号及び前記リセット信号のそれぞれのレベルをシフトするレベルシフト回路と、前記レベルシフト回路からの出力に基づいて、前記第１スイッチング素子を駆動する第１駆動回路と、前記信号出力回路の電源電圧を生成するダーリントン接続された複数のトランジスタを含む電源回路と、を備える。 A first aspect of the present invention that solves the above-mentioned problems is switching control that controls switching between a first switching element on the power supply side and a second switching element on the ground side that drives a load together with the first switching element. A signal output circuit that outputs a set signal for turning on the first switching element and a reset signal for turning off the first switching element based on an input signal, the set signal, and the circuit. A level shift circuit that shifts each level of the reset signal, a first drive circuit that drives the first switching element based on the output from the level shift circuit, and a power supply voltage of the signal output circuit are generated. It includes a power supply circuit including a plurality of transistors connected in Darlington.

また、本発明の第２の態様は、電源側の第１スイッチング素子と、前記第１スイッチング素子とともに負荷を駆動する接地側の第２スイッチング素子と、前記第１及び第２スイッチング素子のスイッチングを制御するスイッチング制御回路と、を含む半導体装置であって、前記スイッチング制御回路は、前記第１スイッチング素子をオンするためのセット信号と、前記第１スイッチング素子をオフするためのリセット信号と、を入力信号に基づいて出力する信号出力回路と、前記セット信号及び前記リセット信号のそれぞれのレベルをシフトするレベルシフト回路と、前記レベルシフト回路からの出力に基づいて、前記第１スイッチング素子を駆動する第１駆動回路と、前記信号出力回路の電源電圧を生成するダーリントン接続された複数のトランジスタを含む電源回路と、を備える。 A second aspect of the present invention is to switch between a first switching element on the power supply side, a second switching element on the ground side that drives a load together with the first switching element, and the first and second switching elements. A semiconductor device including a switching control circuit for controlling, wherein the switching control circuit has a set signal for turning on the first switching element and a reset signal for turning off the first switching element. The first switching element is driven based on the signal output circuit that outputs based on the input signal, the level shift circuit that shifts the respective levels of the set signal and the reset signal, and the output from the level shift circuit. It includes a first drive circuit and a power supply circuit including a plurality of Darlington-connected transistors that generate a power supply voltage of the signal output circuit.

本発明によれば、安定に動作するスイッチング制御回路を提供することができる。 According to the present invention, it is possible to provide a switching control circuit that operates stably.

パワーモジュール１０の一例を示す図である。It is a figure which shows an example of a power module 10. 信号出力回路４２の一例を示す図である。It is a figure which shows an example of a signal output circuit 42. 駆動回路４５の一例を示す図である。It is a figure which shows an example of a drive circuit 45. スイッチング制御ＩＣ２０の動作を説明するための図である。It is a figure for demonstrating operation of a switching control IC 20. スイッチング制御ＩＣ２０が形成される半導体装置１００の一例を示す図である。It is a figure which shows an example of the semiconductor device 100 in which a switching control IC 20 is formed. 電源回路４０ａの一例を示す図である。It is a figure which shows an example of a power supply circuit 40a. 電源回路４０ｂの一例を示す図である。It is a figure which shows an example of a power supply circuit 40b. ＩＧＢＴ３１がオンした際の電源回路４０ａ，４０ｂの出力の一例を示す図である。It is a figure which shows an example of the output of the power supply circuits 40a, 40b when the IGBT 31 is turned on. 電源回路４０ｃの一例を示す図である。It is a figure which shows an example of a power supply circuit 40c.

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。 The description of this specification and the accompanying drawings will clarify at least the following matters.

＝＝＝＝＝本実施形態＝＝＝＝＝
図１は、本発明の一実施形態であるパワーモジュール１０の構成を示す図である。パワーモジュール１０は、マイコン（不図示）からの指示に基づいて、負荷１１を駆動するための半導体装置であり、スイッチング制御ＩＣ（Integrated Circuit）２０、ハーフブリッジ回路２１、及びコンデンサ２２を含んで構成される。 ===== This embodiment =====
FIG. 1 is a diagram showing a configuration of a power module 10 according to an embodiment of the present invention. The power module 10 is a semiconductor device for driving a load 11 based on an instruction from a microcomputer (not shown), and includes a switching control IC (Integrated Circuit) 20, a half bridge circuit 21, and a capacitor 22. Will be done.

スイッチング制御ＩＣ２０は、マイコン（不図示）からの入力信号Ｓｉｎに基づいて、ハーフブリッジ回路２１の動作を制御する高耐圧集積回路（HVIC：High Voltage IC）である。スイッチング制御ＩＣ２０の詳細は後述するが、スイッチング制御ＩＣ２０は、端子ＶＣＣ，ＩＮ，ＧＮＤ，Ｂ，Ｓ，ＨＯ，ＬＯを有する。 The switching control IC 20 is a high withstand voltage integrated circuit (HVIC: High Voltage IC) that controls the operation of the half-bridge circuit 21 based on an input signal Sin from a microcomputer (not shown). The details of the switching control IC 20 will be described later, but the switching control IC 20 has terminals VCS, IN, GND, B, S, HO, and LO.

ハーフブリッジ回路２１は、例えば、負荷１１であるエアコンのモータコイルを駆動する回路であり、ＩＧＢＴ（Insulated Gate Bipolar Transistor）３０と、ＩＧＢＴ３１と、を含む。 The half-bridge circuit 21 is, for example, a circuit for driving a motor coil of an air conditioner having a load 11, and includes an IGBT (Insulated Gate Bipolar Transistor) 30 and an IGBT 31.

ＩＧＢＴ３０は、ハイサイドのスイッチング素子であり、ゲート電極は、端子ＨＯに接続され、エミッタ電極は、端子Ｓに接続されている。また、ＩＧＢＴ３０のコレクタ電極には、所定の電圧Ｖｄｃ（例えば、“４００Ｖ”）が印加されている。 The IGBT 30 is a high-side switching element, the gate electrode is connected to the terminal HO, and the emitter electrode is connected to the terminal S. Further, a predetermined voltage Vdc (for example, "400V") is applied to the collector electrode of the IGBT 30.

ＩＧＢＴ３１は、ローサイドのスイッチング素子であり、ゲート電極は、端子ＬＯに接続され、コレクタ電極は、端子Ｓに接続されている。また、ＩＧＢＴ３１のエミッタ電極は、接地されている。 The IGBT 31 is a low-side switching element, the gate electrode is connected to the terminal LO, and the collector electrode is connected to the terminal S. Further, the emitter electrode of the IGBT 31 is grounded.

なお、本実施形態では、スイッチング素子としてＩＧＢＴを用いることとしたが、例えば、ＭＯＳトランジスタやバイポーラトランジスタであっても良い。また、ＩＧＢＴ３０は、「電源側の第１スイッチング素子」に相当し、ＩＧＢＴ３１は、「接地側の第２スイッチング素子」に相当する。 In the present embodiment, the IGBT is used as the switching element, but for example, a MOS transistor or a bipolar transistor may be used. Further, the IGBT 30 corresponds to the "first switching element on the power supply side", and the IGBT 31 corresponds to the "second switching element on the ground side".

コンデンサ２２は、一端が端子Ｂに接続され、他端が端子Ｓに接続されている。コンデンサ２２は、後述するチャージポンプ回路４１からの、ブートストラップ電圧Ｖｂが端子Ｂに印加されることにより充電される。この結果、コンデンサ２２の両端には、ブートストラップ電圧Ｖｂが生じる。なお、ブートストラップ電圧Ｖｂは、ハイサイドのＩＧＢＴ３０をオンさせるために用いられる電圧である。 One end of the capacitor 22 is connected to the terminal B, and the other end is connected to the terminal S. The capacitor 22 is charged by applying the bootstrap voltage Vb from the charge pump circuit 41, which will be described later, to the terminal B. As a result, a bootstrap voltage Vb is generated across the capacitor 22. The bootstrap voltage Vb is a voltage used to turn on the high-side IGBT 30.

例えば、端子Ｓの電圧Ｖｓが“０Ｖ”である場合、ＩＧＢＴ３０のゲート電極の電圧が、ＩＧＢＴ３０のしきい値電圧より高くなると、ＩＧＢＴ３０はオンする。しかしながら、ＩＧＢＴ３０がオンとなると、端子Ｓの電圧Ｖｓは、電圧Ｖｄｃ（例えば、“４００Ｖ”）に近づくため、ＩＧＢＴ３０をオンさせ続けるためには、ＩＧＢＴ３０のエミッタ電極が接続された端子Ｓの電圧Ｖｓを基準として、ＩＧＢＴ３０を駆動する必要がある。 For example, when the voltage Vs of the terminal S is "0V", the IGBT 30 is turned on when the voltage of the gate electrode of the IGBT 30 becomes higher than the threshold voltage of the IGBT 30. However, when the IGBT 30 is turned on, the voltage Vs of the terminal S approaches the voltage Vdc (for example, “400V”). Therefore, in order to keep the IGBT 30 on, the voltage Vs of the terminal S to which the emitter electrode of the IGBT 30 is connected is connected. It is necessary to drive the IGBT 30 with reference to.

本実施形態では、端子Ｂには、端子Ｓの電圧Ｖｓを基準として、電圧Ｖｓよりブートストラップ電圧Ｖｂだけ高い電圧が発生する。したがって、詳細は後述するが、スイッチング制御ＩＣ２０は、ブートストラップ電圧Ｖｂを用いることにより、ＩＧＢＴ３０をオンすることができる。 In the present embodiment, a voltage higher than the voltage Vs by the bootstrap voltage Vb is generated at the terminal B with reference to the voltage Vs of the terminal S. Therefore, although the details will be described later, the switching control IC 20 can turn on the IGBT 30 by using the bootstrap voltage Vb.

＜＜＜スイッチング制御ＩＣ２０の構成＞＞＞
スイッチング制御ＩＣ２０は、電源回路４０、チャージポンプ回路４１、信号出力回路４２、レベルシフト回路４３、駆動回路４４，４５、を含んで構成される。 <<< Configuration of switching control IC20 >>>
The switching control IC 20 includes a power supply circuit 40, a charge pump circuit 41, a signal output circuit 42, a level shift circuit 43, and drive circuits 44 and 45.

電源回路４０は、端子ＶＣＣに印加される電源電圧Ｖｃｃ（例えば、“２０Ｖ”）に基づいて、スイッチング制御ＩＣ２０の内部で用いられる電源電圧Ｖｒｅｇを生成する。なお、詳細は後述するが、本実施形態の電源回路４０は、ＩＧＢＴ３１がオンした際にも、安定な電源電圧Ｖｒｅｇを生成できるよう構成されている。 The power supply circuit 40 generates a power supply voltage Vreg used inside the switching control IC 20 based on the power supply voltage Vcc (for example, “20V”) applied to the terminal VCS. Although details will be described later, the power supply circuit 40 of the present embodiment is configured to be able to generate a stable power supply voltage Vreg even when the IGBT 31 is turned on.

チャージポンプ回路４１は、例えば、電源電圧Ｖｃｃに基づいて、コンデンサ２２を充電するブートストラップ電圧Ｖｂを生成する。 The charge pump circuit 41 generates, for example, a bootstrap voltage Vb for charging the capacitor 22 based on the power supply voltage Vcc.

信号出力回路４２は、端子ＩＮを介して入力される、論理レベルの入力信号Ｓｉｎに基づいて、ＩＧＢＴ３０，３１のスイッチングを制御するための信号を出力する。具体的には、信号出力回路４２は、入力信号Ｓｉｎに基づいて、ハイサイドのＩＧＢＴ３０をオンするためのセットパルス信号Ｓ１と、ＩＧＢＴ３０をオフするためのリセットパルス信号Ｓ２と、ローサイドのＩＧＢＴ３１のスイッチングを制御するための制御信号Ｓ０とを出力する。 The signal output circuit 42 outputs a signal for controlling switching of the IGBTs 30 and 31 based on the logic level input signal Sin input via the terminal IN. Specifically, the signal output circuit 42 switches the set pulse signal S1 for turning on the high-side IGBT 30, the reset pulse signal S2 for turning off the IGBT 30, and the low-side IGBT 31 based on the input signal Sin. The control signal S0 and the like for controlling the above are output.

信号出力回路４２は、図２に示すように、入力検出回路５０、フィルタ回路５１、及びパルス生成回路５２を含む。なお、入力検出回路５０、フィルタ回路５１、及びパルス生成回路５２は、グランドの電圧Ｖｇｎｄを基準とし、電源回路４０の電源電圧Ｖｒｅｇに基づいて動作する。このため、入力検出回路５０、フィルタ回路５１、及びパルス生成回路５２のそれぞれの接地用のノードは、接地される端子ＧＮＤに接続されている。 As shown in FIG. 2, the signal output circuit 42 includes an input detection circuit 50, a filter circuit 51, and a pulse generation circuit 52. The input detection circuit 50, the filter circuit 51, and the pulse generation circuit 52 operate based on the power supply voltage Vreg of the power supply circuit 40 with reference to the ground voltage Vgnd. Therefore, the grounding nodes of the input detection circuit 50, the filter circuit 51, and the pulse generation circuit 52 are connected to the grounded terminal GND.

入力検出回路５０は、入力信号Ｓｉｎのレベルを検出し、入力信号Ｓｉｎの論理レベルと同じ論理レベルの信号Ｓａを出力する。具体的には、入力検出回路５０は、入力信号Ｓｉｎがハイレベル（以下、“Ｈ”レベルとする。）となると、“Ｈ”レベルの信号Ｓａを出力し、入力信号Ｓｉｎがローレベル（以下、“Ｌ”レベルとする。）となると、“Ｌ”レベルの信号Ｓａを出力する。なお、入力検出回路５０は、例えば、コンパレータ（不図示）を含んで構成される。 The input detection circuit 50 detects the level of the input signal Sin and outputs a signal Sa having the same logic level as the logic level of the input signal Sin. Specifically, when the input signal Sin reaches a high level (hereinafter referred to as “H” level), the input detection circuit 50 outputs an “H” level signal Sa, and the input signal Sin becomes a low level (hereinafter referred to as “H” level). , "L" level), the "L" level signal Sa is output. The input detection circuit 50 includes, for example, a comparator (not shown).

フィルタ回路５１は、信号Ｓａの高周波ノイズを除去するローパスフィルタであり、例えば、オペアンプ（不図示）等を含んで構成される。本実施形態のフィルタ回路５１は、ノイズが除去した信号Ｓａを、制御信号Ｓ０として出力する。 The filter circuit 51 is a low-pass filter that removes high-frequency noise of the signal Sa, and includes, for example, an operational amplifier (not shown). The filter circuit 51 of the present embodiment outputs the signal Sa from which noise has been removed as the control signal S0.

パルス生成回路５２は、制御信号Ｓ０の変化点に基づいて、セットパルス信号Ｓ１と、リセットパルス信号Ｓ２とを出力する。具体的には、パルス生成回路５２は、制御信号Ｓ０が“Ｌ”レベルから“Ｈ”レベルになると、“Ｈ”レベルのセットパルス信号Ｓ１を出力し、制御信号Ｓ０が“Ｈ”レベルから“Ｌ”レベルになると、“Ｈ”レベルのリセットパルス信号Ｓ２を出力する。なお、本実施形態のセットパルス信号Ｓ１、リセットパルス信号Ｓ２のそれぞれは、振幅レベルが、０Ｖから、電源電圧Ｖｒｅｇのレベル（例えば、５Ｖ）まで変化するパルス信号である。 The pulse generation circuit 52 outputs the set pulse signal S1 and the reset pulse signal S2 based on the change point of the control signal S0. Specifically, when the control signal S0 changes from the “L” level to the “H” level, the pulse generation circuit 52 outputs the “H” level set pulse signal S1 and the control signal S0 changes from the “H” level to “H” level. When it reaches the "L" level, the reset pulse signal S2 of the "H" level is output. Each of the set pulse signal S1 and the reset pulse signal S2 of the present embodiment is a pulse signal whose amplitude level changes from 0 V to the level of the power supply voltage Vreg (for example, 5 V).

レベルシフト回路４３は、セットパルス信号Ｓ１、リセットパルス信号Ｓ２のそれぞれレベルを、駆動回路４５の論理回路（後述）を動作可能なレベルまでシフトする回路である。具体的には、レベルシフト回路４３は、セットパルス信号Ｓ１のレベルをシフトし、振幅レベルが、例えばハイサイドの基準電位となる電圧Ｖｓを基準として、数１０Ｖのセットパルス信号Ｓ３を出力する。また、レベルシフト回路４３は、リセットパルス信号Ｓ２のレベルをシフトし、電圧Ｖｓを基準として、振幅レベルが、例えば数１０Ｖのリセットパルス信号Ｓ４を出力する。 The level shift circuit 43 is a circuit that shifts the levels of the set pulse signal S1 and the reset pulse signal S2 to a level at which the logic circuit (described later) of the drive circuit 45 can be operated. Specifically, the level shift circuit 43 shifts the level of the set pulse signal S1 and outputs a set pulse signal S3 having an amplitude level of several tens of volts with reference to a voltage Vs which is, for example, a reference potential on the high side. Further, the level shift circuit 43 shifts the level of the reset pulse signal S2 and outputs a reset pulse signal S4 having an amplitude level of, for example, several tens of volts with reference to the voltage Vs.

駆動回路４４は、制御信号Ｓ０に基づいて、ローサイドのＩＧＢＴ３１を駆動する回路である。具体的には、駆動回路４４は、“Ｌ”レベルの制御信号Ｓ０に基づいて、“Ｈ”レベルの駆動信号Ｖｄｒ１を、端子ＬＯを介してＩＧＢＴ３１のゲート電極に出力する。この結果、ＩＧＢＴ３１はオンする。一方、駆動回路４４は、“Ｈ”レベルの制御信号Ｓ０に基づいて、“Ｌ”レベルの駆動信号Ｖｄｒ１を、端子ＬＯを介してＩＧＢＴ３１のゲート電極に出力する。この結果、ＩＧＢＴ３１はオフする。なお、駆動回路４４は、電源電圧Ｖｃｃに基づいて動作する。 The drive circuit 44 is a circuit that drives the low-side IGBT 31 based on the control signal S0. Specifically, the drive circuit 44 outputs an “H” level drive signal Vdr1 to the gate electrode of the IGBT 31 via the terminal LO based on the “L” level control signal S0. As a result, the IGBT 31 is turned on. On the other hand, the drive circuit 44 outputs the “L” level drive signal Vdr1 to the gate electrode of the IGBT 31 via the terminal LO based on the “H” level control signal S0. As a result, the IGBT 31 is turned off. The drive circuit 44 operates based on the power supply voltage Vcc.

駆動回路４５は、セットパルス信号Ｓ３に基づいて、ハイサイドのＩＧＢＴ３０をオンし、リセットパルス信号Ｓ４に基づいて、ＩＧＢＴ３０をオフする回路である。図３は、駆動回路４５の一例を示す図である。駆動回路４５は、論理回路６０、インバータ６１，６２を含んで構成される。 The drive circuit 45 is a circuit that turns on the high-side IGBT 30 based on the set pulse signal S3 and turns off the IGBT 30 based on the reset pulse signal S4. FIG. 3 is a diagram showing an example of the drive circuit 45. The drive circuit 45 includes a logic circuit 60 and inverters 61 and 62.

論理回路６０は、セットパルス信号Ｓ１が入力されると、“Ｈ”レベルの信号を出力し、リセットパルス信号Ｓ２が入力されると、“Ｌ”レベルの信号を出力する。なお。論理回路６０は、例えば、図示しないＭＯＳトランジスタやラッチ回路を含んで構成される。 The logic circuit 60 outputs an "H" level signal when the set pulse signal S1 is input, and outputs an "L" level signal when the reset pulse signal S2 is input. In addition. The logic circuit 60 includes, for example, a MOS transistor and a latch circuit (not shown).

インバータ６１は、論理回路６０の信号の論理レベルを反転して出力する回路であり、ＮＭＯＳトランジスタ７０、ＰＭＯＳトランジスタ７１を含んで構成される。 The inverter 61 is a circuit that inverts the logic level of the signal of the logic circuit 60 and outputs it, and includes an NMOS transistor 70 and a MOSFET transistor 71.

インバータ６２は、インバータ６１の信号の論理レベルを反転し、駆動信号Ｖｄｒ２として出力する回路であり、ＮＭＯＳトランジスタ７２、ＰＭＯＳトランジスタ７３を含んで構成される。 The inverter 62 is a circuit that inverts the logic level of the signal of the inverter 61 and outputs it as a drive signal Vdr2, and includes an NMOS transistor 72 and a MPLS transistor 73.

このため、駆動回路４５は、セットパルス信号Ｓ１が入力されると、“Ｈ”レベルの駆動信号Ｖｄｒ２を、端子ＨＯを介してＩＧＢＴ３０のゲート電極に出力する。一方、駆動回路４５は、リセットパルス信号Ｓ２が入力されると、“Ｌ”レベルの駆動信号Ｖｄｒ２を、端子ＨＯを介してＩＧＢＴ３０のゲート電極に出力する。 Therefore, when the set pulse signal S1 is input, the drive circuit 45 outputs the “H” level drive signal Vdr2 to the gate electrode of the IGBT 30 via the terminal HO. On the other hand, when the reset pulse signal S2 is input, the drive circuit 45 outputs the “L” level drive signal Vdr2 to the gate electrode of the IGBT 30 via the terminal HO.

ここで、駆動信号Ｖｄｒ２は、端子Ｓの電圧Ｖｓを基準として、論理レベルが変化する信号である。このため、ＩＧＢＴ３０は、“Ｈ”レベルの駆動信号Ｖｄｒ２に基づいて、オンし、“Ｌ”レベルの駆動信号Ｖｄｒ２に基づいて、オフする。なお、駆動回路４４は、「第２駆動回路」に相当し、駆動回路４５は、「第１駆動回路」に相当する。また、セットパルス信号Ｓ１は、「セット信号」に相当し、リセットパルス信号Ｓ２は、「リセット信号」に相当する。 Here, the drive signal Vdr2 is a signal whose logic level changes with reference to the voltage Vs of the terminal S. Therefore, the IGBT 30 is turned on based on the "H" level drive signal Vdr2 and turned off based on the "L" level drive signal Vdr2. The drive circuit 44 corresponds to the "second drive circuit", and the drive circuit 45 corresponds to the "first drive circuit". Further, the set pulse signal S1 corresponds to the "set signal", and the reset pulse signal S2 corresponds to the "reset signal".

＜＜＜スイッチング制御ＩＣ２０の動作＞＞＞
図４は、スイッチング制御ＩＣ２０の動作を説明するための図である。なお、本実施形態における信号出力回路４２での信号の遅延時間は、十分短くなるよう設計されていることとする。 <<< Operation of switching control IC20 >>>
FIG. 4 is a diagram for explaining the operation of the switching control IC 20. It is assumed that the signal delay time in the signal output circuit 42 in the present embodiment is designed to be sufficiently short.

まず、時刻ｔ０に入力信号Ｓｉｎが“Ｌ”レベルとなると、図２の入力検出回路５０も“Ｌ”レベルの信号Ｓａを出力する。そして、フィルタ回路５１は、信号Ｓａのノイズ（不図示）を除去し、信号Ｓａと同じ論理レベルの制御信号Ｓ０を出力する。 First, when the input signal Sin reaches the “L” level at time t0, the input detection circuit 50 of FIG. 2 also outputs the “L” level signal Sa. Then, the filter circuit 51 removes noise (not shown) of the signal Sa and outputs a control signal S0 having the same logic level as the signal Sa.

また、パルス生成回路５２は、制御信号Ｓ０が“Ｌ”レベルとなると、“Ｈ”レベルのリセットパルス信号Ｓ２を出力する。この結果、レベルシフト回路４３からは、レベルシフトされた“Ｈ”レベルのリセットパルス信号Ｓ４が出力される。 Further, when the control signal S0 reaches the “L” level, the pulse generation circuit 52 outputs an “H” level reset pulse signal S2. As a result, the level-shifted “H” level reset pulse signal S4 is output from the level shift circuit 43.

そして、ローサイドの駆動回路４４は、“Ｌ”レベルの制御信号Ｓ０に基づいて、駆動信号Ｖｄｒ１を“Ｈ”レベルとし、ハイサイドの駆動回路４５は、“Ｈ”レベルのリセットパルス信号Ｓ４に基づいて、駆動信号Ｖｄｒ２を“Ｌ”レベルとする。 Then, the low-side drive circuit 44 sets the drive signal Vdr1 to the “H” level based on the “L” level control signal S0, and the high-side drive circuit 45 sets the drive signal Vdr1 to the “H” level, and the high-side drive circuit 45 is based on the “H” level reset pulse signal S4. Then, the drive signal Vdr2 is set to the “L” level.

この結果、ＩＧＢＴ３０は、オフし、ＩＧＢＴ３１は、オンするため、電圧Ｖｓは、電圧Ｖｄｃ（例えば、“４００Ｖ”）から、電圧Ｖｇｎｄ（ここでは、“０Ｖ”）へと低下する。ところで、上述したように、端子Ｓと、負荷１１との間には、負荷１１へ電力を供給するための配線が接続されている。また、負荷１１は、例えば、インダクタンス値の大きいモータコイルである。このため、ＩＧＢＴ３１がオンした際、電圧Ｖｓには、リンギングが発生し、電圧Ｖｓは、電圧Ｖｇｎｄより小さな負電圧となる。 As a result, the IGBT 30 is turned off and the IGBT 31 is turned on, so that the voltage Vs drops from the voltage Vdc (for example, “400V”) to the voltage Vgnd (here, “0V”). By the way, as described above, a wiring for supplying electric power to the load 11 is connected between the terminal S and the load 11. Further, the load 11 is, for example, a motor coil having a large inductance value. Therefore, when the IGBT 31 is turned on, ringing occurs in the voltage Vs, and the voltage Vs becomes a negative voltage smaller than the voltage Vgnd.

また、時刻ｔ１に入力信号Ｓｉｎが“Ｈ”レベルとなると、入力検出回路５０も“Ｈ”レベルの信号Ｓａを出力する。そして、フィルタ回路５１は、信号Ｓａのノイズ（不図示）を除去し、信号Ｓａと同じ論理レベルの制御信号Ｓ０を出力する。 Further, when the input signal Sin reaches the “H” level at time t1, the input detection circuit 50 also outputs the “H” level signal Sa. Then, the filter circuit 51 removes noise (not shown) of the signal Sa and outputs a control signal S0 having the same logic level as the signal Sa.

また、パルス生成回路５２は、制御信号Ｓ０が“Ｈ”レベルとなると、“Ｈ”レベルのセットパルス信号Ｓ１を出力する。この結果、レベルシフト回路４３からは、レベルシフトされた“Ｈ”レベルのセットパルス信号Ｓ３が出力される。 Further, when the control signal S0 reaches the “H” level, the pulse generation circuit 52 outputs the “H” level set pulse signal S1. As a result, the level-shifted “H” level set pulse signal S3 is output from the level shift circuit 43.

そして、ローサイドの駆動回路４４は、“Ｈ”レベルの制御信号Ｓ０に基づいて、駆動信号Ｖｄｒ１を“Ｌ”レベルとし、ハイサイドの駆動回路４５は、“Ｈ”レベルのセットパルス信号Ｓ３に基づいて、駆動信号Ｖｄｒ２を“Ｈ”レベルとする。 The low-side drive circuit 44 sets the drive signal Vdr1 to the “L” level based on the “H” level control signal S0, and the high-side drive circuit 45 sets the drive signal Vdr1 to the “L” level, and the high-side drive circuit 45 is based on the “H” level set pulse signal S3. Then, the drive signal Vdr2 is set to the “H” level.

この結果、ＩＧＢＴ３０は、オンし、ＩＧＢＴ３１は、オフするため、電圧Ｖｓは、電圧Ｖｇｎｄ（ここでは、“０Ｖ”）から、電圧Ｖｄｖ（例えば、“４００Ｖ”）へと上昇する。上述したように、端子Ｓには、配線を介して負荷１１が接続されているため、ＩＧＢＴ３０がオンした際、電圧Ｖｓには、リンギングが発生し、電圧Ｖｓは、電圧Ｖｄｃより大きな電圧となる。なお、時刻ｔ２以降、時刻ｔ０〜時刻ｔ１までの動作が繰り返される。 As a result, the IGBT 30 is turned on and the IGBT 31 is turned off, so that the voltage Vs rises from the voltage Vgnd (here, “0V”) to the voltage Vdv (for example, “400V”). As described above, since the load 11 is connected to the terminal S via wiring, ringing occurs in the voltage Vs when the IGBT 30 is turned on, and the voltage Vs becomes a voltage larger than the voltage Vdc. .. After the time t2, the operations from the time t0 to the time t1 are repeated.

＜＜＜半導体基板１００について＞＞＞
上述のように、本実施形態では、ＩＧＢＴ３１がオンした際に、電圧Ｖｓは、電圧Ｖｇｎｄより低下し、負電圧（“Ｖｓ”＜“０Ｖ”）となる。そして、電圧Ｖｓが負電圧となると、ＧＮＤ端子から、スイッチング制御ＩＣ２０が形成された半導体基板を介して端子Ｓへと“漏れ電流”が流れる。 <<< About the semiconductor substrate 100 >>>
As described above, in the present embodiment, when the IGBT 31 is turned on, the voltage Vs is lower than the voltage Vgnd and becomes a negative voltage (“Vs” <“0V”). Then, when the voltage Vs becomes a negative voltage, a "leakage current" flows from the GND terminal to the terminal S via the semiconductor substrate on which the switching control IC 20 is formed.

図５は、スイッチング制御ＩＣ２０が形成された半導体基板１００について説明するための図である。なお、図５には、便宜上、スイッチング制御ＩＣ２０の回路や端子のうち、“漏れ電流”を説明するために必要な一部の構成のみを図示している。具体的には、図５では、端子ＧＮＤ，Ｓと、ハイサイドの駆動回路４５のＮＭＯＳトランジスタ７０と、を図示している。 FIG. 5 is a diagram for explaining the semiconductor substrate 100 on which the switching control IC 20 is formed. Note that FIG. 5 illustrates only a part of the circuits and terminals of the switching control IC 20 that are necessary for explaining the “leakage current” for convenience. Specifically, FIG. 5 illustrates the terminals GND and S and the NMOS transistor 70 of the high-side drive circuit 45.

半導体基板１００は、例えば、シリコンで形成されたｐ型の基板であり、おもて側には、端子ＧＮＤ，Ｓと、ＮＭＯＳトランジスタ７０のゲート電極１１０、ソース電極１１１、ドレイン電極１１２、及び基板電極１１３と、が形成されている。 The semiconductor substrate 100 is, for example, a p-type substrate made of silicon, and has terminals GND, S, a gate electrode 110 of an NMOS transistor 70, a source electrode 111, a drain electrode 112, and a substrate on the front side. Electrodes 113 and are formed.

ここで、端子ＧＮＤ，Ｓと、ＮＭＯＳトランジスタ７０の各電極とは、例えばポリシリコン等の導電材料や金属電極で形成されている。 Here, the terminals GND and S and the electrodes of the NMOS transistor 70 are formed of a conductive material such as polysilicon or a metal electrode.

また、図３と、図５とでは、ＮＭＯＳトランジスタ７０の電極に、便宜上異なる符号を付しているが、ＮＭＯＳトランジスタ７０のゲート電極１１０は、“ゲート電極Ｇｘ”に相当し、ソース電極１１１は、“ソース電極Ｓｘ”に相当し、ドレイン電極１１２は、“ドレイン電極Ｄｘ”に相当し、基板電極１１３は、“基板電極Ｂｘ”に相当する。 Further, in FIGS. 3 and 5, the electrodes of the NMOS transistor 70 are designated by different reference numerals for convenience, but the gate electrode 110 of the NMOS transistor 70 corresponds to the “gate electrode Gx”, and the source electrode 111 is , Corresponds to "source electrode Sx", drain electrode 112 corresponds to "drain electrode Dx", and substrate electrode 113 corresponds to "substrate electrode Bx".

半導体基板１００の内部には、半導体基板１００によって形成される半導体領域１２０、ｐ型のウェル領域１４０、ｎ型のウェル領域１３０、ｐ＋型のコンタクト領域１５０，１６０，１６１、ｎ＋型のソース領域１７０、ｎ＋型のドレイン領域１７１が形成されている。なお、以降、ｎ＋型またはｐ＋型と記載した場合、ｎ型またはｐ型よりもドーピング濃度が高いことを意味するものとする。 Inside the semiconductor substrate 100, a semiconductor region 120 formed by the semiconductor substrate 100, a p-type well region 140, an n-type well region 130, a p + -type contact region 150, 160, 161 and an n + -type source region 170 , N + type drain region 171 is formed. Hereinafter, when described as n + type or p + type, it means that the doping concentration is higher than that of n type or p type.

半導体領域１２０内のおもて面側には、ウェル領域１３０と、コンタクト領域１５０と、が形成されている。そして、コンタクト領域１５０のおもて面には、端子ＧＮＤが形成されている。 A well region 130 and a contact region 150 are formed on the front surface side of the semiconductor region 120. A terminal GND is formed on the front surface of the contact region 150.

ウェル領域１３０は、例えばリン等のｎ型の不純物を含む領域であり、ウェル領域１３０内のおもて面側には、ｐ型のウェル領域１４０が形成されている。 The well region 130 is a region containing n-type impurities such as phosphorus, and a p-type well region 140 is formed on the front surface side of the well region 130.

ウェル領域１４０は、ｐ型の不純物を含む領域であり、ウェル領域１４０内のおもて面側には、コンタクト領域１６０，１６１、ソース領域１７０、ドレイン領域１７１が形成されている。 The well region 140 is a region containing p-type impurities, and contact regions 160 and 161, a source region 170, and a drain region 171 are formed on the front surface side of the well region 140.

コンタクト領域１６０には、端子Ｓが形成され、コンタクト領域１６１には、ＮＭＯＳトランジスタ７０の基板電極１１３（“Ｂｘ”）が形成されている。 A terminal S is formed in the contact region 160, and a substrate electrode 113 (“Bx”) of the NMOS transistor 70 is formed in the contact region 161.

また、ソース領域１７０には、ソース電極１１１（“Ｓｘ”）が形成され、ドレイン領域１７１には、ドレイン電極１１２（“Ｄｘ”）が形成されている。ソース領域１７０と、ドレイン領域１７１との間のウェル領域１４０のおもて面側には、ゲート電極１１０（“Ｇｘ”）が形成されている。 Further, a source electrode 111 (“Sx”) is formed in the source region 170, and a drain electrode 112 (“Dx”) is formed in the drain region 171. A gate electrode 110 (“Gx”) is formed on the front surface side of the well region 140 between the source region 170 and the drain region 171.

そして、本実施形態では、端子ＧＮＤ（第１端子に相当）は、コンタクト領域１５０を介して、半導体領域１２０に電気的に接続され、端子Ｓ（第２端子に相当）は、コンタクト領域１６０を介して、ウェル領域１４０に電気的に接続され、基板電極１１３（“Ｂｘ”）も、コンタクト領域１６１を介して、ウェル領域１４０に電気的に接続されている。 Then, in the present embodiment, the terminal GND (corresponding to the first terminal) is electrically connected to the semiconductor region 120 via the contact region 150, and the terminal S (corresponding to the second terminal) connects to the contact region 160. Via, it is electrically connected to the well region 140, and the substrate electrode 113 (“Bx”) is also electrically connected to the well region 140 via the contact region 161.

このような半導体基板１００においては、ｐ型の半導体領域１２０と、ｎ型のウェル領域１３０との間には、ダイオード１９０が寄生ダイオードとして形成される。また、ｐ型のウェル領域１４０と、ｎ＋型のソース領域１７０との間には、ダイオード１９１が寄生ダイオードとして形成される。 In such a semiconductor substrate 100, a diode 190 is formed as a parasitic diode between the p-type semiconductor region 120 and the n-type well region 130. Further, a diode 191 is formed as a parasitic diode between the p-type well region 140 and the n + type source region 170.

このため、例えば、ＩＧＢＴ３１がオンした際に、電圧Ｖｓが、電圧Ｖｇｎｄ（“０Ｖ”）より低下し、負電圧となると、端子Ｓに接続されたＮＭＯＳトランジスタ７０のソース電極１１１（“Ｓｘ”）も負電圧となる。この結果、ダイオード１９０，１９１がオンし、端子ＧＮＤから、端子Ｓへと、図５の一点鎖線で示す経路で“漏れ電流”が流れることになる。 Therefore, for example, when the IGBT 31 is turned on, the voltage Vs drops below the voltage Vgnd (“0V”) and becomes a negative voltage, the source electrode 111 (“Sx”) of the NMOS transistor 70 connected to the terminal S. Is also a negative voltage. As a result, the diodes 190 and 191 are turned on, and a "leakage current" flows from the terminal GND to the terminal S along the path shown by the alternate long and short dash line in FIG.

このような“漏れ電流”が端子ＧＮＤから、端子Ｓへと流れると、例えば図１に示す、端子ＧＮＤに接続され、電圧Ｖｇｎｄを接地電圧とする信号出力回路４２に流れる電流も増加する。この結果、電源電圧Ｖｒｅｇが大きく低下し、信号出力回路４２が正常に動作しなくなることがある。 When such a "leakage current" flows from the terminal GND to the terminal S, for example, the current connected to the terminal GND shown in FIG. 1 and flowing in the signal output circuit 42 having the voltage Vgnd as the ground voltage also increases. As a result, the power supply voltage Vreg is greatly reduced, and the signal output circuit 42 may not operate normally.

そこで、本実施形態では、電圧Ｖｓが負電圧になった場合に、信号出力回路４２を安定に動作させるべく、電源回路４０を用いている。 Therefore, in the present embodiment, the power supply circuit 40 is used in order to stably operate the signal output circuit 42 when the voltage Vs becomes a negative voltage.

なお、本実施形態の半導体領域１２０は、「第１領域」に相当し、ウェル領域１３０は、「第２領域」に相当する。また、ウェル領域１４０は、「第３領域」に相当し、ソース領域１７０は、「第４領域」に相当する。また、ここでは、“漏れ電流”の経路を、ＮＭＯＳトランジスタ７０を例に挙げて説明したが、駆動回路４５の他の素子（例えば、ＮＭＯＳトランジスタ７２）も同様に“漏れ電流を”発生させる。 The semiconductor region 120 of the present embodiment corresponds to the "first region", and the well region 130 corresponds to the "second region". Further, the well region 140 corresponds to the "third region", and the source region 170 corresponds to the "fourth region". Further, although the path of the “leakage current” has been described here by taking the NMOS transistor 70 as an example, other elements of the drive circuit 45 (for example, the NMOS transistor 72) also generate a “leakage current” in the same manner.

＜＜＜電源回路４０ａの一例＞＞＞
図６は、電源回路４０の構成の一実施形態である電源回路４０ａを示す図である。電源回路４０ａは、温度補償された電源電圧Ｖｒｅｇ１（例えば、“５Ｖ”）を、電源電圧Ｖｃｃに基づいて生成する回路である。電源回路４０ａは、バイアス回路２００、出力回路２０１を含んで構成される。 <<< Example of power supply circuit 40a >>>
FIG. 6 is a diagram showing a power supply circuit 40a, which is an embodiment of the configuration of the power supply circuit 40. The power supply circuit 40a is a circuit that generates a temperature-compensated power supply voltage Vreg1 (for example, “5V”) based on the power supply voltage Vcc. The power supply circuit 40a includes a bias circuit 200 and an output circuit 201.

バイアス回路２００は、ダーリントン接続されたトランジスタ（後述）を動作させるためのバイアス電圧Ｖ３を、生成する回路である。バイアス回路２００は、電圧生成回路２１０，２１１を含んで構成される。 The bias circuit 200 is a circuit that generates a bias voltage V3 for operating a transistor (described later) connected to Darlington. The bias circuit 200 includes voltage generation circuits 210 and 211.

電圧生成回路２１０は、所定レベルの電圧Ｖ１を生成する回路であり、抵抗２２０、５個のダイオードＤ１〜Ｄ５、及びツェナーダイオード２２１を含んで構成される。なお、電圧生成回路２１０は、「第１電圧生成回路」に相当する。 The voltage generation circuit 210 is a circuit that generates a voltage V1 of a predetermined level, and includes resistors 220, five diodes D1 to D5, and a Zener diode 221. The voltage generation circuit 210 corresponds to the "first voltage generation circuit".

抵抗２２０、ダイオードＤ１〜Ｄ５、及びツェナーダイオード２２１のそれぞれは、直列に接続されている。このため、抵抗２２０の一端に電源Ｖｃｃが印加されると、抵抗２２０の他端及びダイオードＤ１のアノードが接続されたノードの電圧Ｖ１は、以下の式（１）で表される。 The resistors 220, the diodes D1 to D5, and the Zener diode 221 are each connected in series. Therefore, when the power supply Vcc is applied to one end of the resistor 220, the voltage V1 of the node to which the other end of the resistor 220 and the anode of the diode D1 are connected is represented by the following equation (1).

Ｖ１＝Ｖｚ＋５×Ｖｆ・・・（１）
なお、ここで、“Ｖｚ”は、ツェナーダイオード２２１の降伏電圧であり、“Ｖｆ”は、ダイオードＤ１〜Ｄ５の順方向電圧である。 V1 = Vz + 5 × Vf ... (1)
Here, "Vz" is the yield voltage of the Zener diode 221 and "Vf" is the forward voltage of the diodes D1 to D5.

電圧生成回路２１１は、電圧Ｖ１に基づいて、バイアス電圧Ｖ３を生成する回路であり、ＮＰＮトランジスタ２３０、抵抗２３１，２３２、及び３個のダイオードＤ６〜Ｄ８を含んで構成される。なお、電圧生成回路２１１は、「第２電圧生成回路」に相当する。 The voltage generation circuit 211 is a circuit that generates a bias voltage V3 based on the voltage V1, and includes an NPN transistor 230, resistors 231,232, and three diodes D6 to D8. The voltage generation circuit 211 corresponds to the "second voltage generation circuit".

ＮＰＮトランジスタ２３０は、ベース電極には、電圧Ｖ１が印加され、エミッタ電極には、抵抗２３１，２３２を介してダイオードＤ６〜Ｄ８が接続されている。このため、ＮＰＮトランジスタ２３０のエミッタ電極からは、以下の式（２）で示す電圧Ｖ２が出力される。 In the NPN transistor 230, a voltage V1 is applied to the base electrode, and diodes D6 to D8 are connected to the emitter electrode via resistors 231,232. Therefore, the voltage V2 represented by the following equation (2) is output from the emitter electrode of the NPN transistor 230.

Ｖ２＝Ｖ１−Ｖｂｅ＝Ｖｚ＋５×Ｖｆ−Ｖｂｅ・・・（２）
なお、ここで、“Ｖｂｅ”は、ＮＰＮトランジスタ２３０の、ベース−エミッタ間電圧である。また、電圧生成回路２１１では、３個のダイオードＤ６〜Ｄ８の順方向電圧“３×Ｖｆ”と、電圧Ｖ２との差の電圧が、抵抗２３１，２３２で構成される分圧回路で分圧される。このため、抵抗２３１，２３２が接続されたノードからのバイアス電圧Ｖ３は、以下の式（３）で表される。 V2 = V1-Vbe = Vz + 5 × Vf-Vbe ... (2)
Here, "Vbe" is the base-emitter voltage of the NPN transistor 230. Further, in the voltage generation circuit 211, the voltage difference between the forward voltage “3 × Vf” of the three diodes D6 to D8 and the voltage V2 is divided by the voltage dividing circuit composed of resistors 231,232. To. Therefore, the bias voltage V3 from the node to which the resistors 231 and 232 are connected is represented by the following equation (3).

Ｖ３＝３×Ｖｆ＋（Ｖ２−３×Ｖｆ）×（Ｒ２／（Ｒ１＋Ｒ２））
＝３×Ｖｆ＋（Ｖｚ＋２×Ｖｆ−Ｖｂｅ）×（Ｒ２／（Ｒ１＋Ｒ２））・・・（３）
なお、ここで、“Ｒ１”は、抵抗２３１の抵抗値であり、“Ｒ２”は、抵抗２３２の抵抗値である。 V3 = 3 x Vf + (V2-3 x Vf) x (R2 / (R1 + R2))
= 3 x Vf + (Vz + 2 x Vf-Vbe) x (R2 / (R1 + R2)) ... (3)
Here, "R1" is the resistance value of the resistor 231 and "R2" is the resistance value of the resistor 232.

出力回路２０１は、バイアス電圧Ｖ３に基づいて、所定の電源電圧Ｖｒｅｇ１を出力する回路であり、耐圧回路２４０、ＮＰＮトランジスタ２４１，２４２、及び抵抗２４３を含んで構成される。 The output circuit 201 is a circuit that outputs a predetermined power supply voltage Vreg1 based on the bias voltage V3, and includes a withstand voltage circuit 240, NPN transistors 241,242, and a resistor 243.

耐圧回路２４０は、ＮＰＮトランジスタ２４１，２４２を過電圧から保護するための回路であり、直列に接続された４個のダイオードＤ９〜Ｄ１２を含む。 The withstand voltage circuit 240 is a circuit for protecting the NPN transistors 241,242 from overvoltage, and includes four diodes D9 to D12 connected in series.

ＮＰＮトランジスタ２４１のエミッタ電極は、ＮＰＮトランジスタ２４２のベース電極に接続され、ＮＰＮトランジスタ２４１のコレクタ電極は、ＮＰＮトランジスタ２４２のコレクタ電極に接続されている。したがって、本実施形態のＮＰＮトランジスタ２４１，２４２は、ダーリントン接続されているため、より大きな負荷を駆動できる。 The emitter electrode of the NPN transistor 241 is connected to the base electrode of the NPN transistor 242, and the collector electrode of the NPN transistor 241 is connected to the collector electrode of the NPN transistor 242. Therefore, since the NPN transistors 241,242 of the present embodiment are Darlington-connected, they can drive a larger load.

また、上述のように、初段のＮＰＮトランジスタ２４１のベース電極には、電圧Ｖ３が印加されるため、ＮＰＮトランジスタ２４２のエミッタ電極からは、以下の式（４）に示す電源電圧Ｖｒｅｇ１が出力される。 Further, as described above, since the voltage V3 is applied to the base electrode of the NPN transistor 241 in the first stage, the power supply voltage Vreg1 represented by the following equation (4) is output from the emitter electrode of the NPN transistor 242. ..

Ｖｒｅｇ１＝Ｖ３−２×Ｖｂｅ
＝（３×Ｖｆ＋（Ｖｚ＋２×Ｖｆ−Ｖｂｅ）×（Ｒ２／（Ｒ１＋Ｒ２））−２×Ｖｂｅ・・・（４）
抵抗２４３は、電源電圧Ｖｒｅｇ１を定常的に発生させるための素子である。具体的には、抵抗２４３を設けない場合、電源回路４０ａの負荷の状態が無負荷となると、ＮＰＮトランジスタ２４１，２４２に流れる電流がゼロとなる。このため、電源電圧Ｖｒｅｇ１の生成が停止される。 Vreg1 = V3-2 × Vbe
= (3 x Vf + (Vz + 2 x Vf-Vbe) x (R2 / (R1 + R2))-2 x Vbe ... (4)
The resistor 243 is an element for constantly generating the power supply voltage Vreg1. Specifically, when the resistor 243 is not provided, the current flowing through the NPN transistors 241,242 becomes zero when the load state of the power supply circuit 40a becomes no load. Therefore, the generation of the power supply voltage Vreg1 is stopped.

そして、このような場合から、電源回路４０ａの負荷に電流が流れると、電源回路４０ａが、電源電圧Ｖｒｅｇ１を生成するまで時間がかかる。 Then, from such a case, when a current flows through the load of the power supply circuit 40a, it takes time for the power supply circuit 40a to generate the power supply voltage Vreg1.

本実施形態では、電源回路４０ａの負荷の状態が無負荷であっても、抵抗２４３には、電流が流れ続ける。このため、電源回路４０ａは、電源回路４０ａの負荷の状態によらず、定常的に所定の電源電圧Ｖｒｅｇ１を生成できる。 In the present embodiment, even if the load state of the power supply circuit 40a is no load, the current continues to flow through the resistor 243. Therefore, the power supply circuit 40a can constantly generate a predetermined power supply voltage Vreg1 regardless of the load state of the power supply circuit 40a.

また、ツェナーダイオード２２１の降伏電圧“Ｖｚ”の温度係数は、正であり、ダイオードＤ１〜Ｄ１２の順方向電圧“Ｖｆ”の温度係数は、負である。また、ベース−エミッタ間電圧“Ｖｂｅ”の温度係数は、負である。 Further, the temperature coefficient of the yield voltage “Vz” of the Zener diode 221 is positive, and the temperature coefficient of the forward voltage “Vf” of the diodes D1 to D12 is negative. The temperature coefficient of the base-emitter voltage "Vbe" is negative.

また、本実施形態では、抵抗２３１，２３２には温度係数の等しい、同じ種類の抵抗（例えば、ポリシリコン）を用いている。このため、式（４）における、“Ｒ２／（Ｒ１＋Ｒ２）”の項の温度係数は、ほぼ無視できる。 Further, in the present embodiment, the same type of resistors (for example, polysilicon) having the same temperature coefficient are used for the resistors 231,232. Therefore, the temperature coefficient of the term "R2 / (R1 + R2)" in the equation (4) can be almost ignored.

そして、本実施形態では、電源電圧Ｖｒｅｇ１が温度補償されるよう、式（４）に基づいて、例えば、ダイオードＤ１〜Ｄ１２の数を調整している。これにより、電源電圧Ｖｒｅｇ１のレベルは、温度によらず一定になる。また、本実施形態では、抵抗２３１，２３２の抵抗比を変更することにより、電源電圧Ｖｒｅｇ１を所望のレベルにすることができる。 Then, in the present embodiment, for example, the number of diodes D1 to D12 is adjusted based on the equation (4) so that the power supply voltage Vreg1 is temperature-compensated. As a result, the level of the power supply voltage Vreg1 becomes constant regardless of the temperature. Further, in the present embodiment, the power supply voltage Vreg1 can be set to a desired level by changing the resistance ratio of the resistors 231,232.

このように、電源回路４０ａは、ダーリントン接続されたＮＰＮトランジスタ２４１，２４２を含むため、出力電流能力は高い。また、電源回路４０ａは、温度補償された所定レベルの電源電圧Ｖｒｅｇ１（例えば、“５Ｖ”）を出力することができる。 As described above, since the power supply circuit 40a includes the NPN transistors 241,242 connected in Darlington, the output current capacity is high. Further, the power supply circuit 40a can output a temperature-compensated power supply voltage Vreg1 (for example, “5V”) of a predetermined level.

＜＜＜電源回路４０ｂの一例＞＞＞
図７は、電源回路４０の構成の他の実施形態である電源回路４０ｂの一例を示す図である。ここで、電源回路４０ｂは、電源回路４０ｂの出力電流能力が、電源回路４０ａの出力電流能力より小さい回路である。電源回路４０ｂは、ＮＭＯＳトランジスタ４１０、電流源４１１を含んで構成される。 <<< Example of power supply circuit 40b >>>
FIG. 7 is a diagram showing an example of the power supply circuit 40b, which is another embodiment of the configuration of the power supply circuit 40. Here, the power supply circuit 40b is a circuit in which the output current capacity of the power supply circuit 40b is smaller than the output current capacity of the power supply circuit 40a. The power supply circuit 40b includes an NMOS transistor 410 and a current source 411.

ＮＭＯＳトランジスタ４１０と、電流源４１１とは、ソースフォロワを構成するため、ＮＭＯＳトランジスタ４１０のソース電極からは、ＮＭＯＳトランジスタ４１０のゲート電極に印加されるバイアス電圧Ｖｂｉａｓに応じた電源電圧Ｖｒｅｇ２が出力される。 Since the NMOS transistor 410 and the current source 411 form a source follower, the power supply voltage Vreg2 corresponding to the bias voltage Vbias applied to the gate electrode of the NMOS transistor 410 is output from the source electrode of the NMOS transistor 410. ..

＜＜＜ＩＧＢＴ３１がオンした際の波形の一例＞＞＞
図８は、スイッチング制御ＩＣ２０において、電源回路４０ａ、または電源回路４０ｂが用いられた場合の比較結果を示す図である。 <<< Example of waveform when IGBT 31 is turned on >>>
FIG. 8 is a diagram showing a comparison result when the power supply circuit 40a or the power supply circuit 40b is used in the switching control IC 20.

＜＜電源回路４０ａが用いられる場合＞＞
まず、スイッチング制御ＩＣ２０が、電源回路４０ａを用いた場合の電源電圧Ｖｒｅｇ１の変化について説明する。 << When the power supply circuit 40a is used >>
First, a change in the power supply voltage Vreg1 when the switching control IC 20 uses the power supply circuit 40a will be described.

スイッチング制御ＩＣ２０が動作し、例えば、時刻ｔａにおいてローサイドのＩＧＢＴ３１がオンすると、上述のように電圧Ｖｓが負電圧となる。この結果、図１の端子ＧＮＤから、端子Ｓへと“漏れ電流”が流れるため、信号出力回路４２に流れる電流は増加する。ただし、上述のように、電源回路４０ａは、ダーリントン接続されたＮＰＮトランジスタ２４１，２４２を含んでいる。このため、電源回路４０ａは、目的レベルの電源電圧Ｖｒｅｇ１を生成しつつ、大きな電流を出力することができる。 When the switching control IC 20 operates and, for example, the low-side IGBT 31 is turned on at time ta, the voltage Vs becomes a negative voltage as described above. As a result, a "leakage current" flows from the terminal GND of FIG. 1 to the terminal S, so that the current flowing through the signal output circuit 42 increases. However, as described above, the power supply circuit 40a includes Darlington-connected NPN transistors 241,242. Therefore, the power supply circuit 40a can output a large current while generating a power supply voltage Vreg1 of a target level.

この結果、電源回路４０ａは、図８の実線に示すように、電源電圧Ｖｒｅｇ１が大きく低下することを防ぐことができるため、スイッチング制御ＩＣ２０の動作を安定化することができる。 As a result, as shown by the solid line in FIG. 8, the power supply circuit 40a can prevent the power supply voltage Vreg1 from dropping significantly, so that the operation of the switching control IC 20 can be stabilized.

＜＜電源回路４０ｂが用いられる場合＞＞
つぎに、スイッチング制御ＩＣ２０が、電源回路４０ｂを用いた場合の電源電圧Ｖｒｅｇ２の変化について説明する。ここでは、電源回路４０ｂを用いるスイッチング制御ＩＣ２０が動作し、上述した時刻ｔａのタイミングで、ローサイドのＩＧＢＴ３１がオンしたこととする。 << When the power supply circuit 40b is used >>
Next, the change in the power supply voltage Vreg2 when the switching control IC 20 uses the power supply circuit 40b will be described. Here, it is assumed that the switching control IC 20 using the power supply circuit 40b operates and the low-side IGBT 31 is turned on at the timing of the time ta described above.

ＩＧＢＴ３１がオンすると、端子ＧＮＤから、端子Ｓへと“漏れ電流”が流れるため、信号出力回路４２に流れる電流は増加する。 When the IGBT 31 is turned on, a "leakage current" flows from the terminal GND to the terminal S, so that the current flowing through the signal output circuit 42 increases.

電源回路４０ｂは、電源回路４０ａと比較すると、出力安定性が悪い。このため、信号出力回路４２に流れる電流が増加すると、電源回路４０ｂの電源電圧Ｖｒｅｇ２は、図８の一点鎖線に示すように、大きく低下することになる。そして、電源電圧Ｖｒｅｇ２のレベルによっては、信号出力回路４２は、誤動作し、例えば、誤ったタイミングで、セットパルス信号Ｓ１を出力してしまう。 The power supply circuit 40b has poor output stability as compared with the power supply circuit 40a. Therefore, when the current flowing through the signal output circuit 42 increases, the power supply voltage Vreg2 of the power supply circuit 40b drops significantly as shown by the alternate long and short dash line in FIG. Then, depending on the level of the power supply voltage Vreg2, the signal output circuit 42 malfunctions, and for example, the set pulse signal S1 is output at an erroneous timing.

したがって、電圧Ｖｓが負電圧となり、半導体領域１２０を介して端子Ｓへと“漏れ電流”が流れるスイッチング制御ＩＣ２０においては、出力安定性が良い電源回路４０ａを用いることが好ましい。そして、スイッチング制御ＩＣ２０は、電源回路４０ａを用いることにより、スイッチング制御ＩＣ２０の動作を安定化させることができる。 Therefore, in the switching control IC 20 in which the voltage Vs becomes a negative voltage and a “leakage current” flows to the terminal S via the semiconductor region 120, it is preferable to use the power supply circuit 40a having good output stability. Then, the switching control IC 20 can stabilize the operation of the switching control IC 20 by using the power supply circuit 40a.

＜＜＜電源回路４０ｃの一例＞＞＞
図９は、電源回路４０の構成の一実施形態である電源回路４０ｃを示す図である。電源回路４０ｃは、電源回路４０ａと同様に、温度補償された電源電圧Ｖｒｅｇ３（例えば、“５Ｖ”）を、電源Ｖｃｃに基づいて生成する回路である。電源回路４０ｃは、バイアス回路５００、出力回路５０１を含んで構成される。なお、図６と、図９とで、同じ符号が付された素子は同じである。 <<< Example of power supply circuit 40c >>>
FIG. 9 is a diagram showing a power supply circuit 40c which is an embodiment of the configuration of the power supply circuit 40. The power supply circuit 40c is a circuit that generates a temperature-compensated power supply voltage Vreg3 (for example, “5V”) based on the power supply Vcc, similarly to the power supply circuit 40a. The power supply circuit 40c includes a bias circuit 500 and an output circuit 501. The elements with the same reference numerals are the same in FIGS. 6 and 9.

バイアス回路５００は、ダーリントン接続されたＮＰＮトランジスタ２４１，２４２を含む出力回路５０１を動作させるため電圧を出力する回路である。バイアス回路５００は、電圧生成回路５１０，５１１を含んで構成される。 The bias circuit 500 is a circuit that outputs a voltage for operating the output circuit 501 including the NPN transistors 241,242 connected in Darlington. The bias circuit 500 includes voltage generation circuits 510 and 511.

電圧生成回路５１０は、所定レベルの電圧Ｖ１０，Ｖ１１を生成する回路であり、抵抗５２０，５２１、４個のダイオードＤ１〜Ｄ４、及びツェナーダイオード２２１を含んで構成される。なお、電圧生成回路５１０は、「第１電圧生成回路」に相当する。 The voltage generation circuit 510 is a circuit that generates voltages V10 and V11 at a predetermined level, and includes resistors 520, 521, four diodes D1 to D4, and a Zener diode 221. The voltage generation circuit 510 corresponds to the "first voltage generation circuit".

抵抗５２０，５２１、ダイオードＤ１〜Ｄ４、及びツェナーダイオード２２１のそれぞれは、直列に接続されている。このため、抵抗５２０の一端に電源Ｖｃｃが印加されると、抵抗５２０，５２１に流れる電流Ｉは、以下の式（５）で表される。 The resistors 520 and 521, the diodes D1 to D4, and the Zener diode 221 are each connected in series. Therefore, when the power supply Vcc is applied to one end of the resistor 520, the current I flowing through the resistors 520 and 521 is represented by the following equation (5).

Ｉ＝（Ｖｃｃ−（Ｖｚ＋４×Ｖｆ））／（Ｒ１０＋Ｒ１１）・・・（５）
なお、ここで、“Ｒ１０”は、抵抗５２０の抵抗値であり、“Ｒ１１”は、抵抗５２１の抵抗値である。このため、抵抗５２０，５２１が接続されたノードの電圧Ｖ１０は、式（６）で表される。
Ｖ１０＝Ｖｃｃ−Ｒ１０×Ｉ・・・（６） I = (Vcc- (Vz + 4 × Vf)) / (R10 + R11) ... (5)
Here, "R10" is the resistance value of the resistor 520, and "R11" is the resistance value of the resistor 521. Therefore, the voltage V10 of the node to which the resistors 520 and 521 are connected is represented by the equation (6).
V10 = Vcc-R10 × I ... (6)

また、抵抗５２１と、ダイオードＤ１とが接続されたノードの電圧Ｖ１１は、式（７）で表される。
Ｖ１１＝Ｖｚ＋４×Ｖｆ・・・（７） The voltage V11 of the node to which the resistor 521 and the diode D1 are connected is represented by the equation (7).
V11 = Vz + 4 × Vf ... (7)

ところで、本実施形態の電圧生成回路５１０は４個のダイオードＤ１〜Ｄ４を含んでいるが、ダイオードの個数を増加させると、電圧Ｖ１１のレベルが電源Ｖｃｃのレベルを超えてしまうことになる。したがって、電圧生成回路５１０においては、電圧Ｖ１１のレベルが、電圧Ｖｃｃのレベルより小さくなるよう、ダイオードの個数を調整する必要がある。 By the way, the voltage generation circuit 510 of the present embodiment includes four diodes D1 to D4, but if the number of diodes is increased, the level of the voltage V11 exceeds the level of the power supply Vcc. Therefore, in the voltage generation circuit 510, it is necessary to adjust the number of diodes so that the level of the voltage V11 is smaller than the level of the voltage Vcc.

電圧生成回路５１１は、出力回路５０１を動作させるための電圧Ｖ１２，Ｖ１４を生成する回路である。電圧生成回路５１１は、ＮＰＮトランジスタ５３０，５３１、抵抗２３１，２３２、及び３個のダイオードＤ６〜Ｄ８を含んで構成される。なお、電圧生成回路５１１は、「第２電圧生成回路」に相当する。 The voltage generation circuit 511 is a circuit that generates voltages V12 and V14 for operating the output circuit 501. The voltage generation circuit 511 includes NPN transistors 530, 531, resistors 231 and 232, and three diodes D6 to D8. The voltage generation circuit 511 corresponds to the "second voltage generation circuit".

ＮＰＮトランジスタ５３０は、ベース電極に、電圧Ｖ１０が印加され、エミッタ電極には、ＮＰＮトランジスタ５３１が接続されている。このため、ＮＰＮトランジスタ５３０は、エミッタフォロワとして動作する。したがって、ＮＰＮトランジスタ５３０のエミッタ電極からは、以下の式（８）で示す電圧Ｖ１２が出力される。なお、以下、ＮＰＮトランジスタ５３０，５３１の、ベース−エミッタ間電圧は、“Ｖｂｅ”とする。
Ｖ１２＝Ｖ１０−Ｖｂｅ・・・（８） A voltage V10 is applied to the base electrode of the NPN transistor 530, and the NPN transistor 531 is connected to the emitter electrode. Therefore, the NPN transistor 530 operates as an emitter follower. Therefore, the voltage V12 represented by the following equation (8) is output from the emitter electrode of the NPN transistor 530. Hereinafter, the base-emitter voltage of the NPN transistors 530 and 531 will be referred to as “Vbe”.
V12 = V10-Vbe ... (8)

また、ＮＰＮトランジスタ５３１は、ベース電極に、電圧Ｖ１１が印加され、エミッタ電極には、抵抗２３１，２３２を介してダイオードＤ６〜Ｄ８が接続されているため、このため、ＮＰＮトランジスタ５３１も、エミッタフォロワとして動作する。したがって、ＮＰＮトランジスタ５３１のエミッタ電極からは、以下の式（９）で示す電圧Ｖ１３が出力される。 Further, since the voltage V11 is applied to the base electrode of the NPN transistor 531 and the diodes D6 to D8 are connected to the emitter electrode via resistors 231,232, the NPN transistor 531 is also an emitter follower. Works as. Therefore, the voltage V13 represented by the following equation (9) is output from the emitter electrode of the NPN transistor 531.

Ｖ１３＝Ｖ１１−Ｖｂｅ＝Ｖｚ＋４×Ｖｆ−Ｖｂｅ・・・（９）
また、電圧生成回路５１１では、３個のダイオードＤ６〜Ｄ８の順方向電圧“３×Ｖｆ”と、電圧Ｖ１３との差の電圧が、抵抗２３１，２３２で構成される分圧回路で分圧される。このため、抵抗２３１，２３２が接続されたノードからのバイアス電圧Ｖ１４は、以下の式（１０）で表される。
Ｖ１４＝３×Ｖｆ＋（Ｖ１３−３×Ｖｆ）×（Ｒ２／（Ｒ１＋Ｒ２））
＝３×Ｖｆ＋（Ｖｚ＋Ｖｆ−Ｖｂｅ）×（Ｒ２／（Ｒ１＋Ｒ２））・・・（１０）
なお、ＮＰＮトランジスタ５３０は、「第２トランジスタ」に相当し、ＮＰＮトランジスタ５３１は、「第３トランジスタ」に相当する。 V13 = V11-Vbe = Vz + 4 × Vf-Vbe ... (9)
Further, in the voltage generation circuit 511, the voltage difference between the forward voltage “3 × Vf” of the three diodes D6 to D8 and the voltage V13 is divided by the voltage dividing circuit composed of resistors 231,232. To. Therefore, the bias voltage V14 from the node to which the resistors 231 and 232 are connected is represented by the following equation (10).
V14 = 3 × Vf + (V13-3 × Vf) × (R2 / (R1 + R2))
= 3 x Vf + (Vz + Vf-Vbe) x (R2 / (R1 + R2)) ... (10)
The NPN transistor 530 corresponds to the "second transistor", and the NPN transistor 531 corresponds to the "third transistor".

ところで、電圧生成回路５１０のダイオードの個数は４個であるが、ダイオードの個数が少なくなると、電圧Ｖ１０，Ｖ１１の電圧は低下するため、結果的に、ＮＰＮトランジスタ５３０のコレクタ―エミッタ間の電圧Ｖｃｅ１と、ＮＰＮトランジスタ５３１のコレクタ―エミッタ間の電圧Ｖｃｅ２とが大きくなる。 By the way, the number of diodes in the voltage generation circuit 510 is four, but as the number of diodes decreases, the voltages of the voltages V10 and V11 decrease, and as a result, the voltage Vce1 between the collector and the emitter of the NPN transistor 530 And the voltage Vce2 between the collector and the emitter of the NPN transistor 531 becomes large.

そこで、電圧Ｖｃｅ１，Ｖｃｅ２が、それぞれの耐圧を超えないよう、電圧生成回路５１０のダイオードの個数（ｘ個）は、以下の条件を満たす必要がある。
Ｖｃｃ≦Ｖｚ＋ｘ×Ｖｆ＋（Ｖｃｅ１ｍ＋Ｖｃｅ２ｍ）−Ｖｂｅ・・・（１１）
ここで、式（１１）における電圧Ｖｃｅ１ｍ，Ｖｃｅ２ｍのそれぞれは、電圧Ｖｃｅ１，Ｖｃｅ２の耐圧を示す電圧値である。 Therefore, the number of diodes (x) of the voltage generation circuit 510 must satisfy the following conditions so that the voltages Vce1 and Vce2 do not exceed the respective withstand voltage.
Vcc ≦ Vz + x × Vf + (Vce1m + Vce2m) -Vbe ... (11)
Here, each of the voltages Vce1m and Vce2m in the equation (11) is a voltage value indicating the withstand voltage of the voltages Vce1 and Vce2.

出力回路５０１は、バイアス電圧Ｖ１４に基づいて、所定の電源電圧Ｖｒｅｇ３を出力する回路であり、耐圧回路５４０、ＮＰＮトランジスタ２４１，２４２、及び抵抗２４３を含んで構成される。 The output circuit 501 is a circuit that outputs a predetermined power supply voltage Vreg3 based on the bias voltage V14, and includes a withstand voltage circuit 540, an NPN transistor 241,242, and a resistor 243.

耐圧回路５４０は、ＮＰＮトランジスタ２４１，２４２を過電圧から保護するための回路であり、ＮＰＮトランジスタ５５０と、直列に接続された２個のダイオードＤ９，Ｄ１０とを含む。ＮＰＮトランジスタ５５０は、ベース電極に、電圧Ｖ１２が印加され、エミッタ電極には、ダイオードＤ９，１０が接続されている。このため、ＮＰＮトランジスタ５５０は、エミッタフォロワとして動作する。なお、ＮＰＮトランジスタ５５０は、「第１トランジスタ」に相当する。 The withstand voltage circuit 540 is a circuit for protecting the NPN transistors 241,242 from overvoltage, and includes an NPN transistor 550 and two diodes D9 and D10 connected in series. In the NPN transistor 550, a voltage V12 is applied to the base electrode, and diodes D9 and D10 are connected to the emitter electrode. Therefore, the NPN transistor 550 operates as an emitter follower. The NPN transistor 550 corresponds to the "first transistor".

ダーリントン接続されたＮＰＮトランジスタ２４１，２４２と、抵抗２４３との構成は、図６と同じであるため、大きな負荷を駆動できる。また、上述のように、初段のＮＰＮトランジスタ２４１のベース電極には、電圧Ｖ１４が印加されるため、ＮＰＮトランジスタ２４２のエミッタ電極からは、以下の式（１２）に示す電源電圧Ｖｒｅｇ３が出力される。 Since the configuration of the Darlington-connected NPN transistors 241,242 and the resistor 243 is the same as in FIG. 6, a large load can be driven. Further, as described above, since the voltage V14 is applied to the base electrode of the NPN transistor 241 in the first stage, the power supply voltage Vreg3 represented by the following equation (12) is output from the emitter electrode of the NPN transistor 242. ..

Ｖｒｅｇ３＝Ｖ１４−２×Ｖｂｅ＝（３×Ｖｆ＋（Ｖｚ＋Ｖｆ−Ｖｂｅ）×（Ｒ２／（Ｒ１＋Ｒ２）））−２×Ｖｂｅ・・・（１２）
なお、抵抗２４３は、電源電圧Ｖｒｅｇ３を定常的に発生させるための素子であるため、電源回路４０ｃは、電源回路４０ａと同様に、負荷の状態によらず、定常的に所定の電源電圧Ｖｒｅｇ３を生成できる。 Vreg3 = V14-2 × Vbe = (3 × Vf + (Vz + Vf-Vbe) × (R2 / (R1 + R2)))-2 × Vbe ... (12)
Since the resistor 243 is an element for constantly generating the power supply voltage Vreg3, the power supply circuit 40c constantly generates a predetermined power supply voltage Vreg3 regardless of the load state, as in the power supply circuit 40a. Can be generated.

本実施形態では、電源電圧Ｖｒｅｇ３が温度補償されるよう、式（１２）に基づいて、例えば、ダイオードＤ１〜Ｄ４，Ｄ６〜Ｄ８の数を調整している。これにより、電源電圧Ｖｒｅｇ３のレベルは、温度によらず一定になる。また、例えば、抵抗２３１，２３２の抵抗比を変更することにより、電源電圧Ｖｒｅｇ３を所望のレベルにすることができる。 In this embodiment, for example, the number of diodes D1 to D4 and D6 to D8 are adjusted based on the equation (12) so that the power supply voltage Vreg3 is temperature-compensated. As a result, the level of the power supply voltage Vreg3 becomes constant regardless of the temperature. Further, for example, the power supply voltage Vreg3 can be set to a desired level by changing the resistance ratio of the resistors 231,232.

このように、電源回路４０ｃは、電源回路４０ａと同様に、ダーリントン接続されたＮＰＮトランジスタ２４１，２４２を含むため、出力電流能力は高く、温度補償された所定レベルの電源電圧Ｖｒｅｇ３（例えば、“５Ｖ”）を出力することができる。 As described above, since the power supply circuit 40c includes the Darlington-connected NPN transistors 241,242 as in the power supply circuit 40a, the output current capacity is high, and the temperature-compensated power supply voltage Vreg3 (for example, “5V”). ") Can be output.

また、ＮＰＮトランジスタ５５０のエミッタ―コレクタ間の耐圧を、電圧Ｖｃｅ３ｍとし、ＮＰＮトランジスタ２４２のエミッタ―コレクタ間の耐圧を、電圧Ｖｃｅ４ｍとし、耐圧回路５４０に含まれるダイオードの個数を、ｙ個とすると、本実施形態では、以下の条件が満たされる必要がある。
Ｖｃｃ≦Ｖｆ×ｙ＋Ｖｃｅ３ｍ＋Ｖｃｅ４ｍ＋Ｖｒｅｇ３・・・（１３） Further, assuming that the withstand voltage between the emitter and collector of the NPN transistor 550 is a voltage Vce3 m, the withstand voltage between the emitter and collector of the NPN transistor 242 is a voltage Vce4 m, and the number of diodes included in the withstand voltage circuit 540 is y. In this embodiment, the following conditions need to be satisfied.
Vcc ≦ Vf × y + Vce3m + Vce4m + Vreg3 ... (13)

このように、本実施形態では、例えば耐圧回路５４０のダイオードの個数を調整することにより、電源Ｖｃｃのレベルが高い場合であっても、ダーリントン接続されたＮＰＮトランジスタ２４１，２４２を適切に保護することができる。 As described above, in the present embodiment, for example, by adjusting the number of diodes in the withstand voltage circuit 540, the Darlington-connected NPN transistors 241,242 are appropriately protected even when the power supply Vcc level is high. Can be done.

＝＝＝まとめ＝＝＝
以上、本実施形態のパワーモジュール１０について説明した。スイッチング制御ＩＣ２０の電源回路４０ａは、ダーリントン接続された２個のＮＰＮトランジスタ２４１，２４２を含んでいる。このため、スイッチング制御ＩＣ２０は、電圧Ｖｓが負電圧になった場合であっても、安定に動作することができる。 === Summary ===
The power module 10 of the present embodiment has been described above. The power supply circuit 40a of the switching control IC 20 includes two Darlington-connected NPN transistors 241,242. Therefore, the switching control IC 20 can operate stably even when the voltage Vs becomes a negative voltage.

また、スイッチング制御ＩＣ２０は、例えば、図５に示した半導体基板１００に形成されている。そして、このような半導体基板１００においては、電圧Ｖｓが負電圧になると、ダイオード１９０，１９１がオンするため、“漏れ電流”が発生する。しかしながら、電源回路４０ａは、高い出力安定性を有するため、“漏れ電流”が発生し、信号出力回路４２の電流が増加した場合であっても、信号出力回路４２を安定に動作させることができる。 Further, the switching control IC 20 is formed on, for example, the semiconductor substrate 100 shown in FIG. Then, in such a semiconductor substrate 100, when the voltage Vs becomes a negative voltage, the diodes 190 and 191 are turned on, so that a "leakage current" is generated. However, since the power supply circuit 40a has high output stability, the signal output circuit 42 can be operated stably even when a "leakage current" occurs and the current of the signal output circuit 42 increases. ..

また、“漏れ電流”は、例えば、ハイサイドの駆動回路４５のＮＭＯＳトランジスタ７０を介して、発生する。 Further, the "leakage current" is generated, for example, via the NMOS transistor 70 of the high-side drive circuit 45.

また、抵抗２４３には、電源電圧Ｖｒｅｇ１に応じた電流が流れるため、電源回路４０ａは、電源回路４０ａの負荷の状態によらず、定常的に安定した電源電圧Ｖｒｅｇ１を生成できる。 Further, since the current corresponding to the power supply voltage Vreg1 flows through the resistor 243, the power supply circuit 40a can constantly generate a stable power supply voltage Vreg1 regardless of the load state of the power supply circuit 40a.

また、ダーリントン接続されたＮＰＮトランジスタ２４１，２４２の電源側には、耐圧回路２４０が設けられている。このため、電源電圧Ｖｃｃが、例えば“２０Ｖ”と高い場合であっても、低耐圧用のＮＰＮトランジスタ２４１，２４２を用いることができる。 Further, a withstand voltage circuit 240 is provided on the power supply side of the NPN transistors 241,242 connected in Darlington. Therefore, even when the power supply voltage Vcc is as high as "20V", the NPN transistors 241,242 for low withstand voltage can be used.

また、耐圧回路２４０は、ｎ個（ここでは、ｎ＝４）のダイオードＤ９〜Ｄ１２を含む。このように、直列に接続された複数のダイオードを用いることにより、適切にＮＰＮトランジスタ２４１，２４２を過電圧から保護することができる。 Further, the withstand voltage circuit 240 includes n diodes D9 to D12 (here, n = 4). By using a plurality of diodes connected in series in this way, the NPN transistors 241,242 can be appropriately protected from overvoltage.

また、耐圧回路５４０は、２個のダイオードＤ９，Ｄ１０に直列に接続されたＮＰＮトランジスタ５５０を含む。このような構成の回路を用いることにより、適切にＮＰＮトランジスタ２４１，２４２を過電圧から保護することができる。 Further, the withstand voltage circuit 540 includes an NPN transistor 550 connected in series with two diodes D9 and D10. By using a circuit having such a configuration, the NPN transistors 241,242 can be appropriately protected from overvoltage.

また、バイアス回路２００は、電源電圧Ｖｒｅｇ１の温度変化を補償するためのバイアス電圧Ｖ３を、ＮＰＮトランジスタ２４１のベース電極に印加する。これにより、電源電圧Ｖｒｅｇ１の温度特性を向上することができる。 Further, the bias circuit 200 applies a bias voltage V3 for compensating for a temperature change of the power supply voltage Vreg1 to the base electrode of the NPN transistor 241. Thereby, the temperature characteristic of the power supply voltage Vreg1 can be improved.

また、電源電圧Ｖｒｅｇ１の温度補償を行うため、バイアス回路２００は、例えば、正の温度係数を有するツェナーダイオード２２１と、負の温度係数を有するｍ個（ここでは、ｍ＝５）のダイオードＤ１〜Ｄ５を含んでいる。 Further, in order to compensate the temperature of the power supply voltage Vreg1, the bias circuit 200 includes, for example, a Zener diode 221 having a positive temperature coefficient and m diodes D1 to m (here, m = 5) having a negative temperature coefficient. Contains D5.

また、電圧生成回路５１１は、直列に接続されたＮＰＮトランジスタ５３０，５３１を含むため、レベルの異なる電圧Ｖ１２，１４を生成することができる。ここで、電圧Ｖ１２は、ダーリントン接続されたトランジスタを保護するためのＮＰＮトランジスタ５５０を動作させるための電圧である。また、電圧Ｖ１４は、ダーリントン接続された２段のトランジスタのうち、初段のＮＰＮトランジスタ２４１を動作させるための電圧である。 Further, since the voltage generation circuit 511 includes NPN transistors 530 and 531 connected in series, it is possible to generate voltages V12 and 14 having different levels. Here, the voltage V12 is a voltage for operating the NPN transistor 550 for protecting the Darlington-connected transistor. Further, the voltage V14 is a voltage for operating the first-stage NPN transistor 241 of the two-stage transistors connected in Darlington.

また、電圧生成回路２１１は、ＮＰＮトランジスタ２３０と、ｉ個（ここでは、ｉ＝３）のダイオードＤ６〜Ｄ８と、抵抗２３１，２３２で構成される「分圧抵抗回路」と、を用いることにより、電圧Ｖ１のレベルを所望の電圧Ｖ３へとシフトすることができる。このため、本実施形態では、電源電圧Ｖｒｅｇ１のレベルを容易に調整することができる。 Further, the voltage generation circuit 211 uses an NPN transistor 230, i diodes D6 to D8 (here, i = 3), and a "voltage dividing resistor circuit" composed of resistors 231,232. , The level of voltage V1 can be shifted to the desired voltage V3. Therefore, in the present embodiment, the level of the power supply voltage Vreg1 can be easily adjusted.

また、電圧生成回路５１１は、直列に接続されたＮＰＮトランジスタ５３０，５３１を含む回路を用いた場合であっても、電圧Ｖ１４のレベルを調整することができる。このような回路を用いた場合であっても、電源回路４０ｃは、所望のレベルの電源電圧Ｖｒｅｇ３を出力することができる。 Further, the voltage generation circuit 511 can adjust the level of the voltage V14 even when a circuit including NPN transistors 530 and 531 connected in series is used. Even when such a circuit is used, the power supply circuit 40c can output a power supply voltage Vreg3 of a desired level.

また、スイッチング制御ＩＣ２０において、ローサイドの駆動回路４４は、ＩＧＢＴ３１のスイッチングを制御する。 Further, in the switching control IC 20, the low-side drive circuit 44 controls the switching of the IGBT 31.

また、本実施形態では、ダーリントン接続された２段のトランジスタのそれぞれは、ＮＰＮトランジスタ２４１，２４２であることとしたが、たとえば、ＰＮＰトランジスタを用いることもできる。なお、電源回路４０ａは、例えば、３段以上のトランジスタをダーリントン接続した構成を含んでも、本実施形態と同様の効果を得ることができる。 Further, in the present embodiment, each of the two-stage transistors connected in Darlington is an NPN transistor 241,242, but for example, a PNP transistor can also be used. The power supply circuit 40a can obtain the same effect as that of the present embodiment even if the power supply circuit 40a includes, for example, a configuration in which three or more stages of transistors are connected in Darlington.

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。 The above embodiment is for facilitating the understanding of the present invention, and is not for limiting the interpretation of the present invention. Further, it is needless to say that the present invention can be changed or improved without departing from the spirit thereof, and the present invention includes an equivalent thereof.

１０パワーモジュール
２０スイッチング制御ＩＣ
２１ハーフブリッジ回路
２２コンデンサ
３０，３１ＩＧＢＴ
４０，４００電源回路
４１チャージポンプ回路
４２信号出力回路
４３レベルシフト回路
４４，４５駆動回路
５０入力検出回路
５１フィルタ回路
５２パルス生成回路
６０論理回路
６１，６２インバータ
７０，７２，４１０ＮＭＯＳトランジスタ
７１，７３ＰＭＯＳトランジスタ
１００半導体基板
１１０ゲート電極
１１１ソース電極
１１２ドレイン電極
１１３基板電極
１２０半導体領域
１３０，１４０ウェル領域
１５０，１６０，１６１コンタクト領域
１７０ソース領域
１７１ドレイン領域
１９０，１９１ダイオード
２００，５００バイアス回路
２０１，５０１出力回路
２１０，２１１，５１０，５１１電圧生成回路
２２０，２３１，２３２，２４３，５２０，５２１抵抗
２２１ツェナーダイオード
２３０，２４１，２４２，５３０，５３１，５５０ＮＰＮトランジスタ
２４０，５４０耐圧回路
４１１電流源
Ｄ１〜Ｄ１２ダイオード
10 Power module 20 Switching control IC
21 Half-bridge circuit 22 Capacitor 30, 31 IGBT
40,400 Power supply circuit 41 Charge pump circuit 42 Signal output circuit 43 Level shift circuit 44, 45 Drive circuit 50 Input detection circuit 51 Filter circuit 52 Pulse generation circuit 60 Logic circuit 61, 62 Inverter 70, 72, 410 NMOS transistor 71, 73 MIMO Transistor 100 Semiconductor substrate 110 Gate electrode 111 Source electrode 112 Drain electrode 113 Substrate electrode 120 Semiconductor region 130, 140 Well region 150, 160, 161 Contact region 170 Source region 171 Drain region 190, 191 Diode 200, 500 Bias circuit 201, 501 Output circuit 210, 211, 510, 511 Voltage generation circuit 220, 231,232, 243,520, 521 Resistance 221 Zener diode 230, 241,242, 530, 531,550 NPN transistor 240, 540 Withstand voltage circuit 411 Current source D1- D12 transistor

Claims

A switching control circuit that controls switching between a first switching element on the power supply side and a second switching element on the ground side that drives a load together with the first switching element.
A signal output circuit that outputs a set signal for turning on the first switching element and a reset signal for turning off the first switching element based on an input signal.
A level shift circuit that shifts the respective levels of the set signal and the reset signal, and
Based on the output from the level shift circuit, the first drive circuit that drives the first switching element and
A power supply circuit including a plurality of Darlington-connected transistors that generate a power supply voltage of the signal output circuit, and a power supply circuit.
A switching control circuit.

The switching control circuit according to claim 1.
The switching control circuit includes a p-type first region, an n-type second region formed in the first region, a p-type third region formed in the second region, and the first region. It is an integrated circuit formed on a semiconductor substrate having at least an n-type fourth region formed in three regions.
The first terminal, which is a reference of the signal output circuit, is electrically connected to the first region.
The first switching element and the second switching element are connected, and the second terminal, which is a reference of the first drive circuit, is electrically connected to the fourth region.
Switching control circuit.

The switching control circuit according to claim 2.
The first drive circuit comprises an NMOS transistor in which the source electrode is electrically connected to the fourth region and formed in the third region.
Switching control circuit.

The switching control circuit according to any one of claims 1 to 3.
The power supply circuit has a resistor between the node in which the power supply voltage is generated and the ground among the plurality of transistors.
Switching control circuit.

The switching control circuit according to any one of claims 1 to 4.
The power supply circuit includes a withstand voltage circuit that protects the plurality of transistors from overvoltage.
Switching control circuit.

The switching control circuit according to claim 5.
The withstand voltage circuit includes n (n is a variable) diodes connected in series.
Switching control circuit.

The switching control circuit according to any one of claims 1 to 6.
The power supply circuit includes a bias circuit that applies a bias voltage for compensating for a temperature change in the power supply voltage to the base electrode of the first-stage transistor among the plurality of transistors.
Switching control circuit.

The switching control circuit according to claim 7.
The bias circuit is
A first voltage generation circuit that includes a Zener diode and m (m is a variable) diodes connected in series with the Zener diode to generate a predetermined level of voltage.
A second voltage generation circuit that applies the bias voltage to the base electrode of the first-stage transistor based on the predetermined level of voltage.
Switching control circuit.

The switching control circuit according to claim 8.
The second voltage generation circuit is
The voltage divider resistor circuit is provided to generate a voltage corresponding to the difference between the predetermined level voltage and the forward voltage of i (i is a variable) diode as the bias voltage.
Switching control circuit.

The switching control circuit according to claim 6.
The withstand voltage circuit includes a first transistor connected in series with the n diodes.
Switching control circuit.

The switching control circuit according to claim 10.
The power supply circuit includes a bias circuit that applies a bias voltage for compensating for a temperature change in the power supply voltage to the base electrode of the first-stage transistor among the plurality of transistors.
Switching control circuit.

The switching control circuit according to claim 11.
The bias circuit is
A first voltage generation circuit that includes a Zener diode and m (m is a variable) diodes connected in series with the Zener diode to generate a predetermined level of voltage.
A second voltage generation circuit that applies the bias voltage to the base electrode of the first-stage transistor based on the predetermined level of voltage.
Switching control circuit.

The switching control circuit according to claim 12.
The second voltage generation circuit is
A second transistor that outputs a voltage for operating the first transistor, and
A third transistor provided on the ground side of the second transistor and outputting a voltage for operating the first-stage transistor is provided.
Switching control circuit.

The switching control circuit according to claim 12.
The second voltage generation circuit is
The voltage divider resistor circuit is provided to generate a voltage corresponding to the difference between the predetermined level voltage and the forward voltage of i (i is a variable) diode as the bias voltage.
Switching control circuit.

The switching control circuit according to any one of claims 1 to 14.
A second drive circuit for driving the second switching element is provided based on a control signal for controlling switching of the second switching element.
The signal output circuit outputs the control signal based on the input signal.
Switching control circuit.

The switching control circuit according to any one of claims 1 to 15.
Each of the plurality of transistors is an NPN transistor.
Switching control circuit.

A semiconductor device including a first switching element on the power supply side, a second switching element on the ground side that drives a load together with the first switching element, and a switching control circuit that controls switching between the first and second switching elements. And
The switching control circuit is
A signal output circuit that outputs a set signal for turning on the first switching element and a reset signal for turning off the first switching element based on an input signal.
A level shift circuit that shifts the respective levels of the set signal and the reset signal, and
Based on the output from the level shift circuit, the first drive circuit that drives the first switching element and
A power supply circuit including a plurality of Darlington-connected transistors that generate a power supply voltage of the signal output circuit, and a power supply circuit.
A semiconductor device equipped with.