JP2021077802A - 半導体装置 - Google Patents

Abstract

【課題】信頼性の向上した半導体装置を提供する。【解決手段】実施形態の半導体装置は、複数の第１の貫通孔を有する第１の基板と、第１の基板上に、複数の第１の貫通孔のそれぞれに隣接して設けられた複数の第１の電極と、第１の基板上に、第１の貫通孔のそれぞれに隣接して第１の電極とそれぞれ対向するように設けられた複数の第２の電極と、第１の基板内に設けられ、複数の第１の電極に電気的に接続された制御回路と、第１の基板と対向するように設けられ、複数の第１の貫通孔のそれぞれに対向する複数の第２の貫通孔を有する第２の基板と、複数の第１の電極と第２の基板の間に設けられた複数の第３の電極と、複数の第２の電極と第２の基板の間に設けられた複数の第４の電極と、を備え、第１の電極と第２の電極の距離をｄ１、第３の電極と第４の電極の距離をｄ２、第１の貫通孔の第１の電極と第２の電極との対向方向における開口寸法をＬ１としたときに、ｄ１≦Ｌ１であり、ｄ２≦Ｌ１である。【選択図】図２

Description

本発明の実施形態は、半導体装置に関する。

半導体デバイスの微細化の進展を担うリソグラフィ技術は、極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される制御回路線幅は、年々微細化されてきている。電子線（電子ビーム）描画技術は本質的に優れた解像性を有しているため、マスクブランクスへ電子線を使ってマスクパターンを描画することが行われている。

マルチ電子ビーム（マルチビーム）を用いた描画装置は、１本の電子ビームを描画する場合に比べて、スループットを大幅に向上させることができる。かかるマルチビーム方式の描画装置では、例えば、電子銃から放出された電子ビームを、複数の穴を持った成型アパーチャに通してマルチビームを形成する。形成されたマルチビームを構成するそれぞれの電子ビームは、ブランキングアパーチャアレイによりブランキング制御される。具体的には、ブランキングアパーチャアレイに設けられた電極対間に印加される電圧により生じる電界により、それぞれの電子ビームは独立して偏向される。ブランキングアパーチャアレイにより偏向された電子ビームは遮蔽され（ブランキング）、偏向されなかった電子ビームはマスクブランクス等の試料に照射される。

ブランキングアパーチャアレイには、それぞれの電子ビームが通過する貫通孔が設けられている。そして、貫通孔の周囲には、電子ビームを偏向させるためのそれぞれ一対の電極対が設けられている。ブランキングアパーチャアレイの製造においては、半導体製造技術を用いて、例えばシリコン（Ｓｉ）基板に上述のそれぞれの貫通孔及びそれぞれの電極対等を形成していく方法が採られる。

特許第４６４８０８７号公報

本発明が解決しようとする課題は、信頼性の向上した半導体装置を提供することである。

実施形態の半導体装置は、複数の第１の貫通孔を有する第１の基板と、第１の基板上に、複数の第１の貫通孔のそれぞれに隣接して設けられた複数の第１の電極と、第１の基板上に、第１の貫通孔のそれぞれに隣接して第１の電極とそれぞれ対向するように設けられた複数の第２の電極と、第１の基板内に設けられ、複数の第１の電極に電気的に接続された制御回路と、第１の基板と対向するように設けられ、複数の第１の貫通孔のそれぞれに対向する複数の第２の貫通孔を有する第２の基板と、複数の第１の電極と第２の基板の間に設けられた複数の第３の電極と、複数の第２の電極と第２の基板の間に設けられた複数の第４の電極と、を備え、第１の電極と第２の電極の距離をｄ_１、第３の電極と第４の電極の距離をｄ_２、第１の貫通孔の第１の電極と第２の電極との対向方向における開口寸法をＬ_１としたときに、ｄ_１≦Ｌ_１であり、ｄ_２≦Ｌ_１である。

第１の実施形態の電子ビーム描画装置の模式断面図である。 第１の実施形態の半導体装置の模式断面図である。 第１の実施形態の半導体装置の模式断面図である。 第１の実施形態の半導体装置の模式断面図である。 第１の実施形態の半導体装置の要部の模式上面図及び模式下面図である。 第２の実施形態の半導体装置の模式断面図である。

以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。

本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

以下、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも良い。

（第１の実施形態）
本実施形態の半導体装置は、複数の第１の貫通孔を有する第１の基板と、第１の基板上に、複数の第１の貫通孔のそれぞれに隣接して設けられた複数の第１の電極と、第１の基板上に、第１の貫通孔のそれぞれに隣接して第１の電極とそれぞれ対向するように設けられた複数の第２の電極と、第１の基板内に設けられ、複数の第１の電気制御回路に電気的に接続された制御回路と、第１の基板と対向するように設けられ、複数の第１の貫通孔のそれぞれに対向する複数の第２の貫通孔を有する第２の基板と、複数の第１の電極と第２の基板の間に設けられた複数の第３の電極と、複数の第２の電極と第２の基板の間に設けられた複数の第４の電極と、を備え、第１の電極と第２の電極の距離をｄ_１、第３の電極と第４の電極の距離をｄ_２、第１の貫通孔の第１の電極と第２の電極との対向方向における開口寸法をＬ_１としたときに、ｄ_１≦Ｌ_１であり、ｄ_２≦Ｌ_１である。

図１は、本実施形態の電子ビーム描画装置１５０の模式断面図である。電子ビーム描画装置１５０は、マルチ荷電粒子ビーム描画装置の一例である。

本実施形態の半導体装置１００ａは、電子ビーム描画装置１５０に用いられるブランキングアパーチャアレイである。

電子ビーム描画装置１５０は、電子鏡筒１０２（マルチ電子ビームカラム）と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、成型アパーチャアレイ２０３、半導体装置１００ａ（ブランキングアパーチャアレイ）、縮小レンズ２０５、制限アパーチャ部材２０６、対物レンズ２０７、主偏向器２０８、副偏向器２０９、及びミラー２１０が配置されている。

ここで、ｘ軸と、ｘ軸に垂直なｙ軸と、ｘ軸及びｙ軸に垂直なｚ軸を定義する。電子銃２０１はｚ方向に平行な方向に電子ビーム２００を放出するものとする。また、試料１０１は、ｘｙ面に平行な面内に配置されているものとする。

電子銃２０１から放出された電子ビーム２００は、照明レンズ２０２により、ほぼ垂直に成型アパーチャアレイ２０３を照明する。そして、成型アパーチャアレイ２０３の開口部を電子ビーム２００が通過することにより、マルチビーム１１０が形成される。マルチビーム１１０は、電子ビーム１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ及び１２０ｆを有する。それぞれの電子ビーム１２０の形状は、成型アパーチャアレイ２０３の開口部の形状を反映したものであり、例えば矩形形状である。なお、図１において成型アパーチャアレイ２０３の開口部の個数は６個であることが示されているが、これに限定されるものではない。成型アパーチャアレイ２０３により形成されるマルチビーム１１０の本数は、図１においては６本である。しかし、形成されるマルチビーム１１０の本数は、勿論６本に限定されるものではない。一例としては、成型アパーチャアレイ２０３の開口部は、ｘ方向及びｙ方向にそれぞれ５１２個ずつ、マトリックス状に配置されている。

ブランキングアパーチャアレイとしての半導体装置１００ａは、成型アパーチャアレイ２０３の下に設けられている。半導体装置１００ａによって偏向された電子ビーム１２０は、制限アパーチャ部材２０６の中心の穴から位置がはずれ、制限アパーチャ部材２０６によって遮蔽される。一方、偏向されなかった電子ビーム１２０は、制限アパーチャ部材２０６の中心の穴を通過する。これにより、電子ビームのオンオフが制御される。

制限アパーチャ部材２０６を通過した電子ビーム１２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、主偏向器２０８及び副偏向器２０９によって一括して偏向される。そして、ＸＹステージ１０５に載置された試料１０１上の、それぞれの照射位置に照射される。ＸＹステージ１０５には、さらに、ＸＹステージ１０５の位置測定用のミラー２１０が配置されている。

図２、図３及び図４は、本実施形態の半導体装置１００ａの模式断面図である。図２（ａ）は、第１の電極１４と第３の電極３４及び第２の電極１６と第４の電極３６が接合されていない状態を示した模式断面図である。図２（ｂ）は、第１の電極１４と第３の電極３４及び第２の電極１６と第４の電極３６が接合され、第１の接合部２２及び第２の接合部２４がそれぞれ設けられている状態を示した模式断面図である。図２（ｃ）、図２（ｄ）、図３（ａ）、図３（ｂ）、図３（ｃ）、図４（ａ）、図４（ｂ）及び図４（ｃ）は、本実施形態の半導体装置１００ａの模式断面図の一部を拡大した模式断面図である。

第１の基板２０は、例えば、シリコン基板などの半導体基板である。図２において、第１の基板２０の基板面２１は、ｘｙ面に平行に配置されている。

第１の基板２０は、複数の第１の貫通孔１２を有する。図２においては、複数の第１の貫通孔１２として、第１の貫通孔１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ及び１２ｆが示されている。例えば、第１の貫通孔１２は、ｘ方向及びｙ方向にそれぞれ６個ずつ配置されている。なお、複数の第１の貫通孔１２の個数は、勿論これに限定されるものではない。

複数の第１の電極１４は、第１の基板２０の上において、複数の第１の貫通孔１２のそれぞれに隣接して設けられている。図２においては、第１の貫通孔１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆに隣接して、複数の第１の電極１４としての、それぞれ第１の電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆが設けられている。

制御回路１０は、第１の基板２０内に設けられている。図２（ａ）、図２（ｂ）及び図２（ｃ）においては、制御回路１０として、制御回路１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ及び１０ｆが示されている。制御回路１０は、第１の電極１４に、例えば５Ｖ程度の所定の電圧を印加する機能を有する。制御回路１０は、例えば、ＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）制御回路である。

図５は、本実施形態の半導体装置１００ａの要部の模式上面図及び模式下面図である。図５（ａ）は、第１の基板２０、及び第１の基板２０に設けられた第１の貫通孔１２、第１の電極１４、第２の電極１６、第１の配線２６及び第２の配線２８を示した模式上面図である。図５（ｂ）は、第２の基板４０、及び第２の基板４０に設けられた第２の貫通孔３２、第３の電極３４及び第４の電極３６を示した模式下面図である。

例えば、第１の電極１４ａ、１４ｇ、１４ｉには、それぞれ第１の配線２６ａ、２６ｇ、２６ｉが接続されている。そして、第１の配線２６ａ、２６ｇ、２６ｉにより、第１の電極１４ａ、１４ｇ、１４ｉは、制御回路１０ａ（例えば図２（ａ）及び図２（ｂ）に図示）と接続されている。また、第１の電極１４ｂ、１４ｈ、１４ｊには、それぞれ第１の配線２６ｂ、２６ｈ、２６ｊが接続されている。そして、第１の配線２６ｂ、２６ｈ、２６ｊにより、第１の電極１４ｂ、１４ｈ、１４ｊは、制御回路１０ｂ（例えば図２（ａ）及び図２（ｂ）に図示）と接続されている。同様に、第１の配線２６ｃ、２６ｄ、２６ｅ、２６ｆにより、第１の電極１４ｃ、１４ｄ、１４ｅ、１４ｆは、それぞれ制御回路１０ｃ、１０ｄ、１０ｅ及び１０ｆ（例えば図２（ａ）及び図２（ｂ）に図示）と接続されている。

第２の電極１６は、第１の基板２０の上に設けられている。図２においては、第２の電極１６は、第１の貫通孔１２のそれぞれに隣接して第１の電極１４とそれぞれ対向するように設けられている。図２においては、複数の第２の電極１６として、第２の電極１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ、１６ｆが示されている。例えば、第２の電極１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ、１６ｆは、第１の貫通孔１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆのそれぞれに隣接して、第１の電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆとそれぞれ対向するように設けられている。

例えば、第２の電極１６ａ、１６ｇ、１６ｉには、それぞれ第２の配線２８ａ、２８ｇ、２８ｉが接続されている。そして、第２の配線２８ａ、２８ｇ、２８ｉにより、第２の電極１６ａ、１６ｇ、１６ｉは、電子ビーム描画装置１５０内において図示しない、グランドと接続される。また、第２の電極１６ｂ、１６ｈ、１６ｊには、それぞれ第２の配線２８ｂ、２８ｈ、２８ｊが接続されている。そして、第２の配線２８ｂ、２８ｈ、２８ｊにより、第２の電極１６ｂ、１６ｈ、１６ｊは、電子ビーム描画装置１５０内において図示しないグランドと接続される。同様に、第２の配線２８ｃ、２８ｄ、２８ｅ、２８ｆにより、第２の電極１６ｃ、１６ｄ、１６ｅ、１６ｆは、電子ビーム描画装置１５０内において図示しないグランドと接続される。

なお、第１の電極１４と制御回路１０の接続の態様、及び第２の電極１６とグランドの接続の態様は、これに限定されない。また、例えば、制御回路１０は、図２において図示しない、第１の基板２０上に設けられた絶縁膜内に設けられていても良い。そして、第１の電極１４及び第２の電極１６は、上記の図示しない絶縁膜の上に配置されていても良い。本実施形態において、第１の基板２０の上に図示しない絶縁膜が設けられている場合、第１の基板２０は、上記の図示しない絶縁膜も含むものとする。

第２の基板４０は、第１の基板２０と対向するように設けられている。第２の基板４０は、例えばＳｉ基板等の半導体基板である。なお、第２の基板４０は、少なくとも第１の基板との対向面４５が導電性を有していることが好ましい。ある所定の第１の貫通孔１２を通過する電子ビーム１２０を偏向させるための電界が、他の第１の貫通孔１２を通過する電子ビーム１２０を偏向させてしまうというクロストークを抑制するためである。

第２の基板４０は、複数の第２の貫通孔３２を有する。複数の第２の貫通孔３２は、複数の第１の貫通孔１２のそれぞれに対向するように設けられている。第２の貫通孔３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅ、３２ｆは、第１の貫通孔１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ及び１２ｆにそれぞれ対向するように設けられている。

複数の第３の電極３４は、複数の第１の電極１４と第２の基板４０の間に設けられている。図２には、複数の第３の電極３４として、第３の電極３４ａ、３４ｂ、３４ｃ、３４ｄ、３４ｅ及び３４ｆが示されている。そして、複数の第３の電極３４は、複数の第１の電極１４とそれぞれ接合されている。接合されることにより、複数の第３の電極３４と複数の第１の電極１４ａの間には、複数の第１の接合部２２がそれぞれ設けられている。第３の電極３４ａと第１の電極１４ａの間には、第１の接合部２２ａが設けられている。第３の電極３４ｂと第１の電極１４ｂの間には、第１の接合部２２ｂが設けられている。第３の電極３４ｃと第１の電極１４ｃの間には、第１の接合部２２ｃが設けられている。第３の電極３４ｄと第１の電極１４ｄの間には、第１の接合部２２ｄが設けられている。第３の電極３４ｅと第１の電極１４ｅの間には、第１の接合部２２ｅが設けられている。第３の電極３４ｆと第１の電極１４ｆの間には、第１の接合部２２ｆが設けられている。

複数の第４の電極３６は、複数の第２の電極１６と第２の基板４０の間に設けられている。図２には、複数の第４の電極３６として、第４の電極３６ａ、３６ｂ、３６ｃ、３６ｄ、３６ｅ及び３６ｆが示されている。そして、複数の第４の電極３６は、複数の第２の電極１６とそれぞれ接合されている。接合されることにより、複数の第４の電極３６と複数の第２の電極１６の間には、複数の第２の接合部２４がそれぞれ設けられている。第４の電極３６ａと第２の電極１６ａの間には、第２の接合部２４ａが設けられている。第４の電極３６ｂと第２の電極１６ｂの間には、第２の接合部２４ｂが設けられている。第４の電極３６ｃと第２の電極１６ｃの間には、第２の接合部２４ｃが設けられている。第４の電極３６ｄと第２の電極１６ｄの間には、第２の接合部２４ｄが設けられている。第４の電極３６ｅと第２の電極１６ｅの間には、第２の接合部２４ｅが設けられている。第４の電極３６ｆと第２の電極１６ｆの間には、第２の接合部２４ｆが設けられている。

複数の第３の電極３４と複数の第１の電極１４は、接合されることにより、電気的に接続される。このため、複数の第３の電極３４と複数の第１の電極１４は、一体として、電源電極として機能する。

複数の第４の電極３６と複数の第２の電極１６は、接合されることにより、電気的に接続される。このため、複数の第４の電極３６と複数の第２の電極１６は、一体として、接地電極として機能する。

第１の電極１４、第２の電極１６、第３の電極３４及び第４の電極３６は、導電材料を含む。第１の電極１４、第２の電極１６、第３の電極３４及び第４の電極３６は、例えばＡｕ（金）を含むことが、良好な電子ビームの偏光特性を得ることができるため好ましい。ただし、第１の電極１４、第２の電極１６、第３の電極３４及び第４の電極３６の材料は、特にＡｕに限定されるものではない。

複数の第３の電極３４と複数の第１の電極１４が接合され、複数の第１の接合部２２が設けられている点は、例えば、複数の第３の電極３４と複数の第１の電極１４の間を顕微鏡等で観察することにより明らかにすることができる。複数の第４の電極３６と複数の第２の電極１６が接合され、複数の第２の接合部２４が設けられている点は、例えば、複数の第４の電極３６と複数の第２の電極１６の間を顕微鏡等で観察することにより明らかにすることができる。

本実施形態の半導体装置１００ａを形成する際には、制御回路１０、複数の第１の貫通孔１２が形成された第１の基板２０に、複数の第１の電極１４及び複数の第２の電極１６を、例えば電解めっき法により形成する。また、複数の第２の貫通孔３２が形成された第２の基板４０に、複数の第３の電極３４及び複数の第４の電極３６を、例えば電解めっき法により形成する。そして、複数の第１の電極１４と複数の第３の電極３４、及び複数の第２の電極１６と複数の第４の電極３６に適切な熱を印加し、複数の第１の電極１４と複数の第３の電極３４、及び複数の第２の電極１６と複数の第４の電極３６を、適切な圧力により接合し、複数の第１の接合部２２及び複数の第２の接合部２４を形成して、本実施形態の半導体装置１００ａを得る。

第１の電極１４と第２の電極１６の対向方向（Ｘ方向）の距離をｄ_１、第３の電極３４と第４の電極３６の対向方向（Ｘ方向）の距離をｄ_２、第１の貫通孔１２の電極対向方向（Ｘ方向）の開口寸法をＬ_１としたときに、ｄ_１≦Ｌ_１であり、ｄ_２≦Ｌ_１である（図２（ｃ）、図２（ｄ））。なお図２（ｃ）では、ｄ_１＝Ｌ_１であり、ｄ_２＝Ｌ_１であるものとして図示をしている。また、図２（ｄ）では、ｄ_１＜Ｌ_１であり、ｄ_２＜Ｌ_１であるものとして図示をしている。

第１の基板２０の基板面２１に平行な方向（電極対向方向、Ｘ方向）における第１の電極１４の幅をｋ_１、第１の基板２０の基板面２１に平行な方向（電極対向方向、Ｘ方向）における第２の電極１６の幅をｋ_２、第１の基板２０の基板面２１に平行な方向（電極対向方向、Ｘ方向）における第３の電極３４の幅をｋ_３、第１の基板２０の基板面２１に平行な方向（電極対向方向、Ｘ方向）における第４の電極３６の幅をｋ_４としたときに、ｋ_１≧ｋ_３かつｋ_２≧ｋ_４、又はｋ_１＜ｋ_３かつｋ_２＜ｋ_４であることが好ましい（図３（ａ）、図３（ｂ）、図３（ｃ））。言い換えると、ｋ_１とｋ_３が異なり、かつｋ_２とｋ_４が異なることが好ましい。なお図３（ａ）では、ｋ_１＞ｋ_３かつｋ_２＞ｋ_４として図示をしている。図３（ｂ）では、ｋ_１＝ｋ_３かつｋ_２＝ｋ_４として図示をしている。図３（ｃ）では、ｋ_１＜ｋ_３かつｋ_２＜ｋ_４として図示をしている。同様に、第１の基板２０の基板面２１に平行な方向（Ｙ方向）における第１の電極１４の幅をｋ_５、第１の基板２０の基板面２１に平行な方向（Ｙ方向）における第２の電極１６の幅をｋ_６、第１の基板２０の基板面２１に平行な方向（Ｙ方向）における第３の電極３４の幅をｋ_７、第１の基板２０の基板面２１に平行な方向（Ｙ方向）における第４の電極３６の幅をｋ_８としたときに、ｋ_５≧ｋ_７かつｋ_６≧ｋ_８、又はｋ_５＜ｋ_７かつｋ_６＜ｋ_８であることが好ましい（図４（ａ）、図４（ｂ）、図４（ｃ））。なお図４（ａ）では、ｋ_５＞ｋ_７かつｋ_６＞ｋ_８として図示をしている。図４（ｂ）では、ｋ_５＝ｋ_７かつｋ_６＝ｋ_８として図示をしている。図４（ｃ）では、ｋ_５＜ｋ_７かつｋ_６＜ｋ_８として図示をしている。

さらに、第２の基板４０を成型アパーチャアレイ２０３の機能を兼ねたものとし、第２の貫通孔３２によりマルチビームを形成してもよい。この場合、第２の貫通孔３２の大きさを第１の貫通孔１２の大きさよりも小さい所望の大きさとすることが好ましい。

また、第２の基板４０の材料としてタングステン（Ｗ）、金（Ａｕ）等の重金属を用いることにより、Ｘ線遮蔽機能を備えることもできる。このとき、第２の貫通孔３２の大きさを第１の貫通孔１２の大きさよりも小さい所望の大きさとすることにより、成型アパーチャアレイ２０３の機能とＸ線遮蔽機能の両方を兼ね備えることもできる。

成型アパーチャアレイ２０３により成型された電子ビーム１２０は、それぞれ第２の貫通孔３２及び第１の貫通孔１２を通過する。ここで、例えば制御回路１０を用いて第１の電極１４ａ及び第３の電極３４ａに所定の電圧が印加されると、第２の電極１６ａ及び第４の電極３６ａと第１の電極１４ａ及び第３の電極３４ａの間に電界が発生する。発生した電界により、第１の貫通孔１２ａを通過する電子ビーム１２０は偏向される。

なお電子ビーム１２０は、第２の貫通孔３２から第１の貫通孔１２へ向かって通過しても良いし、第１の貫通孔１２から第２の貫通孔３２へと通過しても良いが、第２の基板４０を成型アパーチャアレイ２０３の機能、Ｘ線遮蔽機能、もしくはその両方を兼ね備える場合は、電子ビーム１２０が第２の貫通孔３２から第１の貫通孔１２へ向かって通過する場合に有効である。

次に、本実施形態の作用効果を記載する。

電子ビーム１２０の偏向角度は、電源電極と接地電極の間に印加される電圧と、電源電極と接地電極の間の距離と、電極高さによって決定される。電源電極と接地電極の間に印加される電圧を高くし、電源電極と接地電極の距離を短くし、電極高さを高くすると、大きな偏向角度を得ることができる。ここで、電極高さについては、電極に用いられる材料の加工精度に基づき決定される限界の高さがある。そのため、電極高さを、上記の限界の高さよりも高くすることは困難である。また、電子ビーム１２０については、偏向制御して、電源電極と接地電極の間を通過させることが求められる。そのため、電源電極と接地電極の間の距離をあまりにも短くすることは、困難である。従って、より大きな電子ビーム１２０の偏向角度を得るためには、電源電極に印加される電圧を高くすることが好ましい、しかし高すぎる電圧を電源電極に印加すると、第１の基板２０が高温化するという問題があった。

本実施形態の半導体装置では、第１の電極１４と第３の電極３４を接合して電源電極を形成している。また、第２の電極１６と第４の電極３６を接合して接地電極を形成している。これにより、たとえ電極高さの加工精度に基づく限界高さが同様であっても、第１の基板２０の基板面２１に垂直な方向すなわち電子ビーム１２０が通過する方向の、電源電極及び接地電極の長さを長くすることが出来る。従って、電源電極に印加される電圧を高くしなくとも、大きな電子ビーム１２０の偏向角度を得ることができる。よって、信頼性の向上した半導体装置の提供が可能となる。

また、第１の電極１４と第２の電極１６の距離をｄ_１、第３の電極３４と第４の電極３６の距離をｄ_２、第１の貫通孔１２の第１の電極と第２の電極との対向方向における開口寸法をＬ_１としたときに、ｄ_１≦Ｌ_１であり、ｄ_２≦Ｌ_１であることで、電源電極と接地電極の間の距離を必要以上に大きくしないようにすることができるため、電源電極に印加する電圧を大きくしなくても良い。従って、信頼性の向上した半導体装置の提供が可能となる。

例えば、ｋ_１＜ｋ_３かつｋ_２＜ｋ_４である場合には、接合の際に、第２の基板４０を固定し、これに対して第１の基板２０を近づけて、第１の電極１４と第３の電極３４の接合及び第２の電極１６と第４の電極３６の接合を行うことが出来る。一方、例えば、ｋ_１≧ｋ_３かつｋ_２≧ｋ_４である場合には、接合の際に、逆に第１の基板２０を固定し、これに対して第２の基板４０を近づけて、第１の電極１４と第３の電極３４の接合及び第２の電極１６と第４の電極３６を行う。すなわち、幅のより大きな電極を有する基板を固定して、幅のより小さな電極を有する基板を近づけることにより、接合を行うことが出来る。これにより、位置ずれが発生しても接合面積が確保できるため、接合を容易に行うことが出来る。

本実施形態の半導体装置によれば、信頼性の向上した半導体装置を提供することが可能となる。

（第２の実施形態）
本実施形態の半導体装置は、第２の基板は、複数の第２の貫通孔に隣接し第１の基板に対向して設けられた複数の第１の凹部と、複数の第２の貫通孔に隣接し第１の基板及び複数の第１の凹部と対向して設けられた複数の第２の凹部と、をさらに有し、複数の第３の電極は複数の第１の凹部内に設けられ、複数の第４の電極は複数の第２の凹部内に設けられた点で、第１の実施形態と異なっている。ここで、第１の実施形態と重複する内容の記載は省略する。

図６は、第２の実施形態の半導体装置１００ｂの模式断面図である。図６（ａ）は、第１の電極１４と第３の電極３４及び第２の電極１６と第４の電極３６が接合されていない状態を示した模式断面図である。図６（ｂ）は、第１の電極１４と第３の電極３４及び第２の電極１６と第４の電極３６が接合され、第１の接合部２２及び第２の接合部２４がそれぞれ設けられている状態を示した模式断面図である。

図６には、複数の第１の凹部４２としての、第１の凹部４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅ及び４２ｆが図示されている。第１の凹部４２ａは、第２の貫通孔３２ａに隣接し第１の基板２０に対向して設けられている。第１の凹部４２ｂは、第２の貫通孔３２ｂに隣接し第１の基板２０に対向して設けられている。第１の凹部４２ｃは、第２の貫通孔３２ｃに隣接し第１の基板２０に対向して設けられている。第１の凹部４２ｄは、第２の貫通孔３２ｄに隣接し第１の基板２０に対向して設けられている。第１の凹部４２ｅは、第２の貫通孔３２ｅに隣接し第１の基板２０に対向して設けられている。第１の凹部４２ｆは、第２の貫通孔３２ｆに隣接し第１の基板２０に対向して設けられている。

図６には、複数の第２の凹部４４としての、第２の凹部４４ａ、４４ｂ、４４ｃ、４４ｄ、４４ｅ及び４４ｆが図示されている。第２の凹部４４ａは、第２の貫通孔３２ａに隣接し第１の基板２０及び第１の凹部４２ａに対向して設けられている。第２の凹部４４ｂは、第２の貫通孔３２ｂに隣接し第１の基板２０及び第１の凹部４２ｂに対向して設けられている。第２の凹部４４ｃは、第２の貫通孔３２ｃに隣接し第１の基板２０及び第１の凹部４２ｃに対向して設けられている。第２の凹部４４ｄは、第２の貫通孔３２ｄに隣接し第１の基板２０及び第１の凹部４２ｄに対向して設けられている。第２の凹部４４ｅは、第２の貫通孔３２ｅに隣接し第１の基板２０及び第１の凹部４２ｅに対向して設けられている。第２の凹部４４ｆは、第２の貫通孔３２ｆに隣接し第１の基板２０及び第１の凹部４２ｆに対向して設けられている。

第３の電極３４ａは、第１の凹部４２ａ内に設けられている。第３の電極３４ｂは、第１の凹部４２ｂ内に設けられている。第３の電極３４ｃは、第１の凹部４２ｃ内に設けられている。第３の電極３４ｄは、第１の凹部４２ｄ内に設けられている。第３の電極３４ｅは、第１の凹部４２ｅ内に設けられている。第３の電極３４ｆは、第１の凹部４２ｆ内に設けられている。

第４の電極３６ａは、第２の凹部４４ａ内に設けられている。第４の電極３６ｂは、第２の凹部４４ｂ内に設けられている。第４の電極３６ｃは、第２の凹部４４ｃ内に設けられている。第４の電極３６ｄは、第２の凹部４４ｄ内に設けられている。第４の電極３６ｅは、第２の凹部４４ｅ内に設けられている。第４の電極３６ｆは、第２の凹部４４ｆ内に設けられている。

第１の電極１４の高さをｔ_１、第２の電極１６の高さをｔ_２、第３の電極３４の高さをｔ_３、第４の電極３６の高さをｔ_４、第２の基板４０の板厚をｈとしたときに、ｔ_１＜ｔ_３＜ｈであり、ｔ_２＜ｔ_４＜ｈであることが好ましい。また、ｔ_１≦２０μｍであり、ｔ_２≦２０μｍであることが好ましい。

複数の第３の電極３４及び複数の第４の電極３６は、第２の基板４０の上面４１に露出していないことが好ましい。

次に、本実施形態の作用効果を記載する。

本実施形態においては、第３の電極３４及び第４の電極３６を第１の凹部４２内及び第２の凹部４４内に形成する。これにより、第１の実施形態で記載したような電極に用いられる材料の加工精度に基づき決定される限界の高さよりも、さらに第３の電極３４及び第４の電極３６の電極高さを高くすることが出来る。そのため、電源電極に印加する電圧をさらに低くすることが可能であるため、さらに信頼性の向上した半導体装置の提供が可能となる。

また、第３の電極３４及び第４の電極３６の高さを高くすることが出来る分、第１の電極１４の高さ及び第２の電極１６の高さを低くして、第１の電極１４及び第２の電極１６の形成を容易に行うことが出来る。例えば、第１の電極１４及び第２の電極１６を薄膜として形成することにより、第１の電極１４及び第２の電極１６の平坦性をより容易に確保することが出来る。そのため、第３の電極３４と第１の電極１４の接合及び第４の電極３６と第２の電極１６の接合がより容易になる。例えば、第１の電極１４の高さｔ_１が第３の電極３４の高さｔ_３より低い、すなわちｔ_１＜ｔ_３であることが好ましい。また、例えば、第２の電極１６の高さｔ_２が第４の電極３６の高さｔ_４より低い、すなわちｔ_２＜ｔ_４であることが好ましい。また、例えば、第１の電極１４の高さｔ_１がｔ_１≦２０μｍであり、第２の電極１６の高さｔ_２がｔ_２≦２０μｍであることが好ましい。

また、複数の第３の電極３４及び複数の第４の電極３６が第２の基板４０の上面４１に露出している場合を考える。例えば、第３の電極３４ｂと第４の電極３６ｂの間で第２の貫通孔３２ｂ内に形成される電界が、隣接する第２の貫通孔３２ａ及び第２の貫通孔３２ｃ内に及ぶことが発生しやすくなる。これにより、意図しない電子ビームの偏向（クロストーク）を引き起こしてしまう。これを抑制するためには、第２の基板が導電性であるとともに、電源電極である第１の電極１４および第３の電極３４と、第２の基板とが絶縁されている必要があり、接地電極である第２の電極１６および第４の電極３６と、第２の基板とが接続されている必要がある。また、第３の電極３４、第４の電極３６の高さｔ_３は、ｔ_３＜ｈであり、ｔ_４＜ｈであることが好ましい。また、複数の第３の電極３４及び第４の電極３６は、第２の基板４０の上面４１に露出していないことが好ましい。

本実施形態の半導体装置によれば、信頼性の向上した半導体装置を提供することが可能となる。

本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 制御回路
１２ 第１の貫通孔
１４ 第１の電極
１６ 第２の電極
２０ 第１の基板
２１ 第１の基板の基板面
２２ 第１の接合部
２４ 第２の接合部
２６ 第１の配線
２８ 第２の配線
３２ 第２の貫通孔
３４ 第３の電極
３６ 第４の電極
４０ 第２の基板
４１ 第２の基板の上面
４２ 第１の凹部
４４ 第２の凹部
１００ａ 半導体装置（ブランキングアパーチャアレイ）
１００ｂ 半導体装置（ブランキングアパーチャアレイ）
１０１ 試料
１０２ 電子鏡筒
１０３ 描画室
１０５ ＸＹステージ
１１０ マルチビーム
１２０ 電子ビーム
１５０ 電子ビーム描画装置
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３ 成型アパーチャアレイ
２０５ 縮小レンズ
２０６ 制限アパーチャ部材
２０７ 対物レンズ
２０８ 主偏向器
２０９ 副偏向器
２１０ ミラー

Claims (8)

1. 複数の第１の貫通孔を有する第１の基板と、
   前記第１の基板上に、複数の前記第１の貫通孔のそれぞれに隣接して設けられた複数の第１の電極と、
   前記第１の基板上に、前記第１の貫通孔のそれぞれに隣接して前記第１の電極とそれぞれ対向するように設けられた複数の第２の電極と、
   前記第１の基板内に設けられ、複数の前記第１の電極に電気的に接続された制御回路と、
   前記第１の基板と対向するように設けられ、複数の前記第１の貫通孔のそれぞれに対向する複数の第２の貫通孔を有する第２の基板と、
   複数の前記第１の電極と前記第２の基板の間に設けられた複数の第３の電極と、
   複数の前記第２の電極と前記第２の基板の間に設けられた複数の第４の電極と、
   を備え、
   前記第１の電極と前記第２の電極の距離をｄ_１、前記第３の電極と前記第４の電極の距離をｄ_２、前記第１の貫通孔の前記第１の電極と前記第２の電極との対向方向における開口寸法をＬ_１としたときに、ｄ_１≦Ｌ_１であり、ｄ_２≦Ｌ_１である、
   半導体装置。
2. 前記第１の基板の基板面に平行な方向における前記第１の電極の幅をｋ_１、前記第１の基板の基板面に平行な方向における前記第２の電極の幅をｋ_２、前記第１の基板の基板面に平行な方向における前記第３の電極の幅をｋ_３、前記第１の基板の基板面に平行な方向における前記第４の電極の幅をｋ_４としたときに、ｋ_１≧ｋ_３かつｋ_２≧ｋ_４である、
   請求項１記載の半導体装置。
3. 前記第１の基板の基板面に平行な方向における前記第１の電極の幅をｋ_１、前記第１の基板の基板面に平行な方向における前記第２の電極の幅をｋ_２、前記第１の基板の基板面に平行な方向における前記第３の電極の幅をｋ_３、前記第１の基板の基板面に平行な方向における前記第４の電極の幅をｋ_４としたときに、ｋ_１＜ｋ_３かつｋ_２＜ｋ_４である、
   請求項１記載の半導体装置。
4. 前記第２の基板は、少なくとも前記第１の基板との対向面において導電性を有している、
   請求項１乃至請求項３いずれか一項記載の半導体装置。
5. 前記第２の基板は、複数の前記第２の貫通孔に隣接し前記第１の基板に対向して設けられた複数の第１の凹部と、複数の前記第２の貫通孔に隣接し前記第１の基板及び複数の前記第１の凹部と対向して設けられた複数の第２の凹部と、をさらに有し、
   複数の前記第３の電極は複数の前記第１の凹部内に設けられ、
   複数の前記第４の電極は複数の前記第２の凹部内に設けられた、
   請求項１乃至請求項４いずれか一項記載の半導体装置。
6. 複数の前記第３の電極及び複数の前記第４の電極は、前記第２の基板の上面に露出していない、
   請求項１乃至請求項５いずれか一項記載の半導体装置。
7. 前記第１の電極の高さをｔ_１、前記第２の電極の高さをｔ_２、前記第３の電極の高さをｔ_３、前記第４の電極の高さをｔ_４、前記第２の基板の板厚をｈとしたときに、ｔ_１＜ｔ_３＜ｈであり、ｔ_２＜ｔ_４＜ｈである、
   請求項６記載の半導体装置。
8. ｔ_１≦２０μｍであり、ｔ_２≦２０μｍである、
   請求項７記載の半導体装置。

Images