JP2021077776A - Semiconductor device and electronic device - Google Patents

Semiconductor device and electronic device Download PDF

Info

Publication number
JP2021077776A
JP2021077776A JP2019203726A JP2019203726A JP2021077776A JP 2021077776 A JP2021077776 A JP 2021077776A JP 2019203726 A JP2019203726 A JP 2019203726A JP 2019203726 A JP2019203726 A JP 2019203726A JP 2021077776 A JP2021077776 A JP 2021077776A
Authority
JP
Japan
Prior art keywords
substrate
chip
semiconductor device
chain structure
dummy metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019203726A
Other languages
Japanese (ja)
Inventor
仁志 岡野
Hitoshi Okano
仁志 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019203726A priority Critical patent/JP2021077776A/en
Priority to PCT/JP2020/038608 priority patent/WO2021095420A1/en
Publication of JP2021077776A publication Critical patent/JP2021077776A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Abstract

To provide a semiconductor device which has further stabilized quality by performing efficient evaluation or sufficient evaluation.SOLUTION: A semiconductor device includes a substrate and at least one chip that is bonded to the substrate. The substrate has a first bonding surface that is bonded to the at least one chip. The at least one chip has a second bonding surface that is bonded to the substrate. A first dummy metal is arranged on the first bonding surface. A second dummy metal is arranged on the second bonding surface. A chain structure is formed by connecting a part of the first dummy metal and a part of the second dummy metal to each other via the first bonding surface and the second bonding surface, so that the first dummy metal or the second dummy metal is electrically connected to a connection part which is formed in the at least one chip or the substrate, the connection part being connected to an external terminal.SELECTED DRAWING: Figure 1

Description

本技術は、半導体装置及び電子機器に関する。 The present technology relates to semiconductor devices and electronic devices.

近年、半導体装置（例えば、固体撮像装置）の小型化・高機能化を実現するための技術開発が盛んに行われている。このような技術開発の状況下において、半導体装置（例えば、固体撮像装置）に対する品質保証の更なる向上が望まれているのが現状である。例えば、半導体チップの周辺にリングオシレータが配置された半導体装置が提案されている（例えば、特許文献１を参照。）。 In recent years, technological developments for realizing miniaturization and high functionality of semiconductor devices (for example, solid-state image sensors) have been actively carried out. Under such circumstances of technological development, it is currently desired to further improve the quality assurance of semiconductor devices (for example, solid-state image sensors). For example, a semiconductor device in which a ring oscillator is arranged around a semiconductor chip has been proposed (see, for example, Patent Document 1).

特開平９−５４１４１号公報Japanese Unexamined Patent Publication No. 9-54141

しかしながら、特許文献１で提案された技術では、小型化・高機能化を実現した半導体装置に対しては効率的な評価や充分な評価が実施できないおそれがあり、その結果、当該半導体装置の品質の安定化を図れないおそれがある。 However, with the technology proposed in Patent Document 1, there is a possibility that efficient evaluation or sufficient evaluation cannot be performed on a semiconductor device that has realized miniaturization and high functionality, and as a result, the quality of the semiconductor device is high. There is a risk that it will not be possible to stabilize.

そこで、本技術は、このような状況に鑑みてなされたものであり、効率的な評価や充分な評価を実施して、品質を更に安定化させた半導体装置、及びその半導体装置が搭載された電子機器を提供することを主目的とする。 Therefore, this technology was made in view of such a situation, and a semiconductor device whose quality has been further stabilized by performing efficient evaluation and sufficient evaluation, and the semiconductor device are mounted. Its main purpose is to provide electronic devices.

本発明者らは、上述の目的を解決するために鋭意研究を行った結果、半導体装置の品質の更なる安定化に成功し、本技術を完成するに至った。 As a result of diligent research to solve the above-mentioned object, the present inventors have succeeded in further stabilizing the quality of the semiconductor device, and have completed the present technology.

すなわち、本技術では、
基板と、該基板に接合された少なくとも１つのチップと、を備え、
該基板が、該少なくとも１つのチップと接合する第１接合面を有し、
該少なくとも１つのチップが、該基板と接合する第２接合面を有し、
該第１接合面に第１ダミーメタルが配され、
該第２接合面に第２ダミーメタルが配され、
該第１ダミーメタルの一部と該第２ダミーメタルの一部とが、該第１接合面及び該第２接合面を介して連結してチェーン構造を形成して、
該第１ダミーメタル又は該第２ダミーメタルが、該基板又は該少なくとも１つのチップに形成されて外部端子と接続する接続部と、電気的に接続されている、半導体装置を提供する。 That is, in this technology,
A substrate and at least one chip bonded to the substrate.
The substrate has a first bonding surface that is bonded to the at least one chip.
The at least one chip has a second bonding surface to be bonded to the substrate.
A first dummy metal is arranged on the first joint surface, and the first dummy metal is arranged.
A second dummy metal is arranged on the second joint surface, and the second dummy metal is arranged.
A part of the first dummy metal and a part of the second dummy metal are connected via the first joint surface and the second joint surface to form a chain structure.
Provided is a semiconductor device in which the first dummy metal or the second dummy metal is electrically connected to a connection portion formed on the substrate or the at least one chip and connected to an external terminal.

本技術に係る半導体装置において、
前記チェーン構造が、連結された１つの該第１ダミーメタルと１つの該第２ダミーメタルとを繰り返し単位として構成されてもよい。 In the semiconductor device related to this technology
The chain structure may be configured with one connected first dummy metal and one second dummy metal as repeating units.

本技術に係る半導体装置において、
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有していてもよい。 In the semiconductor device related to this technology
The chain structure may have a structure divided into a plurality of segments.

本技術に係る半導体装置において、
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
前記複数のセグメントのうち、少なくとも第１セグメントは、前記外部端子と接続する前記接続部と電気的に接続され、
該複数のセグメントのうち、少なくとも第２セグメントは、前記外部端子と接続する前記接続部以外の接続部と電気的に接続されていてよい。 In the semiconductor device related to this technology
The chain structure has a structure in which the chain structure is divided into a plurality of segments.
Of the plurality of segments, at least the first segment is electrically connected to the connection portion connected to the external terminal.
Of the plurality of segments, at least the second segment may be electrically connected to a connection portion other than the connection portion connected to the external terminal.

本技術に係る半導体装置において、
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
該複数のセグメントの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なっていてよい。 In the semiconductor device related to this technology
The chain structure has a structure in which the chain structure is divided into a plurality of segments.
The number of the plurality of segments may vary depending on where the chain structure is formed in the substrate and in the at least one chip.

本技術に係る半導体装置において、
前記第１ダミーメタルの数及び／又は前記第２ダミーメタルの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なっていてよい。 In the semiconductor device related to this technology
The number of first dummy metals and / or the number of second dummy metals may vary depending on where the chain structure is formed in the substrate and in the at least one chip.

本技術に係る半導体装置において、
前記チェーン構造が、前記基板を平面視したときの前記基板の周辺領域に対応する前記基板の前記第１接合面と、前記基板の該周辺領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されていてよい。 In the semiconductor device related to this technology
The chain structure corresponds to the peripheral region of the substrate when the substrate is viewed in a plan view, and the first joint surface of the substrate and the second junction of the at least one chip corresponding to the peripheral region of the substrate. It may be formed on a surface.

本技術に係る半導体装置において、
前記チェーン構造が、前記基板を平面視したときの前記基板の平面の４象限のうち、少なくとも１つの象限に対応する前記基板の前記第１接合面と、前記基板の該平面の該少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面とに形成されていてよい。 In the semiconductor device related to this technology
The chain structure corresponds to at least one quadrant of the four quadrants of the plane of the substrate when the substrate is viewed in a plan view. The first joint surface of the substrate and at least one of the planes of the substrate. It may be formed on the second joint surface of the at least one chip corresponding to the quadrant.

本技術に係る半導体装置において、
前記チェーン構造が、前記基板を平面視したときの前記基板の中央領域に対応する前記基板の前記第１接合面と、前記基板の該中央領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されていてよい。 In the semiconductor device related to this technology
The chain structure corresponds to the central region of the substrate when the substrate is viewed in a plan view, and the first joint surface of the substrate and the second junction of the at least one chip corresponding to the central region of the substrate. It may be formed on a surface.

本技術に係る半導体装置において、
前記チェーン構造が、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸していてよい。 In the semiconductor device related to this technology
The chain structure may extend radially from a substantially central portion of the substrate when the substrate is viewed in a plan view.

本技術に係る半導体装置において、
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
前記複数のセグメントのそれぞれが、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸していてよい。 In the semiconductor device related to this technology
The chain structure has a structure in which the chain structure is divided into a plurality of segments.
Each of the plurality of segments may extend radially from a substantially central portion of the substrate when the substrate is viewed in a plan view.

本技術に係る半導体装置において、
前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの周辺領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該周辺領域に対応する前記基板の前記第１接合面とに形成されていてよい。 In the semiconductor device related to this technology
The chain structure corresponds to the peripheral region of the at least one chip when the at least one chip is viewed in a plan view, and the second joint surface of the at least one chip and the peripheral region of the at least one chip. It may be formed on the first joint surface of the corresponding substrate.

本技術に係る半導体装置において、
前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つの平面の４象限のうち、少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該平面の該少なくとも１つの象限に対応する前記基板の前記第１接合面とに形成されていてよい。 In the semiconductor device related to this technology
The chain structure has the second joint surface of the at least one chip corresponding to at least one quadrant among the four quadrants of the at least one plane when the at least one chip is viewed in a plane, and the at least one. It may be formed on the first joint surface of the substrate corresponding to the at least one quadrant of the plane of the chip.

本技術に係る半導体装置において、
前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの中央領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該中央領域に対応する前記基板の前記第１接合面とに形成されていてよい。 In the semiconductor device related to this technology
The chain structure corresponds to the central region of the at least one chip when the at least one chip is viewed in a plan view, and the second joint surface of the at least one chip and the central region of the at least one chip. It may be formed on the first joint surface of the corresponding substrate.

本技術に係る半導体装置において、
前記チェーン構造が、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つの略中心部から放射線状に延伸していてよい。 In the semiconductor device related to this technology
The chain structure may extend radially from the at least one substantially central portion when the at least one chip is viewed in a plan view.

本技術に係る半導体装置において、
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
前記複数のセグメントのそれぞれが、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つのチップの略中心部から放射線状に延伸していてよい。 In the semiconductor device related to this technology
The chain structure has a structure in which the chain structure is divided into a plurality of segments.
Each of the plurality of segments may extend radially from the substantially central portion of the at least one chip when the at least one chip is viewed in a plan view.

本技術に係る半導体装置において、
前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルの形状が矩形状でよい。 In the semiconductor device related to this technology
When the first dummy metal and / or the second dummy metal is viewed in a plan view, the shape of the first dummy metal and / or the second dummy metal may be rectangular.

本技術に係る半導体装置において、
前記第１ダミーメタル及び前記第２ダミーメタルを平面視したときに、前記第１ダミーメタルの一部と前記第２ダミーメタルの一部とが連結した連結部の形状と、前記第１ダミーメタルの非連結部の形状及び／又は前記第２ダミーメタルの非連結部の形状とが互いに異なっていてよい。 In the semiconductor device related to this technology
When the first dummy metal and the second dummy metal are viewed in a plan view, the shape of the connecting portion in which a part of the first dummy metal and a part of the second dummy metal are connected, and the first dummy metal. The shape of the non-connecting portion of the second dummy metal and / or the shape of the non-connecting portion of the second dummy metal may be different from each other.

本技術に係る半導体装置において、
前記第１ダミーメタルの平面視の面積と前記第２ダミーメタルの平面視の面積とが互いに異なっていてよい。 In the semiconductor device related to this technology
The area of the first dummy metal in a plan view and the area of the second dummy metal in a plan view may be different from each other.

本技術に係る半導体装置において、
前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルが曲部を有してよい。 In the semiconductor device related to this technology
When the first dummy metal and / or the second dummy metal is viewed in a plan view, the first dummy metal and / or the second dummy metal may have a curved portion.

また、本技術では、
本技術に係る半導体装置が搭載された、電子機器を提供する。 In addition, with this technology,
Provided is an electronic device equipped with a semiconductor device according to the present technology.

本技術によれば、半導体装置の品質を更に安定化させることができる。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。 According to this technique, the quality of the semiconductor device can be further stabilized. The effects described here are not necessarily limited, and may be any of the effects described in the present disclosure.

本技術を適用した半導体装置の構成例を示す図である。It is a figure which shows the structural example of the semiconductor device which applied this technology. 本技術を適用した第１の実施形態の半導体装置が有するチェーン構造の構成例を示す図である。It is a figure which shows the structural example of the chain structure which the semiconductor device of 1st Embodiment which applied this technique has. 本技術を適用した第１の実施形態の半導体装置を説明するための図である。It is a figure for demonstrating the semiconductor device of 1st Embodiment to which this technique is applied. 本技術を適用した第１の実施形態の半導体装置を説明するための図である。It is a figure for demonstrating the semiconductor device of 1st Embodiment to which this technique is applied. 本技術を適用した第１の実施形態の半導体装置を説明するための図である。It is a figure for demonstrating the semiconductor device of 1st Embodiment to which this technique is applied. 本技術を適用した第１の実施形態の半導体装置を説明するための図である。It is a figure for demonstrating the semiconductor device of 1st Embodiment to which this technique is applied. 本技術を適用した第１の実施形態の半導体装置を説明するための図である。It is a figure for demonstrating the semiconductor device of 1st Embodiment to which this technique is applied. 本技術を適用した第１の実施形態の半導体装置が備えるチップ（下側チップ）の構成例を示す図である。It is a figure which shows the structural example of the chip (lower chip) provided in the semiconductor device of 1st Embodiment to which this technique is applied. 本技術を適用した第１の実施形態の半導体装置の構成例を示す図である。It is a figure which shows the structural example of the semiconductor device of 1st Embodiment to which this technique is applied. 本技術を適用した第１の実施形態の半導体装置の構成例を示す図である。It is a figure which shows the structural example of the semiconductor device of 1st Embodiment to which this technique is applied. 本技術を適用した第２の実施形態の半導体装置の構成例を示す図である。It is a figure which shows the structural example of the semiconductor device of the 2nd Embodiment to which this technique is applied. 本技術を適用した第１の実施形態の半導体装置が有するチェーン構造の構成例を示す図である。It is a figure which shows the structural example of the chain structure which the semiconductor device of 1st Embodiment which applied this technique has. 本技術を適用した第３の実施形態の半導体装置の構成例を示す図である。It is a figure which shows the structural example of the semiconductor device of 3rd Embodiment to which this technique is applied. 本技術を適用した第４の実施形態の半導体装置の構成例を示す図である。It is a figure which shows the structural example of the semiconductor device of 4th Embodiment to which this technique is applied. 本技術に対する比較例を示す図である。It is a figure which shows the comparative example with respect to this technology. 本技術を適用した第１〜第４の実施形態の半導体装置の使用例を示す図である。It is a figure which shows the use example of the semiconductor device of 1st to 4th Embodiment to which this technique is applied. 本技術を適用した第５の実施形態に係る電子機器の一例の機能ブロック図である。It is a functional block diagram of an example of the electronic device which concerns on 5th Embodiment to which this technique is applied. 内視鏡手術システムの概略的な構成の一例を示す図である。It is a figure which shows an example of the schematic structure of the endoscopic surgery system. カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。It is a block diagram which shows an example of the functional structure of a camera head and a CCU. 車両制御システムの概略的な構成の一例を示すブロック図である。It is a block diagram which shows an example of the schematic structure of a vehicle control system. 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。It is explanatory drawing which shows an example of the installation position of the vehicle exterior information detection unit and the image pickup unit.

以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。なお、特に断りがない限り、図面において、「上」とは図中の上方向又は上側を意味し、「下」とは、図中の下方向又は下側を意味し、「左」とは図中の左方向又は左側を意味し、「右」とは図中の右方向又は右側を意味する。また、図面については、同一又は同等の要素又は部材には同一の符号を付し、重複する説明は省略する。 Hereinafter, a suitable mode for carrying out the present technology will be described. The embodiments described below show an example of typical embodiments of the present technology, and the scope of the present technology is not narrowly interpreted by this. Unless otherwise specified, in the drawings, "upper" means an upper direction or an upper side in the drawing, "lower" means a lower direction or a lower side in the drawing, and "left" means. It means the left direction or the left side in the figure, and "right" means the right direction or the right side in the figure. Further, in the drawings, the same or equivalent elements or members are designated by the same reference numerals, and duplicate description will be omitted.

説明は以下の順序で行う。
１．本技術の概要
２．第１の実施形態（半導体装置の例１）
３．第２の実施形態（半導体装置の例２）
４．第３の実施形態（半導体装置の例３）
５．第４の実施形態（半導体装置の例４）
６．第５の実施形態（電子機器の例）
７．本技術を適用した半導体装置の使用例
８．内視鏡手術システムへの応用例
９．移動体への応用例 The explanation will be given in the following order.
1. 1. Outline of this technology 2. First Embodiment (Example 1 of a semiconductor device)
3. 3. Second Embodiment (Example 2 of semiconductor device)
4. Third Embodiment (Example 3 of semiconductor device)
5. Fourth Embodiment (Example 4 of a semiconductor device)
6. Fifth Embodiment (Example of electronic device)
7. Example of use of semiconductor device to which this technology is applied 8. Application example to endoscopic surgery system 9. Application example to mobile

＜１．本技術の概要＞
まず、本技術の概要について説明をする。 <1. Outline of this technology>
First, the outline of this technology will be described.

近年の半導体デバイス、例えば、メモリやセンサにおいて１チップ内に搭載する回路規模を増大させて高機能化を目的とした３Ｄ積層技術が開発されている。当該３Ｄ積層の方法として、バンプ（Ｂｕｍｐ）、貫通電極（ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ））、直接接続（以下、ＣｕＣｕ接合と称する場合がある。）等が用いられ、例えば、センサチップ（又はセンサ基板）と、メモリチップ及び／又はロジック（Ｌｏｇｉｃ）チップとが積層されている。 In recent years, 3D stacking technology has been developed for the purpose of increasing the scale of circuits mounted on one chip in semiconductor devices such as memories and sensors to improve their functionality. As the method of 3D lamination, a bump, a through electrode (TSV (Through Silicon Via)), a direct connection (hereinafter, may be referred to as CuCu bonding) or the like is used, and for example, a sensor chip (or a sensor substrate) is used. ) And / or a logic chip are laminated.

積層方法としては、例えば、半導体ウェーハ（例えば、センサ）と、別のウェーハ（例えば、ロジック（Ｌｏｇｉｃ））とをＣｕＣｕ接合を用いて貼り合わせることで（ＷｏＷ（Ｗａｆｅｒ on Ｗａｆｅｒ））、各ウェーハ上のセンサチップとロジック（Ｌｏｇｉｃ）チップとを積層している。しかし、ウェーハ状態で貼り合わせるため、センサチップ及びロジック（Ｌｏｇｉｃ）チップのうち、少なくともいずれか一方のチップに機能的な不具合がある場合、積層されたチップ（センサチップ及びロジック（Ｌｏｇｉｃ）チップ）は機能せずに不良チップとなってしまう。 As a laminating method, for example, a semiconductor wafer (for example, a sensor) and another wafer (for example, Logic) are bonded together by using CuCu bonding (WoW (Wafer on Wafer)) on each wafer. Sensor chip and Logic chip are laminated. However, since they are bonded in a wafer state, if at least one of the sensor chip and the logic chip has a functional defect, the stacked chips (sensor chip and logic chip) will be used. It does not work and becomes a defective chip.

そこで、ＷｏＷ技術ではなく、良品チップ同士を積層する（ＣｏＷ（Ｃｈｉｐ ｏｎ Ｗａｆｅｒ））技術がある。ＷｏＷ技術は、主としてスクライブ上のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を測定することで全プロセス完了後のウェーハ状態を確認している。 Therefore, instead of the WoW technology, there is a technology of laminating non-defective chips (CoW (Chip on Wafer)). WoW technology confirms the wafer state after the completion of the entire process, mainly by measuring the TEG (Test Element Group) on the scribe.

しかしながら、ＣｏＷは、ウェーハから各チップを取り出す際、スクライブをダイシングするため、ＴＥＧが破壊されて、破壊された以降のプロセス影響を把握できないこととなる。例えば、接合しているＣｕＣｕ接合の抵抗値等のプロセス加工状態を把握することができない。チップ本体上へＴＥＧを搭載して、設計領域と混在させる方法も考えられるが、自由設計可能な領域が減少することになるので、チップ周辺等の設計負担の比較的少ない領域を利用して、規模の小さＴＥＧの搭載に限定されることとなる。 However, since CoW dices the scribe when each chip is taken out from the wafer, the TEG is destroyed and the process effect after the destruction cannot be grasped. For example, it is not possible to grasp the process processing state such as the resistance value of the CuCu bonded to be bonded. It is conceivable to mount the TEG on the chip body and mix it with the design area, but since the area that can be freely designed will decrease, use an area with a relatively small design burden such as around the chip. It will be limited to the installation of small-scale TEG.

上述したとおり、チップ周辺にＴＥＧを配置することで、設計領域への影響を最小限にしている。しかし、ＣｏＷプロセス加工前に決まるＴｒ・回路等の特性でなく、ＣｏＷプロセス加工状態を把握したい場合、プロセス加工が表面状態の影響を受けるランダム原因である場合や、チップ形状及びチップ内の位置で発生確率が異なる場合も考えられる。さらに、同一チップ上に複数チップを積層するＣｏＷで各チップの接合状態をモニタしたい場合、例えば、チップ中央位置に貼付けされたチップのＣｕＣｕ接合抵抗値を把握するために、チップ中央にＴＥＧを配置することや測定用パッド（ＰＡＤ）を置く必要があり設計の負担となる。さらに、接合状態をモニタするスクライブ領域に置くＴＥＧ（例えば、上下チップ間のチェーンＴＥＧ）は、設計で使用されているＢＥＯＬ配線が使われているため、ＴＥＧ規模拡大、配置領域や測定PADへの結線によって設計負担となる。以上のように、ＣｏＷプロセス加工状態を把握するために、設計負担にならず、かつ、スクライブでなくチップ上に複数チップ/箇所で大規模のＴＥＧが必要となる。 As described above, by arranging the TEG around the chip, the influence on the design area is minimized. However, if you want to grasp the CoW process processing state instead of the characteristics of Tr, circuit, etc. that are determined before CoW process processing, if the process processing is a random cause affected by the surface condition, or if the chip shape and position in the chip It is possible that the probability of occurrence is different. Furthermore, when it is desired to monitor the bonding state of each chip with CoW in which multiple chips are stacked on the same chip, for example, a TEG is placed in the center of the chip in order to grasp the CuCu bonding resistance value of the chip attached to the center position of the chip. It is a burden on the design because it is necessary to do and place a measurement pad (PAD). Furthermore, since the TEG placed in the scribe area for monitoring the joint state (for example, the chain TEG between the upper and lower chips) uses the BEOL wiring used in the design, the TEG scale can be expanded, the placement area and the measurement PAD can be used. The connection will be a design burden. As described above, in order to grasp the processing state of the CoW process, a large-scale TEG is required with a plurality of chips / locations on the chips instead of scribes without burdening the design.

ＣｕＣｕ接合の場合、上側基板と下チップとの間又は上下チップ間の信号受渡し、又は電源／ＧＮＤ共通化のために電気的に接続してるＣｕ（メタル）パターン以外は、接合面の平坦性を確保するためのＣｕダミーパターン（Ｃｕダミーパターンは、電気回路として使用されないダミーメタルの一例である。）が、基板又はチップの広い領域に配置されている。 In the case of CuCu bonding, the flatness of the bonding surface is maintained except for the Cu (metal) pattern that is electrically connected for signal transfer between the upper substrate and the lower chip or between the upper and lower chips, or for common power supply / GND. A Cu dummy pattern for securing (a Cu dummy pattern is an example of a dummy metal that is not used as an electric circuit) is arranged in a wide area of a substrate or a chip.

本技術では、当該ダミーメタル（例えば、Ｃｕダミーメタル）をチェーン構造として、延伸して、上下間で互いに対峙させずに、上側基板と少なくとも１つの下チップとの間又は上下チップ間で、お互いのダミーメタル（例えば、Ｃｕダミーメタル）の一部を接触させる構造とすることで（後述する図１５に示されるＣｕ（銅）トップメタル（Ｔｏｐ Ｍｅｔａｌ）９５及びＡｌ（アルミニウム）トップメタル（Ｔｏｐ Ｍｅｔａｌ）は使用しない。）、ＣｕＣｕ接合状態をモニタするチェーン構造（チェーンＴＥＧ）を形成することができる。このチェーン構造（チェーンＴＥＧ）はダミーパターン領域（設計未使用）に、例えば、設計で使用しないＣｕダミーパターン（Ｃｕダミーメタル）を用いるため設計の負担がなく、基板内及び／又はチップ内に複数配置することでき、ＴＥＧの規模を拡大することができる。 In the present technology, the dummy metal (for example, Cu dummy metal) is stretched as a chain structure so as not to face each other between the upper and lower surfaces, and between the upper substrate and at least one lower chip or between the upper and lower chips. By adopting a structure in which a part of the dummy metal (for example, Cu dummy metal) is brought into contact with each other (Cu (copper) top metal (Top Metal) 95 and Al (aluminum) top metal (Top Metal) shown in FIG. 15 described later. ) Is not used.), A chain structure (chain TEG) that monitors the CuCu bonding state can be formed. Since this chain structure (chain TEG) uses, for example, a Cu dummy pattern (Cu dummy metal) that is not used in the design in the dummy pattern region (unused design), there is no design burden, and a plurality of Cu dummy patterns (Cu dummy metal) are used in the substrate and / or in the chip. It can be placed and the scale of the TEG can be expanded.

さらに、複数チップ上でチェーン構造（チェーンＴＥＧ）を連結させることで測定効率化も可能となる。なお、 Ｃｕパターン（Ｃｕダミーメタル）は、上側基板と下チップとの間又は上下チップ間の接合強度を確保するため、平面視での矩形パターンでなく、一部の接続以外を平面視でその矩形の幅を細くすることで対峙する異種物質（例えば、Ｃｕ／ＳｉＯ２）の面積を減らすことができ、接合強度を確保することができる。 Further, the measurement efficiency can be improved by connecting the chain structure (chain TEG) on a plurality of chips. The Cu pattern (Cu dummy metal) is not a rectangular pattern in a plan view, but a rectangular pattern in a plan view in order to secure the bonding strength between the upper substrate and the lower chip or between the upper and lower chips. By narrowing the width of the rectangle, the area of different substances (for example, Cu / SiO2) facing each other can be reduced, and the bonding strength can be ensured.

次に、図１及び図１５を用いて、本技術を具体的に説明する。 Next, the present technology will be specifically described with reference to FIGS. 1 and 15.

図１５は、本技術に対する比較例を示す図であり、詳しくは、図１５（ａ）は、チェーン構造（チェーンＴＥＧ）１１５（１１５ａ）の平面図であり、図１５（ｂ）は、図１５（ｃ）に示されるＰ１５領域（スクライブ領域）に形成されたチェーン構造１１５（１１５ｂ）の断面図である。 15A and 15B are views showing a comparative example with respect to the present technology. Specifically, FIG. 15A is a plan view of a chain structure (chain TEG) 115 (115a), and FIG. 15B is FIG. It is sectional drawing of the chain structure 115 (115b) formed in the P15 region (scribe region) shown in (c).

図１５（ａ）に示されるチェーン構造１１５ａは、領域Ｐ１５−１（スクライブ領域）に形成され、パッド（ＰＡＤ）５と接続しているが、ダイシング時に破壊される。図１５（ｂ）に示されるチェーン構造１１５ｂは、チェーン構造１１５ａの断面図であり、接合面Ｓ１５に対して上側のトップメタル９５（例えば銅（Ｃｕ）を構成材料とする。）と、接合面Ｓ１５に対して下側のトップメタル９６（例えばアルミニウム（Ａｌ）を構成材料とする。）とはメタル（銅）９２及び９３並びにビア（銅）９１及び９４を介して連結している。トップメタル９５及び９６を用いているので、設計に負担があり、依存性不良に対して配置個数／箇所の制限がかかってくる。 The chain structure 115a shown in FIG. 15A is formed in the region P15-1 (scribe region) and is connected to the pad (PAD) 5, but is destroyed during dicing. The chain structure 115b shown in FIG. 15B is a cross-sectional view of the chain structure 115a, and is a cross-sectional view of the top metal 95 (for example, copper (Cu) is used as a constituent material) on the upper side with respect to the joint surface S15 and the joint surface. The top metal 96 on the lower side of S15 (for example, aluminum (Al) is used as a constituent material) is connected to the metal (copper) 92 and 93 and vias (copper) 91 and 94 via the metal (copper) 92 and 93. Since the top metals 95 and 96 are used, there is a burden on the design, and the number of arrangements / locations is limited for defective dependence.

一方、図１は、本技術を適用した半導体装置の一例である固体撮像装置の構成例を示す図である。詳しくは、図１中の図１（ｂ）は、図１（ａ）に示されるＰ１領域に形成された固体撮像装置１００１の平面レイアウト図であり、図１（ｃ）は、チェーン構造１００（１００ｃ）の断面図である。 On the other hand, FIG. 1 is a diagram showing a configuration example of a solid-state image sensor, which is an example of a semiconductor device to which the present technology is applied. Specifically, FIG. 1 (b) in FIG. 1 is a plan layout view of the solid-state image sensor 1001 formed in the P1 region shown in FIG. 1 (a), and FIG. 1 (c) is a chain structure 100 ( It is a cross-sectional view of 100c).

図１（ｂ）に示される固体撮像装置１００１には、第１チップ６０１ｂ（例えばロジック回路が形成されたチップ）と第２チップ７０１ｂ（ＳＲＡＭＳｔａｔｉｃ ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路が形成されたチップ）が、基板（センサ基板）５０１ｂの存在する範囲内で内包するように、基板（イメージセンサ基板）５０１ｂの下側（図１（ｂ）中では紙面の奥側）に配置されている。 The solid-state image sensor 1001 shown in FIG. 1B includes a first chip 601b (for example, a chip on which a logic circuit is formed) and a second chip 701b (a chip on which a SRAM Static RAM (Random Access Memory) circuit is formed). , The substrate (sensor substrate) 501b is arranged on the lower side of the substrate (image sensor substrate) 501b (in the back side of the paper surface in FIG. 1B) so as to be included in the range where the substrate (sensor substrate) 501b exists.

図１（ｂ）に示されるように、平面レイアウト上（光入射側から見て）では、第１チップ６０１ｂ内の周囲に、内側から順にチェーン構造１００ｂ−１とチェーン構造１００ｂ−２が形成されて、チェーン構造１００ｂ−１は、パッド（ＰＡＤ）５−１−１に電気的に接続されて、チェーン構造１００ｂ−２は、スイッチＳＷ１を介して、パッド（ＰＡＤ）５−１−２に電気的に接続されている。スイッチＳＷ１を介することによって、チェーン構造１００ｂ−２とパッド（ＰＡＤ）５−１−２との電気的な接続は制御可能である。 As shown in FIG. 1 (b), on the plane layout (when viewed from the light incident side), the chain structure 100b-1 and the chain structure 100b-2 are formed in this order from the inside around the inside of the first chip 601b. The chain structure 100b-1 is electrically connected to the pad (PAD) 5-1-1, and the chain structure 100b-2 is electrically connected to the pad (PAD) 5-1-2 via the switch SW1. Is connected. The electrical connection between the chain structure 100b-2 and the pad (PAD) 5-1-2 can be controlled via the switch SW1.

図１（ｃ）に示されるチェーン構造１００ｃは、チェーン構造１００ｂ−１又はチェーン構造１００ｂ−２を断面視したものである。チェーン構造１００ｃは、基板（センサ基板）５０１ｂが有する第１接合面Ｓ１−１（接合部Ｓ１の上側の面）に配される第１ダミーメタル１（１−１〜１−３）のそれぞれの一部と、第１チップ６０１ｂが有する第２接合面Ｓ１−２（接合部Ｓ２の下側の面）に配される第２ダミーメタル２（２−１、２−２）のそれぞれが連結して、第１接合面Ｓ１−１及び第１接合面Ｓ１−２を介して形成されている。詳細には、チェーン構造１００ｃは、図１（ｃ）の左から順に、第１ダミーメタル１−１の下面の一部と第２ダミーメタル２−１の上面の一部とが、第１接合面Ｓ１−１及び第２接合面Ｓ１−２を介して連結し、続いて、第２ダミーメタル２−１の上面の一部と第１ダミーメタル１−２の上面の一部とが、第１接合面Ｓ１−１及び第２接合面Ｓ１−２を介して連結し、第１ダミーメタル１−２の下面の一部と第２ダミーメタル２−２の上面の一部とが、第１接合面Ｓ１−１及び第２接合面Ｓ１−２を介して連結し、第２ダミーメタル２−２の上面の一部と第１ダミーメタル１−３の上面の一部とが、第１接合面Ｓ１−１及び第２接合面Ｓ１−２を介して連結して、１つ第１ダミーメタルと１つの第２ダミーメタルとを繰り返し単位として構成されている。第１ダミーメタル及び第２ダミーメタルは、基板（イメージセンサ基板）５０１ｂ、第１チップ６０１ｂ及び第２チップ７０１ｂにおいて、設計上で未使用の領域に形成されたダミーパターンを流用することが可能であり、例えば、銅（Ｃｕ）を構成材料としてよい。また、第１ダミーメタル及び第２ダミーメタルの平面視での形状が矩形状でもよいし、多角形状でもよい。 The chain structure 100c shown in FIG. 1C is a cross-sectional view of the chain structure 100b-1 or the chain structure 100b-2. The chain structure 100c is each of the first dummy metals 1 (1-1 to 1-3) arranged on the first joint surface S1-1 (the upper surface of the joint portion S1) of the substrate (sensor substrate) 501b. A part and the second dummy metal 2 (2-1, 2-2) arranged on the second joint surface S1-2 (the lower surface of the joint portion S2) of the first chip 601b are connected to each other. Therefore, it is formed via the first joint surface S1-1 and the first joint surface S1-2. Specifically, in the chain structure 100c, a part of the lower surface of the first dummy metal 1-1 and a part of the upper surface of the second dummy metal 2-1 are first joined in this order from the left in FIG. 1 (c). A part of the upper surface of the second dummy metal 2-1 and a part of the upper surface of the first dummy metal 1-2 are connected via the surface S1-1 and the second joint surface S1-2. A part of the lower surface of the first dummy metal 1-2 and a part of the upper surface of the second dummy metal 2-2 are connected via the first joint surface S1-1 and the second joint surface S1-2. It is connected via the joint surface S1-1 and the second joint surface S1-2, and a part of the upper surface of the second dummy metal 2-2 and a part of the upper surface of the first dummy metal 1-3 are first joined. It is connected via the surfaces S1-1 and the second joint surface S1-2, and is configured with one first dummy metal and one second dummy metal as repeating units. For the first dummy metal and the second dummy metal, it is possible to divert a dummy pattern formed in an unused region in the design of the substrate (image sensor substrate) 501b, the first chip 601b, and the second chip 701b. Yes, for example, copper (Cu) may be used as a constituent material. Further, the shapes of the first dummy metal and the second dummy metal in a plan view may be rectangular or polygonal.

本技術に係る半導体装置に、チェーン構造１００（１００ｂ−１、１００ｂ−２、１００ｃ）が形成されることで、設計上の負担がなく、チェーン構造大規模化や、任意箇所のチェーン構造の配置や、チェーン構造の複数箇所の配置が可能である。 By forming the chain structure 100 (100b-1, 100b-2, 100c) in the semiconductor device according to the present technology, there is no design burden, the chain structure can be increased in scale, and the chain structure can be arranged at any location. Also, it is possible to arrange multiple locations in the chain structure.

以下、本技術を実施するための好適な形態について図面を参照しながら説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。 Hereinafter, suitable embodiments for carrying out the present technology will be described with reference to the drawings. The embodiments described below show an example of typical embodiments of the present technology, and the scope of the present technology is not narrowly interpreted by this.

＜２．第１の実施形態（半導体装置の例１）＞
本技術に係る第１の実施形態（半導体装置の例１）の半導体装置について、図２〜図１０及び図１２を用いて、説明をする。 <2. First Embodiment (Example 1 of semiconductor device)>
The semiconductor device of the first embodiment (Example 1 of the semiconductor device) according to the present technology will be described with reference to FIGS. 2 to 10 and 12.

まず、図３〜９を用いて説明をする。 First, it will be described with reference to FIGS. 3 to 9.

図３は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図である。詳しくは、図３中の図３（ａ）は、半導体装置の一例である固体撮像装置が備える基板１００３ａ−１の平面レイアウト図であり、図３中の図３（ｂ）は、半導体装置の一例である固体撮像装置が備える基板１００３ｂ−１の平面レイアウト図であり、図３中の図３（ｃ）は、本技術に係る第１の実施形態（半導体装置の例１）の半導体装置の一例である固体撮像装置が備える基板１００３ｃ−１の平面レイアウト図である。 FIG. 3 is a diagram for explaining a semiconductor device (example 1 of the semiconductor device) of the first embodiment to which the present technology is applied. Specifically, FIG. 3A in FIG. 3 is a plan layout view of a substrate 1003a-1 included in a solid-state image sensor which is an example of a semiconductor device, and FIG. 3B in FIG. 3 is a semiconductor device. It is a plan layout view of the substrate 1003b-1 included in the solid-state image pickup apparatus which is an example, and FIG. 3C in FIG. 3 shows the semiconductor apparatus of the first embodiment (semiconductor device example 1) according to the present technology. It is a plane layout view of the substrate 1003c-1 provided in the solid-state image pickup apparatus which is an example.

図３（ａ）に示される基板１００３ａ−１の略中央領域には、複数の画素が二次元状に配列された画素領域５０３ａが形成され、画素領域５０３ａの上側（図３（ａ）中の上側）及び画素領域５０３ａの下側（図３（ａ）中の下側）には、外部端子と接続する接続部（パッド（ＰＡＤ）５）が形成されている。そして、画素領域５０３ａと、画素領域５０３ａの下側（図３（ａ）中の下側）に形成されているパッド（ＰＡＤ）５との間には、基板１００３ａ―１と、後述するチップ１００４−２とが接続する接続領域５６３ａが配されている。接続領域５６３ａで、チップ１００４−２は、基板１００３ａ−１の下側（図３（ａ）中では、紙面の奥側）に接続されるので、基板１００３ａ−１は上側基板となり、チップ１００４−２は下側チップとなる。 A pixel region 503a in which a plurality of pixels are arranged two-dimensionally is formed in a substantially central region of the substrate 1003a-1 shown in FIG. 3A, and is above the pixel region 503a (in FIG. 3A). A connection portion (pad (PAD) 5) for connecting to an external terminal is formed on the upper side and the lower side of the pixel area 503a (lower side in FIG. 3A). Then, between the pixel region 503a and the pad (PAD) 5 formed on the lower side (lower side in FIG. 3A) of the pixel region 503a, a substrate 1003a-1 and a chip 1004 described later are provided. A connection area 563a connected to -2 is arranged. In the connection area 563a, the chip 1004-2 is connected to the lower side of the substrate 1003a-1 (in FIG. 3A, the back side of the paper surface), so that the substrate 1003a-1 becomes the upper substrate and the chip 1004- 2 is the lower chip.

図３（ｂ）に示される基板１００３ｂ−１の略中央領域には、複数の画素が二次元状に配列された画素領域５０３ｂが形成され、画素領域５０３ｂの上側（図３（ｂ）中の上側）及び画素領域５０３ｂの下側（図３（ｂ）中の下側）には、外部端子と接続する接続部（パッド（ＰＡＤ）５）が形成されている。そして、画素領域５０３ｂと、画素領域５０３ｂの下側（図３（ｂ）中の下側）に形成されているパッド（ＰＡＤ）５との間には、基板１００３ｂ−１と、後述するチップ１００６−２とが接続する接続領域５６３ｂが配されている。接続領域５６３ｂで、チップ１００６−２は、基板１００３ｂ−１の下側（図３（ｂ）中では、紙面の奥側）に接続されるので、基板１００３ｂ−１は上側基板となり、チップ１００６−２は下側チップとなる。 In the substantially central region of the substrate 1003b-1 shown in FIG. 3B, a pixel region 503b in which a plurality of pixels are arranged two-dimensionally is formed, and the upper side of the pixel region 503b (in FIG. 3B). A connection portion (pad (PAD) 5) for connecting to an external terminal is formed on the upper side and the lower side of the pixel area 503b (lower side in FIG. 3B). Then, between the pixel region 503b and the pad (PAD) 5 formed on the lower side (lower side in FIG. 3B) of the pixel region 503b, a substrate 1003b-1 and a chip 1006 described later are inserted. A connection area 563b connected to -2 is arranged. In the connection region 563b, the chip 1006-2 is connected to the lower side of the substrate 1003b-1 (in FIG. 3B, the back side of the paper surface), so that the substrate 1003b-1 becomes the upper substrate and the chip 1006- 2 is the lower chip.

図３（ｃ）に示される基板１００３ｃ−１の略中央領域には、複数の画素が二次元状に配列された画素領域５０３ｃが形成され、画素領域５０３ｃの上側（図３（ｃ）中の上側）及び画素領域５０３ｃの下側（図３（ｃ）中の下側）には、外部端子と接続する接続部（パッド（ＰＡＤ）５）が形成されている。そして、画素領域５０３ｃと、画素領域５０３ｃの下側（図３（ｃ）中の下側）に形成されているパッド（ＰＡＤ）５との間には、基板１００３ｃ−１と、後述するチップ１００８−２とが接続する接続領域５６３ｃが配されている。接続領域５６３ｃで、チップ１００８−２は、基板１００３ｃ−１の下側（図３（ｃ）中では、紙面の奥側）に接続されるので、基板１００３ｃ−１は上側基板となり、チップ１００８−２は下側チップとなる。 A pixel region 503c in which a plurality of pixels are arranged two-dimensionally is formed in a substantially central region of the substrate 1003c-1 shown in FIG. 3C, and is above the pixel region 503c (in FIG. 3C). A connection portion (pad (PAD) 5) for connecting to an external terminal is formed on the upper side and the lower side of the pixel area 503c (lower side in FIG. 3C). Then, between the pixel region 503c and the pad (PAD) 5 formed on the lower side (lower side in FIG. 3C) of the pixel region 503c, a substrate 1003c-1 and a chip 1008 described later will be inserted. A connection area 563c connected to -2 is arranged. In the connection area 563c, the chip 1008-2 is connected to the lower side of the substrate 1003c-1 (in FIG. 3C, the back side of the paper surface), so that the substrate 1003c-1 becomes the upper substrate and the chip 1008- 2 is the lower chip.

図４は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図であり、詳しくは、図４は、半導体装置の一例である固体撮像装置が備えるチップ１００４−２の平面レイアウト図である。 FIG. 4 is a diagram for explaining a semiconductor device (example 1 of a semiconductor device) of the first embodiment to which the present technology is applied. Specifically, FIG. 4 shows a solid-state image sensor which is an example of a semiconductor device. It is a plane layout view of the chip 1004-2 provided.

図４に示されるチップ１００４−２（下側チップ）の左上側（図４中の左上側）には、ＤＳＰ回路領域９０４が形成されて、右上側（図４中の右上側）には、ＤＳＰ回路領域９０４よりはやや下側に、メモリ領域７０４が形成されている。ＤＳＰ回路領域９０４及びメモリ領域７０４の下側(図４中の下側)にはＡＤ変換回路領域６０４が形成されて、ＡＤ変換回路領域６０４の下側には制御回路領域８０４が形成されている。ＡＤ変換回路領域６０４と制御回路領域８０４との間には、前述した基板１００３ａ−１と、チップ１００４−２とが接続する接続領域５６４が配されている。すなわち、図３（ａ）に示される接続領域５６３ａと接続領域５６４とは上下間で対応した関係となる。 A DSP circuit region 904 is formed on the upper left side (upper left side in FIG. 4) of the chip 1004-2 (lower chip) shown in FIG. 4, and the DSP circuit region 904 is formed on the upper right side (upper right side in FIG. 4). A memory area 704 is formed slightly below the DSP circuit area 904. The AD conversion circuit area 604 is formed on the lower side (lower side in FIG. 4) of the DSP circuit area 904 and the memory area 704, and the control circuit area 804 is formed on the lower side of the AD conversion circuit area 604. .. Between the AD conversion circuit area 604 and the control circuit area 804, a connection area 564 for connecting the above-mentioned substrate 1003a-1 and the chip 1004-2 is arranged. That is, the connection area 563a and the connection area 564 shown in FIG. 3A have a corresponding relationship between the upper and lower sides.

図５は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図であり、詳しくは、図５（ａ）は、図４に示されるＡ１−Ａ２線に従った、半導体装置の一例である固体撮像装置１００５ａの断面図であり、図５（ｂ）は、図４に示されるＢ１−Ｂ２線に従った、半導体装置の一例である固体撮像装置１００５ｂの断面図であり、図５（ｃ）は、図４に示されるＣ１−Ｃ２線に従った、半導体装置の一例である固体撮像装置１００５ｃの断面図である。 FIG. 5 is a diagram for explaining a semiconductor device (example 1 of the semiconductor device) of the first embodiment to which the present technology is applied. Specifically, FIG. 5A is A1-shown in FIG. It is sectional drawing of the solid-state image sensor 1005a which is an example of a semiconductor device according to line A2, and FIG. 5 (b) is solid-state imaging which is an example of a semiconductor device according to line B1-B2 shown in FIG. FIG. 5 (c) is a cross-sectional view of the device 1005b, which is a cross-sectional view of the solid-state image sensor 1005c which is an example of a semiconductor device according to the line C1-C2 shown in FIG.

図５（ａ）に示される固体撮像装置１００５ａは、基板５０５ａと、基板５０５ａに接合されたチップ６０５ａとを備えている。 The solid-state image sensor 1005a shown in FIG. 5A includes a substrate 505a and a chip 605a bonded to the substrate 505a.

基板５０５ａは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図５（ａ）の上側から順に）、光電変換部（不図示、例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。そして、半導体基板６上にはカラーフィルタが形成され、カラーフィルタ上にはオンチップレンズ３５が形成されている。 The substrate 505a is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (not shown, for example, a photodiode) in order from the light incident side (from the upper side in FIG. 5A). (PD)), a semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7. A color filter is formed on the semiconductor substrate 6, and an on-chip lens 35 is formed on the color filter.

チップ６０５ａは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図５（ａ）の上側から順に）、配線層８と、信号処理回路用のトランジスタが形成された半導体基板９とを有する。 The chip 605a is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 5A). It has a semiconductor substrate 9 on which the transistor of the above is formed.

そして、固体撮像装置１００５ａは、配線層７と配線層８とを向き合わせて、接合部Ｓ５ａを介して接合して構成されている。 The solid-state image sensor 1005a is configured such that the wiring layer 7 and the wiring layer 8 face each other and are joined via the joining portion S5a.

図５（ａ）においては、例えば、ゲート７７０は、メタル１２及び２２を介してトランジスタＴｒ５ａ−２と接続している、また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ５ａを介して接合している。 In FIG. 5A, for example, the gate 770 is connected to the transistor Tr5a-2 via the metal 12 and 22, and the dummy pads 11 and 21 which are not electrically connected are the dummy pads 11. The left side surface of the dummy pad 12 and the left side surface of the dummy pad 12 are flush with each other, and the right surface of the dummy pad 11 and the right surface of the dummy pad 12 are flush with each other. doing.

図５（ｂ）に示される固体撮像装置１００５ｂは、基板５０５ｂと、基板５０５ｂに接合されたチップ６０５ｂとを備えている。 The solid-state image sensor 1005b shown in FIG. 5B includes a substrate 505b and a chip 605b bonded to the substrate 505b.

基板５０５ｂは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図５（ｂ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。 The substrate 505b is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (for example, a photodiode (PD)) in order from the light incident side (from the upper side in FIG. 5B). ), A semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7.

チップ６０５ｂは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図５（ｂ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。 The chip 605b is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 5B). It has a semiconductor substrate 9 on which the above-mentioned transistors and the like are formed.

そして、固体撮像装置１００５ｂは、配線層７と配線層８とを向き合わせて、接合部Ｓ５ｂを介して接合して構成されている。 The solid-state image sensor 1005b is configured such that the wiring layer 7 and the wiring layer 8 face each other and are joined via the joining portion S5b.

図５（ｂ）においては、例えば、ゲート７７０は、メタル１２及び２２を介してトランジスタＴｒ５ｂ−１と接続し、拡散層７８０は、メタル１２及び２２を介してトランジスタＴｒ５ｂ−２と接続し、半導体基板６に形成された拡散層７８０は、メタル１２及び２２を介して半導体基板９に形成された拡散層７８０と接続している。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ５ｂを介して接合している。 In FIG. 5B, for example, the gate 770 is connected to the transistor Tr5b-1 via the metals 12 and 22, and the diffusion layer 780 is connected to the transistor Tr5b-2 via the metals 12 and 22 to form a semiconductor. The diffusion layer 780 formed on the substrate 6 is connected to the diffusion layer 780 formed on the semiconductor substrate 9 via the metals 12 and 22. Further, the dummy pads 11 and 21 that are not electrically connected are in a state where the left side surface of the dummy pad 11 and the left side surface of the dummy pad 12 are flush with each other, and the right side surface of the dummy pad 11 and the dummy pad are flush with each other. The right side surface of the twelve is flush with the joint portion S5b.

図５（ｃ）に示される固体撮像装置１００５ｃは、基板５０５ｃと、基板５０５ｃに接合されたチップ６０５ｃとを備えている。 The solid-state image sensor 1005c shown in FIG. 5C includes a substrate 505c and a chip 605c bonded to the substrate 505c.

基板５０５ｃは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図５（ｃ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。 The substrate 505c is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (for example, a photodiode (PD)) in order from the light incident side (from the upper side in FIG. 5C). ), A semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7.

チップ６０５ｃは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図５（ｃ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。 The chip 605c is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 5C). It has a semiconductor substrate 9 on which the above-mentioned transistors and the like are formed.

そして、固体撮像装置１００５ｃは、配線層７と配線層８とを向き合わせて、接合部Ｓ５ｃを介して接合して構成されている。 The solid-state image sensor 1005c is configured by facing the wiring layer 7 and the wiring layer 8 and joining them via the joint portion S5c.

図５（ｃ）においては、例えば、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ５ｃを介して接合している。 In FIG. 5C, for example, the dummy pads 11 and 21 that are not electrically connected are in a state where the left side surface of the dummy pad 11 and the left side surface of the dummy pad 12 are flush with each other, and the dummy The right side surface of the pad 11 and the right side surface of the dummy pad 12 are joined via the joint portion S5c in a flush state.

図６は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図であり、詳しくは、図６は、半導体装置の一例である固体撮像装置が備えるチップ１００６−２の平面レイアウト図である。 FIG. 6 is a diagram for explaining a semiconductor device (example 1 of the semiconductor device) of the first embodiment to which the present technology is applied. Specifically, FIG. 6 shows a solid-state image sensor which is an example of the semiconductor device. It is a plane layout view of the chip 1006-2 provided.

図６に示されるチップ１００６−２（下側チップ）の左上側（図６中の左上側）には、ＤＳＰ回路領域９０４が形成されて、右上側（図６中の右上側）には、ＤＳＰ回路領域９０４よりはやや下側に、メモリ領域７０４が形成されている。ＤＳＰ回路領域９０４及びメモリ領域７０４の下側(図６中の下側)にはＡＤ変換回路領域６０４が形成されて、ＡＤ変換回路領域６０４の下側には制御回路領域８０４が形成されている。ＡＤ変換回路領域６０４と制御回路領域８０４との間には、前述した基板１００３ｂ−１と、チップ１００６−２とが接続する接続領域５６４が配されている。すなわち、図３（ｂ）に示される接続領域５６３ｂと接続領域５６４とは上下間で対応した関係となる。 A DSP circuit region 904 is formed on the upper left side (upper left side in FIG. 6) of the chip 1006-2 (lower chip) shown in FIG. 6, and the DSP circuit region 904 is formed on the upper right side (upper right side in FIG. 6). A memory area 704 is formed slightly below the DSP circuit area 904. An AD conversion circuit area 604 is formed on the lower side (lower side in FIG. 6) of the DSP circuit area 904 and the memory area 704, and a control circuit area 804 is formed on the lower side of the AD conversion circuit area 604. .. Between the AD conversion circuit area 604 and the control circuit area 804, a connection area 564 for connecting the above-mentioned substrate 1003b-1 and the chip 1006-2 is arranged. That is, the connection area 563b and the connection area 564 shown in FIG. 3B have a corresponding relationship between the upper and lower sides.

図７は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図であり、詳しくは、図７（ａ）は、図６に示されるＤ１−Ｄ２線に従った、半導体装置の一例である固体撮像装置１００７ａの断面図であり、図７（ｂ）は、図６に示されるＥ１−Ｅ２線に従った、半導体装置の一例である固体撮像装置１００７ｂの断面図であり、図７（ｃ）は、図６に示されるＦ１−Ｆ２線に従った、半導体装置の一例である固体撮像装置１００７ｃの断面図である。 FIG. 7 is a diagram for explaining a semiconductor device (example 1 of the semiconductor device) of the first embodiment to which the present technology is applied. Specifically, FIG. 7A is D1-shown in FIG. FIG. 7B is a cross-sectional view of a solid-state imaging device 1007a which is an example of a semiconductor device according to line D2, and FIG. 7B is a solid-state imaging which is an example of a semiconductor device according to line E1-E2 shown in FIG. FIG. 7 (c) is a cross-sectional view of the device 1007b, which is a cross-sectional view of the solid-state imaging device 1007c which is an example of a semiconductor device according to the F1-F2 line shown in FIG.

図７（ａ）に示される固体撮像装置１００７ａは、基板５０７ａと、基板５０７ａに接合されたチップ６０７ａとを備えている。 The solid-state image sensor 1007a shown in FIG. 7A includes a substrate 507a and a chip 607a bonded to the substrate 507a.

基板５０７ａは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図７（ａ）の上側から順に）、光電変換部（不図示、例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。そして、半導体基板６上にはカラーフィルタが形成され、カラーフィルタ上にはオンチップレンズ３５が形成されている。 The substrate 507a is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (not shown, for example, a photodiode) in order from the light incident side (from the upper side in FIG. 7A). (PD)), a semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7. A color filter is formed on the semiconductor substrate 6, and an on-chip lens 35 is formed on the color filter.

チップ６０７ａは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図７（ａ）の上側から順に）、配線層８と、信号処理回路用のトランジスタが形成された半導体基板９とを有する。 The chip 607a is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 7A). It has a semiconductor substrate 9 on which the transistor of the above is formed.

そして、固体撮像装置１００７ａは、配線層７と配線層８とを向き合わせて、接合部Ｓ７ａを介して接合して構成されている。 The solid-state image sensor 1007a is configured such that the wiring layer 7 and the wiring layer 8 face each other and are joined via the joining portion S7a.

図７（ａ）においては、例えば、第１接合面に形成されている電源強化領域７６−１及び第２接合面に形成されている７６−２は、配線を介してトランジスタＴｒ７ａ−１と接続し、ゲート７７０は、メタル１２及び２２を介してトランジスタＴｒ７ａ−２と接続している。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ７ａを介して接合している。 In FIG. 7A, for example, the power supply strengthening region 76-1 formed on the first junction surface and 76-2 formed on the second junction surface are connected to the transistor Tr7a-1 via wiring. The gate 770 is connected to the transistor Tr7a-2 via the metal 12 and 22. Further, the dummy pads 11 and 21 that are not electrically connected are in a state where the left side surface of the dummy pad 11 and the left side surface of the dummy pad 12 are flush with each other, and the right side surface of the dummy pad 11 and the dummy pad are flush with each other. The right side surface of the twelve is flush with the joint portion S7a.

図７（ｂ）に示される固体撮像装置１００７ｂは、基板５０７ｂと、基板５０７ｂに接合されたチップ６０７ｂとを備えている。 The solid-state image sensor 1007b shown in FIG. 7B includes a substrate 507b and a chip 607b bonded to the substrate 507b.

基板５０７ｂは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図７（ｂ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。 The substrate 507b is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (for example, a photodiode (PD)) in order from the light incident side (from the upper side in FIG. 7B). ), A semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7.

チップ６０７ｂは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図７（ｂ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。 The chip 607b is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 7B). It has a semiconductor substrate 9 on which the above-mentioned transistors and the like are formed.

そして、固体撮像装置１００７ｂは、配線層７と配線層８とを向き合わせて、接合部Ｓ７ｂを介して接合して構成されている。 The solid-state image sensor 1007b is configured such that the wiring layer 7 and the wiring layer 8 face each other and are joined via the joining portion S7b.

図７（ｂ）においては、例えば、遮蔽領域６６は第１接合面（配線層７が有する接合面）に形成されていて、Ｅ１−Ｅ２線に従った断面では、遮蔽領域６６は第２接合面（配線層８が有する接合面）には形成されていない。なお、図示はされていないが、遮蔽領域６６は第１接合面（配線層７が有する接合面）に形成されていないで、第２接合面（配線層８が有する接合面）に形成されていてもよい。遮蔽領域６６は、基板５０７ｂが備える画素領域へのチップ６０７ｂ（下側チップ）からの影響を遮蔽するために設けている。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ７ｂを介して接合している。 In FIG. 7B, for example, the shield region 66 is formed on the first joint surface (the joint surface of the wiring layer 7), and in the cross section according to the E1-E2 line, the shield region 66 is the second joint. It is not formed on the surface (the joint surface of the wiring layer 8). Although not shown, the shielding region 66 is not formed on the first joint surface (joint surface of the wiring layer 7), but is formed on the second joint surface (joint surface of the wiring layer 8). You may. The shielding region 66 is provided to shield the influence of the chip 607b (lower chip) on the pixel region included in the substrate 507b. Further, the dummy pads 11 and 21 that are not electrically connected are in a state where the left side surface of the dummy pad 11 and the left side surface of the dummy pad 12 are flush with each other, and the right side surface of the dummy pad 11 and the dummy pad are flush with each other. The right side surface of the twelve is flush with the joint portion S7b.

図７（ｃ）に示される固体撮像装置１００７ｃは、基板５０７ｃと、基板５０７ｃに接合されたチップ６０７ｃとを備えている。 The solid-state image sensor 1007c shown in FIG. 7C includes a substrate 507c and a chip 607c bonded to the substrate 507c.

基板５０７ｃは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図７（ｃ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。 The substrate 507c is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (for example, a photodiode (PD)) in order from the light incident side (from the upper side in FIG. 7C). ), A semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7.

チップ６０７ｃは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図７（ｃ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。 The chip 607c is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 7C). It has a semiconductor substrate 9 on which the above-mentioned transistors and the like are formed.

そして、固体撮像装置１００７ｃは、配線層７と配線層８とを向き合わせて、接合部Ｓ７ｃを介して接合して構成されている。 The solid-state image sensor 1007c is configured by facing the wiring layer 7 and the wiring layer 8 and joining them via the joint portion S7c.

図７（ｃ）においては、例えば、Ｆ１−Ｆ２線に従った断面では、電源強化領域７６は第１接合面（配線層７が有する接合面）及び第２接合面（配線層８が有する接合面）に形成されている。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ７ｃを介して接合している。 In FIG. 7C, for example, in the cross section according to the F1-F2 line, the power supply strengthening region 76 has a first joint surface (a joint surface of the wiring layer 7) and a second joint surface (a joint of the wiring layer 8). It is formed on the surface). Further, the dummy pads 11 and 21 that are not electrically connected are in a state where the left side surface of the dummy pad 11 and the left side surface of the dummy pad 12 are flush with each other, and the right side surface of the dummy pad 11 and the dummy pad are flush with each other. The right side surface of the twelve is flush with the joint portion S7c.

図８は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置が備えるチップ（下側チップ）の構成例を示す図であり、詳しくは、図８は、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置が備えるチップ１００８−２の平面レイアウト図である。 FIG. 8 is a diagram showing a configuration example of a chip (lower chip) included in the semiconductor device of the first embodiment (example 1 of the semiconductor device) to which the present technology is applied. It is a plane layout view of the chip 1008-2 provided in the solid-state image sensor which is an example of the semiconductor device of 1st Embodiment which concerns on.

図８に示されるチップ１００８−２（下側チップ）の左上側（図８中の左上側）には、ＤＳＰ回路領域９０４が形成されて、右上側（図８中の右上側）には、ＤＳＰ回路領域９０４よりはやや下側に、メモリ領域７０４が形成されている。ＤＳＰ回路領域９０４及びメモリ領域７０４の下側(図８中の下側)にはＡＤ変換回路領域６０４が形成されて、ＡＤ変換回路領域６０４の下側には制御回路領域８０４が形成されている。ＡＤ変換回路領域６０４と制御回路領域８０４との間には、前述した基板１００３ｃ−１と、チップ１００８−２とが接続する接続領域５６４が配されている。すなわち、図３（ａ）に示される接続領域５６３ａと接続領域５６４とは上下間で対応した関係となる。チップ１００８−２の周辺領域には、第１ダミーメタル１と第２ダミーメタル２とを繰り返し単位として、チップ１００８−２内の周囲を囲むようにチェーン構造１０８が形成されている。すなわち、図８上では左回りで、チップ１００８−２の左辺に沿って、チェーン構造１０８−１が形成されて、チップ１００８−２の下辺に沿って、チェーン構造１０８−２が形成されて、チップ１００８−２の右辺に沿って、チェーン構造１０８−３が形成されて、チップ１００８−２の上辺に沿って、チェーン構造１０８−４が形成されている。チェーン構造１０８−１（１０８）及び１０８−４（１０８）は、パッド（ＰＡＤ）５と電気的に接続されている。なお、チェーン構造１０８は、固体撮像装置の実回路（例えば、画素回路、ＤＳＰ回路、ＡＤ変換回路等）とは分離されて形成されている。 A DSP circuit region 904 is formed on the upper left side (upper left side in FIG. 8) of the chip 1008.2 (lower chip) shown in FIG. 8, and on the upper right side (upper right side in FIG. 8), the DSP circuit region 904 is formed. A memory area 704 is formed slightly below the DSP circuit area 904. An AD conversion circuit area 604 is formed on the lower side (lower side in FIG. 8) of the DSP circuit area 904 and the memory area 704, and a control circuit area 804 is formed on the lower side of the AD conversion circuit area 604. .. Between the AD conversion circuit area 604 and the control circuit area 804, a connection area 564 for connecting the above-mentioned substrate 1003c-1 and the chip 1008-2 is arranged. That is, the connection area 563a and the connection area 564 shown in FIG. 3A have a corresponding relationship between the upper and lower sides. In the peripheral region of the chip 1008-2, a chain structure 108 is formed so as to surround the periphery of the chip 1008-2 with the first dummy metal 1 and the second dummy metal 2 as repeating units. That is, in the counterclockwise direction on FIG. 8, the chain structure 108-1 is formed along the left side of the chip 1008-2, and the chain structure 108-2 is formed along the lower side of the chip 1008-2. A chain structure 108-3 is formed along the right side of the chip 1008-2, and a chain structure 108-4 is formed along the upper side of the chip 1008-2. The chain structures 108-1 (108) and 108-4 (108) are electrically connected to the pad (PAD) 5. The chain structure 108 is formed separately from the actual circuit (for example, pixel circuit, DSP circuit, AD conversion circuit, etc.) of the solid-state image sensor.

図９は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置の構成例を示す図である。 FIG. 9 is a diagram showing a configuration example of a semiconductor device of the first embodiment (semiconductor device example 1) to which the present technology is applied.

詳しくは、図９（ａ）は、図８に示されるＧ１−Ｇ２線に従った、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置１００９ａの断面図であり、図９（ｂ）は、図８に示されるＨ１−Ｈ２線に従った、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置１００９ｂの断面図であり、図９（ｃ）は、図８に示されるＩ１−Ｉ２線に従った、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置１００９ｃの断面図である。 Specifically, FIG. 9A is a cross-sectional view of a solid-state imaging device 1009a, which is an example of the semiconductor device of the first embodiment according to the present technology, in accordance with the G1-G2 line shown in FIG. 9 (b) is a cross-sectional view of the solid-state imaging device 1009b, which is an example of the semiconductor device of the first embodiment according to the present technology, in accordance with the line H1-H2 shown in FIG. Is a cross-sectional view of a solid-state imaging device 1009c which is an example of the semiconductor device of the first embodiment according to the present technology according to the line I1-I2 shown in FIG.

図９（ａ）に示される固体撮像装置１００９ａは、基板５０９ａと、基板５０９ａに接合されたチップ６０９ａとを備えている。 The solid-state image sensor 1009a shown in FIG. 9A includes a substrate 509a and a chip 609a bonded to the substrate 509a.

基板５０９ａは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図９（ａ）の上側から順に）、光電変換部（不図示、例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。そして、半導体基板６上にはカラーフィルタが形成され、カラーフィルタ上にはオンチップレンズ３５が形成されている。 The substrate 509a is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (not shown, for example, a photodiode) in order from the light incident side (from the upper side in FIG. 9A). (PD)), a semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7. A color filter is formed on the semiconductor substrate 6, and an on-chip lens 35 is formed on the color filter.

チップ６０９ａは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図９（ａ）の上側から順に）、配線層８と、信号処理回路用のトランジスタが形成された半導体基板９とを有する。 The chip 609a is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 9A). It has a semiconductor substrate 9 on which the transistor of the above is formed.

そして、固体撮像装置１００９ａは、配線層７と配線層８とを向き合わせて、接合部Ｓ９ａを介して接合して構成されている。 The solid-state image sensor 1009a is configured such that the wiring layer 7 and the wiring layer 8 face each other and are joined via the joining portion S9a.

図９（ａ）に示されるように、Ｇ１側のＰ９ａ−１領域で、チェーン構造１０８−４を構成する第１ダミーメタル１が形成され、Ｇ２側のＰ９ａ−２領域で、チェーン構造１０８−２を構成する第１ダミーメタル１が形成されている。また、半導体基板６に形成されたゲート７７０は、メタル１２及び２２を介して半導体基板９に形成されたトランジスタＴｒ−９ａと接続している。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ９ａを介して接合している。 As shown in FIG. 9A, the first dummy metal 1 constituting the chain structure 108-4 is formed in the P9a-1 region on the G1 side, and the chain structure 108- is formed in the P9a-2 region on the G2 side. The first dummy metal 1 constituting 2 is formed. Further, the gate 770 formed on the semiconductor substrate 6 is connected to the transistor Tr-9a formed on the semiconductor substrate 9 via the metal 12 and 22. Further, the dummy pads 11 and 21 that are not electrically connected are in a state where the left side surface of the dummy pad 11 and the left side surface of the dummy pad 12 are flush with each other, and the right side surface of the dummy pad 11 and the dummy pad are flush with each other. The right side surface of the twelve is flush with the joint portion S9a.

図９（ｂ）に示される固体撮像装置１００９ｂは、基板５０９ｂと、基板５０９ｂに接合されたチップ６０９ｂとを備えている。 The solid-state image sensor 1009b shown in FIG. 9B includes a substrate 509b and a chip 609b bonded to the substrate 509b.

基板５０９ｂは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図９（ｂ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。 The substrate 509b is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (for example, a photodiode (PD)) in order from the light incident side (from the upper side in FIG. 9B). ), A semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7.

チップ６０９ｂは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図９（ｂ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。 The chip 609b is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 9B). It has a semiconductor substrate 9 on which the above-mentioned transistors and the like are formed.

そして、固体撮像装置１００９ｂは、配線層７と配線層８とを向き合わせて、接合部Ｓ９ｂを介して接合して構成されている。 The solid-state image sensor 1009b is configured such that the wiring layer 7 and the wiring layer 8 face each other and are joined via the joining portion S9b.

図９（ｂ）に示されるように、Ｈ１側のＰ９ｂ−１領域で、チェーン構造１０８−１を構成する第１ダミーメタル１及び第２ダミーメタル２が形成され、Ｈ２側のＰ９ｂ−２領域で、チェーン構造１０８−３を構成する第１ダミーメタル１及び第２ダミーメタル２が形成されている。そして、半導体基板６に形成された拡散層７８０は、第１接合面に形成されているメタル１２及び第２接合面２２に形成されているメタル２２を介して、半導体基板９に形成されている拡散層７８０と接続している。半導体基板６に形成されたゲート７７０は、メタル１２及び２２を介して半導体基板９に形成されたトランジスタＴｒ−９ｂと接続している。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ９ｂを介して接合している。 As shown in FIG. 9B, the first dummy metal 1 and the second dummy metal 2 constituting the chain structure 108-1 are formed in the P9b-1 region on the H1 side, and the P9b-2 region on the H2 side. The first dummy metal 1 and the second dummy metal 2 constituting the chain structure 108-3 are formed. The diffusion layer 780 formed on the semiconductor substrate 6 is formed on the semiconductor substrate 9 via the metal 12 formed on the first bonding surface and the metal 22 formed on the second bonding surface 22. It is connected to the diffusion layer 780. The gate 770 formed on the semiconductor substrate 6 is connected to the transistor Tr-9b formed on the semiconductor substrate 9 via the metals 12 and 22. Further, the dummy pads 11 and 21 that are not electrically connected are in a state where the left side surface of the dummy pad 11 and the left side surface of the dummy pad 12 are flush with each other, and the right side surface of the dummy pad 11 and the dummy pad are flush with each other. The right side surface of the twelve is flush with the joint portion S9b.

図９（ｃ）に示される固体撮像装置１００９ｃは、基板５０９ｃと、基板５０９ｃに接合されたチップ６０９ｃとを備えている。 The solid-state image sensor 1009c shown in FIG. 9C includes a substrate 509c and a chip 609c bonded to the substrate 509c.

基板５０９ｃは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図９（ｃ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。 The substrate 509c is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (for example, a photodiode (PD)) in order from the light incident side (from the upper side in FIG. 9C). ), A semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7.

チップ６０９ｃは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図９（ｃ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。 The chip 609c is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 9C). It has a semiconductor substrate 9 on which the above-mentioned transistors and the like are formed.

そして、固体撮像装置１００９ｃは、配線層７と配線層８とを向き合わせて、接合部Ｓ９ｃを介して接合して構成されている。 The solid-state image sensor 1009c is configured by facing the wiring layer 7 and the wiring layer 8 and joining them via the joint portion S9c.

図９（ｃ）の領域Ｐ９ｃに示されるように、例えば、図５（ｃ）に示される電気的に接続されていないダミーパッド１１及びダミーパッド１２の代わりに、チェーン構造１０８−１を構成する第１ダミーメタル１と第２ダミーメタル２とが形成されて、第１ダミーメタル１の一部と第２ダミーメタル２の一部とが連結して、半導体基板６から配線層７を貫通して配線層８まで到達して形成された開口部Ｋの底部に配されたパッド５は、第２ダミーメタル２と電気的に接続されている。 As shown in region P9c of FIG. 9 (c), for example, instead of the electrically unconnected dummy pads 11 and 12 shown in FIG. 5 (c), a chain structure 108-1 is configured. The first dummy metal 1 and the second dummy metal 2 are formed, and a part of the first dummy metal 1 and a part of the second dummy metal 2 are connected to penetrate the wiring layer 7 from the semiconductor substrate 6. The pad 5 arranged at the bottom of the opening K formed by reaching the wiring layer 8 is electrically connected to the second dummy metal 2.

次に図２を用いて説明をする。図２は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置が有するチェーン構造の構成例を示す図である。詳しくは、図２中の図２（ａ）は、チェーン構造１０２ａの断面図であり、図２（ｂ）は、チェーン構造１０２ｂの断面図であり、図２（ｃ）は、チェーン構造１０２ｃの断面図であり、図２（ｄ）は、チェーン構造１０２ｄの断面図である。そして、図２を用いて、チェーン構造１０２と、チェーン構造１０２と接続するパッド（ＰＡＤ）５との配置関係のパリエーションを説明する。 Next, a description will be given with reference to FIG. FIG. 2 is a diagram showing a configuration example of a chain structure included in the semiconductor device of the first embodiment (semiconductor device example 1) to which the present technology is applied. Specifically, FIG. 2A in FIG. 2 is a cross-sectional view of the chain structure 102a, FIG. 2B is a cross-sectional view of the chain structure 102b, and FIG. 2C is a cross-sectional view of the chain structure 102c. It is a cross-sectional view, and FIG. 2D is a cross-sectional view of the chain structure 102d. Then, with reference to FIG. 2, the parishes of the arrangement relationship between the chain structure 102 and the pad (PAD) 5 connected to the chain structure 102 will be described.

図２（ａ）に示されるチェーン構造１０２ａの左端では（図２（ａ）中の左側）、第２ダミーメタル２は、接合部Ｓ２ａの下方部（例えば、下側チップ）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）とは、ビア５５５ａ（例えば、タングステン（Ｗ）、銅（Ｃｕ）等の材料から構成される。）及びトップメタル５ａ（例えば、アルミニウム（Ａｌ）等の材料から構成される。）を介して接続される。 At the left end of the chain structure 102a shown in FIG. 2A (left side in FIG. 2A), the second dummy metal 2 is formed in a lower portion (for example, a lower chip) of the joint portion S2a. The pad (PAD) 5 (composed of a material such as aluminum (Al) and copper (Cu)) is composed of a via 555a (for example, made of a material such as tungsten (W) and copper (Cu)). ) And the top metal 5a (composed of, for example, a material such as aluminum (Al)).

図２（ｂ）に示されるチェーン構造１０２ｂの左端では（図２（ｂ）中の左側）、第１ダミーメタル１は、接合部Ｓ２ａの下方部（例えば、下側チップ）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）と、直接的に接続され、第２ダミーメタル２とパッド（ＰＡＤ）５とは略同一層に形成されている。一方、チェーン構造１０２ｂの右端では（図２（ｂ）の右側）、第１ダミーメタル１は、接合部Ｓ２ｂの上方部（例えば、上側基板）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）とは、ビア５５５ａ（例えば、タングステン（Ｗ）、銅（Ｃｕ）等の材料から構成される。）及びトップメタル５ａ（例えば、アルミニウム（Ａｌ）等の材料から構成される。）を介して接続される。 At the left end of the chain structure 102b shown in FIG. 2 (b) (left side in FIG. 2 (b)), the first dummy metal 1 is formed in a lower portion (for example, a lower chip) of the joint portion S2a. It is directly connected to the pad (PAD) 5 (composed of materials such as aluminum (Al) and copper (Cu)), and the second dummy metal 2 and the pad (PAD) 5 are substantially the same layer. Is formed in. On the other hand, at the right end of the chain structure 102b (on the right side of FIG. 2B), the first dummy metal 1 is a pad (PAD) 5 (for example, an upper substrate) formed on an upper portion (for example, an upper substrate) of the joint portion S2b. The term "composed of a material such as aluminum (Al) and copper (Cu)) includes a via 555a (composed of a material such as tungsten (W) and copper (Cu)) and a top metal 5a (for example). , Composed of a material such as aluminum (Al)).

図２（ｃ）に示されるチェーン構造１０２ｃの左端では（図２（ｃ）の左側）、第１ダミーメタル１は、接合部Ｓ２ｃの下方部（例えば、下側チップ）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）と、直接的に接続され、第２ダミーメタル２とパッド（ＰＡＤ）５とは略同一層に形成されている。 At the left end of the chain structure 102c shown in FIG. 2 (c) (left side of FIG. 2 (c)), the first dummy metal 1 is a pad formed in a lower portion (for example, a lower chip) of the joint portion S2c. (PAD) 5 (composed of materials such as aluminum (Al) and copper (Cu)) is directly connected, and the second dummy metal 2 and the pad (PAD) 5 are substantially in the same layer. It is formed.

図２（ｄ）に示されるチェーン構造１０２ｄの左端では（図２（ｄ）の左側）、第２ダミーメタル２は、接合部Ｓ２ｄの上方部（例えば、上側基板）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）と、直接的に接続され、第１ダミーメタル１とパッド（ＰＡＤ）５とは略同一層に形成されている。 At the left end of the chain structure 102d shown in FIG. 2D (left side of FIG. 2D), the second dummy metal 2 is a pad formed on an upper portion (for example, an upper substrate) of the joint portion S2d (for example, an upper substrate). PAD) 5 (composed of materials such as aluminum (Al) and copper (Cu)) is directly connected, and the first dummy metal 1 and the pad (PAD) 5 are formed in substantially the same layer. Has been done.

図１０を用いて説明をする。図１０は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置の構成例を示す図であり、詳しくは、図１０は、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置１０１０の断面図である。 This will be described with reference to FIG. FIG. 10 is a diagram showing a configuration example of the semiconductor device of the first embodiment (example 1 of the semiconductor device) to which the present technology is applied. Specifically, FIG. 10 is a diagram of the first embodiment according to the present technology. It is sectional drawing of the solid-state image sensor 1010 which is an example of a semiconductor device.

図１０に示される固体撮像装置１０１０は、基板５１０と、基板５１０に接合された第１チップ６１０及び第２チップ７１０とを備えている。図１０に示されるように、第１チップ６１０及び第２チップ７１０は、略同一層（略高さ位置）に、基板５１０の左右の下側（図１０の下側）に接合されて配置されている。 The solid-state image sensor 1010 shown in FIG. 10 includes a substrate 510 and a first chip 610 and a second chip 710 bonded to the substrate 510. As shown in FIG. 10, the first chip 610 and the second chip 710 are arranged in substantially the same layer (approximately height position) by being joined to the lower left and right sides (lower side of FIG. 10) of the substrate 510. ing.

基板５１０は、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図１０の上側から順に）、光電変換部（不図示、例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。そして、半導体基板６上にはカラーフィルタが形成され、カラーフィルタ上にはオンチップレンズ３５が形成されている。 The substrate 510 is an image sensor substrate including an image sensor that generates a pixel signal in pixel units, and is a photoelectric conversion unit (not shown, for example, a photodiode (PD)) in order from the light incident side (from the upper side in FIG. 10). ), A semiconductor substrate 6 on which a transistor for a pixel circuit or the like is formed, and a wiring layer 7. A color filter is formed on the semiconductor substrate 6, and an on-chip lens 35 is formed on the color filter.

第１チップ６１０は、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図１０の上側から順に）、配線層８と、信号処理回路用のトランジスタが形成された半導体基板９とを有する。 The first chip 610 is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for a wiring layer 8 and a signal processing circuit in order from the light incident side (from the upper side in FIG. 10). It has a semiconductor substrate 9 on which a transistor is formed.

第２チップ７１０は、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図１０の上側から順に）、配線層１０と、信号処理回路用のトランジスタが形成された半導体基板１１とを有する。 The second chip 710 is a chip including a signal processing circuit (for example, a logic circuit, a memory circuit, etc.), and is used for the wiring layer 10 and the signal processing circuit in order from the light incident side (from the upper side in FIG. 10). It has a semiconductor substrate 11 on which a transistor is formed.

そして、固体撮像装置１０１０は、配線層７と配線層８とを向き合わせて、第１接合面Ｓ１０−１及び第２接合面Ｓ１０−２（第１接合面Ｓ１０−１及び第２接合面Ｓ１０−２を合わせた接合部）を介して接合し、さらに、配線層７と配線層１０とを向き合わせて、第１接合面Ｓ１０−１及び第３接合面Ｓ１０−３（第１接合面Ｓ１０−１及び第３接合面Ｓ１０−３を合わせた接合部）を介して接合して構成されている。 Then, the solid-state imaging device 1010 faces the wiring layer 7 and the wiring layer 8 to face the first joint surface S10-1 and the second joint surface S10-2 (first joint surface S10-1 and second joint surface S10). -2 is joined through the jointed portion), and the wiring layer 7 and the wiring layer 10 face each other to face the first joint surface S10-1 and the third joint surface S10-3 (first joint surface S10). -1 and the third joint surface S10-3 are combined to form a joint portion).

固体撮像装置１０１０に形成されているチェーン構造（電気的モニタＴＥＧ）１１０は、図１０の左端で、開口部ｋの底部に形成されたパッド５−１０−１と電気的に接続し、図１０の右端で、開口部ｋの底部に形成されたパッド５−１０−２と電気的に接続し、プロセス完了後に測定をして接合状態を把握することができる。例えば、第１接合面Ｓ１０−１及び第２接合面Ｓ１０−２で高抵抗になったことを（図１０中で示されるＬ１０）、チェーン構造（電気的モニタＴＥＧ）１１０用いて、迅速に判断することができる。なお、基板５１０の第１接合面Ｓ１０−１に形成されている第１ダミーメタル１−１０を介して、第１チップ６１０の第２接合面Ｓ１０−２に形成されている第２ダミーメタル２−１０と第２チップ７１０の第３接合面Ｓ１０−３に形成されている第２ダミーメタル２とは連結しているので、基板５１０と第１チップ６１０との接合状態と、基板５１０と第２チップ７１０との接合状態をプロセス完了後に同時に把握することができる。 The chain structure (electrical monitor TEG) 110 formed in the solid-state image sensor 1010 is electrically connected to the pad 5-10-1 formed at the bottom of the opening k at the left end of FIG. 10, and is connected to FIG. At the right end of the process, it can be electrically connected to the pad 5-10-2 formed at the bottom of the opening k, and the joint state can be grasped by measuring after the process is completed. For example, it can be quickly determined by using the chain structure (electrical monitor TEG) 110 that the resistance is high on the first joint surface S10-1 and the second joint surface S10-2 (L10 shown in FIG. 10). can do. The second dummy metal 2 formed on the second joint surface S10-2 of the first chip 610 via the first dummy metal 1-10 formed on the first joint surface S10-1 of the substrate 510. Since -10 and the second dummy metal 2 formed on the third bonding surface S10-3 of the second chip 710 are connected to each other, the bonding state between the substrate 510 and the first chip 610 and the bonding state between the substrate 510 and the first chip 510 are formed. The bonding state with the two chips 710 can be grasped at the same time after the process is completed.

最後に、図１２を用いて説明する。図１２は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置が有するチェーン構造の構成例を示す図である。詳しくは、図１２中の図１２（ａ）は、チェーン構造１２０ａの平面図であり、図１２中の図１２（ｂ）は、チェーン構造１２０ｂの平面図であり、図１２中の図１２（ｃ）は、チェーン構造１２０ｃの平面図であり、図１２中の図１２（ｄ）は、チェーン構造１２０ｄの断面図である。 Finally, it will be described with reference to FIG. FIG. 12 is a diagram showing a configuration example of a chain structure included in the semiconductor device of the first embodiment (semiconductor device example 1) to which the present technology is applied. Specifically, FIG. 12A in FIG. 12 is a plan view of the chain structure 120a, FIG. 12B in FIG. 12 is a plan view of the chain structure 120b, and FIG. 12 (b) in FIG. c) is a plan view of the chain structure 120c, and FIG. 12 (d) in FIG. 12 is a cross-sectional view of the chain structure 120d.

図１２（ａ）に示されるチェーン構造１２０ａは平面視で基本的な形状を示し、第１ダミーメタル１と第２ダミーメタル２との接合する部分を示すＰ１２領域では、第１ダミーメタル１−１２ａの縦方向（図１２（ａ）中の上下方向）の長さと、第２ダミーメタル２−１２ａの縦方向（図１２（ａ）中の上下方向）の長さとは略同一である。そして、図１２（ａ）に示されるチェーン構造１２０ａにおいては、Ｐ１２領域では、第１ダミーメタル１−１２ａの平面視の面積と、第２ダミーメタル２−１２ａの平面視の面積とは、略同じである。 The chain structure 120a shown in FIG. 12A shows a basic shape in a plan view, and in the P12 region showing a portion where the first dummy metal 1 and the second dummy metal 2 are joined, the first dummy metal 1- The length of 12a in the vertical direction (vertical direction in FIG. 12A) and the length of the second dummy metal 2-12a in the vertical direction (vertical direction in FIG. 12A) are substantially the same. In the chain structure 120a shown in FIG. 12A, in the P12 region, the area of the first dummy metal 1-12a in a plan view and the area of the second dummy metal 2-12a in a plan view are substantially different from each other. It is the same.

図１２（ｂ）に示されるチェーン構造１２０ｂは平面視で変形例的な形状を示し、第１ダミーメタル１と第２ダミーメタル２との接合する部分を示すＰ１２領域では、第１ダミーメタル１−１２ａの縦方向（図１２（ｂ）中の上下方向）の長さは、左から右に向けて、ｄ１〜ｄ２に変化して、縦方向の長さは一定ではなく、ｄ１及びｄ２は、第２ダミーメタル２−１２ｂの縦方向（図１２（ｂ）中の上下方向）の長さより短い。すなわち、Ｐ１２領域では、第１ダミーメタル１−１２ａの平面視の面積は、第２ダミーメタル２−１２ａの平面視の面積より小さい。これにより、接合強度を確保することができ、合わせズレによる接触面積バラツキを低減することができる。 The chain structure 120b shown in FIG. 12B shows a modified example shape in a plan view, and in the P12 region showing a portion where the first dummy metal 1 and the second dummy metal 2 are joined, the first dummy metal 1 is shown. The length of -12a in the vertical direction (vertical direction in FIG. 12B) changes from left to right from d1 to d2, the length in the vertical direction is not constant, and d1 and d2 are. , The length of the second dummy metal 2-12b is shorter than the length in the vertical direction (vertical direction in FIG. 12B). That is, in the P12 region, the area of the first dummy metal 1-12a in a plan view is smaller than the area of the second dummy metal 2-12a in a plan view. As a result, the joint strength can be ensured, and the variation in the contact area due to the misalignment can be reduced.

図１２（ｃ）に示されるチェーン構造１２０ｂは平面視で変形例的な形状を示し、第１ダミーメタル１と第２ダミーメタル２との接合する部分を示すＰ１２領域では、第１ダミーメタル１−１２ｃの縦方向（図１２（ｃ）中の上下方向）の長さはｄ３であり、ｄ３は、第２ダミーメタル２−１２ｃの縦方向（図１２（ｃ）中の上下方向）の長さより長い。すなわち、Ｐ１２領域では、第１ダミーメタル１−１２ａの平面視の面積は、第２ダミーメタル２−１２ａの平面視の面積より大きい。これにより、接合強度を確保することができ、合わせズレによる接触面積バラツキを低減することができる。また、図１２（ｃ）に示される第２ダミーメタル２−１２ｃの第１ダミーメタル１−１２ｃと接合する部分以外の部分の縦方向の長さは、図１２（ｂ）に示される第２ダミーメタル２−１２ｂの第１ダミーメタル１−１２ｂと接合する部分以外の部分の縦方向の長さより小さく（細く）、抵抗が異なる。 The chain structure 120b shown in FIG. 12 (c) shows a deformed shape in a plan view, and in the P12 region showing a portion where the first dummy metal 1 and the second dummy metal 2 are joined, the first dummy metal 1 is shown. The length of -12c in the vertical direction (vertical direction in FIG. 12C) is d3, and d3 is the length of the second dummy metal 2-12c in the vertical direction (vertical direction in FIG. 12C). Longer than that. That is, in the P12 region, the area of the first dummy metal 1-12a in a plan view is larger than the area of the second dummy metal 2-12a in a plan view. As a result, the joint strength can be ensured, and the variation in the contact area due to the misalignment can be reduced. The vertical length of the portion of the second dummy metal 2-12c other than the portion joined with the first dummy metal 1-12c shown in FIG. 12 (c) is the second length shown in FIG. 12 (b). The length of the portion of the dummy metal 2-12b other than the portion to be joined with the first dummy metal 1-12b is smaller (thinner) than the length in the vertical direction, and the resistance is different.

本技術に係る第１の実施形態の半導体装置には、上記で述べた内容の他に、特に技術的な矛盾がない限り、後述する本技術に係る第２〜第４の実施形態の半導体装置の欄で述べる内容がそのまま適用され得る。 The semiconductor device of the first embodiment according to the present technology includes the semiconductor device of the second to fourth embodiments according to the present technology, which will be described later, unless there is a technical contradiction in addition to the contents described above. The contents described in the column of are applicable as they are.

＜３．第２の実施形態（半導体装置の例２）＞
本技術に係る第２の実施形態（半導体装置の例２）の半導体装置について、図１１を用いて説明をする。 <3. Second Embodiment (Example 2 of semiconductor device)>
The semiconductor device of the second embodiment (example 2 of the semiconductor device) according to the present technology will be described with reference to FIG.

図１１は、本技術を適用した第２の実施形態（半導体装置の例２）の半導体装置の構成例を示す図であり、詳しくは、図１１は、本技術に係る第２の実施形態の半導体装置の一例である固体撮像装置１０１１の断面図である。 FIG. 11 is a diagram showing a configuration example of a semiconductor device of a second embodiment (example 2 of a semiconductor device) to which the present technology is applied. Specifically, FIG. 11 is a diagram of a second embodiment according to the present technology. It is sectional drawing of the solid-state image sensor 1011 which is an example of a semiconductor device.

図１１に示される固体撮像装置１０１１は、基板５１１と、基板５１１に接合された第１チップ６１１及び第２チップ７１１とを備えている。図１１に示されるように、第１チップ６１１及び第２チップ７１１は、略同一層（略高さ位置）に、基板５１０の左右の下側（図１１の下側）に接合されて配置されている。 The solid-state image sensor 1011 shown in FIG. 11 includes a substrate 511 and a first chip 611 and a second chip 711 bonded to the substrate 511. As shown in FIG. 11, the first chip 611 and the second chip 711 are arranged in substantially the same layer (approximately height position) by being joined to the lower left and right sides (lower side of FIG. 11) of the substrate 510. ing.

基板５１１は、例えば、プロセス中の中間基板であり、光入射側から順に（図１１の上側から順に）、半導体基板６と、配線層７とを有する。半導体基板６には、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成されていてもよい。 The substrate 511 is, for example, an intermediate substrate in the process, and has a semiconductor substrate 6 and a wiring layer 7 in order from the light incident side (from the upper side in FIG. 11). A photoelectric conversion unit (for example, a photodiode (PD)), a transistor for a pixel circuit, or the like may be formed on the semiconductor substrate 6.

第１チップ６１１は、拡散層７８０等を含んだチップであり、光入射側から順に（図１１の上側から順に）、配線層８と、拡散層７８０等が形成された半導体基板９とを有する。 The first chip 611 is a chip containing a diffusion layer 780 and the like, and has a wiring layer 8 and a semiconductor substrate 9 on which the diffusion layer 780 and the like are formed in order from the light incident side (from the upper side in FIG. 11). ..

第２チップ７１１は、光入射側から順に（図１１の上側から順に）、配線層１０と、半導体基板１１とを有する。 The second chip 711 has a wiring layer 10 and a semiconductor substrate 11 in order from the light incident side (from the upper side in FIG. 11).

そして、固体撮像装置１０１１は、配線層７と配線層８とを向き合わせて、第１接合面Ｓ１１−１及び第２接合面Ｓ１１−２（第１接合面Ｓ１１−１及び第２接合面Ｓ１１−２を合わせた接合部）を介して接合し、さらに、配線層７と配線層１０とを向き合わせて、第１接合面Ｓ１１−１及び第３接合面Ｓ１１−３（第１接合面Ｓ１１−１及び第３接合面Ｓ１１−３を合わせて構成される接合部）を介して接合して構成されている。 Then, the solid-state imaging device 1011 faces the wiring layer 7 and the wiring layer 8 to face the first joint surface S11-1 and the second joint surface S11-2 (first joint surface S11-1 and second joint surface S11). -2 is joined through the jointed portion), and the wiring layer 7 and the wiring layer 10 face each other to face the first joint surface S11-1 and the third joint surface S11-3 (first joint surface S11). -1 and the third joint surface S11-3 are combined to form a joint portion).

固体撮像装置１０１１に形成されているチェーン構造（解析用ＴＥＧ）１１１においては、第１ダミーメタル１は、測定用電極７９１と接続し、第２ダミーメタル２は、半導体基板９に形成されている拡散層７８０と配線７９０を介して接続し、第１ダミーメタル１は、測定用電極７９２と接続し、第１ダミーメタル１−１１は、測定用電極７９３と接続することにより、プロセス加工中に接合状態を把握することができる。例えば、第１接合面Ｓ１１−１及び第２接合面Ｓ１１−２で高抵抗になったことを（図１１中で示されるＬ１１）、チェーン構造（解析用ＴＥＧ）１１１用いて、迅速に判断することができる。なお、基板５１１の第１接合面Ｓ１１−１に形成されている第１ダミーメタル１−１１を介して、第１チップ６１１の第２接合面Ｓ１１−２に形成されている第２ダミーメタル２−１１と第２チップ７１１の第３接合面Ｓ１１−３に形成されている第２ダミーメタル２とは連結しているので、基板５１１と第１チップ６１１との接合状態と、基板５１１と第２チップ７１１との接合状態をプロセス加工中においてプロセス加工中に同時に把握することができる。 In the chain structure (TEG for analysis) 111 formed in the solid-state imaging device 1011 the first dummy metal 1 is connected to the measurement electrode 791, and the second dummy metal 2 is formed on the semiconductor substrate 9. By connecting to the diffusion layer 780 via the wiring 790, the first dummy metal 1 is connected to the measurement electrode 792, and the first dummy metal 1-11 is connected to the measurement electrode 793, during process processing. The joining state can be grasped. For example, it is quickly determined by using the chain structure (TEG for analysis) 111 that the resistance is high on the first joint surface S11-1 and the second joint surface S11-2 (L11 shown in FIG. 11). be able to. The second dummy metal 2 formed on the second joint surface S11-2 of the first chip 611 via the first dummy metal 1-11 formed on the first joint surface S11-1 of the substrate 511. Since -11 and the second dummy metal 2 formed on the third joint surface S11-3 of the second chip 711 are connected to each other, the joint state between the substrate 511 and the first chip 611 and the substrate 511 and the first chip 611 are connected. The bonding state with the two chips 711 can be grasped at the same time during the process machining.

本技術に係る第２の実施形態の半導体装置には、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１の実施形態の半導体装置の欄で述べた内容及び後述する本技術に係る第３〜第４の実施形態の半導体装置の欄で述べる内容がそのまま適用され得る。 In addition to the contents described above, the semiconductor device of the second embodiment according to the present technology is described in the section of the semiconductor device of the first embodiment according to the present technology, unless there is a technical contradiction. The contents described and the contents described in the column of the semiconductor device of the third to fourth embodiments according to the present technology described later can be applied as they are.

＜４．第３の実施形態（半導体装置の例３）＞
本技術に係る第３の実施形態（半導体装置の例３）の半導体装置について、図１３を用いて説明をする。本技術に係る第３の実施形態（半導体装置の例３）の半導体装置では、チェーン構造の配置例を示す。配置は、例えば、設計パターンの粗密、接合強度、解析/不良検出性、測定効率の観点から変更し、必要に応じて、チェーン構造を複数のセグメントに分割する。 <4. Third Embodiment (Example 3 of semiconductor device)>
The semiconductor device of the third embodiment (example 3 of the semiconductor device) according to the present technology will be described with reference to FIG. In the semiconductor device of the third embodiment (example 3 of the semiconductor device) according to the present technology, an arrangement example of a chain structure is shown. The arrangement is changed from the viewpoints of, for example, coarseness and density of the design pattern, joint strength, analysis / defect detectability, and measurement efficiency, and the chain structure is divided into a plurality of segments as necessary.

図１３は、本技術を適用した第３の実施形態（半導体装置の例３）の半導体装置の構成例を示す図である。詳しくは、図１３中の図１３（ａ）は、本技術に係る第３の実施形態の半導体装置の一例である固体撮像装置１０１３ａの平面図であり、図１３中の図１３（ｂ）は、本技術に係る第３の実施形態の半導体装置の一例である固体撮像装置１０１３ｂの平面図であり、図１３中の図１３（ｃ）は、本技術に係る第３の実施形態の半導体装置の一例である固体撮像装置１０１３ｃの平面図であり、図１３中の図１３（ｄ）は、本技術に係る第３の実施形態の半導体装置の一例である固体撮像装置１０１３ｄの平面図である。 FIG. 13 is a diagram showing a configuration example of a semiconductor device of a third embodiment (semiconductor device example 3) to which the present technology is applied. Specifically, FIG. 13 (a) in FIG. 13 is a plan view of the solid-state imaging device 1013a which is an example of the semiconductor device of the third embodiment according to the present technology, and FIG. 13 (b) in FIG. 13 is a plan view. 1013b is a plan view of the solid-state imaging device 1013b, which is an example of the semiconductor device of the third embodiment according to the present technology. FIG. 13 (c) in FIG. 13 is the semiconductor device of the third embodiment according to the present technology. It is a plan view of the solid-state imaging device 1013c which is an example, and FIG. 13 (d) in FIG. 13 is a plan view of the solid-state imaging device 1013d which is an example of the semiconductor device of the third embodiment according to the present technology. ..

図１３（ａ）に示される固体撮像装置１０１３ａは、基板５１３ａと、基板５１３ａに接合されたチップとを備えている。なお、チップは、基板５１３ａの下側（図１３（ａ）中では、紙面の奥側）に接合されているが、図１３（ａ）中には、チップは図示されていない。 The solid-state image sensor 1013a shown in FIG. 13A includes a substrate 513a and a chip bonded to the substrate 513a. The chip is joined to the lower side of the substrate 513a (in FIG. 13A, the back side of the paper surface), but the chip is not shown in FIG. 13A.

図１３（ａ）に示されるように、チェーン構造１１３ａが形成されている。チェーン構造１１３ａは、基板５１３の周辺領域に対応する基板５１３の第１接合面と、基板５１３の周辺領域に対応するチップ（不図示）の第２接合面とに形成されている。そして、チェーン構造１１３ａの２つの端部のそれぞれは、パッド（ＰＡＤ）５−１３−１又は５−１３−２に接続されている。なお、チェーン構造１１３ａは、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 As shown in FIG. 13A, the chain structure 113a is formed. The chain structure 113a is formed on the first joint surface of the substrate 513 corresponding to the peripheral region of the substrate 513 and the second joint surface of the chip (not shown) corresponding to the peripheral region of the substrate 513. Each of the two ends of the chain structure 113a is connected to a pad (PAD) 5-13-1 or 5-13-2. The chain structure 113a may be connected to a switch (not shown) to switch the electrical connection, or may not be connected to the switch (not shown) and the electrical connection may not be switched. Good.

図１３（ｂ）に示される固体撮像装置１０１３ｂは、基板５１３ｂと、基板５１３ｂに接合されたチップとを備えている。なお、チップは、基板５１３ｂの下側（図１３（ｂ）中では、紙面の奥側）に接合されているが、図１３（ｂ）中には、チップは図示されていない。 The solid-state image sensor 1013b shown in FIG. 13B includes a substrate 513b and a chip bonded to the substrate 513b. The chip is joined to the lower side of the substrate 513b (in FIG. 13B, the back side of the paper surface), but the chip is not shown in FIG. 13B.

図１３（ｂ）に示されるように、チェーン構造１１３ｂは、４個のセグメント（チェーン構造）、すなわち、チェーン構造１１３ｂ―１、チェーン構造１１３ｂ−２、チェーン構造１１３ｂ−３及びチェーン構造１１３ｂ−４に分割されて形成されている。 As shown in FIG. 13B, the chain structure 113b has four segments (chain structure), that is, chain structure 113b-1, chain structure 113b-2, chain structure 113b-3 and chain structure 113b-4. It is divided into two parts.

チェーン構造１１３ｂ―１は、更に複数個（図１３（ｂ）中では４個）のセグメントに分割されて、複数個（図１３（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから基板５１３ｂの左辺にいくにしたがって、更に下方に延在していき、チェーン構造１１３ｂ―２は、更に複数個（図１３（ｂ）中では４個）のセグメントに分割されて、複数個（図１３（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから基板５１３ｂの左辺にいくにしたがって、更に上方に延在していき、チェーン構造１１３ｂ―３は、更に複数個（図１３（ｂ）中では４個）のセグメントに分割されて、複数個（図１３（ｂ）中では４個）のセグメントのそれぞれは、中心部Ｕから基板５１３ｂの右辺にいくにしたがって、更に上方に延在していき、チェーン構造１１３ｂ―４は、更に複数個（図１３（ｂ）中では４個）のセグメントに分割されて、複数個（図１３（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから基板５１３ｂの右辺にいくにしたがって、更に下方に延在していく。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 113b-1 is further divided into a plurality of segments (4 in FIG. 13B), and each of the plurality of segments (4 in FIG. 13B) is from the central portion U. As it goes to the left side of the substrate 513b, it extends further downward, and the chain structure 113b-2 is further divided into a plurality of segments (4 in FIG. 13 (b)), and the chain structure 113b-2 is further divided into a plurality of segments (FIG. 13 (b)). Each of the segments (4 in 13 (b)) extends further upward from the central portion U toward the left side of the substrate 513b, and a plurality of chain structures 113b-3 (FIG. 13 (FIG. 13)). It is divided into 4 segments in b), and each of the plurality of segments (4 in FIG. 13B) extends upward from the central portion U toward the right side of the substrate 513b. The chain structure 113b-4 is further divided into a plurality of segments (4 in FIG. 13B), and each of the plurality of segments (4 in FIG. 13B). Extends further downward from the central portion U toward the right side of the substrate 513b. Each segment may be connected to a pad (PAD) (not shown), may not be connected to a pad (PAD) (not shown), or may be connected to a switch (not shown). The electrical connection may be switched, or it may not be connected to a switch (not shown) and the electrical connection may not be switched.

図１３（ｃ）に示される固体撮像装置１０１３ｃは、基板５１３ｃと、基板５１３ｃに接合されたチップとを備えている。なお、チップは、基板５１３ｃの下側（図１３（ｃ）中では、紙面の奥側）に接合されているが、図１３（ｃ）中には、チップは図示されていない。 The solid-state image sensor 1013c shown in FIG. 13C includes a substrate 513c and a chip bonded to the substrate 513c. The chip is joined to the lower side of the substrate 513c (in FIG. 13C, the back side of the paper surface), but the chip is not shown in FIG. 13C.

図１３（ｃ）に示されるように、チェーン構造１１３ｃは、５つのセグメント（チェーン構造）、すなわち、チェーン構造１１３ｃ―１、チェーン構造１１３ｃ−２、チェーン構造１１３ｃ−３、チェーン構造１１３ｃ−４及びチェーン構造１１３ｃ−５に分割されて形成されている。 As shown in FIG. 13 (c), the chain structure 113c has five segments (chain structure), that is, chain structure 113c-1, chain structure 113c-2, chain structure 113c-3, chain structure 113c-4 and The chain structure is divided into 113c-5.

チェーン構造１１３ｃ―１は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第２象限の頂点付近に形成されて、第２象限の頂点を出発点として基板の平面の左辺と上辺で矩形（正方形）を形成し、チェーン構造１１３ｃ―２は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第３象限の頂点付近に形成されて、第３象限の頂点を出発点として基板の平面の左辺と下辺とで矩形（正方形）を形成し、チェーン構造１１３ｃ―２は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第３象限の頂点付近に形成されて、第３象限の頂点を出発点として基板の平面の左辺と下辺とで矩形（正方形）を形成し、チェーン構造１１３ｃ―３は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第４象限の頂点付近に形成されて、第４象限の頂点を出発点として基板の平面の右辺と下辺とで矩形（正方形）を形成し、チェーン構造１１３ｃ―４は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第１象限の頂点付近に形成されて、第１象限の頂点を出発点として基板の平面の右辺と上辺とで矩形（正方形）を形成する。なお、チェーン構造１１３ｃ−１〜１１３ｃ−４のそれぞれのチェーン構造は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 113c-1 is formed in the vicinity of the apex of the second quadrant on the plane of the substrate 513c (center U is a zero point) in a plan view, and the apex of the second quadrant is used as a starting point of the substrate. A rectangle (square) is formed on the left side and the upper side of the plane, and the chain structure 113c-2 is formed near the apex of the third quadrant on the plane of the substrate 513c (center U is the zero point) in a plan view. Then, a rectangle (square) is formed between the left side and the lower side of the plane of the substrate starting from the apex of the third quadrant, and the chain structure 113c-2 is viewed in plan view on the plane of the substrate 513c (center U). It is formed near the apex of the third quadrant at the zero point), and a rectangle (square) is formed between the left side and the lower side of the plane of the substrate starting from the apex of the third quadrant, and the chain structure 113c-3 is formed. , In a plan view, it is formed near the apex of the 4th quadrant on the plane of the substrate 513c (center U is the zero point), and the right side and the lower side of the plane of the substrate are formed with the apex of the 4th quadrant as a starting point. The chain structure 113c-4 is formed in the vicinity of the apex of the first quadrant on the plane of the substrate 513c (center U is the zero point) in a plan view. A rectangle (square) is formed by the right side and the upper side of the plane of the substrate starting from the apex of the quadrant. Each chain structure of the chain structures 113c-1 to 113c-4 may be connected to a pad (PAD) (not shown) or may not be connected to a pad (PAD) (not shown). Alternatively, it may be connected to a switch (not shown) to switch the electrical connection, or it may not be connected to the switch (not shown) and the electrical connection may not be switched.

チェーン構造１１３ｃ−５は、更に、複数個（図１３（ｃ）中では１６個）のセグメントに分割されて、基板５１３ｃを平面視したときに、複数個（図１３（ｃ）中では１６個）のセグメントのそれぞれは、基板５１３ｃの中心部Ｕから放射線状に延伸している。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 113c-5 is further divided into a plurality of segments (16 in FIG. 13C), and when the substrate 513c is viewed in a plan view, the chain structure 113c-5 is further divided into a plurality of (16 in FIG. 13C). ), Each of the segments extends radially from the central portion U of the substrate 513c. Each segment may be connected to a pad (PAD) (not shown), may not be connected to a pad (PAD) (not shown), or may be connected to a switch (not shown). The electrical connection may be switched, or it may not be connected to a switch (not shown) and the electrical connection may not be switched.

図１３（ｄ）に示される固体撮像装置１０１３ｄは、基板５１３ｄと、基板５１３ｄに接合されたチップとを備えている。なお、チップは、基板５１３ｄの下側（図１３（ｄ）中では、紙面の奥側）に接合されているが、図１３（ｄ）中には、チップは図示されていない。 The solid-state image sensor 1013d shown in FIG. 13D includes a substrate 513d and a chip bonded to the substrate 513d. The chip is joined to the lower side of the substrate 513d (in FIG. 13D, the back side of the paper surface), but the chip is not shown in FIG. 13D.

図１３（ｄ）に示されるように、チェーン構造１１３ｄは、２つのセグメント（チェーン構造）、すなわち、チェーン構造１１３ｄ―１及びチェーン構造１１３ｄ−２に分割されて形成されている。 As shown in FIG. 13D, the chain structure 113d is divided into two segments (chain structure), that is, the chain structure 113d-1 and the chain structure 113d-2.

チェーン構造１１３ｄ―１は、更に、複数個（図１３（ｄ）中では５個）のセグメントに分割されて、複数個（図１３（ｄ）中では５個）のセグメントのそれぞれは、中心部Ｕ（中心部Ｕの近傍の領域も含んでよい。）から基板５１３ｂの左辺にいくにしたがって、上方及び下方に更に延在していき、チェーン構造１１３ｄ―２は、更に複数個（図１３（ｄ）中では５個）のセグメントに分割されて、複数個（図１３（ｄ）中では５個）のセグメントのそれぞれは、中心部Ｕ（中心部Ｕの近傍の領域を含んでもよい。）から基板５１３ｂの右辺にいくにしたがって、上方及び下方に延在していく。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 113d-1 is further divided into a plurality of segments (5 in FIG. 13D), and each of the plurality of segments (5 in FIG. 13D) has a central portion. From U (a region near the central portion U may also be included) to the left side of the substrate 513b, the chain structure 113d-2 further extends upward and downward, and a plurality of chain structures 113d-2 are further formed (FIG. 13 (FIG. 13). It is divided into 5 segments in d), and each of the plurality of segments (5 in FIG. 13 (d)) is the central portion U (the region in the vicinity of the central portion U may be included). As it goes to the right side of the substrate 513b, it extends upward and downward. Each segment may be connected to a pad (PAD) (not shown), may not be connected to a pad (PAD) (not shown), or may be connected to a switch (not shown). The electrical connection may be switched, or it may not be connected to a switch (not shown) and the electrical connection may not be switched.

本技術に係る第３の実施形態の半導体装置には、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１〜第２の実施形態の半導体装置の欄で述べた内容及び後述する本技術に係る第４の実施形態の半導体装置の欄で述べる内容がそのまま適用され得る。 In addition to the contents described above, the semiconductor device according to the third embodiment according to the present technology includes the semiconductor device according to the first and second embodiments according to the present technology, unless there is a technical contradiction. The contents described in the column of and the contents described in the column of the semiconductor device of the fourth embodiment according to the present technology described later can be applied as they are.

＜５．第４の実施形態（半導体装置の例４）＞
本技術に係る第４の実施形態（半導体装置の例４）の半導体装置について、図１４を用いて説明をする。本技術に係る第４の実施形態（半導体装置の例４）の半導体装置では、チェーン構造の配置例を示す。配置は、例えば、設計パターンの粗密、接合強度、解析/不良検出性、測定効率等の観点から変更することができ、必要に応じて、チェーン構造を複数のセグメントに分割することもできるし、その複数のセグメントの中から、所定のセグメントを随意に選択することができる。 <5. Fourth Embodiment (Example 4 of semiconductor device)>
The semiconductor device of the fourth embodiment (example 4 of the semiconductor device) according to the present technology will be described with reference to FIG. In the semiconductor device of the fourth embodiment (example 4 of the semiconductor device) according to the present technology, an arrangement example of a chain structure is shown. The arrangement can be changed from the viewpoints of, for example, the roughness of the design pattern, the joint strength, the analysis / defect detectability, the measurement efficiency, etc., and the chain structure can be divided into a plurality of segments as needed. A predetermined segment can be arbitrarily selected from the plurality of segments.

図１４は、本技術を適用した第４の実施形態（半導体装置の例４）の半導体装置の構成例を示す図である。詳しくは、図１４中の図１４（ａ）は、本技術に係る第４の実施形態の半導体装置の一例である固体撮像装置１０１４ａの平面図であり、図１４中の図１４（ｂ）は、本技術に係る第４の実施形態の半導体装置の一例である固体撮像装置１０１４ｂの平面図であり、図１４中の図１４（ｃ）は、本技術に係る第４の実施形態の半導体装置の一例である固体撮像装置１０１３ｃの平面図である。 FIG. 14 is a diagram showing a configuration example of a semiconductor device of a fourth embodiment (semiconductor device example 4) to which the present technology is applied. Specifically, FIG. 14 (a) in FIG. 14 is a plan view of the solid-state imaging device 1014a which is an example of the semiconductor device of the fourth embodiment according to the present technology, and FIG. 14 (b) in FIG. 14 is a plan view. It is a plan view of the solid-state imaging device 1014b which is an example of the semiconductor device of the fourth embodiment according to the present technology, and FIG. 14 (c) in FIG. 14 is the semiconductor device of the fourth embodiment according to the present technology. It is a top view of the solid-state imaging apparatus 1013c which is an example.

図１４（ａ）に示される固体撮像装置１０１４ａは、基板５１４ａと、基板５１４ａに接合された第１チップ６１４ａ、第２チップ７１４ａ及び第３チップ８１４ａとを備えている。第１チップ６１４ａは、基板５１４ａの下側（図１４（ａ）中では、紙面の奥側）であって、平面視で基板５１４ａの左側（図１４（ａ）中では左側に）に接合されて、第２チップ７１４ａは、基板５１４ａの下側（図１４（ａ）中では、紙面の奥側）であって、平面視で基板５１４ａの右上側（図１４（ａ）中では右上側に）接合されて、第３チップ８１４ａは、基板５１４ａの下側（図１４（ａ）中では、紙面の奥側）であって、平面視で基板５１４ａの右下側（図１４（ａ）中では右下側に）に接合されている。 The solid-state image sensor 1014a shown in FIG. 14A includes a substrate 514a and a first chip 614a, a second chip 714a, and a third chip 814a bonded to the substrate 514a. The first chip 614a is the lower side of the substrate 514a (the back side of the paper surface in FIG. 14A), and is joined to the left side of the substrate 514a (on the left side in FIG. 14A) in a plan view. The second chip 714a is on the lower side of the substrate 514a (in the back side of the paper surface in FIG. 14A), and is on the upper right side of the substrate 514a in a plan view (on the upper right side in FIG. 14A). ) Joined, the third chip 814a is on the lower side of the substrate 514a (in the back side of the paper surface in FIG. 14A), and is on the lower right side of the substrate 514a in a plan view (in FIG. 14A). Then it is joined to the lower right side).

図１４（ａ）に示されるように、チェーン構造１１４ａは、３つのセグメント（チェーン構造）、すなわち、チェーン構造１１４ａ―１、チェーン構造１１４ａ−２及びチェーン構造１１４ａ−３に分割されて形成されている。 As shown in FIG. 14A, the chain structure 114a is divided into three segments (chain structure), that is, a chain structure 114a-1, a chain structure 114a-2, and a chain structure 114a-3. There is.

チェーン構造１１４ａ−１は、チップ６１４ａの周辺領域に対応するチップ６１４ａの第２接合面と、チップ６１４ａの周辺領域に対応する基板５１４ａの第１接合面とに形成されている。なお、チェーン構造１１４ａ−１は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 114a-1 is formed on the second joint surface of the chip 614a corresponding to the peripheral region of the chip 614a and the first joint surface of the substrate 514a corresponding to the peripheral region of the chip 614a. The chain structure 114a-1 may be connected to a pad (PAD) (not shown), may not be connected to a pad (PAD) (not shown), or may be connected to a switch (not shown). It may be connected and the electrical connection may be switched, or it may not be connected to a switch (not shown) and the electrical connection may not be switched.

チェーン構造１１４ａ−２は、チップ７１４ａの周辺領域に対応するチップ７１４ａの第２接合面と、チップ７１４ａの周辺領域に対応する基板５１４ａの第１接合面とに形成されている。なお、チェーン構造１１４ａ−２は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 114a-2 is formed on the second joint surface of the chip 714a corresponding to the peripheral region of the chip 714a and the first joint surface of the substrate 514a corresponding to the peripheral region of the chip 714a. The chain structure 114a-2 may be connected to a pad (PAD) (not shown), may not be connected to a pad (PAD) (not shown), or may be connected to a switch (not shown). It may be connected and the electrical connection may be switched, or it may not be connected to a switch (not shown) and the electrical connection may not be switched.

チェーン構造１１４ａ−３は、チップ８１４ａの周辺領域に対応するチップ８１４ａの第３接合面と、チップ８１４ａの周辺領域に対応する基板５１４ａの第１接合面とに形成されている。なお、チェーン構造１１４ａ−３は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 114a-3 is formed on the third joint surface of the chip 814a corresponding to the peripheral region of the chip 814a and the first joint surface of the substrate 514a corresponding to the peripheral region of the chip 814a. The chain structure 114a-3 may be connected to a pad (PAD) (not shown), may not be connected to a pad (PAD) (not shown), or may be connected to a switch (not shown). It may be connected and the electrical connection may be switched, or it may not be connected to a switch (not shown) and the electrical connection may not be switched.

図１４（ｂ）に示される固体撮像装置１０１４ｂは、基板５１４ｂと、基板５１４ｂに接合された第１チップ６１４ｂ、第２チップ７１４ｂ及び第３チップ８１４ｂとを備えている。第１チップ６１４ｂは、基板５１４ｂの下側（図１４（ｂ）中では、紙面の奥側）であって、平面視で基板５１４ｂの左側（図１４（ｂ）中では左側に）に接合されて、第２チップ７１４ｂは、基板５１４ｂの下側（図１４（ｂ）中では、紙面の奥側）であって、平面視で基板５１４ｂの右上側（図１４（ｂ）中では右上側に）に接合されて、第３チップ８１４ｂは、基板５１４ｂの下側（図１４（ｂ）中では、紙面の奥側）であって、平面視で基板５１４ｂの右下側（図１４（ｂ）中では右下側に）に接合されている。 The solid-state image sensor 1014b shown in FIG. 14B includes a substrate 514b and a first chip 614b, a second chip 714b, and a third chip 814b bonded to the substrate 514b. The first chip 614b is joined to the lower side of the substrate 514b (the back side of the paper surface in FIG. 14B) and to the left side of the substrate 514b (to the left side in FIG. 14B) in a plan view. The second chip 714b is on the lower side of the substrate 514b (in the back side of the paper surface in FIG. 14B), and is on the upper right side of the substrate 514b in a plan view (on the upper right side in FIG. 14B). ), The third chip 814b is on the lower side of the substrate 514b (in the back side of the paper surface in FIG. 14B), and is on the lower right side of the substrate 514b in a plan view (FIG. 14B). Inside, it is joined to the lower right side).

図１４（ｂ）に示されるように、チェーン構造１１４ｂは、３つのセグメント（チェーン構造）、すなわち、チェーン構造１１４ｂ―１、チェーン構造１１４ｂ−２及びチェーン構造１１４ｂ−３に分割されて形成されている。 As shown in FIG. 14B, the chain structure 114b is divided into three segments (chain structure), that is, a chain structure 114b-1, a chain structure 114b-2, and a chain structure 114b-3. There is.

チェーン構造１１４ｂ―１は、平面視で、第１チップ６１４ｂの中心部及び中心部の近傍領域を含んだ第１チップ６１４ｂのほぼ全領域に形成されている。詳しくは、第１チップ６１４ｂの左下端の第２ダミーメタルを出発点として、上方向に延伸して第２ダミーメタル２−１４−１で折り返されて下方向に延伸し、第１ダミーメタル１−１４−１で折り返されて、上方向に延伸して、第２ダミーメタル２−１４−２で折り返されて下方向に延伸し、第１ダミーメタル１−１４−２で折り返されて、上方向に延伸している。なお、チェーン構造１１４ｂ−１は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 114b-1 is formed in almost the entire region of the first chip 614b including the central portion of the first chip 614b and a region near the central portion in a plan view. Specifically, starting from the second dummy metal at the lower left end of the first chip 614b, the first dummy metal 1 is stretched upward, folded back at the second dummy metal 2-14-1, and stretched downward. Folded at -14-1, stretched upwards, folded back at the second dummy metal 2-14-2 and stretched downwards, folded back at the first dummy metal 1-14-2, and topped. It extends in the direction. The chain structure 114b-1 may be connected to a pad (PAD) (not shown), may not be connected to a pad (PAD) (not shown), or may be connected to a switch (not shown). It may be connected and the electrical connection may be switched, or it may not be connected to a switch (not shown) and the electrical connection may not be switched.

チェーン構造１１４ｂ―２は、更に複数個（図１４（ｂ）中では１６個）のセグメントに分割されて、第２チップ７１４ｂを平面視したときに、複数個（図１４（ｂ）中では１６個）のセグメントのそれぞれは、第２チップ７１４ｂの中心部Ｕから放射線状に延伸している。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 114b-2 is further divided into a plurality of segments (16 in FIG. 14B), and when the second chip 714b is viewed in a plan view, the chain structure 114b-2 is further divided into a plurality of segments (16 in FIG. 14B). Each of the segments extends radially from the center U of the second chip 714b. Each segment may be connected to a pad (PAD) (not shown), may not be connected to a pad (PAD) (not shown), or may be connected to a switch (not shown). The electrical connection may be switched, or it may not be connected to a switch (not shown) and the electrical connection may not be switched.

チェーン構造１１４ｂ―３は、更に、平面視で第３チップ８１４ｂの左上のセグメントと左下のセグメント、右下のセグメント及び右上のセグメント（合計で４つのセグメント）に分割されている。 The chain structure 114b-3 is further divided into an upper left segment, a lower left segment, a lower right segment, and an upper right segment (four segments in total) of the third chip 814b in a plan view.

左上のセグメントは、更に複数個（図１４（ｂ）中では４個）のセグメントに分割されて、複数個（図１４（ｂ）中では４個）のセグメントのそれぞれは第３チップ８１４ｂの中心部Ｕから第３チップ８１４ｂの左辺にいくにしたがって、下方に更に延在していき、左下のセグメントは、更に複数個（図１４（ｂ）中では４個）のセグメントに分割されて、複数個（図１４（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから第３チップ８１４ｂの左辺にいくにしたがって、上方に更に延在していき、右下のセグメントは、更に複数個（図１４（ｂ）中では４個）のセグメントに分割されて、複数個（図１４（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから第３チップ８１４ｂの右辺にいくにしたがって、上方に更に延在していき、右上のセグメントは、更に複数個（図１４（ｂ）中では４個）のセグメントに分割されて、複数個（図１４（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから第３チップ８１４ｂの右辺にいくにしたがって、下方に更に延在していく。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The upper left segment is further divided into a plurality of segments (4 in FIG. 14 (b)), and each of the plurality of segments (4 in FIG. 14 (b)) is the center of the third chip 814b. As it goes from the part U to the left side of the third chip 814b, it further extends downward, and the lower left segment is further divided into a plurality of segments (4 in FIG. 14B), and a plurality of segments are further divided. Each of the individual segments (4 in FIG. 14B) extends upward from the central portion U toward the left side of the third chip 814b, and the lower right segment further extends. It is divided into segments (4 in FIG. 14B), and each of the plurality of segments (4 in FIG. 14B) goes from the center U toward the right side of the third chip 814b. , Further extending upward, the upper right segment is further divided into a plurality of segments (4 in FIG. 14 (b)), and a plurality (4 in FIG. 14 (b)). Each of the segments extends further downward from the center U toward the right side of the third chip 814b. Each segment may be connected to a pad (PAD) (not shown), may not be connected to a pad (PAD) (not shown), or may be connected to a switch (not shown). The electrical connection may be switched, or it may not be connected to a switch (not shown) and the electrical connection may not be switched.

図１４（ｃ）に示される固体撮像装置１０１４ｃは、基板５１４ｃと、基板５１４ｃに接合された第１チップ６１４ｃ、第２チップ７１４ｃ及び第３チップ８１４ｃとを備えている。第１チップ６１４ｃは、基板５１４ｃの下側（図１４（ｃ）中では、紙面の奥側）であって、平面視で基板５１４ｃの左側（図１４（ｃ）中では左側に）に接合されて、第２チップ７１４ｃは、基板５１４ｃの下側（図１４（ｃ）中では、紙面の奥側）であって、平面視で基板５１４ｃの右上側（図１４（ｃ）中では右上側に）に接合されて、第３チップ８１４ｃは、基板５１４ｃの下側（図１４（ｃ）中では、紙面の奥側）であって、平面視で基板５１４ｃの右下側（図１４（ｃ）中では右下側に）に接合されている。 The solid-state image sensor 1014c shown in FIG. 14C includes a substrate 514c and a first chip 614c, a second chip 714c, and a third chip 814c bonded to the substrate 514c. The first chip 614c is joined to the lower side of the substrate 514c (the back side of the paper surface in FIG. 14C) and to the left side of the substrate 514c (to the left side in FIG. 14C) in a plan view. The second chip 714c is on the lower side of the substrate 514c (in the back side of the paper surface in FIG. 14C), and is on the upper right side of the substrate 514c in a plan view (on the upper right side in FIG. 14C). ), The third chip 814c is on the lower side of the substrate 514c (in the back side of the paper surface in FIG. 14C), and is on the lower right side of the substrate 514c in a plan view (FIG. 14C). Inside, it is joined to the lower right side).

図１４（ｃ）に示されるように、チェーン構造１１４ｃが形成されている。 As shown in FIG. 14 (c), the chain structure 114c is formed.

チェーン構造１１４ｃは、平面視で、第１チップ６１４ｃの中心部及び中心部の近傍領域を含んだ第１チップ６１４ｃのほぼ全領域、第２チップ７１４ｃの中心部及び中心部の近傍領域を含んだ第２チップ７１４ｃ、及び第３チップ８１４ｃの中心部及び中心部の近傍領域を含んだ第３チップ８１４ｃのほぼ全領域に形成されている。詳しくは、平面視での第１チップ６１４ｃ（基板５１４ｃ）の左下端に配されているパッド（ＰＡＤ）５と接続している第２ダミーメタルを出発点として、上方向に延伸して第２ダミーメタル２−１４−３で折り返されて下方向に延伸し、第１ダミーメタル１−１４−３で折り返されて、上方向に延伸して、第２ダミーメタル２−１４−４で折り返されて下方向に延伸し、第１ダミーメタル１−１４−４で折り返されて、上方向に延伸し、第１チップ６１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２−１４−５で折り返されて、第３チップ８１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２−１４−７を介して下方向に延伸し、第１ダミーメタル１−１４−５で折り返されて、第３チップ８１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２−１４−７を介して上方向に延伸し、第２ダミーメタル２−１４−６で折り返されて、第３チップ８１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２−１４−７を介して下方向に延伸し、第１ダミーメタル１−１４−６で折り返されて、第３チップ８１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２−１４−７を介して上方向に延伸して、平面視での第２チップ７１４ｃ（基板５１４ｃ）の右上端に配されている（ＰＡＤ）５と接続して、終点となる。なお、チェーン構造１１４ｃは、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。 The chain structure 114c includes almost the entire region of the first chip 614c including the central portion of the first chip 614c and the region near the central portion, and the central portion of the second chip 714c and the region near the central portion in the plan view. It is formed in almost the entire region of the third chip 814c including the central portion of the second chip 714c and the third chip 814c and a region near the central portion. Specifically, starting from the second dummy metal connected to the pad (PAD) 5 arranged at the lower left end of the first chip 614c (board 514c) in a plan view, the second dummy metal is stretched upward and second. It is folded back by the dummy metal 2-14-3 and stretched downward, folded back by the first dummy metal 1-14-3, stretched upward, and folded back by the second dummy metal 2-14-4. Is stretched downward, folded back at the first dummy metal 1-14-4, stretched upward, and is stretched upward at the second dummy metal 2-14-5 connecting the first chip 614c and the second chip 714c. It is folded back, stretched downward via a second dummy metal 2-14-7 connecting the third chip 814c and the second chip 714c, folded back at the first dummy metal 1-14-5, and the first It is stretched upward via the second dummy metal 2-14-7 connecting the 3rd chip 814c and the 2nd chip 714c, folded back by the 2nd dummy metal 2-14-6, and the 3rd chip 814c and the second chip 814c. The third chip 814c and the second chip 714c are stretched downward through the second dummy metal 2-14-7 connecting the two chips 714c and folded back at the first dummy metal 1-14-6. It extends upward via the second dummy metal 2-14-7 to be connected, and is connected to (PAD) 5 arranged at the upper right end of the second chip 714c (board 514c) in a plan view. It will be the end point. The chain structure 114c may be connected to a switch (not shown) to switch the electrical connection, or may not be connected to the switch (not shown) and the electrical connection may not be switched. Good.

本技術に係る第４の実施形態の半導体装置には、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１〜第３の実施形態の半導体装置の欄で述べた内容がそのまま適用され得る。 In addition to the contents described above, the semiconductor device according to the fourth embodiment according to the present technology includes the semiconductor device according to the first to third embodiments according to the present technology, unless there is a technical contradiction. The contents described in the column of are applicable as they are.

＜６．第５の実施形態（電子機器の例）＞
本技術に係る第５の実施形態の電子機器は、本技術に係る第１の実施形態〜第４の実施形態の半導体装置のうち、いずれか一つ実施形態の半導体装置が搭載された電子機器である。 <6. Fifth Embodiment (Example of electronic device)>
The electronic device of the fifth embodiment according to the present technology is an electronic device on which the semiconductor device of any one of the first to fourth embodiments according to the present technology is mounted. Is.

＜７．本技術を適用した半導体装置の使用例＞
図１６は、半導体装置の一例であるイメージセンサ（固体撮像装置）としての本技術に係る第１〜第４の実施形態の半導体装置の使用例を示す図である。 <7. Example of using a semiconductor device to which this technology is applied>
FIG. 16 is a diagram showing an example of using the semiconductor device of the first to fourth embodiments according to the present technology as an image sensor (solid-state image sensor) which is an example of the semiconductor device.

上述した第１〜第４の実施形態の半導体装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図１６に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第１０の実施形態の電子機器）に、第１〜第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 The semiconductor device of the first to fourth embodiments described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray, as described below. .. That is, as shown in FIG. 16, for example, the field of appreciation for taking an image used for appreciation, the field of transportation, the field of home appliances, the field of medical / healthcare, the field of security, the field of beauty, and sports. (For example, the electronic device of the tenth embodiment described above) may be a semiconductor device of any one of the first to fourth embodiments. it can.

具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１〜第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 Specifically, in the field of appreciation, for example, the first to fourth implementations are applied to devices for taking images to be used for appreciation, such as digital cameras, smartphones, and mobile phones with camera functions. The semiconductor device of any one of the embodiments can be used.

交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１〜第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of traffic, for example, in-vehicle sensors that photograph the front, rear, surroundings, inside of a vehicle, etc., and monitor traveling vehicles and roads for safe driving such as automatic stop and recognition of the driver's condition. Use the semiconductor device of any one of the first to fourth embodiments as a device used for traffic such as a surveillance camera and a distance measuring sensor for measuring distance between vehicles. Can be done.

家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１〜第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of home appliances, for example, devices used for home appliances such as television receivers, refrigerators, and air conditioners in order to photograph a user's gesture and operate the device according to the gesture. The semiconductor device of any one of the fourth embodiments can be used.

医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１〜第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of medical / healthcare, the first to fourth implementations are applied to devices used for medical treatment and healthcare, such as endoscopes and devices that perform angiography by receiving infrared light. The semiconductor device of any one of the embodiments can be used.

セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１〜第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of security, for example, a device used for security such as a surveillance camera for crime prevention and a camera for personal authentication is used as a semiconductor according to any one of the first to fourth embodiments. The device can be used.

美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１〜第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of cosmetology, for example, a skin measuring device for photographing the skin, a microscope for photographing the scalp, and other devices used for cosmetology are equipped with any one of the first to fourth embodiments. A form of semiconductor device can be used.

スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラプルカメラ等の、スポーツの用に供される装置に、第１〜第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of sports, for example, a semiconductor device according to any one of the first to fourth embodiments is used as a device used for sports such as an action camera and a wearable camera for sports applications. Can be used.

農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１〜第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。 In the field of agriculture, for example, a semiconductor device according to any one of the first to fourth embodiments is used as a device used for agriculture such as a camera for monitoring the state of a field or a crop. Can be used.

次に、本技術に係る第１〜第４の実施形態の半導体装置の使用例を具体的に説明する。例えば、上述で説明をした第１〜第４の実施形態のいずれか１つの実施形態の半導体装置は、固体撮像装置として用いられる。具体的には、固体撮像装置１０１として、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１７に、その一例として、電子機器１０２（カメラ）の概略構成を示す。この電子機器１０２は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像装置１０１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像装置１０１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。 Next, an example of using the semiconductor device according to the first to fourth embodiments according to the present technology will be specifically described. For example, the semiconductor device of any one of the first to fourth embodiments described above is used as a solid-state image sensor. Specifically, the solid-state imaging device 101 can be applied to all types of electronic devices having an imaging function, such as a camera system such as a digital still camera or a video camera, or a mobile phone having an imaging function. FIG. 17 shows a schematic configuration of the electronic device 102 (camera) as an example. The electronic device 102 is, for example, a video camera capable of capturing a still image or a moving image, and drives a solid-state image sensor 101, an optical system (optical lens) 310, a shutter device 311 and a solid-state image sensor 101 and a shutter device 311. It has a drive unit 313 and a signal processing unit 312.

光学系３１０は、被写体からの像光（入射光）を固体撮像装置１０１の画素部１０１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像装置１０１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像装置１０１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像装置１０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄｏｕｔは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。 The optical system 310 guides the image light (incident light) from the subject to the pixel portion 101a of the solid-state image sensor 101. The optical system 310 may be composed of a plurality of optical lenses. The shutter device 311 controls the light irradiation period and the light blocking period of the solid-state image sensor 101. The drive unit 313 controls the transfer operation of the solid-state image sensor 101 and the shutter operation of the shutter device 311. The signal processing unit 312 performs various signal processing on the signal output from the solid-state image sensor 101. The video signal Dout after signal processing is stored in a storage medium such as a memory, or is output to a monitor or the like.

＜８．内視鏡手術システムへの応用例＞
本技術は、様々な製品へ応用することができる。例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。 <8. Application example to endoscopic surgery system>
This technology can be applied to various products. For example, the technique according to the present disclosure (the present technique) may be applied to an endoscopic surgery system.

図１８は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。 FIG. 18 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique according to the present disclosure (the present technique) can be applied.

図１８では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。 FIG. 18 shows a surgeon (doctor) 11131 performing surgery on patient 11132 on patient bed 11133 using the endoscopic surgery system 11000. As shown, the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100. , A cart 11200 equipped with various devices for endoscopic surgery.

内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。 The endoscope 11100 is composed of a lens barrel 11101 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101. In the illustrated example, the endoscope 11100 configured as a so-called rigid mirror having a rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. Good.

鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。 An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101. A light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101 to be an objective. It is irradiated toward the observation target in the body cavity of the patient 11132 through the lens. The endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.

カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。 An optical system and an image sensor are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the image sensor by the optical system. The observation light is photoelectrically converted by the image sensor, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated. The image signal is transmitted as RAW data to the camera control unit (CCU: Camera Control Unit) 11201.

ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。 The CCU11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal for displaying an image based on the image signal, such as development processing (demosaic processing).

表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。 The display device 11202 displays an image based on the image signal processed by the CCU 11201 under the control of the CCU 11201.

光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。 The light source device 11203 is composed of, for example, a light source such as an LED (Light Emitting Diode), and supplies irradiation light for photographing an operating part or the like to the endoscope 11100.

入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。 The input device 11204 is an input interface to the endoscopic surgery system 11000. The user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204. For example, the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.

処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。 The treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for cauterizing, incising, sealing a blood vessel, or the like of a tissue. The pneumoperitoneum device 11206 uses a gas in the pneumoperitoneum tube 11111 to inflate the body cavity of the patient 11132 for the purpose of securing the field of view by the endoscope 11100 and securing the work space of the operator. To send. Recorder 11207 is a device capable of recording various information related to surgery. The printer 11208 is a device capable of printing various information related to surgery in various formats such as text, images, and graphs.

なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。 The light source device 11203 that supplies the irradiation light to the endoscope 11100 when photographing the surgical site can be composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof. When a white light source is configured by combining RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out. Further, in this case, the laser light from each of the RGB laser light sources is irradiated to the observation target in a time-division manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to correspond to each of RGB. It is also possible to capture the image in a time-division manner. According to this method, a color image can be obtained without providing a color filter on the image sensor.

また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。 Further, the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals. By controlling the drive of the image sensor of the camera head 11102 in synchronization with the timing of changing the light intensity to acquire an image in a time-divided manner and synthesizing the image, so-called high dynamic without blackout and overexposure. Range images can be generated.

また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。 Further, the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation. In special light observation, for example, by utilizing the wavelength dependence of light absorption in body tissue to irradiate light in a narrow band as compared with the irradiation light (that is, white light) in normal observation, the surface layer of the mucous membrane. A so-called narrow band imaging (Narrow Band Imaging) is performed in which a predetermined tissue such as a blood vessel is photographed with high contrast. Alternatively, in the special light observation, fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating with excitation light. In fluorescence observation, the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected. It is possible to obtain a fluorescence image by irradiating excitation light corresponding to the fluorescence wavelength of the reagent. The light source device 11203 may be configured to be capable of supplying narrow band light and / or excitation light corresponding to such special light observation.

図１９は、図１８に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。 FIG. 19 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU11201 shown in FIG.

カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。 The camera head 11102 includes a lens unit 11401, an imaging unit 11402, a driving unit 11403, a communication unit 11404, and a camera head control unit 11405. CCU11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413. The camera head 11102 and CCU11201 are communicatively connected to each other by a transmission cable 11400.

レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。 The lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101. The observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and incident on the lens unit 11401. The lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.

撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。 The image pickup unit 11402 is composed of an image pickup element. The image sensor constituting the image pickup unit 11402 may be one (so-called single plate type) or a plurality (so-called multi-plate type). When the image pickup unit 11402 is composed of a multi-plate type, for example, each image pickup element may generate an image signal corresponding to each of RGB, and a color image may be obtained by synthesizing them. Alternatively, the image pickup unit 11402 may be configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to 3D (Dimensional) display, respectively. The 3D display enables the operator 11131 to more accurately grasp the depth of the biological tissue in the surgical site. When the image pickup unit 11402 is composed of a multi-plate type, a plurality of lens units 11401 may be provided corresponding to each image pickup element.

また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。 Further, the imaging unit 11402 does not necessarily have to be provided on the camera head 11102. For example, the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.

駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。 The drive unit 11403 is composed of an actuator, and moves the zoom lens and the focus lens of the lens unit 11401 by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the imaging unit 11402 can be adjusted as appropriate.

通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。 The communication unit 11404 is configured by a communication device for transmitting and receiving various types of information to and from the CCU11201. The communication unit 11404 transmits the image signal obtained from the image pickup unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.

また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。 Further, the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405. The control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image, and the like. Contains information about the condition.

なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。 The imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. Good. In the latter case, the endoscope 11100 is equipped with a so-called AE (Auto Exposure) function, an AF (Auto Focus) function, and an AWB (Auto White Balance) function.

カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。 The camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.

通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。 The communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102. The communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.

また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。 Further, the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102. Image signals and control signals can be transmitted by telecommunications, optical communication, or the like.

画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。 The image processing unit 11412 performs various image processing on the image signal which is the RAW data transmitted from the camera head 11102.

制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。 The control unit 11413 performs various controls related to the imaging of the surgical site and the like by the endoscope 11100 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.

また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。 Further, the control unit 11413 causes the display device 11202 to display the captured image in which the surgical unit or the like is reflected, based on the image signal that has been image-processed by the image processing unit 11412. At this time, the control unit 11413 may recognize various objects in the captured image by using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edge of an object included in the captured image to remove surgical tools such as forceps, a specific biological part, bleeding, and mist when using the energy treatment tool 11112. Can be recognized. When displaying the captured image on the display device 11202, the control unit 11413 may superimpose and display various surgical support information on the image of the surgical unit by using the recognition result. By superimposing and displaying the surgical support information and presenting it to the surgeon 11131, it is possible to reduce the burden on the surgeon 11131 and to allow the surgeon 11131 to proceed with the surgery reliably.

カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。 The transmission cable 11400 connecting the camera head 11102 and CCU11201 is an electric signal cable corresponding to electric signal communication, an optical fiber corresponding to optical communication, or a composite cable thereof.

ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。 Here, in the illustrated example, the communication is performed by wire using the transmission cable 11400, but the communication between the camera head 11102 and the CCU11201 may be performed wirelessly.

以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、本技術に係る半導体装置の一例である固体撮像装置は、撮像部１０４０２に適用することができる。内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に本開示に係る技術を適用することにより、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等の性能や品質を向上させることができる。 The example of the endoscopic surgery system to which the technique according to the present disclosure can be applied has been described above. The technique according to the present disclosure can be applied to the endoscope 11100, the camera head 11102 (imaging unit 11402), and the like among the configurations described above. Specifically, the solid-state image sensor, which is an example of the semiconductor device according to the present technology, can be applied to the image pickup unit 10402. By applying the technique according to the present disclosure to the endoscope 11100, the camera head 11102 (imaging unit 11402), etc., the performance and quality of the endoscope 11100, the camera head 11102 (imaging unit 11402), etc. are improved. Can be made to.

ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。 Here, the endoscopic surgery system has been described as an example, but the technique according to the present disclosure may be applied to other, for example, a microscopic surgery system.

＜９．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。 <9. Application example to mobile>
The technology according to the present disclosure (the present technology) can be applied to various products. For example, the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.

図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 FIG. 20 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。 The vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001. In the example shown in FIG. 20, the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050. Further, as a functional configuration of the integrated control unit 12050, a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown.

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。 The drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs. For example, the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。 The body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs. For example, the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps. In this case, the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches. The body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。 The vehicle exterior information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000. For example, the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030. The vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image. The vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or characters on the road surface based on the received image.

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。 The imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received. The image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。 The in-vehicle information detection unit 12040 detects information in the vehicle. For example, a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040. The driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。 The microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit. A control command can be output to 12010. For example, the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. It is possible to perform cooperative control for the purpose of.

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。 Further, the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。 Further, the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030. For example, the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs coordinated control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。 The audio-image output unit 12052 transmits an output signal of at least one of audio and an image to an output device capable of visually or audibly notifying the passenger of the vehicle or the outside of the vehicle. In the example of FIG. 20, an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices. The display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.

図２１は、撮像部１２０３１の設置位置の例を示す図である。 FIG. 21 is a diagram showing an example of an installation position of the imaging unit 12031.

図２１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。 In FIG. 21, the vehicle 12100 has image pickup units 12101, 12102, 12103, 12104, 12105 as the image pickup unit 12031.

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。 The imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as, for example, the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100. The imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100. The imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100. The imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100. The images in front acquired by the imaging units 12101 and 12105 are mainly used for detecting a preceding vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.

なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。 Note that FIG. 21 shows an example of the photographing range of the imaging units 12101 to 12104. The imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose, the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively, and the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103. The imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。 At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information. For example, at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。 For example, the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100). By obtaining, it is possible to extract as the preceding vehicle a three-dimensional object that is the closest three-dimensional object on the traveling path of the vehicle 12100 and that travels in substantially the same direction as the vehicle 12100 at a predetermined speed (for example, 0 km / h or more). it can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle runs autonomously without depending on the operation of the driver.

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。 For example, the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。 At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays. For example, the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104. Such pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine. When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian. The display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.

以上、本開示に係る技術（本技術）が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、本技術に係る半導体装置の一例である固体撮像装置は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１の性能や品質を向上させることができる。 The example of the vehicle control system to which the technology (the present technology) according to the present disclosure can be applied has been described above. The technique according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above. Specifically, the solid-state image sensor, which is an example of the semiconductor device according to the present technology, can be applied to the image pickup unit 12031. By applying the technique according to the present disclosure to the imaging unit 12031, the performance and quality of the imaging unit 12031 can be improved.

なお、本技術は、上述した実施形態及び使用例並びに応用例に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。 The present technology is not limited to the above-described embodiments, usage examples, and application examples, and various changes can be made without departing from the gist of the present technology.

また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。 Further, the effects described in the present specification are merely examples and are not limited, and other effects may be obtained.

また、本技術は、以下のような構成も取ることができる。
［１］
基板と、該基板に接合された少なくとも１つのチップと、を備え、
該基板が、該少なくとも１つのチップと接合する第１接合面を有し、
該少なくとも１つのチップが、該基板と接合する第２接合面を有し、
該第１接合面に第１ダミーメタルが配され、
該第２接合面に第２ダミーメタルが配され、
該第１ダミーメタルの一部と該第２ダミーメタルの一部とが、該第１接合面及び該第２接合面を介して連結してチェーン構造を形成して、
該第１ダミーメタル又は該第２ダミーメタルが、該基板又は該少なくとも１つのチップに形成されて外部端子と接続する接続部と、電気的に接続されている、半導体装置。
［２］
前記チェーン構造が、連結された１つの該第１ダミーメタルと１つの該第２ダミーメタルとを繰り返し単位として構成される、［１］に記載の半導体装置。
［３］
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有する、［１］又は［２］に記載の半導体装置。
［４］
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
前記複数のセグメントのうち、少なくとも第１セグメントは、前記外部端子と接続する前記接続部と電気的に接続され、
該複数のセグメントのうち、少なくとも第２セグメントは、前記外部端子と接続する前記接続部以外の接続部と電気的に接続されている、［１］から［３］のいずれか１つに記載の半導体装置。
［５］
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
該複数のセグメントの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なる、［１］から［４］のいずれか１つに記載の半導体装置。
［６］
前記第１ダミーメタルの数及び／又は前記第２ダミーメタルの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なる、［１］から［５］のいずれか１つに記載の半導体装置。
［７］
前記チェーン構造が、前記基板を平面視したときの前記基板の周辺領域に対応する前記基板の前記第１接合面と、前記基板の該周辺領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、［１］から［６］のいずれか１つに記載の半導体装置。
［８］
前記チェーン構造が、前記基板を平面視したときの前記基板の平面の４象限のうち、少なくとも１つの象限に対応する前記基板の前記第１接合面と、前記基板の該平面の該少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、［１］から［７］のいずれか１つに記載の半導体装置。
［９］
前記チェーン構造が、前記基板を平面視したときの前記基板の中央領域に対応する前記基板の前記第１接合面と、前記基板の該中央領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、［１］から［８］のいずれか１つに記載の半導体装置。
［１０］
前記チェーン構造が、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸している、［１］から［９］のいずれか１つに記載の半導体装置。
［１１］
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
前記複数のセグメントのそれぞれが、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸している、［１］から［１０］のいずれか１つに記載の半導体装置。
［１２］
前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの周辺領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該周辺領域に対応する前記基板の前記第１接合面とに形成されている、［１］から［１１］のいずれか１つに記載の半導体装置。
［１３］
前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つの平面の４象限のうち、少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該平面の該少なくとも１つの象限に対応する前記基板の前記第１接合面とに形成されている、［１］から［１２］のいずれか１つに記載の半導体装置。
［１４］
前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの中央領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該中央領域に対応する前記基板の前記第１接合面とに形成されている、［１］から［１３］のいずれか１つに記載の半導体装置。
［１５］
前記チェーン構造が、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つの略中心部から放射線状に延伸している、［１］から［１４］のいずれか１つに記載の半導体装置。
［１６］
前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
前記複数のセグメントのそれぞれが、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つのチップの略中心部から放射線状に延伸している、［１］から［１５］のいずれか１つに記載の半導体装置。
［１７］
前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルの形状が矩形状である、［１］から［１６］のいずれか１つに記載の半導体装置。
［１８］
前記第１ダミーメタル及び前記第２ダミーメタルを平面視したときに、前記第１ダミーメタルの一部と前記第２ダミーメタルの一部とが連結した連結部の形状と、前記第１ダミーメタルの非連結部の形状及び／又は前記第２ダミーメタルの非連結部の形状とが互いに異なる、［１］から［１７］のいずれか１つに記載の半導体装置。
［１９］
前記第１ダミーメタルの平面視の面積と前記第２ダミーメタルの平面視の面積とが互いに異なる、［１］から［１８］のいずれか１つに記載の半導体装置。
［２０］
前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルが曲部を有する、［１］から［１９］のいずれか１つに記載の半導体装置。
［２１］
［１］から［２０］のいずれか１つに記載の半導体装置が搭載された、電子機器。 In addition, the present technology can also have the following configurations.
[1]
A substrate and at least one chip bonded to the substrate.
The substrate has a first bonding surface that is bonded to the at least one chip.
The at least one chip has a second bonding surface to be bonded to the substrate.
A first dummy metal is arranged on the first joint surface, and the first dummy metal is arranged.
A second dummy metal is arranged on the second joint surface, and the second dummy metal is arranged.
A part of the first dummy metal and a part of the second dummy metal are connected via the first joint surface and the second joint surface to form a chain structure.
A semiconductor device in which the first dummy metal or the second dummy metal is electrically connected to a connection portion formed on the substrate or the at least one chip and connected to an external terminal.
[2]
The semiconductor device according to [1], wherein the chain structure is composed of one connected first dummy metal and one second dummy metal as a repeating unit.
[3]
The semiconductor device according to [1] or [2], wherein the chain structure has a structure formed by being divided into a plurality of segments.
[4]
The chain structure has a structure in which the chain structure is divided into a plurality of segments.
Of the plurality of segments, at least the first segment is electrically connected to the connection portion connected to the external terminal.
The invention according to any one of [1] to [3], wherein at least the second segment of the plurality of segments is electrically connected to a connection portion other than the connection portion connected to the external terminal. Semiconductor device.
[5]
The chain structure has a structure in which the chain structure is divided into a plurality of segments.
The semiconductor device according to any one of [1] to [4], wherein the number of the plurality of segments varies depending on the place where the chain structure is formed in the substrate and in the at least one chip.
[6]
The number of the first dummy metal and / or the number of the second dummy metal varies depending on the place where the chain structure is formed in the substrate and in the at least one chip, [1] to [5]. The semiconductor device according to any one of the above.
[7]
The chain structure corresponds to the peripheral region of the substrate when the substrate is viewed in a plan view, and the first joint surface of the substrate and the second junction of the at least one chip corresponding to the peripheral region of the substrate. The semiconductor device according to any one of [1] to [6], which is formed on a surface.
[8]
The chain structure corresponds to at least one quadrant of the four quadrants of the plane of the substrate when the substrate is viewed in a plan view. The first joint surface of the substrate and at least one of the planes of the substrate. The semiconductor device according to any one of [1] to [7], which is formed on the second joint surface of the at least one chip corresponding to a quadrant.
[9]
The chain structure corresponds to the central region of the substrate when the substrate is viewed in a plan view, and the first joint surface of the substrate and the second junction of the at least one chip corresponding to the central region of the substrate. The semiconductor device according to any one of [1] to [8], which is formed on a surface.
[10]
The semiconductor device according to any one of [1] to [9], wherein the chain structure extends radially from a substantially central portion of the substrate when the substrate is viewed in a plan view.
[11]
The chain structure has a structure in which the chain structure is divided into a plurality of segments.
The semiconductor device according to any one of [1] to [10], wherein each of the plurality of segments extends radially from a substantially central portion of the substrate when the substrate is viewed in a plan view.
[12]
The chain structure corresponds to the peripheral region of the at least one chip when the at least one chip is viewed in a plan view, and the second joint surface of the at least one chip and the peripheral region of the at least one chip. The semiconductor device according to any one of [1] to [11], which is formed on the first joint surface of the corresponding substrate.
[13]
The chain structure has the second joint surface of the at least one chip corresponding to at least one quadrant among the four quadrants of the at least one plane when the at least one chip is viewed in a plane, and the at least one. The semiconductor device according to any one of [1] to [12], which is formed on the first joint surface of the substrate corresponding to the at least one quadrant of the plane of the chip.
[14]
The chain structure corresponds to the central region of the at least one chip when the at least one chip is viewed in a plan view, and the second joint surface of the at least one chip and the central region of the at least one chip. The semiconductor device according to any one of [1] to [13], which is formed on the first joint surface of the corresponding substrate.
[15]
The semiconductor device according to any one of [1] to [14], wherein the chain structure extends radially from the at least one substantially central portion when the at least one chip is viewed in a plan view. ..
[16]
The chain structure has a structure in which the chain structure is divided into a plurality of segments.
Each of the plurality of segments is any one of [1] to [15] extending radially from the substantially central portion of the at least one chip when the at least one chip is viewed in a plan view. The semiconductor device described in 1.
[17]
Any of [1] to [16], wherein the shape of the first dummy metal and / or the second dummy metal is rectangular when the first dummy metal and / or the second dummy metal is viewed in a plan view. The semiconductor device according to one.
[18]
When the first dummy metal and the second dummy metal are viewed in a plan view, the shape of the connecting portion in which a part of the first dummy metal and a part of the second dummy metal are connected, and the first dummy metal. The semiconductor device according to any one of [1] to [17], wherein the shape of the non-connecting portion and / or the shape of the non-connecting portion of the second dummy metal is different from each other.
[19]
The semiconductor device according to any one of [1] to [18], wherein the area of the first dummy metal in a plan view and the area of the second dummy metal in a plan view are different from each other.
[20]
Any one of [1] to [19], wherein the first dummy metal and / or the second dummy metal has a curved portion when the first dummy metal and / or the second dummy metal is viewed in a plan view. The semiconductor device described in 1.
[21]
An electronic device equipped with the semiconductor device according to any one of [1] to [20].

１（１−１、１−２、１−３）・・・第１ダミーメタル、
２（２−１、２−２）・・・第２ダミーメタル、
１０１（１０１ｂ−１、１０１ｂ−２）、１０２（１０２ａ、１０２ｂ、１０２ｃ）、１０８（１０８−１、１０８−２、１０８−３、１０８−４）、１１０、１１１、１１３ａ、１１３ｂ（１１３ｂ−１、１１３ｂ−２、１１３ｂ−３、１１３ｂ−４）、１１３ｃ（１１３ｃ−１、１１３ｃ−２、１１３ｃ−３、１１３ｃ−４、１１３ｃ−５、１１３ｄ−１、１１３ｄ−２）、１１４（１１４ａ−１、１１４ａ−２、１１４ａ−３、１１４ｂ−１、１１４ｂ−２、１１４ｂ−３、１１４ｃ）、１１５ｂ、１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ・・・チェーン構造、
５０１ｂ、５０５（５０５ａ、５０５ｂ、５０５ｃ）、５０７（５０７ａ、５０７ｂ、５０７ｃ）、５０９（５０９ａ、５０９ｂ、５０９ｃ）、５１０、５１１、５１３（５１３ａ、５１３ｂ、５１３ｃ、５１３ｄ）、５１４（５１４ａ、５１４ｂ、５１４ｃ、５１４ｄ）、１００３−１（１００３ａ−１、１００３ｂ−１、１００３ｃ−１）・・・基板（センサ基板）、
６０１ｂ、６０５（６０５ａ、６０５ｂ、６０５ｃ）、６０７（６０７ａ、６０７ｂ、６０７ｃ）、６０９（６０９ａ、６０９ｂ、６０９ｃ）、６１０、６１１、６１４（６１４ａ、６１４ｂ、６１４ｃ）、１００４−２、１００６−２、１００８−２・・・第１チップ、
７０１ｂ、７１０、７１１、７１４（７１４ａ、７１４ｂ、７１４ｃ）・・・第２チップ、
８１４（８１４ａ、８１４ｂ、８１４ｃ）・・・第３チップ、
１００１、１００５（１００５ａ、１００５ｂ、１００５ｃ）、１００７（１００７ａ、１００７ｂ、１００７ｃ）、１００９（１００９ａ、１００９ｂ、１００９ｃ）、１０１０、１０１１、１０１３（１０１３ａ、１０１３ｂ、１０１３ｃ、１０１３ｄ）、１０１４（１０１４ａ、１０１４ｂ、１０１４ｃ、１０１４ｄ）・・・半導体装置（固体撮像装置）。
1 (1-1, 1-2, 1-3) ... 1st dummy metal,
2 (2-1, 2-2) ... 2nd dummy metal,
101 (101b-1, 101b-2), 102 (102a, 102b, 102c), 108 (108-1, 108-2, 108-3, 108-4), 110, 111, 113a, 113b (113b-1) , 113b-2, 113b-3, 113b-4), 113c (113c-1, 113c-2, 113c-3, 113c-4, 113c-5, 113d-1, 113d-2), 114 (114a-1) , 114a-2, 114a-3, 114b-1, 114b-2, 114b-3, 114c), 115b, 120a, 120b, 120c, 120d ... Chain structure,
501b, 505 (505a, 505b, 505c), 507 (507a, 507b, 507c), 509 (509a, 509b, 509c), 510, 511, 513 (513a, 513b, 513c, 513d), 514 (514a, 514b, 514c, 514d), 1003-1 (1003a-1, 1003b-1, 1003c-1) ... substrate (sensor substrate),
601b, 605 (605a, 605b, 605c), 607 (607a, 607b, 607c), 609 (609a, 609b, 609c), 610, 611, 614 (614a, 614b, 614c), 1004-2, 1006-2, 1008-2 ... 1st chip,
701b, 710, 711, 714 (714a, 714b, 714c) ... Second chip,
814 (814a, 814b, 814c) ... Third chip,
1001, 1005 (1005a, 1005b, 1005c), 1007 (1007a, 1007b, 1007c), 1009 (1009a, 1009b, 1009c), 1010, 1011, 1013 (1013a, 1013b, 1013c, 1013d), 1014 (1014a, 1014b, 1014c, 1014d) ... Semiconductor device (solid-state image sensor).

Claims (20)

基板と、該基板に接合された少なくとも１つのチップと、を備え、
該基板が、該少なくとも１つのチップと接合する第１接合面を有し、
該少なくとも１つのチップが、該基板と接合する第２接合面を有し、
該第１接合面に第１ダミーメタルが配され、
該第２接合面に第２ダミーメタルが配され、
該第１ダミーメタルの一部と該第２ダミーメタルの一部とが、該第１接合面及び該第２接合面を介して連結してチェーン構造を形成して、
該第１ダミーメタル又は該第２ダミーメタルが、該基板又は該少なくとも１つのチップに形成されて外部端子と接続する接続部と、電気的に接続されている、半導体装置。 A substrate and at least one chip bonded to the substrate.
The substrate has a first bonding surface that is bonded to the at least one chip.
The at least one chip has a second bonding surface to be bonded to the substrate.
A first dummy metal is arranged on the first joint surface, and the first dummy metal is arranged.
A second dummy metal is arranged on the second joint surface, and the second dummy metal is arranged.
A part of the first dummy metal and a part of the second dummy metal are connected via the first joint surface and the second joint surface to form a chain structure.
A semiconductor device in which the first dummy metal or the second dummy metal is electrically connected to a connection portion formed on the substrate or the at least one chip and connected to an external terminal. 前記チェーン構造が、連結された１つの該第１ダミーメタルと１つの該第２ダミーメタルとを繰り返し単位として構成される、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the chain structure comprises one connected first dummy metal and one second dummy metal as a repeating unit. 前記チェーン構造が、複数のセグメントに分割されて構成された構造を有する、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the chain structure has a structure in which the chain structure is divided into a plurality of segments. 前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
前記複数のセグメントのうち、少なくとも第１セグメントは、前記外部端子と接続する前記接続部と電気的に接続され、
該複数のセグメントのうち、少なくとも第２セグメントは、前記外部端子と接続する前記接続部以外の接続部と電気的に接続されている、請求項１に記載の半導体装置。 The chain structure has a structure in which the chain structure is divided into a plurality of segments.
Of the plurality of segments, at least the first segment is electrically connected to the connection portion connected to the external terminal.
The semiconductor device according to claim 1, wherein at least the second segment of the plurality of segments is electrically connected to a connection portion other than the connection portion connected to the external terminal. 前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
該複数のセグメントの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なる、請求項１に記載の半導体装置。 The chain structure has a structure in which the chain structure is divided into a plurality of segments.
The semiconductor device according to claim 1, wherein the number of the plurality of segments varies depending on the place where the chain structure is formed in the substrate and in the at least one chip. 前記第１ダミーメタルの数及び／又は前記第２ダミーメタルの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なる、請求項１に記載の半導体装置。 The semiconductor according to claim 1, wherein the number of the first dummy metal and / or the number of the second dummy metal varies depending on the place where the chain structure is formed in the substrate and in the at least one chip. apparatus. 前記チェーン構造が、前記基板を平面視したときの前記基板の周辺領域に対応する前記基板の前記第１接合面と、前記基板の該周辺領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、請求項１に記載の半導体装置。 The chain structure corresponds to the peripheral region of the substrate when the substrate is viewed in a plan view, and the first joint surface of the substrate and the second junction of the at least one chip corresponding to the peripheral region of the substrate. The semiconductor device according to claim 1, which is formed on a surface. 前記チェーン構造が、前記基板を平面視したときの前記基板の平面の４象限のうち、少なくとも１つの象限に対応する前記基板の前記第１接合面と、前記基板の該平面の該少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、請求項１に記載の半導体装置。 The chain structure corresponds to at least one quadrant of the four quadrants of the plane of the substrate when the substrate is viewed in a plan view. The first joint surface of the substrate and at least one of the planes of the substrate. The semiconductor device according to claim 1, which is formed on the second joint surface of the at least one chip corresponding to a quadrant. 前記チェーン構造が、前記基板を平面視したときの前記基板の中央領域に対応する前記基板の前記第１接合面と、前記基板の該中央領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、請求項１に記載の半導体装置。 The chain structure corresponds to the central region of the substrate when the substrate is viewed in a plan view, and the first joint surface of the substrate and the second junction of the at least one chip corresponding to the central region of the substrate. The semiconductor device according to claim 1, which is formed on a surface. 前記チェーン構造が、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸している、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the chain structure extends radially from a substantially central portion of the substrate when the substrate is viewed in a plan view. 前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
前記複数のセグメントのそれぞれが、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸している、請求項１に記載の半導体装置。 The chain structure has a structure in which the chain structure is divided into a plurality of segments.
The semiconductor device according to claim 1, wherein each of the plurality of segments extends radially from a substantially central portion of the substrate when the substrate is viewed in a plan view. 前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの周辺領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該周辺領域に対応する前記基板の前記第１接合面とに形成されている、請求項１に記載の半導体装置。 The chain structure corresponds to the peripheral region of the at least one chip when the at least one chip is viewed in a plan view, and the second joint surface of the at least one chip and the peripheral region of the at least one chip. The semiconductor device according to claim 1, which is formed on the first joint surface of the corresponding substrate. 前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つの平面の４象限のうち、少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該平面の該少なくとも１つの象限に対応する前記基板の前記第１接合面とに形成されている、請求項１に記載の半導体装置。 The chain structure has the second joint surface of the at least one chip corresponding to at least one quadrant among the four quadrants of the at least one plane when the at least one chip is viewed in a plane, and the at least one. The semiconductor device according to claim 1, which is formed on the first joint surface of the substrate corresponding to the at least one quadrant of the plane of the chip. 前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの中央領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該中央領域に対応する前記基板の前記第１接合面とに形成されている、請求項１に記載の半導体装置。 The chain structure corresponds to the central region of the at least one chip when the at least one chip is viewed in a plan view, and the second joint surface of the at least one chip and the central region of the at least one chip. The semiconductor device according to claim 1, which is formed on the first joint surface of the corresponding substrate. 前記チェーン構造が、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つの略中心部から放射線状に延伸している、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the chain structure extends radially from the at least one substantially central portion when the at least one chip is viewed in a plan view. 前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
前記複数のセグメントのそれぞれが、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つのチップの略中心部から放射線状に延伸している、請求項１に記載の半導体装置。 The chain structure has a structure in which the chain structure is divided into a plurality of segments.
The semiconductor device according to claim 1, wherein each of the plurality of segments extends radially from a substantially central portion of the at least one chip when the at least one chip is viewed in a plan view. 前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルの形状が矩形状である、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the shape of the first dummy metal and / or the second dummy metal is rectangular when the first dummy metal and / or the second dummy metal is viewed in a plan view. 前記第１ダミーメタル及び前記第２ダミーメタルを平面視したときに、前記第１ダミーメタルの一部と前記第２ダミーメタルの一部とが連結した連結部の形状と、前記第１ダミーメタルの非連結部の形状及び／又は前記第２ダミーメタルの非連結部の形状とが互いに異なる、請求項１に記載の半導体装置。 When the first dummy metal and the second dummy metal are viewed in a plan view, the shape of the connecting portion in which a part of the first dummy metal and a part of the second dummy metal are connected, and the first dummy metal. The semiconductor device according to claim 1, wherein the shape of the non-connecting portion and / or the shape of the non-connecting portion of the second dummy metal are different from each other. 前記第１ダミーメタルの平面視の面積と前記第２ダミーメタルの平面視の面積とが互いに異なる、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the area of the first dummy metal in a plan view and the area of the second dummy metal in a plan view are different from each other. 請求項１に記載の半導体装置が搭載された、電子機器。

An electronic device equipped with the semiconductor device according to claim 1.
JP2019203726A 2019-11-11 2019-11-11 Semiconductor device and electronic device Pending JP2021077776A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019203726A JP2021077776A (en) 2019-11-11 2019-11-11 Semiconductor device and electronic device
PCT/JP2020/038608 WO2021095420A1 (en) 2019-11-11 2020-10-13 Semiconductor device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019203726A JP2021077776A (en) 2019-11-11 2019-11-11 Semiconductor device and electronic device

Publications (1)

Publication Number Publication Date
JP2021077776A true JP2021077776A (en) 2021-05-20

Family

ID=75898228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019203726A Pending JP2021077776A (en) 2019-11-11 2019-11-11 Semiconductor device and electronic device

Country Status (2)

Country Link
JP (1) JP2021077776A (en)
WO (1) WO2021095420A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145329A1 (en) * 2022-01-27 2023-08-03 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5696513B2 (en) * 2011-02-08 2015-04-08 ソニー株式会社 SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
TWI747805B (en) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 Imaging device, manufacturing method, and electronic equipment
CN108701697B (en) * 2016-03-30 2022-12-16 索尼公司 Solid-state image sensor, method for manufacturing solid-state image sensor, and electronic apparatus
JP2018101699A (en) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device, method of manufacturing the same, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145329A1 (en) * 2022-01-27 2023-08-03 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device

Also Published As

Publication number Publication date
WO2021095420A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
JPWO2019087764A1 (en) Back-illuminated solid-state image sensor, back-illuminated solid-state image sensor manufacturing method, image sensor, and electronic equipment
WO2021131388A1 (en) Solid-state imaging device, method for producing solid-state imaging device, and electronic device
JPWO2019155841A1 (en) Solid-state image sensor and image sensor
JPWO2019150981A1 (en) Solid-state image sensor, its manufacturing method, and electronic equipment
JP2019040893A (en) Solid-state imaging device and manufacturing method thereof, and electronic apparatus
JP2023164552A (en) Solid-state imaging device and electronic device
US20230103730A1 (en) Solid-state imaging device
WO2021095420A1 (en) Semiconductor device and electronic device
WO2021100332A1 (en) Semiconductor device, solid-state image capturing device, and electronic device
WO2020195564A1 (en) Imaging device
TWI818973B (en) Solid imaging components and imaging devices
US20210111213A1 (en) Imaging device
WO2019188131A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2022102278A1 (en) Solid-state imaging apparatus and electronic device
WO2021049302A1 (en) Imaging device, electronic apparatus, and manufacturing method
JP2021190440A (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
WO2020100697A1 (en) Solid-state imaging element, solid-state imaging device and electronic device
US11862662B2 (en) Image device
WO2021215299A1 (en) Imaging element and imaging device
WO2020235148A1 (en) Semiconductor device and electronic apparatus
WO2021172176A1 (en) Solid-state imaging device and electronic apparatus
US20240038807A1 (en) Solid-state imaging device
WO2022138097A1 (en) Solid-state imaging device and method for manufacturing same
WO2020100709A1 (en) Solid state imaging device and electronic instrument
WO2019230243A1 (en) Imaging device