JP2021072397A - 固体撮像装置及び電子機器 - Google Patents

Abstract

【課題】感度の異なる画素に対して効率的に配線をレイアウトする。【解決手段】実施形態に係る固体撮像装置は、繰り返しの最小単位となる単位画素が行列状に複数配置する画素アレイ部と、前記画素アレイ部に対して行方向に延在し、前記単位画素に接続された複数の配線と、前記複数の配線に接続され、各配線に接続された前記単位画素に当該配線を介して駆動信号を供給する駆動回路とを備え、前記単位画素は、互いに入射光に対する感度が異なる第１画素と第２画素とを含み、前記第１画素と前記第２画素とは、前記画素アレイ部において交互に行列状に配列している。【選択図】図１１

Description

本開示は、固体撮像装置及び電子機器に関する。

近年、例えば車載カメラなどの分野においては、高い色再現性及び高い色解像度に加えて、低照度でも黒潰れなく且つ高照度でも白潰れしない、広ダイナミックレンジの固体撮像素子の実現が望まれている。

高い色再現性と高い色解像度とを両立させる方法としては、例えば、特許文献１に開示された技術が存在する。特許文献１には、輝度成分と色相成分とを同時に得るための第１感光素子と、主として色相成分を得るための色相感光素子（以下、第２感光素子ともいう）とを含む固体撮像素子が提案されている。特許文献１は、このような構成を備えることで、色再現性及び色解像度を実質的に低下させることなく、輝度成分の解像度及び設計の自由度を向上させることが可能になるとしている。

また、ダイナミックレンジを拡大する手法としては、例えば、同一画素に対する複数回の露光により得られた信号を合成する手法が存在するが、このような手法では、被写体や画角が動いた場合に時間軸方向のずれが生じるため、モーションブラーを発生させる要因となる。一方で、モーションブラーの発生を抑制しつつダイナミックレンジを拡大する手法としては、１回の露光により異なる画素で得られた信号を合成してダイナミックレンジを拡大する手法が存在する。

特開２００９−１００４６３号公報 特開２０１０−８１６０９号公報

ここで、１回の露光により異なる画素で得られた信号を合成してダイナミックレンジを拡大する場合、感度の異なる画素を混在して配列させる必要があるが、その場合、画素の種類数に応じて配線数を増やす必要が生じ、どのように必要数分の配線をレイアウトするかが課題となっていた。

そこで本開示では、感度の異なる画素に対して効率的にレイアウトされた配線を備える固体撮像装置及び電子機器を提案する。

上記の課題を解決するために、本開示に係る一形態の固体撮像装置は、繰り返しの最小単位となる単位画素が行列状に複数配置する画素アレイ部と、前記画素アレイ部に対して行方向に延在し、前記単位画素に接続された複数の配線と、前記複数の配線に接続され、各配線に接続された前記単位画素に当該配線を介して駆動信号を供給する駆動回路とを備え、前記単位画素は、互いに入射光に対する感度が異なる第１画素と第２画素とを含み、前記第１画素と前記第２画素とは、前記画素アレイ部において交互に行列状に配列している。

第１の実施形態に係る固体撮像装置を搭載した電子機器の概略構成例を示すブロック図である。 第１の実施形態に係る固体撮像装置の概略構成例を示すブロック図である。 第１の実施形態に係る単位画素の概略構成例を示す回路図である。 第１の実施形態に係るイメージセンサの断面構造例を示す断面図である。 第１の実施形態に係るホワイトフィルタ（Ｗ）と、赤色の波長成分に対して光透過特性のピークを持つカラーフィルタ（Ｒ）と、緑色の波長成分に対して光透過特性のピークを持つカラーフィルタ（Ｇ）と、ブラックフィルタ（Ｂｌ）との光透過特性の例を示す図である。 第１の実施形態に係る単位画素の平面レイアウト例を示す模式図である。 図６におけるＡ−Ａ面の断面構造例を示す断面図である。 第１の実施形態に係る画素回路の配置例を示す平面図である。 第１の実施形態の第１例に係る画素駆動線ＬＤ及び電源線ＶＤＤのレイアウトを示す平面図である。 第１の実施形態の第２例に係る画素駆動線ＬＤ及び電源線ＶＤＤのレイアウトを示す平面図である。 第１の実施形態の第２例に係る第１画素の各小画素及び第２画素（大画素）と画素駆動線との接続関係を示す図である。 第１の実施形態の第３例に係る画素駆動線ＬＤ及び電源線ＶＤＤのレイアウトを示す平面図である。 第１の実施形態に係る半導体基板の素子形成面に対して第１の配線層として設けられる第１メタル層の具体例を示す平面図である。 図１３に示す第１メタル層上に設けられる第２メタル層の具体例を示す図である。 図１４に示す第２メタル層上に設けられる第３メタル層の具体例を示す図である。 図１５に示す第３メタル層上に形成される第４メタル層の具体例を示す図である。 第２の実施形態に係る単位画素の概略構成例を示す回路図である。 第２の実施形態に係る容量性カップリングを説明するための図である。 第２の実施形態の第１例に係る単位画素に対する読出し動作を説明するための図である。 第２の実施形態の第１例に係る単位画素の概略構成例を示す回路図である。 第２の実施形態の第２例に係る単位画素に対する読出し動作を説明するための図である。 第２の実施形態の変形例に係る単位画素の概略構成例を示す回路図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。

以下に、本開示の一実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

また、以下に示す項目順序に従って本開示を説明する。
１．第１の実施形態
１．１ 電子機器の構成例
１．２ イメージセンサ
１．３ 単位画素
１．３．１ 第１画素（マトリクス画素）
１．３．２ 第２画素（大画素）
１．３．３ 第１画素と第２画素との感度及びダイナミックレンジについて
１．４ 画素の断面構造例
１．５ カラーフィルタの光透過特性
１．６ 単位画素のレイアウト及び断面構造例
１．７ 画素回路の配置例
１．８ 画素駆動線及び電源線のレイアウト例
１．８．１ 第１例
１．８．２ 第２例
１．８．３ 第３例
１．９ 配線層の具体例
１．１０ まとめ
２．第２の実施形態
２．１ 構成例
２．２ 動作例
２．２．１ 第１例
２．２．２ 第２例
２．３ まとめ
２．４ 変形例
３．移動体への応用例
４．内視鏡手術システムへの応用例

１．第１の実施形態
本開示の第１の実施形態に係る固体撮像装置及び電子機器について、図面を参照して詳細に説明する。

１．１ 電子機器の構成例
図１は、本実施形態に係る固体撮像装置を搭載した電子機器の概略構成例を示すブロック図である。図１に示すように、電子機器１は、例えば、撮像レンズ１０１０と、固体撮像装置１０と、記憶部１０３０と、プロセッサ１０２０とを備える。

撮像レンズ１０１０は、入射光を集光してその像を固体撮像装置１０の受光面に結像する光学系の一例である。受光面とは、固体撮像装置１０における光電変換素子が配列する面であってよい。固体撮像装置１０は、入射光を光電変換して画像データを生成する。また、固体撮像装置１０は、生成した画像データに対し、ノイズ除去やホワイトバランス調整等の所定の信号処理を実行する。

記憶部１０３０は、例えば、フラッシュメモリやＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）等で構成され、固体撮像装置１０から入力された画像データ等を記録する。

プロセッサ１０２０は、例えば、ＣＰＵ（Central Processing Unit）等を用いて構成され、オペレーティングシステムや各種アプリケーションソフトウエア等を実行するアプリケーションプロセッサや、ＧＰＵ（Graphics Processing Unit）やベースバンドプロセッサなどが含まれ得る。プロセッサ１０２０は、固体撮像装置１０から入力された画像データや記憶部１０３０から読み出した画像データ等に対し、必要に応じた種々処理を実行したり、ユーザへの表示を実行したり、所定のネットワークを介して外部へ送信したりする。

１．２ イメージセンサ
図２は、本実施形態に係るＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）型の固体撮像装置（以下、単にイメージセンサという）の概略構成例を示すブロック図である。ここで、ＣＭＯＳ型のイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。

本実施形態に係るイメージセンサ１０は、例えば、画素アレイ部１１が形成された半導体チップと、周辺回路が形成された半導体チップとが積層されたスタック構造を有する。周辺回路には、例えば、垂直駆動回路１２、カラム処理回路１３、水平駆動回路１４及びシステム制御部１５が含まれ得る。

イメージセンサ１０は更に、信号処理部１８及びデータ格納部１９を備えている。信号処理部１８及びデータ格納部１９は、周辺回路と同じ半導体チップに設けられてもよいし、別の半導体チップに設けられてもよい。

画素アレイ部１１は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換素子を有する単位画素（以下、単に「画素」と記述する場合もある）２０が行方向及び列方向に、すなわち、行列状に２次元格子状に配置された構成を有する。ここで、単位画素２０とは、繰り返しの最小単位となる画素群であってもよい。また、行方向とは画素行の単位画素２０の配列方向（すなわち、水平方向）を言い、列方向とは画素列の単位画素２０の配列方向（すなわち、垂直方向）を言う。単位画素２０の具体的な回路構成や画素構造の詳細については後述する。

画素アレイ部１１では、行列状の画素配列に対し、画素行ごとに画素駆動線ＬＤが行方向に沿って配線され、画素列ごとに垂直信号線ＶＳＬが列方向に沿って配線されている。画素駆動線ＬＤは、単位画素２０から信号を読み出す際の駆動を行うための駆動信号を伝送する。図２では、画素駆動線ＬＤについて１本の配線として示しているが、１本に限られるものではない。画素駆動線ＬＤの一端は、垂直駆動回路１２の各行に対応した出力端に接続されている。

垂直駆動回路１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各単位画素２０を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動回路１２は、当該垂直駆動回路１２を制御するシステム制御部１５と共に、画素アレイ部１１の各単位画素２０の動作を制御する駆動部を構成している。この垂直駆動回路１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系との２つの走査系を備えている。

読出し走査系は、単位画素２０から信号を読み出すために、画素アレイ部１１の単位画素２０を行単位で順に選択走査する。単位画素２０から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。

この掃出し走査系による掃出し走査により、読出し行の単位画素２０の光電変換素子から不要な電荷が掃き出されることによって当該光電変換素子がリセットされる。そして、この掃出し走査系で不要電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応している。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素２０における電荷の蓄積期間（露光期間ともいう）となる。

垂直駆動回路１２によって選択走査された画素行の各単位画素２０から出力される信号は、画素列ごとに垂直信号線ＶＳＬの各々を通してカラム処理回路１３に入力される。カラム処理回路１３は、画素アレイ部１１の画素列ごとに、選択行の各単位画素２０から垂直信号線ＶＳＬを通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

具体的には、カラム処理回路１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling：相関二重サンプリング）処理や、ＤＤＳ（Double Data Sampling）処理を行う。例えば、ＣＤＳ処理により、リセットノイズや単位画素２０内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理回路１３は、その他にも、例えば、ＡＤ（アナログ−デジタル）変換機能を備え、光電変換素子から読み出され得たアナログの画素信号をデジタル信号に変換して出力する。

水平駆動回路１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理回路１３の画素列に対応する読出し回路（以下、画素回路という）を順番に選択する。この水平駆動回路１４による選択走査により、カラム処理回路１３において画素回路ごとに信号処理された画素信号が順番に出力される。

システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動回路１２、カラム処理回路１３、及び、水平駆動回路１４などの駆動制御を行う。

信号処理部１８は、少なくとも演算処理機能を有し、カラム処理回路１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１９は、信号処理部１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。

なお、信号処理部１８から出力された出力画像は、例えば、イメージセンサ１０を搭載する電子機器におけるアプリケーションプロセッサ等において所定の処理が実行されたり、所定のネットワークを介して外部装置へ送信されたりしてもよい。

１．３ 単位画素
図３は、本実施形態に係る単位画素の概略構成例を示す回路図である。図３に示すように、単位画素２０は、４つの第１光電変換部１１１〜１１４を含む第１画素１００と、１つの第２光電変換部２１０を含む第２画素２００とを備える。

１．３．１ 第１画素（マトリクス画素）
第１画素１００は、上述した４つの第１光電変換部１１１〜１１４の他に、４つの転送トランジスタ１２１〜１２４と、リセットトランジスタ１３１と、増幅トランジスタ１３２と、選択トランジスタ１３３とを備える。

４つの第１光電変換部１１１〜１１４は、後述するように、例えば、画素アレイ部１１において２×２のマトリクス状に配置される。以下、個々の第１光電変換部１１１〜１１４を区別しない場合、その符号を“１１０”とする。各第１光電変換部１１０は、シリコン半導体基板に形成されたｐ型不純物領域の内部に、ｎ型不純物領域が形成された、いわゆる埋め込み型のフォトダイオードであってもよい。

第１光電変換部１１１〜１１４それぞれのカソードには、転送トランジスタ１２１〜１２４のソースが一対一に接続される。転送トランジスタ１２１〜１２４のドレインは、共通化され、リセットトランジスタ１３１のソース及び増幅トランジスタ１３２のゲートに接続される。以下、個々の転送トランジスタ１２１〜１２４を区別しない場合、その符号を“１２０”とする。

転送トランジスタ１２１〜１２４のドレインとリセットトランジスタ１３１のソースと増幅トランジスタ１３２のゲートとを結ぶ配線は、転送トランジスタ１２１〜１２４を介して第１光電変換部１１１〜１１４から転送された電荷を蓄積し、その電荷量に応じた電圧値の電圧に変換する浮遊拡散領域ＦＤ１としても機能する。

各転送トランジスタ１２０は、そのゲートに画素駆動線ＬＤを介して駆動信号（転送制御信号ＴＧＣ１〜ＴＧＣ４）が印加されてオン状態となると、対応する第１光電変換部１１０のカソードに蓄積されている電荷を浮遊拡散領域ＦＤ１へ転送する。

リセットトランジスタ１３１は、浮遊拡散領域ＦＤ１に蓄積している電荷の電源線ＶＤＤへの放出を制御する。例えば、リセットトランジスタ１３１は、そのゲートに画素駆動線ＬＤを介して駆動信号（リセット信号ＲＳＴＣ）が印加されてオン状態となると、浮遊拡散領域ＦＤ１に蓄積している電荷を電源線ＶＤＤへ放出して浮遊拡散領域ＦＤ１をリセットする（ＦＤ１リセット）。

増幅トランジスタ１３２は、ゲートに印加された電圧、すなわち、浮遊拡散領域ＦＤ１に蓄積された電荷の電荷量に応じた電圧をそのドレインに出現させる。増幅トランジスタ１３２のドレインに出現した電圧は、選択トランジスタ１３３を介して垂直信号線ＶＳＬに印加される。

選択トランジスタ１３３は、読出し対象とされた第１画素１００の垂直信号線ＶＳＬへの接続を制御する。例えば、選択トランジスタ１３３は、そのゲートに画素駆動線ＬＤを介して駆動信号（選択制御信号ＳＥＬＣ）が印加されてオン状態となると、増幅トランジスタ１３２のドレインと垂直信号線ＶＳＬとを接続することで、垂直信号線ＶＳＬの電圧レベルを増幅トランジスタ１３２のドレインに出現している電圧レベルにまで引き上げる。これにより、垂直信号線ＶＳＬに、浮遊拡散領域ＦＤ１に蓄積されている電荷の電荷量に応じた電圧値の電圧（すなわち、アナログの画素信号）が出現する。

なお、以上の構成において、第１画素１００は、第１光電変換部１１１〜１１４それぞれが１つの画素回路を共有する構成を備えている。そのため、第１画素１００は、第１光電変換部１１１〜１１４それぞれと共有の画素回路とを含む計４つの画素から構成されていると定義することもできる。ただし、同時にオン状態とされる転送トランジスタ１２１〜１２４は、１つに限定されず、複数であってもよい。

１．３．２ 第２画素（大画素）
第２画素２００は、上述した単一の第２光電変換部２１０の他に、転送トランジスタ２２１と、ＯＦＧトランジスタ２２２と、ＦＣＧトランジスタ２２３と、リセットトランジスタ２３１と、増幅トランジスタ２３２と、選択トランジスタ２３３とを備える。

第２光電変換部２１０は、例えば、シリコン半導体基板に形成されたｐ型不純物領域の内部に、ｎ型不純物領域が形成された、いわゆる埋め込み型のフォトダイオードであってもよい。第２光電変換部２１０は、個々の第１光電変換部１１０よりも広い受光面を備え、後述するように、例えば、２×２のマトリクス状に配列する第１光電変換部１１０に対して行方向又は列方向に隣接する領域に配置される。第２光電変換部２１０の受光面の面積は、マトリクス状に配列する第１光電変換部１１０の全受光面の総面積と同等であってもよい。また、第２光電変換部２１０の受光面の形状は、マトリクス状に配列する第１光電変換部１１０の受光面全体の形状と同等であってもよい。ただし、これらに限定されず、受光面の面積比及びその形状は、種々変更することが可能である。

第２光電変換部２１０のカソードには、転送トランジスタ２２１のソース及びＯＦＧトランジスタ２２２のソースが接続される。

転送トランジスタ２２１のドレインは、リセットトランジスタ２３１のソース及び増幅トランジスタ２３２のゲート、並びに、ＦＣＧトランジスタ２２３のドレインに接続される。

ＯＦＧトランジスタ２２２のドレインには、電荷蓄積部ＦＣ及びＦＣＧトランジスタ２２３のソースが接続されている。

ＯＦＧトランジスタ２２２のゲート電極の下部のチャネル領域は、例えば、転送トランジスタ２２１のゲート電極の下部のチャネル領域よりも、そのポテンシャルが若干プラスの方向にシフトした領域であり（換言すれば、ポテンシャルが若干深くなっており）、これにより電荷のオーバーフローパスが形成されている。第２光電変換部２１０における光電変換の結果、第２光電変換部２１０の飽和電荷量を超える電荷が発生した場合には、飽和電荷量を超えた電荷が、上記オーバーフローパス（ＯＦＧトランジスタ２２２）を介して、電荷蓄積部ＦＣへとオーバーフローする（溢れ出す）。オーバーフローした電荷は、電荷蓄積部ＦＣに蓄積される。

なお、以下の説明では、ＯＦＧトランジスタ２２２のゲート電極の下部のチャネル領域に形成されているオーバーフローパスを、単にＯＦＧトランジスタ２２２のオーバーフローパスと称する。

電荷蓄積部ＦＣは、例えばＭＯＳ（Metal-Oxide-Semiconductor）容量やＭＩＳ（Metal-Insulator-Semiconductor）容量等の容量性素子で構成され、ＯＦＧトランジスタ２２２のオーバーフローパスを介して転送された電荷を蓄積する。

転送トランジスタ２２１のドレインとＦＣＧトランジスタ２２３のドレインとリセットトランジスタ２３１のソースと増幅トランジスタ２３２のゲートとを結ぶ配線は、転送トランジスタ２２１を介して第２光電変換部２１０から転送された電荷、及び／又は、ＦＣＧトランジスタ２２３を介して電荷蓄積部ＦＣから転送された電荷を蓄積し、その電荷量に応じた電圧値の電圧に変換する浮遊拡散領域ＦＤ２としても機能する。

転送トランジスタ２２１は、そのゲートに画素駆動線ＬＤを介して駆動信号（転送制御信号ＴＧＬ）が印加されてオン状態となると、第２光電変換部２１０のカソードに蓄積されている電荷を浮遊拡散領域ＦＤ２へ転送する。

ＦＣＧトランジスタ２２３は、そのゲートに画素駆動線ＬＤを介して駆動信号（転送制御信号ＦＣＧＬ）が印加されてオン状態となると、電荷蓄積部ＦＣに蓄積されている電荷を浮遊拡散領域ＦＤ２へ転送する。

リセットトランジスタ２３１は、浮遊拡散領域ＦＤ２に蓄積している電荷、及び、電荷蓄積部ＦＣに蓄積されている電荷の電源線ＶＤＤへの放出を制御する。例えば、リセットトランジスタ２３１は、そのゲートに画素駆動線ＬＤを介して駆動信号（リセット信号ＲＳＴＬ）が印加されてオン状態となると、浮遊拡散領域ＦＤ２に蓄積している電荷を電源線ＶＤＤへ放出して浮遊拡散領域ＦＤ２をリセットする（ＦＤ２リセット）。

また、リセットトランジスタ２３１は、ＦＣＧトランジスタ２２３のゲートに画素駆動線ＬＤを介して駆動振動（転送制御信号ＦＣＧＬ）が印加されてＦＣＧトランジスタ２２３がオン状態となっている期間中に、そのゲートに画素駆動線ＬＤを介して駆動信号（リセット信号ＲＳＴＬ）が印加されてオン状態となると、電荷蓄積部ＦＣに蓄積している電荷を電源線ＶＤＤへ放出して電荷蓄積部ＦＣをリセットする（ＦＣリセット）。

増幅トランジスタ２３２は、ゲートに印加された電圧、すなわち、浮遊拡散領域ＦＤ２に蓄積された電荷の電荷量に応じた電圧をそのドレインに出現させる。増幅トランジスタ２３２のドレインに出現した電圧は、選択トランジスタ２３３を介して、第１画素１００と共通の垂直信号線ＶＳＬに印加される。

選択トランジスタ２３３は、読出し対象とされた第２画素２００の垂直信号線ＶＳＬへの接続を制御する。例えば、選択トランジスタ２３３は、そのゲートに画素駆動線ＬＤを介して駆動信号（選択制御信号ＳＥＬＬ）が印加されてオン状態となると、増幅トランジスタ２３２のドレインと垂直信号線ＶＳＬとを接続することで、垂直信号線ＶＳＬの電圧レベルを増幅トランジスタ２３２のドレインに出現している電圧レベルにまで引き上げる。これにより、垂直信号線ＶＳＬに、浮遊拡散領域ＦＤ２蓄積されている電荷の電荷量に応じた電圧値の電圧（すなわち、アナログの画素信号）が出現する。

なお、第１画素１００及び第２画素２００を構成する各トランジスタは、例えば、ｎ型のＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）で構成されてよい。以下の説明において、これらのトランジスタは、単に画素トランジスタとも称される。また、第１画素１００における第１光電変換部１１０以外のトランジスタ構成、及び、第２画素２００における第２光電変換部２１０以外のトランジスタ構成は、それぞれ例えば、画素回路と称される。

１．３．３ 第１画素と第２画素との感度及びダイナミックレンジについて
以上の構成において、第２光電変換部２１０の受光面は、各第１光電変換部１１０のそれよりも広い。すなわち、本実施形態では、第２光電変換部２１０が大面積であり、各第１光電変換部１１０が小面積である。その場合、同一の照度と同一の露光時間との条件の下で撮影した場合、第２光電変換部２１０において発生する電荷は、個々の第１光電変換部１１０において発生する電荷よりも多い。そのため、第２光電変換部２１０で発生した電荷（電荷蓄積部ＦＣに蓄えられている電荷を含む）を浮遊拡散領域ＦＤ２へ転送する前後での電圧変化は、個々の第１光電変換部１１０で発生した電荷を浮遊拡散領域ＦＤ１へ転送する前後での電圧変化よりも大きくなる。これは、第１光電変換部１１０と第２光電変換部２１０を比較すると、第２光電変換部２１０は、第１光電変換部１１０よりも感度が高いことを示している。

また、第２光電変換部２１０は、高い照度の光が入射して第２光電変換部２１０の飽和電荷量を超える電荷が発生した場合でも、飽和電荷量を超えて発生した電荷を電荷蓄積部ＦＣへ蓄積することができるため、第２光電変換部２１０で生じた電荷を電荷電圧変換する際に、第２光電変換部２１０内に蓄積した電荷と、電荷蓄積部ＦＣに蓄積した電荷の双方を加えた上で、電荷電圧変換することができる。これは、第２光電変換部２１０は、第１光電変換部１１０よりも、階調性を備えた画像を、広い照度範囲に渡って撮影することができる、換言すれば、ダイナミックレンジの広い画像を撮影することができることを意味している。

１．４ 画素の断面構造例
次に、図４を参照して、本実施形態に係るイメージセンサ１０の断面構造例を説明する。図４は、本実施形態に係るイメージセンサの断面構造例を示す断面図である。なお、図４では、単位画素２０における第１光電変換部１１０及び第２光電変換部２１０それぞれが形成された半導体基板の断面構造に着目する。また、以下の説明において、第１光電変換部１１０及び第２光電変換部２１０のうちの１つの光電変換部と共有される又は個別の画素回路とが構成する素子を画素と称する。

図４に示すように、イメージセンサ１０では、光電変換部１１０／２１０が、半導体基板２６の裏面（図では上面）側から入射する入射光Ｌ１を受光する。光電変換部１１０／２１０の上方には、平坦化膜２３、カラーフィルタ２２及びマイクロレンズ２１が設けられている。

例えば、光電変換部１１０／２１０は、Ｎ型半導体領域２７が、電荷（電子）を蓄積する電荷蓄積領域として形成されている。光電変換部１１０／２１０においては、Ｎ型半導体領域２７は、半導体基板２６のＰ型半導体領域２５及び２８で囲まれた領域内に設けられている。Ｎ型半導体領域２７の、半導体基板２６の表面（下面）側には、裏面（上面）側よりも不純物濃度が高いＰ型半導体領域２８が設けられている。つまり、光電変換部１１０／２１０は、ＨＡＤ（Hole-Accumulation Diode）構造になっており、Ｎ型半導体領域２７の上面側と下面側との各界面において、暗電流が発生することを抑制するように、Ｐ型半導体領域２５及び２８が形成されている。

半導体基板２６の内部には、複数の画素の間を電気的に分離する画素分離部３０が設けられており、この画素分離部３０で区画された領域に、光電変換部１１０／２１０が設けられている。図中、上面側から、イメージセンサ１０を見た場合、画素分離部３０は、例えば、複数の画素の間に介在するように格子状に形成されており、光電変換部１１０／２１０は、この画素分離部３０で区画された領域内に形成されている。

各光電変換部１１０／２１０では、アノードが接地されており、イメージセンサ１０において、光電変換部１１０／２１０が蓄積した信号電荷（例えば、電子）は、図示せぬ転送トランジスタ１２０／２２１（図３参照）等を介して読み出され、電気信号として、図示せぬ垂直信号線ＶＳＬ（図３参照）へ出力される。

配線層４０は、半導体基板２６のうち、遮光部５０、マイクロレンズ２１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられる。

配線層４０は、配線４２と絶縁層４１とを含み、絶縁層４１内において、配線４２が各素子に電気的に接続するように形成されている。配線層４０は、いわゆる多層配線の層になっており、絶縁層４１を構成する層間絶縁膜と配線４２とが交互に複数回積層されて形成されている。ここでは、配線４２としては、転送トランジスタ１２０／２２１等の光電変換部１１０／２１０から電荷を読み出すための画素トランジスタへの配線や、垂直信号線ＶＳＬ等の各配線が、絶縁層４１を介して積層されている。

配線層４０の、光電変換部１１０／２１０が設けられている側に対して反対側の面には、例えば、垂直駆動回路１２やカラム処理回路１３や水平駆動回路１４やシステム制御部１５や信号処理部１８やデータ格納部１９等の周辺回路が組み込まれた回路チップ４３が接合され得る。

遮光部５０は、半導体基板２６の裏面（図では上面）の側に設けられている。

遮光部５０は、半導体基板２６の上方から半導体基板２６の裏面へ向かう入射光Ｌ１の一部を、遮光するように構成されている。

遮光部５０は、半導体基板２６の内部に設けられた画素分離部３０の上方に設けられている。ここでは、遮光部５０は、半導体基板２６の裏面（上面）上において、シリコン酸化膜等の絶縁膜２４を介して、凸形状に突き出るように設けられている。これに対して、半導体基板２６の内部に設けられた光電変換部１１０／２１０の上方においては、光電変換部１１０／２１０に入射光Ｌ１が入射するように、遮光部５０は、設けられておらず、開口している。

つまり、図中、上面側から、イメージセンサ１０を見た場合、遮光部５０の平面形状は、格子状になっており、入射光Ｌ１が受光面へ通過する開口が形成されている。

遮光部５０は、光を遮光する遮光材料で形成されている。例えば、チタン（Ｔｉ）膜とタングステン（Ｗ）膜とを、順次、積層することで、遮光部５０が形成されている。この他に、遮光部５０は、例えば、窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを、順次、積層することで形成することができる。

遮光部５０は、平坦化膜２３によって被覆されている。平坦化膜２３は、光を透過する絶縁材料を用いて形成されている。この絶縁材料には、例えば、酸化シリコン（ＳｉＯ_２）などを用いることができる。

画素分離部３０は、例えば、溝部３１、固定電荷膜３２、及び、絶縁膜３３を有する。

固定電荷膜３２は、半導体基板２６の裏面（上面）の側において、複数の画素の間を区画している溝部３１を覆うように形成されている。

具体的には、固定電荷膜３２は、半導体基板２６において裏面（上面）側に形成された溝部３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜３２で被覆された溝部３１の内部を埋め込むように、絶縁膜３３が設けられている（充填されている）。

ここでは、固定電荷膜３２は、半導体基板２６との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜３２が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板２６との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。

固定電荷膜３２は、例えば、ハフニウム酸化膜（ＨｆＯ_２膜）で形成することができる。また、固定電荷膜３２は、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。

なお、画素分離部３０は、上記構成に限定されず、種々変形することができる。例えば、絶縁膜３３の代わりにタングステン（Ｗ）膜などの光を反射する反射膜を用いることで、画素分離部３０を光反射構造とすることが可能となる。それにより、光電変換部１１０／２１０内に進入した入射光Ｌ１を画素分離部３０で反射させることが可能となるため、光電変換部１１０／２１０内での入射光Ｌ１の光路長を長くすることが可能となる。加えて、画素分離部３０を光反射構造とすることで、隣接画素への光の漏れ込みを低減することが可能となるため、画質や測距精度等をより向上させることも可能となる。なお、反射膜の材料としてタングステン（Ｗ）などの金属材料を用いた場合には、固定電荷膜３２の代わりにシリコン酸化膜などの絶縁膜を溝部３１内に設けるとよい。

また、画素分離部３０を光反射構造とする構成は、反射膜を用いる構成に限定されず、例えば、溝部３１内に半導体基板２６よりも高い屈折率若しくは低い屈折率の材料を埋め込むことでも実現することができる。

さらに、図４には、半導体基板２６の裏面（上面）側から形成された溝部３１内に画素分離部３０が設けられた、いわゆるＲＤＴＩ（Reverse Deep Trench Isolation）構造の画素分離部３０が例示されているが、これに限定されず、例えば、半導体基板２６の表面（下面）側から形成された溝部内に画素分離部３０が設けられた、いわゆるＤＴＩ（Deep Trench Isolation）構造や、半導体基板２６の表裏面を貫通するように形成された溝部内に画素分離部３０が設けられた、いわゆるＦＴＩ（Full Trench Isolation）構造など、種々の構造の画素分離部３０を採用することが可能である。

また、各画素の受光面を構成する絶縁膜２４と半導体基板２６との界面には、入射光Ｌ１の反射を抑制するためや入射光Ｌ１の回折を発生させるための凹凸構造が設けられていてもよい。

１．５ カラーフィルタの光透過特性
つづいて、本実施形態において第１光電変換部１１０及び第２光電変換部２１０それぞれに組み合わされるカラーフィルタの一例について説明する。なお、以下の説明では、第１画素１００において、４つの第１光電変換部１１１〜１１４のうちの１つと、共有の画素回路とから構成される画素を、小画素とも称する。

第１画素１００における各小画素に組み合わされるカラーフィルタ２２としては、ＲＧＢ三原色の各色成分の光を選択的に透過させるカラーフィルタや、ＣＭＹ三原色の各色成分の光を選択的に透過させるカラーフィルタや、赤外光（近赤外光を含む）を選択的に透過させるカラーフィルタ（ＩＲ）など、特定の波長成分の光を選択的に透過させるカラーフィルタの他、例えば可視光領域において特定の波長成分に対して光透過特性のピークを持たないカラーフィルタなど、種々のカラーフィルタが適用され得る。

以下の説明では、特定の波長成分の光を選択的に透過させるカラーフィルタを有色フィルタと称し、光電変換部に有色フィルタが組み合わされた画素を有色画素と称する。また、例えば可視光領域において特定の波長成分に対して光透過特性のピークを持たないカラーフィルタを無色フィルタと称し、光電変換部に無色フィルタが組み合わされた画素を無色画素と称する。

ここで、「可視光領域において特定の波長帯に対する光透過特性のピークを持たない」とは、例えば、可視光領域における光透過率の最小値が最大値の５０％以上であること、可視光領域における光透過率の最大値が２０％以下であること等を意味していてもよい。

ＲＧＢ三原色の各色成分の光を選択的に透過させる有色フィルタとしては、赤色の波長成分を選択的に透過させるカラーフィルタ（Ｒ）、緑色の波長成分を選択的に透過させるカラーフィルタ（Ｇ）、及び、青色の波長成分を選択的に透過させるカラーフィルタ（Ｂ）が存在する。ＣＭＹ三原色の各色成分の光を選択的に透過させる有色フィルタとしては、シアンの波長成分を選択的に透過させるカラーフィルタ（Ｃｙ）、マゼンタの波長成分を選択的に透過させるカラーフィルタ（Ｍ）、及び、イエロー色の波長成分を選択的に透過させるカラーフィルタ（Ｙ）が存在する。

一方、無色フィルタとしては、例えば、可視光領域全体に対して例えば５０％以上の光透過率を持つカラーフィルタ（以下、クリア（Ｃ）フィルタ又はホワイト（Ｗ）フィルタとも称する）や、可視光領域全体に対して例えば２０％以下の光透過率を持つカラーフィルタ（以下、ブラック（Ｂｌ）フィルタとも称する）や、可視光領域全体に対してクリアフィルタとブラックフィルタとの間のブロードな光透過特性、例えば、可視光領域全体に対して例えば２０％以上６０％以下の光透過率を持つカラーフィルタ（以下、グレイ（Ｇｒｙ）フィルタと称する）などが存在する。

図５に、一例として、本実施形態に係るホワイトフィルタ（Ｗ）と、赤色の波長成分に対して光透過特性のピークを持つカラーフィルタ（Ｒ）と、緑色の波長成分に対して光透過特性のピークを持つカラーフィルタ（Ｇ）と、ブラックフィルタ（Ｂｌ）との光透過特性の例を示す。

その他、所定方向の直線偏光成分や、円偏光成分や、楕円偏光成分など、種々の偏光成分を選択的に透過させる偏光子がカラーフィルタ２２として用いられてもよい。その場合、偏光子は、無色フィルタに分類され得る。

１．６ 単位画素のレイアウト及び断面構造例
つづいて、本実施形態に係る画素アレイ部１１における単位画素２０の平面レイアウト例について説明する。

図６は、本実施形態に係る単位画素の平面レイアウト例を示す模式図である。図７は、図６におけるＡ−Ａ面の断面構造例を示す断面図である。なお、図６及び以下の説明では、画素アレイ部１１の受光面に配列する第１光電変換部１１０及び第２光電変換部２１０の領域に着目して第１画素１００と第２画素２００とのレイアウト例を説明する。また、図６では、明確化のため、図７におけるマイクロレンズ２１、平坦化膜２３、絶縁膜２４、遮光部５０並びに画素回路を構成するトランジスタ及び配線が省略されている。

第１画素１００及び第２画素２００における画素回路は、画素アレイ部１１の受光面であって第１光電変換部１１０及び第２光電変換部２１０の間の領域に配置されてもよいし、画素アレイ部１１が設けられた半導体基板における受光面と反対側の面に配置されてもよいし、第１光電変換部１１０及び第２光電変換部２１０が配列する半導体チップ（これを受光チップとも称する）の受光面と反対側に貼り合わされた半導体チップ（これを回路チップとも称する）に配置されてもよい。

また、以下の説明において、画素領域とは、画素アレイ部１１の受光面における画素分離部３０で区画された領域であってよい。この画素領域は、例えば、画素アレイ部１１を受光面上から見た場合に画素分離部３０の溝部３１の中心を通る線で区画された領域であってよい。なお、画素分離部３０は、第１画素１００における個々の小画素の第１光電変換部１１０及び第２画素２００の第２光電変換部２１０を分離するように配置されている。

図６及び図７に示すように、本実施形態では、１つの単位画素２０が、２×２のマトリクス状に配列する４つの小画素１０１〜１０４を含む第１画素１００と、この第１画素１００に対して列方向（図面中、上下方向）に隣接して配置された第２画素２００とから構成されている。各小画素１０１〜１０４は、それぞれ第１光電変換部１１１〜１１４のうちの１つと、小画素１０１〜１０４で共有の画素回路とから構成されている。４つの第１光電変換部１１１〜１１４それぞれの受光面の面積及び形状は、同様であってもよい。

また、第１レイアウト例では、第１画素１００と第２画素２００とが、列方向及び行方向（図面中、左右方向）のそれぞれにおいて、交互に配列するように配置されている。

本実施形態では、例えば、第１画素１００のうちの第１光電変換部１１４を含む小画素１０４を、単位画素２０のうちで最も感度の低い画素とする。その場合、第１光電変換部１１４の受光面には、カラーフィルタ２２として、例えばブラックフィルタ２２Ｂｌが設けられる。ただし、ブラックフィルタ２２Ｂｌに限定されず、グレイフィルタ（Ｇｒｙ）など、小画素１０４の感度が他の小画素及び大画素の感度よりも低くなるカラーフィルタ２２であれば、種々変更されてよい。

第１画素１００のうち、残りの小画素１０１〜１０３の第１光電変換部１１１〜１１３には、カラーフィルタ２２として、有色フィルタ又は無色フィルタが適宜組み合わされてよい。ただし、小画素１０１〜１０４それぞれに組み合わされるカラーフィルタ２２は、互いに異なる光透過特性を持つカラーフィルタであってよい。なお、図７では、簡略化のため、ブラックフィルタ２２Ｂｌ以外のカラーフィルタ２２が省略されている。

第２画素２００の第２光電変換部２１０には、例えば、カラーフィルタ２２として無色フィルタが組み合わされてよい。この無色フィルタは、ホワイトフィルタ（Ｗ）であってもよいし、グレイフィルタ（Ｇｒｙ）であってもよいし、ブラックフィルタ（Ｂｌ）であってもよい。

もしくは、第２画素２００には、カラーフィルタ２２を設けない構成とすることもできる。その場合、マイクロレンズ２１を透過した入射光Ｌ１が、平坦化膜２３及び絶縁膜２４を介して第２光電変換部２１０に入射する。なお、図７には、第２光電変換部２１０に対して小画素１０１〜１０４と同じサイズの４つのマイクロレンズ２１が設けられている場合が例示されているが、これに限定されず、第２光電変換部２１０の受光面のサイズと同程度のサイズの１つのマイクロレンズ２１が第２光電変換部２１０に設けられてもよい。

また、上述したように、第２画素２００の受光面の面積（本例では、第２光電変換部２１０の受光面の面積）は、第１画素１００の受光面の総面積（すなわち、４つの小画素１０１〜１０４の総面積）と同等であってもよく、また、その形状は、第１画素１００全体のレイアウト形状（本例では、４つの小画素１０１〜１０４の受光面全体の形状）と同等であってもよい。

以上のように、各単位画素２０が無色画素（１０４、２００）を備えた構成とすることで、各単位画素２０の高感度化を達成することが可能となる。それにより、低照度でも高い感度で画素信号を生成することが可能となるため、低照度時のＳＮ比を改善することが可能となる。

また、１つの単位画素２０が異なる面積の無色画素（１０４及び２００）を備えることで、２種類の異なる感度それぞれでの画素信号を生成することが可能となる。例えば、図６に示すように、第２光電変換部２１０の受光面の面積を第１光電変換部１１４の受光面の面積の４倍とした場合、感度に４倍の差がある２種類の画素信号を生成することが可能となる。それにより、例えば、この２種類の画素信号を用いて合成することで、１回の露光で得られるダイナミックレンジを４倍に拡大することが可能になる。

なお、無色画素である第２画素２００が占有する位置については、有色画素が存在しないため、色相情報を直接取得することができない。その場合、対象の第２画素２００を囲む４つの第１画素１００における同色の有色画素から読み出された画素信号を用いることで、第２画素２００により抜けた画素について、色相情報である画素信号を補間することが可能である。すなわち、色解像度に関しては、有色画素の補間に必要となる他の有色画素（有色フィルタを備える小画素）を備えているため、色補間処理を実行することで、解像度の低下を最小限に抑えることが可能である。

１．７ 画素回路の配置例
つぎに、本実施形態に係る単位画素２０における画素回路の配置例について、具体例を挙げて説明する。以下の説明では、半導体基板２６の表面側が光の入射面（受光面）となる表面照射型のイメージセンサ１０であって、各小画素間及び小画素と大画素との間を分離する画素分離部３０に半導体基板２６の裏面側から中腹にかけて形成されたＲＤＴＩ（Reverse Deep Trench Isolation）型の画素分離部が用いられた場合について、例を挙げる。なお、半導体基板２６の表面とは、画素回路を構成する各トランジスタが形成される素子形成面であってよい。

図８は、本実施形態に係る画素回路の配置例を示す平面図である。なお、図８では、明確化のため、半導体基板２６の受光面（素子形成面に相当）上に設けられるマイクロレンズ２１、平坦化膜２３、絶縁膜２４、遮光部５０等については、図示が省略されている。また、図８では、省略されているが、互いに隣接する第１光電変換部１１０の間、及び、第１光電変換部１１０と第２光電変換部２１０との間には、画素分離部３０が設けられている。

図８に示すように、半導体基板２６の受光面には、例えば、第１光電変換部１１１〜１１４及び第２光電変換部２１０が交互に行列状に配列している。画素回路のトランジスタのうち、第１画素１００の転送トランジスタ１２１〜１２４には、例えば、半導体基板２６の基板厚方向にチャネルが形成される縦型トランジスタが用いられ得る。画素回路の他の画素トランジスタは、同一の単位画素２０における第１光電変換部１１０及び第２光電変換部２１０を囲むように、例えば、第１光電変換部１１１〜１１４と第２光電変換部２１０との間の領域に配置される。

１．８ 画素駆動線及び電源線のレイアウト例
つぎに、本実施形態に係る画素駆動線ＬＤ及び電源線ＶＤＤのレイアウト例について、幾つか具体例を挙げて説明する。なお、以下の説明では、図４に例示した層構造とは異なり、画素駆動線ＬＤ及び電源線ＶＤＤを含む配線層（配線層４０に相当）が半導体基板２６の素子形成面上に配置された場合について例を挙げて説明する。

１．８．１ 第１例
図９は、本実施形態の第１例に係る画素駆動線ＬＤ及び電源線ＶＤＤのレイアウトを示す平面図である。図９に示すように、第１例では、画素駆動線ＬＤ及び電源線ＶＤＤを含む配線３０１が、例えば、画素アレイ部１１における行方向に直線状にレイアウトされている。各配線３０１は、互いに平行であってもよい。

このように、配線３０１を行方向に延在させることで、単位画素２０を列ごとに駆動することが可能となるため、例えば、ローリングシャッタ駆動のような行単位での読出し動作が可能となる。

１．８．２ 第２例
図１０は、本実施形態の第２例に係る画素駆動線ＬＤ及び電源線ＶＤＤのレイアウトを示す平面図である。図１０に示すように、第２例では、例えば、電源線ＶＤＤを含む配線３１１が、画素分離部３０の上方付近に行方向に直線状にレイアウトされている。各配線３１１は、互いに平行であってもよい。

一方、画素駆動線ＬＤを含む配線３１２は、画素アレイ部１１における行方向に対して傾斜した領域（以下、傾斜部という）を含んでいる。具体的には、複数の配線３１２のうちの一部の配線３１２は、第１画素１００と第２画素２００との行列状の配列における隣接する２行に亘って交互に配列する複数の第１画素１００と接続するように、ジグザグにレイアウトされている。同様に、複数の配線３１２のうちの他の一部の配線３１２は、第１画素１００と第２画素２００との行列状の配列における隣接する２行に亘って交互に配列する複数の第２画素２００と接続するように、ジグザグにレイアウトされている。このような場合、配線３１２における傾斜部の列方向と平行な方向の長さは、単位画素２０の列方向の幅よりも短くなる。

その際、配線３１２における行方向と平行な部分の長さは、単位画素２０の行方向の幅よりも短くてよい。なお、単位画素２０の行方向の幅とは、例えば、各単位画素２０を区画する画素分離部３０における溝部３１の中心を通る線間の行方向の距離であってよい。

また、各配線３１２は、互いに平行であってもよい。図１１に、第２例に係る第１画素１００の各小画素及び第２画素（大画素）と画素駆動線ＬＤとの接続関係を示す。

図１０及び図１１に示すように、配線３１２を小画素と大画素との配置に合わせてジグザグにレイアウトすることで、行方向にジグザグに配列する小画素及び大画素をそれぞれ１つの配線（画素駆動線ＬＤ）で接続することが可能となるため、４つの小画素及び１つの大画素を駆動するために最小限必要となる配線数を削減することが可能となる。それにより、各配線３１１及び３１２の幅を太くすることが可能となるため、配線抵抗を低減して駆動電圧の低下を抑制することができる。その結果、消費電力を低減することが可能となる。また、より多くの配線３１１及び３１２を設けることが可能となるため、単位画素２０に対してより多くの種類の制御をすることが可能となる。すなわち、単位画素２０を多機能化することが可能となる。

なお、第１光電変換部１１１〜１１４それぞれを含む小画素は、互いに異なる配線３１２に接続されてもよいし、そのうちの２つ以上が共通の配線３１２に接続されてもよい。

１．８．３ 第３例
図１２は、本実施形態の第３例に係る画素駆動線ＬＤ及び電源線ＶＤＤのレイアウトを示す平面図である。図１２に示すように、第３例では、例えば、電源線ＶＤＤを含む配線だけでなく、画素駆動線ＬＤを含む全ての配線３２１が、第２例における配線３１２と同様に、行方向にジグザグにレイアウトされている。各配線３１２は、互いに平行であってもよい。なお、第３例に係る第１画素１００の各小画素及び第２画素（大画素）と画素駆動線ＬＤとの接続関係は、図１１に示すものと同様であってよい。

このように、全ての配線３２１をジグザグにレイアウトすることで、各配線３２１の幅をより太くすることが可能となるため、より配線抵抗を低減して消費電力を低減することが可能となる。また、より多くの配線３１１及び３１２を設けることが可能となるため、単位画素２０に対してより多くの種類の制御をすることが可能となる。

なお、第１光電変換部１１１〜１１４それぞれを含む小画素は、互いに異なる配線３２１に接続されてもよいし、そのうちの２つ以上が共通の配線３２１に接続されてもよい。

１．９ 配線層の具体例
また、第３例に係る配線レイアウトを採用した場合の、半導体基板２６の素子形成面上に形成される配線層の一例を、図１３〜図１６に示す。図１３は、半導体基板２６の素子形成面に対して第１の配線層として設けられる第１メタル層の具体例を示す平面図である。図１４は、図１３に示す第１メタル層上に設けられる第２メタル層の具体例を示す図である。図１５は、図１４に示す第２メタル層上に設けられる第３メタル層の具体例を示す図である。図１６は、図１５に示す第３メタル層上に形成される第４メタル層の具体例を示す図である。なお、図１５に示す第３メタル層が、第３例に係る画素駆動線ＬＤ及び電源線ＶＤＤを含む配線３２１の層に相当する。

図３に示す回路図、及び、図８並びに図１３〜図１５に示すように、半導体基板２６の素子形成面に設けられた第１画素１００の転送トランジスタ１２１〜１２４のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３３１を介して、図１５に示す第３メタル層の配線３２１（画素駆動線ＬＤの一つ）に接続される。

同様に、第１画素１００のリセットトランジスタ１３１のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３３６を介して図１５に示す第３メタル層の配線３２１（画素駆動線ＬＤの一つ）に接続され、選択トランジスタ１３３のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３３６を介して図１５に示す第３メタル層の配線３２１（画素駆動線ＬＤの一つ）に接続される。

また、第１画素１００の増幅トランジスタ１３２のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３３２を介して、図８に示す転送トランジスタ１２１〜１２４それぞれのドレインに接続される。

一方、第２画素２００の転送トランジスタ２２１のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３４１を介して図１５に示す第３メタル層の配線３２１（画素駆動線ＬＤの一つ）に接続され、ＯＦＧトランジスタ２２２のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３４５を介して図１５に示す第３メタル層の配線３２１（画素駆動線ＬＤの一つ）に接続され、ＦＣＧトランジスタ２２３のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３４４を介して図１５に示す第３メタル層の配線３２１（画素駆動線ＬＤの一つ）に接続され、リセットトランジスタ２３１のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３４６を介して図１５に示す第３メタル層の配線３２１（画素駆動線ＬＤの一つ）に接続され、選択トランジスタ２３３のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３４３を介して図１５に示す第３メタル層の配線３２１（画素駆動線ＬＤの一つ）に接続される。

また、第２画素２００の増幅トランジスタ２３２のゲートは、図１３に示す第１メタル層及び図１４に示す第２メタル層におけるメタル配線３４２を介して、図８に示す転送トランジスタ２２１及びＦＣＧトランジスタ２２３それぞれのドレインに接続される。

なお、図１６に示す第４メタル層は、例えば、電源線ＶＤＤ又は接地線ＶＳＳの一部であってよい。この第４メタル層は、例えば、第２光電変換部２１０に相当する部分が開口されたベタ状のメタル配線３５０であってもよい。

１．１０ まとめ
以上のように、本実施形態によれば、互いの感度の異なる小画素及び大画素に対して効率的に配線をレイアウトすることが可能となる。また、上述した第２例及び第３例によれば、４つの小画素及び１つの大画素を駆動するために最小限必要となる配線数を削減することが可能となるため、配線の拡幅による消費電力の低減や、配線数の増加による単位画素２０の多機能化を達成することが可能となる。

２．第２の実施形態
つぎに、本開示の第２の実施形態に係る固体撮像装置及び電子機器について、図面を参照して詳細に説明する。なお、本実施形態に係る電子機器及びイメージセンサは、第１の実施形態で説明した電子機器１及びイメージセンサ１０と同様の構成であってよいため、ここではそれらを引用して説明する。

上述した第１の実施形態のような、画素回路における各画素トランジスタ間を接続するための配線と、各画素トランジスタを駆動するための画素駆動線ＬＤとが密集した構造では、配線間が容量性カップリングにより結合する場合がある。

一方で、浮遊拡散領域ＦＤ１又はＦＤ２への電荷転送は、浮遊拡散領域ＦＤ１又はＦＤ２の電圧が高いほど効率的に行うことが可能となる。

そこで本実施形態では、大画素に対する読出し時に、配線間が容量性カップリングにより結合することを利用して、大画素の浮遊拡散領域ＦＤ２を昇圧させる。これにより、第２光電変換部２１０又は電荷蓄積部ＦＣから浮遊拡散領域ＦＤ２への電荷転送が効率的に行われるため、読出し速度を高速化することが可能となる。

２．１ 構成例
具体的には、図１７に示すように、第１画素１００における選択トランジスタ１３３のゲートに接続された画素駆動線ＬＤ（メタル配線３３３に相当）と、第２画素２００における増幅トランジスタ２３２のゲートに接続された浮遊拡散領域ＦＤ２を形成する配線（メタル配線３４２に相当）とを容量性カップリングにより結合させる。

このように容量結合させた状態で、第２画素２００における浮遊拡散領域ＦＤ２へ電荷を転送する際に第１画素１００の選択トランジスタ１３３のゲートに電圧を与えることで、浮遊拡散領域ＦＤ２の電位を昇圧させることが可能となる。それにより、第２光電変換部２１０又は電荷蓄積部ＦＣから浮遊拡散領域ＦＤ２への電荷転送が効率的に行われるため、読出し速度を高速化することが可能となる。

また、メタル配線３３３とメタル配線３４２とを容量性カップリングにより結合させる構成としては、例えば、図１８に示すように、領域Ｒにおいてメタル配線３３３とメタル配線３４２とを近接配置させる構成が考えられる。なお、図１８において、破線は、第１の実施形態において図１３を用いて説明した第１メタル層を示し、実線は、図１４を用いて説明した第２メタル層を示している。

２．２ 動作例
つぎに、本実施形態に係る読出し動作について、いくつか例を挙げて説明する。

２．２．１ 第１例
図１９は、本実施形態の第１例に係る単位画素に対する読出し動作を説明するための図である。なお、図１９は、図２０に示すように、第１画素１００の選択トランジスタ１３３と第２画素２００の選択トランジスタ２３３とが別々の垂直信号線ＶＳＬに接続されている場合の読出し動作例を説明するための図である。

図１９において、「読出し画素」とは、読出し対象の小画素又は大画素を示し、「Ｌ＿ＰＤ」とは、第２画素２００の第２光電変換部２１０に蓄積された電荷に対する読出し期間を示し、「Ｒ」とは、例えば第１光電変換部１１１を含む小画素に対する読出し期間を示し、「Ｇｒｙ」とは、例えば第１光電変換部１１２を含む小画素に対する読出し期間を示し、「Ｇ」とは、例えば第１光電変換部１１３を含む小画素に対する読出し期間を示し、「Ｗ」とは、例えば第１光電変換部１１４を含む小画素に対する読出し期間を示している。また、「長蓄」とは、露光期間が露光期間長いことを示し、「短蓄」とは、露光期間が短いことを示している。

なお、図１９では、第１光電変換部１１１に赤色の波長成分の光を選択的に透過させるカラーフィルタ２２が組み合わされ、第１光電変換部１１２にグレイフィルタ（Ｇｒｙ）が組み合わされ、第１光電変換部１１３に緑色の波長成分の光を選択的に透過させるカラーフィルタ２２が組み合わされ、第１光電変換部１１４にホワイトフィルタ（Ｗ）が組み合わされた場合を例示している。

また、サンプリングとは、ノイズ除去のための方式を示し、本例では、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）が採用された場合が示されている。ただし、これに限定されず、例えば、相関二重サンプリングを２度行うＤＤＳ方式など、種々の方式を採用することが可能である。

さらに、読出し期間Ｒ２は、第２画素２００に対する読出し期間を示し、読出し期間Ｒ１は、第１画素の各小画素に対する読出し期間を示している。

また、図１９における上側の波形図は、それぞれ、第１画素１００の選択トランジスタ１３３のゲートに印加される駆動信号ＳＥＬＣと、第２画素２００の選択トランジスタ２３３のゲートに印加される駆動信号ＳＥＬＬと、第２画素２００のリセットトランジスタ２３１のゲートに印加される駆動信号ＲＳＴＬと、第２画素２００の転送トランジスタ２２１のゲートに印加される駆動信号ＴＧＬとを示している。

図１９に示すように、第２画素２００に対する読出し期間Ｒ２、すなわち、第２画素２００の選択トランジスタ２３３のゲートにハイレベルの駆動信号ＳＥＬＬを印加して選択トランジスタ２３３をオン状態としている期間、第１画素１００の選択トランジスタ１３３のゲートに印加する制御信号ＳＥＬＣをハイレベルとする。これにより、第２画素２００に対する読出し期間Ｒ２中、浮遊拡散領域ＦＤ２の電位が、第１画素１００の選択トランジスタ１３３のゲートに印加された駆動信号ＳＥＬＣによって昇圧されるため、第２光電変換部２１０又は電荷蓄積部ＦＣから浮遊拡散領域ＦＤ２への電荷転送を効率的に行うことが可能となる。

２．２．２ 第２例
図２１は、本実施形態の第２例に係る単位画素に対する読出し動作を説明するための図である。なお、図２１は、第１画素１００の選択トランジスタ１３３と第２画素２００の選択トランジスタ２３３とが同じ垂直信号線ＶＳＬに接続されている場合（図１７参照）の読出し動作例を説明するための図である。

図２１に示すように、第１画素１００と第２画素２００とが同じ垂直信号線ＶＳＬに接続されている場合、垂直信号線ＶＳＬに出現した浮遊拡散領域ＦＤ２の電荷量に基づく電位をカラム処理回路１３によりＡＤ変換する際に第１画素１００の選択トランジスタ１３３がオン状態になっていると、垂直信号線ＶＳＬの電位が第１画素１００の浮遊拡散領域ＦＤ１の電位に影響されてしまう。そこで、第２例では、垂直信号線ＶＳＬに出現した電位をカラム処理回路１３でＡＤ変換する前までに、浮遊拡散領域ＦＤ２を昇圧するために第１画素１００における選択トランジスタ１３３のゲートに印加していた駆動信号ＳＥＬＣをローレベルに立ち下げる。

このような動作により、第２画素２００に対する読出し期間Ｒ２中、浮遊拡散領域ＦＤ２の電位が第１画素１００の選択トランジスタ１３３のゲートに印加された駆動信号ＳＥＬＣによって昇圧されたままの状態となるため、第２光電変換部２１０又は電荷蓄積部ＦＣから浮遊拡散領域ＦＤ２への電荷転送を効率的に行うことが可能となる。なお、その他の動作は、第１例と同様であってよい。

２．３ まとめ
以上のように、本実施形態では、第１画素１００における選択トランジスタ１３３のゲートに接続されたメタル配線３３３と第２画素２００における増幅トランジスタ２３２のゲートに接続されたメタル配線３４２（浮遊拡散領域ＦＤ２に相当）とが容量性カップリングにより結合され、第２画素２００に対する読出し時には、第１画素１００の選択トランジスタ１３３にハイレベルの駆動信号ＳＥＬＣが与えられる。これにより、第２画素２００に対する読出し時に浮遊拡散領域ＦＤ２が昇圧されて、第２光電変換部２１０又は電荷蓄積部ＦＣから浮遊拡散領域ＦＤ２への電荷転送が効率化されるため、より高速な読出し動作を実現することが可能となる。

２．４ 変形例
なお、上述した説明では、１つの単位画素２０が複数の小画素を含む第１画素１００と大画素である第２画素２００とを含む場合を例示したが、本実施形態は、このような構成に限定されるものではない。例えば、図２２に示すように、第２画素２００が２つの浮遊拡散領域ＦＤ２及びＦＤ３を備え、ＦＤＧトランジスタ２３４を用いて増幅トランジスタ２３２のゲートに接続されている浮遊拡散領域の容量を切り替えられる構成である場合には、追加された浮遊拡散領域ＦＤ３の配線と、第１画素１００における選択トランジスタ１３３のゲートに接続された配線とを容量性カップリングにより結合するように構成することも可能である。

なお、図２２における浮遊拡散領域ＦＤ２は、ゲインを高めたハイコンバージョンゲイン（ＨＣＧ）用の浮遊拡散領域であり、浮遊拡散領域ＦＤ３は、ゲインを抑えたローコンバージョンゲイン（ＬＣＧ）用の浮遊拡散領域であり、ＬＣＧを行う場合には、浮遊拡散領域ＦＤ２及びＦＤ３の両方が増幅トランジスタ２４２のゲートに接続される。

このような構成によれば、浮遊拡散領域ＦＤ２だけでなく、浮遊拡散領域ＦＤ３への電荷転送も効率化することが可能となるため、ＨＣＧとＬＣＧとを切替え可能な画素において読出し速度を高速化すること可能となる。

本実施形態及びその変形例に係るその他の構成、動作及び効果は、上述した第１の実施形態と同様であってよいため、ここでは詳細な説明を省略する。

３．移動体への応用例
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図２３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図２４は、撮像部１２０３１の設置位置の例を示す図である。

図２４では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図２４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。

４．内視鏡手術システムへの応用例
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。

図２５は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

図２５では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。

内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。

ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。

光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。

入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。

処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

図２６は、図２５に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。

カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。

レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。

撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。

また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。

駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。

通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。

また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。

なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。

カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。

通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。

また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。

画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。

制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。

また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。

カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。

ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。

以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。カメラヘッド１１１０２に本開示に係る技術を適用することにより、より鮮明な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。

なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。

以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。

また、本明細書に記載された各実施形態における効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。

なお、本技術は以下のような構成も取ることができる。
（１）
繰り返しの最小単位となる単位画素が行列状に複数配置する画素アレイ部と、
前記画素アレイ部に対して行方向に延在し、前記単位画素に接続された複数の配線と、
前記複数の配線に接続され、各配線に接続された前記単位画素に当該配線を介して駆動信号を供給する駆動回路と、
を備え、
前記単位画素は、互いに入射光に対する感度が異なる第１画素と第２画素とを含み、
前記第１画素と前記第２画素とは、前記画素アレイ部において交互に行列状に配列している
固体撮像装置。
（２）
前記複数の配線のうちの少なくとも１つの第１配線は、前記行方向に対して傾斜した傾斜部を含む前記（１）に記載の固体撮像装置。
（３）
前記第１配線は、前記行方向と平行な平行部と、前記傾斜部とから構成され、
前記平行部の前記行方向の長さは、前記単位画素の前記行方向の幅よりも短い
前記（２）に記載の固体撮像装置。
（４）
前記傾斜部の列方向と平行な方向の長さは、前記単位画素の前記列方向の幅よりも短い
前記（２）又は（３）に記載の固体撮像装置。
（５）
前記複数の配線のうちの少なくとも１つは、前記第１画素と前記第２画素との行列状の配列における隣接する２行に亘って交互に配列する複数の前記第１画素又は複数の前記第２画素と接続するように、ジグザグな形状を備える前記（１）〜（４）の何れか１項に記載の固体撮像装置。
（６）
前記複数の配線のうちの少なくとも１つは、前記行方向と平行な直線形状を備える前記（１）〜（５）の何れか１項に記載の固体撮像装置。
（７）
前記複数の配線それぞれは、前記第１画素と前記第２画素との行列状の配列における隣接する２行に亘って交互に配列する複数の前記第１画素又は複数の前記第２画素と接続するように、ジグザグな形状を備える前記（１）〜（４）の何れか１項に記載の固体撮像装置。
（８）
前記第１画素は、行列状に配列する複数の第３画素を含む前記（１）〜（７）の何れか１項に記載の固体撮像装置。
（９）
前記第３画素は、前記第２画素よりも入射光に対する感度が低い前記（８）に記載の固体撮像装置。
（１０）
前記第１画素は、前記画素アレイ部の受光面において２行２列に配列する４つの第１光電変換部を含み、
前記第２画素は、前記４つの第１光電変換部の配列に対して隣接配置された第２光電変換部を含み、
前記４つの第１光電変換部の受光面の総面積は、前記第２光電変換部の受光面の面積と同等である
前記（１）〜（９）の何れか１項に記載の固体撮像装置。
（１１）
前記第１画素は、光電変換により電荷を発生させる１つ以上の第１光電変換部と、前記１つ以上の第１光電変換部に発生した電荷に基づく第１電圧を第１信号線に出現させる第１画素回路とを含み、
前記第２画素は、光電変換により電荷を発生させる第２光電変換部と、前記第２光電変換部に発生した電荷に基づく第２電圧を第２信号線に出現させる第２画素回路とを含み、
前記第１画素回路は、前記第１電圧を前記第１信号線に出現させるか否かを切り替える選択トランジスタを含み、
前記第２画素回路は、前記第２光電変換部に発生した電荷を蓄積する浮遊拡散領域を含み、
前記選択トランジスタのオン／オフを制御する制御線は、前記浮遊拡散領域を形成する配線に近接配置されている
前記（１）〜（１０）の何れか１項に記載の固体撮像装置。
（１２）
前記第１信号線と前記第２信号線は、同一の信号線である前記（１１）に記載の固体撮像装置。
（１３）
繰り返しの最小単位となる単位画素が行列状に複数配置する画素アレイ部と、
前記画素アレイ部に対して行方向に延在し、前記単位画素に接続された複数の配線と、
前記複数の配線に接続され、各配線に接続された前記単位画素に当該配線を介して駆動信号を供給する駆動回路と、
前記駆動回路により駆動された読出し対象の前記単位画素から画素信号を読み出す処理回路と、
前記駆動回路及び前記処理回路を制御する制御部と、
を備え、
前記単位画素は、互いに入射光に対する感度が異なる第１画素と第２画素とを含み、
前記第１画素と前記第２画素とは、前記画素アレイ部において交互に行列状に配列している
電子機器。

１ 電子機器
１０ 固体撮像装置（イメージセンサ）
１１ 画素アレイ部
１２ 垂直駆動回路
１３ カラム処理回路
１４ 水平駆動回路
１５ システム制御部
１８ 信号処理部
１９ データ格納部
２０ 単位画素
２１ マイクロレンズ
２２ カラーフィルタ
２３ 平坦化膜
２４ 絶縁膜
２５、２８ Ｐ型半導体領域
２６ 半導体基板
２７ Ｎ型半導体領域
３０ 画素分離部
３１ 溝部
３２ 固定電荷膜
３３ 絶縁膜
４０ 配線層
４１ 絶縁層
４２ 配線
４３ 回路チップ
５０ 遮光部
１００ 第１画素
１０１〜１０４ 小画素
１１０、１１１〜１１４ 第１光電変換部
１２１〜１２４、２２１ 転送トランジスタ
１３１、２３１ リセットトランジスタ
１３２、２３２ 増幅トランジスタ
１３３、２３３ 選択トランジスタ
２００ 第２画素
２１０ 第２光電変換部
２２２ ＯＦＧトランジスタ
２２３ ＦＣＧトランジスタ
２３４ ＦＤＧトランジスタ
３０１、３１１、３１２、３２１ 配線
３３１、３３２、３３３、３３６、３４１〜３４６、３５０ メタル配線
１０１０ 撮像レンズ
１０２０ プロセッサ
１０３０ 記憶部
ＦＣ 電荷蓄積部
ＦＤ１、ＦＤ２ 浮遊拡散領域
ＬＤ 画素駆動線
ＶＳＬ、ＶＳＬ１、ＶＳＬ２ 垂直信号線

Claims (13)

1. 繰り返しの最小単位となる単位画素が行列状に複数配置する画素アレイ部と、
   前記画素アレイ部に対して行方向に延在し、前記単位画素に接続された複数の配線と、
   前記複数の配線に接続され、各配線に接続された前記単位画素に当該配線を介して駆動信号を供給する駆動回路と、
   を備え、
   前記単位画素は、互いに入射光に対する感度が異なる第１画素と第２画素とを含み、
   前記第１画素と前記第２画素とは、前記画素アレイ部において交互に行列状に配列している
   固体撮像装置。
2. 前記複数の配線のうちの少なくとも１つの第１配線は、前記行方向に対して傾斜した傾斜部を含む請求項１に記載の固体撮像装置。
3. 前記第１配線は、前記行方向と平行な平行部と、前記傾斜部とから構成され、
   前記平行部の前記行方向の長さは、前記単位画素の前記行方向の幅よりも短い
   請求項２に記載の固体撮像装置。
4. 前記傾斜部の列方向と平行な方向の長さは、前記単位画素の前記列方向の幅よりも短い
   請求項２に記載の固体撮像装置。
5. 前記複数の配線のうちの少なくとも１つは、前記第１画素と前記第２画素との行列状の配列における隣接する２行に亘って交互に配列する複数の前記第１画素又は複数の前記第２画素と接続するように、ジグザグな形状を備える請求項１に記載の固体撮像装置。
6. 前記複数の配線のうちの少なくとも１つは、前記行方向と平行な直線形状を備える請求項１に記載の固体撮像装置。
7. 前記複数の配線それぞれは、前記第１画素と前記第２画素との行列状の配列における隣接する２行に亘って交互に配列する複数の前記第１画素又は複数の前記第２画素と接続するように、ジグザグな形状を備える請求項１に記載の固体撮像装置。
8. 前記第１画素は、行列状に配列する複数の第３画素を含む請求項１に記載の固体撮像装置。
9. 前記第３画素は、前記第２画素よりも入射光に対する感度が低い請求項８に記載の固体撮像装置。
10. 前記第１画素は、前記画素アレイ部の受光面において２行２列に配列する４つの第１光電変換部を含み、
    前記第２画素は、前記４つの第１光電変換部の配列に対して隣接配置された第２光電変換部を含み、
    前記４つの第１光電変換部の受光面の総面積は、前記第２光電変換部の受光面の面積と同等である
    請求項１に記載の固体撮像装置。
11. 前記第１画素は、光電変換により電荷を発生させる１つ以上の第１光電変換部と、前記１つ以上の第１光電変換部に発生した電荷に基づく第１電圧を第１信号線に出現させる第１画素回路とを含み、
    前記第２画素は、光電変換により電荷を発生させる第２光電変換部と、前記第２光電変換部に発生した電荷に基づく第２電圧を第２信号線に出現させる第２画素回路とを含み、
    前記第１画素回路は、前記第１電圧を前記第１信号線に出現させるか否かを切り替える選択トランジスタを含み、
    前記第２画素回路は、前記第２光電変換部に発生した電荷を蓄積する浮遊拡散領域を含み、
    前記選択トランジスタのオン／オフを制御する制御線は、前記浮遊拡散領域を形成する配線に近接配置されている
    請求項１に記載の固体撮像装置。
12. 前記第１信号線と前記第２信号線は、同一の信号線である請求項１１に記載の固体撮像装置。
13. 繰り返しの最小単位となる単位画素が行列状に複数配置する画素アレイ部と、
    前記画素アレイ部に対して行方向に延在し、前記単位画素に接続された複数の配線と、
    前記複数の配線に接続され、各配線に接続された前記単位画素に当該配線を介して駆動信号を供給する駆動回路と、
    前記駆動回路により駆動された読出し対象の前記単位画素から画素信号を読み出す処理回路と、
    前記駆動回路及び前記処理回路を制御する制御部と、
    を備え、
    前記単位画素は、互いに入射光に対する感度が異なる第１画素と第２画素とを含み、
    前記第１画素と前記第２画素とは、前記画素アレイ部において交互に行列状に配列している
    電子機器。

Images