JP2021068786A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2021068786A
JP2021068786A JP2019192079A JP2019192079A JP2021068786A JP 2021068786 A JP2021068786 A JP 2021068786A JP 2019192079 A JP2019192079 A JP 2019192079A JP 2019192079 A JP2019192079 A JP 2019192079A JP 2021068786 A JP2021068786 A JP 2021068786A
Authority
JP
Japan
Prior art keywords
switching element
conductor plate
diode elements
semiconductor device
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019192079A
Other languages
Japanese (ja)
Inventor
憲宗 織本
Norimune Orimoto
憲宗 織本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019192079A priority Critical patent/JP2021068786A/en
Publication of JP2021068786A publication Critical patent/JP2021068786A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

To suppress pump out of heat radiation grease.SOLUTION: In a semiconductor device, a plurality of diode elements are connected in reverse parallel to a switching element. The semiconductor device includes a conductor plate in which the switching element and the diode elements are disposed on one surface, and the other surface is disposed adjacent to a cooler through heat radiation grease, and a signal terminal connected to a signal pad of the switching element. On one surface of the conductor plate, the diode elements are disposed around the switching element and at least one of the diode elements exists adjacent to each of the four sides of the switching element. In a plan view, the signal terminal extends from a signal pad at the corner of the switching element to the outside of the conductor plate through between the diode elements.SELECTED DRAWING: Figure 1

Description

本明細書が開示する技術は、半導体装置に関する。 The techniques disclosed herein relate to semiconductor devices.

特許文献１には、半導体装置が開示されている。この半導体モジュールは、一方の面に複数のスイッチング素子が配置されているとともに、他方の面が放熱グリスを介して冷却器に隣接配置される導体板とを備える。導体板は、スイッチング素子で発生した熱を冷却器へ放熱する放熱板（ヒートスプレッダ）としても機能する。ここでいう、放熱グリスは、流動性を有する放熱材（ＴＩＭ：Thermal Interface Material）である。導体板は放熱グリスを介して冷却器へ熱を伝達する。 Patent Document 1 discloses a semiconductor device. This semiconductor module includes a plurality of switching elements arranged on one surface, and a conductor plate on the other surface which is arranged adjacent to the cooler via thermal paste. The conductor plate also functions as a heat sink (heat spreader) that dissipates heat generated by the switching element to the cooler. The heat-dissipating grease referred to here is a heat-dissipating material (TIM: Thermal Interface Material) having fluidity. The conductor plate transfers heat to the cooler via thermal paste.

特開２０１３−４８５０号公報Japanese Unexamined Patent Publication No. 2013-4850

上記のような半導体装置では、使用時における半導体装置の熱変形に起因して、導体板と冷却器との隙間から、放熱グリスが外部へ押し出されることが問題となる。このような現象は、放熱グリスのポンプアウトとも称され、それを抑制するための技術が必要とされている。 In the above-mentioned semiconductor device, there is a problem that the thermal paste is pushed out from the gap between the conductor plate and the cooler due to the thermal deformation of the semiconductor device during use. Such a phenomenon is also called pump-out of thermal paste, and a technique for suppressing it is required.

本明細書は、スイッチング素子に対して複数のダイオード素子が逆並列に接続された半導体装置を開示する。一方の面にスイッチング素子及び複数のダイオード素子が配置されているとともに、他方の面が放熱グリスを介して冷却器に隣接配置される導体板と、スイッチング素子の信号パッドに接続された信号端子とを備える。導体板の一方の面では、複数のダイオード素子がスイッチング素子の周囲に配置されて、スイッチング素子の四辺の各々には、複数のダイオード素子の少なくとも一つが隣接している。平面視において、信号端子は、スイッチング素子の角部に位置する信号パッドから、複数のダイオード素子の間を通って、導体板の外側まで延びている。 The present specification discloses a semiconductor device in which a plurality of diode elements are connected in antiparallel to a switching element. A conductor plate in which a switching element and a plurality of diode elements are arranged on one surface and the other surface is arranged adjacent to the cooler via thermal paste, and a signal terminal connected to a signal pad of the switching element. To be equipped. On one surface of the conductor plate, a plurality of diode elements are arranged around the switching element, and at least one of the plurality of diode elements is adjacent to each of the four sides of the switching element. In plan view, the signal terminals extend from the signal pads located at the corners of the switching element, through between the plurality of diode elements, to the outside of the conductor plate.

上記した半導体装置では、スイッチング素子に対して複数のダイオード素子が逆並列に接続されており、このような回路構造は、例えばインバータに必要とされるスイッチング回路として採用することができる。インバータのスイッチング回路では、スイッチング素子とダイオード素子が交互に通電するので、スイッチング素子とダイオード素子には交互に発熱が生じる。スイッチング素子が発熱すると、導体板の中央部が熱膨張することで、放熱グリスがその周囲へ拡がろうとする。しかしながら、スイッチング素子の周囲には、複数のダイオード素子が配置されており、それらのダイオード素子が次に発熱することで、今度は導体板の周辺部が熱膨張する。このように、導体板の熱膨張が中央部と周辺部とで交互に生じることで、放熱グリスの外部への移動が相殺されることになり、放熱グリスのポンプアウトが抑制される。 In the above-mentioned semiconductor device, a plurality of diode elements are connected in antiparallel to the switching element, and such a circuit structure can be adopted as, for example, a switching circuit required for an inverter. In the switching circuit of the inverter, since the switching element and the diode element are alternately energized, heat is generated alternately between the switching element and the diode element. When the switching element generates heat, the central portion of the conductor plate thermally expands, and the thermal paste tries to spread to the surroundings. However, a plurality of diode elements are arranged around the switching element, and when these diode elements generate heat next, the peripheral portion of the conductor plate is thermally expanded this time. In this way, the thermal expansion of the conductor plate occurs alternately in the central portion and the peripheral portion, so that the movement of the thermal paste to the outside is canceled out, and the pump-out of the thermal paste is suppressed.

ここで、スイッチング素子の周囲に複数のダイオード素子が配置されていると、スイッチング素子の信号パッドへ信号端子を接続するときに、信号端子がダイオード素子と干渉するおそれが生じる。特に、スイッチング素子の四辺の各々に、少なくとも一つのダイオード素子が隣接配置されていると、従来のスイッチング素子における信号パッドの配列では、信号端子を導体板の外部まで導くことが難しくなる。この点に関して、上記した半導体装置では、スイッチング素子の信号パッドが、スイッチング素子の角部に配置されている。これにより、信号パッドに接続された信号端子を、ダイオード素子に干渉させることなく、導体板の外側へと導くことができる。 Here, if a plurality of diode elements are arranged around the switching element, the signal terminal may interfere with the diode element when the signal terminal is connected to the signal pad of the switching element. In particular, if at least one diode element is arranged adjacent to each of the four sides of the switching element, it becomes difficult to guide the signal terminal to the outside of the conductor plate in the arrangement of the signal pads in the conventional switching element. In this regard, in the above-mentioned semiconductor device, the signal pads of the switching element are arranged at the corners of the switching element. As a result, the signal terminal connected to the signal pad can be guided to the outside of the conductor plate without interfering with the diode element.

半導体装置１０の内部構造を示す平面図。内部構造を明確に図示するために、封止体２０、上側導体板１８及び第２電力端子２４は破線で図示し、導体スペーサ１３、１５は図示省略している。図３−図５についても、図１と同様に図示している。The plan view which shows the internal structure of the semiconductor device 10. In order to clearly show the internal structure, the sealing body 20, the upper conductor plate 18, and the second power terminal 24 are shown by broken lines, and the conductor spacers 13 and 15 are not shown. 3 and 5 are also shown in the same manner as in FIG. 図１のＩＩ−ＩＩ線における断面図。FIG. 2 is a cross-sectional view taken along the line II-II of FIG. スイッチング素子１２の一変形例を示す平面図。The plan view which shows one modification of the switching element 12. ダイオード素子１４の位置及び数における一変形例を示す平面図。FIG. 5 is a plan view showing an example of modification in the position and number of diode elements 14. ダイオード素子１４の位置及び数における一変形例を示す平面図。FIG. 5 is a plan view showing an example of modification in the position and number of diode elements 14. 上側導体板１８の一変形例を示す平面図。内部構造を明確に図示するために、封止体２０は破線で図示している。The plan view which shows one modification of the upper conductor plate 18. In order to clearly illustrate the internal structure, the sealing body 20 is shown by a broken line.

図１、図２を参照して、実施例の半導体装置１０について説明する。図１、図２に示すように、半導体装置１０は、スイッチング素子１２と、それを囲む複数のダイオード素子１４とを備え、スイッチング素子１２に対して複数のダイオード素子１４が逆並列に接続されている。このような回路構造は、インバータ等に必要とされるスイッチング回路として、例えば電気自動車の電力制御装置に採用されることができる。なお、本明細書における電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。 The semiconductor device 10 of the embodiment will be described with reference to FIGS. 1 and 2. As shown in FIGS. 1 and 2, the semiconductor device 10 includes a switching element 12 and a plurality of diode elements 14 surrounding the switching element 12, and the plurality of diode elements 14 are connected in antiparallel to the switching element 12. There is. Such a circuit structure can be adopted as a switching circuit required for an inverter or the like, for example, in a power control device of an electric vehicle. The electric vehicle in the present specification broadly means an electric vehicle having a motor for driving wheels, for example, an electric vehicle charged by an external electric power, a hybrid vehicle having an engine in addition to the motor, and a fuel cell as a power source. Including fuel cell vehicles and the like.

半導体装置１０は、スイッチング素子１２及び複数のダイオード素子１４を封止する封止体２０と、封止体２０から外部に向かって突出する複数の電力端子２２、２４及び複数の信号端子２６とを備える。封止体２０は、絶縁性の材料で構成されている。特に限定されないが、本実施例における封止体２０は、例えばエポキシ樹脂といった封止用材料で構成されている。封止体２０は概して板形状を有しており、第１主表面２０ａと、第１主表面２０ａの反対側に位置する第２主表面２０ｂとを備える。 The semiconductor device 10 includes a sealing body 20 that seals the switching element 12 and the plurality of diode elements 14, and a plurality of power terminals 22, 24, and a plurality of signal terminals 26 that protrude outward from the sealing body 20. Be prepared. The sealing body 20 is made of an insulating material. Although not particularly limited, the sealing body 20 in this embodiment is made of a sealing material such as an epoxy resin. The sealing body 20 generally has a plate shape, and includes a first main surface 20a and a second main surface 20b located on the opposite side of the first main surface 20a.

複数の電力端子２２、２４は、封止体２０の内部において、スイッチング素子１２及び複数のダイオード素子１４に電気的に接続されている。複数の電力端子２２、２４には、第１電力端子２２及び第２電力端子２４が含まれる。複数の信号端子２６は、封止体２０の内部において、例えばワイヤボンディングによってスイッチング素子１２に電気的に接続されている。 The plurality of power terminals 22 and 24 are electrically connected to the switching element 12 and the plurality of diode elements 14 inside the sealing body 20. The plurality of power terminals 22 and 24 include a first power terminal 22 and a second power terminal 24. The plurality of signal terminals 26 are electrically connected to the switching element 12 inside the sealing body 20, for example, by wire bonding.

一例ではあるが、スイッチング素子１２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子であり、一方の表面に位置するエミッタ電極１２ａ及び信号端子２６に接続される信号パッド１２ｃと、他方の表面に位置するコレクタ電極１２ｂを有する。スイッチング素子１２は、エミッタ電極１２ａとコレクタ電極１２ｂとの間を導通及び遮断することができる。ダイオード素子１４は、ＦＷＤ（Free Wheeling Diode）であり、一方の表面に位置するアノード電極１４ａと、他方の表面に位置するカソード電極１４ｂとを有する。ダイオード素子１４のアノード電極１４ａは、スイッチング素子１２のエミッタ電極１２ａに接続されており、ダイオード素子１４のカソード電極１４ｂは、スイッチング素子１２のコレクタ電極１２ｂに接続されている。 As an example, the switching element 12 is an IGBT (Insulated Gate Bipolar Transistor) element, which is an emitter electrode 12a located on one surface, a signal pad 12c connected to a signal terminal 26, and a collector located on the other surface. It has an electrode 12b. The switching element 12 can conduct and cut off between the emitter electrode 12a and the collector electrode 12b. The diode element 14 is an FWD (Free Wheeling Diode) and has an anode electrode 14a located on one surface and a cathode electrode 14b located on the other surface. The anode electrode 14a of the diode element 14 is connected to the emitter electrode 12a of the switching element 12, and the cathode electrode 14b of the diode element 14 is connected to the collector electrode 12b of the switching element 12.

半導体装置１０は、下側導体板１６と上側導体板１８を有する。下側導体板１６及び上側導体板１８は、スイッチング素子１２及び複数のダイオード素子１４を挟んで互いに対向する。下側導体板１６及び上側導体板１８は、封止体２０の内部において（即ち、導体板１６、１８のスイッチング素子１２側では）、スイッチング素子１２及び複数のダイオード素子１４に電気的に接続されている。なお、スイッチング素子１２と上側導体板１８との間には、導体スペーサ１３が介挿されており、複数のダイオード素子１４と上側導体板１８との各間には、導体スペーサ１５がそれぞれ介挿されている。下側導体板１６は、スイッチング素子１２のコレクタ電極１２ｂと、各ダイオード素子１４のカソード電極１４ｂとに電気的に接合されている。上側導体板１８は、導体スペーサ１３を介してスイッチング素子１２のエミッタ電極１２ａと電気的に接続されており、各導体スペーサ１５を介してダイオード素子１４のアノード電極１４ａと電気的に接続されている。これにより、下側導体板１６及び上側導体板１８は、半導体装置１０の電気回路の一部を構成している。 The semiconductor device 10 has a lower conductor plate 16 and an upper conductor plate 18. The lower conductor plate 16 and the upper conductor plate 18 face each other with the switching element 12 and the plurality of diode elements 14 interposed therebetween. The lower conductor plate 16 and the upper conductor plate 18 are electrically connected to the switching element 12 and the plurality of diode elements 14 inside the sealing body 20 (that is, on the switching element 12 side of the conductor plates 16 and 18). ing. A conductor spacer 13 is inserted between the switching element 12 and the upper conductor plate 18, and a conductor spacer 15 is inserted between each of the plurality of diode elements 14 and the upper conductor plate 18. Has been done. The lower conductor plate 16 is electrically bonded to the collector electrode 12b of the switching element 12 and the cathode electrode 14b of each diode element 14. The upper conductor plate 18 is electrically connected to the emitter electrode 12a of the switching element 12 via the conductor spacer 13, and is electrically connected to the anode electrode 14a of the diode element 14 via each conductor spacer 15. .. As a result, the lower conductor plate 16 and the upper conductor plate 18 form a part of the electric circuit of the semiconductor device 10.

導体板１６、１８は、概して板形状を有しており、例えば銅又は他の金属といった導体材料を用いて形成されている。導体スペーサ１３、１５は、概してブロック形状を有しており、例えば銅又は他の金属といった導体材料を用いて形成されている。これらの各構成部材間の電気的接続は、例えばはんだといった導電性を有する接合材を用いて接合されている。また、一例ではあるが、下側導体板１６には、第１電力端子２２が接続されており、上側導体板１８には、第２電力端子２４が接続されている。 The conductor plates 16 and 18 generally have a plate shape and are formed using a conductor material such as copper or other metal. The conductor spacers 13 and 15 generally have a block shape and are formed using a conductor material such as copper or other metal. The electrical connection between each of these components is joined using a conductive joining material such as solder. Further, as an example, the first power terminal 22 is connected to the lower conductor plate 16, and the second power terminal 24 is connected to the upper conductor plate 18.

図１に例示するように、下側導体板１６の一方の面（スイッチング素子１２側）には、スイッチング素子１２及び複数のダイオード素子１４が配置されている。ここで、スイッチング素子１２は、概して矩形状の板形状を有しており、その矩形状を構成する四辺１２ｓを有している。スイッチング素子１２は、下側導体板１６の中央部に位置しており、複数のダイオード素子１４は、下側導体板１６の周辺部（スイッチング素子１２よりも下側導体板１６の周縁１６ｅ側）に位置している。従って、複数のダイオード素子１４は、スイッチング素子１２の周囲に配置されている。加えて、スイッチング素子１２の四辺１２ｓの各々には、複数のダイオード素子１４の少なくとも一つが隣接している。 As illustrated in FIG. 1, a switching element 12 and a plurality of diode elements 14 are arranged on one surface (switching element 12 side) of the lower conductor plate 16. Here, the switching element 12 generally has a rectangular plate shape, and has four sides 12s forming the rectangular shape. The switching element 12 is located in the central portion of the lower conductor plate 16, and the plurality of diode elements 14 are in the peripheral portion of the lower conductor plate 16 (the peripheral portion 16e side of the lower conductor plate 16 than the switching element 12). Is located in. Therefore, the plurality of diode elements 14 are arranged around the switching element 12. In addition, at least one of the plurality of diode elements 14 is adjacent to each of the four sides 12s of the switching element 12.

なお、スイッチング素子１２の信号パッド１２ｃは、スイッチング素子１２の角部に位置しており、平面視において、各信号端子２６は、信号パッド１２ｃから、複数のダイオード素子１４の間を通って、下側導体板１６の外側まで延びている。ここでいう平面視とは、スイッチング素子１２の厚み方向に沿って観察することを意味し、スイッチング素子１２の角部は、スイッチング素子１２の四辺１２ｓにより形成される（四つの）角部を示している。 The signal pad 12c of the switching element 12 is located at a corner of the switching element 12, and in a plan view, each signal terminal 26 passes from the signal pad 12c between the plurality of diode elements 14 and is below. It extends to the outside of the side conductor plate 16. The plan view referred to here means observing along the thickness direction of the switching element 12, and the corners of the switching element 12 indicate (four) corners formed by the four sides 12s of the switching element 12. ing.

また、下側導体板１６及び上側導体板１８は、スイッチング素子１２及びダイオード素子１４と熱的にも接続されている。反スイッチング素子１２側では、下側導体板１６の表面（即ち、下側導体板１６の他方の面）が、封止体２０の第２主表面２０ｂにおいて、封止体２０の外部に露出しており、上側導体板１８の表面が、封止体２０の第１主表面２０ａにおいて、封止体２０の外部に露出している。従って、導体板１６、１８は、スイッチング素子１２及びダイオード素子１４（主にスイッチング素子１２）で発生した熱を冷却器へ放熱する放熱板（ヒートスプレッダ）としても機能する。なお、本実施例における半導体装置１０は、封止体２０の両主表面２０ａ、２０ｂに導体板１６、１８が露出した両面冷却構造を有している。 Further, the lower conductor plate 16 and the upper conductor plate 18 are also thermally connected to the switching element 12 and the diode element 14. On the anti-switching element 12 side, the surface of the lower conductor plate 16 (that is, the other surface of the lower conductor plate 16) is exposed to the outside of the sealing body 20 on the second main surface 20b of the sealing body 20. The surface of the upper conductor plate 18 is exposed to the outside of the sealing body 20 on the first main surface 20a of the sealing body 20. Therefore, the conductor plates 16 and 18 also function as heat sinks (heat spreaders) that dissipate heat generated by the switching element 12 and the diode element 14 (mainly the switching element 12) to the cooler. The semiconductor device 10 in this embodiment has a double-sided cooling structure in which the conductor plates 16 and 18 are exposed on both main surfaces 20a and 20b of the sealing body 20.

半導体装置１０は、図２に示すように、導体板１６、１８が冷却器（特に冷却器の一部である冷却板３２）に隣接配置された半導体モジュール１００に用いられることができる。冷却板３２は、概して、板形状を有しており、熱伝導性に優れた金属を用いて構成されている。冷却板３２は、一方の面が半導体装置１０（即ち、導体板１６、１８）側に位置し、半導体装置１０と熱的に接続されている。導体板１６、１８と冷却板３２との間には、絶縁板３０が介挿され、導体板１６、１８と絶縁板３０との間、及び、絶縁板３０と冷却板３２との間には、放熱グリス２８が充填される。放熱グリス２８は、流動性を有する放熱材（ＴＩＭ：Thermal Interface Material）であり、導体板１６、１８は、放熱グリス２８及び絶縁板３０を介して、冷却板３２に熱的に接続される。なお、絶縁板３０は特に限定されないが、絶縁性を有する材料を用いて構成されており、半導体装置１０と冷却板３２との間を電気的に絶縁する。冷却板３２は、他方の面には、複数の冷却フィン３２ａが設けられている。一例ではあるが、冷却器は、冷却板３２の他方の面における各冷却フィン３２ａの間において冷却水が通過するように構成されており、導体板１６、１８から冷却板３２へ伝達された熱は、通過した冷却水によって放熱される。 As shown in FIG. 2, the semiconductor device 10 can be used for the semiconductor module 100 in which the conductor plates 16 and 18 are arranged adjacent to the cooler (particularly, the cooling plate 32 which is a part of the cooler). The cooling plate 32 generally has a plate shape and is made of a metal having excellent thermal conductivity. One surface of the cooling plate 32 is located on the semiconductor device 10 (that is, the conductor plates 16 and 18) side, and is thermally connected to the semiconductor device 10. An insulating plate 30 is inserted between the conductor plates 16 and 18 and the cooling plate 32, and between the conductor plates 16 and 18 and the insulating plate 30 and between the insulating plate 30 and the cooling plate 32. , Thermal paste 28 is filled. The thermal paste 28 is a heat-dissipating material (TIM: Thermal Interface Material) having fluidity, and the conductor plates 16 and 18 are thermally connected to the cooling plate 32 via the thermal paste 28 and the insulating plate 30. The insulating plate 30 is not particularly limited, but is configured by using a material having an insulating property, and electrically insulates between the semiconductor device 10 and the cooling plate 32. The cooling plate 32 is provided with a plurality of cooling fins 32a on the other surface. As an example, the cooler is configured to allow cooling water to pass between the cooling fins 32a on the other surface of the cooling plate 32, and the heat transferred from the conductor plates 16 and 18 to the cooling plate 32. Is dissipated by the passing cooling water.

上述したように、本実施例の半導体装置１０は、放熱グリス２８を介して冷却器に隣接配置される。この点に関して、仮に半導体装置１０が従来の構造を有していると、使用時における半導体装置１０の熱変形に起因して、導体板１６、１８と冷却板３２との隙間から、放熱グリス２８が外部へ押し出されることが問題となる。このような現象は、放熱グリス２８のポンプアウトとも称される。これに対して、本実施例の半導体装置１０では、スイッチング素子１２の周囲に、複数のダイオード素子１４が分散配置された構造を有しており、これによって下記するように放熱グリス２８のポンプアウトが抑制される。 As described above, the semiconductor device 10 of this embodiment is arranged adjacent to the cooler via the thermal paste 28. Regarding this point, if the semiconductor device 10 has a conventional structure, the thermal paste 28 is formed from the gap between the conductor plates 16 and 18 and the cooling plate 32 due to thermal deformation of the semiconductor device 10 during use. Is pushed out to the outside, which is a problem. Such a phenomenon is also referred to as pumping out of the thermal paste 28. On the other hand, the semiconductor device 10 of the present embodiment has a structure in which a plurality of diode elements 14 are dispersedly arranged around the switching element 12, thereby pumping out the thermal paste 28 as described below. Is suppressed.

本実施例における半導体装置１０では、スイッチング素子１２に対して複数のダイオード素子１４が逆並列に接続されており、このような回路構造は、例えばインバータに必要とされるスイッチング回路として採用することができる。インバータのスイッチング回路では、スイッチング素子１２とダイオード素子１４が交互に通電するので、スイッチング素子１２とダイオード素子１４には交互に発熱が生じる。スイッチング素子１２が発熱すると、導体板１６、１８の中央部が熱膨張することで、放熱グリス２８がその周囲へ拡がろうとする。しかしながら、スイッチング素子１２の周囲には、複数のダイオード素子１４が配置されており、それらのダイオード素子１４が次に発熱することで、今度は導体板１６、１８の周辺部が熱膨張する。このように、導体板１６、１８の熱膨張が中央部と周辺部とで交互に生じることで、放熱グリス２８の外部への移動が相殺されることになり、放熱グリス２８のポンプアウトが抑制される。 In the semiconductor device 10 of the present embodiment, a plurality of diode elements 14 are connected in antiparallel to the switching element 12, and such a circuit structure can be adopted as, for example, a switching circuit required for an inverter. it can. In the switching circuit of the inverter, since the switching element 12 and the diode element 14 are alternately energized, heat is generated alternately between the switching element 12 and the diode element 14. When the switching element 12 generates heat, the central portions of the conductor plates 16 and 18 thermally expand, so that the thermal paste 28 tries to spread to the periphery thereof. However, a plurality of diode elements 14 are arranged around the switching element 12, and when the diode elements 14 generate heat next, the peripheral portions of the conductor plates 16 and 18 are thermally expanded. In this way, the thermal expansion of the conductor plates 16 and 18 occurs alternately in the central portion and the peripheral portion, so that the movement of the thermal paste 28 to the outside is canceled out, and the pump-out of the thermal paste 28 is suppressed. Will be done.

ここで、スイッチング素子１２の周囲に複数のダイオード素子１４が配置されていると、スイッチング素子１２の信号パッド１２ｃへ信号端子２６を接続するときに、信号端子２６がダイオード素子１４と干渉するおそれが生じる。特に、スイッチング素子１２の四辺１２ｓの各々に、少なくとも一つのダイオード素子１４が隣接配置されていると、従来のスイッチング素子における信号パッドの配列では、信号端子２６を下側導体板１６の外部まで導くことが難しくなる。この点に関して、本実施例の半導体装置１０では、スイッチング素子１２の信号パッド１２ｃが、スイッチング素子１２の角部に配置されている。これにより、信号パッド１２ｃに接続された信号端子２６を、ダイオード素子１４に干渉させることなく、導体板１６、１８の外側へと導くことができる。 Here, if a plurality of diode elements 14 are arranged around the switching element 12, the signal terminal 26 may interfere with the diode element 14 when the signal terminal 26 is connected to the signal pad 12c of the switching element 12. Occurs. In particular, when at least one diode element 14 is arranged adjacent to each of the four sides 12s of the switching element 12, the signal terminal 26 is guided to the outside of the lower conductor plate 16 in the arrangement of the signal pads in the conventional switching element. It becomes difficult. In this regard, in the semiconductor device 10 of the present embodiment, the signal pads 12c of the switching element 12 are arranged at the corners of the switching element 12. As a result, the signal terminal 26 connected to the signal pad 12c can be guided to the outside of the conductor plates 16 and 18 without interfering with the diode element 14.

但し、図１に図示した構造に限定されず、半導体装置１０における構成部品（スイッチング素子１２、ダイオード素子１４、及び上側導体板１８等）は様々に変更することができる。図３−図６を参照して、これらの構成部品の変形例について説明する。 However, the structure is not limited to that shown in FIG. 1, and the components (switching element 12, diode element 14, upper conductor plate 18, etc.) in the semiconductor device 10 can be variously changed. A modified example of these components will be described with reference to FIGS. 3 to 6.

本実施例における半導体装置１０では、スイッチング素子１２の一つの角部において、複数の信号パッド１２ｃが配置されており、各信号端子２６は、信号パッド１２ｃから、複数のダイオード素子１４の間を通って、下側導体板１６の外側まで延びている。但し、スイッチング素子１２における信号パッド１２ｃの位置は特に限定されない。図３に示すように、スイッチング素子１２は、スイッチング素子１２の互いに対向する二つの角部において、複数の信号パッド１２ｃがそれぞれ配置されていてもよい。信号パッド１２ｃは、スイッチング素子１２の角部に設けられていればよい。これにより、信号パッド１２ｃに接続された信号端子２６を、ダイオード素子１４に干渉させることなく、下側導体板１６の外側へと導くことができる。 In the semiconductor device 10 of the present embodiment, a plurality of signal pads 12c are arranged at one corner of the switching element 12, and each signal terminal 26 passes between the signal pad 12c and the plurality of diode elements 14. It extends to the outside of the lower conductor plate 16. However, the position of the signal pad 12c on the switching element 12 is not particularly limited. As shown in FIG. 3, in the switching element 12, a plurality of signal pads 12c may be arranged at two corners of the switching element 12 facing each other. The signal pad 12c may be provided at the corner of the switching element 12. As a result, the signal terminal 26 connected to the signal pad 12c can be guided to the outside of the lower conductor plate 16 without interfering with the diode element 14.

本実施例における半導体装置１０では、下側導体板１６の中央部に配置されたスイッチング素子１２に対して、その周囲に四つのダイオード素子１４が配置されており、スイッチング素子１２の一つの辺１２ｓに対して、一つのダイオード素子１４が隣接している。但し、ダイオード素子１４の数や位置は、これに限定されない。図４、図５に示すように、半導体装置１０は、四つ以上の複数のダイオード素子１４を備えていてもよい。この場合、ダイオード素子１４は、スイッチング素子１２の四辺１２ｓの各々に加え、信号パッド１２ｃが設けられた角部を除いた他の複数の角部にも隣接していてよい。また、複数のダイオード素子１４は、下側導体板１６上において、スイッチング素子１２に対して同心円上に配置されているとよい。このような構成によると、放熱グリス２８のポンプアウトを効果的に抑制することができる。 In the semiconductor device 10 of the present embodiment, four diode elements 14 are arranged around the switching element 12 arranged at the center of the lower conductor plate 16, and one side 12s of the switching element 12 On the other hand, one diode element 14 is adjacent to the device. However, the number and position of the diode elements 14 are not limited to this. As shown in FIGS. 4 and 5, the semiconductor device 10 may include a plurality of four or more diode elements 14. In this case, the diode element 14 may be adjacent to each of the four sides 12s of the switching element 12 and also to a plurality of other corner portions excluding the corner portion provided with the signal pad 12c. Further, it is preferable that the plurality of diode elements 14 are arranged concentrically with respect to the switching element 12 on the lower conductor plate 16. According to such a configuration, the pump-out of the thermal paste 28 can be effectively suppressed.

本実施例における半導体装置１０におけるスイッチング回路では、ＩＧＢＴ素子及びダイオード素子の組み合わせであったが、これに限定されず、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）素子とダイオード素子との組み合わせでもよいし、他の種類のスイッチング素子とダイオード素子との組み合わせであってもよい。また、半導体装置１０が備えるスイッチング素子１２の数も特に限定されない。半導体装置１０は、一つのスイッチング素子１２に限定されず、一つ又は複数の半導体素子を備えていてもよい。 The switching circuit in the semiconductor device 10 in this embodiment is a combination of an IGBT element and a diode element, but is not limited to this, and a combination of a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) element and a diode element is also possible. Alternatively, it may be a combination of another type of switching element and a diode element. Further, the number of switching elements 12 included in the semiconductor device 10 is not particularly limited. The semiconductor device 10 is not limited to one switching element 12, and may include one or a plurality of semiconductor elements.

また、本実施例の半導体装置１０は、導体板１６、１８が封止体２０の両主表面２０ａ、２０ｂから露出する両面冷却構造を有している。即ち、下側導体板１６側及び上側導体板１８側の両方の放熱グリス２８に対するポンプアウトを抑制することができる。但し、半導体装置１０は、両面冷却構造に限定されない。例えば、上側導体板１８は、封止体２０の表面２０ａに露出することなく、封止体２０の内部に埋設されてもよい。このような構造であると、半導体装置１０は、下側導体板１６のみが封止体２０の表面２０ｂに露出する片面冷却構造を有することになる。この場合、上側導体板１８は、放熱板としての機能を有しないので、そのサイズを比較的に小さくすることができる。例えば、図６に示すように、上側導体板１８は、スイッチング素子１２及び複数のダイオード素子１４の配列に応じたパターン形状（ここでは分岐パターン）を有してもよい。このような構成であっても、下側導体板１６側の放熱グリス２８のポンプアウトを抑制することができる。 Further, the semiconductor device 10 of this embodiment has a double-sided cooling structure in which the conductor plates 16 and 18 are exposed from both main surfaces 20a and 20b of the sealing body 20. That is, it is possible to suppress pumping out of the thermal paste 28 on both the lower conductor plate 16 side and the upper conductor plate 18 side. However, the semiconductor device 10 is not limited to the double-sided cooling structure. For example, the upper conductor plate 18 may be embedded inside the sealing body 20 without being exposed on the surface 20a of the sealing body 20. With such a structure, the semiconductor device 10 has a single-sided cooling structure in which only the lower conductor plate 16 is exposed on the surface 20b of the sealing body 20. In this case, since the upper conductor plate 18 does not have a function as a heat radiating plate, its size can be made relatively small. For example, as shown in FIG. 6, the upper conductor plate 18 may have a pattern shape (here, a branch pattern) according to the arrangement of the switching element 12 and the plurality of diode elements 14. Even with such a configuration, the pump-out of the thermal paste 28 on the lower conductor plate 16 side can be suppressed.

本実施例の半導体装置１０における導体板１６、１８は、図示しないが絶縁基板を有する積層基板の一部であってもよく、導体板１６、１８は、絶縁基板の一方の面（スイッチング素子１２側）上に設けられていていよい。この場合に、絶縁基板の他方の面（反スイッチング素子１２側）上にも、封止体２０の主表面２０ａ、２０ｂから露出する導体板がさらに設けられていてよい。このときの積層基板は、ＤＢＣ（Direct Bonded Copper）基板、ＤＢＡ（Direct Bonded Aluminum）基板、ＡＭＢ（Active Metal Brazed Copper）基板、又は絶縁基板を有する他の種類の積層基板を採用していてもよい。 Although not shown, the conductor plates 16 and 18 in the semiconductor device 10 of this embodiment may be a part of a laminated substrate having an insulating substrate, and the conductor plates 16 and 18 are one surface of the insulating substrate (switching element 12). It may be provided on the side). In this case, a conductor plate exposed from the main surfaces 20a and 20b of the sealing body 20 may be further provided on the other surface (anti-switching element 12 side) of the insulating substrate. As the laminated substrate at this time, a DBC (Direct Bonded Copper) substrate, a DBA (Direct Bonded Aluminum) substrate, an AMB (Active Metal Brazed Copper) substrate, or another type of laminated substrate having an insulating substrate may be adopted. ..

以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the techniques disclosed in the present specification have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. The techniques illustrated in the present specification or drawings can achieve a plurality of objectives at the same time, and achieving one of the objectives itself has technical usefulness.

１０：半導体装置
１２：スイッチング素子
１２ｃ：信号パッド
１２ｓ：辺
１４：ダイオード素子
１６、１８：導体板
２６：信号端子
２８：放熱グリス
３２：冷却板
１００：半導体モジュール 10: Semiconductor device 12: Switching element 12c: Signal pad 12s: Side 14: Diode element 16, 18: Conductor plate 26: Signal terminal 28: Thermal paste 32: Cooling plate 100: Semiconductor module

Claims (1)

スイッチング素子に対して複数のダイオード素子が逆並列に接続された半導体装置であって、
一方の面に前記スイッチング素子及び前記複数のダイオード素子が配置されているとともに、他方の面が放熱グリスを介して冷却器に隣接配置される導体板と、
前記スイッチング素子の信号パッドに接続された信号端子と、を備え、
前記導体板の前記一方の面では、前記複数のダイオード素子が前記スイッチング素子の周囲に配置されて、前記スイッチング素子の四辺の各々には、前記複数のダイオード素子の少なくとも一つが隣接しており、
平面視において、前記信号端子は、前記スイッチング素子の角部に位置する前記信号パッドから、前記複数のダイオード素子の間を通って、前記導体板の外側まで延びている、
半導体装置。 A semiconductor device in which a plurality of diode elements are connected in antiparallel to a switching element.
A conductor plate in which the switching element and the plurality of diode elements are arranged on one surface, and the other surface is arranged adjacent to the cooler via thermal paste.
A signal terminal connected to the signal pad of the switching element is provided.
On one surface of the conductor plate, the plurality of diode elements are arranged around the switching element, and at least one of the plurality of diode elements is adjacent to each of the four sides of the switching element.
In a plan view, the signal terminal extends from the signal pad located at a corner of the switching element to the outside of the conductor plate through between the plurality of diode elements.
Semiconductor device.
JP2019192079A 2019-10-21 2019-10-21 Semiconductor device Pending JP2021068786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019192079A JP2021068786A (en) 2019-10-21 2019-10-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019192079A JP2021068786A (en) 2019-10-21 2019-10-21 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2021068786A true JP2021068786A (en) 2021-04-30

Family

ID=75637571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019192079A Pending JP2021068786A (en) 2019-10-21 2019-10-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2021068786A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139395A (en) * 1995-09-11 1997-05-27 Toshiba Corp Press joint type power semiconductor device built in a plurality of semiconductor elements
JP2018125353A (en) * 2017-01-30 2018-08-09 トヨタ自動車株式会社 Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139395A (en) * 1995-09-11 1997-05-27 Toshiba Corp Press joint type power semiconductor device built in a plurality of semiconductor elements
JP2018125353A (en) * 2017-01-30 2018-08-09 トヨタ自動車株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP4531087B2 (en) Power semiconductor device
US11456244B2 (en) Semiconductor device
JP2020136516A (en) Semiconductor module and power converter using the same
JP2012248700A (en) Semiconductor device
JP5891616B2 (en) Semiconductor device
JPWO2015194023A1 (en) Power module device and power conversion device
JP2019134018A (en) Semiconductor device
KR20170024254A (en) Power semiconductor module and Method for manufacturing the same
US10741550B2 (en) Reverse-conducting insulated gate bipolar transistor
US10566295B2 (en) Semiconductor device
US20220270948A1 (en) Semiconductor device
JP7118205B1 (en) Semiconductor device and semiconductor module using the same
JP5125530B2 (en) Power converter
JP2009117701A (en) Power module
JP7196761B2 (en) semiconductor equipment
JP2021068786A (en) Semiconductor device
JP2005116578A (en) Heat dissipation structure
JP7147186B2 (en) semiconductor equipment
JP2021082804A (en) Semiconductor module
JP2021068844A (en) Semiconductor device
JP2020061427A (en) Semiconductor module
JP2020145285A (en) Semiconductor module and semiconductor device equipped with the same
JP2015053775A (en) Semiconductor power conversion device
JP7147187B2 (en) semiconductor equipment
JP7200825B2 (en) semiconductor equipment

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230620