JP2021068200A - 制御装置及び分散制御システム - Google Patents

Abstract

【課題】従来の分散制御システムでは、各制御装置が制御パケットを受信したタイミングでデータ領域を更新するため、制御装置間の通信遅延に差がある場合や、通信遅延にジッタを含む場合、システム稼働中のある瞬間に着目すると全ての制御装置でデータの内容を一致させることが困難であった。そのため、制御アプリケーションの起動タイミングによっては、制御装置間で異なるデータに基づいて動作するため、制御性能の向上に限界があった。【解決手段】本発明は、ネットワーク上のタイムスロットを演算部１２４の結果により割り当て、入出力や転写メモリにデータを反映するタイミング、転写メモリ１３３のデータを利用するタイミングを転写メモリ同期更新部１３２により同期する。【選択図】図４

Description

本発明は、情報処理装置及び情報処理ハードウェア、情報処理ソフトウェア及び通信技術に関する。その中でも特に、ネットワークを有する制御システム、制御システムを構成する制御装置およびこれらを用いた制御ないし通信方法に関する。

制御システムとして、制御用計算機が、ネットワークを介して単一または複数の制御対象を制御する構成がある。このような制御システムにおいては、制御システムの用途、要件、要求によって、適切な制御ネットワークが選択され、適用される。技術的な観点からは、それら制御システムの要求の高度化によって、制御ネットワークの技術進展がもたらされたとも言える。そのような制御ネットワークへの要求は多岐に渡り、通信遅延、低コスト化、接続台数、時刻同期の精度、接続距離、通信媒体及び通信データモデルの共通化、冗長化通信等である。

ＴＳＮ（Ｔｉｍｅ Ｓｅｎｓｉｔｉｖｅ Ｎｅｔｗｏｒｋ）と呼ばれる一連のＩＥＥＥ規格群で構成される通信方式は、時分割に基づくタイムスロット通信を導入することにより、通信装置間の通信遅延における時間確定性を向上させたネットワークである。ＩＥＥＥ８０２．３規格を制御システムに適用可能としている。
また、ＩＥＣ６１７８４等で規格化される一連のリアルタイムＥｔｈｅｒｎｅｔは、ＩＴ分野で広く使われるＩＥＥＥ８０２．３方式に対して、制御システム向けの機能を定義し、制御システムへの適用を意図した制御ネットワークの代表例である。

これらＩＥＥＥ８０２．３ベースの制御ネットワークは、従来の制御ネットワークに対して、通信帯域の広帯域化等の技術的利点を有する。

一方で、分散制御システム向けのコントローラ間の通信方法として転写メモリ方式がある。転写メモリ方式では、分散制御システムを構成するコントローラそれぞれで割り当てたメモリの集合である転写メモリに対して、自コントローラが割り当てられたデータを他のコントローラに向けて周期的にブロードキャストする。これにより、コントローラ間のデータ共有を図り、コントローラの通信負荷を軽減し、運用への影響を少なくできる。

特開平７−２１９９０２号公報 特開２０１９−０６２２８８号公報

特許文献１の発明は、転写メモリ方式に関する発明であり、受信処理負荷を軽減するネットワークアダプタについて開示している。転写メモリ方式においては各通信装置がパケットを受信したタイミングで転写メモリ領域を更新するため、コントローラ間の通信遅延に差がある場合や、通信遅延にジッタを含む場合、制御システム稼働中のある瞬間に着目すると全てのコントローラで転写メモリの内容を一致させることが困難であった。そのため、制御アプリケーションの起動タイミングによっては、コントローラ間で異なるデータに基づいて動作するため、制御性能の向上に限界があった。

特許文献２は、「複数の制御装置の各々は、第１のネットワークを介して他の制御装置との間で第１のデータを送受信する上位通信手段と、第２のネットワークを介して１または複数の機器との間で第２のデータを送受信する下位通信手段とを含む。上位通信手段は、複数の制御装置の間で互いに時刻同期された第１のタイマを有している。下位通信手段は、第１のタイマの時刻に基づいて、１または複数の機器に対して第２のデータを伝送する処理を開始すべきタイミングを決定する」構成が開示されている。しかしながら、対象装置のデータの送信に限定されているため、転写メモリ方式の効果を享受することが困難であり、また、通信遅延が異なる場合に生じる課題を避けるためにネットワーク構造及び制御アプリケーションの主従関係が順方向となる単純な構成に限定されるという課題があった。

本発明は、上記課題を解決するために、ネットワーク上のタイムスロットを割り当て、ネットワークの各ノードのおけるデータの書込みや読出し（アクセス）を同期するものである。つまり、各ノードで時刻合わせを行い、データを受信した後、一時格納（バッファリング）し、各ノードでタイミングを合わせて転写メモリのような共通データ領域にそのデータを書込むものである。ここで、同期をTSNの標準化機能を利用してもよい。

より詳細な本発明の一態様は、被制御装置に対する制御を実行するための分散制御システムを構成する制御装置（ノード）において、前記分散制御システムを構成する他の制御装置と時刻同期を実行する手段と、前記他の制御装置に関する受信情報を受信する手段と、前記受信情報を一時格納する手段と、一時格納された前記受信情報を格納する共通データ領域と、前記他の制御装置における共通データ領域への格納と同期させて、前記共通データ領域への格納を制御する手段とを有する制御装置である。

ノードにおけるアクセスの典型的な例として、入出力や転写メモリにデータを反映するタイミング、転写メモリのデータを利用するタイミングを同期する、ことが挙げられる。

また、本発明はネットワークとして、制御システムへ適用することが好適である。この場合、制御指令の出力ないし読出しタイミングの同期することが好適である。

さらに、センサ情報の入力や書込みの同期を行うことも本発明の一態様である。このセンサ情報には、ネットワーク外の装置（アクチュエータ装置など）からのセンサ情報が含まれる。

ネットワークの通信性能や信頼性を向上可能である。また、ネットワーク資源の利用効率の向上が図れる。

本発明の一実施形態を用いたシステム構成図である。 本発明の一実施形態でのハードウェア構成図である。 本発明の一実施形態でのハードウェア構成図である。 本発明の一実施形態を示す機能構成図である。 本発明の一実施形態を示す機能構成図である。 本発明の一実施形態の動作手順を示した図である。 本発明の一実施形態の動作手順を示した図である。 本発明の一実施形態の動作手順を示した図である。 本発明の一実施形態の動作手順を示した図である。 本発明の一実施形態の動作手順を示した図である。 本発明の一実施形態の動作手順を示した図である。 本発明の一実施形態におけるデータ割り当てを示した図である。 本発明の一実施形態におけるタイムチャートを示した図である。 本発明の一実施形態における装置内でのデータ更新のタイミングを示した図である。 本発明の一実施形態におけるタイムチャートを示した図である。 本発明の一実施形態におけるタイムチャートを示した図である。 本発明の一実施形態におけるタイムチャートを示した図である。 本発明の一実施形態におけるタイムチャートを示した図である。 本発明の一実施形態におけるタイムチャートを示した図である。 本発明の一実施形態におけるタイムチャートを示した図である。 本発明の一実施形態を用いたシステム構成図である。 本発明の一実施形態を示す機能構成図である。 本発明の一実施形態を示す機能構成図である。 本発明の一実施形態を用いたシステム構成図である。

本発明の一実施例である制御ネットワークを利用した制御システムについて、以下説明する。
（システム例）
本実施例を適用したシステム構成を図１に示す。制御装置１２０は、制御ネットワーク１２２、ネットワーク中継装置１２１を介して、入出力制御装置１２３と接続し、通信する。

制御装置１２０は、入出力制御装置１２３に対して、通信パケットを送受信することにより、被制御装置１２４を制御するための制御指令（制御指令値とも称する）の伝送、被制御装置１２４の計測値やセンサ情報の取得や各種設定を実行する。

制御装置１２０は、ＤＣＳ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ）の中央制御装置や電力系統の保護制御装置のように、各制御システム内のサンプリングデータや、制御指令、状態信号をやりとりすることが例示される。同一制御システム内のデータをパケット内に格納してもよい。
制御装置１２０として、専用コントローラ、産業用パソコン、制御用計算機、ＤＣＳコントローラ、ＳＣＡＤＡ（Ｓｕｐｅｒｖｉｓｏｒｙ Ｃｏｎｔｒｏｌ ａｎｄ Ｄａｔａ Ａｃｑｕｉｓｉｔｉｏｎ）サーバ、ＰＬＣ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｃｏｎｔｒｏｌｌｅｒ）、ＩＥＤ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ）、保護制御装置、クラウド、サーバ が例示される。

ネットワーク中継装置１２１は、制御ネットワーク１２２における中継装置であり、制御装置１２０、入出力制御装置１２３やネットワーク中継装置１２１の通信するパケットを経路制御し、転送する。ネットワーク中継装置１２１として、ＴＳＮ対応スイッチ、Ｌ２スイッチ、Ｌ３スイッチを含むネットワークスイッチ、ブリッジ、ルータ、ＩＥＥＥ １５８８のＴＣ（Ｔｒａｎｓｐａｒｅｎｔ Ｃｌｏｃｋ）、ＢＣ（Ｂｏｕｎｄａｒｙ Ｃｌｏｃｋ）、ＯｐｅｎＦｌｏｗスイッチ、ＩＥＣ ６２４３９−３で定義されるＲｅｄＢｏｘ、ＱｕａｄＢｏｘ、光スイッチ、光合波器、光分派器等の各種ネットワーク中継装置 が例示される。

制御ネットワーク１２２は、制御装置１２０、入出力制御装置１２３、ネットワーク中継装置１２１を接続するネットワークである。このネットワークには、ＩＥＥＥ ８０２．３（Ｅｔｈｅｒｎｅｔ）、ＩＥＣ６１７８４、ＩＥＣ６１７８４−２のＣｏｍｍｕｎｉｃａｔｉｏｎ Ｐｒｏｆｉｌｅ Ｆａｍｉｌｙ １２（以下、ＥｔｈｅｒＣＡＴ（登録商標）とする）、ＩＥＣ６１１５８で定義される制御用ネットワークを含む各種産業用ネットワーク、ＴＳＮと関連するＩＥＥＥ通信規格群、ＤＮＰ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｎｅｔｗｏｒｋ Ｐｒｏｔｏｃｏｌ）３、ＩＥＣ ６１９７０、ＩＥＣ６２４３９−３におけるＨＳＲ（Ｈｉｇｈ ａｖａｉｌａｂｉｌｉｔｙ Ｓｅａｍｌｅｓｓ Ｒｉｎｇ）及びＰＲＰ（Ｐａｒａｌｌｅｌ Ｒｅｄｕｎｄａｎｃｙ Ｐｒｏｔｏｃｏｌ）、リングネットワーク、ＩＥＥＥ８０２．１７のＲＰＲ方式、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ：登録商標)、ＤｅｖｉｃｅＮｅｔ、ＲＳ−２３２Ｃ、ＲＳ−４２２、ＲＳ−４８５、ＺｉｇＢｅｅ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＩＥＥＥ ８０２．１５、ＩＥＥＥ ８０２．１、モバイル通信、ＯｐｅｎＡＤＲ、ＥＣＨＯＮＥＴ Ｌｉｔｅ（登録商標）、ＯｐｅｎＦｌｏｗ（登録商標）等が例示 される。

また、プロトコルスタックにおける上位プロトコルとして、以下がある。ＩＥＣ６１８５０、ＯＰＣ ＵＡ（Ｕｎｉｆｉｅｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）、ＤＤＳ（Ｄａｔａ Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｓｅｒｖｉｃｅ）、ＩＥＣ ６１８５０−７−４２０、ＩＥＣ ６０８７０−５−１０４が例示される。あるいは、以上のプロトコルは階層化されていてもよい。例えば、ＴＳＮ上でデータ領域の内容はＯＰＣ ＵＡ規格を適用すること が例示される。

入出力制御装置１２３は、被制御装置１２４に接続され、制御ネットワーク１２２を介して、制御装置１２０から受信した制御指令に応じて被制御装置１２４を制御、設定する。また、被制御装置１２４の状態や情報を取得して制御ネットワーク１２２を介して制御装置１２０へ送信する。

入出力制御装置１２３として、専用コントローラ、産業用パソコン、制御用計算機、ＤＣＳコントローラ、ＳＣＡＤＡ装置、ＰＬＣ、ＩＥＤ、ＭＵ（Ｍｅｒｇｉｎｇ Ｕｎｉｔ）、保護制御装置 が例示される。

被制御装置１２４は、入出力制御装置１２３によって制御される機器、装置である。被制御装置１２４として、移動ロボットやロボットアーム等の産業用ロボット、チップマウンタ、工作機械テーブル、加工装置、工作機械、半導体製造装置が例示される。あるいは製造装置内のモータ、インバータや、遮断器、断路器といった電力機器、センサ各種（エンコーダ、温度センサ、圧力センサ等）が例示される。

ネットワーク管理装置１２５は、制御装置１２０、ネットワーク中継装置１２１、入出力制御装置１２３の通信にかかわるネットワーク資源を制御する。そのようなネットワーク資源として、通信帯域、時分割通信方式における時間幅、特定通信種別に対する優先度等の設定、利用する通信経路数等が挙げられる。

ネットワーク管理装置１２５は、制御装置１２０、ネットワーク中継装置１２１、入出力制御装置１２３と通信し、制御装置１２０、ネットワーク中継装置１２１、入出力制御装置１２３の状態を取得することができる。

ネットワーク管理装置１２５として、ＳＤＮにおけるＯｐｅｎＦｌｏｗコントローラ等の通信制御装置、専用の通信装置 が例示される。

なお、図１では制御装置１２０と入出力制御装置１２３間に２つのネットワーク中継装置１２１を接続しているが、異なる数でもよいし、通信経路が複数であってもよい。

また、制御装置１２０と入出力制御装置１２３は説明上区別して以下説明するが、１つの装置において両方の役割を具えてもよい。

また、制御装置１２０は制御システム内で複数でも１つでもよい。

図１に示すシステム構成として、ＦＡ（Ｆａｃｔｏｒｙ Ａｕｔｏｍａｔｉｏｎ）、ＰＡ（Ｐｒｏｃｅｓｓ Ａｕｔｏｍａｔｉｏｎ）向けのＤＣＳ等の制御システム、電力分野の監視制御・保護制御システムが例示される。さらに、産業用機器、半導体製造装置、車載システム、建設機械や鉄道車両内の制御システム、鉄道地上信号システム、航空機内の制御システムなども例示される。あるいは、制御ネットワーク１２２を介して収集した情報をもとに、制御装置１２０あるいは、図示していないクラウドやコンピュータ上で人工知能にて解析し、制御システムの性能向上を図るＩｏＴシステムなどが例示される。
（ハードウェア構成）
図２に制御装置１２０のハードウェア構成を示す。

ＣＰＵ１０１は、不揮発性記憶媒体１０５からプログラムをメモリ１０４に転送して実行する。実行処理プログラムとしては、オペレーティングシステム（以下、ＯＳと称す）やＯＳ上で動作するアプリケーションプログラムが例示される。ＣＰＵ１０１上で動作するプログラムは、通信制御ＩＣ１０２の動作設定や、状態情報を取得する。

通信制御ＩＣ１０２は、ＣＰＵ１０１上で動作するソフトウェアから送信要求、送信データを受け取り、ＰＨＹ１０３を用いて制御ネットワーク１２２に対して送信する。また、制御ネットワーク１２２から受信したデータを、バス１０６を介してＣＰＵ１０１、メモリ１０４、不揮発性記憶媒体１０５へ転送する。

また、通信制御ＩＣ１０２はネットワークを用いた時刻同期プロトコルを実行するための機能を具える。すなわち、時刻同期パケットの送受信時の計時機能や、同期パケットへの補正値の設定、加算等である。

このような時刻同期プロトコルとして、ＩＥＥＥ１５８８、ＩＥＥＥ８０２．１ＡＳ、ＮＴＰ、ＳＮＴＰが例示される。補正値として、ＩＥＥＥ１５８８のＣｏｒｒｅｃｔｉｏｎ Ｆｉｅｌｄ（ＣＦ）が例示される。加えて、同期時刻に基づく時間管理機能を具えることが例示される。そのような時間管理機能として、設定した時刻に割込み信号、アラーム信号の生成、所定周期での割込み信号、アラーム信号の生成、他機能部、他装置への同期時刻情報の提示が例示される。

通信制御ＩＣ１０２の実装例としては、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ゲートアレイ等のＩＣが例示される。あるいは、ＣＰＵ１０１と一体化して構成されてもよい。通信制御ＩＣ１０２をＭＡＣ層、ＰＨＹ層を含めたＩＥＥＥ ８０２．３通信デバイスとしてもよいし、また、ＰＨＹ機能まで含めて通信制御ＩＣ１０２に包含してもよい。この場合、通信制御ＩＣ１０２の実装例としては、ＩＥＥＥ８０２．３規格のＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）チップ、ＰＨＹ（物理層）チップ、ＭＡＣとＰＨＹの複合チップを含む。なお、通信制御ＩＣ１０２は、ＣＰＵ１０１や、コンピュータ内部の情報経路を制御するチップセットに含まれていてもよい。また、図２の構成では、通信制御ＩＣ１０２を１つ示しているが、通信制御ＩＣ１０２の数は複数であってもよい。
ＰＨＹ１０３は、制御ネットワーク１２２との通信機能を実装した送受信機ＩＣである。ＰＨＹ１０３の提供する通信規格としてＩＥＥＥ８０２．３のＰＨＹ（物理層）チップが例示される。なお、図２の構成では、ＰＨＹ１０３と通信制御ＩＣ１０２が接続しているので、ＩＥＥＥ ８０２．３のＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）層の処理は通信制御ＩＣ１０２に含まれる。ただし、ＭＡＣ機能を提供するＩＣを通信制御ＩＣ１０２とＰＨＹ１０３間に配置する構成や、ＭＡＣ機能を提供するＩＣとＰＨＹ１０３を組み合わせた通信用ＩＣと通信制御ＩＣ１０２を接続する構成においても、本実施例の効果は失われるものではない。なお、ＰＨＹ１０３は、通信制御ＩＣ１０２に含まれていてもよい。また、図２の構成では、ＰＨＹ１０３を１つ示しているが、ＰＨＹ１０３の数は複数であってもよい。
メモリ１０４は、ＣＰＵ１０１が動作するための一時的な記憶領域であり、不揮発性記憶媒体１０５から転送したＯＳ、アプリケーションプログラム等が格納される。

不揮発性記憶媒体１０５は、情報の記憶媒体で、ＯＳ、アプリケーション、デバイスドライバ等や、ＣＰＵ１０１を動作させるためのプログラムの保存、プログラムの実行結果の保存に利用される。不揮発性記憶媒体１０５として、ハードディスクドライブ（ＨＤＤ）やソリッドステートドライブ（ＳＳＤ）、フラッシュメモリが例示される。また、取り外しが容易な外部記憶媒体として、フロッピーディスク（ＦＤ）、ＣＤ、ＤＶＤ、ブルーレイ（登録商標）、ＵＳＢメモリ、ＣＦカード等の利用が例示される。

バス１０６は、ＣＰＵ１０１、通信制御ＩＣ１０２、メモリ１０４、不揮発性記憶媒体１０５をそれぞれ接続する。バス１０６としては、ＰＣＩバス、ＩＳＡバス、ＰＣＩ Ｅｘｐｒｅｓｓバス、システムバス、メモリバス等が例示される。
（入出力制御装置１２３のハードウェア構成）
図３に入出力制御装置１２３のハードウェア構成を示す。

入出力部１０７は、被制御装置１２４を制御、あるいは被制御装置１２４の情報を取得するための入出力インターフェースである。

入出力部１０７として、各種のデジタル入出力やアナログ入出力ＩＣが例示される。なお、入出力部１０７からの信号線を１本で示しているが、被制御装置１２４側の構成により、複数でもよい。
（制御装置１２０の機能構成）
制御装置１２０の機能構成を、図５に示す。

時刻同期部１３０は、時刻同期手順を実行する機能部である。実行する時刻同期プロトコルとしては、ＩＥＥＥ １５８８やＮＴＰ、ＳＮＴＰ が挙げられる。通信部１３１で時刻同期パケットの送信時や受信時に計測した時刻等を用いて、他の装置と時刻同期する。
時刻同期部１３０は、ＣＰＵ１０１またはＣＰＵ１０１上で動作するアプリケーションで実現してもよいし、通信制御ＩＣ１０２をＦＰＧＡやＣＰＬＤで構成した場合のハードウェア論理として実現してもよい。あるいは、ＣＰＵ１０１上のソフトウェアと、通信制御ＩＣ１０２の両方で構成してもよい。この場合は、パケットの送信タイミング、受信タイミングの計測機能、あるいはパケットフォーマットの生成を通信制御ＩＣ１０２で処理することが例示される。
通信部１３１は、制御ネットワーク１２２に接続し、制御ネットワーク１２２の通信プロトコルにしたがって通信をするための機能部である。ＣＰＵ１０１上で動作するソフトウェア、通信制御ＩＣ１０２、ＰＨＹ１０３のいずれか、または複数で構成する。
転写メモリ同期更新部１３２は、通信部１３１から受信した通信内容を保持し、時刻管理部１３６から通知された時刻情報または時刻通知、時刻通知割込み等によって、保持している情報を転写メモリ１３３に反映する。

この際、通信内容の送信元情報、宛先情報、通信プロトコルのヘッダ情報等から、通信内容の整形（パラメータ除去含む）や修正、破棄をしてもよい。また通信内容にかかわる情報から、転写メモリ１３３への書き込み先アドレスを決定してもよい。

あるいは、時刻管理部１３６から通知された時刻情報または時刻通知、時刻通知割込み等によって転写メモリ１３３の内容を通信部１３１に転送して制御ネットワーク１２２に送信する。この際、通信内容の送信元情報、宛先情報等から、通信内容の整形、修正をしてもよい。また、通信部１３１に送信する転写メモリ１３３上の範囲を指定、選択してもよいし、複数領域の内容を任意の順番で送信してもよい。これらは一つのパケットに格納して送信してもよいし、複数のパケットに格納して送信してもよい。

転写メモリ同期更新部１３２は、ＣＰＵ１０１上で動作するソフトウェア、通信制御ＩＣ１０２、メモリ１０４のいずれか、または複数で構成することが例示される。

転写メモリ１３３は、コントローラ間で共有するメモリ空間である。このメモリ空間上に各コントローラのデータ領域が対応付けられる。例えば、各コントローラが周期的なブロードキャスト通信を実行し、受信したコントローラが、送信元のコントローラを識別して、該当するデータ領域を更新する。

複数の実行主体（ソフトウェア、機能部、デバイス等）から、同じ領域にアクセスされて保持している情報の一貫性が保持できなくなることを防止するため、転写メモリ１３３は、アクセスに対する排他制御機能を有することが例示される。
転写メモリ１３３は、ＣＰＵ１０１上で動作するソフトウェア、またはメモリ１０４、不揮発性記憶媒体１０５のいずれか、または複数で構成することが例示される。

なお、転写メモリ１３３は、各ノードにおいて、自身の制御データ、他のノードの制御データについて、同様のデータを保持するものである。ここで、転写メモリ１３３では、
必ずしも、ブロードキャストにより同様のデータを保持する必要はない。なお、このような保持を行うよう転写メモリ同期更新部１３２が制御を行う。

演算部１３４は、入出力制御装置１２３が被制御装置１２４を制御する上で必要な制御指令値を演算する。被制御装置１２４を直接制御する制御指令値を算出してもよいし、あるいは入出力制御装置１２３が具体的に被制御装置１２４を制御するための目標値を算出してもよい。これらの制御指令値の演算のために、入出力制御装置１２３から受信した情報を用いてもよい。この受信情報は被制御装置１２４の状態信号を含む。このように、本実施例では、制御に関する処理の１つとして制御指令値を演算する。

これらの処理は転写メモリ１３３を介して実行する。センサ装置に相当する入出力制御装置１２３に割り当てられたデータをセンサ値として転写メモリ１３３から読み取って演算する。そして、アクチュエータ装置（以下、アクチュエータ）に相当する入出力制御装置１２３に割り当てられたデータを制御指令値として更新することが例示される。
演算部１３４として、ＣＰＵ１０１や、ＣＰＵ１０１上で実行されるソフトウェアが例示される。

演算スケジュール部１３５は、時刻管理部１３６から通知された時刻情報または時刻通知、時刻通知割込み等によって演算部１３４の動作を制御する。
演算スケジュール部１３５は、ＣＰＵ１０１や、ＣＰＵ１０１上で実行されるソフトウェア、通信制御ＩＣ１０２のいずれか、または複数で構成することが例示される。

時刻管理部１３６は、時刻同期部１３０にしたがって同期した時刻を提供する。同期の基準となる装置は制御ネットワーク１２２を介して接続する別の装置か、自身である。時刻管理部１３６は、同期時刻の提供のみならず、指定された時刻での割込み通知またはアラーム通知の機能を具えてもよい。

また、この割込み、アラーム通知を指定開始時刻以降、所定の周期で繰り返し実行してもよい。

また、時刻同期に異常が生じた場合は自身の計時デバイス（オシレータ、水晶振動子等）にしたがって計時してもよい。

また、割込み、アラームの通知先は予め指定した機能部、デバイスでもよいし、宛先を指定せず、単にバス１０６や、接続している信号線に対して出力してもよい。
時刻管理部１３６は、通信制御ＩＣ１０２、ＣＰＵ１０１に含まれる計時デバイス、割込みコントローラ、専用のＩＣデバイス（図示無し）、ＣＰＵ１０１上で動作するソフトウェアやスケジューラのいずれか、または複数で構成することが例示される。
（入出力制御装置１２３の機能構成）
次に図５に入出力制御装置１２３の機能構成を示す。

入出力制御部１３７は、演算スケジュール部１３５によって起動されて、入出力制御装置１２３の入出力部１０７を制御する。この制御は転写メモリ１３３を介して実行する。例えば、転写メモリ１３３上で自装置に割り当てられたデータ領域の値を指示値としてアクチュエータを制御することが例示される。あるいは、センサ値を転写メモリ１３３上で自装置に割り当てられたデータ領域に対して更新することが例示される。
（動作手順）
本発明を適用する本実施例の動作手順を図６、７、８、９、１０、１１に示す。

図６は全体動作を示しており、図７、８が開始時の設定動作、図９、１０、１１が制御動作を示している。
（動作手順：全体動作）
図６の全体動作について説明する。
はじめに、制御システムのセットアップを実行する（Ｓ００１）。次に制御動作を実行する（Ｓ００２）。次に終了条件を満たしたかを判定する（Ｓ００３）。終了条件を満たしていれば（Ｓ００３のＹ）、そのまま終了し、満たしていなければ（Ｓ００３のＮ）、Ｓ００２の制御動作を繰り返す。

終了条件は、所定の時刻に達したことや、所定の稼働時間に達したこと、所定の制御回数を実行したことが例示される。あるいは、所定の制御性能に達したことが例示される。また、制御システムの運用者、利用者等によって、明示的に終了したと設定してもよい。
（動作手順：セットアップ）
次にセットアップの動作について説明する。

セットアップは、図７に示す転写メモリ１３３の設定と、図８に示す制御ネットワーク１２２の設定で構成される。これらの設定は、順番に実行してもよいし、並行に進めてもよい。あるいは図７の転写メモリ１３３の設定によって、各データの更新周期等を決定してから、図８のネットワーク設定を実行することが例示される。
（転写メモリ１３３の割り当て）
転写メモリ１３３の設定について図７に示す。
はじめに、転写メモリ１３３空間上のアドレス分割を定義する（Ｓ０１０）。次に個々の装置のデータ領域内でのデータの意味付けを定義する（Ｓ０１１）。次に、転写メモリ１３３の各データ領域の更新周期を決定する（Ｓ０１２）。それから、決定したアドレス分割の定義と通信周期を各制御装置１２０、入出力制御装置１２３に設定する（Ｓ０１３）。
なお、Ｓ０１０、Ｓ０１１、Ｓ０１２の手順は順不同で実行してもよいし、同時に実行してもよい。また、Ｓ０１１の手順はＳ０１３の手順後に実行してもよい。

アドレス分割は制御装置１２０、入出力制御装置１２３の必要なデータサイズを定義し、仮想的な転写メモリ１３３のアドレス空間上に割り当てていくことが例示される。各装置のデータサイズは等しくともよいし、異なっていてもよい。各装置を順序付け、アドレス空間の先頭から割り当ててもよい。また各データ領域の先頭アドレスを一定間隔であけて配置してもよい。

この場合、制御装置１２０または入出力制御装置１２３に割り当てたサイズによって、データが割り当てられない未定義の領域があってもよい（図１２の１７６、１７７）。なお、この未定義領域へのアクセスがあった場合は、これをＣＰＵ１０１上のソフトウェアやレジスタで未定義領域アクセスがあったことを情報として保持し、ＣＰＵ１０１上のソフトウェアからアクセス可能としてもよい。あるいは事前に設定した送信先に電子メール等の電子手段で通知してもよいし、ＣＰＵ１０１上でｗｅｂサーバを構築して、外部からｗｅｂブラウザ等でアクセスして確認できるようにしてもよい。装置上にＬＥＤ、アラームといった物理的手段で提示してもよい。このように外部に通知することで、運用者は未定義領域へのアクセスがあったことを検知し、アドレス分割や定義等の転写メモリ１３３の設定を見直すことができ、結果的に制御システムを適切に運用しやすくなる。

また、更新周期については、装置ごと、または割り当てられたデータ領域ごとに異なっていてもよい。

また、図７のＳ０１０、Ｓ０１１、Ｓ０１２、Ｓ０１３は、制御システムの稼働前に各装置である制御装置１２０、入出力制御装置１２３に設定、定義してもよいし、ネットワーク管理装置１２５から制御ネットワーク１２２を介して動的に設定してもよい。
（転写メモリ１３３の割り当て例）
ここで、転写メモリ１３３の割り当ての例を図１２に示す。

図１２では、制御装置１２０、入出力制御装置１２３の装置Ａ、Ｂ、Ｃ３台分の割り当てを示している。各装置の装置データ領域１７０の先頭アドレスの間隔を一定とし、個々の装置において、実際に割り当てられているデータ領域のサイズが異なると仮定している。そのため、未定義領域１７６、１７７が存在する。未定義領域１７８は、転写メモリのアドレス幅と、各装置のデータ領域の合計の関係から生じる領域である。

例えば、転写メモリ１３３のアドレス幅として１６ｂｉｔを定義し、１アドレス１ｂｙｔｅとすると、転写メモリ１３３全体で６４ｋｂｙｔｅ（６４ｋＢ）となる。仮に各装置のデータ領域の先頭アドレスの間隔を２０ｋｂｙｔｅとすると、３台分で６０ｋｂｙｔｅとなり、未定義領域１７８として、差分の４ｋｂｙｔｅが存在し得る。

また、個別装置内のデータ割り当てとして、装置Ａ内での例を示す（装置Ｂ、Ｃは省略）。先頭から、センサａ１７１、センサｂ１７２、アクチュエータ領域１７３、ステータスａ１７４、ステータスｂ１７５として割り当てている。

センサａ１７１、センサｂ１７２は装置Ａのセンサ情報とすると、装置Ａは自身のセンサ値を反映するとともに、他の装置へ通信する。
アクチュエータ領域１７３は出力指令となるため、制御機能を持った装置から装置Ａへ通信する。

ステータスａ１７４、ステータスｂ１７５は、自装置または他装置の状態を表すことが例示される。他の装置からのクリアといった用途など、設定内容によって装置Ａと、それ以外の装置間の双方向となることが例示される。
（図８ネットワーク設定）
次に、ネットワーク設定の動作について図８に示す。

はじめに、ネットワークトポロジを計画する（Ｓ０２０）。これは制御システムを構成する被制御装置１２４の配置に関する物理的制約、各制御装置１２０、各入出力制御装置１２３間の通信性能に関する条件等を考慮して、制御ネットワーク１２２、ネットワーク中継装置１２１の台数や接続関係を決定する。各入出力制御装置１２３間の通信性能として、例えば、通信帯域や経路冗長化等が挙げられる。

次に、各ネットワーク中継装置１２１や制御装置１２０でのタイムスロットの割り当てを計画する（Ｓ０２１）。これは制御装置１２０、入出力制御装置１２３、被制御装置１２４で構成する制御アプリケーションにおける通信要件を考慮して決定する。

次に、各ネットワーク中継装置１２１、制御装置１２０、入出力制御装置１２３に対して、計画したタイムスロットを割り当てる（Ｓ０２２）。

それから、制御システムに求められる要件を満足したかを判定する（Ｓ０２３）。ここでの要件は、通信遅延や制御周期、通信周期といった時間的制約を満足できるかといったことや通信経路の冗長度や再送を踏まえた信頼性の要件が例示される。

また、制御システム、制御ネットワーク１２２上に構成される制御アプリケーションは複数構築することが例示される。そして、Ｓ０２３での判定は、それら各アプリケーションの要件(例えば、全て)を満足すること、あるいは優先度に基づいて選択される、一部のアプリケーションの要件を満足することが例示される。

Ｓ０２３で要件を満足すれば（Ｓ０２３のＹ）、終了する。あるいは要件を満足しなければ（Ｓ０２３のＮ）、Ｓ０２０から再実行する。

ここでは、Ｓ０２０、Ｓ０２１で要件を考慮しながら、ネットワークトポロジ、タイムスロットを割り当てると説明した。但し、探索的方法や最適化手法を用いて計画し、Ｓ０２３で要件を達成するまで、ネットワーク設定における各パラメータの適正値の探索を繰り返してもよい。
（動作手順：出力）
次に入出力制御装置１２３における出力制御の動作手順を図９に示す。はじめに、出力指令のパケットの受信を待機する（Ｓ０３０）。次に、出力指令のパケットを受信すれば（Ｓ０３０のＹ）、該パケットまたは該パケット内に格納される制御指令値、情報を受信バッファに格納する（Ｓ０３１）。なお、この受信バッファはメモリ１０４、不揮発性記憶媒体１０５または通信制御ＩＣ１０２の内部メモリのいずれか、または複数で構成し、機能部としては通信部１３１、転写メモリ同期更新部１３２のいずれか、または両方で保持することが例示される。

次に時刻ｔ＿ｍｅｍ＿ｏｕｔで生成される割込みを待機する（Ｓ０３２）。この割込みの生成のタイミングについては、タイムチャートを用いて、後に図１３において説明する。この割込みは時刻管理部１３６から通知される。

割込み発生後（Ｓ０３２のＹ）、転写メモリ同期更新部１３２は、受信したパケットの内容を転写メモリ１３３に反映する（Ｓ０３３）。これは受信したパケットそのものを転写メモリ１３３に反映してもよいし、受信したパケットに含まれる制御指令値を抽出して反映してもよい。あるいは、所定のルールに応じて整形した情報を反映してもよい。そのようなルールとして受信内容に対するデータフォーマットの変更（生のデータ値からＸＭＬへの変更、整数型から浮動少数点型への変更、文字列から数値への変更等）、統計処理（これまでの受信内容との平均、最小値、最大値等）、フィルタ演算等がある。

その後、時刻ｔ＿ｏｕｔで生成される割込みを待機する（Ｓ０３４）。これは時刻管理部１３６から演算スケジュール部１３５への割込み通知である。

割込みが生成されれば（Ｓ０３４のＹ）、演算スケジュール部１３５は入出力制御部１３７を起動する。ここでの入出力制御部１３７は転写メモリ１３３で更新された制御指令値を読み取り、入出力部１０７を制御して信号出力する（Ｓ０３５）。
これは具体的には、モータといったアクチュエータへの出力指令や、遮断器への遮断指令等である。

次に終了条件となったかを判定する（Ｓ０３６）。条件を満足した場合（Ｓ０３６のＹ）は終了し、そうでなければ（Ｓ０３６のＮ）Ｓ０３０から繰り返す。終了条件として、制御システムが所定の制御目標の満足、制御システム内の異常の発生、所定の稼働時間だけの実行、実行回数だけの実行、所定の時刻の経過、運用者等からの明示的な終了指示の受領が例示される。

なお、Ｓ０３０〜Ｓ０３１と、Ｓ０３２〜Ｓ０３６は連続して動作すると説明したが、並列に実行してもよい。そのような場合、Ｓ０３６で終了条件が満足しなければ（Ｓ０３６のＮ）、Ｓ０３０、Ｓ０３２から繰り返す。
（動作手順：入力）
次に、入出力制御装置１２３における入力の動作手順を図１０に示す。

はじめに、時刻ｔ＿ｉｎで生成される割込みを待機する（Ｓ０４０）。これは時刻管理部１３６から演算スケジュール部１３５への割込み通知である。割込みが生成されれば（Ｓ０４０のＹ）、演算スケジュール部１３５は入出力制御部１３７を起動し、起動された入出力制御部１３７は、入出力部１０７からセンサ情報を入力する（Ｓ０４１）。
入力されたセンサ値をバッファに格納する（Ｓ０４２）。なお、このバッファは機能部としては入出力制御部１３７が保持し、ハードウェアとしては、メモリ１０４、不揮発性記憶媒体１０５、通信制御ＩＣ１０２の内部メモリのいずれか、または複数を用いて実現することが例示される。

次に、時刻ｔ＿ｓｅｎｄ＿ｉｎで生成される割込みを待機する（Ｓ０４３）。これは時刻管理部１３６から転写メモリ同期更新部１３２への割込みの通知である。割込みが生成されれば（Ｓ０４３のＹ）、転写メモリ同期更新部１３２はＳ０４２でバッファに格納したセンサ情報を読み取る。それから読み取った情報をパケットとして制御ネットワーク１２２へ送信する（Ｓ０４５）。これはブロードキャストや所定の送信先に送信することが例示される。

次に、時刻ｔ＿ｍｅｍ＿ｉｎで生成される割込みを待機する（Ｓ０４６）。割込みが生成されれば（Ｓ０４６のＹ）、保存しているセンサ値を転写メモリ１３３に格納する（Ｓ０４７）。これはセンサ値そのものを転写メモリ１３３に反映してもよいし、所定のルールに応じて整形した情報を反映してもよい。このルールとして受信内容に対するデータフォーマットの変更（生のデータ値からＸＭＬへの変更、整数型から浮動少数点型への変更、文字列から数値への変更等）、統計処理（これまでの受信内容との平均、最小値、最大値等）、フィルタ演算等が例示される。

次に、終了条件を判定する（Ｓ０４８）。判定条件は図９のＳ０３６と同様である。終了条件を満足していれば（Ｓ０４８のＹ）、終了し、満足していなければ（Ｓ０４８のＮ）、Ｓ０４０から繰り返す。

なお、Ｓ０４０〜Ｓ０４２とＳ０４３〜Ｓ０４５、Ｓ０４６〜Ｓ０４８を連続する手順として説明したが、並列に実行してもよい。この場合、Ｓ０４８で終了条件を満足しなければ（Ｓ０４８のＮ）、それぞれの一連の手順の冒頭の待機処理（Ｓ０４０、Ｓ０４３、Ｓ０４６）へ戻ることが例示される。
（動作手順：制御手順）
次に、制御の手順について、図１１に示す。はじめにセンサ値や状態情報といった制御演算をするための情報を格納したパケットの受信を待機する（Ｓ０５０）。パケットを受信すれば（Ｓ０５０のＹ）、受信した情報をバッファに格納する。なお、このバッファは機能部としては転写メモリ同期更新部１３２が保持し、ハードウェアとしては、メモリ１０４、不揮発性記憶媒体１０５、通信制御ＩＣ１０２の内部メモリのいずれか、または複数を用いて実現することが例示される。

次に時刻ｔ＿ｍｅｍ＿ｃｎｔ＿ｉｎで生成される割込みを待機する（Ｓ０５２）。割込みが生成されれば（Ｓ０５２のＹ）、バッファに格納した情報を転写メモリ１３３の該当領域に格納、反映する（Ｓ０５３）。これは、バッファ内のひとつ、または複数の情報を、転写メモリ１３３上のひとつ、または複数のデータ領域に格納してもよい。同じデータを複数のデータ領域に格納してもよい。

次に、時刻ｔ＿ｃｎｔで生成される割込みを待機する（Ｓ０５４）。割込みが生成されれば（Ｓ０５４のＹ）、転写メモリ１３３の情報を用いて、所定の制御演算アルゴリズムに従い、制御指令値を演算する（Ｓ０５５）。この際用いる制御演算アルゴリズムは、制御システムが実現すべき制御機能に基づき、産業ロボットやベルトコンベア、サーボモータの制御等を対象としていれば、フィードバック制御、フィードフォワード制御といった制御則が例示される。あるいは状態遷移（ＦＳＭ：Ｆｉｎｉｔｅ Ｓｔａｔｅ Ｍａｃｈｉｎｅ）に基づき、各状態（ステート）に応じた制御指令値でもよい。あるいは電力監視制御分野の保護制御における電流差動保護方式のように、保持される情報を保護リレーで観測した電流値として、キルヒホッフ則にしたがって事故の有無を判定し、結果として遮断器への遮断指令を算出することが例示される。

次に、算出した制御指令値をバッファに格納する（Ｓ０５６）。このバッファは機能部としては転写メモリ同期更新部１３２が保持し、ハードウェアとしては、メモリ１０４、不揮発性記憶媒体１０５、通信制御ＩＣ１０２の内部メモリのいずれか、または複数を用いて実現することが例示される。

次に、時刻ｔ＿ｓｅｎｄ＿ｃｎｔで生成される割込みを待機する（Ｓ０５７）。割込みが生成されれば（Ｓ０５７のＹ）、Ｓ０５６で保存したバッファの情報を所定の通信相手また制御ネットワーク１２２に送信する（Ｓ０５８）。

次に、時刻ｔ＿ｍｅｍ＿ｃｎｔ＿ｏｕｔで生成される割込みを待機する（Ｓ０５９）。割込みが生成されれば（Ｓ０５９のＹ）、Ｓ０５６でバッファに格納した情報を転写メモリ１３３に反映する（Ｓ０６０）。

そして、終了条件を判定する（Ｓ０６１）。終了条件については、Ｓ０３６、Ｓ０４８と同等である。終了条件を満足していなければ、Ｓ０５０の手順から繰り返す。

なお、Ｓ０５０〜Ｓ０５１、Ｓ０５２〜Ｓ０５３、Ｓ０５４〜Ｓ０５６、Ｓ０５７〜Ｓ０５８、Ｓ０５９〜Ｓ０６０の各手順は連続して実行すると説明したが、これらの手順の一つ、または複数を並列で実行してもよい。例えば、Ｓ０５０〜Ｓ０５１、Ｓ０５２〜Ｓ０６１を並列に実行してもよいし、他のステップを含み並列に実行してもよい。あるいはＳ０５０〜Ｓ０５１、Ｓ０５２〜Ｓ０５８、Ｓ０５９〜Ｓ０６１を並列で実行してもよい。並列させた各動作はＳ０６１の終了条件を満足しなければ、それぞれの手順内の冒頭の待機処理（Ｓ０５０、Ｓ０５２、Ｓ０５４、Ｓ０５７、Ｓ０５９）へ戻ることが例示される。

なお、Ｓ０５０〜Ｓ０５１で対象とするセンサ情報は複数でもよい。すなわち、送信元の入出力制御装置１２３ごとにＳ０５０〜Ｓ０５１をタスクとして起動し、送信元の入出力制御装置１２３ごとに転写メモリ１３３上の、分散した領域上にデータを格納することが例示される。

同様に、Ｓ０５４〜Ｓ０５８の制御指令値の算出において、複数の入出力制御装置１２３への制御指令値の算出を対象とし、送信先の入出力制御装置１２３ごとにＳ０５４〜Ｓ０５８をタスクとして起動する。そして、送信先の入出力制御装置１２３ごとに転写メモリ１３３上の、分散した領域上に制御指令値を格納することが例示される。

また、Ｓ０５５で制御指令値を算出した後、Ｓ０５９、Ｓ０５７の割込みを待機した後に、Ｓ０６０でパケットを送信しているが、Ｓ０５９、Ｓ０５７の一方または両方を省略して割込みを待たずにパケットを送信してもよい。

なお、図９、１０、１１はセンサ装置、アクチュエータ、制御装置（コントローラ）を分離した構成として説明したが、一つの装置上で、入力、制御、出力のうちの一つ、または複数の機能を実現してもよい。
（タイムチャート）
図９、１０、１１に示す動作をタイムチャートで図１３に示す。

複数のセンサ、コントローラ、複数のアクチュエータのタイムチャートを示している。なお、２台目以降のセンサは入力タイミング周辺のみ、２台目以降のアクチュエータは出力タイミング周辺のみを図示している。

ｔ＿ｉｎ（図１０のＳ０４０）で、センサとなる入出力制御装置１２３が割込みで起動し、センシングする。その後、ｔ＿１ａ、ｔ＿１ｂ、ｔ＿１ｃでセンサ値をバッファに蓄える（図１０のＳ０４２）。すなわち、複数のセンサ間でｔ＿ｉｎは同時刻に設定する。なお、センサ１、２、３でセンシング時間が異なりえるため、ｔ＿１ａ、ｔ＿１ｂ、ｔ＿１ｃは同じ時間とは限らない。
その後、ｔ＿ｓｅｎｄ＿ｉｎにて、各センサはバッファの情報を他の装置に送信する（図１０のＳ０４３、Ｓ０４４）。

この場合、センサ情報の送信先はコントローラ（制御装置１２０）に限らず、転写メモリ１３３を同期化するため、他のセンサ、他のアクチュエータ（図１３の１４０、１４１）に送信してもよい（他のセンサへの送信は図示無し）。

なお、送信対象のコントローラ、アクチュエータも複数の場合があり得る。また、各センサ装置となる入出力制御装置１２３の送信時刻ｔ＿ｓｅｎｄ＿ｉｎは図８のＳ０２１で計画され、それぞれ異なる時刻となり得る。

ｔ＿２で受信した装置はバッファに情報を格納する（図１１のＳ０５０、Ｓ０５１、図９、１０には説明無し）。その後、ｔ＿ｍｅｍ＿ｉｎ、ｔ＿ｍｅｍ＿ｃｎｔ＿ｉｎにて、バッファに格納した情報を各装置内の転写メモリ１３３に反映する。つまり、ｔ＿ｍｅｍ＿ｉｎとｔ＿ｍｅｍ＿ｃｎｔ＿ｉｎは同時刻に設定する。アクチュエータにおいても転写メモリ１３３に反映してもよい（図１３の１４２）。
次に、ｔ＿ｃｎｔにおいて、制御演算（図１１のＳ０５４、Ｓ０５５）し、バッファに格納する（図１１のＳ０５６）。

その後、ｔ＿ｓｅｎｄ＿ｃｎｔにて、他の装置に送信する（図１１のＳ０５７、Ｓ０５８）。この場合の送信先はアクチュエータに限らず、他のセンサ（図１３の１４３、１４４）、他のコントローラ（図示無し）に送信してもよい。送信先のセンサ、コントローラは複数でもよい。ｔ＿３で受信した装置は、受信内容をバッファに格納する（図９のＳ０３０、Ｓ０３１）。

次にｔ＿ｍｅｍ＿ｃｎｔ＿ｏｕｔ、ｔ＿ｍｅｍ＿ｏｕｔで、ｔ＿３で保存した内容を、転写メモリ１３３に反映する（図９のＳ０３２、Ｓ０３３、図１１のＳ０５９、Ｓ０６０）。なお、ｔ＿３は受信する装置ごとに異なり得る。つまり、ｔ＿ｍｅｍ＿ｃｎｔ＿ｏｕｔとｔ＿ｍｅｍ＿ｏｕｔは同時刻に設定する。この場合、転写メモリ１３３を同期化するためにセンサ装置でも転写メモリ１３３に受信内容を反映してもよい（図１３の１４５）。

次にｔ＿ｏｕｔで、アクチュエータは受信した指令値に基づき、アクチュエータ出力する（図９のＳ０３４、Ｓ０３５）。すなわち、複数のアクチュエータ間でｔ＿ｏｕｔは同じ時刻に設定する。

このようにすれば、複数のセンサで、センサ取得タイミングを同期させているため、制御システム全体でネットワークを介して物理的に装置が離れていても、同じ時刻の環境情報を取得できる。これにより、制御理論に基づいた制御系設計において、各センサの取り込みのタイミングがばらばらではなくなるため、設計値との誤差を少なくできる。これにより、従来よりも制御性能を向上できる。また、取得した情報をもとにシミュレーションや、サイバー空間上で制御システムを再現するデジタルツインの実現において、より高精度、高品質なセンサ情報を扱えるため、シミュレーション、デジタルツインの構成の精度を向上できる。結果的に制御システムの制御系設計や運用を高度化、高性能化しやすくなる。

また、複数のアクチュエータの出力タイミングを同期することで、制御理論に基づいた制御系設計において、各アクチュエータの出力のタイミングがばらばらではなくなるため、設計値との誤差を少なくできる。

なお、図１３のｔ＿ｃｎｔでの制御演算、バッファ格納は、その前のｔ＿ｍｅｍ＿ｃｎｔ＿ｉｎでの転写メモリ１３３への反映から連続して実行してもよいし、ｔ＿ｓｅｎｄ＿ｃｎｔでの送信は、ｔ＿ｃｎｔのバッファ格納から連続して実行してもよい。

また、ｔ＿ｍｅｍ＿ｉｎ（ｔ＿ｍｅｍ＿ｃｎｔ＿ｉｎ）、ｔ＿ｍｅｍ＿ｏｕｔ（ｔ＿ｍｅｍ＿ｃｎｔ＿ｏｕｔ）のタイミングで転写メモリ１３３への情報の更新を同期させることで、以下のことが可能になる。つまり、各装置（入出力制御装置１２３、制御装置１２０）での転写メモリ１３３の内容を同一ないし同様とすることができる。これにより、制御システム全体として、共通で同一のセンシング情報、制御演算結果、出力指令に基づいて動作でき、設計どおりに制御システムを動作させることができ、高度化、高精度化、高性能化できる。

また、所定のタイムスロット、時間帯に限定して通信をすることで効率よく通信帯域を活用できる。

なお、図１３のｔ＿ｉｎ、ｔ＿ｍｅｍ＿ｉｎ、ｔ＿ｍｅｍ＿ｃｎｔ＿ｉｎ、ｔ＿ｍｅｍ＿ｏｕｔ、ｔ＿ｍｅｍ＿ｃｎｔ＿ｏｕｔを制御システム内で共通化するために以下の処理を行う。各装置において、同期した時刻体系に基づいて制御ループＴｌｏｏｐの開始時刻、制御周期Ｔｌｏｏｐの長さ、各制御周期の開始時刻からのｔ＿ｉｎ、ｔ＿ｍｅｍ＿ｉｎ、ｔ＿ｍｅｍ＿ｃｎｔ＿ｉｎ、ｔ＿ｍｅｍ＿ｏｕｔ、ｔ＿ｍｅｍ＿ｃｎｔ＿ｏｕｔそれぞれの時間オフセットの中の一つまたは複数を共有することが例示される。

この共有方法は、制御システム稼動前に各装置に事前設定してもよいし、ネットワーク管理装置１２５等によってオンラインでシステム運用者、設計者、利用者が設定してもよい。
（生成時刻と利用時刻の関係）
なお、センサ情報や、算出された制御指令は、生成、算出された時刻を通信パケット上に格納することが例示される。あるいは図１３の制御ループの実行回数と、通信パケット上のパラメータと、を関連付けて、該情報が生成されたタイミングを検知できるようにしてもよい。例えば、制御システムを運用開始してからの制御ループの実行回数を通信パケット上に含めること（例えばプロトコルヘッダのシーケンス番号）が例示される。

このように指令の生成タイミングを見ることで該データの利用方法を制御できる。例えば、生成されてからの経過時間が所定しきい値よりも長く、古いデータと判断できる場合には破棄する、あるいは経過時間に基づいて制御システムの状態を推定する、冗長化されたパケットであれば先着や後着の判定に利用する等である。
（冗長化）
また、装置ごとに同じ時刻タイミングであれば、転写メモリ１３３の内容が同じであるため、以下の構成をとることができる。従来は各装置がパケットを受信したタイミングで転写メモリ１３３を更新していたため、各制御装置１２０、入出力制御装置１２３でのタスクの動作タイミングに制約が生じていた。すなわち、タスク実行タイミングによって、装置間の保持する情報が異なり得るために制御システム全体での性能が低下する（図１４のｔ＿ａ）。あるいは装置間の時刻同期誤差を考慮して、確実に各装置間で情報が同期化されたと考えられるタイミング（図１４のｔ＿ｂ）でタスクを実行せざるを得ないという制約があった。後者は、タスクの実行タイミングに制約が生じるため、計算機資源の効率的な利用が制限される課題があった。

本実施例によれば、いつのタイミングであっても転写メモリ１３３の内容は共通で一貫性がとれているため、図１５のようにタスクをスケジュールできる。これはコントローラ（制御装置１２０）に着目した動作を示す。図１３のｔ＿ｃｎｔにおいて、コントローラａが制御演算１５０を実行しながら、別のコントローラｂでは他のタスク１５１（例えば、センサ入力値に基づく、ＡＩの推論処理や状態監視、予防保全等）を実行できる。

さらに、異なるコントローラｃではｔ＿ｒｅｄにおいて、制御演算１５０と同じ内容を冗長化するために冗長制御タスク１５２として実行する。なお、転写メモリ１３３の内容が同期化されているために、冗長制御タスク１５２は任意のタイミングで実行でき、例えば、ｔ＿ｃｎｔで実行してもよい。さらに、制御演算１５０やタスク１５１の演算結果を受信する予定の入出力制御装置１２３がｔ＿ｒｅｑで演算結果を受信していない場合に、対象のコントローラに対して、実行、再送要求できる（１５３）。

説明の便宜上、制御演算１５０、タスク１５１、冗長制御タスク１５２をコントローラａ、ｂ、ｃとわけて説明したが、複数タスクを実行するコントローラを集約してもよい。例えば、コントローラａで制御演算１５０、冗長制御タスク１５２を実行してもよいし、コントローラｂでタスク１５１、冗長制御タスク１５２を実行してもよい。

また、１５３の再送要求を送信するタイミングｔ＿ｒｅｑは最初の制御演算１５０の指令値を受信するタイミング以降に時刻管理部１３６によって設定されることが例示される。また、ｔ＿ｍｅｍ＿ｏｕｔで転写メモリ１３３を同一にするため、ｔ＿ｒｅｄ、ｔ＿ｒｅｑをｔ＿ｍｅｍ＿ｏｕｔ前に設定することが例示される。

これらの時間制約と通信遅延（１５３、冗長制御タスク１５２からの出力指令の転送）を踏まえて、図８のＳ０２１、Ｓ０２２を計画することが例示される。なお、再送要求時にただちに再送できるように、各タスクである制御演算１５０、タスク１５１、冗長制御タスク１５２は演算結果を保持する構成が例示される。
（図１６の入力側冗長化）
次に、入力例の冗長化処理について、図１６に示す。
ｔ＿ｉｎにてセンサがセンサ情報を取り込み、バッファに格納後、他の装置へ送信してから、センサ情報を再送してもよい（１６０）。これはセンサ情報を受信した他装置から再送してもよい（１６１）。また、センサ情報を受信すべきコントローラまたは他装置から再送要求を送信してもよい（１６２）。

また、１６２の再送要求を送信するタイミングｔ＿ｒｅｑは最初のセンサ情報を受信するタイミング以降に時刻管理部１３６によって設定されることが例示される。また、ｔ＿ｍｅｍ＿ｉｎで転写メモリ１３３を同一にするため、ｔ＿ｒｅｄ、ｔ＿ｒｅｑをｔ＿ｍｅｍ＿ｉｎ前に設定することが例示される。

これらの時間制約と通信遅延（１６２、センサ情報の転送）を踏まえて、図８のＳ０２１、Ｓ０２２を計画することが例示される。なお、再送要求時にただちに再送できるように、各タスクはセンサ情報を保持する構成が例示される。
（冗長化通信の受信側）
図１３のセンサ、コントローラ、アクチュエータの種類によらず、受信側は、受信した複数のパケットの選択において、複数の方法が考えられる。

例えば、最初に受信したパケットを採用する先着優先、あるいは締め切り時間（例えば、センサ情報の受信に対するｔ＿ｍｅｍ＿ｉｎ、ｔ＿ｍｅｍ＿ｃｎｔ＿ｉｎ）より前に受信した最後のパケットを採用する後着優先が例示される。

あるいは、送信元装置や送信時間帯等の通信にかかわる状態、属性に基づいて、パケットに優先度を設定し、該優先度に基づいて採用するパケットを選択してもよい。あるいは複数のパケットを受信した場合に、受信した複数の情報に統計処理を適用した結果を採用してもよい。このような場合として、センサ情報の平均を用いる等が例示される。
（冗長化の効果）
以上のように構成することで、センサ情報、制御演算の演算処理、入出力処理を冗長化でき、制御システムを高性能化できる。すなわち、センサやアクチュエータとなる入出力制御装置１２３を複数もうけることで、出力処理において冗長化でき、高信頼化できる。

このような通信を介して冗長化することで冗長化における選択機能、切り替え機能を実現するハードウェアまたはソフトウェアを省略できる。例えば、ハードウェアにおいては制御指令やセンサ装置の通信の冗長化においては、通信ポートを２つにする必要がない。また、ソフトウェアにおいては転写メモリ同期更新部１３２において、転写メモリ１３３を更新するパケットを選択するため、上位の制御アプリケーションは通信の冗長化を意識する必要がない。これにより、従来のアプリケーションを変更や修正の必要なく、そのまま再利用できる。

さらに、タスクの実行タイミングに制約がなくなるため、任意のタイミングで任意の分散制御システム用のアプリケーションを実行することができ、分散制御システムを構成する計算機資源を効率よく利用することができる。これにより、必要な計算機資源（制御装置１２０）を最低限に抑えることができ、分散制御システムを低コストに構築できる。
（位相シフト制御）
次に、コントローラを複数設け、それぞれで制御演算や指令出力の位相をずらして制御性能を向上させる例を図１７に示す。

図１７の構成では、センサ（入出力制御装置１２３）１台、コントローラ（制御装置１２０）３台、アクチュエータ（入出力制御装置１２３）１台の構成としている。

この構成では、複数のコントローラを用いて指令出力のタイミングをずらしている。つまり、異なるコントローラで指令出力（指令値の出力）に時間差を設けている。このように、時間差を設けることで、コントローラ単体で制御する場合よりも、見た目上の制御周期を高速化し、制御システム全体の性能を向上できる。このように、制御指令に時間差を設ける際、制御演算を行う（指令値の算出）タイミングを下記のようにずらしてもよい。つまり、少なくともいずれか一方をずらせばよい。さらに、コントローラの台数は３台に限定されない。

センサがｔ＿ｓｅｎｓｅ＿ａで取得した情報をコントローラａへと転送し、コントローラａはｔ＿ｃｎｔ＿ａにて制御指令を出力する。同様に、センサがｔ＿ｓｅｎｓｅ＿ｂで取得した情報をコントローラｂへと転送し、コントローラｂがｔ＿ｃｎｔ＿ｂで制御指令を出力し、ｔ＿ｓｅｎｓｅ＿ｃで取得した情報をコントローラｃへと転送し、コントローラｃがｔ＿ｃｎｔ＿ｃで制御指令を出力する。

なお、センサとコントローラが１対１で対応付いておらず、タイミングをずらして制御演算をする場合は、センサの取得時刻からの経過時間において制御システムの状態や環境モデルを推定してもよい。

これにより、コントローラ単体では、周期Ｔａｌｌでの動作が限界であったとしても、制御システムにおける制御周期は３倍高速化したＴｃｎｔに短周期できる（図１７のコントローラｂ）。

このように構成することでセンサ、アクチュエータが追従可能な制御周期まで、コントローラの台数を変更することで制御性能を可変、調整、高速化できる。

この構成は、制御ネットワーク１２２に接続されたコントローラによって調整可能なため、制御システムの要求性能に応じて柔軟にコントローラ構成を変更できる。

したがって、制御システムのコスト要件と要求性能から適切に制御システムを設計できる。また制御システムを運用する中で制御性能が必要になった場合、あるいは不要になった場合にコントローラの台数を調整することで、制御システムの運用開始後に、容易に制御性能を調整できる。

なお、センサやアクチュエータを複数にしてもよい。図１７で言えば、センサを３台にして、それぞれ周期Ｔａｌｌで、対応するコントローラにセンサ情報を送信してもよい（例えば、センサａからコントローラａ）。あるいは冗長化のため、各コントローラに送信してもよい。

このような構成をとることで計算機資源（例えばＣＰＵリソース）に余剰が生じた場合に、ＡＩ処理や監視診断、予防保全、被制御装置１２４の余寿命診断といった別タスクに計算機資源を割り付けることができる。これにより、制御システム全体の性能を向上でき、信頼性を増すことができる。
（冗長化と位相シフト制御の混在、切り換え）
なお、複数のコントローラを用いた場合に、図１５に示す冗長構成と、図１７の位相シフトによる高速化を、状況によって動的、静的に使い分けてもよい。

これは、制御システムの運用者が明示的に、どちらのモードで動かすかを指定してもよいし、所定の時刻になった場合や所定の稼働期間経過した場合に切り換えてもよい。
あるいはセンサ情報で求められる制御システムの偏差情報に基づいて切り換えてもよい。例えば、目標値との偏差が大きい場合は制御性能が不足していると考え、位相シフトによるコントローラ数を増加させることが例示される。

なお、冗長構成、位相シフトでは、さらにコントローラの台数を調整でき、また冗長構成と位相シフトの混載も可能である。そのため、上記の制御システムの属性（時刻タイミング、稼働期間、運用者の指示、操作、制御システムの偏差等）に基づいて、以下の制御が例示される。例えば、どのコントローラ（センサ、アクチュエータを含めてもよい）を位相シフト、冗長構成のどちらで動作させるか、位相シフト、冗長構成で同じ動作をさせる場合に、どのコントローラと同じグループを構成するか等を制御することが例示される。

これにより、特定条件下での冗長構成と位相シフト制御で動作するコントローラの数を制御システム要件にあわせて柔軟に制御できる。

なお、これらの調整はネットワーク管理装置１２５を介し、オンラインでＳＤＮ（Ｓｏｆｔｗａｒｅ Ｄｅｆｉｎｅｄ Ｎｅｔｗｏｒｋ）のように設定、制御してもよい。
（ノードごとの処理時間の変動に合わせて同期割込みのタイミング調整）
なお、図１３等に示した各装置の割込みのタイミングについて、各装置での処理時間を考慮して装置ごとに割込みのタイミングを調整してもよい。例えば、センサ入力を用いて説明する。

図１３では、センサ入力の処理時間がセンサａ、ｂ、ｃで同じとしてセンサ入力処理の開始を同じ時刻ｔ＿ｉｎとしている。例えば、各センサで処理時間が異なるとしてセンサ処理の終了時を同期させる場合を図１８に示す。この例では、センサごとにセンサ処理時間がＴｓｅｎｓｅ＿ａ、Ｔｓｅｎｓｅ＿ｂ、Ｔｓｅｎｓｅ＿ｃと異なっており、ｔ＿１を同期させるため、センサごとに割込みタイミングをｔ＿ｉｎ＿ａ、ｔ＿ｉｎ＿ｂ、ｔ＿ｉｎ＿ｃとずらしている。これにより、センサ終了タイミングを同期できる。

このようにタイミングを調整し得る割込みとして、図１３のｔ＿ｉｎ、ｔ＿ｍｅｍ＿ｉｎ、ｔ＿ｍｅｍ＿ｃｎｔ＿ｉｎ、ｔ＿ｃｎｔ、ｔ＿ｍｅｍ＿ｏｕｔ、ｔ＿ｍｅｍ＿ｃｎｔ＿ｏｕｔ、ｔ＿ｏｕｔが例示される。

このような処理時間の差異を生じる要素として、各装置のアプリケーションの処理時間、通信プロトコルスタック、OSの違いや入出力部１０７の違いが例示される。また、これらの処理時間にゆらぎが生じる場合は、最悪値を用いて割込みタイミングを設定し、最悪値よりも早く処理が終了した場合に該装置で待機する構成が例示される。
（パケット開封時刻）
なお、各装置の動作タイミングは、演算スケジュール部１３５、時刻管理部１３６によって周期内における割込みのタイミングで制御する構成とした。但し、制御装置１２０、入出力制御装置１２３、ネットワーク管理装置１２５から、動作開始時刻を格納したパケットを対象装置に送信し、受信した装置は該パケットの動作開始時刻に動作を開始してもよい。

このようなパケットは、制御システム内で同期された時刻に基づく、動作開始時刻を少なくとも有し、また動作の種類（例えば、センサ値の取得、制御演算、アクチュエータ出力、所定タスクの開始）を含めてもよい。

あるいは動作開始時刻ではなく、動作終了時刻でもよい。受信した装置はパケット上の動作終了時刻と、該処理の処理時間をもとに開始時刻を算出し、その開始時刻に処理を開始することが例示される。この構成では、各装置が装置固有の処理時間に基づいて動作開始時刻を決定できるため、パケットを送信する装置は個別装置特有の情報を知る必要がなく、容易に目的処理の同期を図ることができる。

以上の構成により、動作と処理タイミングを外部から制御できることで、制御周期を動的に変更でき、制御システムの状態に合わせて適切に制御できる。例えば、加工装置を例にした場合、以下のことが可能となる。対象加工物に求められる加工精度が高い場合や形状が複雑な場合には制御周期を短くして制御性能を上げることが可能になる。また、逆に対象加工物に求められる加工精度が低い場合や形状が単純な場合には制御周期を長くして制御性能を下げる一方で、制御システム実行に必要なエネルギー（電力消費など）を節約できる。
（時刻同期による影響）
本実施例では、ＩＥＥＥ１５８８といった通信プロトコルやＧＰＳ等を用いた時刻同期に基づいて処理のタイミングを制御する。したがって、例えば、ある入出力制御装置１２３のアクチュエータの出力タイミングを観測し、その周期を求めることで、その周期が図１３のＴｌｏｏｐとなる。
ここで、ＩＥＥＥ１５８８プロトコルの実行において、誤った時刻情報を提供すると入出力制御装置１２３の出力タイミングは、誤った時間だけずれることとなる。これを図１９（ａ）（ｂ）に示す。

図１９（ａ）は、正常に同期できている状態を示す。外部から観測可能な事象で見ると、コントローラからの制御指令出力がｔ＿ｓｅｎｄ＿ｃｎｔでなされ、ｔ＿ｏｕｔとｔ＿ｓｅｎｄ＿ｃｎｔの差をαとする。

ここで、入出力制御装置１２３と同期プロトコルを実行する装置（図１９（ａ）（ｂ）のコントローラに限定されない）において、誤った時刻情報とすることで、アクチュエータの時刻をｄだけ遅らせると、出力のタイミングが遅れることとなる（図１９（ｂ））。なお、誤った時刻情報としては、例えば、Ｓｙｎｃのタイムスタンプを誤った値にすることや、ｐｅｅｒ ｄｅｌａｙメカニズムのＰｄｅｌａｙ＿ＲｅｓｐやＰｄｅｌａｙ＿Ｒｅｓｐ＿Ｆｏｌｌｏｗ＿Ｕｐのタイムスタンプを誤った値にすることが挙げられる。
タイムスタンプの詐称の方法としては、例えば、ＩＥＥＥ１５８８のＳｙｎｃメッセージのタイムスタンプで、２×ｄの値だけ早い時刻に設定すれば、アクチュエータとなる入出力制御装置１２３の時刻をｄ遅らせることができる。
（階層化）
次に本実施例の入出力制御装置１２３を置き換えて制御システムを階層化した例を図２０に示す。

インテリジェントエッジ１８０は図２１の構成を持つ。入出力指令通信制御部１９０は、通信部１３１を用いて、入出力制御部１３７の代わりに入出力指令をフィールド装置１８１と通信する。

入出力指令通信制御部１９０は、通信制御ＩＣ１０２、ＣＰＵ１０１上のソフトウェア、ＰＨＹ１０３のいずれか、または複数を用いて構成することが例示される。

フィールド装置１８１の構成を図２２に示す。フィールド装置１８１は、インテリジェントエッジ１８０からの入出力指令を受けてセンサ情報のフィールド装置１８１への送信、あるいは入出力制御部１３７によってアクチュエータの出力制御をする。なお、センサ情報の送信やアクチュエータの出力制御は、インテリジェントエッジ１８０からの入出力指令によって起動するのではなく、定期的に実行してもよい。このとき、アクチュエータの出力制御として、インテリジェントエッジ１８０から受信した指令値に基づくことが例示される。

インテリジェントエッジ１８０は、図１３のｔ＿ｉｎにおいて、センサ処理の代わりにフィールド装置１８１へのセンサ情報取得要求を送信し、同様にｔ＿ｏｕｔにおいて、１８１へアクチュエータの出力指令を送信する。インテリジェントエッジ１８０でｔ＿ｉｎ、ｔ＿ｏｕｔは、フィールド装置１８１の処理時間、フィールド装置１８１との通信遅延に応じて、図１８のようにタイミングを調整してもよい。なお、フィールド装置１８１はセンサとしての機能のみ、アクチュエータとしての機能のみで構成してもよい。

また、図２０の構成ではインテリジェントエッジ１８０とフィールド装置１８１という２段構成としたが、インテリジェントエッジ１８０を多段に構成して３階層以上の階層構造としてもよい。また、図２０はインテリジェントエッジ１８０とフィールド装置１８１を直結としているが、任意のトポロジによるネットワークを構成してもよい。
（ＥｔｈｅｒＣＡＴ階層構造）
なお、インテリジェントエッジ１８０とフィールド装置１８１間は制御ネットワーク１２２でもよく、ＥｔｈｅｒＣＡＴを適用した場合を図２３に示す。

ＥｔｈｅｒＣＡＴ通信は、パケットがリングネットワーク上を順に巡回するため、例えば、図２３の構成ではスレーブ装置１８２ａ、ｂ、ｃ、ｄ、ｅ、ｆの順に伝わるとする。ここで、図１８の構成で装置毎の通信遅延の違いを踏まえて、ｔ＿ｉｎを設定することが例示される。

ＥｔｈｅｒＣＡＴでは、最初のスレーブが時刻マスタとなる。そこで、ＥｔｈｅｒＣＡＴの時刻同期プロトコル（ＤＣ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｃｌｏｃｋ）におけるパケットは経路２００を経由するようにＶＬＡＮタグのＰＣＰを設定、ネットワーク中継装置１２１のタイムスロットを計画する。そして、各ＥｔｈｅｒＣＡＴサブネットワークにおける制御指令は、個別の制御システム２０２ａ、ｂごとの経路２０１ａ、２０１ｂを経由するようにＶＬＡＮタグのＰＣＰを設置、ネットワーク中継装置１２１のタイムスロットを計画することが例示される。
（ノード追加）
次に、制御装置１２０や入出力制御装置１２３を運用開始後に追加、除去する場合を述べる。ノード追加、除去する場合には図８のＳ０２０、Ｓ０２１を再実行することが例示される。

制御システムを止めずに、動的なノードの追加または除去を可能とするため、再計画後の制御装置１２０、ネットワーク中継装置１２１の設定をネットワーク管理装置１２５から配布、通信する必要がある。そのため、予め、構成変更後の設定内容を通信するための通信資源の予約（タイムスロット等）を、最初の図８の手順実行時のＳ０２１で計画しておくことが例示される。

また、各制御装置１２０、入出力制御装置１２３の演算スケジュール部１３５、時刻管理部１３６において、ネットワーク管理装置１２５から通知された内容を更新するタイミングを計画してもよい。例えば、図１３のｔ＿ｉｎから設定更新時間Ｔｕｐｄａｔｅだけ前の時間に割込みを生成して更新処理を開始するようにしてもよいし、該装置において未稼動の時間帯に更新してもよい。
（複数周期の重畳）
なお、図１３の構成では一つの周期サイクルＴｌｏｏｐ内での各装置の処理において示したが、このサイクルを一つの単位として複数サイクルごとに生じる通信が存在してもよい。

例えば、図１３の制御ループ１０サイクルごとに監視データを送信することや、サイクルごとではなく、各サイクル内での最低通信量の制約はないが、５０サイクル内で一定量のデータを送信する（例えば、画像や動画の１フレームなど）場合があり得る。このような場合、図１３のｔ＿ｉｎからｔ＿ｅｎｄの処理に加えて、追加の通信用の時間帯を付加して１サイクルとしてもよいし、該当通信を実行する装置間で、通信の空きを確認し、図８のＳ０２１で追加通信をスケジュールすることが例示される。このような場合、例えば、複数サイクルで一まとめのデータを送る場合に、データを分割して各サイクル内で通信してもよい。
（同期異常）
なお、同期異常時に対応を変えることが例示される。そのような同期異常とは、通信プロトコルを介した時刻同期において、通信相手から所定時間同期パケットが送信されないことが例示される。また、ＧＰＳ等の時刻同期方式において、該当のデバイスが故障することや環境変化により、衛星からの信号を受信できないことも例示される。

そのような場合には異常であることを外部に通知することや、それまでに同期した際の同期の情報をそのまま活用して同期時刻の指定を続けることが例示される。ここで、同期の情報は、例えば、ＰＩＤ制御を用いてシステム時刻とローカル時刻のフィードバックループを組む場合の比例項、積分項、微分項の各定数が例示される。

あるいはアクチュエータとなる入出力制御装置１２３であれば、０次ホールド、１次ホールド、フェールセーフ状態のいずれかで出力を制御することが例示される。
あるいは制御ネットワーク１２２上に非常用の予備のタイムスロットを設けておき、センサや制御指令の通信時にパケット上のＰＣＰ（Ｐｒｉｏｒｉｔｙ Ｃｏｄｅ Ｐｏｉｎｔ）を変える等して、該タイムスロットを用いることが例示される。このタイムスロットは予め図８のＳ０２１で計画することが例示される。

このようにすることで、ネットワーク中継装置１２１では同期異常を生じた装置からのパケットを任意のタイミングで受け取っても予備用のタイムスロットまで待機してから転送する。そして、受信装置では本来とは異なるタイムスロットを用いて通信されたことを検知して、受信した情報の扱いを変えて対応できる。例えば、該情報を用いないことや統計処理をする際に重みを下げる、信頼度を下げる等の対応が可能である。なお、タイムスロットを変えずに通信パケットのデータエリア上に同期異常が発生していることを示してもよい。
（転写メモリ以外）
なお、本実施例は転写メモリを対象として発明を述べたが、転写メモリに限定されない。例えば、仮想的なアドレス空間上に、制御システムを構成する装置毎の領域を割り付けてもよい。このような例として、ＥｔｈｅｒＣＡＴの論理アドレス空間が示される。
論理アドレス空間では装置ごとのアドレス空間を任意に配置できる。例えば、所定エリアのビット単位ごとにセンサ（入出力制御装置１２３）を割り付けることができる。
あるいはアクセスコマンドを多様化することで複数の装置が同一領域にアクセスすること（ＥｔｈｅｒＣＡＴのＢＲＤ：Ｂｒｏａｄｃａｓｔ Ｒｅａｄコマンド）が可能になる。また、複数の装置からの論理和書き込み（ＥｔｈｅｒＣＡＴのＢＷＲ：Ｂｒｏａｄｃａｓｔ Ｗｒｉｔｅコマンド）も可能になる。さらに、最後にアクセスしたパケットによる書き込みを有効とする処理（ＥｔｈｅｒＣＡＴのＬＷＲ：Ｌｏｇｉｃａｌ Ｗｒｉｔｅコマンド）といった操作も可能となる。これにより、少ないパケットで複数装置へのアクセス、複数装置からのアクセスが容易となる。

あるいは装置間でデータ領域を同期させるのではなく、更新されるデータ領域ごとに該データ領域に格納されるデータの生成時刻、演算時刻、出力時刻を対応付けて管理してもよい。例えば、センサ情報であれば、該センサ情報を取得した時刻と該センサ情報の組み合わせをデータ領域として管理してもよい。

あるいは制御指令であれば、その制御指令を演算した時刻や、その制御指令を出力すべき時刻のいずれか、または両方との組み合わせでデータ領域に格納してもよい。
あるいはアクチュエータ出力であれば、その出力時刻と出力指令の組み合わせをデータ領域として管理してもよい。

このように該当情報（センサ情報、制御指令、出力値）と関連時刻情報を対応付けてデータ管理する構成が例示される。このような場合、全ての装置でデータ領域として同期しているとは限らないが、同期された時刻体系に基づいて、各データと、それに関わる同期時刻を用いることで制御システムを高性能化し、理論性能との誤差を低減できる。
（遅延保証）
なお、本実施例ではＴＳＮに準ずるタイムスロット型通信を用いて通信遅延を保証する構成について説明したが、制御ネットワーク１２２の通信方式はタイムスロット型通信に限定されない。最悪通信遅延を保証できる制御ネットワーク１２２であれば、そのような通信方式でもよい。
（効果）
以上の構成により、複数のセンサで、センサ取得タイミングを同期させているため、制御システム全体でネットワークを介して物理的に装置が離れていても、同じ時刻の環境情報を取得できる。これにより、設計値との誤差を少なくでき、制御性能を向上できる。また、取得した情報をもとにシミュレーションや、サイバー空間上で制御システムを再現するデジタルツインの実現において、より高精度、高品質なセンサ情報を扱えるため、シミュレーション、デジタルツインの構成の精度を向上できる。結果的に制御システムの制御系設計や運用を高度化、高性能化しやすくなる。

また、複数のアクチュエータの出力タイミングを同期することで、高精度な制御が可能となる。さらにセンサ情報、制御演算の演算処理、入出力処理を冗長化でき、制御システムを高信頼化、高性能化できる。また、制御システムの要求の変化に応じて、柔軟にコントローラ構成を変更できる。したがって、制御システムのコスト要件と要求性能から適切に制御システムを設計できる。さらに、分散制御システムを構築する装置間でデータを同期化することで、任意のタスクを任意のタイミングで実行でき、計算機資源を効率よく利用でき、分散制御システムを低コストに構築できる。

以上のように、本実施例によれば、制御システムの制御性能及び信頼性を向上させ、かつ、制御ネットワークのネットワーク資源の利用効率に優れた制御システムを提供できる。

１０１…ＣＰＵ、１０２…通信制御ＩＣ、１０３…ＰＨＹ、１０４…メモリ、１０５…不揮発性記憶媒体、１０６…バス、１０７…入出力部、１２０…制御装置、１２１…ネットワーク中継装置、１２２…制御ネットワーク、１２３…入出力制御装置、１２４…被制御装置、１２５…ネットワーク管理装置、１３０…時刻同期部、１３１…通信部、１３２…転写メモリ同期更新部、１３３…転写メモリ、１３４…演算部、１３５…演算スケジュール部、１３６…時刻管理部、１３７…入出力制御部、１４０、１４３…通信、１４１、１４４…バッファ格納処理、１４２、１４５…転写メモリ反映処理、１５０…制御演算、１５１…タスク、１５２…冗長制御タスク、１５３、１６２…再送要求、１６０、１６１…再送処理、１７０…装置データ領域、１７１…センサａ領域、１７２…センサｂ領域、１７３…アクチュエータ領域、１７４…ステータスａ領域、１７５…アクチュエータｂ領域、１７６、１７７、１７８…未定義領域、１８０…インテリジェントエッジ、１８１…フィールド装置、１８２…スレーブ装置、１９０…入出力指令通信制御部、２００、２０１…経路、２０２…制御システム

Claims (9)

1. 被制御装置に対する制御を実行するための分散制御システムを構成する制御装置において、
   前記分散制御システムを構成する他の制御装置である第二の制御装置と時刻同期を実行する手段と、
   前記第二の制御装置に関する受信情報を受信する手段と、
   前記受信情報を一時格納する手段と、
   一時格納された前記受信情報を格納する共通データ領域と、
   前記第二の制御装置における共通データ領域への格納と同期させて、前記共通データ領域への格納を制御する手段とを有することを特徴とする制御装置。
2. 請求項１に記載の制御装置において、
   さらに、前記共通データ領域に格納された受信情報に応じて、前記被制御装置に対する制御に関する処理を実行する手段を有することを特徴とする制御装置。
3. 請求項２に記載の制御装置において、
   前記制御に関する処理を実行する手段は、前記被制御装置に対する制御を行う制御指令値の算出および前記受信情報の前記分散制御システムを構成する第三の装置への転送のうち少なくとも一方を実行することを特徴とする制御装置。
4. 請求項１乃至３のいずれかに記載の制御装置において、
   前記受信する手段は、前記受信情報として、前記被制御装置に対する制御を行う制御指令値および前記被制御装置に対するセンサ情報のうち少なくとも一方であることを特徴とする制御装置。
5. 請求項２または３のいずれかに記載の制御装置において、
   前記制御に関する処理を実行する手段は、前記受信情報の生成時間もしくは算出時間を用いて、前記制御に関する処理を実行するかを判断することを特徴とする制御装置。
6. 複数の制御装置で構成され、被制御装置に対する制御を実行するための分散制御システムにおいて、
   前記複数の制御装置のいずれかである第一の制御装置は、
   前記分散制御システムを構成する他の制御装置である第二の制御装置と時刻同期を実行する手段と、
   前記第二の制御装置に関する受信情報を受信する手段と、
   前記受信情報を一時格納する手段と、
   一時格納された前記受信情報を格納する共通データ領域と、
   前記第二の制御装置における共通データ領域への格納と同期させて、前記共通データ領域への格納を制御する手段とを有することを特徴とする分散制御システム。
7. 請求項６に記載の分散制御システムにおいて、
   前記複数の制御装置のそれぞれは、ＴＳＮに準ずるタイムスロット型通信で互いに通信することを特徴とする分散制御システム。
8. 請求項６に記載の分散制御システムにおいて、
   前記第一の制御装置は、複数の制御装置であり、
   複数の前記の第一の制御装置のそれぞれは、前記共通データ領域の内容に基づいて、前記分散制御システムを構成する第三の制御装置に対する指令値を算出して、前記第三の制御装置へ送信することを特徴とする前記分散制御システム。
9. 請求項８に記載の分散制御システムにおいて、
   前記分散制御システムを構成する第四の制御装置が、前記第一の制御装置と時間差を設けて、前記第三の制御装置へ、前記指令値を送信することを特徴とする前記分散制御システム。

Images