JP2021057381A - Silicon carbide semiconductor device - Google Patents

Silicon carbide semiconductor device Download PDF

Info

Publication number
JP2021057381A
JP2021057381A JP2019177024A JP2019177024A JP2021057381A JP 2021057381 A JP2021057381 A JP 2021057381A JP 2019177024 A JP2019177024 A JP 2019177024A JP 2019177024 A JP2019177024 A JP 2019177024A JP 2021057381 A JP2021057381 A JP 2021057381A
Authority
JP
Japan
Prior art keywords
single crystal
silicon carbide
crystal substrate
semiconductor device
sic single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019177024A
Other languages
Japanese (ja)
Other versions
JP7331590B2 (en
Inventor
優介 羽山
Yusuke Hayama
優介 羽山
準市 上原
Junichi Uehara
準市 上原
武寛 加藤
Takehiro Kato
武寛 加藤
侑佑 山下
Yusuke Yamashita
侑佑 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019177024A priority Critical patent/JP7331590B2/en
Publication of JP2021057381A publication Critical patent/JP2021057381A/en
Priority to JP2023045486A priority patent/JP2023068113A/en
Application granted granted Critical
Publication of JP7331590B2 publication Critical patent/JP7331590B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To suppress basal surface dislocation contained in a silicon carbide single crystal substrate from developing to a layer defect.SOLUTION: The silicon carbide semiconductor device, including a silicon carbide single crystal substrate 10 having one face 10a and another face 10b on the opposite side to the one face 10a and an epitaxial layer 12 constituted of silicon carbide arranged on the one face 10a, is structured so that more impurity element 11a than the another face 10b side is arranged on the one face 10a side in the silicon carbide single crystal substrate 10.SELECTED DRAWING: Figure 1

Description

本発明は、炭化珪素（以下では、単にＳｉＣという）単結晶基板上にエピタキシャル層が形成されたＳｉＣ半導体装置に関するものである。 The present invention relates to a SiC semiconductor device in which an epitaxial layer is formed on a silicon carbide (hereinafter, simply referred to as SiC) single crystal substrate.

従来より、ＳｉＣ単結晶基板は、優れた半導体特性を有するため、車両用パワーデバイスを含む各種半導体装置を構成する材料として注目されている。しからながら、現状のＳｉＣ単結晶基板中には、基底面転位と呼ばれる（０００１）面上に転位線を有する波状転位が含まれている。 Conventionally, SiC single crystal substrates have been attracting attention as materials for constituting various semiconductor devices including power devices for vehicles because they have excellent semiconductor characteristics. However, the current SiC single crystal substrate contains wavy dislocations having dislocation lines on the (0001) plane, which are called basal plane dislocations.

そして、このようなＳｉＣ単結晶基板上にエピタキシャル層を成長させてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）等のスイッチング素子が形成されたＳｉＣ半導体装置を構成した場合、寄生ダイオードが構成される。この場合、寄生ダイオードがバイポーラ動作すると、基底面転位の近傍を通過する正孔により、基底面転位が積層欠陥へ拡張する可能性があることが知られている。そして、積層欠陥は、基底面転位よりもＳｉＣ半導体装置の電気特性を低下させ易い欠陥である。このため、基底面転位が積層欠陥へ拡張することを抑制できるＳｉＣ半導体装置が望まれている。 Then, when an epitaxial layer is grown on such a SiC single crystal substrate to form a SiC semiconductor device in which a switching element such as a MOSFET (abbreviation of Metal Oxide Semiconductor Field Effect Transistor) is formed, a parasitic diode is formed. .. In this case, it is known that when the parasitic diode operates bipolarly, the basal plane dislocations may expand to stacking defects due to holes passing in the vicinity of the basal plane dislocations. The stacking defect is a defect in which the electrical characteristics of the SiC semiconductor device are more likely to be deteriorated than the dislocation of the basal plane. Therefore, a SiC semiconductor device capable of suppressing the expansion of basal plane dislocations into stacking defects is desired.

例えば、特許文献１には、ＳｉＣ単結晶上にエピタキシャル層を形成した後、エピタキシャル層にライフタイムキラーを形成し、基底面転位の近傍を通過するホールを低減させたＳｉＣ半導体装置が提案されている。 For example, Patent Document 1 proposes a SiC semiconductor device in which an epitaxial layer is formed on a SiC single crystal and then a lifetime killer is formed on the epitaxial layer to reduce holes passing near dislocations on the basal plane. There is.

特開２０１８−１６６１９６号公報Japanese Unexamined Patent Publication No. 2018-166196

しかしながら、基底面転位は、ＳｉＣ単結晶基板中に含まれるものであるため、上記ＳｉＣ半導体装置の構成では、基底面転位が積層欠陥へ拡張することを十分に抑制できない可能性がある。 However, since the basal plane dislocations are contained in the SiC single crystal substrate, it may not be possible to sufficiently suppress the expansion of the basal plane dislocations into stacking defects in the configuration of the SiC semiconductor device.

本発明は上記点に鑑み、ＳｉＣ単結晶基板に含まれる基底面転位が積層欠陥へ拡張することを抑制できるＳｉＣ半導体装置を提供することを目的とする。 In view of the above points, it is an object of the present invention to provide a SiC semiconductor device capable of suppressing the expansion of basal plane dislocations contained in a SiC single crystal substrate into stacking defects.

上記目的を達成するための請求項１では、ＳｉＣ単結晶基板（１０）を有するＳｉＣ半導体装置であって、一面（１０ａ）および一面と反対側の他面（１０ｂ）を有するＳｉＣ単結晶基板と、一面上に配置されたＳｉＣで構成されるエピタキシャル層（１２）と、を備え、ＳｉＣ単結晶基板は、一面側に、他面側よりも多い不純物元素（１１ａ）が配置されている。 The first aspect of claim 1 for achieving the above object is a SiC semiconductor device having a SiC single crystal substrate (10), which is a SiC single crystal substrate having one surface (10a) and the other surface (10b) on the opposite side to the one surface. The SiC single crystal substrate includes an epitaxial layer (12) composed of SiC arranged on one surface, and more impurity elements (11a) are arranged on one surface side than on the other surface side.

これによれば、不純物元素が一面側に存在する基底面転位を構成する炭素空孔欠損を終端させた場合、ＳｉＣ単結晶基板の結晶性が向上する。したがって、基底面転位が積層欠陥へ拡張するのに必要なエネルギーを大きくでき、基底面転位が積層欠陥へ拡張することを抑制できる。また、不純物元素がライフタイムキラーとして機能する場合、一面側の基底面転位の近傍を通過するホールを低減できる。したがって、基底面転位が積層欠陥へ拡張するのに必要なエネルギーが供給されることを抑制でき、基底面転位が積層欠陥へ拡張することを抑制できる。このため、ＭＯＳＦＥＴ等のスイッチング素子を形成した場合、電気特性が低下することを抑制できる。 According to this, the crystallinity of the SiC single crystal substrate is improved when the carbon vacancy defects constituting the basal plane dislocations in which the impurity element is present on one surface side are terminated. Therefore, the energy required for the basal dislocation to expand to the stacking defect can be increased, and the basal dislocation can be suppressed from expanding to the stacking defect. Further, when the impurity element functions as a lifetime killer, it is possible to reduce the number of holes passing near the basal plane dislocation on one surface side. Therefore, it is possible to suppress the supply of energy required for the basal plane dislocations to expand to the stacking defects, and to prevent the basal plane dislocations from expanding to the stacking defects. Therefore, when a switching element such as a MOSFET is formed, it is possible to suppress deterioration of electrical characteristics.

また、請求項４では、ＳｉＣ単結晶基板（１０）を有するＳｉＣ半導体装置であって、一面（１０ａ）および一面と反対側の他面（１０ｂ）を有するＳｉＣ単結晶基板と、一面上に配置されたＳｉＣで構成されるエピタキシャル層（１２）と、を備え、ＳｉＣ単結晶基板は、一面と他面との間において、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムの不純物元素（１１ａ）のうちの少なくとも１種類が配置されている。 Further, in claim 4, the SiC semiconductor device having the SiC single crystal substrate (10) is arranged on one surface with the SiC single crystal substrate having one surface (10a) and the other surface (10b) on the opposite side to the one surface. The SiC single crystal substrate comprises an epitaxial layer (12) composed of the above-mentioned SiC, and an impurity element (11a) of boron, hydrogen, helium, titanium, vanadium, and aluminum is provided between one surface and the other surface. At least one of them is arranged.

これによれば、請求項１と同様に、不純物元素が基底面転位を構成する炭素空孔欠損を終端させた場合、ＳｉＣ単結晶基板の結晶性が向上する。したがって、基底面転位が積層欠陥へ拡張するのに必要なエネルギーを大きくでき、基底面転位が積層欠陥へ拡張することを抑制できる。また、不純物元素がライフタイムキラーとして機能する場合、基底面転位の近傍を通過するホールを低減できる。したがって、基底面転位が積層欠陥へ拡張するのに必要なエネルギーが供給されることを抑制でき、基底面転位が積層欠陥へ拡張することを抑制できる。 According to this, as in claim 1, when the impurity element terminates the carbon vacancy defect constituting the basal plane dislocation, the crystallinity of the SiC single crystal substrate is improved. Therefore, the energy required for the basal plane dislocations to expand to the stacking defects can be increased, and the basal plane dislocations can be suppressed from expanding to the stacking defects. Further, when the impurity element functions as a lifetime killer, the number of holes passing in the vicinity of the basal plane dislocation can be reduced. Therefore, it is possible to suppress the supply of energy required for the basal plane dislocations to expand to the stacking defects, and it is possible to suppress the expansion of the basal plane dislocations to the stacking defects.

請求項６は、請求項１のＳｉＣ半導体装置に関する製造方法であり、ＳｉＣ単結晶基板（１０）を有するＳｉＣ半導体装置の製造方法であって、一面（１０ａ）および一面と反対側の他面（１０ｂ）を有するＳｉＣ単結晶基板を用意することと、一面上にＳｉＣで構成されるエピタキシャル層（１２）を成長させることと、を行い、エピタキシャル層を成長させることの前に、ＳｉＣ単結晶基板の一面に対して不純物元素（１１ａ）をイオン注入することにより、一面側に、他面側よりも多い不純物元素を配置する。 A sixth aspect of the present invention is the method for manufacturing a SiC semiconductor device according to claim 1, which is a method for manufacturing a SiC semiconductor device having a SiC single crystal substrate (10), which is one surface (10a) and the other surface on the opposite side to the one surface (10a). Before the SiC single crystal substrate having 10b) is prepared and the epitaxial layer (12) composed of SiC is grown on one surface, and the epitaxial layer is grown, the SiC single crystal substrate is performed. By ion-injecting the impurity element (11a) into one surface, more impurity elements are arranged on one surface side than on the other surface side.

これによれば、一面側に、他面側よりも多い不純物元素が配置されたＳｉＣ単結晶基板を有するＳｉＣ半導体装置を製造できる。また、ＳｉＣ単結晶基板の一面側から不純物をイオン注入するため、例えば、エピタキシャル層を成長させた後にエピタキシャル層側からＳｉＣ単結晶基板に達するように不純物元素をイオン注入する場合と比較して、大掛かりな装置を必要とせず、製造工程が大掛かりになることを抑制できる。 According to this, it is possible to manufacture a SiC semiconductor device having a SiC single crystal substrate in which more impurity elements are arranged on one surface side than on the other surface side. Further, since impurities are ion-implanted from one side of the SiC single crystal substrate, for example, as compared with the case where impurities elements are ion-implanted so as to reach the SiC single crystal substrate from the epitaxial layer side after the epitaxial layer is grown. It does not require a large-scale device and can prevent the manufacturing process from becoming large-scale.

請求項８は、請求項４のＳｉＣ半導体装置に関する製造方法であり、ＳｉＣ単結晶基板（１０）を有するＳｉＣ半導体装置の製造方法であって、一面（１０ａ）および一面と反対側の他面（１０ｂ）を有するＳｉＣ単結晶基板を用意することと、一面上にＳｉＣで構成されるエピタキシャル層（１２）を成長させることと、を行い、ＳｉＣ単結晶基板を用意する前に、ＳｉＣで構成されるインゴットを用意することを行い、ＳｉＣ単結晶基板を用意することでは、インゴットを切断してＳｉＣ単結晶基板を用意し、インゴットを用意することでは、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムの不純物元素（１１ａ）のうちの少なくとも１種類を混入させつつ、ＳｉＣを結晶成長させてインゴットを用意する。 A eighth aspect of the present invention is the method for manufacturing a SiC semiconductor device according to claim 4, which is a method for manufacturing a SiC semiconductor device having a SiC single crystal substrate (10), which is one surface (10a) and the other surface on the opposite side to the one surface (10a). A SiC single crystal substrate having 10b) is prepared, and an epitaxial layer (12) composed of SiC is grown on one surface thereof. Before the SiC single crystal substrate is prepared, the SiC single crystal substrate is composed of SiC. By preparing an ingot and preparing a SiC single crystal substrate, cutting the ingot to prepare a SiC single crystal substrate, and by preparing an ingot, boron, hydrogen, helium, titanium, vanadium, and While mixing at least one of the impurity elements (11a) of aluminum, SiC is crystallized to prepare an ingot.

これによれば、ＳｉＣ単結晶基板の全体に不純物元素が配置されたＳｉＣ半導体装置を製造できる。また、インゴットを用意する際に不純物元素を混入させるため、ＳｉＣインゴットを用意した後に特別な処理を行う必要がない。このため、不純物元素を含むＳｉＣ単結晶基板を容易に用意することができ、製造工程が増加することを抑制できる。 According to this, it is possible to manufacture a SiC semiconductor device in which impurity elements are arranged on the entire SiC single crystal substrate. Further, since impurity elements are mixed when the ingot is prepared, it is not necessary to perform a special treatment after preparing the SiC ingot. Therefore, a SiC single crystal substrate containing an impurity element can be easily prepared, and an increase in the manufacturing process can be suppressed.

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 The reference reference numerals in parentheses attached to each component or the like indicate an example of the correspondence between the component or the like and the specific component or the like described in the embodiment described later.

第１実施形態におけるＳｉＣ半導体装置の断面図である。It is sectional drawing of the SiC semiconductor device in 1st Embodiment. 図１に示すＳｉＣ単結晶基板の斜視平面模式図である。It is a perspective plane schematic view of the SiC single crystal substrate shown in FIG. 第２実施形態におけるＳｉＣ半導体装置の断面図である。It is sectional drawing of the SiC semiconductor device in 2nd Embodiment. 第３実施形態におけるＳｉＣ単結晶基板の斜視平面模式図である。It is a perspective plan schematic diagram of the SiC single crystal substrate in the third embodiment. 第４実施形態におけるＳｉＣ半導体装置の断面図である。It is sectional drawing of the SiC semiconductor device in 4th Embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, parts that are the same or equal to each other will be described with the same reference numerals.

（第１実施形態）
第１実施形態のＳｉＣ半導体装置について、図面を参照しつつ説明する。本実施形態では、ＳｉＣ単結晶基板１０を用いてＭＯＳＦＥＴが形成された半導体装置について説明する。つまり、ＳｉＣ単結晶基板１０を用いて寄生ダイオードが構成されるスイッチング素子が形成された半導体装置について説明する。なお、図１では、ＭＯＳＦＥＴを構成する１セル分しか記載されていないが、実際には、図１に示すＭＯＳＦＥＴが複数セル隣合うように配置されてＳｉＣ半導体装置が構成されている。 (First Embodiment)
The SiC semiconductor device of the first embodiment will be described with reference to the drawings. In this embodiment, a semiconductor device in which a MOSFET is formed by using the SiC single crystal substrate 10 will be described. That is, a semiconductor device in which a switching element in which a parasitic diode is formed is formed by using the SiC single crystal substrate 10 will be described. Although only one cell constituting the MOSFET is shown in FIG. 1, in reality, the MOSFETs shown in FIG. 1 are arranged so as to be adjacent to each other in a plurality of cells to form a SiC semiconductor device.

図１に示されるように、半導体装置は、一面１０ａおよび一面１０ａと反対側の他面１０ｂを有するＳｉＣ単結晶基板１０を有している。本実施形態では、ＳｉＣ単結晶基板１０は、ｎ型不純物（例えば、リンもしくは窒素等）が高濃度、例えば１×１０１９〜１×１０２０ｃｍ−３の不純物濃度でドープされた厚さが３００μｍ程度である４Ｈ型のＳｉＣ単結晶で構成されている。なお、ＳｉＣ単結晶基板１０には、図２に示されるように、基底面転位１０ｃが導入されている。 As shown in FIG. 1, the semiconductor device has a SiC single crystal substrate 10 having one side 10a and another side 10b opposite to one side 10a. In the present embodiment, the SiC single crystal substrate 10 has a thickness doped with n-type impurities (for example, phosphorus or nitrogen) at a high concentration, for example, an impurity concentration of 1 × 10 19 to 1 × 10 20 cm -3. It is composed of a 4H type SiC single crystal having a size of about 300 μm. As shown in FIG. 2, the basal plane dislocation 10c is introduced into the SiC single crystal substrate 10.

ＳｉＣ単結晶基板１０の一面１０ａ上には、ｎ型不純物が、例えば、１×１０１５〜１×１０１６ｃｍ−３の不純物濃度でドープされた厚さが５〜１５μｍ程度のＳｉＣからなるｎ型のドリフト層１２が形成されている。つまり、ＳｉＣ単結晶基板１０の一面１０ａ上には、ＳｉＣ単結晶基板１０よりも低不純物濃度とされたドリフト層１２が配置されている。なお、ドリフト層１２は、ＳｉＣ単結晶基板１０上にエピタキシャル層を成長させることで構成される。そして、本実施形態では、ドリフト層１２がエピタキシャル層に相当している。 On one surface 10a of the SiC single crystal substrate 10, n-type impurities are doped with an impurity concentration of, for example, 1 × 10 15 to 1 × 10 16 cm -3 , and the thickness is about 5 to 15 μm. A mold drift layer 12 is formed. That is, a drift layer 12 having a lower impurity concentration than the SiC single crystal substrate 10 is arranged on one surface 10a of the SiC single crystal substrate 10. The drift layer 12 is configured by growing an epitaxial layer on the SiC single crystal substrate 10. Then, in the present embodiment, the drift layer 12 corresponds to the epitaxial layer.

ドリフト層１２上には、ｐ型のベース層１３が形成されている。このベース層１３は、ＭＯＳＦＥＴのチャネルを構成する層であり、後述するトレンチゲート構造を構成するトレンチ１５の両側において、トレンチ１５の側面に接するように形成されている。 A p-type base layer 13 is formed on the drift layer 12. The base layer 13 is a layer that constitutes a channel of the MOSFET, and is formed so as to be in contact with the side surface of the trench 15 on both sides of the trench 15 that constitutes the trench gate structure described later.

ベース層１３の表層部には、トレンチゲート構造に接するように、ｎ型不純物が高濃度にドープされたｎ＋型のソース領域１４が形成されている。本実施形態では、ソース領域１４は、例えば、不純物濃度が１×１０２１ｃｍ−３程度、厚さが０．３μｍ程度とされている。 An n + type source region 14 in which n-type impurities are heavily doped is formed on the surface layer portion of the base layer 13 so as to be in contact with the trench gate structure. In the present embodiment, the source region 14 has, for example, an impurity concentration of about 1 × 10 21 cm -3 and a thickness of about 0.3 μm.

そして、ベース層１３およびソース領域１４を貫通してドリフト層１２に達するように、トレンチ１５が形成されている。これにより、トレンチ１５の側面と接するように、ベース層１３およびソース領域１４が配置された構成となる。 Then, the trench 15 is formed so as to penetrate the base layer 13 and the source region 14 and reach the drift layer 12. As a result, the base layer 13 and the source region 14 are arranged so as to be in contact with the side surface of the trench 15.

トレンチ１５の内壁面は、酸化膜等によって構成されたゲート絶縁膜１６で覆われており、ゲート絶縁膜１６の表面には、トレンチ１５内が埋め尽くされるように、ドープトＰｏｌｙ−Ｓｉにて構成されたゲート電極１７が形成されている。このように、トレンチ１５内にゲート絶縁膜１６およびゲート電極１７が形成されることにより、トレンチゲート構造が構成されている。 The inner wall surface of the trench 15 is covered with a gate insulating film 16 made of an oxide film or the like, and the surface of the gate insulating film 16 is made of doped Poly-Si so that the inside of the trench 15 is filled. The gate electrode 17 is formed. As described above, the trench gate structure is formed by forming the gate insulating film 16 and the gate electrode 17 in the trench 15.

なお、トレンチゲート構造は、例えば紙面垂直方向を長手方向とした短冊状となるように形成され、複数本のトレンチゲート構造が紙面左右方向に等間隔にストライプ状に並べられることで複数セルが備えられた構造とされている。 The trench gate structure is formed, for example, in a strip shape with the vertical direction of the paper surface as the longitudinal direction, and a plurality of cells are provided by arranging a plurality of trench gate structures in a striped shape at equal intervals in the left-right direction of the paper surface. It is said to have a structure.

ソース領域１４およびベース層１３の表面には、ソース電極１８が形成されている。ソース電極１８は、複数の金属（例えば、Ｎｉ／Ａｌ等）にて構成されている。具体的には、ソース領域１４に接続される部分は、ｎ型ＳｉＣとオーミック接触可能な金属で構成され、ベース層１３に接続される部分は、ｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、ソース電極１８は、層間絶縁膜１９により、ゲート電極１７に電気的に接続される図示しないゲート配線と電気的に分離されている。そして、ソース電極１８は、層間絶縁膜１９に形成されたコンタクトホール１９ａを通じて、ソース領域１４およびベース層１３と電気的に接触させられている。 A source electrode 18 is formed on the surfaces of the source region 14 and the base layer 13. The source electrode 18 is made of a plurality of metals (for example, Ni / Al or the like). Specifically, the portion connected to the source region 14 is made of a metal that can make ohmic contact with n-type SiC, and the portion connected to the base layer 13 is made of a metal that can make ohmic contact with p-type SiC. ing. The source electrode 18 is electrically separated from the gate wiring (not shown) electrically connected to the gate electrode 17 by the interlayer insulating film 19. Then, the source electrode 18 is electrically brought into contact with the source region 14 and the base layer 13 through the contact hole 19a formed in the interlayer insulating film 19.

ＳｉＣ単結晶基板１０の他面１０ｂ側には、ＳｉＣ単結晶基板１０と電気的に接続されたドレイン電極２０が形成されている。つまり、本実施形態では、ＳｉＣ単結晶基板１０によってドレイン層が構成されている。このような構造によってＭＯＳＦＥＴが構成されている。 A drain electrode 20 electrically connected to the SiC single crystal substrate 10 is formed on the other surface 10b side of the SiC single crystal substrate 10. That is, in the present embodiment, the drain layer is composed of the SiC single crystal substrate 10. The MOSFET is configured by such a structure.

そして、本実施形態では、ＳｉＣ単結晶基板１０には、一面１０ａ側に、ＳｉＣを構成する元素と異なる不純物元素１１ａが配置されている。具体的には、ＳｉＣ単結晶基板１０には、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムのうちの少なくとも１種類の不純物元素１１ａがイオン注入されることで配置されている。言い換えると、ＳｉＣ単結晶基板１０には、一面１０ａ側に、不純物元素１１ａが注入されたイオン注入部１１ｂが形成されている。そして、ＳｉＣ単結晶基板１０は、一面１０ａ側に、他面１０ｂ側よりも多い不純物元素１１ａが配置された状態となっている。例えば、本実施形態では、ＳｉＣ単結晶基板１０には、１×１０１６〜１×１０１８ｃｍ−３の程度のホウ素が不純物元素１１ａとしてイオン注入されている。 In the present embodiment, the SiC single crystal substrate 10 is provided with an impurity element 11a different from the elements constituting SiC on one side 10a side. Specifically, the SiC single crystal substrate 10 is arranged by ion-implanting at least one impurity element 11a from boron, hydrogen, helium, titanium, vanadium, and aluminum. In other words, the SiC single crystal substrate 10 is formed with an ion implantation portion 11b in which the impurity element 11a is implanted on the one side 10a side. The SiC single crystal substrate 10 is in a state in which more impurity elements 11a are arranged on one surface 10a side than on the other surface 10b side. For example, in the present embodiment , boron of about 1 × 10 16 to 1 × 10 18 cm -3 is ion-implanted into the SiC single crystal substrate 10 as an impurity element 11a.

以上が本実施形態におけるＳｉＣ半導体装置の構成である。このようなＳｉＣ半導体装置では、ソース電極１８とドレイン電極２０との間において、ｎ型半導体層であるドリフト層１２とｐ型半導体層であるベース層１３とが接続されていることにより、寄生ダイオードが形成されている。そして、ＳｉＣ半導体装置では、寄生ダイオードが動作した場合には、この寄生ダイオードはバイポーラ動作であるため、電子だけではなくホールも湧き出し、ホール電流密度が増加する。そして、ホールが電子と再結合することにより、基底面転位１０ｃが積層欠陥へと拡張することがある。 The above is the configuration of the SiC semiconductor device in this embodiment. In such a SiC semiconductor device, a parasitic diode is formed by connecting a drift layer 12 which is an n-type semiconductor layer and a base layer 13 which is a p-type semiconductor layer between the source electrode 18 and the drain electrode 20. Is formed. Then, in the SiC semiconductor device, when the parasitic diode operates, since the parasitic diode operates in a bipolar operation, not only the electrons but also the holes are generated, and the hole current density increases. Then, the holes may be recombined with the electrons, so that the basal plane dislocations 10c may expand into stacking defects.

しかしながら、本実施形態では、ＳｉＣ単結晶基板１０には、一面１０ａ側に、他面１０ｂ側よりも多い不純物元素１１ａが配置されている。 However, in the present embodiment, the SiC single crystal substrate 10 has more impurity elements 11a arranged on one surface 10a side than on the other surface 10b side.

このため、ＳｉＣ単結晶基板１０の一面１０ａ側では、不純物元素１１ａが一面１０ａ側に存在する基底面転位１０ｃを構成する炭素空孔欠損を終端させた場合、ＳｉＣ単結晶基板１０の結晶性が向上する。したがって、基底面転位１０ｃが積層欠陥へ拡張するのに必要なエネルギーを大きくでき、基底面転位１０ｃが積層欠陥へ拡張することを抑制できる。 Therefore, on the one side 10a side of the SiC single crystal substrate 10, the crystallinity of the SiC single crystal substrate 10 becomes improves. Therefore, the energy required for the basal plane dislocation 10c to expand to the stacking defect can be increased, and the expansion of the basal plane dislocation 10c to the stacking defect can be suppressed.

また、ＳｉＣ単結晶基板１０の一面１０ａ側では、不純物元素１１ａがライフタイムキラーとして機能する場合、バイポーラ動作中にホールを補足するため、一面１０ａ側の基底面転位１０ｃの近傍を通過するホールを低減できる。したがって、基底面転位１０ｃが積層欠陥へ拡張するのに必要なエネルギーが供給されることを抑制でき、基底面転位１０ｃが積層欠陥へ拡張することを抑制できる。 Further, on the one side 10a side of the SiC single crystal substrate 10, when the impurity element 11a functions as a lifetime killer, in order to capture the holes during the bipolar operation, the holes passing near the basal dislocation 10c on the one side 10a side are formed. Can be reduced. Therefore, it is possible to suppress the supply of energy required for the basal plane dislocation 10c to expand to the stacking defect, and to prevent the basal plane dislocation 10c from expanding to the stacking defect.

次に、上記ＳｉＣ半導体装置の製造方法について説明する。まず、一面１０ａおよび他面１０ｂを有するＳｉＣ単結晶基板１０を用意する。なお、このようなＳｉＣ単結晶基板１０は、ＳｉＣインゴットをスライスした後に必要に応じて研磨等することで用意される。 Next, a method for manufacturing the SiC semiconductor device will be described. First, a SiC single crystal substrate 10 having one surface 10a and another surface 10b is prepared. Such a SiC single crystal substrate 10 is prepared by slicing a SiC ingot and then polishing it as necessary.

そして、ＳｉＣ単結晶基板１０の一面１０ａ上にエピタキシャル層を成長させる前に、ＳｉＣ単結晶基板１０の一面１０ａ側から上記不純物元素１１ａをイオン注入する。これにより、一面１０ａ側に、他面１０ｂ側よりも多い不純物元素１１ａが配置されたＳｉＣ単結晶基板１０が構成される。 Then, before the epitaxial layer is grown on the one surface 10a of the SiC single crystal substrate 10, the impurity element 11a is ion-implanted from the one surface 10a side of the SiC single crystal substrate 10. As a result, the SiC single crystal substrate 10 in which the impurity element 11a, which is larger than that on the other surface 10b side, is arranged on the one surface 10a side is configured.

次に、ＳｉＣ単結晶基板１０の一面１０ａ上に、ドリフト層１２を構成するエピタキシャル層を成長させる。その後、所定の半導体製造プロセスを行い、トレンチゲート構造やソース領域等を形成することにより、上記図１に示す半導体装置が製造される。 Next, the epitaxial layer constituting the drift layer 12 is grown on one surface 10a of the SiC single crystal substrate 10. After that, a predetermined semiconductor manufacturing process is performed to form a trench gate structure, a source region, and the like, whereby the semiconductor device shown in FIG. 1 is manufactured.

以上説明したように、本実施形態のＳｉＣ半導体装置では、ＳｉＣ単結晶基板１０は、一面１０ａ側に、他面１０ｂ側よりも多い不純物元素１１ａが配置されている。 As described above, in the SiC semiconductor device of the present embodiment, the SiC single crystal substrate 10 has more impurity elements 11a arranged on one surface 10a side than on the other surface 10b side.

このため、ＳｉＣ単結晶基板１０の一面１０ａ側では、不純物元素１１ａが一面１０ａ側に存在する基底面転位１０ｃを構成する炭素空孔欠損を終端させた場合、ＳｉＣ単結晶基板１０の結晶性が向上する。したがって、基底面転位１０ｃが積層欠陥へ拡張するのに必要なエネルギーを大きくでき、基底面転位１０ｃが積層欠陥へ拡張することを抑制できる。 Therefore, on the one side 10a side of the SiC single crystal substrate 10, the crystallinity of the SiC single crystal substrate 10 becomes high when the carbon vacancy defects constituting the basal plane dislocations 10c in which the impurity element 11a exists on the one side 10a side are terminated. improves. Therefore, the energy required for the basal plane dislocation 10c to expand to the stacking defect can be increased, and the expansion of the basal plane dislocation 10c to the stacking defect can be suppressed.

また、ＳｉＣ単結晶基板１０の一面１０ａ側では、不純物元素１１ａがライフタイムキラーとして機能する場合、バイポーラ動作中にホールを補足するため、一面１０ａ側の基底面転位１０ｃの近傍を通過するホールを低減できる。したがって、基底面転位１０ｃが積層欠陥へ拡張するのに必要なエネルギーが供給されることを抑制でき、基底面転位１０ｃが積層欠陥へ拡張することを抑制できる。したがって、ＭＯＳＦＥＴ等のスイッチング素子が形成された場合、電気特性が低下することを抑制できる。 Further, on the one side 10a side of the SiC single crystal substrate 10, when the impurity element 11a functions as a lifetime killer, in order to capture the holes during the bipolar operation, the holes passing near the basal dislocation 10c on the one side 10a side Can be reduced. Therefore, it is possible to suppress the supply of energy required for the basal plane dislocation 10c to expand to the stacking defect, and to prevent the basal plane dislocation 10c from expanding to the stacking defect. Therefore, when a switching element such as a MOSFET is formed, it is possible to suppress deterioration of electrical characteristics.

そして、本実施形態では、ＳｉＣ単結晶基板１０を用意した後、一面１０ａ側から不純物元素１１ａをイオン注入することで一面１０ａ側に不純物元素１１ａを配置している。このため、例えば、ＳｉＣ単結晶基板１０上にエピタキシャル層を成長させた後にエピタキシャル層側からＳｉＣ単結晶基板１０に達するように不純物元素１１ａをイオン注入する場合と比較して、大掛かりな装置を必要とせず、製造工程が大掛かりになることを抑制できる。 Then, in the present embodiment, after the SiC single crystal substrate 10 is prepared, the impurity element 11a is arranged on the one side 10a side by ion-implanting the impurity element 11a from the one side 10a side. Therefore, for example, a large-scale device is required as compared with the case where the impurity element 11a is ion-implanted so as to reach the SiC single crystal substrate 10 from the epitaxial layer side after the epitaxial layer is grown on the SiC single crystal substrate 10. However, it is possible to prevent the manufacturing process from becoming large-scale.

さらに、ＳｉＣ単結晶基板１０にイオン注入によって不純物元素１１ａを配置するため、不純物元素１１ａの濃度等の設定を容易に変更できる。 Further, since the impurity element 11a is arranged on the SiC single crystal substrate 10 by ion implantation, the setting such as the concentration of the impurity element 11a can be easily changed.

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、ドリフト層１２にも不純物元素１１ａが配置されるようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。 (Second Embodiment)
The second embodiment will be described. In this embodiment, the impurity element 11a is also arranged in the drift layer 12 as compared with the first embodiment. Others are the same as those in the first embodiment, and thus the description thereof will be omitted here.

本実施形態のＳｉＣ半導体装置では、図３に示されるように、ドリフト層１２のうちのＳｉＣ単結晶基板１０側の部分にも不純物元素１１ａが配置されている。このため、ＳｉＣ単結晶基板１０の一面１０ａ側に存在する基底面転位１０ｃを囲むように、不純物元素１１ａが配置されることが期待される。 In the SiC semiconductor device of the present embodiment, as shown in FIG. 3, the impurity element 11a is also arranged in the portion of the drift layer 12 on the SiC single crystal substrate 10 side. Therefore, it is expected that the impurity element 11a is arranged so as to surround the basal plane dislocation 10c existing on the one surface 10a side of the SiC single crystal substrate 10.

このようなＳｉＣ半導体装置は、ＳｉＣ単結晶基板１０に配置する不純物元素１１ａとして、ＳｉＣ中での拡散係数が大きいＴｉやＶ等が多く含まれるようにすればよい。これにより、ＳｉＣ単結晶基板１０上にドリフト層１２を成長させる等の高温状態の際、不純物元素１１ａがドリフト層１２側にも拡散することで製造される。 In such a SiC semiconductor device, as the impurity element 11a arranged on the SiC single crystal substrate 10, a large amount of Ti, V, etc. having a large diffusion coefficient in SiC may be contained. As a result, when the drift layer 12 is grown on the SiC single crystal substrate 10 or the like at a high temperature, the impurity element 11a is also diffused to the drift layer 12 side.

以上説明したように、本実施形態では、ドリフト層１２のうちのＳｉＣ単結晶基板１０側の部分にも不純物元素１１ａが配置されており、基底面転位１０ｃを囲むように不純物元素１１ａが配置されることが期待される。このため、基底面転位１０ｃが積層欠陥へ拡張することをさらに抑制できる。 As described above, in the present embodiment, the impurity element 11a is also arranged in the portion of the drift layer 12 on the SiC single crystal substrate 10 side, and the impurity element 11a is arranged so as to surround the basal plane dislocation 10c. It is expected that Therefore, it is possible to further suppress the expansion of the basal plane dislocations 10c into stacking defects.

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、ＳｉＣ単結晶基板１０に存在する基底面転位１０ｃの周囲にのみ不純物元素１１ａを配置するようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。 (Third Embodiment)
The third embodiment will be described. In this embodiment, the impurity element 11a is arranged only around the basal plane dislocation 10c existing in the SiC single crystal substrate 10 with respect to the first embodiment. Others are the same as those in the first embodiment, and thus the description thereof will be omitted here.

本実施形態のＳｉＣ半導体装置では、図４に示されるように、ＳｉＣ単結晶基板１０には、一面１０ａ側における全体に不純物元素１１ａが配置されておらず、基底面転位１０ｃの周囲のみに不純物元素１１ａが配置されている。 In the SiC semiconductor device of the present embodiment, as shown in FIG. 4, the SiC single crystal substrate 10 does not have the impurity element 11a arranged on the entire surface 10a side, and the impurity element 11a is not arranged only around the basal plane dislocation 10c. The element 11a is arranged.

このようなＳｉＣ単結晶基板１０は、次のように用意される。すなわち、まず、フォトルミネッセンスイメージング法等により、ＳｉＣ単結晶基板１０に存在する基底面転位１０ｃの位置を特定する。そして、ＳｉＣ単結晶基板１０の一面１０ａ上に、特定した基底面転位１０ｃを含む所定領域が開口したマスクを配置する。続いて、ＳｉＣ単結晶基板１０の一面１０ａ側から不純物元素１１ａをイオン注入する。これにより、基底面転位１０ｃの周囲のみに不純物元素１１ａが配置されたＳｉＣ単結晶基板１０が用意される。 Such a SiC single crystal substrate 10 is prepared as follows. That is, first, the position of the basal plane dislocation 10c existing on the SiC single crystal substrate 10 is specified by a photoluminescence imaging method or the like. Then, a mask having a predetermined region open including the specified basal plane dislocation 10c is placed on one surface 10a of the SiC single crystal substrate 10. Subsequently, the impurity element 11a is ion-implanted from the one side 10a side of the SiC single crystal substrate 10. As a result, the SiC single crystal substrate 10 in which the impurity element 11a is arranged only around the basal plane dislocation 10c is prepared.

以上説明したように、基底面転位１０ｃの周囲のみに不純物元素１１ａを配置するようにしても、上記第１実施形態と同様の効果を得ることができる。また、基底面転位１０ｃの周囲のみに不純物元素１１ａを配置するため、不純物元素１１ａにより、ＭＯＳＦＥＴを動作させた際のオン抵抗が高くなることを抑制できる。 As described above, even if the impurity element 11a is arranged only around the basal plane dislocation 10c, the same effect as that of the first embodiment can be obtained. Further, since the impurity element 11a is arranged only around the basal plane dislocation 10c, it is possible to prevent the impurity element 11a from increasing the on-resistance when the MOSFET is operated.

（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、ＳｉＣ単結晶基板１０の全体に不純物を配置するようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。 (Fourth Embodiment)
A fourth embodiment will be described. In this embodiment, impurities are arranged in the entire SiC single crystal substrate 10 as compared with the first embodiment. Others are the same as those in the first embodiment, and thus the description thereof will be omitted here.

本実施形態のＳｉＣ半導体装置では、図５に示されるように、ＳｉＣ単結晶基板１０には、全体的に不純物元素１１ａが配置されている。つまり、ＳｉＣ単結晶基板１０には、一面１０ａと他面１０ｂとの間において、不純物元素１１ａが均等に配置されている。すなわち、ＳｉＣ単結晶基板１０は、一面１０ａ側の不純物元素１１ａの量と他面１０ｂ側の不純物元素１１ａの量とがほぼ等しくされている。 In the SiC semiconductor device of the present embodiment, as shown in FIG. 5, the impurity element 11a is generally arranged on the SiC single crystal substrate 10. That is, on the SiC single crystal substrate 10, the impurity element 11a is evenly arranged between the one surface 10a and the other surface 10b. That is, in the SiC single crystal substrate 10, the amount of the impurity element 11a on the one side 10a side and the amount of the impurity element 11a on the other side 10b side are substantially equal.

このようなＳｉＣ単結晶基板１０は、次のように用意される。例えば、ＳｉＣ単結晶基板１０を構成するＳｉＣインゴットを昇華再結晶法により用意する際、昇華炉内をホウ素等の不純物元素１１ａが含まれる雰囲気とする。そして、この状態で昇華再結晶法を行ってＳｉＣを結晶成長させることにより、不純物元素１１ａが全体的に含まれるＳｉＣインゴットを製造する。その後、このＳｉＣインゴットを切断することにより、全体的に不純物元素１１ａが配置されたＳｉＣ単結晶基板１０が用意される。 Such a SiC single crystal substrate 10 is prepared as follows. For example, when the SiC ingot constituting the SiC single crystal substrate 10 is prepared by the sublimation recrystallization method, the inside of the sublimation furnace is made to have an atmosphere containing an impurity element 11a such as boron. Then, by performing a sublimation recrystallization method in this state to crystal grow SiC, a SiC ingot containing the impurity element 11a as a whole is produced. Then, by cutting the SiC ingot, the SiC single crystal substrate 10 on which the impurity element 11a is generally arranged is prepared.

以上説明したように、ＳｉＣ単結晶基板１０の全体に不純物元素１１ａを配置するようにしても、上記第１実施形態と同様の効果を得ることができる。また、本実施形態では、ＳｉＣインゴットを用意する際に不純物元素１１ａを混入させるため、ＳｉＣインゴットを用意した後に特別な処理を行う必要がない。このため、不純物元素１１ａを含むＳｉＣ単結晶基板１０を容易に用意することができ、製造工程が増加することを抑制できる。 As described above, even if the impurity element 11a is arranged on the entire SiC single crystal substrate 10, the same effect as that of the first embodiment can be obtained. Further, in the present embodiment, since the impurity element 11a is mixed when the SiC ingot is prepared, it is not necessary to perform a special treatment after preparing the SiC ingot. Therefore, the SiC single crystal substrate 10 containing the impurity element 11a can be easily prepared, and the increase in the manufacturing process can be suppressed.

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。 (Other embodiments)
The present invention is not limited to the above-described embodiment, and can be appropriately modified within the scope of the claims.

例えば、上記各実施形態では、ＳｉＣ単結晶基板１０は、４Ｈ型とされている例について説明したが、３Ｃ型、６Ｈ型、１５Ｒ型等とされていてもよい。 For example, in each of the above embodiments, the example in which the SiC single crystal substrate 10 is of the 4H type has been described, but the SiC single crystal substrate 10 may be of the 3C type, 6H type, 15R type, or the like.

また、上記各実施形態において、ＳｉＣ半導体装置は、トレンチゲート型のＭＯＳＦＥＴではなく、プレーナゲート型のＭＯＳＦＥＴや、スーパージャンクションＭＯＳＦＥＴ等が形成されていてもよい。また、ＳｉＣ半導体装置は、ＭＯＳＦＥＴではなく、ショットキーバリアダイオードやＩＧＢＴ（Insulated Gate Bipolar Transistorの略）等が形成されていてもよい。なお、ＳｉＣ半導体装置は、ＩＧＢＴが形成される場合には、ＳｉＣ単結晶基板１０がｐ型とされる。 Further, in each of the above embodiments, the SiC semiconductor device may be formed of a planar gate type MOSFET, a super junction MOSFET, or the like instead of the trench gate type MOSFET. Further, the SiC semiconductor device may be formed of a Schottky barrier diode, an IGBT (abbreviation of Insulated Gate Bipolar Transistor), or the like instead of the MOSFET. In the SiC semiconductor device, when the IGBT is formed, the SiC single crystal substrate 10 is p-type.

さらに、上記第１〜第３実施形態において、イオン注入ではなく、熱拡散によってＳｉＣ単結晶基板１０に不純物元素１１ａを配置するようにしてもよい。すなわち、一面１０ａ上に不純物元素１１ａを含む溶液を塗布した後、加熱炉で熱処理することで不純物元素１１ａをＳｉＣ単結晶基板１０に配置するようにしてもよい。 Further, in the first to third embodiments, the impurity element 11a may be arranged on the SiC single crystal substrate 10 by thermal diffusion instead of ion implantation. That is, the impurity element 11a may be arranged on the SiC single crystal substrate 10 by applying a solution containing the impurity element 11a on one surface 10a and then heat-treating in a heating furnace.

また、上記第４実施形態において、不純物元素１１ａを全体的に含むＳｉＣインゴットを製造する方法は、昇華再結晶法ではなく、溶液成長法やガスソース成長法等であってもよい。なお、溶液成長法によって不純物元素１１ａを全体的に含むＳｉＣインゴットを製造する場合には、原料溶液中に不純物元素１１ａを混入させればよい。また、ガスソース成長法によって不純物元素１１ａを全体的に含むＳｉＣインゴットを製造する場合には、原料ガス中に不純物元素１１ａを混入させればよい。 Further, in the fourth embodiment, the method for producing the SiC ingot containing the impurity element 11a as a whole may be a solution growth method, a gas source growth method, or the like instead of the sublimation recrystallization method. When a SiC ingot containing the impurity element 11a as a whole is produced by the solution growth method, the impurity element 11a may be mixed in the raw material solution. Further, when a SiC ingot containing the impurity element 11a as a whole is produced by the gas source growth method, the impurity element 11a may be mixed in the raw material gas.

さらに、上記各実施形態を組み合わせてもよい。例えば、上記第２実施形態に第４実施形態を組み合わせ、ＳｉＣ単結晶基板１０の全体、およびドリフト層１２のうちのＳｉＣ単結晶基板１０側の部分に不純物元素１１ａが配置されるようにしてもよい。 Further, each of the above embodiments may be combined. For example, by combining the second embodiment with the fourth embodiment, the impurity element 11a may be arranged on the entire SiC single crystal substrate 10 or on the portion of the drift layer 12 on the SiC single crystal substrate 10 side. Good.

１０ ＳｉＣ単結晶基板
１０ａ 一面
１０ｂ 他面
１０ｃ 基底面転位
１１ａ 不純物元素
１２ ドリフト層（エピタキシャル層） 10 SiC single crystal substrate 10a one side 10b other side 10c basal dislocation 11a impurity element 12 drift layer (epitaxial layer)

Claims (8)

炭化珪素単結晶基板（１０）を有する炭化珪素半導体装置であって、
一面（１０ａ）および前記一面と反対側の他面（１０ｂ）を有する前記炭化珪素単結晶基板と、
前記一面上に配置された炭化珪素で構成されるエピタキシャル層（１２）と、を備え、
前記炭化珪素単結晶基板は、前記一面側に、前記他面側よりも多い不純物元素（１１ａ）が配置されている炭化珪素半導体装置。 A silicon carbide semiconductor device having a silicon carbide single crystal substrate (10).
The silicon carbide single crystal substrate having one surface (10a) and the other surface (10b) opposite to the one surface,
An epitaxial layer (12) made of silicon carbide arranged on one surface thereof is provided.
The silicon carbide single crystal substrate is a silicon carbide semiconductor device in which more impurity elements (11a) are arranged on the one surface side than on the other surface side. 前記炭化珪素単結晶基板は、前記一面側に、前記不純物元素として、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムのうちの少なくとも１種類が配置されている請求項１に記載の炭化珪素半導体装置。 The silicon carbide single crystal substrate according to claim 1, wherein at least one of boron, hydrogen, helium, titanium, vanadium, and aluminum is arranged as the impurity element on the one surface side of the silicon carbide single crystal substrate. apparatus. 前記炭化珪素単結晶基板は、前記一面側に存在する基底面転位（１０ｃ）の周囲のみに、前記不純物元素が配置されている請求項１または２に記載の炭化珪素半導体装置。 The silicon carbide semiconductor device according to claim 1 or 2, wherein the silicon carbide single crystal substrate has the impurity element arranged only around the basal plane dislocation (10c) existing on the one surface side. 炭化珪素単結晶基板（１０）を有する炭化珪素半導体装置であって、
一面（１０ａ）および前記一面と反対側の他面（１０ｂ）を有する前記炭化珪素単結晶基板と、
前記一面上に配置された炭化珪素で構成されるエピタキシャル層（１２）と、を備え、
前記炭化珪素単結晶基板は、前記一面と前記他面との間において、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムの不純物元素（１１ａ）のうちの少なくとも１種類が均等に配置されている炭化珪素半導体装置。 A silicon carbide semiconductor device having a silicon carbide single crystal substrate (10).
The silicon carbide single crystal substrate having one surface (10a) and the other surface (10b) opposite to the one surface,
An epitaxial layer (12) made of silicon carbide arranged on one surface thereof is provided.
In the silicon carbide single crystal substrate, at least one of the impurity elements (11a) of boron, hydrogen, helium, titanium, vanadium, and aluminum is evenly arranged between the one surface and the other surface. Silicon carbide semiconductor device. 前記エピタキシャル層には、前記炭化珪素単結晶基板側に、前記不純物元素が配置されている請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置。 The silicon carbide semiconductor device according to any one of claims 1 to 4, wherein in the epitaxial layer, the impurity element is arranged on the silicon carbide single crystal substrate side. 炭化珪素単結晶基板（１０）を有する炭化珪素半導体装置の製造方法であって、
一面（１０ａ）および前記一面と反対側の他面（１０ｂ）を有する前記炭化珪素単結晶基板を用意することと、
前記一面上に炭化珪素で構成されるエピタキシャル層（１２）を成長させることと、を行い、
前記エピタキシャル層を成長させることの前に、前記炭化珪素単結晶基板の一面に対して不純物元素（１１ａ）をイオン注入することにより、前記一面側に、前記他面側よりも多い前記不純物元素を配置する炭化珪素半導体装置の製造方法。 A method for manufacturing a silicon carbide semiconductor device having a silicon carbide single crystal substrate (10).
To prepare the silicon carbide single crystal substrate having one surface (10a) and the other surface (10b) on the opposite side to the one surface.
The epitaxial layer (12) composed of silicon carbide is grown on one surface of the surface.
By ion-implanting the impurity element (11a) into one surface of the silicon carbide single crystal substrate before growing the epitaxial layer, the impurity element more than the other surface side is implanted on the one surface side. A method for manufacturing a silicon carbide semiconductor device to be arranged. 前記イオン注入することでは、前記不純物元素として、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムのうちの少なくとも１種類をイオン注入する請求項６に記載の炭化珪素半導体装置の製造方法。 The method for manufacturing a silicon carbide semiconductor device according to claim 6, wherein in the ion implantation, at least one of boron, hydrogen, helium, titanium, vanadium, and aluminum is ion-implanted as the impurity element. 炭化珪素単結晶基板（１０）を有する炭化珪素半導体装置の製造方法であって、
一面（１０ａ）および前記一面と反対側の他面（１０ｂ）を有する前記炭化珪素単結晶基板を用意することと、
前記一面上に炭化珪素で構成されるエピタキシャル層（１２）を成長させることと、を行い、
前記炭化珪素単結晶基板を用意する前に、炭化珪素で構成されるインゴットを用意することを行い、
前記炭化珪素単結晶基板を用意することでは、前記インゴットを切断して前記炭化珪素単結晶基板を用意し、
前記インゴットを用意することでは、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムの不純物元素（１１ａ）のうちの少なくとも１種類を混入させつつ、前記炭化珪素を結晶成長させて前記インゴットを用意する炭化珪素半導体装置の製造方法。 A method for manufacturing a silicon carbide semiconductor device having a silicon carbide single crystal substrate (10).
To prepare the silicon carbide single crystal substrate having one surface (10a) and the other surface (10b) on the opposite side to the one surface.
The epitaxial layer (12) composed of silicon carbide is grown on one surface of the surface.
Before preparing the silicon carbide single crystal substrate, an ingot composed of silicon carbide was prepared.
In preparing the silicon carbide single crystal substrate, the ingot is cut to prepare the silicon carbide single crystal substrate.
In preparing the ingot, the silicon carbide is crystal-grown to prepare the ingot while mixing at least one of the impurity elements (11a) of boron, hydrogen, helium, titanium, vanadium, and aluminum. A method for manufacturing a silicon carbide semiconductor device.
JP2019177024A 2019-09-27 2019-09-27 Silicon carbide semiconductor device Active JP7331590B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019177024A JP7331590B2 (en) 2019-09-27 2019-09-27 Silicon carbide semiconductor device
JP2023045486A JP2023068113A (en) 2019-09-27 2023-03-22 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019177024A JP7331590B2 (en) 2019-09-27 2019-09-27 Silicon carbide semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023045486A Division JP2023068113A (en) 2019-09-27 2023-03-22 Silicon carbide semiconductor device

Publications (2)

Publication Number Publication Date
JP2021057381A true JP2021057381A (en) 2021-04-08
JP7331590B2 JP7331590B2 (en) 2023-08-23

Family

ID=75271116

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019177024A Active JP7331590B2 (en) 2019-09-27 2019-09-27 Silicon carbide semiconductor device
JP2023045486A Pending JP2023068113A (en) 2019-09-27 2023-03-22 Silicon carbide semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023045486A Pending JP2023068113A (en) 2019-09-27 2023-03-22 Silicon carbide semiconductor device

Country Status (1)

Country Link
JP (2) JP7331590B2 (en)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246350A (en) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp METHOD FOR PRODUCING SiC SUBSTRATE, SiC SUBSTRATE, AND SEMICONDUCTOR DEVICE
JP2009167047A (en) * 2008-01-15 2009-07-30 Nippon Steel Corp Silicon carbide single crystal ingot and substrate and epitaxial wafer obtained from the same
JP2013107788A (en) * 2011-11-18 2013-06-06 Central Research Institute Of Electric Power Industry Method for manufacturing silicon carbide wafer, silicon carbide wafer, silicon carbide semiconductor element, and power converting device
JP2013183064A (en) * 2012-03-02 2013-09-12 Toshiba Corp Method of manufacturing semiconductor device
WO2015064256A1 (en) * 2013-10-28 2015-05-07 富士電機株式会社 Silicon carbide semiconductor device and manufacturing method for same
JP2017038001A (en) * 2015-08-11 2017-02-16 株式会社東芝 Semiconductor device
JP2017065959A (en) * 2015-09-30 2017-04-06 国立研究開発法人産業技術総合研究所 P TYPE 4H-SiC SINGLE CRYSTAL AND METHOD FOR MANUFACTURING P TYPE 4H-SiC SINGLE CRYSTAL
JP2017065955A (en) * 2015-09-29 2017-04-06 新日鐵住金株式会社 P-type silicon carbide single crystal substrate having low resistivity
JP2019009288A (en) * 2017-06-26 2019-01-17 株式会社東芝 Semiconductor device
JP2019102493A (en) * 2017-11-28 2019-06-24 富士電機株式会社 Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method
JP2019140242A (en) * 2018-02-09 2019-08-22 株式会社デンソー Silicon carbide substrate and silicon carbide semiconductor device
JP2021014378A (en) * 2019-07-11 2021-02-12 富士電機株式会社 Multilayer structure, method for manufacturing the same and method for manufacturing semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246350A (en) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp METHOD FOR PRODUCING SiC SUBSTRATE, SiC SUBSTRATE, AND SEMICONDUCTOR DEVICE
JP2009167047A (en) * 2008-01-15 2009-07-30 Nippon Steel Corp Silicon carbide single crystal ingot and substrate and epitaxial wafer obtained from the same
JP2013107788A (en) * 2011-11-18 2013-06-06 Central Research Institute Of Electric Power Industry Method for manufacturing silicon carbide wafer, silicon carbide wafer, silicon carbide semiconductor element, and power converting device
JP2013183064A (en) * 2012-03-02 2013-09-12 Toshiba Corp Method of manufacturing semiconductor device
WO2015064256A1 (en) * 2013-10-28 2015-05-07 富士電機株式会社 Silicon carbide semiconductor device and manufacturing method for same
JP2017038001A (en) * 2015-08-11 2017-02-16 株式会社東芝 Semiconductor device
JP2017065955A (en) * 2015-09-29 2017-04-06 新日鐵住金株式会社 P-type silicon carbide single crystal substrate having low resistivity
JP2017065959A (en) * 2015-09-30 2017-04-06 国立研究開発法人産業技術総合研究所 P TYPE 4H-SiC SINGLE CRYSTAL AND METHOD FOR MANUFACTURING P TYPE 4H-SiC SINGLE CRYSTAL
JP2019009288A (en) * 2017-06-26 2019-01-17 株式会社東芝 Semiconductor device
JP2019102493A (en) * 2017-11-28 2019-06-24 富士電機株式会社 Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method
JP2019140242A (en) * 2018-02-09 2019-08-22 株式会社デンソー Silicon carbide substrate and silicon carbide semiconductor device
JP2021014378A (en) * 2019-07-11 2021-02-12 富士電機株式会社 Multilayer structure, method for manufacturing the same and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP7331590B2 (en) 2023-08-23
JP2023068113A (en) 2023-05-16

Similar Documents

Publication Publication Date Title
US10950461B2 (en) Method for manufacturing semiconductor device
US7645659B2 (en) Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
WO2017073749A1 (en) Method for manufacturing epitaxial wafer, epitaxial wafer, method for manufacturing semiconductor device, and semiconductor device
JP7106881B2 (en) Silicon carbide substrate and silicon carbide semiconductor device
JP5717674B2 (en) Manufacturing method of semiconductor device
JP6988175B2 (en) Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device
KR20070029633A (en) Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
US20160254148A1 (en) Silicon carbide semiconductor device and manufacturing method for same
US20220157943A1 (en) Semiconductor substrate, semiconductor device, and manufacturing methods of the same
WO2018150861A1 (en) Silicon carbide laminated substrate and production method therefor
JP2016063190A (en) Method for manufacturing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate and silicon carbide semiconductor device
JPH0770711B2 (en) Semiconductor device
JP5928335B2 (en) Method for manufacturing silicon carbide substrate and method for manufacturing semiconductor device
JP2019080035A (en) Silicon carbide semiconductor device and manufacturing method of the same
JP2014063949A (en) Silicon carbide semiconductor device and method of manufacturing the same
US11062907B2 (en) Nitride semiconductor device
JP2014146748A (en) Semiconductor device, method of manufacturing the same, and semiconductor substrate
JP2020161735A (en) Silicon carbide epitaxial substrate and manufacturing method therefor, silicon carbide semiconductor device and manufacturing method therefor
JP2012234908A (en) Silicon carbide semiconductor device
JP2019067982A (en) Silicon carbide semiconductor device
US20110306181A1 (en) Method of manufacturing silicon carbide substrate
US20110284873A1 (en) Silicon carbide substrate
JP6125568B2 (en) Optimization layer for semiconductors
JP2015149346A (en) Method of manufacturing semiconductor device, and semiconductor device
JP7331590B2 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230724

R151 Written notification of patent or utility model registration

Ref document number: 7331590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151