JP2021057191A - Substrate processing apparatus and substrate processing method - Google Patents

Substrate processing apparatus and substrate processing method Download PDF

Info

Publication number
JP2021057191A
JP2021057191A JP2019179373A JP2019179373A JP2021057191A JP 2021057191 A JP2021057191 A JP 2021057191A JP 2019179373 A JP2019179373 A JP 2019179373A JP 2019179373 A JP2019179373 A JP 2019179373A JP 2021057191 A JP2021057191 A JP 2021057191A
Authority
JP
Japan
Prior art keywords
gas
film
raw material
upper electrode
pulse voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019179373A
Other languages
Japanese (ja)
Inventor
敦史 久保
Atsushi Kubo
敦史 久保
崇央 進藤
Takahisa Shindo
崇央 進藤
歩太 鈴木
Ayuta Suzuki
歩太 鈴木
龍夫 松土
Tatsuo Matsudo
龍夫 松土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019179373A priority Critical patent/JP2021057191A/en
Priority to PCT/JP2020/035011 priority patent/WO2021065497A1/en
Publication of JP2021057191A publication Critical patent/JP2021057191A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)

Abstract

To provide a substrate processing apparatus capable of achieving deposition in various modes.SOLUTION: A substrate processing apparatus 100 includes: a processing container 10 capable of evacuation; a lower electrode 12 in which a processed substrate W is placed inside the processing container 10; an upper electrode 60 arranged to face the lower electrode 12 inside the processing container 10; a generator 84 for generating a DC pulse voltage; and a control section 85 switching an application destination of a DC pulse voltage between the upper electrode 60 and the lower electrode 12.SELECTED DRAWING: Figure 1

Description

本開示は、基板処理装置及び基板処理方法に関する。 The present disclosure relates to a substrate processing apparatus and a substrate processing method.

半導体基板に対する処理（以下では「基板処理」と呼ぶことがある）を行う基板処理装置では、例えば、基板処理が為される半導体基板（以下では「被処理基板」と呼ぶことがある）がチャンバ内に配置され、チャンバ内でプラズマが生成されることにより、半導体基板に対して成膜が行われる。 In a substrate processing apparatus that performs processing on a semiconductor substrate (hereinafter sometimes referred to as "board processing"), for example, the semiconductor substrate on which the substrate processing is performed (hereinafter sometimes referred to as "processed substrate") is a chamber. A film is formed on the semiconductor substrate by being arranged inside and generating plasma in the chamber.

特開２０１７−１７４９０２号公報Japanese Unexamined Patent Publication No. 2017-174902

しかし、一般的な基板処理装置では、成膜のプロセスが固定されているため、実施可能な成膜の形態が限定されていた。 However, in a general substrate processing apparatus, since the film formation process is fixed, the form of film formation that can be performed is limited.

そこで、本開示では、様々な形態の成膜を行うことが可能な技術を提案する。 Therefore, the present disclosure proposes a technique capable of forming various forms of film formation.

開示の態様の基板処理装置は、真空排気可能な処理容器と、前記処理容器内で被処理基板が載置される下部電極と、前記処理容器内で前記下部電極に対向して配置される上部電極と、直流パルス電圧を発生する発生器と、前記直流パルス電圧の印加先を前記上部電極と前記下部電極との間で切り替える制御部とを有する。 The substrate processing apparatus of the disclosed aspect includes a processing container capable of vacuum exhaust, a lower electrode on which the substrate to be processed is placed in the processing container, and an upper portion arranged in the processing container facing the lower electrode. It has an electrode, a generator that generates a DC pulse voltage, and a control unit that switches the application destination of the DC pulse voltage between the upper electrode and the lower electrode.

本開示の技術によれば、様々な形態の成膜を行うことができる。 According to the technique of the present disclosure, various forms of film formation can be performed.

図１は、基板処理装置の構成例を示す図である。FIG. 1 is a diagram showing a configuration example of a substrate processing apparatus. 図２は、直流パルス電圧の波形の一例を示す図である。FIG. 2 is a diagram showing an example of a waveform of a DC pulse voltage. 図３は、シミュレーション結果の一例を示す図である。FIG. 3 is a diagram showing an example of simulation results. 図４は、基板処理装置の動作の一例を示す図である。FIG. 4 is a diagram showing an example of the operation of the substrate processing apparatus. 図５は、基板処理装置の動作の一例を示す図である。FIG. 5 is a diagram showing an example of the operation of the substrate processing apparatus. 図６は、基板処理装置の動作の一例を示す図である。FIG. 6 is a diagram showing an example of the operation of the substrate processing apparatus. 図７は、基板処理装置における処理手順の一例を示す図である。FIG. 7 is a diagram showing an example of a processing procedure in the substrate processing apparatus. 図８は、基板処理装置における処理手順の一例を示す図である。FIG. 8 is a diagram showing an example of a processing procedure in the substrate processing apparatus. 図９は、基板処理装置における処理手順の一例を示す図である。FIG. 9 is a diagram showing an example of a processing procedure in the substrate processing apparatus.

以下、本開示の技術の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the technique of the present disclosure will be described with reference to the drawings.

＜基板処理装置の構成＞
図１は、基板処理装置の構成例を示す図である。 <Configuration of board processing equipment>
FIG. 1 is a diagram showing a configuration example of a substrate processing apparatus.

図１において、基板処理装置１００は、例えばアルミニウムまたはステンレス鋼等からなる金属製の処理容器であるチャンバ１０を有する。チャンバ１０は接地されている。 In FIG. 1, the substrate processing apparatus 100 has a chamber 10 which is a metal processing container made of, for example, aluminum or stainless steel. The chamber 10 is grounded.

チャンバ１０内には、円盤状のサセプタ１２が水平に配置されている。サセプタ１２は、例えばアルミニウム等の金属からなり、チャンバ１０の底から鉛直上方に延びる絶縁性の筒状支持部１４に支持されている。サセプタ１２の上には、被処理基板としての半導体ウエハＷが静電チャック４０を介して載置される。また、サセプタ１２の上には、エッジリング３８が載置される。エッジリング３８は円環状の形状を有し、円盤状の形状を有する半導体ウエハＷを囲むように半導体ウエハＷの周囲に配置される。エッジリング３８は、例えばＮｉ，Ａｌ等の導電材からなる。 A disk-shaped susceptor 12 is horizontally arranged in the chamber 10. The susceptor 12 is made of a metal such as aluminum and is supported by an insulating tubular support portion 14 extending vertically upward from the bottom of the chamber 10. A semiconductor wafer W as a substrate to be processed is placed on the susceptor 12 via an electrostatic chuck 40. Further, the edge ring 38 is placed on the susceptor 12. The edge ring 38 has an annular shape and is arranged around the semiconductor wafer W so as to surround the semiconductor wafer W having a disk shape. The edge ring 38 is made of a conductive material such as Ni or Al.

また、サセプタ１２は、下部電極としても機能する。下部電極として用いられるサセプタ１２は、接続棒３６を介して、スイッチＳＷ１の端子１−２及びスイッチＳＷ２の端子２−１に接続されている。スイッチＳＷ２の端子２−０は接地されている。 The susceptor 12 also functions as a lower electrode. The susceptor 12 used as the lower electrode is connected to the terminal 1-2 of the switch SW1 and the terminal 2-1 of the switch SW2 via the connecting rod 36. Terminal 2-0 of switch SW2 is grounded.

チャンバ１０の側壁には、半導体ウエハＷの搬入出口を開閉するゲートバルブ２８が取り付けられている。 A gate valve 28 for opening and closing the carry-in / outlet of the semiconductor wafer W is attached to the side wall of the chamber 10.

筒状支持部１４の外周に沿ってチャンバ１０の底から鉛直上方に延びる導電性の筒状支持部１６とチャンバ１０の側壁との間に、環状の排気路１８が形成されている。排気路１８の底には排気口２２が設けられている。 An annular exhaust passage 18 is formed between the conductive tubular support portion 16 extending vertically upward from the bottom of the chamber 10 along the outer circumference of the tubular support portion 14 and the side wall of the chamber 10. An exhaust port 22 is provided at the bottom of the exhaust passage 18.

排気口２２には排気管２４を介して排気装置２６が接続されている。排気装置２６は、例えばターボ分子ポンプ等の真空ポンプを有しており、チャンバ１０内の処理空間ＰＳを所望の真空度まで減圧する。チャンバ１０内は、例えば、１０ｍＴｏｒｒ〜３５００ｍＴｏｒｒの範囲の一定の圧力に保たれるのが好ましい。つまり、チャンバ１０は、真空排気可能な処理容器である。 An exhaust device 26 is connected to the exhaust port 22 via an exhaust pipe 24. The exhaust device 26 has a vacuum pump such as a turbo molecular pump, and decompresses the processing space PS in the chamber 10 to a desired degree of vacuum. The inside of the chamber 10 is preferably maintained at a constant pressure in the range of, for example, 10 mTorr to 3500 mTorr. That is, the chamber 10 is a processing container capable of vacuum exhaust.

サセプタ１２の上面には、静電チャック４０が設けられている。静電チャック４０は、膜状または板状の誘電体の間にシート状またはメッシュ状の導電体が挟まれて形成される。静電チャック４０内の導電体には、直流電源４２が接続されている。直流電源４２より静電チャック４０へ印加される直流電圧によって静電チャック４０に発生するクーロン力により、半導体ウエハＷ及びエッジリング３８が静電チャック４０に静電吸着される。 An electrostatic chuck 40 is provided on the upper surface of the susceptor 12. The electrostatic chuck 40 is formed by sandwiching a sheet-shaped or mesh-shaped conductor between film-shaped or plate-shaped dielectrics. A DC power supply 42 is connected to the conductor in the electrostatic chuck 40. The semiconductor wafer W and the edge ring 38 are electrostatically attracted to the electrostatic chuck 40 by the Coulomb force generated in the electrostatic chuck 40 by the DC voltage applied to the electrostatic chuck 40 from the DC power supply 42.

サセプタ１２の内部には、円周方向に延びる環状の冷媒室４８が設けられている。冷媒室４８には、チラーユニット（図示せず）より配管５０，５２を介して、所定温度の冷媒（例えば冷却水）が循環供給される。冷媒の温度を制御することによって静電チャック４０上の半導体ウエハＷの温度が制御される。さらに、半導体ウエハＷの温度の精度を高めるために、伝熱ガス供給部（図示せず）からの伝熱ガス（例えばＨeガス）が、ガス供給管５１及びサセプタ１２内のガス通路５６を介して、静電チャック４０と半導体ウエハＷとの間に供給される。 Inside the susceptor 12, an annular refrigerant chamber 48 extending in the circumferential direction is provided. A refrigerant (for example, cooling water) having a predetermined temperature is circulated and supplied to the refrigerant chamber 48 from a chiller unit (not shown) via pipes 50 and 52. By controlling the temperature of the refrigerant, the temperature of the semiconductor wafer W on the electrostatic chuck 40 is controlled. Further, in order to improve the temperature accuracy of the semiconductor wafer W, a heat transfer gas (for example, He gas) from the heat transfer gas supply unit (not shown) passes through the gas supply pipe 51 and the gas passage 56 in the susceptor 12. It is supplied between the electrostatic chuck 40 and the semiconductor wafer W.

チャンバ１０の天井には、サセプタ１２と対向して、円盤状の上部電極６０が設けられている。上部電極６０は、例えばセラミックからなるリング状の絶縁体９８を介してチャンバ１０の天井に取り付けられている。上部電極６０は、スイッチＳＷ１の端子１−１及びスイッチＳＷ２の端子２−２に接続されている。スイッチＳＷ１の端子１−０はパルス発生器８４に接続されている。 A disk-shaped upper electrode 60 is provided on the ceiling of the chamber 10 so as to face the susceptor 12. The upper electrode 60 is attached to the ceiling of the chamber 10 via, for example, a ring-shaped insulator 98 made of ceramic. The upper electrode 60 is connected to the terminal 1-1 of the switch SW1 and the terminal 2-2 of the switch SW2. Terminals 1-0 of switch SW1 are connected to the pulse generator 84.

上部電極６０は、サセプタ１２と向かい合う電極板６４と、電極板６４をその背後から支持する電極支持体６６とを有している。電極板６４の材質として、ＳｉまたはＡｌ等の導電材が好ましい。電極支持体６６は、例えばアルマイト処理されたアルミニウムで形成される。このように、基板処理装置１００では、下部電極として用いられるサセプタ１２と、上部電極６０とが互いに平行に対向して配置されている。 The upper electrode 60 has an electrode plate 64 facing the susceptor 12 and an electrode support 66 that supports the electrode plate 64 from behind. As the material of the electrode plate 64, a conductive material such as Si or Al is preferable. The electrode support 66 is made of, for example, alumite-treated aluminum. As described above, in the substrate processing apparatus 100, the susceptor 12 used as the lower electrode and the upper electrode 60 are arranged so as to face each other in parallel.

原料ガス供給部７６−１は、成膜の原料となるガス（以下では「原料ガス」と呼ぶことがある）をチャンバ１０内に供給する。反応ガス供給部７６−２は、原料ガスと反応するガス（以下では「反応ガス」と呼ぶことがある）をチャンバ１０内に供給する。不活性ガス供給部７６−３は、不活性ガスをチャンバ１０内に供給する。原料ガス、反応ガス及び不活性ガスは、チャンバ１０内で行われるプラズマ処理に用いられる処理ガスに相当する。原料ガス供給部７６−１、反応ガス供給部７６−２、不活性ガス供給部７６−３はそれぞれ、バルブＶ１，Ｖ２，Ｖ３を介してガス供給管７８に接続され、バルブＶ１，Ｖ２，Ｖ３の開閉に応じてチャンバ１０内への処理ガスの供給が制御される。 The raw material gas supply unit 76-1 supplies a gas that is a raw material for film formation (hereinafter, may be referred to as “raw material gas”) into the chamber 10. The reaction gas supply unit 76-2 supplies a gas that reacts with the raw material gas (hereinafter, may be referred to as “reaction gas”) into the chamber 10. The inert gas supply unit 76-3 supplies the inert gas into the chamber 10. The raw material gas, the reaction gas and the inert gas correspond to the processing gas used for the plasma treatment performed in the chamber 10. The raw material gas supply unit 76-1, the reaction gas supply unit 76-2, and the inert gas supply unit 76-3 are connected to the gas supply pipe 78 via valves V1, V2, V3, respectively, and the valves V1, V2, V3. The supply of the processing gas into the chamber 10 is controlled according to the opening and closing of the chamber 10.

上部電極６０とサセプタ１２との間に設定される処理空間ＰＳに原料ガス、反応ガス及び不活性ガスの各処理ガスを供給するために、上部電極６０がシャワーヘッドとして兼用される。より詳細には、電極支持体６６の内部にガス拡散室７２が設けられ、ガス拡散室７２からサセプタ１２側に貫ける多数のガス吐出孔７４が電極支持体６６及び電極板６４に形成される。ガス拡散室７２の上部に設けられるガス導入口７２ａにはガス供給管７８が接続されている。 The upper electrode 60 is also used as a shower head in order to supply the processing gases of the raw material gas, the reaction gas and the inert gas to the processing space PS set between the upper electrode 60 and the susceptor 12. More specifically, a gas diffusion chamber 72 is provided inside the electrode support 66, and a large number of gas discharge holes 74 penetrating from the gas diffusion chamber 72 to the susceptor 12 side are formed in the electrode support 66 and the electrode plate 64. A gas supply pipe 78 is connected to a gas introduction port 72a provided in the upper part of the gas diffusion chamber 72.

パルス発生器８４には可変直流電源８１が接続され、可変直流電源８１は、負の直流電圧（つまり、負のＤＣ電圧）をパルス発生器８４に出力する。パルス発生器８４は、可変直流電源８１から入力される負の直流電圧を用いて、直流パルス電圧（つまり、ＤＣパルス電圧）を発生し、発生した直流パルス電圧を、スイッチＳＷ１を介して、上部電極６０またはサセプタ１２の何れか一方に供給する。パルス発生器８４が発生する直流パルス電圧の周波数は、１０ｋＨｚ〜１ＭＨｚであることが好ましい。また、パルス発生器８４が発生する直流パルス電圧のデューティ比は、５％〜９５％であることが好ましい。典型的には、直流パルス電圧の周波数は５００ｋＨｚに調整され、直流パルス電圧のデューティ比は５０％に調整される。 A variable DC power supply 81 is connected to the pulse generator 84, and the variable DC power supply 81 outputs a negative DC voltage (that is, a negative DC voltage) to the pulse generator 84. The pulse generator 84 generates a DC pulse voltage (that is, a DC pulse voltage) using a negative DC voltage input from the variable DC power supply 81, and transfers the generated DC pulse voltage to the upper part via the switch SW1. It is supplied to either the electrode 60 or the susceptor 12. The frequency of the DC pulse voltage generated by the pulse generator 84 is preferably 10 kHz to 1 MHz. Further, the duty ratio of the DC pulse voltage generated by the pulse generator 84 is preferably 5% to 95%. Typically, the frequency of the DC pulse voltage is adjusted to 500 kHz and the duty ratio of the DC pulse voltage is adjusted to 50%.

図２は、直流パルス電圧の波形の一例を示す図である。可変直流電源８１から出力される負の直流電圧の大きさが例えば電圧ＶＡである場合、パルス発生器８４は、図２に示すように、負電圧ＶＡを有する矩形波ＷＡの直流パルス電圧を発生する。 FIG. 2 is a diagram showing an example of a waveform of a DC pulse voltage. When the magnitude of the negative DC voltage output from the variable DC power supply 81 is, for example, voltage VA, the pulse generator 84 generates a DC pulse voltage of a square wave WA having a negative voltage VA, as shown in FIG. To do.

制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態と、バルブＶ１，Ｖ２，Ｖ３の開閉状態とを制御する。制御部８５の一例として、マイクロコンピュータが挙げられる。スイッチＳＷ１，ＳＷ２の接続状態は、第一モード、第二モードまたは第三モードの何れかをとる。 The control unit 85 controls the connected state of the switches SW1 and SW2 and the open / closed state of the valves V1, V2 and V3. An example of the control unit 85 is a microcomputer. The connection state of the switches SW1 and SW2 takes any of the first mode, the second mode, and the third mode.

第一モードでは、制御部８５は、スイッチＳＷ１において端子１−０と端子１−１とを接続するとともに、スイッチＳＷ２において端子２−０と端子２−１とを接続する。よって、第一モードでは、パルス発生器８４が上部電極６０に接続されるとともにサセプタ１２は接地されるため、上部電極６０に直流パルス電圧が印加される。 In the first mode, the control unit 85 connects the terminals 1-0 and 1-1 at the switch SW1 and connects the terminals 2-0 and the terminals 2-1 at the switch SW2. Therefore, in the first mode, the pulse generator 84 is connected to the upper electrode 60 and the susceptor 12 is grounded, so that a DC pulse voltage is applied to the upper electrode 60.

また、第二モードでは、制御部８５は、スイッチＳＷ１において端子１−０と端子１−２とを接続するとともに、スイッチＳＷ２において端子２−０と端子２−２とを接続する。よって、第二モードでは、パルス発生器８４がサセプタ１２に接続されるとともに上部電極６０は接地されるため、サセプタ１２に直流パルス電圧が印加される。 Further, in the second mode, the control unit 85 connects the terminals 1-0 and the terminals 1-2 in the switch SW1 and connects the terminals 2-0 and the terminals 2-2 in the switch SW2. Therefore, in the second mode, the pulse generator 84 is connected to the susceptor 12 and the upper electrode 60 is grounded, so that a DC pulse voltage is applied to the susceptor 12.

また、第三モードでは、制御部８５は、スイッチＳＷ１において端子１−０を端子１−１及び端子１−２の何れにも接続しないとともに、スイッチＳＷ２において端子２−０を端子２−１及び端子２−２の何れにも接続しない。よって、第三モードでは、上部電極６０及びサセプタ１２の双方とも、直流パルス電圧が印加されない。 Further, in the third mode, the control unit 85 does not connect the terminal 1-0 to either the terminal 1-1 or the terminal 1-2 in the switch SW1, and connects the terminal 2-0 to the terminal 2-1 and the terminal 1-2 in the switch SW2. Do not connect to any of terminals 2-2. Therefore, in the third mode, no DC pulse voltage is applied to both the upper electrode 60 and the susceptor 12.

＜基板処理装置の動作＞
図３は、シミュレーション結果の一例を示す図であり、図４、図５及び図６は、基板処理装置の動作の一例を示す図である。 <Operation of board processing device>
FIG. 3 is a diagram showing an example of simulation results, and FIGS. 4, 5 and 6 are diagrams showing an example of the operation of the substrate processing apparatus.

図３には、反応ガスとしてＮ２ガスを用い、チャンバ１０内の圧力を２Ｔｏｒｒにした状態で、上部電極６０またはサセプタ１２にデューティ比５０％、周波数５００ｋＨｚの直流パルス電圧を印加してプラズマを発生させた場合のプラズマ密度のシミュレーション結果を示す。図３において、距離Ｚ１（図１）は、スイッチＳＷ１，ＳＷ２の接続状態が第一モードにあるときの上部電極６０の下面を基点とする静電チャック４０の上面までの距離を示し、距離Ｚ２（図１）は、スイッチＳＷ１，ＳＷ２の接続状態が第二モードにあるときの静電チャック４０の上面を基点とする上部電極６０の下面までの距離を示す。 In FIG. 3, N2 gas is used as the reaction gas, and plasma is generated by applying a DC pulse voltage having a duty ratio of 50% and a frequency of 500 kHz to the upper electrode 60 or the susceptor 12 in a state where the pressure in the chamber 10 is set to 2 Torr. The simulation result of the plasma density at the time of making is shown. In FIG. 3, the distance Z1 (FIG. 1) indicates the distance to the upper surface of the electrostatic chuck 40 with the lower surface of the upper electrode 60 as the base point when the connected states of the switches SW1 and SW2 are in the first mode, and the distance Z2. FIG. 1 shows the distance from the upper surface of the electrostatic chuck 40 to the lower surface of the upper electrode 60 when the connected states of the switches SW1 and SW2 are in the second mode.

図３に示すように、上部電極６０に直流パルス電圧が印加される第一モードでは、プラズマ密度はサセプタ１２側よりも上部電極６０側の方が大きくなる一方で、サセプタ１２に直流パルス電圧が印加される第二モードでは、プラズマ密度は上部電極６０側よりもサセプタ１２側の方が大きくなる。プラズマには荷電粒子及びＮラジカルが含まれる。 As shown in FIG. 3, in the first mode in which the DC pulse voltage is applied to the upper electrode 60, the plasma density is higher on the upper electrode 60 side than on the susceptor 12 side, while the DC pulse voltage is applied to the susceptor 12. In the applied second mode, the plasma density is higher on the susceptor 12 side than on the upper electrode 60 side. Plasma contains charged particles and N radicals.

よって、第一モードでは、処理空間ＰＳのうち、上部電極６０側には荷電粒子及びＮラジカルの双方が多く存在する一方で、サセプタ１２側では、荷電粒子のフラックスが全体的に少なく、Ｎラジカルは荷電粒子に対して相対的に多く存在することになる。つまり、第一モードでは、半導体ウエハＷの周辺は、荷電粒子のフラックスが全体的に少なく、Ｎラジカルは荷電粒子に対して相対的に多く存在する状態になる。また、Ｎラジカルは電気的に中性なので等方的に拡散する。よって、図４に示すように、半導体ウエハＷの上面（以下では「ウエハ上面ＵＳ」と呼ぶことがある）に凹みＨ１が形成されている場合には、第一モードでは、ウエハ上面ＵＳ、凹みＨ１の側面（以下では「凹み側面ＳＳ」と呼ぶことがある）及び凹みＨ１の底面（以下では「凹み底面ＢＳ」と呼ぶことがある）のすべての面が等方的にプラズマ処理され、プラズマ成膜処理が行われる場合は、ウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳのすべてにおいて膜厚が均一な被膜ＤＡが形成される。 Therefore, in the first mode, in the processing space PS, both charged particles and N radicals are present on the upper electrode 60 side, while on the susceptor 12 side, the flux of the charged particles is generally small and the N radicals are present. Will be present in relative abundance with respect to charged particles. That is, in the first mode, the flux of the charged particles is generally small around the semiconductor wafer W, and N radicals are present in a relatively large amount with respect to the charged particles. Moreover, since the N radical is electrically neutral, it diffuses isotropically. Therefore, as shown in FIG. 4, when the recess H1 is formed on the upper surface of the semiconductor wafer W (hereinafter, may be referred to as “wafer upper surface US”), in the first mode, the wafer upper surface US and the recess are formed. All surfaces of the side surface of the H1 (hereinafter sometimes referred to as the "recessed side surface SS") and the bottom surface of the recessed H1 (hereinafter sometimes referred to as the "recessed bottom surface BS") are isotropically plasma-treated to generate plasma. When the film forming process is performed, a film DA having a uniform film thickness is formed on all of the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS.

逆に、第二モードでは、処理空間ＰＳのうち、サセプタ１２側には荷電粒子及びＮラジカルの双方が多く存在する一方で、上部電極６０側では、荷電粒子のフラックスが全体的に少なく、Ｎラジカルは荷電粒子に対して相対的に多く存在することになる。つまり、第二モードでは、半導体ウエハＷの周辺は、荷電粒子もＮラジカルも多く存在する状態になる。また、第二モードでは、直流パルス電圧により加速された荷電粒子が半導体ウエハＷに垂直に入射する。 On the contrary, in the second mode, in the processing space PS, both charged particles and N radicals are abundant on the susceptor 12 side, while the flux of the charged particles is generally small on the upper electrode 60 side, and N The radicals will be present in a relatively large amount with respect to the charged particles. That is, in the second mode, many charged particles and N radicals are present around the semiconductor wafer W. Further, in the second mode, the charged particles accelerated by the DC pulse voltage are vertically incident on the semiconductor wafer W.

よって、第二モードでは、半導体ウエハＷに垂直に入射する荷電粒子によって、図５に示すように、ウエハ上面ＵＳ及び凹み底面ＢＳが選択的に活性化されてプラズマ処理されやすくなり、プラズマ成膜処理が行われる場合は、凹み側面ＳＳよりもウエハ上面ＵＳ及び凹み底面ＢＳの方が膜厚が厚い被膜ＤＢが形成される。 Therefore, in the second mode, as shown in FIG. 5, the charged particles perpendicularly incident on the semiconductor wafer W selectively activate the wafer upper surface US and the recessed bottom surface BS to facilitate plasma processing, and plasma film formation occurs. When the treatment is performed, the film DB having a thicker film thickness is formed on the wafer upper surface US and the recessed bottom surface BS than on the recessed side surface SS.

また、第二モードでは、スパッタ用のガスとして希ガス等の処理ガスが処理空間ＰＳに供給されると、半導体ウエハＷに垂直に入射する荷電粒子によって、図６に示すように、被膜ＤＡのうち、ウエハ上面ＵＳ及び凹み底面ＢＳに形成された部分が選択的にスパッタリングされて削除される。 Further, in the second mode, when a processing gas such as a rare gas is supplied to the processing space PS as a gas for sputtering, charged particles vertically incident on the semiconductor wafer W cause the coating DA to be formed as shown in FIG. Of these, the portions formed on the wafer upper surface US and the recessed bottom surface BS are selectively sputtered and deleted.

＜基板処理装置における処理手順＞
図７、図８及び図９は、基板処理装置における処理手順の一例を示す図である。以下、基板処理装置における処理手順の一例について、手順例１，２，３に分けて説明する。以下の手順例１，２，３では、原料ガスとして、例えば、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＩＰＡＳ（ジイソプロピルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＴＤＭＡＳ（トリジメチルアミノシラン）等のアミノシランガス、または、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤＳ）、ジヨードシラン（ＤＩＳ）等のハライドガスが使用される。また、反応ガスとして、例えば、Ｎ２ガス、ＮＨ３ガス等が使用される。また、不活性ガスとして、例えば、アルゴンガス、Ｈｅガス等が使用される。 <Processing procedure in the board processing device>
7, 8 and 9 are diagrams showing an example of a processing procedure in the substrate processing apparatus. Hereinafter, an example of the processing procedure in the substrate processing apparatus will be described separately for procedure examples 1, 2, and 3. In the following procedure examples 1, 2 and 3, as the raw material gas, for example, aminosilane gas such as BDEAS (bisdiethylaminosilane), DIPAS (diisopropylaminosilane), DMAS (dimethylaminosilane), TDMAS (tridimethylaminosilane), or di Halide gases such as chlorosilane (DCS), hexachlorodisilane (HCDS), and diiodosilane (DIS) are used. Further, as the reaction gas, for example, N2 gas, NH3 gas and the like are used. Further, as the inert gas, for example, argon gas, He gas or the like is used.

＜手順例１（図７）＞
ウエハ上面ＵＳに凹みＨ１が形成されている半導体ウエハＷが静電チャック４０に静電吸着されている状態で、ステップＳＴ１１では、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードにした状態で、まず、バルブＶ１，Ｖ２，Ｖ３のうちバルブＶ１，Ｖ３を開けることにより、原料ガス、反応ガス及び不活性ガスのうち原料ガス及び不活性ガスを処理空間ＰＳに供給する処理（以下では「第一供給処理」と呼ぶことがある）を所定時間だけ行う。第一供給処理により、原料ガスがウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳに吸着する。第一供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードに維持したまま、バルブＶ１，Ｖ２，Ｖ３のうちバルブＶ３を開けることにより、原料ガス、反応ガス及び不活性ガスのうち不活性ガスを処理空間ＰＳに供給する処理（以下では「第二供給処理」と呼ぶことがある）を所定時間だけ行う。この第二供給処理により、ウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳに吸着していない原料ガスがパージされる。第二供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードから第二モードに切り替えることにより、直流パルス電圧の印加先をサセプタ１２に設定する。制御部８５は、サセプタ１２に直流パルス電圧を印加した状態で、バルブＶ１，Ｖ２，Ｖ３のうちバルブＶ２，Ｖ３を開けることにより、原料ガス、反応ガス及び不活性ガスのうち反応ガス及び不活性ガスを処理空間ＰＳに供給する処理（以下では「第三供給処理」と呼ぶことがある）を所定時間だけ行う。第三供給処理により、処理空間ＰＳに生成されるプラズマによって活性化された反応ガスが原料ガスと反応して成膜が為される。第三供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第二モードから第三モードに切り替えて、第二供給処理を所定時間だけ行う。この第二供給処理により、原料ガスと未反応の反応ガスがパージされる。ステップＳＴ１１では、制御部８５は、第一供給処理による原料ガスの吸着、第二供給処理による原料ガスのパージ、第三供給処理におけるプラズマ処理、及び、第二供給処理による反応ガスのパージの処理サイクルを所定回数繰り返す。これにより、ステップＳＴ１１では、図７に示すように、ウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳに接する被膜ＤＣが形成される。また、ステップＳＴ１１では、第三供給処理におけるプラズマ処理時に直流パルス電圧がサセプタ１２に印加されているため、被膜ＤＣの膜厚は、凹み側面ＳＳよりもウエハ上面ＵＳ及び凹み底面ＢＳの方が厚くなる。 <Procedure example 1 (Fig. 7)>
In the state where the semiconductor wafer W in which the recess H1 is formed on the upper surface US of the wafer is electrostatically attracted to the electrostatic chuck 40, in step ST11, the control unit 85 sets the connection state of the switches SW1 and SW2 to the third mode. In this state, first, by opening the valves V1 and V3 of the valves V1, V2 and V3, the raw material gas and the inert gas among the raw material gas, the reaction gas and the inert gas are supplied to the processing space PS (hereinafter, Then, it is sometimes called "first supply processing") for a predetermined time. By the first supply process, the raw material gas is adsorbed on the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS. After the first supply process, the control unit 85 then opens the valve V3 of the valves V1, V2, V3 while maintaining the connected state of the switches SW1 and SW2 in the third mode, thereby causing the raw material gas and the reaction gas. The process of supplying the inert gas to the processing space PS (hereinafter, may be referred to as “second supply process”) among the inert gases is performed for a predetermined time. By this second supply process, the raw material gas that is not adsorbed on the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS is purged. After the second supply process, the control unit 85 then sets the DC pulse voltage application destination to the susceptor 12 by switching the connection state of the switches SW1 and SW2 from the third mode to the second mode. The control unit 85 opens the valves V2 and V3 of the valves V1, V2 and V3 in a state where the DC pulse voltage is applied to the susceptor 12, so that the reaction gas and the inert gas among the raw material gas, the reaction gas and the inert gas are inactive. The process of supplying the gas to the processing space PS (hereinafter, may be referred to as "third supply process") is performed for a predetermined time. By the third supply treatment, the reaction gas activated by the plasma generated in the treatment space PS reacts with the raw material gas to form a film. After the third supply process, the control unit 85 then switches the connection state of the switches SW1 and SW2 from the second mode to the third mode, and performs the second supply process for a predetermined time. By this second supply process, the raw material gas and the unreacted reaction gas are purged. In step ST11, the control unit 85 adsorbs the raw material gas by the first supply process, purges the raw material gas by the second supply process, plasma process in the third supply process, and purges the reaction gas by the second supply process. The cycle is repeated a predetermined number of times. As a result, in step ST11, as shown in FIG. 7, a film DC in contact with the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS is formed. Further, in step ST11, since the DC pulse voltage is applied to the susceptor 12 during the plasma processing in the third supply processing, the film thickness of the coating DC is thicker on the wafer upper surface US and the recessed bottom surface BS than on the recessed side surface SS. Become.

次いで、ステップＳＴ１２では、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードにした状態で、まず、第一供給処理を所定時間だけ行う。第一供給処理により、原料ガスが被膜ＤＣの表面に吸着する。第一供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードに維持したまま、第二供給処理を所定時間だけ行う。この第二供給処理により、被膜ＤＣの表面に吸着していない原料ガスがパージされる。第二供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードから第一モードに切り替えることにより、直流パルス電圧の印加先を上部電極６０に設定する。制御部８５は、上部電極６０に直流パルス電圧を印加した状態で、第三供給処理を所定時間だけ行う。第三供給処理により、処理空間ＰＳに生成されるプラズマによって活性化された反応ガスが原料ガスと反応して成膜が為される。第三供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第一モードから第三モードに切り替えて、第二供給処理を所定時間だけ行う。この第二供給処理により、原料ガスと未反応の反応ガスがパージされる。ステップＳＴ１２では、制御部８５は、第一供給処理による原料ガスの吸着、第二供給処理による原料ガスのパージ、第三供給処理におけるプラズマ処理、及び、第二供給処理による反応ガスのパージの処理サイクルを所定回数繰り返す。これにより、ステップＳＴ１２では、図７に示すように、被膜ＤＣの上に、被膜ＤＣに接する被膜ＤＤが形成される。また、ステップＳＴ１２では、第三供給処理におけるプラズマ処理時に直流パルス電圧が上部電極に印加されているため、被膜ＤＤの膜厚は均一になる。つまり、ステップＳＴ１１で形成される被膜ＤＣの形状と、ステップＳＴ１２で形成される膜の形状とは異なる。 Next, in step ST12, the control unit 85 first performs the first supply process for a predetermined time with the switches SW1 and SW2 connected to the third mode. By the first supply treatment, the raw material gas is adsorbed on the surface of the coating DC. After the first supply process, the control unit 85 then performs the second supply process for a predetermined time while maintaining the connection state of the switches SW1 and SW2 in the third mode. By this second supply treatment, the raw material gas that is not adsorbed on the surface of the coating DC is purged. After the second supply process, the control unit 85 then sets the application destination of the DC pulse voltage to the upper electrode 60 by switching the connection state of the switches SW1 and SW2 from the third mode to the first mode. The control unit 85 performs the third supply process for a predetermined time in a state where the DC pulse voltage is applied to the upper electrode 60. By the third supply treatment, the reaction gas activated by the plasma generated in the treatment space PS reacts with the raw material gas to form a film. After the third supply process, the control unit 85 then switches the connection state of the switches SW1 and SW2 from the first mode to the third mode, and performs the second supply process for a predetermined time. By this second supply process, the raw material gas and the unreacted reaction gas are purged. In step ST12, the control unit 85 adsorbs the raw material gas by the first supply process, purges the raw material gas by the second supply process, plasma process in the third supply process, and purges the reaction gas by the second supply process. The cycle is repeated a predetermined number of times. As a result, in step ST12, as shown in FIG. 7, a coating DD that is in contact with the coating DC is formed on the coating DC. Further, in step ST12, since the DC pulse voltage is applied to the upper electrode during the plasma processing in the third supply processing, the film thickness of the coating DD becomes uniform. That is, the shape of the coating film DC formed in step ST11 is different from the shape of the film formed in step ST12.

次いで、ステップＳＴ１３では、制御部８５は、ステップＳＴ１２と同一の処理を行う。これにより、ステップＳＴ１３では、図７に示すように、被膜ＤＤの上に、被膜ＤＤに接する被膜ＤＥが形成される。また、ステップＳＴ１３では、第三供給処理におけるプラズマ処理時に直流パルス電圧が上部電極に印加されているため、被膜ＤＥの膜厚は均一になる。 Next, in step ST13, the control unit 85 performs the same processing as in step ST12. As a result, in step ST13, as shown in FIG. 7, a coating film DE in contact with the coating film DD is formed on the coating film DD. Further, in step ST13, since the DC pulse voltage is applied to the upper electrode during the plasma processing in the third supply processing, the film thickness of the coating film DE becomes uniform.

手順例１（図７）のステップＳＴ１１では、上記のように、凹み側面ＳＳよりも凹み底面ＢＳの方が膜厚が厚い被膜ＤＣが形成される。その後、ステップＳＴ１２，ＳＴ１３では、上記のように、凹みＨ１に成膜された被膜ＤＣのすべての面に対して等方的に被膜ＤＤ及び被膜ＤＥが形成される。よって、手順例１によれば、ウエハ上面ＵＳに形成されている凹みＨ１を成膜処理により効率良く埋めながら、凹みの無い平らな被膜を半導体ウエハＷに形成することができる。 In step ST11 of Procedure Example 1 (FIG. 7), as described above, a film DC having a thicker film thickness is formed on the recessed bottom surface BS than on the recessed side surface SS. After that, in steps ST12 and ST13, the coating film DD and the coating film DE are formed isotropically on all the surfaces of the coating film DC formed in the recess H1 as described above. Therefore, according to the procedure example 1, a flat film having no dent can be formed on the semiconductor wafer W while efficiently filling the dent H1 formed on the upper surface US of the wafer by the film forming process.

＜手順例２（図８）＞
ウエハ上面ＵＳに凹みＨ１が形成されている半導体ウエハＷが静電チャック４０に静電吸着されている状態で、ステップＳＴ２１では、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードにした状態で、第一供給処理を所定時間だけ行う。第一供給処理により、原料ガスがウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳに吸着する。第一供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードに維持したまま、第二供給処理を所定時間だけ行う。この第二供給処理により、ウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳに吸着していない原料ガスがパージされる。第二供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードから第一モードに切り替えることにより、直流パルス電圧の印加先を上部電極６０に設定する。制御部８５は、上部電極６０に直流パルス電圧を印加した状態で、第三供給処理を所定時間だけ行う。第三供給処理により、処理空間ＰＳに生成されるプラズマによって活性化された反応ガスが原料ガスと反応して成膜が為される。第三供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第一モードから第三モードに切り替えて、第二供給処理を所定時間だけ行う。この第二供給処理により、原料ガスと未反応の反応ガスがパージされる。ステップＳＴ２１では、制御部８５は、第一供給処理による原料ガスの吸着、第二供給処理による原料ガスのパージ、第三供給処理におけるプラズマ処理、及び、第二供給処理による反応ガスのパージの処理サイクルを所定回数繰り返す。これにより、ステップＳＴ２１では、図８に示すように、ウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳに接する被膜ＤＦが形成される。また、ステップＳＴ２１では、第三供給処理におけるプラズマ処理時に直流パルス電圧が上部電極６０に印加されているため、被膜ＤＦの膜厚は、ウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳのすべてにおいて均一になる。但し、図８のステップＳＴ２１には、オーバーハング部ＯＨ１を有する被膜ＤＦが形成された場合を一例として示す。 <Procedure example 2 (Fig. 8)>
In the state where the semiconductor wafer W in which the recess H1 is formed on the upper surface US of the wafer is electrostatically attracted to the electrostatic chuck 40, in step ST21, the control unit 85 sets the connection state of the switches SW1 and SW2 to the third mode. In this state, the first supply process is performed for a predetermined time. By the first supply process, the raw material gas is adsorbed on the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS. After the first supply process, the control unit 85 then performs the second supply process for a predetermined time while maintaining the connection state of the switches SW1 and SW2 in the third mode. By this second supply process, the raw material gas that is not adsorbed on the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS is purged. After the second supply process, the control unit 85 then sets the application destination of the DC pulse voltage to the upper electrode 60 by switching the connection state of the switches SW1 and SW2 from the third mode to the first mode. The control unit 85 performs the third supply process for a predetermined time in a state where the DC pulse voltage is applied to the upper electrode 60. By the third supply treatment, the reaction gas activated by the plasma generated in the treatment space PS reacts with the raw material gas to form a film. After the third supply process, the control unit 85 then switches the connection state of the switches SW1 and SW2 from the first mode to the third mode, and performs the second supply process for a predetermined time. By this second supply process, the raw material gas and the unreacted reaction gas are purged. In step ST21, the control unit 85 adsorbs the raw material gas by the first supply process, purges the raw material gas by the second supply process, plasma process in the third supply process, and purges the reaction gas by the second supply process. The cycle is repeated a predetermined number of times. As a result, in step ST21, as shown in FIG. 8, a film DF in contact with the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS is formed. Further, in step ST21, since the DC pulse voltage is applied to the upper electrode 60 during the plasma processing in the third supply processing, the film thickness of the coating film DF is uniform in all of the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS. become. However, in step ST21 of FIG. 8, a case where a film DF having an overhang portion OH1 is formed is shown as an example.

次いで、ステップＳＴ２２では、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第二モードにすることで直流パルス電圧の印加先をサセプタ１２に設定する。制御部８５は、サセプタ１２に直流パルス電圧を印加した状態で、第二供給処理を所定時間だけ行う。直流パルス電圧がサセプタ１２に印加された状態での第二供給処理により、ウエハ上面ＵＳ及び凹み底面ＢＳに形成された被膜と、オーバーハング部ＯＨ１とが、イオン化した不活性ガスによりスパッタリングされて削除され、被膜の形状が被膜ＤＦから被膜ＤＧに変化する。 Next, in step ST22, the control unit 85 sets the DC pulse voltage application destination to the susceptor 12 by setting the connection state of the switches SW1 and SW2 to the second mode. The control unit 85 performs the second supply process for a predetermined time with the DC pulse voltage applied to the susceptor 12. By the second supply process in the state where the DC pulse voltage is applied to the susceptor 12, the coating film formed on the wafer upper surface US and the recessed bottom surface BS and the overhang portion OH1 are sputtered by the ionized inert gas and deleted. Then, the shape of the film changes from the film DF to the film DG.

次いで、ステップＳＴ２３では、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第二モードから第三モードに切り替えた後、ステップＳＴ２１と同一の処理を行う。これにより、ステップＳＴ２３では、図８に示すように、被膜ＤＧの上に、被膜ＤＧに接する被膜ＤＨが形成される。また、ステップＳＴ２３では、第三供給処理におけるプラズマ処理時に直流パルス電圧が上部電極に印加されているため、被膜ＤＨの膜厚は均一になる。 Next, in step ST23, the control unit 85 performs the same processing as in step ST21 after switching the connection state of the switches SW1 and SW2 from the second mode to the third mode. As a result, in step ST23, as shown in FIG. 8, a film DH in contact with the film DG is formed on the film DG. Further, in step ST23, since the DC pulse voltage is applied to the upper electrode during the plasma processing in the third supply processing, the film thickness of the coating film DH becomes uniform.

手順例２（図８）では、上記のようにして、ウエハ上面ＵＳに形成されている凹みＨ１を成膜処理により埋めながら、凹みの無い平らな被膜を半導体ウエハＷに形成する。また、ステップＳＴ２２では、スイッチＳＷ１，ＳＷ２の接続状態を第二モードにすることでオーバーハング部ＯＨ１を効率良く削除する。よって、手順例２によれば、成膜処理によりオーバーハング部ＯＨ１が形成される場合でも、内部に隙間が無い平らな被膜を半導体ウエハＷに効率良く形成することができる。 In Procedure Example 2 (FIG. 8), a flat film having no dent is formed on the semiconductor wafer W while the dent H1 formed on the upper surface US of the wafer is filled by the film forming process as described above. Further, in step ST22, the overhang portion OH1 is efficiently deleted by setting the connection state of the switches SW1 and SW2 to the second mode. Therefore, according to Procedure Example 2, even when the overhang portion OH1 is formed by the film forming process, a flat film having no internal gap can be efficiently formed on the semiconductor wafer W.

＜手順例３（図９）＞
ウエハ上面ＵＳに凹みＨ１が形成されている半導体ウエハＷが静電チャック４０に静電吸着されている状態で、ステップＳＴ３１では、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードにした状態で、第一供給処理を所定時間だけ行う。第一供給処理により、原料ガスがウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳに吸着する。第一供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードに維持したまま、第二供給処理を所定時間だけ行う。この第二供給処理により、ウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳに吸着していない原料ガスがパージされる。第二供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第三モードから第一モードに切り替えることにより、直流パルス電圧の印加先を上部電極６０に設定する。制御部８５は、上部電極６０に直流パルス電圧を印加した状態で、第三供給処理を所定時間だけ行う。第三供給処理により、処理空間ＰＳに生成されるプラズマによって活性化された反応ガスが原料ガスと反応して成膜が為される。第三供給処理の後、次いで、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第一モードから第三モードに切り替えて、第二供給処理を所定時間だけ行う。この第二供給処理により、原料ガスと未反応の反応ガスがパージされる。ステップＳＴ３１では、制御部８５は、第一供給処理による原料ガスの吸着、第二供給処理による原料ガスのパージ、第三供給処理におけるプラズマ処理、及び、第二供給処理による反応ガスのパージの処理サイクルを所定回数繰り返す。これにより、ステップＳＴ３１では、図９に示すように、ウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳに接する被膜ＤＩが形成される。また、ステップＳＴ３１では、第三供給処理におけるプラズマ処理時に直流パルス電圧が上部電極６０に印加されているため、被膜ＤＩの膜厚は、ウエハ上面ＵＳ、凹み側面ＳＳ及び凹み底面ＢＳのすべてにおいて均一になる。但し、図９のステップＳＴ３１には、オーバーハング部ＯＨ２を有する被膜ＤＩが形成された場合を一例として示す。 <Procedure example 3 (Fig. 9)>
In the state where the semiconductor wafer W in which the recess H1 is formed on the upper surface US of the wafer is electrostatically attracted to the electrostatic chuck 40, in step ST31, the control unit 85 sets the connection state of the switches SW1 and SW2 to the third mode. In this state, the first supply process is performed for a predetermined time. By the first supply process, the raw material gas is adsorbed on the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS. After the first supply process, the control unit 85 then performs the second supply process for a predetermined time while maintaining the connection state of the switches SW1 and SW2 in the third mode. By this second supply process, the raw material gas that is not adsorbed on the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS is purged. After the second supply process, the control unit 85 then sets the application destination of the DC pulse voltage to the upper electrode 60 by switching the connection state of the switches SW1 and SW2 from the third mode to the first mode. The control unit 85 performs the third supply process for a predetermined time in a state where the DC pulse voltage is applied to the upper electrode 60. By the third supply treatment, the reaction gas activated by the plasma generated in the treatment space PS reacts with the raw material gas to form a film. After the third supply process, the control unit 85 then switches the connection state of the switches SW1 and SW2 from the first mode to the third mode, and performs the second supply process for a predetermined time. By this second supply process, the raw material gas and the unreacted reaction gas are purged. In step ST31, the control unit 85 adsorbs the raw material gas by the first supply process, purges the raw material gas by the second supply process, plasma process in the third supply process, and purges the reaction gas by the second supply process. The cycle is repeated a predetermined number of times. As a result, in step ST31, as shown in FIG. 9, a coating DI is formed in contact with the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS. Further, in step ST31, since the DC pulse voltage is applied to the upper electrode 60 during the plasma processing in the third supply processing, the film thickness of the coating DI is uniform on all of the wafer upper surface US, the recessed side surface SS, and the recessed bottom surface BS. become. However, in step ST31 of FIG. 9, a case where a film DI having an overhang portion OH2 is formed is shown as an example.

次いで、ステップＳＴ３２では、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第二モードにすることで直流パルス電圧の印加先をサセプタ１２に設定する。制御部８５は、サセプタ１２に直流パルス電圧を印加した状態で、第二供給処理を所定時間だけ行う。直流パルス電圧がサセプタ１２に印加された状態での第二供給処理により、ウエハ上面ＵＳ及び凹み底面ＢＳに形成された被膜と、オーバーハング部ＯＨ２とが、イオン化した不活性ガスによりスパッタリングされて削除され、被膜の形状が被膜ＤＩから被膜ＤＪに変化する。 Next, in step ST32, the control unit 85 sets the DC pulse voltage application destination to the susceptor 12 by setting the connection state of the switches SW1 and SW2 to the second mode. The control unit 85 performs the second supply process for a predetermined time with the DC pulse voltage applied to the susceptor 12. By the second supply process in the state where the DC pulse voltage is applied to the susceptor 12, the coating film formed on the wafer upper surface US and the recessed bottom surface BS and the overhang portion OH2 are sputtered by the ionized inert gas and deleted. Then, the shape of the coating film changes from the coating film DI to the coating film DJ.

次いで、ステップＳＴ３３では、制御部８５は、スイッチＳＷ１，ＳＷ２の接続状態を第二モードに維持したまま、サセプタ１２に直流パルス電圧を印加した状態で、ステップＳＴ３２と同一の処理を行う。これにより、被膜ＤＪのうちウエハ上面ＵＳ及び凹み底面ＢＳに形成された被膜、つまり、被膜ＤＪにおいて上部電極６０と対向する面がスパッタリングされて削除され、被膜の形状が被膜ＤＪから被膜ＤＫに変化する。つまり、最終的に、凹み側面ＳＳにのみ被膜が形成される。 Next, in step ST33, the control unit 85 performs the same processing as in step ST32 while maintaining the connected state of the switches SW1 and SW2 in the second mode and applying a DC pulse voltage to the susceptor 12. As a result, the coating formed on the wafer upper surface US and the recessed bottom surface BS of the coating DJ, that is, the surface of the coating DJ facing the upper electrode 60 is sputtered and deleted, and the shape of the coating changes from the coating DJ to the coating DK. To do. That is, finally, a film is formed only on the recessed side surface SS.

手順例３（図９）では、上記のようにして第二モードでスパッタリングを行うことにより、最終的に、凹み側面ＳＳにのみ選択的に被膜を形成することができる。 In Procedure Example 3 (FIG. 9), by performing sputtering in the second mode as described above, finally, a coating film can be selectively formed only on the recessed side surface SS.

以上、手順例１，２，３について説明した。 The procedure examples 1, 2, and 3 have been described above.

なお、上記の直流パルス電圧に代えて、高周波の交流電圧と直流パルス電圧とが重畳された電圧を用いても良い。 Instead of the above-mentioned DC pulse voltage, a voltage obtained by superimposing a high-frequency AC voltage and a DC pulse voltage may be used.

ここで、本開示の基板処理装置１００で用いられる反応ガスはＮ２ガスであることが好ましい。直流パルス電圧ではなく、交流電圧のみを上部電極６０またはサセプタ１２に印加してＮ２プラズマを発生させると、窒化力が弱いため、良好な膜質の窒化膜を成膜することが困難である。 Here, the reaction gas used in the substrate processing apparatus 100 of the present disclosure is preferably N2 gas. When N2 plasma is generated by applying only an AC voltage to the upper electrode 60 or the susceptor 12 instead of the DC pulse voltage, it is difficult to form a nitride film having a good film quality because the nitriding force is weak.

一般に交流電圧の周波数が高いほど窒化膜の膜質は良くなるため、マイクロ波プラズマにより成膜された窒化膜が最も良質な窒化膜となる。これに対し、直流パルス電圧を上部電極６０またはサセプタ１２に印加することにより、上部電極６０の直下または半導体ウエハＷの直上での電子温度を非常に高くすることができるため、マイクロ波プラズマと同様のプラズマを発生させることができる。Ｎ２の解離には高エネルギーの電子が必要であり、直流パルス電圧の印加により、Ｎ２の解離が促進され、高効率にＮ２を解離することが可能になる。また、直流パルス電圧の印加によりプラズマの均一性が良好になる。よって、直流パルス電圧の印加により、Ｎ２の高解離度とプラズマ均一性とを両立できるため、良好な膜質を有する窒化膜を形成することができる。 Generally, the higher the frequency of the AC voltage, the better the film quality of the nitride film. Therefore, the nitride film formed by microwave plasma is the highest quality nitride film. On the other hand, by applying a DC pulse voltage to the upper electrode 60 or the susceptor 12, the electron temperature directly below the upper electrode 60 or directly above the semiconductor wafer W can be made extremely high, which is similar to microwave plasma. Plasma can be generated. High-energy electrons are required for the dissociation of N2, and the application of a DC pulse voltage promotes the dissociation of N2, making it possible to dissociate N2 with high efficiency. In addition, the uniformity of plasma is improved by applying a DC pulse voltage. Therefore, by applying the DC pulse voltage, both the high dissociation degree of N2 and the plasma uniformity can be achieved, so that a nitride film having a good film quality can be formed.

以上のように、本開示の基板処理装置は、真空排気可能な処理容器（チャンバ１０）と、下部電極（サセプタ１２）と、上部電極（上部電極６０）と、発生器（パルス発生器８４）と、制御部（制御部８５）とを有する。下部電極には、処理容器内で被処理基板（半導体ウエハＷ）が載置される。上部電極は、処理容器内で下部電極に対向して配置される。発生器は、直流パルス電圧を発生する。制御部は、直流パルス電圧の印加先を上部電極と下部電極との間で切り替える。 As described above, the substrate processing apparatus of the present disclosure includes a processing container (chamber 10) capable of vacuum exhaust, a lower electrode (susceptor 12), an upper electrode (upper electrode 60), and a generator (pulse generator 84). And a control unit (control unit 85). A substrate to be processed (semiconductor wafer W) is placed on the lower electrode in the processing container. The upper electrode is arranged in the processing container so as to face the lower electrode. The generator generates a DC pulse voltage. The control unit switches the application destination of the DC pulse voltage between the upper electrode and the lower electrode.

こうすることで、例えば上記の手順例１，２，３のような様々な形態の成膜を行うことが可能になる。 By doing so, it becomes possible to perform film formation in various forms such as the above-mentioned procedure examples 1, 2, and 3.

なお、本開示の技術が適用可能なプラズマ処理は、反応ガスを用いて行われるプラズマ処理に限定されない。また、本開示の技術が適用可能な成膜の膜種は窒化膜に限定されない。また、本開示の技術は、反応ガスによる反応として、窒化以外の反応にも適用可能である。 The plasma treatment to which the technique of the present disclosure can be applied is not limited to the plasma treatment performed using the reaction gas. Further, the film type of the film formation to which the technique of the present disclosure can be applied is not limited to the nitride film. Further, the technique of the present disclosure can be applied to a reaction other than nitriding as a reaction using a reaction gas.

１００ 基板処理装置
１２ サセプタ
６０ 上部電極
８４ パルス発生器
８５ 制御部 100 Substrate processing device 12 Suceptor 60 Upper electrode 84 Pulse generator 85 Control unit

Claims (6)

真空排気可能な処理容器と、
前記処理容器内で被処理基板が載置される下部電極と、
前記処理容器内で前記下部電極に対向して配置される上部電極と、
直流パルス電圧を発生する発生器と、
前記直流パルス電圧の印加先を前記上部電極と前記下部電極との間で切り替える制御部と、
を具備する基板処理装置。 A processing container that can be evacuated and
The lower electrode on which the substrate to be processed is placed in the processing container,
An upper electrode arranged in the processing container facing the lower electrode and
A generator that generates a DC pulse voltage and
A control unit that switches the application destination of the DC pulse voltage between the upper electrode and the lower electrode,
A substrate processing apparatus comprising. 前記処理容器内に原料ガスを供給する第一供給部と、
前記処理容器内に反応ガスを供給する第二供給部と、
前記処理容器内に不活性ガスを供給する第三供給部と、をさらに具備し、
前記制御部は、
前記印加先を前記下部電極に設定し、前記原料ガス、前記反応ガス及び前記不活性ガスを用いて、前記被処理基板の上面に形成された凹みに接する第一膜を形成し、
前記第一膜の形成後、前記印加先を前記下部電極から前記上部電極に切り替え、前記原料ガス、前記反応ガス及び前記不活性ガスを用いて、前記第一膜の上に前記第一膜に接する第二膜を形成する、
請求項１に記載の基板処理装置。 The first supply unit that supplies the raw material gas into the processing container,
A second supply unit that supplies the reaction gas into the processing container,
A third supply unit for supplying the inert gas into the processing container is further provided.
The control unit
The application destination is set to the lower electrode, and the raw material gas, the reaction gas, and the inert gas are used to form a first film in contact with the recess formed on the upper surface of the substrate to be processed.
After the formation of the first film, the application destination is switched from the lower electrode to the upper electrode, and the raw material gas, the reaction gas and the inert gas are used on the first film on the first film. Forming a second membrane in contact,
The substrate processing apparatus according to claim 1. 前記処理容器内に原料ガスを供給する第一供給部と、
前記処理容器内に反応ガスを供給する第二供給部と、
前記処理容器内に不活性ガスを供給する第三供給部と、をさらに具備し、
前記制御部は、
前記印加先を前記上部電極に設定し、前記原料ガス、前記反応ガス及び前記不活性ガスを用いて、前記被処理基板の上面に形成された凹みに接する第一膜を形成し、
前記第一膜の形成後、前記印加先を前記上部電極から前記下部電極に切り替え、前記原料ガス、前記反応ガス及び前記不活性ガスのうち前記不活性ガスのみを用いて、前記第一膜が有するオーバーハング部を削除する、
請求項１に記載の基板処理装置。 The first supply unit that supplies the raw material gas into the processing container,
A second supply unit that supplies the reaction gas into the processing container,
A third supply unit for supplying the inert gas into the processing container is further provided.
The control unit
The application destination is set to the upper electrode, and the raw material gas, the reaction gas, and the inert gas are used to form a first film in contact with the recess formed on the upper surface of the substrate to be processed.
After the formation of the first film, the application destination is switched from the upper electrode to the lower electrode, and the first film is formed by using only the inert gas among the raw material gas, the reaction gas and the inert gas. Delete the overhang part that has
The substrate processing apparatus according to claim 1. 前記制御部は、前記オーバーハング部の削除後、前記印加先を前記下部電極から前記上部電極に切り替え、前記原料ガス、前記反応ガス及び前記不活性ガスを用いて、前記オーバーハング部の削除後の前記第一膜の上に前記第一膜に接する第二膜を形成する、
請求項３に記載の基板処理装置。 After removing the overhang portion, the control unit switches the application destination from the lower electrode to the upper electrode, and uses the raw material gas, the reaction gas, and the inert gas to remove the overhang portion. A second film in contact with the first film is formed on the first film of the above.
The substrate processing apparatus according to claim 3. 前記制御部は、前記オーバーハング部の削除後、前記印加先を前記下部電極に維持したまま、前記原料ガス、前記反応ガス及び前記不活性ガスのうち前記不活性ガスのみを用いて、前記オーバーハング部の削除後の前記第一膜において前記上部電極と対向する面を削除する、
請求項３に記載の基板処理装置。 After removing the overhang portion, the control unit uses only the inert gas among the raw material gas, the reaction gas, and the inert gas while maintaining the application destination on the lower electrode to perform the overhang. In the first film after removing the hang portion, the surface facing the upper electrode is deleted.
The substrate processing apparatus according to claim 3. 真空排気可能な処理容器と、
前記処理容器内で被処理基板が載置される下部電極と、
前記処理容器内で前記下部電極に対向して配置される上部電極と、
直流パルス電圧を発生する発生器と、
を具備する基板処理装置における基板処理方法であって、
前記処理容器内に処理ガスを供給することと、
前記直流パルス電圧の印加先を前記上部電極と前記下部電極との間で切り替えることと、
を有する基板処理方法。 A processing container that can be evacuated and
The lower electrode on which the substrate to be processed is placed in the processing container,
An upper electrode arranged in the processing container facing the lower electrode and
A generator that generates a DC pulse voltage and
It is a substrate processing method in a substrate processing apparatus provided with
Supplying the processing gas into the processing container and
Switching the application destination of the DC pulse voltage between the upper electrode and the lower electrode, and
Substrate processing method having.
JP2019179373A 2019-09-30 2019-09-30 Substrate processing apparatus and substrate processing method Pending JP2021057191A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019179373A JP2021057191A (en) 2019-09-30 2019-09-30 Substrate processing apparatus and substrate processing method
PCT/JP2020/035011 WO2021065497A1 (en) 2019-09-30 2020-09-16 Substrate processing device and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019179373A JP2021057191A (en) 2019-09-30 2019-09-30 Substrate processing apparatus and substrate processing method

Publications (1)

Publication Number Publication Date
JP2021057191A true JP2021057191A (en) 2021-04-08

Family

ID=75273120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019179373A Pending JP2021057191A (en) 2019-09-30 2019-09-30 Substrate processing apparatus and substrate processing method

Country Status (2)

Country Link
JP (1) JP2021057191A (en)
WO (1) WO2021065497A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576026B2 (en) * 1993-09-08 1997-01-29 アネルバ株式会社 Plasma processing equipment
JP2956494B2 (en) * 1994-10-26 1999-10-04 住友金属工業株式会社 Plasma processing equipment
JP3122601B2 (en) * 1995-06-15 2001-01-09 東京エレクトロン株式会社 Plasma film forming method and apparatus therefor
JP6136613B2 (en) * 2012-09-21 2017-05-31 東京エレクトロン株式会社 Plasma processing method

Also Published As

Publication number Publication date
WO2021065497A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
JP7038614B2 (en) Board processing method
WO2019239872A1 (en) Film-forming apparatus, and method for cleaning film-forming apparatus
TWI723049B (en) Methods for atomic level resolution and plasma processing control
US8382999B2 (en) Pulsed plasma high aspect ratio dielectric process
US8962488B2 (en) Synchronized radio frequency pulsing for plasma etching
KR101475546B1 (en) Plasma etching apparatus, plasma etching method and storage medium
KR100878910B1 (en) Film-forming apparatus and film-forming method
CN105379428B (en) Plasma processing apparatus and method of plasma processing
WO2000001007A1 (en) Plasma processing method
JP2010192934A (en) Plasma processing apparatus and plasma processing method
US20210050190A1 (en) Substrate processing method, pressure control apparatus and substrate processing system
CN110592558B (en) Film forming apparatus
US20210025060A1 (en) Apparatus for processing substrate
US10867778B2 (en) Cleaning method and processing apparatus
KR20180124773A (en) Plasma processing apparatus cleaning method
WO2021065497A1 (en) Substrate processing device and substrate processing method
CN112951698A (en) Plasma processing method and plasma processing apparatus
JP2016086046A (en) Plasma processing method
JP7403314B2 (en) Etching method and etching device
TW202012699A (en) Film forming device and film forming method
JP2023067443A (en) Plasma processing method and plasma processing apparatus
TW202130851A (en) Rf power source operation in plasma enhanced processes
JP2015106587A (en) Method for coating electrostatic chuck and plasma processing apparatus
JPH059720A (en) Bias sputtering method