JP2021052491A - Electric power supply device - Google Patents
Electric power supply device Download PDFInfo
- Publication number
- JP2021052491A JP2021052491A JP2019173687A JP2019173687A JP2021052491A JP 2021052491 A JP2021052491 A JP 2021052491A JP 2019173687 A JP2019173687 A JP 2019173687A JP 2019173687 A JP2019173687 A JP 2019173687A JP 2021052491 A JP2021052491 A JP 2021052491A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- load
- power supply
- drive circuit
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 37
- 230000002159 abnormal effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
Description
本発明の実施形態は、電源装置に関する。 An embodiment of the present invention relates to a power supply device.
従来、例えば、誘電バリア放電ランプ等の容量性の負荷に対してパルス電流を流すことで、負荷を駆動する電源装置が知られている。また、この種の電源装置は、トランスの両端に設けられたスイッチング素子が駆動回路から出力されるパルス信号によって交互にスイッチングを行うことで、負荷を駆動させる。 Conventionally, a power supply device for driving a load by passing a pulse current through a capacitive load such as a dielectric barrier discharge lamp has been known. Further, in this type of power supply device, the switching elements provided at both ends of the transformer alternately switch by the pulse signal output from the drive circuit to drive the load.
また、電源装置は、負荷に流れる電流を検出する回路が設けられ、検出される電流に基づいて負荷の異常等といった負荷状態を検出する技術が提案されている。 Further, the power supply device is provided with a circuit for detecting the current flowing through the load, and a technique for detecting a load state such as an abnormality of the load based on the detected current has been proposed.
しかしながら、従来技術では、スイッチング素子の保護を図る点において改善の余地があった。 However, in the prior art, there is room for improvement in terms of protecting the switching element.
本発明が解決しようとする課題は、スイッチング素子を適切に保護することができる電源装置を提供することである。 An object to be solved by the present invention is to provide a power supply device capable of appropriately protecting a switching element.
実施形態に係る電源装置は、トランスと、判定回路と、駆動回路とを具備する。前記トランスは、1次巻線に電圧源が接続され、2次巻線に容量性の負荷が接続される。前記判定回路は、前記負荷が無負荷状態か否かを判定する。前記駆動回路は、前記判定回路による判定結果に応じたパルス信号を前記1次巻線の両端に接続されたスイッチング回路へ入力することで、前記負荷へ電圧を供給する。また、前記駆動回路は、前記負荷が無負荷状態である場合に、前記負荷が無負荷状態でない場合の前記パルス信号である基準パルス信号よりも前記パルス信号のデューティー比を小さくする。 The power supply device according to the embodiment includes a transformer, a determination circuit, and a drive circuit. In the transformer, a voltage source is connected to the primary winding and a capacitive load is connected to the secondary winding. The determination circuit determines whether or not the load is in a no-load state. The drive circuit supplies a voltage to the load by inputting a pulse signal according to a determination result by the determination circuit to a switching circuit connected to both ends of the primary winding. Further, the drive circuit makes the duty ratio of the pulse signal smaller than the reference pulse signal which is the pulse signal when the load is not in the no-load state when the load is in the no-load state.
本発明によれば、スイッチング素子を適切に保護することができる。 According to the present invention, the switching element can be appropriately protected.
以下で説明する実施形態に係る電源装置1は、トランス13と、判定回路14、16と、駆動回路11とを具備する。トランス13は、1次巻線131に電圧源VDDが接続され、2次巻線132に容量性の負荷(ランプ10)が接続される。判定回路14、16は、負荷が無負荷状態か否かを判定する。駆動回路11は、判定回路14、16による判定結果に応じたパルス信号を1次巻線131の両端に接続されたスイッチング回路12へ入力することで、負荷へ電圧を供給する。また、駆動回路11は、負荷が無負荷状態である場合に、負荷が無負荷状態でない場合のパルス信号である基準パルス信号よりもパルス信号のデューティー比を小さくする。
The power supply device 1 according to the embodiment described below includes a
また、以下で説明する実施形態に係る電源装置1において、駆動回路11は、負荷に対する起動信号が入力された場合に、判定回路14、16の判定結果に応じたパルス信号を出力する。
Further, in the power supply device 1 according to the embodiment described below, the
また、以下で説明する実施形態に係る電源装置1において、駆動回路11は、無負荷状態である場合に、基準パルス信号よりもパルス周期の長いパルス信号を出力する。
Further, in the power supply device 1 according to the embodiment described below, the
また、以下で説明する実施形態に係る電源装置1において、駆動回路11は、無負荷状態である場合に、基準パルス信号よりもパルス幅の短いパルス信号を出力する。
Further, in the power supply device 1 according to the embodiment described below, the
以下、図面を参照して、実施形態に係る電源装置について説明する。実施形態において同一の部位には同一の符号を付し、重複する説明は省略される。 Hereinafter, the power supply device according to the embodiment will be described with reference to the drawings. In the embodiment, the same parts are designated by the same reference numerals, and duplicate description is omitted.
(実施形態)
まず、図1を用いて、実施形態に係る電源装置1の構成例について説明する。図1は、実施形態に係る電源装置1の構成を示す回路図である。電源装置1は、容量性の負荷であるランプ10に用いる電源装置である。また、図1に示すように、電源装置1は、駆動回路11と、スイッチング回路12と、トランス13と、判定回路14とを具備する。また、電源装置1は、ランプ10に電流を供給する電圧源VDDに接続される。
(Embodiment)
First, a configuration example of the power supply device 1 according to the embodiment will be described with reference to FIG. FIG. 1 is a circuit diagram showing a configuration of a power supply device 1 according to an embodiment. The power supply device 1 is a power supply device used for the
ランプ10は、容量性の負荷であり、例えば、誘電バリア放電ランプである。なお、ランプ10は、容量性の負荷の一例であって、パルス電流により高周波駆動する負荷であれば任意の負荷を採用可能である。
The
駆動回路11は、駆動信号を後述のスイッチング回路12へ出力し、スイッチング回路12により電圧源VDDの電圧をパルス状に変圧する。
The
また、駆動回路11は、後述の判定回路14によってランプ10が無負荷状態であると判定された場合、無負荷状態でない場合のパルス信号である基準パルス信号よりもパルス信号のデューティー比を小さくすることで、スイッチング回路12に備えられる第1スイッチング素子121および第2スイッチング素子122の保護を図ることができる。なお、この点の詳細については、図2〜図4を用いて後述する。
Further, when the
なお、無負荷状態とは、ランプ10が故障している等の異常状態や、ランプ10が取り付けられていない状態等であり、電圧源VDDからの電流の供給が停止している状態である。
The no-load state is an abnormal state such as a failure of the
スイッチング回路12は、第1スイッチング素子121および第2スイッチング素子122を備える、いわゆるプッシュプル方式の変圧回路である。図1に示す例において、第1スイッチング素子121および第2スイッチング素子122は、例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。第1スイッチング素子121および第2スイッチング素子122のドレインは、1次巻線131に接続され、ソースは、グランドに接続される。
The
駆動回路11から出力されるパルス信号は、第1スイッチング素子121および第2スイッチング素子122のそれぞれのゲートに対して逆位相で入力される。これにより、トランス13の1次巻線131に昇圧または降圧される電圧源VDDの電圧が印加される。
The pulse signal output from the
トランス13は、絶縁型のトランスであり、1次巻線131と2次巻線132とを具備する。トランス13は、1次巻線131にスイッチング回路12および電圧源VDDが接続され、2次巻線132にランプ10が接続される。トランス13は、スイッチング回路12によって変圧された電圧源VDDの電圧が1次巻線131に印加されることで、2次巻線132からランプ10に対して駆動源となる電流が供給される。
The
判定回路14は、カレントトランス140と、抵抗143と、ダイオード144と、コンデンサ145と、比較器146とを具備する。
The
カレントトランス140は、絶縁型のトランスであり、電圧源VDDおよびトランス13の1次巻線131の間に設けられる。具体的には、カレントトランス140は、電圧源VDDおよび1次巻線131に接続される1次巻線141と、抵抗143およびコンデンサ145に接続される2次巻線142とを具備する。
The current transformer 140 is an isolated transformer, and is provided between the voltage source VDD and the
電圧源VDDから出力される出力電流が1次巻線141を流れることで、2次巻線142において出力電流に応じた電流が生じる。このとき、2次巻線142側に生じる電流は、1次巻線141および2次巻線142の巻き数の比率に応じた電流値に変換される。すなわち、判定回路14は、カレントトランス140により変換された電流に基づいてランプ10の負荷状態を検出する。
The output current output from the voltage source VDD flows through the primary winding 141, so that a current corresponding to the output current is generated in the secondary winding 142. At this time, the current generated on the secondary winding 142 side is converted into a current value according to the ratio of the number of turns of the primary winding 141 and the secondary winding 142. That is, the
そして、2次巻線142側に生じる電流は、抵抗143、ダイオード144およびコンデンサ145によって整流および平滑されることで、電流が交流から直流に変換されて、比較器146に入力される。
Then, the current generated on the secondary winding 142 side is rectified and smoothed by the
そして、比較器146は、直流に変換された電流と所定の基準電流とを比較し、比較結果を駆動回路11へ出力する。具体的には、比較器146は、2次巻線142から入力された電流と基準電流との電流値の大小関係を示す比較結果を駆動回路11へ出力する。このように、比較器146を用いることで、ランプ10の無負荷状態を容易に判定することができる。
Then, the
駆動回路11は、比較器146の比較結果に基づいて、第1スイッチング素子121および第2スイッチング素子122へそれぞれ入力するパルス信号を変更することになる。次に、図2〜図4を用いて、パルス信号の具体例について説明する。図2〜図4は、パルス信号の一例を示す図である。なお、以下では、ランプ10が負荷として正常に機能している場合のパルス信号を「基準パルス信号」、ランプ10が負荷として機能していない無負荷状態のパルス信号を「異常パルス信号」とそれぞれ記載する。
The
図2に示すように、駆動回路11は、基準パルス信号と、異常パルス信号とでデューティー比が異なるパルス信号を出力する。具体的には、図2のAおよび図2のBに示すように、基準パルス信号のパルス幅およびパルス周期をパルス幅W1およびパルス周期f1とし、異常パルス信号のパルス幅およびパルス周期をパルス幅W2およびパルス周期f2とする。なお、ここでのパルス幅は、パルス信号がオンを示している期間を示す。図2に示すように、パルス幅W2は、パルス幅W1に比べて短く、パルス周期f2は、パルス周期f1に比べて長い。つまり、異常パルス信号は、基準パルス信号にデューティー比が短いパルス信号である。
As shown in FIG. 2, the
異常パルス信号において、基準パルス信号に比べてパルス幅を短くすることで、第1スイッチング素子121または第2スイッチング素子122にパルス信号が印加される時間を短くすることができ、パルス周期を長くすることで、パルス信号が印加される頻度を抑えることができる。
By shortening the pulse width of the abnormal pulse signal as compared with the reference pulse signal, the time during which the pulse signal is applied to the
このように、駆動回路11は、無負荷状態において、基準パルス信号に比べてデューティー比の小さい異常パルス信号を第1スイッチング素子121または第2スイッチング素子122へ入力することで、第1スイッチング素子121または第2スイッチング素子122の消耗を抑制することができる。
As described above, in the no-load state, the
つまり、駆動回路11は、無負荷状態において、異常パルス信号を出力することで、スイッチング素子を適切に保護することができる。なお、ここでは、基準パルス信号から異常パルス信号のパルス幅およびパルス周期の双方を変更することで、デューティー比を小さくする場合について説明したがこれに限定されるものではない。
That is, the
具体的には、図3に示すように、基準パルス信号および異常パルス信号の双方のパルス幅をパルス幅W1とし、異常パルス信号のパルス周期f2を基準パルス信号のパルス周期f1よりも長くすることにしてもよい。 Specifically, as shown in FIG. 3, the pulse widths of both the reference pulse signal and the abnormal pulse signal are set to the pulse width W1, and the pulse period f2 of the abnormal pulse signal is made longer than the pulse period f1 of the reference pulse signal. It may be.
また、図4に示すように、基準パルス信号と異常パルス信号の双方のパルス周期をパルス周期f1とし、異常パルス信号のパルス幅W2を基準パルス信号のパルス幅W1よりも短くすることにしてもよい。 Further, as shown in FIG. 4, the pulse period of both the reference pulse signal and the abnormal pulse signal is set to the pulse period f1, and the pulse width W2 of the abnormal pulse signal is made shorter than the pulse width W1 of the reference pulse signal. Good.
図3および図4に示す例においても、基準パルス信号に比べて異常パルス信号のデューティー比を小さくすることができるので、スイッチング素子を適切に保護することができる。 Also in the examples shown in FIGS. 3 and 4, the duty ratio of the abnormal pulse signal can be made smaller than that of the reference pulse signal, so that the switching element can be appropriately protected.
ところで、異常パルス信号において、パルス幅を極端に短くすること、スイッチング素子の応答速度が追い付かずない場合がある。特に、スイッチング素子に高耐圧性の素子を用いると、パルス信号に対する応答速度が減少する。このため、異常パルス信号におけるパルス幅の下限値は、例えば、おおよそ2μ秒であることが好ましい。なお、スイッチング素子の応答速度が十分に早い場合には、パルス幅の下限値は、2μ秒以下であってもよいことは言うまでもない。 By the way, in an abnormal pulse signal, the pulse width may be extremely shortened, and the response speed of the switching element may not catch up. In particular, when a high withstand voltage element is used as the switching element, the response speed to the pulse signal is reduced. Therefore, the lower limit of the pulse width in the abnormal pulse signal is preferably, for example, about 2 μsec. Needless to say, when the response speed of the switching element is sufficiently fast, the lower limit of the pulse width may be 2 μsec or less.
次に、図5を用いて、実施形態に係る電源装置1が実行する処理手順について説明する。なお、以下に示す処理手順は、駆動回路11によって実行される。また、図5では、ランプ10の設置後を想定した処理手順を示す。
Next, the processing procedure executed by the power supply device 1 according to the embodiment will be described with reference to FIG. The processing procedure shown below is executed by the
図5に示すように、まず、電源装置1は、ランプ10に対する起動信号を検知したか否かを判定する(ステップS101)。ここで、起動信号は、例えば、不図示の外部スイッチなどから入力される信号であり、ユーザがランプ10を点灯させる操作を行った場合に、起動信号が駆動回路11に入力される。
As shown in FIG. 5, first, the power supply device 1 determines whether or not a start signal for the
電源装置1は、ステップS101の判定において、起動信号を検知した場合に(ステップS101,Yes)、比較器146から入力される信号に基づいて、ランプ10が無負荷状態か否かを判定する(ステップS102)。
When the power supply device 1 detects the start signal in the determination in step S101 (step S101, Yes), the power supply device 1 determines whether or not the
電源装置1は、ステップS102の判定において、ランプ10が無負荷状態でなかった場合(ステップS102,No)、基準パルス信号を出力して(ステップS103)、処理を終了する。一方、電源装置1は、ステップS102の判定において、ランプ10が無負荷状態であった場合(ステップS102,Yes)、基準パルス信号よりもデューティー比の小さい異常パルス信号を出力し(ステップS104)、処理を終了する。また、電源装置1は、ステップS101の判定において、起動信号を検知しなかった場合に(ステップS101,No)、そのまま処理を終了する。
In the determination of step S102, if the
なお、図5では、起動信号をトリガとしてステップS102以降の処理を行う場合について説明したが、これに限定されるものではない。すなわち、電源装置1は、ランプ10の点灯時において、無負荷状態を検知した場合に、異常パルス信号を出力することにしてもよい。
Note that FIG. 5 describes a case where the processing after step S102 is performed using the activation signal as a trigger, but the present invention is not limited to this. That is, the power supply device 1 may output an abnormal pulse signal when it detects a no-load state when the
上述したように、実施形態に係る電源装置1は、トランス13と、判定回路14と、駆動回路11とを具備する。トランス13は、1次巻線131に電圧源VDDが接続され、2次巻線132に容量性のランプ10(負荷の一例に対応)が接続される。判定回路14は、負荷が無負荷状態か否かを判定する。
As described above, the power supply device 1 according to the embodiment includes a
駆動回路11は、判定回路14による判定結果に応じたパルス信号を1次巻線131の両端に接続されたスイッチング回路12、具体的にはスイッチング素子121、122へ入力することで、負荷へ電圧を供給する。また、駆動回路11は、負荷が無負荷状態である場合に、負荷が無負荷状態でない場合のパルス信号である基準パルス信号よりもパルス信号のデューティー比を小さくする。したがって、実施形態に係る電源装置1によれば、スイッチング素子を適切に保護することができる。
The
ところで、上述した実施形態では、判定回路14が、カレントトランス140を用いて負荷に流れる電流を検出する場合について説明したが、これに限定されるものではない。そこで、以下では、判定回路が検出抵抗によって負荷に流れる電流を検出する場合について説明する。
By the way, in the above-described embodiment, the case where the
図6は、判定回路の一例を示す図である。図6に示すように、判定回路16は、抵抗161と、比較器162とを具備する。抵抗161は、第1スイッチング素子121および第2スイッチング素子122のソース側に流れる電流を検出するための抵抗である。
FIG. 6 is a diagram showing an example of a determination circuit. As shown in FIG. 6, the
図6に示すように、抵抗161は、一端が第1スイッチング素子121および第2スイッチング素子122のソースに接続され、他端がグランドに接続される。また、図6に示す例では、抵抗161の両端が比較器162に接続される。
As shown in FIG. 6, one end of the
比較器162は、抵抗161に流れる電流と所定の基準電流とを比較することで、ランプ10が無負荷状態か否かを判定する。具体的には、ランプ10が無負荷状態である場合、ランプ10が負荷として機能する場合に比べて、少ない電流が抵抗161に流れる。このため、比較器162は、抵抗161に流れる電流が基準電流よりも低い場合、ランプ10が無負荷状態にあると判定することになる。
The
ところで、抵抗161は、ランプ10に流れる過電流の検出に適用することができる。すなわち、判定回路16を用いて、過電流を検出することができる。図7は、電流値と負荷の状態との関係を示す模式図である。なお、図7の縦軸に示す電流値は、抵抗161に流れる電流の大きさを示す。
By the way, the
図7に示すように、電流値が下限閾値th1以下である場合、ランプ20が無負荷状態であることを示し、電流値が下限閾値th1よりも大きい上限閾値th2よりも大きい場合、ランプ10に過電流が流れていることを示す。
As shown in FIG. 7, when the current value is equal to or less than the lower limit threshold value th1, it indicates that the lamp 20 is in a no-load state, and when the current value is larger than the upper limit threshold value th2, which is larger than the lower limit threshold value th1, the
つまり、判定回路16は、電流値が上限閾値th2未満であり、かつ、下限閾値th1よりも大きい場合に、ランプ10が正常な状態にあると判定することになる。なお、下限閾値th1および上限閾値th2の具体的な値については、実験等によって適宜決定することとすればよい。
That is, the
ところで、上述した実施形態では、トランス13に1つの負荷が接続される場合について説明したが、トランス13に複数の負荷が接続されることにしてもよい。また、直列配置された複数の2次巻線132により、トランス13を構成することも可能である。
By the way, in the above-described embodiment, the case where one load is connected to the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, as well as in the scope of the invention described in the claims and the equivalent scope thereof.
1 電源装置
10 ランプ
11 駆動回路
12 スイッチング回路
13 トランス
14、16 判定回路
121 第1スイッチング素子
122 第2スイッチング素子
131,141 1次巻線
132,142 2次巻線
140 カレントトランス
143 抵抗
144 ダイオード
145 コンデンサ
146 比較器
161 抵抗
162 比較器
VDD 電圧源
1
Claims (4)
前記負荷が無負荷状態か否かを判定する判定回路と;
前記判定回路による判定結果に応じたパルス信号を前記1次巻線の両端に接続されたスイッチング回路へ入力することで、前記負荷へ電圧を供給する駆動回路と;
を具備し、
前記駆動回路は、
前記負荷が無負荷状態である場合に、前記負荷が無負荷状態でない場合の前記パルス信号である基準パルス信号よりも前記パルス信号のデューティー比を小さくする、
電源装置。 With a transformer in which a voltage source is connected to the primary winding and a capacitive load is connected to the secondary winding;
With a determination circuit that determines whether or not the load is in a no-load state;
A drive circuit that supplies voltage to the load by inputting a pulse signal according to the judgment result of the determination circuit to the switching circuit connected to both ends of the primary winding.
Equipped with
The drive circuit
When the load is in the no-load state, the duty ratio of the pulse signal is made smaller than the reference pulse signal which is the pulse signal when the load is not in the no-load state.
Power supply.
前記負荷に対する起動信号が入力された場合に、前記判定回路の判定結果に応じた前記パルス信号を出力する、
請求項1に記載の電源装置。 The drive circuit
When a start signal for the load is input, the pulse signal corresponding to the determination result of the determination circuit is output.
The power supply device according to claim 1.
前記無負荷状態である場合に、前記基準パルス信号よりもパルス周期の長い前記パルス信号を出力する、
請求項1または2に記載の電源装置。 The drive circuit
In the no-load state, the pulse signal having a longer pulse period than the reference pulse signal is output.
The power supply device according to claim 1 or 2.
前記無負荷状態である場合に、前記基準パルス信号よりもパルス幅の短い前記パルス信号を出力する、
請求項1〜3のいずれか一つに記載の電源装置。 The drive circuit
In the no-load state, the pulse signal having a pulse width shorter than that of the reference pulse signal is output.
The power supply device according to any one of claims 1 to 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019173687A JP7331582B2 (en) | 2019-09-25 | 2019-09-25 | power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019173687A JP7331582B2 (en) | 2019-09-25 | 2019-09-25 | power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021052491A true JP2021052491A (en) | 2021-04-01 |
JP7331582B2 JP7331582B2 (en) | 2023-08-23 |
Family
ID=75156479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019173687A Active JP7331582B2 (en) | 2019-09-25 | 2019-09-25 | power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7331582B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07220891A (en) * | 1994-02-04 | 1995-08-18 | Tec Corp | Discharge lamp lighting device |
JP2002203699A (en) * | 2000-12-28 | 2002-07-19 | Harison Toshiba Lighting Corp | Discharge lamp lighting device and apparatus |
JP2006013169A (en) * | 2004-06-25 | 2006-01-12 | Matsushita Electric Works Ltd | Semiconductor device |
JP2009295556A (en) * | 2008-06-09 | 2009-12-17 | Ushio Inc | Discharge lamp device |
-
2019
- 2019-09-25 JP JP2019173687A patent/JP7331582B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07220891A (en) * | 1994-02-04 | 1995-08-18 | Tec Corp | Discharge lamp lighting device |
JP2002203699A (en) * | 2000-12-28 | 2002-07-19 | Harison Toshiba Lighting Corp | Discharge lamp lighting device and apparatus |
JP2006013169A (en) * | 2004-06-25 | 2006-01-12 | Matsushita Electric Works Ltd | Semiconductor device |
JP2009295556A (en) * | 2008-06-09 | 2009-12-17 | Ushio Inc | Discharge lamp device |
Also Published As
Publication number | Publication date |
---|---|
JP7331582B2 (en) | 2023-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10014789B2 (en) | Resonant converter and driving method thereof | |
US8031496B2 (en) | Driving circuit for power switching device, driving method thereof, and switching power supply apparatus | |
KR20140116338A (en) | Switch control circuit, power supply device comprising the same, and driving method of the power supply device | |
WO2018042937A1 (en) | Switching power supply device and semiconductor device | |
US20080225559A1 (en) | Switching-mode power supply | |
US20150229220A1 (en) | Switch control circuit and resonant converter including the same | |
US20140169050A1 (en) | Blanking control circuit for controlling synchronous rectifier and method of controlling synchronous rectifier using the circuit | |
WO2016013130A1 (en) | Dc-dc converter | |
JP4617231B2 (en) | Lamp drive device | |
WO2016132930A1 (en) | Semiconductor device for power supply control | |
JP2008109776A (en) | Dc/dc converter | |
JP6053235B2 (en) | Power supply | |
US9729072B2 (en) | Resonant converter and driving method thereof | |
JP2008072840A (en) | Power supply circuit | |
JP4720514B2 (en) | Current detection method in resonant converter | |
JP6239024B2 (en) | Power converter | |
JP6503964B2 (en) | Switching power supply control device | |
JP7331582B2 (en) | power supply | |
JP4796133B2 (en) | Power supply | |
WO2022176268A1 (en) | Gate drive circuit, gate drive device, high-frequency power supply device and system | |
JP2011062041A (en) | Switching control circuit and switching power supply circuit | |
JP7179657B2 (en) | Power supply circuit and control method for power supply circuit | |
JP6344086B2 (en) | Control device | |
JP2020108270A (en) | Power supply device | |
JP2017143703A (en) | DC-DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230724 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7331582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |