JP2021048505A - 情報処理装置、情報処理方法、及びプログラム - Google Patents
情報処理装置、情報処理方法、及びプログラム Download PDFInfo
- Publication number
- JP2021048505A JP2021048505A JP2019170157A JP2019170157A JP2021048505A JP 2021048505 A JP2021048505 A JP 2021048505A JP 2019170157 A JP2019170157 A JP 2019170157A JP 2019170157 A JP2019170157 A JP 2019170157A JP 2021048505 A JP2021048505 A JP 2021048505A
- Authority
- JP
- Japan
- Prior art keywords
- link
- plane core
- network
- unit
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 19
- 238000003672 processing method Methods 0.000 title claims description 4
- 230000008859 change Effects 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 48
- 230000008569 process Effects 0.000 claims description 47
- 230000004044 response Effects 0.000 claims description 18
- 238000012544 monitoring process Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 abstract description 9
- 238000012545 processing Methods 0.000 description 82
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 9
- 230000004083 survival effect Effects 0.000 description 7
- 230000002776 aggregation Effects 0.000 description 6
- 238000004220 aggregation Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 238000012508 change request Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
【課題】 制御プレーンコアで複数のネットワークカードが制御される環境下において、ネットワークカードの状態変化を高速化する情報処理装置を提供する。【解決手段】 情報処理装置は、複数のネットワークカードと、前記ネットワークカードを介して、通信を行うデータプレーンコアと、前記ネットワークカード及び前記データプレーンコアを制御する制御プレーンコアとを有し、前記制御プレーンコアは、いずれかの前記ネットワークカードに対して、状態変化の指示を行った後であって、状態変化を指示された前記ネットワークカードが状態変化を完了させる前に、他の前記ネットワークカードに対して、状態変化の指示を行う。【選択図】図１１
Description
本発明は、情報処理装置、情報処理方法、及びプログラムに関する。
例えば、特許文献１には、ループ処理として、複数種類の定型処理を順次繰り返し実施するループ処理部と、既定の条件に合致した場合に、ループ処理部によるループ処理を停止させるループ制御部と、ループ制御部によりループ処理が停止されている場合に、いずれかの定型処理に割り当てられたリソースを解放する解放処理を実施する解放処理部とを有する情報処理装置が開示されている。
また、特許文献２には、ネットワーク入力/出力(NW I/O)デバイス又はネットワークインターフェイスカード(NIC)のための受信キューをモニタリングして、データプレーン展開キット(DPDK)ポーリングスレッドの活動レベルを決定する装置が開示されている。
また、特許文献３には、論理インタフェースをＤＰＤＫで制御する方法が開示されている。
また、特許文献２には、ネットワーク入力/出力(NW I/O)デバイス又はネットワークインターフェイスカード(NIC)のための受信キューをモニタリングして、データプレーン展開キット(DPDK)ポーリングスレッドの活動レベルを決定する装置が開示されている。
また、特許文献３には、論理インタフェースをＤＰＤＫで制御する方法が開示されている。
制御プレーンコアで複数のネットワークカードが制御される環境下において、ネットワークカードの状態変化を高速化する情報処理装置を提供することを目的とする。
本発明に係る情報処理装置は、複数のネットワークカードと、前記ネットワークカードを介して、通信を行うデータプレーンコアと、前記ネットワークカード及び前記データプレーンコアを制御する制御プレーンコアとを有し、前記制御プレーンコアは、いずれかの前記ネットワークカードに対して、状態変化の指示を行った後であって、状態変化を指示された前記ネットワークカードが状態変化を完了させる前に、他の前記ネットワークカードに対して、状態変化の指示を行う。
好適には、前記状態変化は、リンクアップ又はリンクダウンであり、前記制御プレーンコアは、いずれかの前記ネットワークカードに対して、リンクアップ又はリンクダウンの指示を行った後であって、リンクアップ又はリンクダウンを指示された前記ネットワークカードがリンクアップ又はリンクダウンを完了させる前に、他の前記ネットワークカードに対して、リンクアップ又はリンクダウンの指示を行う。
好適には、前記制御プレーンコアは、いずれかの前記ネットワークカードに対して、リンクアップ又はリンクダウンの指示を行った後、このネットワークカードにおけるリンクアップ又はリンクダウンの完了を監視する監視スレッドを起動させて、他の前記ネットワークカードに対する指示に移行する。
好適には、前記制御プレーンコアは、単一のコアであり、複数の前記ネットワークカードに対して、順にリンクアップ又はリンクダウンを指示する。
好適には、前記制御プレーンコアは、単一のコアであり、複数の前記ネットワークカードに対して、順にリンクアップ又はリンクダウンを指示する。
好適には、前記制御プレーンコアは、上位制御部、中位制御部及び下位制御部を含み、前記中位制御部は、前記上位制御部からの指示に応じて、リンクアップ又はリンクダウンを前記下位制御部に指示して、監視スレッドを起動し、前記上位制御部に対して、リンクアップ又はリンクダウンの完了を通知する。
好適には、前記上位制御部から他の処理を指示された場合に、前記中位制御部又は前記下位制御部は、全てのネットワークカードのリンクアップが完了するまで、上位からの指示を保留する待合せ処理を実行する。
また、本発明に係る情報処理方法は、複数のネットワークカードと、前記ネットワークカードを介して、通信を行うデータプレーンコアと、前記ネットワークカード及び前記データプレーンコアを制御する制御プレーンコアとを有する情報処理装置において、前記制御プレーンコアが、いずれかの前記ネットワークカードに対して、状態変化の指示を行うステップと、状態変化を指示された前記ネットワークカードが状態変化を完了させる前に、他の前記ネットワークカードに対して、状態変化の指示を行うステップとを有する。
また、本発明に係るプログラムは、複数のネットワークカードと、前記ネットワークカードを介して、通信を行うデータプレーンコアと、前記ネットワークカード及び前記データプレーンコアを制御する制御プレーンコアとを有するコンピュータにおいて、前記制御プレーンコアが、いずれかの前記ネットワークカードに対して、状態変化の指示を行うステップと、状態変化を指示された前記ネットワークカードが状態変化を完了させる前に、他の前記ネットワークカードに対して、状態変化の指示を行うステップとを前記コンピュータに実行させる。
制御プレーンコアで複数のネットワークカードが制御される環境下において、ネットワークカードの状態変化を高速化できる。
以下、本発明の実施形態を、図面を参照して説明する。
図１は、ネットワーク装置１０を含むネットワーク通信システム１のハードウェア構成を例示する図である。
図１に例示するように、ネットワーク通信システム１は、複数のネットワーク装置１０と、これを接続するネットワークスイッチ２０とを含む。
ネットワーク装置１０は、ネットワークに接続して使用されるネットワーク機器である。ネットワーク装置１０は、本発明に係る情報処理装置の一例である。本例のネットワーク装置は、ＬＡＮケーブル及びネットワークスイッチ２０を介してＬＡＮ（Local Area Network）に接続しており、帯域制御機能及びファイアウォール機能などを有すると共に、他のネットワーク装置１０と二重化して冗長構成によって耐障害性を高めている。具体的には、稼働中のネットワーク装置１０Ａ（Ａｃｔｉｖｅ）と、待機中のネットワーク装置１０Ｂ（Ｓｔａｎｄｂｙ）との間で生存監視パケットが送受信され、既定時間生存監視パケットが送受信されない場合に、待機中のネットワーク装置１０Ｂが稼働状態となり、役割を引き継ぐ。
図１は、ネットワーク装置１０を含むネットワーク通信システム１のハードウェア構成を例示する図である。
図１に例示するように、ネットワーク通信システム１は、複数のネットワーク装置１０と、これを接続するネットワークスイッチ２０とを含む。
ネットワーク装置１０は、ネットワークに接続して使用されるネットワーク機器である。ネットワーク装置１０は、本発明に係る情報処理装置の一例である。本例のネットワーク装置は、ＬＡＮケーブル及びネットワークスイッチ２０を介してＬＡＮ（Local Area Network）に接続しており、帯域制御機能及びファイアウォール機能などを有すると共に、他のネットワーク装置１０と二重化して冗長構成によって耐障害性を高めている。具体的には、稼働中のネットワーク装置１０Ａ（Ａｃｔｉｖｅ）と、待機中のネットワーク装置１０Ｂ（Ｓｔａｎｄｂｙ）との間で生存監視パケットが送受信され、既定時間生存監視パケットが送受信されない場合に、待機中のネットワーク装置１０Ｂが稼働状態となり、役割を引き継ぐ。
例えば、本例のネットワーク通信システム１では、２台のネットワーク装置１０の間で、１秒間隔で生存監視パケットが送信され、生存監視パケットの送信が３秒以上滞ると、二重化監視でエラー検出となり、Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙのネットワーク装置１０の切り替えが発生するように設定されている。
また、図２に例示するように、本例のネットワーク装置１０は、複数の物理ＬＡＮインタフェースをグループ化し、一つの論理的なインタフェースとして扱う（リンクアグリゲーション機能）。これにより、回線の帯域幅の拡大と回線の冗長化を同時に実現できる。本例では、リンクアグリゲーションでグループ化できる物理ＬＡＮインタフェース数は、１〜８個であり、本図では、８個の物理ＬＡＮインタフェースをグループ化し、リンクアグリゲーションを行った場合を具体例として説明する。
図３は、ネットワーク装置１０のハードウェア構成を例示する図である。
図３に例示するように、ネットワーク装置１０は、ＣＰＵ１００、メモリ１０２、複数のスロット１０４、及びサウスブリッジ１０６を有する。
ＣＰＵ１００は、中央処理装置である。本例のＣＰＵ１００は、複数のコアからなるマルチコアプロセッサである。
メモリ１０２は、例えば、半導体メモリであり、ＣＰＵ１００に接続され、主記憶装置として機能する。
スロット１０４は、拡張スロットであり、ＬＡＮカード１２０が挿入される。本例では、複数のスロット１０４それぞれに、ＬＡＮカード１２０が挿入されており、本例のＬＡＮカード１２０には、ＰＣＩスイッチを介して複数のインタフェース（＃０〜＃３）が設けられている。ここで、ＬＡＮカードとは、広義のネットワークカードを意味し、イーサネット（登録商標）に対する狭義のＬＡＮカードだけではなく、ファイバーチャネルカードなどのネットワークカードやネットワークアダプタなどを含む概念である。
サウスブリッジ１０６は、例えば、ＳＡＴＡバスなどを接続するＩＣチップである。
本例のネットワーク装置１０は、上記ハードウェア構成にデータプレーン開発キット（Ｄａｔａ Ｐｌａｎｅ Ｄｅｖｅｌｏｐｍｅｎｔ Ｋｉｔ）を採用して、パケット処理の高速化を実現している。
図３に例示するように、ネットワーク装置１０は、ＣＰＵ１００、メモリ１０２、複数のスロット１０４、及びサウスブリッジ１０６を有する。
ＣＰＵ１００は、中央処理装置である。本例のＣＰＵ１００は、複数のコアからなるマルチコアプロセッサである。
メモリ１０２は、例えば、半導体メモリであり、ＣＰＵ１００に接続され、主記憶装置として機能する。
スロット１０４は、拡張スロットであり、ＬＡＮカード１２０が挿入される。本例では、複数のスロット１０４それぞれに、ＬＡＮカード１２０が挿入されており、本例のＬＡＮカード１２０には、ＰＣＩスイッチを介して複数のインタフェース（＃０〜＃３）が設けられている。ここで、ＬＡＮカードとは、広義のネットワークカードを意味し、イーサネット（登録商標）に対する狭義のＬＡＮカードだけではなく、ファイバーチャネルカードなどのネットワークカードやネットワークアダプタなどを含む概念である。
サウスブリッジ１０６は、例えば、ＳＡＴＡバスなどを接続するＩＣチップである。
本例のネットワーク装置１０は、上記ハードウェア構成にデータプレーン開発キット（Ｄａｔａ Ｐｌａｎｅ Ｄｅｖｅｌｏｐｍｅｎｔ Ｋｉｔ）を採用して、パケット処理の高速化を実現している。
ここで、オープンソースソフトウェアであるデータプレーン開発キットでは、送信処理が複数コア（複数のデータプレーンコア）に跨っている。すなわち、データプレーン開発キットで採用されているＬＡＮドライバ（ＰＭＤ：Polling Mode Driver）では、制御プレーンコアとデータプレーンコアという二つの機能に分離されている。制御プレーンコアでは、主にＬＡＮカードに対する制御を行い、データプレーンコアでは、パケット送受信処理を行うという特殊なＣＰＵコアの使い方となっている。さらに、パケットを高速に処理するためにデータプレーンコアが複数存在し、一つのＬＡＮカード上のインタフェースに対して、コア毎に送受信キューを用意している。この、各コアに割り当てられた送受信キューを常時ポーリングすることで、高速なパケット処理を実現している。
そのため、ＬＡＮカードの状態変化（例えば、リンクアップやリンクダウン）は、制御プレーンコアが単一コアで担うことになる。
そのため、ＬＡＮカードの状態変化（例えば、リンクアップやリンクダウン）は、制御プレーンコアが単一コアで担うことになる。
例えば、リンクダウンを行うとき、ＤＰＤＫの実装上、制御プレーンコア（単一のコア）で、シーケンシャルに、８個の物理ＬＡＮインタフェースをリンクダウンする。このリンクダウン処理は、ハードウェア（ＬＡＮカード）に対してリンクダウン要求を出すが、ハードウェア内部でリンクダウンに遷移するまでの時間が多くを占める。ハードウェアとＬＡＮカードの相性によっては、１００ミリ秒オーダーかかるものが存在する。ワーストで約７３０ミリ秒程度の時間がかかるＬＡＮカードが存在しており、このＬＡＮカードの場合にオフライン機能を実行すると、最後の物理ＬＡＮインタフェースがリンクダウンするまでに、５．８秒かかり、使用ユーザに違和感を与えることに繋がる。
同様に、リンクアップを行うとき、ＤＰＤＫの実装上、制御プレーンコア（単一のコア）で、シーケンシャルに、８個の物理ＬＡＮインタフェースをリンクアップする。このリンクアップ処理も、ハードウェア（ＬＡＮカード）に対してリンクアップ要求を出すが、ハードウェア内部でリンクアップに遷移するまでの時間が多くを占める。こちらも、ハードウェアとＬＡＮカードの相性によっては、１００ミリ秒オーダーかかるものが存在し、10Gbps SFP+カード（Intel 82599コントローラ搭載）で実測したところ、約１８０ミリ秒〜７３０ミリ秒程度の時間がかかることが判明している。このＬＡＮカードの場合にオンライン機能を実行すると、最後の物理ＬＡＮインタフェースがリンクアップするまでに、ワーストケースで５．６秒かかる。このとき、ネットワーク装置１０の二重化管理コンポーネントでは、制御プレーンコア上の他の処理をロックして処理完了を待つ。このロック期間中には、二重化状態の生存監視機構も動作不可となる。結果、ネットワーク装置１０に異常がある訳でもないのに、冗長装置に対する生存監視機能が動作できなくなり、ACTIVE側のネットワーク装置１０からの生存を伝えることができず、両方のネットワーク装置１０がACTIVEに切り替わってしまう。
また、ネットワーク装置１０が接続しているスイッチ等が停電した場合に、シーケンシャルに８個の物理ＬＡＮインタフェースをリンクダウンしていくと、ワーストケースで５．１秒かかる。リンクアップしている物理インタフェース数が閾値（channel-minimum）を下回ったら、異常検出としてネットワーク装置１０を切り替える設定にしていたとすると、仮にchennel-minimum=1に設定していた場合、対向スイッチの停電から異常検出までに（ワーストで５．１秒間）、二重化装置の切り替えができず、装置外部への通信が正常に行えないことで、様々な通信機能に影響することが懸念される。
同様に、リンクアップを行うとき、ＤＰＤＫの実装上、制御プレーンコア（単一のコア）で、シーケンシャルに、８個の物理ＬＡＮインタフェースをリンクアップする。このリンクアップ処理も、ハードウェア（ＬＡＮカード）に対してリンクアップ要求を出すが、ハードウェア内部でリンクアップに遷移するまでの時間が多くを占める。こちらも、ハードウェアとＬＡＮカードの相性によっては、１００ミリ秒オーダーかかるものが存在し、10Gbps SFP+カード（Intel 82599コントローラ搭載）で実測したところ、約１８０ミリ秒〜７３０ミリ秒程度の時間がかかることが判明している。このＬＡＮカードの場合にオンライン機能を実行すると、最後の物理ＬＡＮインタフェースがリンクアップするまでに、ワーストケースで５．６秒かかる。このとき、ネットワーク装置１０の二重化管理コンポーネントでは、制御プレーンコア上の他の処理をロックして処理完了を待つ。このロック期間中には、二重化状態の生存監視機構も動作不可となる。結果、ネットワーク装置１０に異常がある訳でもないのに、冗長装置に対する生存監視機能が動作できなくなり、ACTIVE側のネットワーク装置１０からの生存を伝えることができず、両方のネットワーク装置１０がACTIVEに切り替わってしまう。
また、ネットワーク装置１０が接続しているスイッチ等が停電した場合に、シーケンシャルに８個の物理ＬＡＮインタフェースをリンクダウンしていくと、ワーストケースで５．１秒かかる。リンクアップしている物理インタフェース数が閾値（channel-minimum）を下回ったら、異常検出としてネットワーク装置１０を切り替える設定にしていたとすると、仮にchennel-minimum=1に設定していた場合、対向スイッチの停電から異常検出までに（ワーストで５．１秒間）、二重化装置の切り替えができず、装置外部への通信が正常に行えないことで、様々な通信機能に影響することが懸念される。
そこで、ＬＡＮカードでは、インタフェース毎に内部資源が分離している（並列動作可能）という特徴に着目し、本例のネットワーク装置１０では、ＤＰＤＫのリンクダウン処理のシーケンシャル部分を改造して、ハードウェアに状態変化処理（リンクアップ又はリンクダウン）を依頼したタイミングで、完了を待たずに、次の物理ＬＡＮインタフェースへ状態変化の依頼を次々実施するように対応する。また、ハードウェアの処理完了待ちは、インタフェース単位で別スレッドとして起動して、順次処理する。これにより、ソフト処理は単一コアでシーケンシャルに実施することは変わらないが、時間がかかっているハードウェア処理を並列実行できるため、大幅に時間短縮を図ることが可能となる。
特に、リンクアップ処理において、ＤＰＤＫの実装は、ＬＡＮドライバ共通層とＬＡＮドライバハードウェア固有層に分離している。この２つの層にまたがっており、リンクアップが完了した後、インタフェースがスタート状態であることをＤＰＤＫ内に示すdev_startedフラグをＬＡＮドライバ共通層で操作する。ＬＡＮドライバ共通層のＡＰＩには、dev_startedがセットされた後に、上位層からの要求をＬＡＮドライバハードウェア固有層に依頼できる状態になるものがいくつか存在する。一方、ＬＡＮインタフェースがリンクアップしたことを検出できるのは、ＬＡＮドライバハードウェア固有層である。そのため、リンクアップをＬＡＮドライバハードウェア固有層で検出した後に、ＬＡＮドライバ共通層へ情報を伝えるために、以下の対応を実施した。
・ハードウェア処理完了待ちのため、ＬＡＮドライバ共通層とＬＡＮドライバハードウェア固有層で、完了待ちのスレッドを起動する。
（上位層に対しては、表向き完了しているように応答する）
・ハードウェア層でリンクアップ完了を確認したら、内部フラグinternal_start_flagをCOMPにセットする。
・ＬＡＮドライバ共通層の完了待ちスレッドは、internal_start_flagを定期監視する。
・ＬＡＮドライバ共通層でinternal_start_flagがCOMPになったことを検出したら、dev_startedをセットする。
・上位層に対しては、表向き完了しているように応答しているため、インタフェースに対してなんらかの要求がある可能性がある（例：MTU変更など）。その場合は、dev_startedを確認する前に、internal_start_flagがCOMPになるまで待ち合わせる。
すなわち、単一コアで複数のスレッドを起動して協調動作させながら、ハードウェア内部で並列にリンクアップを実現している挙動が新しい点である。
特に、リンクアップ処理において、ＤＰＤＫの実装は、ＬＡＮドライバ共通層とＬＡＮドライバハードウェア固有層に分離している。この２つの層にまたがっており、リンクアップが完了した後、インタフェースがスタート状態であることをＤＰＤＫ内に示すdev_startedフラグをＬＡＮドライバ共通層で操作する。ＬＡＮドライバ共通層のＡＰＩには、dev_startedがセットされた後に、上位層からの要求をＬＡＮドライバハードウェア固有層に依頼できる状態になるものがいくつか存在する。一方、ＬＡＮインタフェースがリンクアップしたことを検出できるのは、ＬＡＮドライバハードウェア固有層である。そのため、リンクアップをＬＡＮドライバハードウェア固有層で検出した後に、ＬＡＮドライバ共通層へ情報を伝えるために、以下の対応を実施した。
・ハードウェア処理完了待ちのため、ＬＡＮドライバ共通層とＬＡＮドライバハードウェア固有層で、完了待ちのスレッドを起動する。
（上位層に対しては、表向き完了しているように応答する）
・ハードウェア層でリンクアップ完了を確認したら、内部フラグinternal_start_flagをCOMPにセットする。
・ＬＡＮドライバ共通層の完了待ちスレッドは、internal_start_flagを定期監視する。
・ＬＡＮドライバ共通層でinternal_start_flagがCOMPになったことを検出したら、dev_startedをセットする。
・上位層に対しては、表向き完了しているように応答しているため、インタフェースに対してなんらかの要求がある可能性がある（例：MTU変更など）。その場合は、dev_startedを確認する前に、internal_start_flagがCOMPになるまで待ち合わせる。
すなわち、単一コアで複数のスレッドを起動して協調動作させながら、ハードウェア内部で並列にリンクアップを実現している挙動が新しい点である。
図４は、ネットワーク装置１０の機能ブロックを例示する図である。
図４に例示するように、ネットワーク装置１０は、ＬＡＮドライバの機能ブロックとして、制御プレーンコア処理部３００と、データプレーンコア処理部４００とを有する。ここで、制御プレーンコアと制御プレーンコア処理部は実質的に同じものであるが、ハードウェアに着目した場合には「制御プレーンコア」と呼び、機能又はソフトウェアに着目した場合には「制御プレーンコア処理部」と呼ぶ。データプレーンコアとデータプレーンコア処理部の関係も同様である。
制御プレーンコア処理部３００は、ＬＡＮカード１２０などの制御処理を行う。本例の制御プレーンコア処理部３００は、上位エンジン処理部３２０、ＬＡＮドライバ共通部３４０、及びＬＡＮドライバハードウェア固有部３６０を有する。ＬＡＮドライバ共通部３４０は、例えば、ＤＰＤＫのバイナリファイル名「libethdev.so」であり、ＬＡＮドライバハードウェア固有部３６０は、ＤＰＤＫのバイナリファイル名「librte_pmd_e1000.so」（1Gbps）又は「librte_pmd_ixgbe.so」（10Gbps）である。上位エンジン処理部３２０は、上位層からの指示に応じて、制御に必要なデータを、ＬＡＮドライバ共通部３４０及びＬＡＮドライバハードウェア固有部３６０を介して、ＬＡＮカード１２０に出力する。なお、上位エンジン処理部３２０、ＬＡＮドライバ共通部３４０、及びＬＡＮドライバハードウェア固有部３６０は、それぞれ、本発明に係る上位制御部、中位制御部、及び下位制御部の一例である。
図４に例示するように、ネットワーク装置１０は、ＬＡＮドライバの機能ブロックとして、制御プレーンコア処理部３００と、データプレーンコア処理部４００とを有する。ここで、制御プレーンコアと制御プレーンコア処理部は実質的に同じものであるが、ハードウェアに着目した場合には「制御プレーンコア」と呼び、機能又はソフトウェアに着目した場合には「制御プレーンコア処理部」と呼ぶ。データプレーンコアとデータプレーンコア処理部の関係も同様である。
制御プレーンコア処理部３００は、ＬＡＮカード１２０などの制御処理を行う。本例の制御プレーンコア処理部３００は、上位エンジン処理部３２０、ＬＡＮドライバ共通部３４０、及びＬＡＮドライバハードウェア固有部３６０を有する。ＬＡＮドライバ共通部３４０は、例えば、ＤＰＤＫのバイナリファイル名「libethdev.so」であり、ＬＡＮドライバハードウェア固有部３６０は、ＤＰＤＫのバイナリファイル名「librte_pmd_e1000.so」（1Gbps）又は「librte_pmd_ixgbe.so」（10Gbps）である。上位エンジン処理部３２０は、上位層からの指示に応じて、制御に必要なデータを、ＬＡＮドライバ共通部３４０及びＬＡＮドライバハードウェア固有部３６０を介して、ＬＡＮカード１２０に出力する。なお、上位エンジン処理部３２０、ＬＡＮドライバ共通部３４０、及びＬＡＮドライバハードウェア固有部３６０は、それぞれ、本発明に係る上位制御部、中位制御部、及び下位制御部の一例である。
データプレーンコア処理部４００は、パケット処理を行う。本例のデータプレーンコア処理部４００は、上位エンジン処理部４２０、ＬＡＮドライバ共通部４４０、及びＬＡＮドライバハードウェア固有部４６０を有する。上位エンジン処理部４２０は、ファイアウォールなどの処理を実行する。
ＬＡＮドライバ共通部４４０は、上位エンジン処理部４２０からの指示に応じて、送受信するパケットに対してＬＡＮカード共通の処理を施す。
ＬＡＮドライバハードウェア固有部４６０は、ＬＡＮカード１２０に直接アクセスして、ＬＡＮドライバ共通部４４０から指示されたパケットの送受信を行う。すなわち、受信パケットは、ＬＡＮドライバハードウェア固有部４６０でＬＡＮカード１２０から受け取り、ＬＡＮドライバ共通部４４０を通過して、上位エンジン処理部４２０でファイアウォール機能などの固有機能を適用する。送信パケットは、上位エンジン処理部４２０からＬＡＮドライバ共通部４４０を通過して、ＬＡＮドライバハードウェア固有部４６０からＬＡＮカード１２０に受け渡される。
ＬＡＮドライバ共通部４４０は、上位エンジン処理部４２０からの指示に応じて、送受信するパケットに対してＬＡＮカード共通の処理を施す。
ＬＡＮドライバハードウェア固有部４６０は、ＬＡＮカード１２０に直接アクセスして、ＬＡＮドライバ共通部４４０から指示されたパケットの送受信を行う。すなわち、受信パケットは、ＬＡＮドライバハードウェア固有部４６０でＬＡＮカード１２０から受け取り、ＬＡＮドライバ共通部４４０を通過して、上位エンジン処理部４２０でファイアウォール機能などの固有機能を適用する。送信パケットは、上位エンジン処理部４２０からＬＡＮドライバ共通部４４０を通過して、ＬＡＮドライバハードウェア固有部４６０からＬＡＮカード１２０に受け渡される。
図５（Ａ）は、図４の上位エンジン処理部３２０（制御プレーンコア処理部）のより詳細な機能構成を例示し、図５（Ｂ）は、図４のＬＡＮドライバ共通部３４０のより詳細な機能構成を例示し、図５（Ｃ）は、図４のＬＡＮドライバハードウェア固有部３６０のより詳細な機能構成を例示する図である。なお、本図の各構成は、全て制御プレーンコア内に閉じて動作する。
図５（Ａ）に例示するように、制御プレーンコア処理部３００に設けられた上位エンジン処理部３２０は、リンクアップ要求部３２２、リンクダウン要求部３２４、及びハードウェア設定部３２６を有する。
リンクアップ要求部３２２は、ＬＡＮドライバ共通部３４０に、全インタフェースに対するリンクアップを順に要求する。
リンクダウン要求部３２４は、ＬＡＮドライバ共通部３４０に、全インタフェースに対するリンクダウンを順に要求する。
ハードウェア設定部３２６は、ＬＡＮドライバ共通部３４０を介して、ＬＡＮカード１２０の設定を変更する。
図５（Ａ）に例示するように、制御プレーンコア処理部３００に設けられた上位エンジン処理部３２０は、リンクアップ要求部３２２、リンクダウン要求部３２４、及びハードウェア設定部３２６を有する。
リンクアップ要求部３２２は、ＬＡＮドライバ共通部３４０に、全インタフェースに対するリンクアップを順に要求する。
リンクダウン要求部３２４は、ＬＡＮドライバ共通部３４０に、全インタフェースに対するリンクダウンを順に要求する。
ハードウェア設定部３２６は、ＬＡＮドライバ共通部３４０を介して、ＬＡＮカード１２０の設定を変更する。
図５（Ｂ）に例示するように、制御プレーンコア処理部３００に設けられたＬＡＮドライバ共通部３４０は、リンクアップ受付部３４２、リンクアップ完了待ちスレッド３４４、リンクダウン要求部３４６、及び待合せ処理部３４８を有する。
リンクアップ受付部３４２は、リンクアップ要求部３２２からのリンクアップ要求を受け付けると、ＬＡＮドライバハードウェア固有部３６０のリンクアップ受付部３６２に対して、リンクアップを要求し、その後、リンクアップ完了待ちスレッド３４４の起動を仕掛けて、上位エンジン処理部３２０のリンクアップ要求部３２２に対して、リンクアップ完了を疑似的に応答する。
リンクアップ完了待ちスレッド３４４は、リンクアップ受付部３４２の指示に応じて起動するスレッドであり、ＬＡＮカード１２０におけるリンクアップ完了を定期監視する。より具体的には、リンクアップ完了待ちスレッド３４４は、internal_start_flagを定期監視し、定期監視中に、COMPを検出した時点で、dev_startedを１にセットして、ＤＰＤＫ内部にリンクアップ完了を表明する。
リンクアップ受付部３４２は、リンクアップ要求部３２２からのリンクアップ要求を受け付けると、ＬＡＮドライバハードウェア固有部３６０のリンクアップ受付部３６２に対して、リンクアップを要求し、その後、リンクアップ完了待ちスレッド３４４の起動を仕掛けて、上位エンジン処理部３２０のリンクアップ要求部３２２に対して、リンクアップ完了を疑似的に応答する。
リンクアップ完了待ちスレッド３４４は、リンクアップ受付部３４２の指示に応じて起動するスレッドであり、ＬＡＮカード１２０におけるリンクアップ完了を定期監視する。より具体的には、リンクアップ完了待ちスレッド３４４は、internal_start_flagを定期監視し、定期監視中に、COMPを検出した時点で、dev_startedを１にセットして、ＤＰＤＫ内部にリンクアップ完了を表明する。
リンクダウン要求部３４６は、上位エンジン処理部３２０のリンクダウン要求部３２４からリンクダウン要求を受け付けると、ＬＡＮドライバハードウェア固有部３６０のリンクダウン受付部３６６に対して、リンクダウンを要求する。
待合せ処理部３４８は、リンクアップ受付部３４２が上位エンジン処理部３２０に対してリンクアップ完了を疑似的に応答した後、リンクアップ完了待ちスレッド３４４がリンクアップ完了を表明するまでの間、ハードウェア設定部３２６からの設定変更要求を保留する。設定変更は、例えば、リンクスピードの変更、通信方式（全二重／半二重）の変更、送受信キュー設定の変更、送信タイムアウト監視の停止、フロー制御設定の取得、ＭＤＩ／ＭＤＩ−Ｘモードの取得又は設定、及び、ＭＴＵ設定の変更などである。
待合せ処理部３４８は、リンクアップ受付部３４２が上位エンジン処理部３２０に対してリンクアップ完了を疑似的に応答した後、リンクアップ完了待ちスレッド３４４がリンクアップ完了を表明するまでの間、ハードウェア設定部３２６からの設定変更要求を保留する。設定変更は、例えば、リンクスピードの変更、通信方式（全二重／半二重）の変更、送受信キュー設定の変更、送信タイムアウト監視の停止、フロー制御設定の取得、ＭＤＩ／ＭＤＩ−Ｘモードの取得又は設定、及び、ＭＴＵ設定の変更などである。
図５（Ｃ）に例示するように、制御プレーンコア処理部３００に設けられたＬＡＮドライバハードウェア固有部３６０は、リンクアップ受付部３６２、リンクアップ実行スレッド３６４、リンクダウン受付部３６６、及びリンクダウン実行スレッド３６８を有する。
リンクアップ受付部３６２は、ＬＡＮドライバ共通部３４０のリンクアップ受付部３４２からリンクアップ要求を受け付けると、リンクアップ実行スレッド３６４の起動を仕掛けて、ＬＡＮドライバ共通部３４０に対して、リンクアップ完了を疑似的に応答する。
リンクアップ実行スレッド３６４は、リンクアップ受付部３６２の指示に応じて起動するスレッドであり、ＬＡＮカード１２０のリンクアップ処理を実行する。
リンクアップ受付部３６２は、ＬＡＮドライバ共通部３４０のリンクアップ受付部３４２からリンクアップ要求を受け付けると、リンクアップ実行スレッド３６４の起動を仕掛けて、ＬＡＮドライバ共通部３４０に対して、リンクアップ完了を疑似的に応答する。
リンクアップ実行スレッド３６４は、リンクアップ受付部３６２の指示に応じて起動するスレッドであり、ＬＡＮカード１２０のリンクアップ処理を実行する。
リンクダウン受付部３６６は、ＬＡＮドライバ共通部３４０のリンクダウン要求部３４６からリンクダウン要求を受け付けると、リンクダウン実行スレッド３６８の起動を仕掛けて、ＬＡＮドライバ共通部３４０に対して、リンクダウン完了を疑似的に応答する。
リンクダウン実行スレッド３６８は、リンクダウン受付部３６６の指示に応じて起動するスレッドであり、ＬＡＮカード１２０のリンクダウン処理を実行する。
リンクダウン実行スレッド３６８は、リンクダウン受付部３６６の指示に応じて起動するスレッドであり、ＬＡＮカード１２０のリンクダウン処理を実行する。
次に、本発明が適用された実施例のシーケンスと、本発明が適用されていない比較例のシーケンスを比較して説明する。
図６は、比較例におけるリンクアップ処理（Ｓ１０）を説明するシーケンス図である。
図６に例示するように、ステップ１００（Ｓ１００）において、上位エンジン処理部３２０が、一つ目のインタフェースについて、リンクアップ要求を行い、ロックが開始される。
ステップ１０２（Ｓ１０２）において、ＬＡＮドライバ共通部３４０は、上位エンジン処理部３２０からのリンクアップ要求に応じて、ＬＡＮドライバハードウェア固有部３６０にリンクアップを要求する。
ステップ１０４（Ｓ１０４）において、ＬＡＮドライバハードウェア固有部３６０は、ＬＡＮドライバ共通部３４０からのリンクアップ要求に応じて、１つ目のインタフェースについてＬＡＮカード１２０にリンクアップを指示する。
ステップ１０６（Ｓ１０６）において、ＬＡＮカード１２０は、１つ目のインタフェースについてリンクアップを開始する。
ステップ１０８（Ｓ１０８）において、ＬＡＮカード１２０は、１つ目のインタフェースについてリンクアップが完了すると、リンクアップ完了をＬＡＮドライバハードウェア固有部３６０に応答する。
ステップ１１０（Ｓ１１０）において、ＬＡＮドライバハードウェア固有部３６０は、リンクアップ完了をＬＡＮドライバ共通部３４０に応答する。
ステップ１１２（Ｓ１１２）において、ＬＡＮドライバ共通部３４０は、dev_startedを１にセットして、１つ目のインタフェースについてリンクアップ完了を表明する。
ステップ１１４（Ｓ１１４）において、上位エンジン処理部３２０は、１つ目のインタフェースについてリンクダウン完了を検知する。
図６は、比較例におけるリンクアップ処理（Ｓ１０）を説明するシーケンス図である。
図６に例示するように、ステップ１００（Ｓ１００）において、上位エンジン処理部３２０が、一つ目のインタフェースについて、リンクアップ要求を行い、ロックが開始される。
ステップ１０２（Ｓ１０２）において、ＬＡＮドライバ共通部３４０は、上位エンジン処理部３２０からのリンクアップ要求に応じて、ＬＡＮドライバハードウェア固有部３６０にリンクアップを要求する。
ステップ１０４（Ｓ１０４）において、ＬＡＮドライバハードウェア固有部３６０は、ＬＡＮドライバ共通部３４０からのリンクアップ要求に応じて、１つ目のインタフェースについてＬＡＮカード１２０にリンクアップを指示する。
ステップ１０６（Ｓ１０６）において、ＬＡＮカード１２０は、１つ目のインタフェースについてリンクアップを開始する。
ステップ１０８（Ｓ１０８）において、ＬＡＮカード１２０は、１つ目のインタフェースについてリンクアップが完了すると、リンクアップ完了をＬＡＮドライバハードウェア固有部３６０に応答する。
ステップ１１０（Ｓ１１０）において、ＬＡＮドライバハードウェア固有部３６０は、リンクアップ完了をＬＡＮドライバ共通部３４０に応答する。
ステップ１１２（Ｓ１１２）において、ＬＡＮドライバ共通部３４０は、dev_startedを１にセットして、１つ目のインタフェースについてリンクアップ完了を表明する。
ステップ１１４（Ｓ１１４）において、上位エンジン処理部３２０は、１つ目のインタフェースについてリンクダウン完了を検知する。
同様に、２つ目のインタフェースに関するリンクアップ処理（Ｓ１２０〜Ｓ１３４）から、８つ目のインタフェースに関するリンクアップ処理（Ｓ１６０〜Ｓ１７４）までを実行し、ロックが解除される。
このように、比較例では、ソフトウェア処理及びハードウェア処理の双方がシーケンシャルに実行されるため、リンクアップ処理（Ｓ１０）の完了までに要する時間が長くなる。
このように、比較例では、ソフトウェア処理及びハードウェア処理の双方がシーケンシャルに実行されるため、リンクアップ処理（Ｓ１０）の完了までに要する時間が長くなる。
図７及び図８は、実施例におけるリンクアップ処理（Ｓ２０）を説明するシーケンス図である。
図７及び図８に例示するように、ステップ２００（Ｓ２００）において、上位エンジン処理部３２０のリンクアップ要求部３２２は、ＬＡＮドライバ共通部３４０のリンクアップ受付部３４２に対して、１つ目のインタフェースについてリンクアップを要求し、ロックが開始される。
ステップ２０２（Ｓ２０２）において、ＬＡＮドライバ共通部３４０のリンクアップ受付部３４２は、ＬＡＮドライバハードウェア固有部３６０のリンクアップ受付部３６２に対して、１つ目のインタフェースについてリンクアップを要求する。
ステップ２０４（Ｓ２０４）において、ＬＡＮドライバハードウェア固有部３６０のリンクアップ受付部３６２は、リンクアップ実行スレッド３６４の起動を仕掛ける。
ステップ２０６（Ｓ２０６）において、リンクアップ受付部３６２は、１つ目のインタフェースに関するリンクアップ完了を疑似的にＬＡＮドライバ共通部３４０に応答する。
ステップ２０８（Ｓ２０８）において、ＬＡＮドライバ共通部３４０のリンクアップ受付部３４２は、リンクアップ完了待ちスレッド３４４の起動を仕掛け、１つ目のインタフェースに関するリンクアップ完了を疑似的に上位エンジン処理部３２０に応答する。
ステップ２１０（Ｓ２１０）において、上位エンジン処理部３２０は、ＬＡＮドライバ共通部３４０からの応答に基づいて、１つ目のインタフェースに関するリンクアップを完了する。
図７及び図８に例示するように、ステップ２００（Ｓ２００）において、上位エンジン処理部３２０のリンクアップ要求部３２２は、ＬＡＮドライバ共通部３４０のリンクアップ受付部３４２に対して、１つ目のインタフェースについてリンクアップを要求し、ロックが開始される。
ステップ２０２（Ｓ２０２）において、ＬＡＮドライバ共通部３４０のリンクアップ受付部３４２は、ＬＡＮドライバハードウェア固有部３６０のリンクアップ受付部３６２に対して、１つ目のインタフェースについてリンクアップを要求する。
ステップ２０４（Ｓ２０４）において、ＬＡＮドライバハードウェア固有部３６０のリンクアップ受付部３６２は、リンクアップ実行スレッド３６４の起動を仕掛ける。
ステップ２０６（Ｓ２０６）において、リンクアップ受付部３６２は、１つ目のインタフェースに関するリンクアップ完了を疑似的にＬＡＮドライバ共通部３４０に応答する。
ステップ２０８（Ｓ２０８）において、ＬＡＮドライバ共通部３４０のリンクアップ受付部３４２は、リンクアップ完了待ちスレッド３４４の起動を仕掛け、１つ目のインタフェースに関するリンクアップ完了を疑似的に上位エンジン処理部３２０に応答する。
ステップ２１０（Ｓ２１０）において、上位エンジン処理部３２０は、ＬＡＮドライバ共通部３４０からの応答に基づいて、１つ目のインタフェースに関するリンクアップを完了する。
同様に、２つ目のインタフェースに関するリンクアップ準備処理（Ｓ２２０〜２３０）から、８つ目のインタフェースに関するリンクアップ準備処理（Ｓ２６０〜Ｓ２７０）まで順に実施し、ロックが解除される。
ステップ２１２（Ｓ２１２）において、ＬＡＮドライバハードウェア固有部３６０のリンクアップ実行スレッド３６４は、リンクアップ受付部３６２の指示に応じて起動し、ＬＡＮカード１２０に対してリンクアップ処理を開始する。
ステップ２１４（Ｓ２１４）において、ＬＡＮドライバ共通部３４０のリンクアップ完了待ちスレッド３４４は、リンクアップ受付部３４２の指示に応じて起動し、internal_start_flagを定期的に監視する。
ステップ２１６（Ｓ２１６）において、リンクアップ実行スレッド３６４は、ＬＡＮカード１２０内でリンクアップ処理が完了すると、internal_start_flagをCOMPにセットして、スレッドを終了する。
ステップ２１８（Ｓ２１８）において、リンクアップ完了待ちスレッド３４４は、internal_start_flagがCOMPにセットされたことを検知すると、dev_startedを１にセットして、ＤＰＤＫ内部にリンクアップ完了を表明し、スレッドを終了する。
ステップ２１４（Ｓ２１４）において、ＬＡＮドライバ共通部３４０のリンクアップ完了待ちスレッド３４４は、リンクアップ受付部３４２の指示に応じて起動し、internal_start_flagを定期的に監視する。
ステップ２１６（Ｓ２１６）において、リンクアップ実行スレッド３６４は、ＬＡＮカード１２０内でリンクアップ処理が完了すると、internal_start_flagをCOMPにセットして、スレッドを終了する。
ステップ２１８（Ｓ２１８）において、リンクアップ完了待ちスレッド３４４は、internal_start_flagがCOMPにセットされたことを検知すると、dev_startedを１にセットして、ＤＰＤＫ内部にリンクアップ完了を表明し、スレッドを終了する。
同様に、２つ目のインタフェースに関するリンクアップ完了処理（Ｓ２３２〜Ｓ２３８）から、８つ目のインタフェースに関するリンクアップ完了処理（Ｓ２７２〜Ｓ２７８）までを並行して実施する。なお、ＬＡＮカード１２０内の処理に要する時間は個体差があるため、図８に例示するように、完了のタイミングが前後しうる。
このように、本実施例のリンクアップ処理（Ｓ２０）では、ハードウェア処理が並行して行われるため、リンクアップ完了までに要する時間が短縮される。
このように、本実施例のリンクアップ処理（Ｓ２０）では、ハードウェア処理が並行して行われるため、リンクアップ完了までに要する時間が短縮される。
図９は、リンクアップ処理中にハードウェア設定要求があった場合のリンクアップ処理（Ｓ２８）を説明するシーケンス図である。本図では、図７及び図８のリンクアップ処理（Ｓ２０）のうち、一つ目のインタフェースのみに着目して説明する。
図９に例示するように、Ｓ２００〜Ｓ２１４によって、リンクアップ実行スレッド３６４及びリンクアップ完了待ちスレッド３４４が起動し、疑似的にリンクアップ完了が応答されると、ロックが解除され、ハードウェア設定の要求が可能になる。
ステップ２８０（Ｓ２８０）において、上位エンジン処理部３２０のハードウェア設定部３２６は、ＬＡＮドライバ共通部３４０に対して、ハードウェア設定を要求する。
ステップ２８２（Ｓ２８２）において、ＬＡＮドライバ共通部３４０の待合せ処理部３４８は、internal_start_flagを定期的に監視して、COMPにセットされたことを検知するまで、ハードウェア設定要求を保留する。
ステップ２８４（Ｓ２８４）において、待合せ処理部３４８は、internal_start_flagがCOMPにセットされたことを検知すると、ＬＡＮドライバハードウェア固有部３６０を介して、ＬＡＮカード１２０に対して、ハードウェア設定を要求する。
ステップ２８６（Ｓ２８６）において、ＬＡＮカード１２０は、ハードウェア設定を完了すると、ＬＡＮドライバハードウェア固有部３６０及びＬＡＮドライバ共通部３４０を介して、上位エンジン処理部３２０に、ハードウェア設定の完了が通知される。
なお、本例では、ＬＡＮドライバ共通部３４０で待合せ処理を行う場合を具体例として説明したが、ＬＡＮドライバハードウェア固有部３６０で待合せ処理を行うように構成してもよい。
図９に例示するように、Ｓ２００〜Ｓ２１４によって、リンクアップ実行スレッド３６４及びリンクアップ完了待ちスレッド３４４が起動し、疑似的にリンクアップ完了が応答されると、ロックが解除され、ハードウェア設定の要求が可能になる。
ステップ２８０（Ｓ２８０）において、上位エンジン処理部３２０のハードウェア設定部３２６は、ＬＡＮドライバ共通部３４０に対して、ハードウェア設定を要求する。
ステップ２８２（Ｓ２８２）において、ＬＡＮドライバ共通部３４０の待合せ処理部３４８は、internal_start_flagを定期的に監視して、COMPにセットされたことを検知するまで、ハードウェア設定要求を保留する。
ステップ２８４（Ｓ２８４）において、待合せ処理部３４８は、internal_start_flagがCOMPにセットされたことを検知すると、ＬＡＮドライバハードウェア固有部３６０を介して、ＬＡＮカード１２０に対して、ハードウェア設定を要求する。
ステップ２８６（Ｓ２８６）において、ＬＡＮカード１２０は、ハードウェア設定を完了すると、ＬＡＮドライバハードウェア固有部３６０及びＬＡＮドライバ共通部３４０を介して、上位エンジン処理部３２０に、ハードウェア設定の完了が通知される。
なお、本例では、ＬＡＮドライバ共通部３４０で待合せ処理を行う場合を具体例として説明したが、ＬＡＮドライバハードウェア固有部３６０で待合せ処理を行うように構成してもよい。
図１０は、比較例におけるリンクダウン処理（Ｓ３０）を説明するシーケンス図である。
図１０に例示するように、ステップ３００（Ｓ３００）において、上位エンジン処理部３２０が、一つ目のインタフェースについて、リンクダウン要求を行い、ロックが開始される。
ステップ３０２（Ｓ３０２）において、ＬＡＮドライバ共通部３４０は、上位エンジン処理部３２０からのリンクダウン要求に応じて、ＬＡＮドライバハードウェア固有部３６０にリンクダウンを要求する。
ステップ３０４（Ｓ３０４）において、ＬＡＮドライバハードウェア固有部３６０は、ＬＡＮドライバ共通部３４０からのリンクダウン要求に応じて、１つ目のインタフェースについてＬＡＮカード１２０にリンクダウンを指示する。
ステップ３０６（Ｓ３０６）において、ＬＡＮカード１２０は、１つ目のインタフェースについてリンクダウンを開始する。
ステップ３０８（Ｓ３０８）において、ＬＡＮカード１２０は、１つ目のインタフェースについてリンクダウンが完了すると、リンクダウン完了をＬＡＮドライバハードウェア固有部３６０に応答する。
ステップ３１０（Ｓ３１０）において、ＬＡＮドライバハードウェア固有部３６０は、リンクダウン完了をＬＡＮドライバ共通部３４０に応答する。
ステップ３１２（Ｓ３１２）において、ＬＡＮドライバ共通部３４０は、１つ目のインタフェースについてリンクダウン完了を表明する。
ステップ３１４（Ｓ３１４）において、上位エンジン処理部３２０は、１つ目のインタフェースについてリンクダウン完了を検知する。
図１０に例示するように、ステップ３００（Ｓ３００）において、上位エンジン処理部３２０が、一つ目のインタフェースについて、リンクダウン要求を行い、ロックが開始される。
ステップ３０２（Ｓ３０２）において、ＬＡＮドライバ共通部３４０は、上位エンジン処理部３２０からのリンクダウン要求に応じて、ＬＡＮドライバハードウェア固有部３６０にリンクダウンを要求する。
ステップ３０４（Ｓ３０４）において、ＬＡＮドライバハードウェア固有部３６０は、ＬＡＮドライバ共通部３４０からのリンクダウン要求に応じて、１つ目のインタフェースについてＬＡＮカード１２０にリンクダウンを指示する。
ステップ３０６（Ｓ３０６）において、ＬＡＮカード１２０は、１つ目のインタフェースについてリンクダウンを開始する。
ステップ３０８（Ｓ３０８）において、ＬＡＮカード１２０は、１つ目のインタフェースについてリンクダウンが完了すると、リンクダウン完了をＬＡＮドライバハードウェア固有部３６０に応答する。
ステップ３１０（Ｓ３１０）において、ＬＡＮドライバハードウェア固有部３６０は、リンクダウン完了をＬＡＮドライバ共通部３４０に応答する。
ステップ３１２（Ｓ３１２）において、ＬＡＮドライバ共通部３４０は、１つ目のインタフェースについてリンクダウン完了を表明する。
ステップ３１４（Ｓ３１４）において、上位エンジン処理部３２０は、１つ目のインタフェースについてリンクダウン完了を検知する。
同様に、２つ目のインタフェースに関するリンクダウン処理（Ｓ３２０〜Ｓ３３４）から、８つ目のインタフェースに関するリンクアップ処理（Ｓ３６０〜Ｓ３７４）までを実行し、ロックが解除される。
このように、比較例では、ソフトウェア処理及びハードウェア処理の双方がシーケンシャルに実行されるため、リンクダウン処理（Ｓ３０）の完了までに要する時間が長くなる。
このように、比較例では、ソフトウェア処理及びハードウェア処理の双方がシーケンシャルに実行されるため、リンクダウン処理（Ｓ３０）の完了までに要する時間が長くなる。
図１１は、実施例におけるリンクダウン処理（Ｓ４０）を説明するシーケンス図である。
図１１に例示するように、ステップ４００（Ｓ４００）において、上位エンジン処理部３２０のリンクダウン要求部３２４は、ＬＡＮドライバ共通部３４０のリンクダウン要求部３４６に対して、１つ目のインタフェースについてリンクダウンを要求し、ロックが開始される。
ステップ４０２（Ｓ４０２）において、ＬＡＮドライバ共通部３４０のリンクダウン要求部３４６は、ＬＡＮドライバハードウェア固有部３６０のリンクダウン受付部３６６に対して、１つ目のインタフェースについてリンクダウンを要求する。
ステップ４０４（Ｓ４０４）において、ＬＡＮドライバハードウェア固有部３６０のリンクダウン受付部３６６は、リンクダウン実行スレッド３６８の起動を仕掛ける。
ステップ４０６（Ｓ４０６）において、リンクダウン受付部３６６は、１つ目のインタフェースに関するリンクダウン完了を疑似的にＬＡＮドライバ共通部３４０に応答する。
ステップ４０８（Ｓ４０８）において、ＬＡＮドライバ共通部３４０のリンクダウン要求部３４６は、１つ目のインタフェースに関するリンクダウン完了を疑似的に上位エンジン処理部３２０に応答する。
ステップ４１０（Ｓ４１０）において、上位エンジン処理部３２０は、ＬＡＮドライバ共通部３４０からの応答に基づいて、１つ目のインタフェースに関するリンクダウンを完了する。
図１１に例示するように、ステップ４００（Ｓ４００）において、上位エンジン処理部３２０のリンクダウン要求部３２４は、ＬＡＮドライバ共通部３４０のリンクダウン要求部３４６に対して、１つ目のインタフェースについてリンクダウンを要求し、ロックが開始される。
ステップ４０２（Ｓ４０２）において、ＬＡＮドライバ共通部３４０のリンクダウン要求部３４６は、ＬＡＮドライバハードウェア固有部３６０のリンクダウン受付部３６６に対して、１つ目のインタフェースについてリンクダウンを要求する。
ステップ４０４（Ｓ４０４）において、ＬＡＮドライバハードウェア固有部３６０のリンクダウン受付部３６６は、リンクダウン実行スレッド３６８の起動を仕掛ける。
ステップ４０６（Ｓ４０６）において、リンクダウン受付部３６６は、１つ目のインタフェースに関するリンクダウン完了を疑似的にＬＡＮドライバ共通部３４０に応答する。
ステップ４０８（Ｓ４０８）において、ＬＡＮドライバ共通部３４０のリンクダウン要求部３４６は、１つ目のインタフェースに関するリンクダウン完了を疑似的に上位エンジン処理部３２０に応答する。
ステップ４１０（Ｓ４１０）において、上位エンジン処理部３２０は、ＬＡＮドライバ共通部３４０からの応答に基づいて、１つ目のインタフェースに関するリンクダウンを完了する。
同様に、２つ目のインタフェースに関するリンクダウン準備処理（Ｓ４２０〜Ｓ４３０）から、８つ目のインタフェースに関するリンクアップ準備処理（Ｓ４６０〜Ｓ４７０）まで順に実施し、ロックが解除される。
ステップ４１２（Ｓ４１２）において、ＬＡＮドライバハードウェア固有部３６０のリンクダウン実行スレッド３６８は、リンクダウン受付部３６６の指示に応じて起動し、ＬＡＮカード１２０に対してリンクダウン処理を開始する。
ステップ４１４（Ｓ４１４）において、リンクダウン実行スレッド３６８は、ＬＡＮカード１２０内でリンクダウン処理が完了すると、スレッドを終了する。
ステップ４１４（Ｓ４１４）において、リンクダウン実行スレッド３６８は、ＬＡＮカード１２０内でリンクダウン処理が完了すると、スレッドを終了する。
同様に、２つ目のインタフェースに関するリンクダウン完了処理（Ｓ４３２〜Ｓ４３４）から、８つ目のインタフェースに関するリンクダウン完了処理（Ｓ４７２〜Ｓ４７４）までを並行して実施する。
このように、本実施例のリンクダウン処理（Ｓ４０）では、ハードウェア処理が並行して行われるため、リンクダウン完了までに要する時間が短縮される。
このように、本実施例のリンクダウン処理（Ｓ４０）では、ハードウェア処理が並行して行われるため、リンクダウン完了までに要する時間が短縮される。
以上説明したように、本実施形態のネットワーク装置１０は、リンクアップ処理又はリンクダウン処理において、ＬＡＮカード１２０内のハードウェア処理を並列化することにより、処理に要する時間を短縮することができる。例えば、１Gbps ４portインターフェースカード（搭載LANコントローラーチップ：Intel 82576）を採用した場合、 どのポートもリンクアップにかかる時間は安定しており、５３３ミリ秒程度であり、８ポートでリンクアグリゲーションしているとなると、比較例では４２６０ミリ秒程度を要したところ、本実施例では、１１００ミリ秒程度に改善した。また、１０Gbps ２port SFP+インターフェースカード（搭載LANコントローラーチップ：Intel 82599）を採用した場合、どのポートもリンクアップにかかる時間が不安定で、１８０ミリ秒〜６１０ミリ秒の間であり、８ポートでリンクアグリゲーションしているとして、ワーストケースで考えると、比較例では４８８０ミリ秒程度かかり、体感でも、さすがに違和感があるレベルであったが、本実施例では、不安定ではあるが、数回測定して、３６０ミリ秒〜７５０ミリ秒程度に改善した。
また、ネットワーク装置１０は、リンクアップ処理の完了を疑似的に通知した後であって、ＬＡＮカード１２０内のリンクアップ処理が未完了である期間について、待合せ処理を実施して、矛盾を解消している。
また、ネットワーク装置１０は、リンクアップ処理の完了を疑似的に通知した後であって、ＬＡＮカード１２０内のリンクアップ処理が未完了である期間について、待合せ処理を実施して、矛盾を解消している。
１…ネットワーク通信システム
１０…ネットワーク装置
１００…ＣＰＵ
１０２…メモリ
１０４…スロット
１２０…ＬＡＮカード
３００…制御プレーンコア処理部
３２０…上位エンジン処理部
３２２…リンクアップ要求部
３２４…リンクダウン要求部
３２６…ハードウェア設定部
３４０…ＬＡＮドライバ共通部
３４２…リンクアップ受付部
３４４…リンクアップ完了待ちスレッド
３４６…リンクダウン要求部
３４８…待合せ処理部
３６０…ＬＡＮドライバハードウェア固有部
３６２…リンクアップ受付部
３６４…リンクアップ実行スレッド
３６６…リンクダウン受付部
３６８…リンクダウン実行スレッド
４００…データプレーンコア処理部
１０…ネットワーク装置
１００…ＣＰＵ
１０２…メモリ
１０４…スロット
１２０…ＬＡＮカード
３００…制御プレーンコア処理部
３２０…上位エンジン処理部
３２２…リンクアップ要求部
３２４…リンクダウン要求部
３２６…ハードウェア設定部
３４０…ＬＡＮドライバ共通部
３４２…リンクアップ受付部
３４４…リンクアップ完了待ちスレッド
３４６…リンクダウン要求部
３４８…待合せ処理部
３６０…ＬＡＮドライバハードウェア固有部
３６２…リンクアップ受付部
３６４…リンクアップ実行スレッド
３６６…リンクダウン受付部
３６８…リンクダウン実行スレッド
４００…データプレーンコア処理部
Claims (8)
- 複数のネットワークカードと、
前記ネットワークカードを介して、通信を行うデータプレーンコアと、
前記ネットワークカード及び前記データプレーンコアを制御する制御プレーンコアと
を有し、
前記制御プレーンコアは、いずれかの前記ネットワークカードに対して、状態変化の指示を行った後であって、状態変化を指示された前記ネットワークカードが状態変化を完了させる前に、他の前記ネットワークカードに対して、状態変化の指示を行う
情報処理装置。 - 前記状態変化は、リンクアップ又はリンクダウンであり、
前記制御プレーンコアは、いずれかの前記ネットワークカードに対して、リンクアップ又はリンクダウンの指示を行った後であって、リンクアップ又はリンクダウンを指示された前記ネットワークカードがリンクアップ又はリンクダウンを完了させる前に、他の前記ネットワークカードに対して、リンクアップ又はリンクダウンの指示を行う
請求項１に記載の情報処理装置。 - 前記制御プレーンコアは、いずれかの前記ネットワークカードに対して、リンクアップ又はリンクダウンの指示を行った後、このネットワークカードにおけるリンクアップ又はリンクダウンの完了を監視する監視スレッドを起動させて、他の前記ネットワークカードに対する指示に移行する
請求項２に記載の情報処理装置。 - 前記制御プレーンコアは、単一のコアであり、複数の前記ネットワークカードに対して、順にリンクアップ又はリンクダウンを指示する
請求項１に記載の情報処理装置。 - 前記制御プレーンコアは、上位制御部、中位制御部及び下位制御部を含み、
前記中位制御部は、前記上位制御部からの指示に応じて、リンクアップ又はリンクダウンを前記下位制御部に指示して、監視スレッドを起動し、前記上位制御部に対して、リンクアップ又はリンクダウンの完了を通知する
請求項３に記載の情報処理装置。 - 前記上位制御部から他の処理を指示された場合に、前記中位制御部又は前記下位制御部は、全てのネットワークカードのリンクアップが完了するまで、上位からの指示を保留する待合せ処理を実行する
請求項５に記載の情報処理装置。 - 複数のネットワークカードと、前記ネットワークカードを介して、通信を行うデータプレーンコアと、前記ネットワークカード及び前記データプレーンコアを制御する制御プレーンコアとを有する情報処理装置において、
前記制御プレーンコアが、いずれかの前記ネットワークカードに対して、状態変化の指示を行うステップと、
状態変化を指示された前記ネットワークカードが状態変化を完了させる前に、他の前記ネットワークカードに対して、状態変化の指示を行うステップと
を有する情報処理方法。 - 複数のネットワークカードと、前記ネットワークカードを介して、通信を行うデータプレーンコアと、前記ネットワークカード及び前記データプレーンコアを制御する制御プレーンコアとを有するコンピュータにおいて、
前記制御プレーンコアが、いずれかの前記ネットワークカードに対して、状態変化の指示を行うステップと、
状態変化を指示された前記ネットワークカードが状態変化を完了させる前に、他の前記ネットワークカードに対して、状態変化の指示を行うステップと
を前記コンピュータに実行させるプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019170157A JP7304250B2 (ja) | 2019-09-19 | 2019-09-19 | 情報処理装置、情報処理方法、及びプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019170157A JP7304250B2 (ja) | 2019-09-19 | 2019-09-19 | 情報処理装置、情報処理方法、及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021048505A true JP2021048505A (ja) | 2021-03-25 |
| JP7304250B2 JP7304250B2 (ja) | 2023-07-06 |
Family
ID=74878816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019170157A Active JP7304250B2 (ja) | 2019-09-19 | 2019-09-19 | 情報処理装置、情報処理方法、及びプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7304250B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114944996A (zh) * | 2022-07-27 | 2022-08-26 | 北京立华莱康平台科技有限公司 | 一种数据采集方法、装置及计算机可读介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150188772A1 (en) * | 2013-12-27 | 2015-07-02 | Iosif Gasparakis | Hybrid sdn controller |
| JP2016163084A (ja) * | 2015-02-27 | 2016-09-05 | アラクサラネットワークス株式会社 | 通信装置、制御装置および通信システム |
| JP2017046283A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社Pfu | 情報処理装置、情報処理方法、及びプログラム |
-
2019
- 2019-09-19 JP JP2019170157A patent/JP7304250B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150188772A1 (en) * | 2013-12-27 | 2015-07-02 | Iosif Gasparakis | Hybrid sdn controller |
| JP2016163084A (ja) * | 2015-02-27 | 2016-09-05 | アラクサラネットワークス株式会社 | 通信装置、制御装置および通信システム |
| JP2017046283A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社Pfu | 情報処理装置、情報処理方法、及びプログラム |
Non-Patent Citations (1)
| Title |
|---|
| 川島 龍太 RYOTA KAWASHIMA: "オープンソース仮想スイッチの実装に見るＤＰＤＫの使用方法と性能への影響 Performance Effects of DPDK", 電子情報通信学会技術研究報告 ＶＯＬ．１１６ ＮＯ．３２４ IEICE TECHNICAL REPORT, vol. 第116巻, JPN6022054606, 17 November 2017 (2017-11-17), JP, pages 13 - 18, ISSN: 0004955448 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114944996A (zh) * | 2022-07-27 | 2022-08-26 | 北京立华莱康平台科技有限公司 | 一种数据采集方法、装置及计算机可读介质 |
| CN114944996B (zh) * | 2022-07-27 | 2022-09-30 | 北京立华莱康平台科技有限公司 | 一种数据采集方法、装置及计算机可读介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7304250B2 (ja) | 2023-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11301407B2 (en) | Technologies for accelerator fabric protocol multipathing | |
| US9829962B2 (en) | Hardware and software enabled implementation of power profile management instructions in system on chip | |
| US8725893B2 (en) | Method and system for configuring a plurality of network interfaces that share a physical interface | |
| US8140704B2 (en) | Pacing network traffic among a plurality of compute nodes connected using a data communications network | |
| US7480840B2 (en) | Apparatus, system, and method for facilitating port testing of a multi-port host adapter | |
| WO2013114228A1 (en) | Processing element management in a streaming data system | |
| CN107533493B (zh) | 恢复服务加速 | |
| US10530636B2 (en) | Link management method, device and system in virtual machine environment | |
| US10505757B2 (en) | Network interface module and a method of changing network configuration parameters within a network device | |
| WO2015131516A1 (zh) | 分布式智能平台管理总线连接方法及atca机框 | |
| JP2021048505A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| US20170293589A1 (en) | Parallel processing apparatus and method for controlling communication | |
| CN103197954B (zh) | 信息处理装置和控制信息处理装置的方法 | |
| JP6195316B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| CN109032754B (zh) | 提高通信路径可靠性的方法和设备 | |
| JP2010134698A (ja) | 情報処理システム | |
| JP5876425B2 (ja) | 仮想マシンのライブマイグレーションスケジューリング方法及び仮想マシンシステム | |
| CN110650101A (zh) | 一种cifs网络带宽的优化方法、装置和介质 | |
| JP3387464B2 (ja) | 通信制御システムとその制御方法 | |
| US11522762B2 (en) | Coordination device and method for providing control applications via a communication network for transmitting time-critical data | |
| US9015717B2 (en) | Method for processing tasks in parallel and selecting a network for communication | |
| JP6979913B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| US20220321268A1 (en) | Review and retry for minimum speed port channel | |
| JP2019168739A (ja) | 並列計算システム | |
| JP6282222B2 (ja) | 通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20191002 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220316 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20221118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7304250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |