JP2021043259A - Power supply device and image forming apparatus - Google Patents

Power supply device and image forming apparatus Download PDF

Info

Publication number
JP2021043259A
JP2021043259A JP2019163257A JP2019163257A JP2021043259A JP 2021043259 A JP2021043259 A JP 2021043259A JP 2019163257 A JP2019163257 A JP 2019163257A JP 2019163257 A JP2019163257 A JP 2019163257A JP 2021043259 A JP2021043259 A JP 2021043259A
Authority
JP
Japan
Prior art keywords
voltage
current
unit
generates
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019163257A
Other languages
Japanese (ja)
Other versions
JP7310464B2 (en
Inventor
秀一 本田
Shuichi Honda
秀一 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2019163257A priority Critical patent/JP7310464B2/en
Publication of JP2021043259A publication Critical patent/JP2021043259A/en
Application granted granted Critical
Publication of JP7310464B2 publication Critical patent/JP7310464B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)
  • Control Or Security For Electrophotography (AREA)

Abstract

To prevent a reduction in the accuracy of voltage generated by a voltage generation unit of a power supply device.SOLUTION: A power supply device has: a voltage generation unit that generates a voltage to be supplied to a load; an internal resistance unit that generates an internal current to be supplied to the voltage generation unit; a current detection unit that, from a current obtained by combining the internal current and a load current flowing from the load to the voltage generation unit according to the voltage generated by the voltage generation unit, generates a feedback voltage corresponding to the load current; and a control unit that includes an analog-digital conversion unit converting the feedback voltage into a digital value, and generates a control signal to control the voltage generation unit based on the digital value converted from the feedback voltage.SELECTED DRAWING: Figure 2

Description

本発明は、電源装置および画像形成装置に関する。 The present invention relates to a power supply device and an image forming device.

例えば、電子写真方式の画像形成装置は、高電圧を発生する高電圧発生回路を含む電源装置を有する。画像形成装置は、高電圧発生回路で発生させた高電圧によりドラム状の感光体を帯電させ、帯電させた感光体を露光して静電潜像を形成し、静電潜像をトナーで現像して記録紙に転写することで画像を形成する。電源装置は、例えば、高電圧発生回路の出力電流に比例する帰還電圧を生成する電流検知回路を有する。高電圧発生回路は、アナログデジタル変換部によりデジタル値に変換された帰還電圧値が目標値になるように高電圧の発生を制御する。 For example, an electrophotographic image forming apparatus has a power supply device including a high voltage generating circuit that generates a high voltage. The image forming apparatus charges a drum-shaped photoconductor with a high voltage generated by a high voltage generating circuit, exposes the charged photoconductor to form an electrostatic latent image, and develops the electrostatic latent image with toner. Then, the image is formed by transferring it to a recording paper. The power supply device has, for example, a current detection circuit that generates a feedback voltage proportional to the output current of the high voltage generation circuit. The high voltage generation circuit controls the generation of high voltage so that the feedback voltage value converted into a digital value by the analog-to-digital converter becomes a target value.

例えば、画像の形成速度が異なる複数の画像形成モードを有する画像形成装置では、画像形成モードに応じて高電圧発生回路の出力電流の範囲が異なるため、画像形成モード毎に帰還電圧の範囲が異なる。この場合、アナログデジタル変換部に入力される帰還電圧の範囲が広くなり、帰還電圧の分解能が低くなってしまう。そこで、画像形成モード毎に電流検知回路を設け、画像形成モードに応じて使用する電流検知回路を切り替えることで、アナログデジタル変換部に入力される帰還電圧の範囲を揃え、帰還電圧の分解能の低下を抑止する手法が提案されている(特許文献1)。 For example, in an image forming apparatus having a plurality of image forming modes having different image forming speeds, the output current range of the high voltage generating circuit is different depending on the image forming mode, so that the feedback voltage range is different for each image forming mode. .. In this case, the range of the feedback voltage input to the analog-digital converter becomes wide, and the resolution of the feedback voltage becomes low. Therefore, by providing a current detection circuit for each image formation mode and switching the current detection circuit to be used according to the image formation mode, the range of the feedback voltage input to the analog-digital converter is aligned and the resolution of the feedback voltage is lowered. A method for suppressing this has been proposed (Patent Document 1).

ところで、画像形成装置において、電源装置の高電圧発生回路が発生する高電圧の精度を向上するためにブリーダ抵抗を設けて、高電圧発生回路の高電圧の出力ノードにブリーダ電流を流す場合がある。この場合、高電圧発生回路の出力電流とブリーダ電流とが電流検知部に流れるため、電流検知部は、出力電流とブリーダ電流との和に対応する帰還電圧をアナログデジタル変換部に出力する。これにより、アナログデジタル変換部のデジタル出力範囲のうち、出力電流に対応する領域が減るため、高電圧発生回路により発生する高電圧の精度が低下するという問題がある。この問題は、画像形成モード毎に電流検知回路を設ける場合にも発生する。 By the way, in the image forming apparatus, a bleeder resistor may be provided in order to improve the accuracy of the high voltage generated by the high voltage generating circuit of the power supply device, and a bleeding current may be passed through the high voltage output node of the high voltage generating circuit. .. In this case, since the output current of the high voltage generating circuit and the bleeder current flow to the current detection unit, the current detection unit outputs a feedback voltage corresponding to the sum of the output current and the bleeder current to the analog-to-digital converter. As a result, the area corresponding to the output current in the digital output range of the analog-to-digital converter is reduced, so that there is a problem that the accuracy of the high voltage generated by the high voltage generation circuit is lowered. This problem also occurs when a current detection circuit is provided for each image formation mode.

本発明は、上記の課題に鑑みてなされたものであり、電源装置の電圧生成部が生成する電圧の精度の低下を抑止することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to suppress a decrease in accuracy of the voltage generated by the voltage generation unit of the power supply device.

上記技術的課題を解決するため、本発明の一形態の電源装置は、負荷に供給する電圧を生成する電圧生成部と、前記電圧生成部に供給する内部電流を生成する内部抵抗部と、前記電圧生成部が生成する電圧に応じて前記負荷から前記電圧生成部へ流れる負荷電流と前記内部電流とを合わせた電流から前記負荷電流に対応する帰還電圧を生成する電流検知部と、前記帰還電圧をデジタル値に変換するアナログデジタル変換部を含み、変換された前記デジタル値に基づいて前記電圧生成部を制御する制御信号を生成する制御部と、を有する。 In order to solve the above technical problems, the power supply device of one embodiment of the present invention includes a voltage generation unit that generates a voltage to be supplied to a load, an internal resistance unit that generates an internal current to be supplied to the voltage generation unit, and the above. A current detection unit that generates a feedback voltage corresponding to the load current from a total of the load current flowing from the load to the voltage generation unit and the internal current according to the voltage generated by the voltage generation unit, and the feedback voltage. It includes an analog-digital conversion unit that converts the voltage into a digital value, and has a control unit that generates a control signal that controls the voltage generation unit based on the converted digital value.

電源装置の電圧生成部が生成する電圧の精度の低下を抑止することができる。 It is possible to suppress a decrease in the accuracy of the voltage generated by the voltage generation unit of the power supply device.

本発明の一実施形態に係る画像形成装置の構成を示す説明図である。It is explanatory drawing which shows the structure of the image forming apparatus which concerns on one Embodiment of this invention. 図1に示した画像形成装置において、帯電ローラを帯電させるハードウェアの構成を示すブロック図である。It is a block diagram which shows the structure of the hardware which charges a charging roller in the image forming apparatus shown in FIG. 図2の帯電電流検知部の動作の例を示す説明図である。It is explanatory drawing which shows the example of the operation of the charge current detection part of FIG. 図1の画像形成装置が、画像の形成速度が異なる2つの画像形成モードを有する場合の帯電電流検知部の動作の例を示す説明図である。It is explanatory drawing which shows the example of the operation of the charge current detection part when the image formation apparatus of FIG. 1 has two image formation modes in which image formation speeds are different. 他の画像形成装置において、帯電ローラを帯電させるハードウェアの構成を示すブロック図(比較例)である。It is a block diagram (comparative example) which shows the structure of the hardware which charges a charging roller in another image forming apparatus. 図5の帯電電流検知部の動作の例を示す説明図である。It is explanatory drawing which shows the example of the operation of the charge current detection part of FIG.

以下、図面を参照して実施の形態の説明を行う。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Hereinafter, embodiments will be described with reference to the drawings. In each drawing, the same components may be designated by the same reference numerals, and duplicate description may be omitted.

図1は、本発明の一実施形態に係る画像形成装置100の構成を示す説明図である。なお、図1においては、説明を分かりやすくするために画像形成装置100の主要な要素のみを示している。 FIG. 1 is an explanatory diagram showing a configuration of an image forming apparatus 100 according to an embodiment of the present invention. Note that, in FIG. 1, only the main elements of the image forming apparatus 100 are shown for the sake of clarity.

画像形成装置100は、ドラム状の感光体10、帯電ローラ12、露光部14、現像部16、転写ローラ18、中間転写ベルト20、除電部22、クリーニングブレード24および高圧電源30、40を有している。そして、画像形成装置100は、電子写真方式により画像を形成する。感光体10は、像担持体の一例であり、帯電ローラ12は、帯電部材の一例であり、高圧電源30は、電源装置の一例である。 The image forming apparatus 100 includes a drum-shaped photoconductor 10, a charging roller 12, an exposure unit 14, a developing unit 16, a transfer roller 18, an intermediate transfer belt 20, a static elimination unit 22, a cleaning blade 24, and high-voltage power supplies 30 and 40. ing. Then, the image forming apparatus 100 forms an image by an electrophotographic method. The photoconductor 10 is an example of an image carrier, the charging roller 12 is an example of a charging member, and the high-voltage power supply 30 is an example of a power supply device.

高圧電源30は、高圧直流電圧と高圧交流電圧を重畳して高電圧(例えば、負電圧)を生成し、生成した高電圧を帯電ローラ12に印加する。高圧電源40は、高電圧(例えば、正電圧)を生成し、生成した高電圧を転写ローラ18に印加する。 The high-voltage power supply 30 superimposes a high-voltage DC voltage and a high-voltage AC voltage to generate a high voltage (for example, a negative voltage), and applies the generated high voltage to the charging roller 12. The high-voltage power supply 40 generates a high voltage (for example, a positive voltage), and applies the generated high voltage to the transfer roller 18.

帯電ローラ12は、感光体10に接触または数十ミクロン程度の距離をもって近接しており、高圧電源30から印加された高電圧により、感光体10の表面と帯電ローラ12の表面との間に放電を発生させる。これにより、感光体10の表面が一様に所定の電位に帯電される。なお、図1において、感光体10は時計回りに回転し、帯電ローラ12および転写ローラ18は、反時計回りに回転する。 The charging roller 12 is in contact with or close to the photoconductor 10 at a distance of about several tens of microns, and is discharged between the surface of the photoconductor 10 and the surface of the charging roller 12 by a high voltage applied from the high voltage power supply 30. To generate. As a result, the surface of the photoconductor 10 is uniformly charged to a predetermined potential. In FIG. 1, the photoconductor 10 rotates clockwise, and the charging roller 12 and the transfer roller 18 rotate counterclockwise.

露光部14は、画像信号に応じて感光体10の表面を露光することで、感光体10上に静電潜像を形成する。現像部16は、感光体10上に形成された静電潜像を現像することで、トナー像を感光体10上に形成する。転写ローラ18は、高圧電源40から印加された高電圧により感光体10上のトナー像を中間転写ベルト20に転写する。中間転写ベルト20に転写されたトナー像は、図示しない転写部によって用紙等の記録材に転写された後、図示しない定着機構によって定着される。これにより、記録材上に画像が形成される。なお、直接転写方式の場合、中間転写ベルト20の代わりに記録材が配置され、感光体10上のトナー像が記録材に直接転写される。以下の説明では、画像形成装置が画像を形成することを、印刷とも称する。 The exposure unit 14 exposes the surface of the photoconductor 10 in response to an image signal to form an electrostatic latent image on the photoconductor 10. The developing unit 16 develops an electrostatic latent image formed on the photoconductor 10 to form a toner image on the photoconductor 10. The transfer roller 18 transfers the toner image on the photoconductor 10 to the intermediate transfer belt 20 by the high voltage applied from the high voltage power source 40. The toner image transferred to the intermediate transfer belt 20 is transferred to a recording material such as paper by a transfer unit (not shown), and then fixed by a fixing mechanism (not shown). As a result, an image is formed on the recording material. In the case of the direct transfer method, a recording material is arranged instead of the intermediate transfer belt 20, and the toner image on the photoconductor 10 is directly transferred to the recording material. In the following description, the formation of an image by an image forming apparatus is also referred to as printing.

除電部22は、感光体10上のトナー像が中間転写ベルト20に転写された後、感光体10の表面の電荷を除去する。なお、画像形成装置100は、除電部22を持たなくてもよい。クリーニングブレード24は、弾性を有し、先端部が斜めに感光体10に接触しており、記録紙への転写後に感光体10に残ったトナーや紙粉等の異物を掻き取って回収することで、感光体10を清掃する。 The static elimination unit 22 removes the electric charge on the surface of the photoconductor 10 after the toner image on the photoconductor 10 is transferred to the intermediate transfer belt 20. The image forming apparatus 100 does not have to have the static elimination unit 22. The cleaning blade 24 has elasticity, the tip of the cleaning blade 24 is in contact with the photoconductor 10 at an angle, and foreign matter such as toner and paper dust remaining on the photoconductor 10 after transfer to the recording paper is scraped off and collected. Then, the photoconductor 10 is cleaned.

なお、カラー画像を形成する画像形成装置は、図1において中間転写ベルト20の上側の要素を、イエロー色、マゼンダ色、シアン色、ブラック色毎に有しており、4色に共通に設けられる中間転写ベルトに各色のトナー像を順次重ねて転写する。この後、中間転写ベルト上でフルカラーになったトナー像は、転写部によって用紙等の記録材に転写された後、定着機構によって定着される。本実施形態および後続の実施形態は、カラー画像を形成する画像形成装置にも適用可能である。 The image forming apparatus for forming a color image has elements on the upper side of the intermediate transfer belt 20 for each of the yellow, magenta, cyan, and black colors in FIG. 1, and is provided in common for the four colors. The toner images of each color are sequentially superimposed and transferred on the intermediate transfer belt. After that, the full-color toner image on the intermediate transfer belt is transferred to a recording material such as paper by the transfer unit, and then fixed by the fixing mechanism. The present embodiment and subsequent embodiments are also applicable to an image forming apparatus for forming a color image.

図2は、図1に示した画像形成装置100において、帯電ローラ12を帯電させるハードウェアの構成を示すブロック図である。画像形成装置100は、図1に示した高圧電源30を制御する制御部50を有する。なお、制御部50は、図1の高圧電源40を制御する機能を有してもよい。また、制御部50は、画像形成装置100の全体を制御する機能を有してもよい。この場合、制御部50は、画像形成装置100の動作を制御する制御プログラムを実行するCPU(Central Processing Unit)等のコントローラにより実現されてもよい。 FIG. 2 is a block diagram showing a configuration of hardware for charging the charging roller 12 in the image forming apparatus 100 shown in FIG. The image forming apparatus 100 has a control unit 50 that controls the high voltage power supply 30 shown in FIG. The control unit 50 may have a function of controlling the high-voltage power supply 40 shown in FIG. Further, the control unit 50 may have a function of controlling the entire image forming apparatus 100. In this case, the control unit 50 may be realized by a controller such as a CPU (Central Processing Unit) that executes a control program that controls the operation of the image forming apparatus 100.

制御部50は、電源制御部52およびアナログデジタル変換部(ADC)54を有する。アナログデジタル変換部54は、高圧電源30から出力される帯電電流帰還信号の電圧(帰還電圧)を受け、受けた電圧をデジタル値に変換して電源制御部52に出力する。電源制御部52は、アナログデジタル変換部54からのデジタル値を演算し、高圧電源30に出力する制御信号であるPWM(Pulse Width Modulation)信号値に反映する処理を行う。 The control unit 50 includes a power supply control unit 52 and an analog-to-digital conversion unit (ADC) 54. The analog-digital conversion unit 54 receives the voltage (feedback voltage) of the charging current feedback signal output from the high-voltage power supply 30, converts the received voltage into a digital value, and outputs the voltage to the power supply control unit 52. The power supply control unit 52 calculates a digital value from the analog-to-digital conversion unit 54 and performs a process of reflecting it on a PWM (Pulse Width Modulation) signal value which is a control signal output to the high-voltage power supply 30.

後述するように、帯電電流帰還信号(帰還電圧)は、ブリーダ電流に対応する成分を除いて生成されるため、帰還電圧は、帯電電流の値を示し、帯電電流の変動に対応して変動する。このため、アナログデジタル変換部54は、アナログ入力のフルスケールを帰還電圧の変換に使用することができ、デジタル値で示される帰還電圧の精度を向上することができる。 As will be described later, since the charging current feedback signal (feedback voltage) is generated excluding the component corresponding to the bleeder current, the feedback voltage indicates the value of the charging current and fluctuates in response to the fluctuation of the charging current. .. Therefore, the analog-to-digital conversion unit 54 can use the full scale of the analog input for the conversion of the feedback voltage, and can improve the accuracy of the feedback voltage indicated by the digital value.

高圧電源30は、帯電バイアス生成部32、ブリーダ抵抗34および帯電電流検知部36を有する。帯電バイアス生成部32は、制御部50から出力される制御信号(例えば、PWM信号)に対応する大きさとタイミングで、帯電ローラ12に印加する高電圧(帯電バイアス)を生成する。例えば、帯電バイアスは、負電圧である。帯電バイアス生成部32は、電圧生成部の一例である。 The high-voltage power supply 30 has a charge bias generation unit 32, a bleeder resistor 34, and a charge current detection unit 36. The charge bias generation unit 32 generates a high voltage (charge bias) applied to the charge roller 12 at a magnitude and timing corresponding to a control signal (for example, a PWM signal) output from the control unit 50. For example, the charging bias is a negative voltage. The charge bias generation unit 32 is an example of a voltage generation unit.

ブリーダ抵抗34は、帯電バイアス生成部32における帯電バイアスの出力ノードVOUTと接地線との間に接続され、帯電バイアス生成部32の出力ノードVOUTにブリーダ電流を供給する。ブリーダ抵抗34により、帯電電流とブリーダ電流とを合わせた電流が、帯電バイアスの出力ノードVOUTに供給される。これにより、ブリーダ抵抗34に電流が流れることによって、ブリーダ電流が供給されずに帯電電流のみが供給される場合に比べて、帯電バイアス生成部32が感光体10の経時変化や温度環境変化に伴う負荷変動による帯電電流変化の影響を受けにくくなることから、帯電バイアス生成誤差を小さくすることができる。ブリーダ抵抗34は、内部抵抗部の一例であり、ブリーダ電流は、内部電流の一例である。 The bleeder resistor 34 is connected between the output node VOUT of the charge bias in the charge bias generation unit 32 and the ground wire, and supplies the bleeder current to the output node VOUT of the charge bias generation unit 32. The bleeder resistor 34 supplies a combined current of the charging current and the bleeding current to the charging bias output node VOUT. As a result, as compared with the case where the current flows through the bleeder resistor 34 and only the charging current is supplied without supplying the bleeding current, the charging bias generating unit 32 accompanies the time-dependent change and the temperature environment change of the photoconductor 10. Since it is less susceptible to changes in the charging current due to load fluctuations, it is possible to reduce the charging bias generation error. The bleeder resistor 34 is an example of the internal resistance portion, and the bleeder current is an example of the internal current.

帯電電流検知部36は、感光体10から帯電ローラ12を介して帯電バイアス生成部32へ流れる帯電電流と、ブリーダ抵抗34から帯電バイアス生成部32へ流れるブリーダ電流とを合わせた電流を受け、帯電電流を検知する。そして、帯電電流検知部36は、検知した帯電電流を帯電電流帰還信号(帰還電圧)に変換して、制御部50に出力する。感光体10は、負荷の一例であり、帯電電流は、負荷電流の一例である。 The charge current detection unit 36 receives a current that is a combination of the charge current flowing from the photoconductor 10 to the charge bias generation unit 32 via the charge roller 12 and the bleeder current flowing from the bleeder resistor 34 to the charge bias generation unit 32, and is charged. Detect current. Then, the charge current detection unit 36 converts the detected charge current into a charge current feedback signal (feedback voltage) and outputs the detected charge current to the control unit 50. The photoconductor 10 is an example of a load, and the charging current is an example of a load current.

帯電電流検知部36は、ツェナーダイオードZD、抵抗R1、R2およびキャパシタCを有する。ツェナーダイオードZDのカソードは、帯電バイアス生成部32の電流出力ノードIOUTに接続され、ツェナーダイオードZDのアノードは、アナログデジタル変換部54の入力に接続される。抵抗R1は、ツェナーダイオードZDのカソードと接地線との間に接続され、抵抗R2およびキャパシタCは、ツェナーダイオードZDのアノードと接地線との間に並列に接続される。以下では、抵抗R1の抵抗値をR1とも称し、抵抗R2の抵抗値をR2とも称する。 The charge current detection unit 36 has a Zener diode ZD, resistors R1 and R2, and a capacitor C. The cathode of the Zener diode ZD is connected to the current output node IOUT of the charge bias generation unit 32, and the anode of the Zener diode ZD is connected to the input of the analog-to-digital conversion unit 54. The resistor R1 is connected between the cathode and the ground wire of the Zener diode ZD, and the resistor R2 and the capacitor C are connected in parallel between the anode and the ground wire of the Zener diode ZD. Hereinafter, the resistance value of the resistor R1 is also referred to as R1, and the resistance value of the resistor R2 is also referred to as R2.

以下の説明では、一例として、帯電バイアス生成部32が帯電ローラ12を帯電させるために所定の電圧を出力ノードVOUTから出力するときに発生する帯電電流の最大値を100μAとし、このときに発生するブリーダ電流の最大値を400μAとする。例えば、抵抗値R1は、帯電バイアスの生成範囲内において、最小の帯電バイアスでのオフセット電流が抵抗R1に流れたとき、ツェナーダイオードZDのカソードに生じる電圧がツェナーダイオードZDのツェナー電圧(降伏電圧)以上となるように設定される。ここで、オフセット電流は、帯電バイアスが生成範囲の最小値であるときに流れるブリーダ電流に相当する。 In the following description, as an example, the maximum value of the charging current generated when the charging bias generating unit 32 outputs a predetermined voltage from the output node VOUT to charge the charging roller 12 is set to 100 μA, and the current is generated at this time. The maximum value of the bleeder current is 400 μA. For example, the resistance value R1 is the Zener voltage (yield voltage) of the Zener diode ZD, which is the voltage generated at the cathode of the Zener diode ZD when the offset current with the minimum charge bias flows through the resistor R1 within the generation range of the charge bias. It is set to be as above. Here, the offset current corresponds to the bleeder current that flows when the charging bias is the minimum value in the generation range.

すなわち、抵抗値R1は、ブリーダ電流のみが流れるときに、カソード電圧がツェナーダイオードZDの降伏電圧であるツェナー電圧未満になり、ブリーダ電流と帯電電流とを合わせた電流が流れるときにカソード電圧がツェナー電圧以上になるように設定される。これにより、抵抗R2に、帯電電流に対応する成分のみを流すことができ、アナログデジタル変換部54の入力であるツェナーダイオードZDのアノードに帯電電流に応じた電圧を生成することができる。例えば、ツェナー電圧が12VのツェナーダイオードZDを使用する場合、抵抗値R1は10kΩに設定され、抵抗値R2は70kΩに設定される。 That is, the resistance value R1 is such that the cathode voltage becomes less than the Zener voltage, which is the breakdown voltage of the Zener diode ZD, when only the bleeder current flows, and the cathode voltage becomes the Zener voltage when the combined current of the bleeder current and the charging current flows. It is set to exceed the voltage. As a result, only the component corresponding to the charging current can flow through the resistor R2, and a voltage corresponding to the charging current can be generated at the anode of the Zener diode ZD which is the input of the analog-digital conversion unit 54. For example, when a Zener diode ZD having a Zener voltage of 12 V is used, the resistance value R1 is set to 10 kΩ and the resistance value R2 is set to 70 kΩ.

抵抗値R2は、帯電バイアスの生成範囲内において、最大の帯電バイアス時に発生する帰還電圧が、アナログデジタル変換部54の最大入力値(例えば、3.3V)または最大入力値から所定のマージンを引いた値になるように設定される。これにより、帰還電圧の変動幅をアナログデジタル変換部54の電圧入力範囲であるアナログ入力のフルスケールに対応させることができる。 The resistance value R2 is such that the feedback voltage generated at the time of the maximum charging bias within the generation range of the charging bias subtracts a predetermined margin from the maximum input value (for example, 3.3V) or the maximum input value of the analog-to-digital converter 54. Is set to the value. As a result, the fluctuation range of the feedback voltage can be made to correspond to the full scale of the analog input, which is the voltage input range of the analog-to-digital converter 54.

このように、帯電電流検知部36は、帯電電流とブリーダ電流とを合わせた電流から帯電電流に対応する帰還電圧を生成するため、アナログデジタル変換部54は、アナログ入力のフルスケールを使用して帰還電圧をデジタル値に変換することができる。この結果、アナログデジタル変換部54から出力されるデジタル値で示される帰還電圧の精度を向上することができ、帯電バイアス生成部32による電圧の生成制御の精度を向上することができる。換言すれば、安価かつ省スペースな回路で帯電電流の検知精度を向上することができる。 In this way, the charge current detection unit 36 generates a feedback voltage corresponding to the charge current from the combined current of the charge current and the bleeder current, so that the analog-digital conversion unit 54 uses the full scale of the analog input. The feedback voltage can be converted to a digital value. As a result, the accuracy of the feedback voltage indicated by the digital value output from the analog-digital conversion unit 54 can be improved, and the accuracy of the voltage generation control by the charge bias generation unit 32 can be improved. In other words, it is possible to improve the detection accuracy of the charging current with an inexpensive and space-saving circuit.

図3は、図2の帯電電流検知部36の動作の例を示す説明図である。図3の左側は、画像形成装置100が画像を形成するときに帯電電流検知部36に流れる検知電流を示す。すなわち、図3の左側は、画像形成装置100が1枚の画像を印刷するときの動作を示す。ここで、検知電流は、帯電電流とブリーダ電流との和で示される。オフセット電流は、帯電バイアス生成部32が最小の帯電バイアスを生成するときに流れるブリーダ電流であり、ツェナーダイオードZDを降伏させる電流である。図では、見やすさを考慮して、オフセット電流の線をブリーダ電流よりも僅かに下に示している。図3の右側は、帯電電流検知部36が、検知電流に応じて生成する帰還電圧を示す。 FIG. 3 is an explanatory diagram showing an example of the operation of the charge current detection unit 36 of FIG. The left side of FIG. 3 shows the detection current flowing through the charge current detection unit 36 when the image forming apparatus 100 forms an image. That is, the left side of FIG. 3 shows the operation when the image forming apparatus 100 prints one image. Here, the detection current is indicated by the sum of the charging current and the bleeder current. The offset current is a bleeder current that flows when the charge bias generator 32 generates the minimum charge bias, and is a current that yields the Zener diode ZD. In the figure, the offset current line is shown slightly below the bleeder current for readability. The right side of FIG. 3 shows the feedback voltage generated by the charge current detection unit 36 according to the detection current.

図3の左側において、印刷動作の開始により帯電バイアス生成部32が所定の帯電バイアス(−400〜−1000Vのいずれか)を生成し、帯電ローラ12を介して感光体10が帯電(放電)されると、帯電電流が流れる。例えば、帯電電流は、感光体10が1回転し、感光体10の全面が帯電される期間に流れる。帯電バイアス生成部32が印刷動作のために所定の帯電バイアスを生成している間、ブリーダ電流は常に流れる。このため、感光体10を帯電するために帯電電流が流れている期間、検知電流は、帯電電流とブリーダ電流との和になり、最大値を示す。一方、感光体10の帯電が完了し、帯電電流が流れない期間、検知電流は、ブリーダ電流のみになる。 On the left side of FIG. 3, when the printing operation is started, the charge bias generation unit 32 generates a predetermined charge bias (any of −400 to −1000 V), and the photoconductor 10 is charged (discharged) via the charging roller 12. Then, a charging current flows. For example, the charging current flows during a period in which the photoconductor 10 makes one rotation and the entire surface of the photoconductor 10 is charged. The bleeder current always flows while the charge bias generator 32 generates a predetermined charge bias for the printing operation. Therefore, during the period in which the charging current is flowing to charge the photoconductor 10, the detection current is the sum of the charging current and the bleeder current, and shows the maximum value. On the other hand, during the period when the photoconductor 10 is completely charged and the charging current does not flow, the detection current is only the bleeder current.

図3の右側において、図2で説明したように、ツェナーダイオードZDと抵抗R1との作用により、抵抗R2には、抵抗R1を流れる電流がオフセット電流より低いときに電流は流れず、抵抗R1を流れる電流がオフセット電流以上のときに電流が流れる。このため、帰還電圧は、抵抗R1を流れる電流がオフセット電流以上になったとき、帯電電流に相当する電流が抵抗R2に流れることにより生成される。これにより、アナログデジタル変換部54のアナログ入力のフルスケールを帰還電圧の変換に使用することができる。したがって、ブリーダ電流を含めた電流を抵抗R2に流すことにより生成される帰還電圧に比べて、帰還電圧の分解能が向上し、帯電電流を精度よく検知することが可能となる。図3でのアナログデジタル変換部54の最小分解能の値は式(1)で示される。
最小分解能=(検知電流の最大値−オフセット電流)/(フルスケール値+1)‥(1)
ここで、検知電流の最大値およびオフセット電流の単位は"μA"である。フルスケール値は、2の(分解能ビット数)乗から1を引いた値であり、例えば、アナログデジタル変換部54の分解能ビット数が8ビットの場合、フルスケール値は、255である。
On the right side of FIG. 3, as described with reference to FIG. 2, due to the action of the Zener diode ZD and the resistor R1, no current flows through the resistor R2 when the current flowing through the resistor R1 is lower than the offset current, and the resistor R1 is pressed. The current flows when the flowing current is equal to or greater than the offset current. Therefore, the feedback voltage is generated by the current corresponding to the charging current flowing through the resistor R2 when the current flowing through the resistor R1 becomes equal to or greater than the offset current. As a result, the full scale of the analog input of the analog-to-digital conversion unit 54 can be used for the conversion of the feedback voltage. Therefore, the resolution of the feedback voltage is improved as compared with the feedback voltage generated by passing a current including the bleeder current through the resistor R2, and the charging current can be detected with high accuracy. The value of the minimum resolution of the analog-to-digital conversion unit 54 in FIG. 3 is represented by the equation (1).
Minimum resolution = (maximum value of detected current-offset current) / (full scale value + 1) ... (1)
Here, the unit of the maximum value of the detected current and the offset current is "μA". The full-scale value is a value obtained by subtracting 1 from 2 (the number of resolution bits), and for example, when the number of resolution bits of the analog-digital conversion unit 54 is 8 bits, the full-scale value is 255.

図4は、図1の画像形成装置100が、画像の形成速度が異なる2つの画像形成モードを有する場合の帯電電流検知部36の動作の例を示す説明図である。図3と同じ要素については、詳細な説明は省略する。 FIG. 4 is an explanatory diagram showing an example of the operation of the charge current detection unit 36 when the image forming apparatus 100 of FIG. 1 has two image forming modes having different image forming speeds. Detailed description of the same elements as in FIG. 3 will be omitted.

例えば、帯電バイアス生成部32は、印刷速度が速い高速モードでは、−1000Vの電圧を生成し、印刷速度が遅い低速モードでは、−500Vの電圧を生成する。このため、高速モードでの帯電電流は、低速モードでの帯電電流より大きくなり、高速モードでのブリーダ電流は、低速モードでのブリーダ電流より大きくなる。画像形成装置100が、印刷速度が異なる複数の画像形成モードを有する場合、ツェナーダイオードZDを降伏させるオフセット電流は、ブリーダ電流が最も低いモードのブリーダ電流に合わせて設定される。換言すれば、最も低いブリーダ電流に合わせて、ツェナーダイオードZDのツェナー電圧(降伏電圧)と抵抗値R1、R2とが設定される。なお、図4においても、見やすさを考慮して、オフセット電流の線を低速モードでのブリーダ電流よりも下に示している。 For example, the charge bias generation unit 32 generates a voltage of −1000 V in the high-speed mode in which the printing speed is high, and generates a voltage of −500 V in the low-speed mode in which the printing speed is slow. Therefore, the charging current in the high-speed mode is larger than the charging current in the low-speed mode, and the bleeder current in the high-speed mode is larger than the bleeder current in the low-speed mode. When the image forming apparatus 100 has a plurality of image forming modes having different printing speeds, the offset current for yielding the Zener diode ZD is set according to the bleeding current in the mode in which the bleeding current is the lowest. In other words, the Zener voltage (yield voltage) of the Zener diode ZD and the resistance values R1 and R2 are set according to the lowest bleeder current. Also in FIG. 4, the line of the offset current is shown below the bleeder current in the low speed mode in consideration of legibility.

これにより、帯電電流およびブリーダ電流が互いに異なる複数の動作モードを有する画像形成装置においても、オフセットを設定しない場合に比べて、帰還電圧の分解能を向上することができる。この結果、ブリーダ電流を含む電流に対応する帰還電圧を生成する場合に比べて、帯電バイアス生成部32による電圧の生成精度を向上することができる。 As a result, even in an image forming apparatus having a plurality of operation modes in which the charging current and the bleeder current are different from each other, the resolution of the feedback voltage can be improved as compared with the case where the offset is not set. As a result, the accuracy of voltage generation by the charge bias generation unit 32 can be improved as compared with the case where the feedback voltage corresponding to the current including the bleeder current is generated.

図5は、他の画像形成装置102において、帯電ローラ12を帯電させるハードウェアの構成を示すブロック図(比較例)である。図2と同様の要素については、同じ符号を付し、詳細な説明は省略する。画像形成装置102は、高圧電源30が帯電電流検知部36の変わりに帯電電流検知部37を有することを除き、図1および図2に示した画像形成装置100と同様である。 FIG. 5 is a block diagram (comparative example) showing a configuration of hardware for charging the charging roller 12 in another image forming apparatus 102. The same elements as those in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted. The image forming apparatus 102 is the same as the image forming apparatus 100 shown in FIGS. 1 and 2 except that the high voltage power supply 30 has the charging current detecting unit 37 instead of the charging current detecting unit 36.

帯電電流検知部37は、感光体10から帯電ローラ12を介して帯電バイアス生成部32へ流れる帯電電流と、ブリーダ抵抗34から帯電バイアス生成部32へ流れるブリーダ電流とを合わせた電流を検知する。そして、帯電電流検知部37は、検知した電流を帯電電流帰還信号(帰還電圧)に変換して、制御部50に出力する。 The charge current detection unit 37 detects a combined current of the charge current flowing from the photoconductor 10 to the charge bias generation unit 32 via the charge roller 12 and the bleeder current flowing from the bleeder resistor 34 to the charge bias generation unit 32. Then, the charge current detection unit 37 converts the detected current into a charge current feedback signal (feedback voltage) and outputs the detected current to the control unit 50.

帯電電流検知部37は、帯電バイアス生成部32の電流出力ノードIOUTと接地線との間に並列に接続された抵抗R3およびキャパシタCを有する。電流出力ノードIOUTは、アナログデジタル変換部54の入力に接続される。アナログデジタル変換部54の入力には、電流出力ノードIOUTから出力される帯電電流とブリーダ電流とを合わせた電流が抵抗R3を流れることで発生する電圧VR3が帰還電圧として供給される。 The charge current detection unit 37 has a resistor R3 and a capacitor C connected in parallel between the current output node IOUT of the charge bias generation unit 32 and the ground wire. The current output node IOUT is connected to the input of the analog-to-digital converter 54. To the input of the analog-to-digital conversion unit 54, a voltage VR3 generated by flowing a current including a charging current and a bleeder current output from the current output node IOUT through the resistor R3 is supplied as a feedback voltage.

アナログデジタル変換部54は、帯電電流とブリーダ電流とを合わせた電流に対応する帰還電圧VR3をデジタル値に変換して電源制御部52に出力する。このため、電源制御部52は、アナログデジタル変換部54からのデジタル値のうち、帯電電流に対応するデジタル値について演算し、高圧電源30に出力する制御信号のPWM信号値に反映する処理を行う。 The analog-digital conversion unit 54 converts the feedback voltage VR3 corresponding to the combined current of the charging current and the bleeder current into a digital value and outputs it to the power supply control unit 52. Therefore, the power supply control unit 52 calculates the digital value corresponding to the charging current among the digital values from the analog-to-digital conversion unit 54, and performs a process of reflecting the digital value in the PWM signal value of the control signal output to the high-voltage power supply 30. ..

図6は、図5の帯電電流検知部37の動作の例を示す説明図である。図3と同じ動作については、詳細な説明は省略する。図6の左側は、画像形成装置102が画像を形成するときに帯電電流検知部37に流れる検知電流を示す。図6の左側は、オフセット電流が設定されていないことを除き、図3の左側と同様である。図6の右側は、帯電電流検知部37が、検知電流に応じて生成する帰還電圧を示す。 FIG. 6 is an explanatory diagram showing an example of the operation of the charge current detection unit 37 of FIG. A detailed description of the same operation as in FIG. 3 will be omitted. The left side of FIG. 6 shows the detection current flowing through the charge current detection unit 37 when the image forming apparatus 102 forms an image. The left side of FIG. 6 is the same as the left side of FIG. 3 except that the offset current is not set. The right side of FIG. 6 shows the feedback voltage generated by the charge current detection unit 37 according to the detection current.

図5に示した帯電電流検知部37は、帯電電流とブリーダ電流とを合わせた電流に対応する帰還電圧を生成し、アナログデジタル変換部54は、帰還電圧をデジタル値に変換して電源制御部52に出力する。例えば、帰還電圧の低い側は、ブリーダ電流による検知電圧に対応し、帰還電圧の高い側は、帯電電流による検知電圧に対応する。このため、アナログデジタル変換部54による帯電電流の実質的な分解能は、図3の右側に示す分解能に比べて低くなる。なお、図5のアナログデジタル変換部54の最小分解能の値は式(2)で示される。
最小分解能=(検知電流の最大値)/(フルスケール値+1)‥(2)
検知電流の最大値の単位は"μA"である。
The charge current detection unit 37 shown in FIG. 5 generates a feedback voltage corresponding to the combined current of the charge current and the bleeder current, and the analog-digital conversion unit 54 converts the feedback voltage into a digital value and power control unit. Output to 52. For example, the side with a low feedback voltage corresponds to the detection voltage due to the bleeder current, and the side with a high feedback voltage corresponds to the detection voltage due to the charging current. Therefore, the substantial resolution of the charging current by the analog-digital conversion unit 54 is lower than the resolution shown on the right side of FIG. The value of the minimum resolution of the analog-to-digital conversion unit 54 in FIG. 5 is represented by the equation (2).
Minimum resolution = (maximum value of detected current) / (full scale value + 1) ... (2)
The unit of the maximum value of the detected current is "μA".

以上、この実施形態では、帯電電流検知部36によりブリーダ電流の成分を取り除き、帯電電流に対応する帰還電圧を生成することで、アナログデジタル変換部54は、アナログ入力のフルスケールを帰還電圧の変換に使用することができる。この結果、デジタル値で示される帰還電圧の精度を向上することができ、帯電バイアスの生成誤差を小さくするためのブリーダ抵抗34が高圧電源30に含まれる場合にも、帯電バイアス生成部32による電圧の生成精度を向上することができる。 As described above, in this embodiment, the charge current detection unit 36 removes the bleeder current component and generates a feedback voltage corresponding to the charge current, so that the analog-digital conversion unit 54 converts the full scale of the analog input into the feedback voltage. Can be used for. As a result, the accuracy of the feedback voltage indicated by the digital value can be improved, and even when the bleeder resistor 34 for reducing the generation error of the charging bias is included in the high-voltage power supply 30, the voltage generated by the charging bias generating unit 32 It is possible to improve the generation accuracy of.

帯電電流検知部36による帯電電流の抽出を、ツェナーダイオードZDを利用して行うことで、簡易な回路により帯電電流検知部36を構成することができる。換言すれば、安価かつ省スペースな回路で帯電電流の検知精度を向上させることができる。 By extracting the charging current by the charging current detecting unit 36 using the Zener diode ZD, the charging current detecting unit 36 can be configured by a simple circuit. In other words, it is possible to improve the detection accuracy of the charging current with an inexpensive and space-saving circuit.

例えば、抵抗値R1は、ブリーダ電流のみが流れるときに、カソード電圧がツェナーダイオードZDの降伏電圧であるツェナー電圧未満になり、ブリーダ電流と帯電電流とを合わせた電流が流れるときにカソード電圧がツェナー電圧以上になるように設定される。これにより、抵抗R2に、帯電電流の成分のみを流すことができ、アナログデジタル変換部54の入力であるツェナーダイオードZDのアノードに帯電電流に応じた電圧を生成することができる。 For example, the resistance value R1 is such that the cathode voltage becomes less than the Zener voltage, which is the breakdown voltage of the Zener diode ZD, when only the bleeder current flows, and the cathode voltage becomes the Zener voltage when the combined current of the bleeder current and the charging current flows. It is set to exceed the voltage. As a result, only the component of the charging current can flow through the resistor R2, and a voltage corresponding to the charging current can be generated at the anode of the Zener diode ZD which is the input of the analog-digital conversion unit 54.

例えば、抵抗値R2は、帯電バイアスの生成範囲内において、最大の帯電バイアス時に発生する帰還電圧が、アナログデジタル変換部54の最大入力値(例えば、3.3V)または最大入力値から所定のマージンを引いた値になるように設定される。これにより、帰還電圧の変動幅をアナログデジタル変換部54のアナログ入力のフルスケールに対応させることができる。 For example, the resistance value R2 is such that the feedback voltage generated at the time of the maximum charging bias within the generation range of the charging bias has a predetermined margin from the maximum input value (for example, 3.3V) or the maximum input value of the analog-to-digital converter 54. It is set to be the value obtained by subtracting. As a result, the fluctuation range of the feedback voltage can be made to correspond to the full scale of the analog input of the analog-to-digital conversion unit 54.

この結果、アナログデジタル変換部54から出力されるデジタル値で示される帰還電圧の精度を向上することができ、帯電バイアス生成部32による電圧の生成制御の精度を向上することができる。 As a result, the accuracy of the feedback voltage indicated by the digital value output from the analog-digital conversion unit 54 can be improved, and the accuracy of the voltage generation control by the charge bias generation unit 32 can be improved.

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。 Although the present invention has been described above based on each embodiment, the present invention is not limited to the requirements shown in the above embodiments. With respect to these points, the gist of the present invention can be changed without impairing it, and can be appropriately determined according to the application form thereof.

10 感光体
12 帯電ローラ
14 露光部
16 現像部
18 転写ローラ
20 中間転写ベルト
22 除電部
24 クリーニングブレード
30 高圧電源
32 帯電バイアス生成部
34 ブリーダ抵抗
36、37 帯電電流検知部
40 高圧電源
50 制御部
52 電源制御部
54 アナログデジタル変換部
100、102 画像形成装置
C キャパシタ
R1、R2、R3 抵抗
ZD ツェナーダイオード
10 Photoreceptor 12 Charging roller 14 Exposure unit 16 Developing unit 18 Transfer roller 20 Intermediate transfer belt 22 Static elimination unit 24 Cleaning blade 30 High-voltage power supply 32 Charging bias generator 34 Breeder resistor 36, 37 Charging current detector 40 High-voltage power supply 50 Control unit 52 Power control unit 54 Analog-to-digital converter 100, 102 Image forming device C Capacitor R1, R2, R3 Resistor ZD Zener diode

特開平9−218567号公報Japanese Unexamined Patent Publication No. 9-218567

Claims (5)

負荷に供給する電圧を生成する電圧生成部と、
前記電圧生成部に供給する内部電流を生成する内部抵抗部と、
前記電圧生成部が生成する電圧に応じて前記負荷から前記電圧生成部へ流れる負荷電流と前記内部電流とを合わせた電流から前記負荷電流に対応する帰還電圧を生成する電流検知部と、
前記帰還電圧をデジタル値に変換するアナログデジタル変換部を含み、変換された前記デジタル値に基づいて前記電圧生成部を制御する制御信号を生成する制御部と、を有する電源装置。
A voltage generator that generates the voltage to be supplied to the load,
An internal resistance unit that generates an internal current to be supplied to the voltage generation unit, and an internal resistance unit.
A current detection unit that generates a feedback voltage corresponding to the load current from a total current of the load current flowing from the load to the voltage generation unit and the internal current according to the voltage generated by the voltage generation unit.
A power supply device including an analog-digital conversion unit that converts the feedback voltage into a digital value, and a control unit that generates a control signal that controls the voltage generation unit based on the converted digital value.
前記電流検知部は、
カソードが前記電圧生成部の電流出力ノードに接続され、アノードが前記アナログデジタル変換部の入力に接続されたツェナーダイオードと、
前記カソードと接地線との間に接続された第1の抵抗と、
前記アノードと前記接地線との間に接続された第2の抵抗と、を有する請求項1に記載の電源装置。
The current detector
A Zener diode whose cathode is connected to the current output node of the voltage generator and whose anode is connected to the input of the analog-to-digital converter.
A first resistor connected between the cathode and the ground wire,
The power supply device according to claim 1, further comprising a second resistor connected between the anode and the ground wire.
前記第1の抵抗は、前記負荷に供給するために前記電圧生成部が生成する最小の電圧時に該第1の抵抗に流れる電流により前記カソードに生じる電圧をツェナー電圧以上とする抵抗値に設定され、
前記第2の抵抗は、該第2の抵抗に最大の前記負荷電流に対応する電流が流れたときに前記アノードの電圧を、前記アナログデジタル変換部の最大入力電圧以下にし、かつ、最大のデジタル値に変換される抵抗値に設定される、請求項2に記載の電源装置。
The first resistor is set to a resistance value such that the voltage generated at the cathode by the current flowing through the first resistor at the minimum voltage generated by the voltage generator to supply the load is equal to or higher than the Zener voltage. ,
The second resistor makes the voltage of the anode equal to or lower than the maximum input voltage of the analog-to-digital converter when a current corresponding to the maximum load current flows through the second resistor, and also causes the maximum digital. The power supply according to claim 2, which is set to a resistance value to be converted into a value.
像担持体と、
前記像担持体を帯電する帯電部材と、
前記帯電部材に印加する電圧を生成する電圧生成部と、
前記電圧生成部に供給する内部電流を生成する内部抵抗部と、
前記電圧生成部が生成する電圧に応じて前記像担持体から前記電圧生成部へ流れる帯電電流と前記内部電流とを合わせた電流から前記帯電電流に対応する帰還電圧を生成する電流検知部と、
前記帰還電圧をデジタル値に変換するアナログデジタル変換部を含み、変換された前記デジタル値に基づいて前記電圧生成部を制御する制御信号を生成する制御部と、を有する画像形成装置。
Image carrier and
A charging member that charges the image carrier and
A voltage generating unit that generates a voltage applied to the charging member,
An internal resistance unit that generates an internal current to be supplied to the voltage generation unit,
A current detection unit that generates a feedback voltage corresponding to the charging current from a total of the charging current flowing from the image carrier to the voltage generating unit and the internal current according to the voltage generated by the voltage generating unit.
An image forming apparatus including an analog-digital conversion unit that converts the feedback voltage into a digital value, and a control unit that generates a control signal that controls the voltage generation unit based on the converted digital value.
前記電流検知部は、前記アナログデジタル変換部の電圧入力範囲に合わせた範囲の前記帰還電圧を生成する、請求項4に記載の画像形成装置。 The image forming apparatus according to claim 4, wherein the current detection unit generates the feedback voltage in a range matched to the voltage input range of the analog-to-digital conversion unit.
JP2019163257A 2019-09-06 2019-09-06 Power supply and image forming device Active JP7310464B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019163257A JP7310464B2 (en) 2019-09-06 2019-09-06 Power supply and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019163257A JP7310464B2 (en) 2019-09-06 2019-09-06 Power supply and image forming device

Publications (2)

Publication Number Publication Date
JP2021043259A true JP2021043259A (en) 2021-03-18
JP7310464B2 JP7310464B2 (en) 2023-07-19

Family

ID=74863985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019163257A Active JP7310464B2 (en) 2019-09-06 2019-09-06 Power supply and image forming device

Country Status (1)

Country Link
JP (1) JP7310464B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05209901A (en) * 1992-01-30 1993-08-20 Tamura Seisakusho Co Ltd Output current monitor circuit
JPH0629394U (en) * 1992-09-10 1994-04-15 新電元工業株式会社 Switching power supply circuit
JP3076975U (en) * 2000-10-12 2001-04-27 船井電機株式会社 High voltage generation circuit of toner type printing device
JP2019086531A (en) * 2017-11-01 2019-06-06 株式会社リコー Image forming apparatus, image forming method, and program

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5209901B2 (en) 2007-05-29 2013-06-12 旭化成イーマテリアルズ株式会社 Transfer apparatus and transfer method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05209901A (en) * 1992-01-30 1993-08-20 Tamura Seisakusho Co Ltd Output current monitor circuit
JPH0629394U (en) * 1992-09-10 1994-04-15 新電元工業株式会社 Switching power supply circuit
JP3076975U (en) * 2000-10-12 2001-04-27 船井電機株式会社 High voltage generation circuit of toner type printing device
JP2019086531A (en) * 2017-11-01 2019-06-06 株式会社リコー Image forming apparatus, image forming method, and program

Also Published As

Publication number Publication date
JP7310464B2 (en) 2023-07-19

Similar Documents

Publication Publication Date Title
JP5862203B2 (en) Image forming apparatus
US7865097B2 (en) Image forming apparatus and control method
US7483644B2 (en) Image forming apparatus and high voltage power thereof
US20170227887A1 (en) Image forming apparatus
JP5573566B2 (en) Image forming apparatus
JP2009229577A (en) Image forming apparatus
JP5533461B2 (en) Image forming apparatus
JP5521921B2 (en) Image forming apparatus
JP2010074956A (en) Power supply apparatus and image forming apparatus
JP5806861B2 (en) Power supply device, image forming apparatus, and piezoelectric transformer control method
JPH0348509B2 (en)
JP7310464B2 (en) Power supply and image forming device
JP6965599B2 (en) Image forming device
US6731892B2 (en) Image forming apparatus having high-voltage power supply
JP4099972B2 (en) Power supply apparatus and output control method
JP5864143B2 (en) Piezoelectric transformer drive device, power supply device, and image forming apparatus
JP2013156514A (en) Image forming apparatus
JP2022014397A (en) Image forming apparatus
JP3777972B2 (en) Power supply
JPH09218567A (en) High voltage power unit for image forming device
JP2023137443A (en) Image forming apparatus
JP5690664B2 (en) Power supply device and image forming apparatus
JP6100128B2 (en) Output detection device, power supply device, and image forming apparatus
JP2016126213A (en) Power source device and image forming apparatus
JP5740872B2 (en) AC high voltage power supply device, charging device, developing device, and image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220721

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230619

R151 Written notification of patent or utility model registration

Ref document number: 7310464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151