JP2021039199A - 画像処理コントローラ、当該画像処理コントローラを備えた画像形成装置及びプログラム - Google Patents

Abstract

【課題】４色を超える色数の画像データを用いて多色印刷を行う場合において、すべての色の画像データに対してプリント画像処理を実行でき、かつ、ドラム間遅延メモリに必要なメモリ容量を抑制できるようにする。【解決手段】複数の画像処理チップを搭載した画像処理コントローラにおいて、自チップにて処理する先頭の色版から適切な印刷タイミングで動作できるように、副走査同期信号の信号線を各画像処理チップに接続する。そして、先頭の色版からのドラム間距離に相当するドラム間遅延メモリを割り当てる。【選択図】図１０

Description

本発明は、プロセスカラーの他に少なくとも１色以上の特殊色を用いて印刷することが可能な画像形成装置に関する。

デジタル印刷技術は、オンデマンド印刷市場や少部数の文書印刷市場において、近年利用価値を高めている。特に、電子写真技術を用いたフルカラー印刷は、生産性や印刷コスト、メンテナンスの容易性などの面で他の印刷技術より優位であり、市場を広めている。そのような状況の中、プロセスカラーと呼ばれるＣＭＹＫの基本４色に加え、この基本４色では表現が困難または不可能な特殊色のトナーを用いて画像形成を行う多色印刷技術が検討されている。特殊色トナーとしては、例えば、特定ユーザ専用のコーポレートカラートナー、印刷画像に光沢を与えるクリアトナー、加飾用の白トナーや金・銀トナーが挙げられる。特許文献１には、プロセスカラーの画像形成ユニットとは別に、特殊色用の画像形成ユニットを増設可能にすることで、特殊色を含む多色印刷を実現する技術が開示されている。

特開２００７−２８６０９６号公報

フルカラー印刷可能な画像形成装置は、その内部に画像処理チップが組み込まれた画像処理コントローラによって、色版毎の画像データに対して印刷用の各種画像処理（以下、「プリント画像処理」と呼ぶ）を行なう。そして、いわゆるタンデム方式の画像形成装置の場合、その画像処理コントローラは、複数の感光ドラム間の位置関係に起因する画像データの出力タイミングを調整するためのメモリ（「ドラム間遅延メモリ」と呼ばれる。）を有している。

上述の特許文献１に技術の場合、増設される特殊色用の画像形成ユニットは、特殊色の画像データを格納するための画像メモリを有するだけで、当該画像データに対しプリント画像処理を行うための回路を持たない。よって、特殊色を含む多色印刷時においては、プロセスカラーの画像データと同様のプリント画像処理を、特殊色の画像データに対し実行することができない。そうなると、特殊色の画像データに対しては十分なプリント画像処理ができないことから、印刷用途が限定的になってしまう。

また、４色を超える色数の画像データそれぞれの画像形成ユニットへの出力タイミングを調整しようとすれば、最初に画像形成を行う感光ドラムの位置から、最後に画像形成を行う感光ドラムの位置までの距離が長くなる。そのため、画像処理コントローラは、より大きなメモリ容量を持つドラム間遅延メモリを搭載しなければいけなくなる。

本開示に係る画像処理コントローラは、４色を超える色数の画像データを用いて電子写真方式にて記録媒体上に画像形成を行うための画像処理コントローラであって、前記４色を超える色数の画像データのうち所定の色数の画像データを処理する第１画像処理チップと、前記４色を超える色数の画像データのうち前記所定の色数の画像データを除いた残りの色数の画像データを処理する第２画像処理チップと、タンデム方式の画像形成手段を構成する複数の感光ドラム間の位置関係に応じて画像データの出力タイミングを調整するためのバッファとしての機能を少なくとも有する、前記第１画像処理チップのための第１メモリ及び前記第２画像処理チップのための第２メモリと、を備え、各画像データの印刷タイミングを示す信号のうち、前記第１画像処理チップには前記所定の色数の画像データの印刷タイミングを示す信号の信号線、前記第２画像処理チップには前記残りの色数の画像データの印刷タイミングを示す信号の信号線がそれぞれ接続され、前記第１メモリには、前記所定の色数の画像データそれぞれに対応する感光ドラムのうち、最も早く画像形成を行う感光ドラムから、残りの各感光ドラムまでの距離に相当するメモリ容量がそれぞれ割り当てられ、前記第２メモリには、前記残りの色数の画像データそれぞれに対応する感光ドラムのうち、最も早く画像形成を行う感光ドラムから、残りの各感光ドラムまでの距離に相当するメモリ容量がそれぞれ割り当てられる、ことを特徴とする。

本開示の技術によれば、４色を超える色数の画像データを用いて多色印刷を行う場合において、すべての色の画像データに対してプリント画像処理を実行でき、かつ、ドラム間遅延メモリに必要なメモリ容量を抑制することが可能となる。

ＭＦＰのハードウェア構成の一例を示すブロック図 画像形成部の内部構成を示す図 メインコントローラの内部構成を示すブロック図 システム制御部の内部構成を示すブロック図 （ａ）及び（ｂ）は、リングバスを流れるパケットの構造を示す図 ＤＦＥインタフェースの内部構造を示す図 （ａ）はプリント処理部の内部構成を示す図、（ｂ）はプリンタ画像処理部の内部構成を示す図 実施形態１に係る、２つの画像処理チップとプリンタ部との間の信号線の接続概要を示す図 実施形態１に係る、メインコントローラにおける画像処理の大まかな流れを示すフローチャート （ａ）及び（ｂ）は、実施形態１に係る、ＲＡＭのメモリ割り当ての一例を示す図 ドラム間距離を説明する図 実施形態１に係る、ドラム間遅延制御の一例を示すタイミングチャート 実施形態２に係る、２つの画像処理チップとプリンタ部との間の信号線の接続概要を示す図 実施形態１に係る、メインコントローラにおける画像処理の大まかな流れを示すフローチャート （ａ）及び（ｂ）は、実施形態２に係る、ＲＡＭのメモリ割り当ての一例を示す図 実施形態２に係る、ドラム間遅延制御の一例を示すタイミングチャート

以下、本発明を実施するための形態について図面を用いて説明する。なお、以下の実施の形態は特許請求の範囲に係る発明を限定するものでなく、また実施の形態で説明されている特徴の組み合わせの全てが発明の解決手段に必須のものとは限らない。

［実施形態１］
＜ハードウェア構成＞
図１は、本実施形態に係る、画像形成装置としてのＭＦＰ（Multi Function Printer）のハードウェア構成の一例を示すブロック図である。ＭＦＰ１００は、スキャナ部１１０、メインコントローラ１２０、操作部１３０、プリンタ部１４０で構成される。

スキャナ部１１０は、原稿を光学的に読み取って画像データに変換する機能を有する。スキャナ部１１０は、原稿を搬送するベルト等からなる原稿搬送部１０２、原稿を光学的に読み取るためのレーザー光源やレンズ等からなる原稿読取部１０３、それらを制御するスキャナ制御部１０１から構成される。

プリンタ部１４０は、記録媒体（用紙）を搬送し、その上に画像データを可視画像として印刷する機能を有する。プリンタ部１４０は、電子写真方式にて画像データに対応したトナー像を用紙に形成する画像形成部１４２、形成されたトナー像を用紙に転写して定着させる転写定着部１４３、印刷後の用紙にソート等のフィニッシング処理を行って機外へ搬出する排紙部１４４、用紙を給紙する給紙部１４５、それらを制御するプリンタ制御部１４１から構成される。

メインコントローラ１２０は、スキャナ部１１０、プリンタ部１４０と電気的に接続され、さらにＬＡＮ、ＩＳＤＮ、インターネット／イントラネット等のネットワーク１５０と接続されている。ユーザがコピー機能を利用する場合、メインコントローラ１２０は、スキャナ部１１０を制御して原稿の画像データを取得し、プリンタ部１４０を制御して画像を用紙に印刷して出力する。また、スキャン機能を利用する場合、スキャナ部１１０を制御して原稿の画像データを取得してコードデータに変換し、ネットワーク１５０を介してホストＰＣ１６０等へ送信する。また、プリント機能を利用する場合、ホストＰＣ１６０やＤＦＥ（Digital Front End）１７０からネットワーク１５０を介して受信した印刷データ（コードデータ）を画像データに変換し、プリンタ部１４０を制御して画像を用紙に印刷して出力する。また、ＩＳＤＮ等からデータを受信してプリントするＦＡＸ受信機能やＩＳＤＮ等へスキャンしたデータを送信するＦＡＸ送信機能も有する。また、これら各機能における処理の実行指示をジョブと呼び、ＭＦＰ１００は各機能に対応するジョブに従って所定の処理を実行する。

操作部１３０は、ユーザが入力操作を行うためのユーザインタフェースであり、例えばタッチパネルや各種ボタンで構成される。

ＤＦＥ１７０は、例えばプリンタサーバである。ＤＦＥ１７０は、ネットワーク１５０を介して、メインコントローラ１２０と通信を行い、プリンタ部１４０における画像形成を制御する。ＤＦＥ１７０は、ネットワーク１５０を介してＰＣ１６０からＰＤＬ（Page Description Language）等の言語で構成される印刷ジョブを受信し、画像データに変換する。

＜画像形成部の詳細＞
図２は、画像形成部１４２の内部構成を示す図である。図２を用いて、電子写真方式における画像形成の動作を説明する。ここでは例として、ＣＭＹＫ４色のプロセスカラーに２色の特殊色を加えた計６色に対応可能な構成としている。

画像形成部１４２は、６つの感光ドラムを持ち、中間転写体を用いてフルカラー画像を形成することができる。シアン、マゼンタ、イエロー、ブラック（Ｃ、Ｍ、Ｙ、Ｋ）および特殊色（Ｓ₁、Ｓ₂）の各色の画像を形成する各プロセスユニットＰ（Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ、Ｐｅ、Ｐｆ）には、それぞれ感光ドラム１（１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ）が配置されている。各感光ドラムは矢印方向に回転自在となっている。各感光ドラム１（１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ）の周囲には、一次帯電手段のコロナ帯電器２（２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ）、露光装置３（３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ）、現像装置４（４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ）が順次配置されている。さらに、クリーナー６（６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ）が感光ドラム１の回転方向に沿って配設されている。プロセスユニットＰは、回動自在に支持された像担持体としての感光ドラム１を備えている。感光ドラム１は、中心に支軸を有し、この支軸を中心として矢印Ｒ１方向に回転駆動する。コロナ帯電器２は、感光ドラム１表面を所定の極性、電位に一様均一に帯電する。

露光装置３は、画像データに対応したレーザー光をＯＦＦ／ＯＮしながら走査して、照射された感光ドラム１に静電潜像を形成する。現像装置４は、現像領域の磁気ブラシによりトナーが静電潜像の露光部に付着して現像し、感光ドラム１上にトナー像を形成する。中間転写ユニット５は、中間転写ベルト５１及び転写ローラ５３（５３ａ、５３ｂ、５３ｃ、５３ｄ、５３ｅ、５３ｆ）、及び二次転写ローラ５６、５７、さらに中間転写ベルトクリーナー５５を有する。

感光ドラム１（１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ）上に形成された各色のトナー像は、一次転写部Ｎ１で順次中間転写ベルト５１上に転写され、ベルトの回転とともに二次転写部Ｎ２まで搬送される。また、カセット６より取り出された用紙は、搬送ローラに供給され、二次転写部Ｎ２において、上述のトナー像が用紙上に転写される。そして、定着手段７は、圧力、温度で加圧、加熱されることにより用紙上のトナーを定着し、フルカラー画像が形成される。なお、以上の感光ドラム１に作用する各プロセス手段は、プリンタ制御部１４１により制御される。

＜メインコントローラの詳細＞
図３は、メインコントローラ１２０の内部構成を示すブロック図である。画像処理コントローラとしてのメインコントローラ１２０は、２つの画像処理チップ２００、２０１、リングバス２０２、ＲＯＭ２９０、ＲＡＭ２７０、２７１、２９１、ＨＤＤ２９２、ＰＨＹ２９３、ＤＦＥインタフェース２９４で構成される。以下、各部について詳しく説明する。なお、本実施例において、画像処理チップ２００、２０１はそれぞれ独立した１チップのＬＳＩ（Large-Scale Integrated Circuit）とする。また、本実施形態では、画像処理チップ２００と２０１は、それぞれ最大４色に対応可能で、かつ、同一構成を有するものとする。以下、メインコントローラ１２０を構成する各部について説明する。

まず、画像処理チップ２００について説明する。画像処理チップ２００は、システム制御部２１０、リングバススイッチ２２０、プリント処理部２３０、ループバック処理部２４０、スキャン処理部２５０、ＲＡＭコントローラ２６０、リングバス外部インタフェース２８０で構成される。システム制御部２１０は、スキャナ部１１０におけるスキャン処理やプリンタ部１４０におけるプリント処理を制御する制御モジュールである。システム制御部２１０は、リングバス２０２にてリングバススイッチ２２０に接続されており、上記スキャン処理やプリント処理で用いる画像データの転送制御を、リングバススイッチ２２０を介して行う。さらに、システム制御部２１０は、ＰＨＹ２９３を介してのネットワーク１５０へのデータ送信やネットワーク１５０からのデータ受信、または操作部１３０への表示処理などシステム全体を統括制御する。

リングバススイッチ２２０は、メインコントローラ１２０内の各モジュールへ画像データを転送するためのリングバス２０２のスイッチ制御を行う。本実施形態では、メインコントローラ１２０内の各モジュールへ画像データを転送するためのバスが、リングバススイッチ２２０を介して、リング状に繋がっている。これにより、システム制御部２１０、プリント処理部２３０、ループバック処理部２４０、スキャン処理部２５０、リングバス外部インタフェース２８０の間で、画像データのやり取りが可能になっている。リングバススイッチ２２０の制御は、不図示のリングバススイッチ設定部で行われ、必要に応じてリングバス２０２上にある各モジュールの接続先を変更することができる。

プリント処理部２３０は、プリンタ部１４０での印刷処理に用いるプリントデータを得るための色空間変換処理、ハーフトーン処理といったプリント用画像処理を行う。プリント処理部２３０は、リングバススイッチ２２０から画像データを受け取り、画像データに上記プリント用画像処理を施して、処理後の画像データをプリンタ部１４０へ出力する。

ループバック処理部２４０は、プリント処理とスキャン処理のどちらでも利用する可能性がある編集系の画像処理を行う。ループバック処理部２４０は、システム制御部２１０からリングバス２０２を介して画像データを受け取って上記編集系の画像処理を施し、処理後の画像データを、リングバス２０２を介してシステム制御部２１０へ戻す。

スキャン処理部２５０は、スキャナ部１１０で取得した画像データに対し、シェーディング補正処理、フィルタ処理といったスキャナ用画像処理を行う。スキャン処理部２５０は、スキャナ部１１０から転送されてきた画像データにスキャナ用画像処理を施し、処理後の画像データをリングバススイッチ２２０へ転送する。リングバススイッチ２２０へ転送された画像データは、リングバス２０２を介してシステム制御部２１０へ転送される。

ＲＡＭコントローラ２６０は、プリント処理部２３０、ループバック処理部２４０、スキャン処理部２５０から受け取った画像データをＲＡＭ２７０へ書き込んだり、ＲＡＭ２７０へ書き込んだ画像データを読み出して転送する処理を行う。プリント処理部２３０、ループバック処理部２４０、スキャン処理部２５０は、それぞれが担当する画像処理を実行するためにＲＡＭ２７０を一時的な画像バッファとして利用する。

リングバス外部インタフェース２８０は、リングバススイッチ２２０を中心とした画像処理チップ２００と外部とを接続して、後述するパケットの入出力を行うインタフェースである。このリングバス外部インタフェース２８０を介して、画像処理チップ２００と画像処理チップ２０１との間でデータ転送が行われる。つまり本実施形態では、画像処理チップ２０１がリングバス外部インタフェース２８０を介して画像処理チップ２００と接続され、１個のリングバス２０２を形成している。

次に、画像処理チップ２０１について説明する。画像処理チップ２０１は、メインコントローラ１２０で特殊色データに対するプリント画像処理機能を実行するためのモジュールである。上述の通り本実施形態では、画像処理チップ２０１の構成と画像処理チップ２００の構成が同一である。すなわち、画像処理チップ２０１は、システム制御部２１１、リングバススイッチ２２１、プリント処理部２３１、ループバック処理部２４１、スキャン処理部２５１、ＲＡＭコントローラ２６１、リングバス外部インタフェース２８１で構成される。これら各部の機能は、画像処理チップ２００内の対応する各部の機能と同じである。このような構成を採用することで、画像処理チップ２００とは別に画像処理チップ２０１を設計する開発コストを抑えることができる。なお、本実施形態では、画像処理チップ２０１内のプリント処理部２３１、ループバック処理部２４１、スキャン処理部２５１の中で実際に拡張機能として使用されるのはプリント処理部２３１である。図３において、システム制御部２１１、ループバック処理部２４１、スキャン処理部２５１は網掛けで表記し、動作させる必要のないことを示している。

ＤＦＥインタフェース２９４は、ＤＦＥ１７０から印刷対象の画像データ（ＰＤＬデータ）を受信し、画像処理チップ２００、２０１で処理可能なパケットを生成する。生成されたパケットは、システム制御部２１０によりリングバス２０２を介してＲＡＭ２９１又はＨＤＤ２９２に格納される。なお、パケットとＤＦＥインタフェース２９４の詳細は後述する。

＜システム制御部の詳細＞
図４は、システム制御部２１０の内部構成を示すブロック図である。以下、システム制御部２１０を構成する各要素について説明する。なお、画像処理チップ２０１内のシステム制御部２１１も同様の構成である。

ＣＰＵ３１０は、システム全体を制御するプロセッサである。ＣＰＵ３１０は、ＲＡＭ２９１に展開されたＯＳや制御プログラムに従って、プリント処理やスキャン処理といったジョブ処理を統括的に制御する。

ＲＯＭコントローラ３２０は、システムのブートプラグラムを格納しているＲＯＭ２９０にアクセスするための制御モジュールである。ＭＦＰ１００の電源がＯＮされた時に、ＣＰＵ３１０はＲＯＭコントローラ３２０を介してＲＯＭ２９０にアクセスし、ＣＰＵ３１０がブートする。

ＲＡＭコントローラ３３０は、システムの制御プログラムや画像データが格納されるＲＡＭ２９１にアクセスするための制御モジュールである。ＲＡＭコントローラ３３０は、ＲＡＭ２９１の設定や制御を行うためのレジスタを備えており、このレジスタは、ＣＰＵ３１０からアクセス可能である。

操作部インタフェース３４０は、ユーザによる操作部１３０に対する操作指示の受付及び操作結果の表示の制御を行う。

ＨＤＤ２９２は、システムソフトウェアやアプリケーションプログラム、画像データ、各画像データに対応するページ情報やジョブ情報を格納する。ＨＤＤ２９２は、ＨＤＤコントローラ３６０を介してシステムバス３００に接続されており、ＣＰＵ３１０の指示に従ってデータの書き込みや読み出しを行う。

ＬＡＮコントローラ３７０はＰＨＹ２９３を介してネットワーク１５０に接続し、外部のホストコンピュータとの間で画像データなどの情報の入出力を行う。

画像圧縮部３５０はＲＡＭ２９１又はＨＤＤ２９２に格納される画像データをＪＰＥＧ等の圧縮フォーマットに圧縮処理する。また画像伸張部３５１はＪＰＥＧ等の圧縮フォーマットに圧縮された画像データを伸張処理する。レンダリング部３５２は、ネットワーク１５０からＬＡＮコントローラ３７０を経由して受信した画像データ（ＰＤＬデータ）を、プリンタ部１４０で取り扱い可能なビットマップデータに変換する。

リングバスインタフェース３０１は、システム制御部２１０内のシステムバス３００と、システム制御部２１０外のリングバススイッチ２２０を中心としたリングバス２０２とを接続するインタフェースである。リングバス２０２を流れるデータをパケットと呼び、リングバスインタフェース３０１は、ＲＡＭ２９１又はＨＤＤ２９２に格納されたパケットをリングバス２０２へ送信する。また、リングバス２０２から受信したパケットをＲＡＭ２９１又はＨＤＤ２９２に格納する。

パケットＤＭＡ部３８０は、リングバス２０２を介してループバック処理部２４０、スキャン処理部２５０又はＤＦＥインタフェース２９４が出力したパケットを受信し、ＲＡＭ２９１へパケットの書き込みを行う。さらに、パケットＤＭＡ部３８０は、リングバス２０２を介してＲＡＭ２９１からパケットの読み出し、プリント処理部２３０、２３１又はループバック処理部２４０へパケットを送信する。パケットＤＭＡ部３８０は後述するパケットのヘッダを書き換える機能を持ち、これによりパケットの転送先を制御する。また、パケットＤＭＡ部３８０は複数のＤＭＡ部を持つことで複数の画像処理モジュールに対するデータ転送を並列に実行することができる。

＜パケットの構造＞
図５の（ａ）及び（ｂ）は、リングバス２０２を流れるパケットの構造を示す図である。パケット６００は、ヘッダ部６１０とデータ部６２０とで構成される。図５（ａ）は、ヘッダ部６１０の内部構造を示し、パケットタイプ６０１、チップＩＤ６０２、ページＩＤ６０３、ジョブＩＤ６０４、パケットＹ座標６０５、パケットＸ座標６０６、パケットバイト長６０７、データバイト長６０８に分かれる。以下、ヘッダ部６１０を構成する各要素について説明する。

パケットタイプ６０１は、そのパケットが画像データかコマンドデータかを示す。パケットタイプ６０１が画像データを示す場合には、データ部６２０には画像データが格納されている。また、パケットタイプ６０１がコマンドデータを示す場合には、データ部６２０には各画像処理部の係数やモードなどを設定するための設定アドレスと設定値が格納されている。

チップＩＤ６０２は、パケットを送信するターゲットとなる処理部を識別するためのＩＤ（識別子）を示す。例えば、画像処理チップ２００のＩＤ“0”はプリント処理部２３０、ＩＤ“1”はループバック処理部２４０、ＩＤ“2”はスキャン処理部２５０、ＩＤ“3”は画像処理チップ２０１のプリント処理部２３１といった具合である。

ページＩＤ６０３はパケットの属するページ番号を示す。スキャンやプリントといった処理は複数ページ実施される場合があり、その場合の何ページ目に属するパケットかを示すものである。

ジョブＩＤ６０４は、パケットの属するジョブ番号を示している。例えば、プロセスカラーのみのプリントジョブのパケットには“ジョブ番号1”、特殊色を含む多色プリントジョブのパケットには“ジョブ番号2”といった具合にジョブ番号が付与され、各ジョブを識別することが可能になっている。

パケットＹ座標６０５は、データ部６２０に画像データが格納されている場合にその画像データがページ内のどのＹ座標に位置するかを示す。また、パケットＸ座標６０６は、データ部６２０に画像データが格納されている場合にその画像データがページ内のどのＸ座標に位置するかを示す。データ部６２０に格納される画像データは、ページ単位の画像データを所定の画素数（例えば、３２画素×３２画素）の矩形サイズに分割したものである。よって、パケットからページデータを再構築する場合に、これらＹ座標とＸ座標のデータが参照される。なお、この画像データは画像圧縮部３５０又は各画像処理部の内部に実装されている圧縮器によって圧縮されており、圧縮画像データとしてデータ部６２０に格納されている。

パケットバイト長６０７は、パケットのトータルバイト数を示し、データバイト長６０８はデータ部６２０のトータルバイト数を示す。

図５（ｂ）はデータ部６２０の内部構造を示し、画素データ６２１と属性データ６２２で構成される。画素データ６２１は、データ部６２０に含まれる３２×３２画素の矩形画像データの各画素値を示す。また、属性データ６２２は、パケットに含まれる３２×３２画素の矩形画像データにおける各画素の属性値を示す。例えば、８ビットからなる情報の属性データでは、ｂｉｔ０とｂｉｔ１の２ビットによって、オブジェクト属性を示す。オブジェクト属性は、イメージならば“00”、グラフィックならば“10”、ラインならば“01”、文字ならば“11”が格納される。次にｂｉｔ２は、下地属性を示し、オブジェクトが背景部のときに“1”が格納される。また、ｂｉｔ３は、高精細文字処理フラグを示し、オブジェクトが高精細文字のときに“1”が格納される。残りのｂｉｔ４からｂｉｔ７までの4ビットは情報を示さない空きビットであり、任意の情報を格納してもよい。

以上説明したようなパケットが、リングバス２０２上を流れる。各画像処理部はパケットを受信して解釈し、各パケットのチップＩＤに応じたパケットの転送や所定の画像処理ができる。

＜ＤＦＥの詳細＞
図６は、ＤＦＥインタフェース２９４の内部構成を示す図である。以下、ＤＦＥインタフェース２９４を構成する各要素について説明する。

画像入力部５０１は、ＤＦＥ１７０から送信されたＰＤＬデータを受信し、プロセスカラーであるＣ、Ｍ、Ｙ、Ｋや特殊色であるＳ₁、Ｓ₂の各色に分版されたラスタ順の画像データを生成する。

ラスタパケット変換部５０２は、画像入力部５０１から入力された各色版のラスタ画像データを３２画素×３２画素の矩形の画像データに変換する。パケット内の画像データは３２画素×３２画素の矩形単位であるため、後段のパケット送信のために矩形に変換している。

画像圧縮部５０３は、ラスタパケット変換部５０２から入力された画像データを圧縮し、後段のパケット入出力Ｉ／Ｆ５０４へ出力する。

パケット入出力Ｉ／Ｆ５０４は、ＤＦＥインタフェース２９４とリングバススイッチ２２０を中心としたリングバス２０２とのインタフェースである。パケット入出力Ｉ／Ｆ５０４は、パケット入力部５０５とパケット出力部５０６で構成される。

パケット出力部５０６は、画像圧縮部５０３から入力されたパケットを、リングバス２０２へ出力する。出力されたパケットは、システム制御部２１０内のパケットＤＭＡ部２８０によりＲＡＭ２９１に一旦格納された後、ＨＤＤコントローラ３６０によってＲＡＭ２９１からＨＤＤ２９２へ転送され、スプールされる。

パケット入力部５０５は、リングバス２０２を介してパケットを受信し、当該パケットのヘッダ内のチップＩＤを参照して、自身に割り振られたチップＩＤと同一かどうかをチェックする。受信したパケットのヘッダ内のチップＩＤが自身に割り振られたチップＩＤと異なる場合、自身で処理すべきパケットではないと判断して、パケット出力部５０６に当該パケットを転送する。このとき、ＤＦＥインタフェース２９４に対する画像データはＤＦＥ１７０からのみ入力されるため、自身で処理すべき画像データのパケットを受信することはない。

＜プリント処理部の詳細＞
図７（ａ）は、プリント処理部２３０の内部構成を示す図である。パケット入出力Ｉ／Ｆ４００は、プリント処理部２３０とリングバススイッチ２２０を接続するリングバス２０２とのインタフェースである。パケット入出力Ｉ／Ｆ４００は、パケット入力部４１０とパケット出力部４２０で構成される。

パケット入力部４１０は、リングバス２０２を介してパケットを受信し、当該パケットのヘッダ内のチップＩＤを参照して、自身に割り振られたチップＩＤと同一かどうかをチェックする。受信したパケットのヘッダ内のチップＩＤが自身に割り振られたチップＩＤと異なる場合、自身で処理すべきパケットではないと判断して、パケット出力部４２０にパケットを転送する。一方、受信したパケットのヘッダ内のチップＩＤが自身に割り振られたチップＩＤと同一である場合、パケットの画像データを画像伸張部４３０に転送し、プリント画像処理を実行する。

パケット出力部４２０は、パケット入力部４１０からの転送された他チップＩＤのパケットをリングバス２０２に転送する。

画像伸張部４３０は、パケット入出力Ｉ／Ｆ４００から受け取った圧縮画像データを伸張し、後段の画像処理を実施可能な状態に復元する。

パケットラスタ変換部４４０は、伸張された画像データを画像伸張部４３０から受信し、ラスタ画像データに変換する。前述したようにパケット内の画像データは３２画素×３２画素の矩形単位のデータである。電子写真方式の画像形成装置であれば、プリンタ部１４０内での印刷処理はラスタ順（ライン順）で行われるため、このパケットラスタ変換部４４０で画像データの画素の並びをラスタ順に変換している。

プリンタ画像処理部４５０は、ラスタ順に変換された画像データをパケットラスタ変換部４４０から受信し、プリンタ部１４０における印刷の前処理としての画像処理を画像データに対して行う。図７（ｂ）に、プリンタ画像処理部４５０の内部構造を示す。

色空間処理部４６０は、パケットラスタ変換部４４０から入力されたラスタ画像データに対し、プリンタ部１４０で使用するトナー色に合わせた色空間変換処理を実行する。この時、画素単位で属性データを参照し、属性データに応じたパラメータにて、Ｃ、Ｍ、Ｙ、Ｋ、Ｓ₁、Ｓ₂の各色版データの色空間変換を行う。

ハーフトーン処理部４７０は、色空間処理部４６０から入力された色空間変換済の各色版のラスタ画像データに対し、ハーフトーン処理を行う。ハーフトーン処理には、スクリーン処理や誤差拡散処理がある。スクリーン処理は、入力ラスタ画像データに対して所定のディザマトリクスを適用して、Ｎ値化する手法である。また、誤差拡散処理は、入力ラスタ画像データにおける注目画素の画素値を所定の閾値と比較することによりＮ値化し、その際の画素値と閾値との差分を、以降にＮ値化する周囲画素に対して拡散させる処理である。また、ハーフトーン処理部４７０は、画素単位で属性データを参照し、属性データに応じて、スクリーン処理や誤差拡散処理の選択が可能である。

ドラム間遅延制御部４８０は、ＲＡＭ２７０へ各色版のハーフトーン画像データの読み書き制御を行う。画像形成の際には、記録用紙の搬送に要する各色の感光ドラム１ａ〜１ｆの間隔に相当する時間の分だけ、各色版の印刷タイミングを調整する必要がある。そのため、ドラム間遅延制御部４８０は、ＲＡＭ２７０へ各色版のハーフトーン画像データをまず一時的にバッファする。そして、各色に対応する感光ドラム１ａ〜１ｆについてのドラム間距離に合わせた印刷タイミングを示すビデオ要求信号（以下、「ＶＲＥＱ信号」と表記）に同期して、１ページ分の画像データを色版毎に読み出して、プリンタ部１４０へ出力する。ここで、各色版のＶＲＥＱ信号の入力ならびに各色版の画像データの出力を行うインタフェースを、「チャネル」と呼び、以下「ｃｈ」と表記することとする。プリント処理部２３０内のプリンタ画像処理部４５０にあるドラム間遅延制御部４８０は、ＣＭＹＫ４色の画像データの処理を行うための４つのチャネル（ｃｈ０、ｃｈ１、ｃｈ２、ｃｈ３）を備える。

なお、本実施形態においては、画像処理チップ２００と画像処理チップ２０１とが同じ構成であることから、プリント処理部２３１内のプリンタ画像処理部４５１の構成も、プリンタ画像処理部４５０と同じ構成をとる。そのため、プリンタ画像処理部４５１は、プリンタ画像処理部４５０と同様に、色空間処理部４６１、ハーフトーン処理部４７１、ドラム間遅延制御部４８１を備える。そして、Ｓ₁及びＳ₂の特殊色の画像データの処理を行うドラム間遅延制御部４８１も、同じく４つのチャネル（ｃｈ０、ｃｈ１、ｃｈ２、ｃｈ３）を備える。

図８は、本実施形態に係る、画像処理チップ２００及び画像処理チップ２０１と、プリンタ部１４０との間の信号線の接続概要を示す図である。

記録媒体１１の先端が搬送経路上の特定位置を通過したことを不図示のセンサーが感知すると、副走査同期信号（以下ＴＯＰ信号）がプリンタ制御部１４１に対して送られる。ＴＯＰ信号を検知したプリンタ制御部１４１は、ドラム間距離および搬送速度に応じて、各感光ドラムに対応するＶＲＥＱ信号を生成し、コントローラ部１２０へ出力する。本実施形態では、ＣＭＹＫの各感光ドラム１ａ〜１ｄにそれぞれ対応する４つのＶＲＥＱ信号（ＶＲＥＱ＿０、ＶＲＥＱ＿１、ＶＲＥＱ＿２、ＶＲＥＱ＿３）の信号線が、画像処理チップ２００のプリント処理部２３０に接続される。Ｓ₁Ｓ₂の感光ドラム１ｅ及び１ｆにそれぞれ対応する２つのＶＲＥＱ信号（ＶＲＥＱ＿４とＶＲＥＱ＿５）の信号線が、画像処理チップ２０１のプリント処理部２３１に接続される。そして、画像処理チップ２０１のドラム間遅延制御部４８１における、画像データをプリンタ部１４０に出力する必要のないチャネル（ｃｈ２とｃｈ３）には、ＶＲＥＱ＿４がＶＲＥＱ選択回路（不図示）によって接続される。このような信号接続を行うことにより、ドラム間遅延制御部４８１は、４色分のＶＲＥＱ信号を受信した場合と同様の動作（ダミー動作）が可能となり、ドラム間遅延制御部４８１に複数の動作モードを用意する必要がなくなる。プリント処理部２３０およびプリント処理部２３１が出力する各色のプリントデータは、画像形成部１４２に転送され、順次印刷される。

＜メインコントローラにおける画像処理＞
図９は、本実施形態に係る、メインコントローラ１２０における画像処理の大まかな流れを示すフローチャートである。以下の各ステップのうち、ステップ９０１〜ステップ９０３はＤＦＥインタフェース２９４が実行し、ステップ９０４は画像処理チップ２００内のシステム制御部２１０が実行する。そして、ステップ９０５ａ及びステップ９０６ａは画像処理チップ２００内のプリント処理部２３０が実行し、ステップ９０５ｂ及びステップ９０６ｂは画像処理チップ２０１内のプリント処理部２３１が実行する。以下、図９のフローに沿って説明する。

ステップ９０１では、ＤＦＥインタフェース２９４に、プロセスカラーの基本４色（Ｃ、Ｍ、Ｙ、Ｋ）と特殊色２色（Ｓ１、Ｓ２）で表現されるカラー画像とその属性データを含むＰＤＬデータが、ＤＦＥ１７０より入力される。続くステップ９０２では、ＲＩＰ処理によってラスタ画像データが生成され、さらに、ＣＭＹＫのページのラスタ画像データと、Ｓ₁Ｓ₂のページのラスタ画像データとに分割される。すなわち、６色からなる１ページの画像データが、プロセスカラー（４色）からなるページの画像データと特殊色（２色）からなるページの画像データとに分割される。そして、ステップ９０３では、２種類のパケットが生成される。具体的には、プロセスカラーの画像データとその属性データ（以下、「Ｚ」と表記）とから「ＣＭＹＫ＋Ｚ」の１ページ分のパケットが生成され、さらに、特殊色２色の画像データとその属性データとから「Ｓ₁Ｓ₂＋Ｚ」の１ページ分のパケットが生成される。パケットについては図５で説明した通りである。生成された２種類のパケットは、リングバス２０２へ出力される。

ステップ９０４では、画像処理チップ２００内のシステム制御部２１０にて、ステップ９０３で生成された２種類のパケットのそれぞれをＨＤＤ２９２にスプールする処理が実行される。具体的には、システム制御部２１０のパケットＤＭＡ部３８０の書き込みを行うモジュール（ＷｒｉｔｅＤＭＡＣ）によって、ＤＦＥインタフェース２９４からリングバス２０２を介して入力されたパケットをＲＡＭ２９１に格納する。さらに、システム制御部２１０のＨＤＤコントローラ３６０により、ＲＡＭ２９１に格納されたパケットをＨＤＤ２９２へ格納する。

画像処理チップ２００内のプリント処理部２３０にて実行されるステップ９０５ａ及びステップ９０６ａと、画像処理チップ２０１内のプリント処理部２３１にて実行されるステップ９０５ｂ及びステップ９０６ｂとは、並列で処理される。このとき、プリント画像処理部２３０とプリント画像処理部２３１とでは、それぞれ異なる色の画像データに対して、異なる画像処理パラメータを適用したプリント画像処理が実行される。

まず、ステップ９０５ａでは、ＨＤＤ２９２から「ＣＭＹＫ＋Ｚ」の圧縮済みパケットが読み出され、プリント処理部２３０内の画像伸張部４０１にて伸張処理がなされた後、パケットラスタ変換部４０２にてラスタライズ処理が実行される。具体的には、まず、システム制御部２１０のＨＤＤコントローラ３６０が、ＨＤＤ２９２にスプールされた「ＣＭＹＫ＋Ｚ」のパケットを読み出し、ＲＡＭ２９１に展開する。そして、パケットＤＭＡ部３８０の読み出しを行うモジュール（ＲｅａｄＤＭＡＣ）によって、パケット転送先となるチップＩＤ６０２が“0”（プリント処理部２３０）に設定される。これにより、ＲＡＭ２９１に展開された「ＣＭＹＫ＋Ｚ」のパケットが読み出され、リングバス２０２を介して、画像処理チップ２００のプリント処理部２３０へ入力される。プリント処理部２３０に入力された「ＣＭＹＫ＋Ｚ」のパケットは、画像伸張部４０１でパケット毎に伸張され、矩形のラスタ画像データに変換される。さらに、パケットラスタ変換部４０２によって１ページのラスタ画像データに変換される。

そして、ステップ９０６ａでは、プリント処理部２３０内のプリンタ画像処理部４０３にて色空間変換処理、トナー載り量制限処理、ハーフトーン処理などの一連のプリント画像処理が実行される。こうして得られた、プロセスカラー（ＣＭＹＫ）のプリントデータはプリンタ部１４０に出力されて、本処理を終える。これは、プロセスカラーのみの通常のプリント画像処理と同様の処理である。

一方、ステップ９０５ｂでは、ＨＤＤ２９２から「Ｓ₁Ｓ₂＋Ｚ」の圧縮済みパケットが読み出され、プリント処理部２３１内の画像伸張部４０１にて伸張処理がなされた後、パケットラスタ変換部４０２にてラスタライズ処理が実行される。具体的には、まず、システム制御２１０のＨＤＤコントローラ３６０が、ＨＤＤ２９２にスプールされた「Ｓ₁Ｓ₂＋Ｚ」のパケットを読み出し、ＲＡＭ２９１に展開する。そして、パケットＤＭＡ部３８０のＲｅａｄＤＭＡＣによって、パケット転送先となるチップＩＤ６０２が“3”（プリント処理部２３１）に設定される。これにより、ＲＡＭ２９１に展開された「Ｓ₁Ｓ₂＋Ｚ」のパケットが読み出され、リングバス２０２を介して、画像処理チップ２０１のプリント処理部２３１へ入力される。このとき、「ＣＭＹＫ＋Ｚ」のパケット転送と「Ｓ₁Ｓ₂＋Ｚ」のパケット転送とで別々のＲｅａｄＤＭＡＣを使用することで、プリンタ制御部２３０及びプリンタ制御部２３１へのパケットの入力を同時に実行できる。プリント処理部２３１に入力された「Ｓ₁Ｓ₂＋Ｚ」のパケットは、画像伸張部４０１でパケット毎に伸張され、矩形のラスタ画像データに変換される。さらに、パケットラスタ変換部４０２によって１ページのラスタ画像データに変換される。

そして、ステップ９０６ｂでは、プリント処理部２３１内のプリンタ画像処理部４０３にて色空間変換処理、トナー載り量制限処理、ハーフトーン処理などの一連のプリント画像処理が実行される。こうして得られた、特殊色２色（Ｓ₁Ｓ₂）のプリントデータはプリンタ部１４０に出力されて、本処理を終える。

以上が、本実施形態に係る、メインコントローラにおける画像処理の大まかな内容である。メインコントローラ１２０のプリント処理部２３０からＣＭＹＫのプリントデータを、プリント処理部２３１からＳ₁Ｓ₂のプリントデータを、それぞれ受信したプリンタ部１４０は、１ページの印刷画像として印刷処理を実行することになる。

＜メモリ割り当て＞
続いて、本実施形態に係る、メインコントローラ１２０が有するＲＡＭ２７０／２７１のメモリ割り当てについて説明する。図１０（ａ）はＲＡＭ２７０のメモリ割り当ての一例を示し、同（ｂ）はＲＡＭ２７１のメモリ割り当ての一例を示す。

まず、画像処理チップ２００内のＲＡＭ２７０のメモリ割り当てについて説明する。ＲＡＭ２７０には、プリント処理部２３０用のバッファとして５１２ＭＢ、ループバック処理部２４０のワークメモリとして２５６ＭＢ、スキャン処理部２５０のワークメモリとして２５６ＭＢがそれぞれ割り当てられている。そして、図１０（ａ）に示すように、プリント処理部２３０用のバッファはさらに細分化される。具体的には、ｃｈ０用のメモリ領域は速度差吸収バッファとして、ｃｈ１〜ｃｈ３用のメモリ領域は、速度差吸収バッファ及びタイミング調整バッファとして機能する。ここで、速度差吸収バッファ＿ｃｈ０〜ｃｈ＿３のそれぞれは、画像データの書き込みと読み出しとの速度差を吸収するためのバッファである。また、タイミング調整バッファ＿ｃｈ１〜ｃｈ３は、感光ドラム１ａ〜１ｆの各ドラム間距離に応じて印刷タイミングの調整を行うためのバッファである。図１１は、図２に示した６つの感光ドラム１ａ〜１ｆについての、ドラム間距離を説明する図である。例えば、感光ドラム１ａと感光ドラム１ｂとの間隔を「ドラム間距離ａ-ｂ」といった具合に、各感光ドラムを示す添え字“ａ〜ｆ”を用いて表している。

一般的に、ＲＡＭからの読み出し速度は印刷速度に起因するためにほぼ一定であるが、ＲＡＭへの書き込みはリングバス２０２の帯域や画像伸長部４３０の処理性能によって変化する可能性がある。基本的には書き込み速度の方が読み出し速度よりも早くなるように設計し、極短時間の書き込み速度低下に対応するために小容量の速度差吸収バッファを割り当てている。一方、各ドラム間距離に対応するタイミング調整バッファには、プリント処理部２３０において最も早く出力を開始する感光ドラム１ａに対応するチャネル“ｃｈ０”からのドラム間距離に相当するメモリ量を割り当てている。このタイミング調整バッファは「ドラム間遅延メモリ」とも呼ばれ、例えばｃｈ１におけるドラム間距離に対応するタイミング調整バッファ＿ｃｈ１には、ドラム間距離ａ-ｂに相当するメモリ量が割り当てられる。ここで、主走査最大幅を13[inch]、ドラム間距離ａ-ｂを200[mm]、プリント画像処理部２３０がＲＡＭ２７０に読み書きする画像データ（ここでは解像度：1200dpi）１画素当たりの画像データ量を4[bpp］とする。この場合のタイミング調整バッファ＿ｃｈ１は、以下の式（１）で表される。
タイミング調整バッファ＿ｃｈ１
＝ 13[inch]*1200[dpi]*200[mm]/25.4[mm/inch]*1200[dpi]*4[bpp] ・・・式（１）
上記式（１）より、タイミング調整バッファ＿ｃｈ１は約70[MB]となる。

同様に、ｃｈ３におけるドラム間距離に対応する「タイミング調整バッファ＿ｃｈ３」には、以下の式（２）で求められる、ドラム間距離ａ-ｄに相当するメモリ量が割り当てられる。
タイミング調整バッファ＿ｃｈ３
＝ 13[inch]*1200[dpi]*600[mm]/25.4[mm/inch]*1200[dpi]*4[bpp] ・・・式（２）
上記式（２）より、タイミング調整バッファ＿ｃｈ３は約211[MB]となる。

上記式（１）及び（２）から、ドラム間遅延制御部２３０が最も早く画像データの出力を開始する感光ドラム１ａからの距離が長いほど、必要なメモリ量が多くなることがわかる。

次に、画像処理チップ２０１内のＲＡＭ２７１のメモリ割り当てについて説明する。ＲＡＭ２７１には、図１０（ｂ）に示す通り、プリント処理部２３１のバッファとして１２８ＭＢが割り当てられている。そして、前述したように、Ｓ₁に対応するビデオ要求信号ＶＲＥＱ＿４を、ドラム間遅延処理部４８１のｃｈ０に入力することから（図８を参照）、タイミング調整バッファ＿ｃｈ１には、ドラム間距離ｅ-ｆに対応するメモリ量が割り当てられる。また、本実施形態において、画像処理チップ２０１は、２種類の特殊色（Ｓ₁とＳ₂）の画像データのみをプリント部１４０へ出力するので、ドラム間遅延制御部４８１におけるｃｈ２とｃｈ３は、ダミー動作させるだけである。したがって、これら２つのチャネルに割り当てるメモリ量は最低限にすることができる。

＜ドラム間遅延制御＞
図１２は、本実施形態に係る、ドラム間遅延制御の一例を示すタイミングチャートである。横軸は時間を表しており、ドラム間遅延制御部４８０／４８１が、それぞれ担当する色の画像データをＴＯＰ信号とＶＲＥＱ信号に基づいて出力するタイミングを示している。

プリンタ制御部１４１は、センサーからのＴＯＰ信号を検知すると、感光ドラム１ａ〜１ｆに対応するＶＲＥＱ信号（ＶＲＥＱ＿０〜ＶＲＥＱ＿５）を生成し、コントローラ部１２０に出力する。ＶＲＥＱ＿０の出力タイミングは、ＴＯＰ信号が検知された位置から二次転写部Ｎ２の位置に記録媒体１１が到達するまでの時間と、感光ドラム１ａにて形成されたトナー像が中間転写体を介して二次転写部Ｎ２に到達するまでの時間とに基づいて決定する。一方、ＶＲＥＱ＿１〜ＶＲＥＱ＿５の出力タイミングは、中間転写体の搬送速度と、感光ドラム１間の距離とに基づいて決定する。本実施形態においては、プロセスカラーの感光ドラム（１ａ〜１ｄ）に対応する画像データの処理を画像処理チップ２００のプリント処理部２３０が担い、特殊色の感光ドラム（１ｅ及び１ｆ）に対応する画像データの処理を画像処理チップ２０１のプリント処理部２３１が担う。

本実施形態において、プリント処理部２３０のドラム間遅延制御部４８０は、ＶＲＥＱ＿０〜ＶＲＥＱ＿３を検知すると、ＲＡＭ２７０から各ＶＲＥＱ信号に対応する画像データを読み出し、プリンタ部１４０に出力する。例えば、“ｐａｇｅ１ａ”は、１回目のＴＯＰ信号に基づき生成されたＶＲＥＱ＿０に応答してドラム間遅延制御部４８０から出力された画像データを示している。同様に、“ｐａｇｅ１ｂ〜ｐａｇｅ１ｄ”は、１回目のＴＯＰ信号に基づき生成されたＶＲＥＱ＿１〜ＶＲＥＱ＿３に応答して出力された画像データをそれぞれ示している。また、ｐａｇｅ２ａ”は、２回目のＴＯＰ信号に基づき生成されたＶＲＥＱ＿０に応答してドラム間遅延制御部４８０が出力した画像データを示している。同様に、“ｐａｇｅ２ｂ〜ｐａｇｅ２ｄ”は、２回目のＴＯＰ信号に基づき生成されたＶＲＥＱ＿１〜ＶＲＥＱ＿３に応答して出力された画像データをそれぞれ示している。また、括弧書きのＶＲＥＱ＿４は、いずれもドラム間遅延制御部４８１のｃｈ２及びｃｈ３に接続されたＶＲＥＱ＿４を示している。そして、“ｐａｇａ１（ｄｕｍｍｙ）” 及び“ｐａｇａ２（ｄｕｍｍｙ）”は、ドラム間遅延制御部４８１がダミー動作によって出力した画像データを示している。前述のとおり、このダミー動作によって出力された画像データはプリンタ部１４０では用いられない。

以上のとおり本実施形態では、メインコントローラ１２０に搭載される２個の画像処理チップ２００／２０１内の各プリント処理部２３０／２３１にて、プロセスカラーと特殊色の画像データ各々に対するプリント画像処理を実行する。さらにＴＯＰ信号に基づき各色に対するＶＲＥＱ信号を生成するとともに、各画像処理チップにそれぞれが処理する色に対応するＶＲＥＱ信号の信号線を接続している。そして、ＲＡＭ２７０／２７１のメモリ割り当てにおいて、各画像処理チップにて先頭の色版の感光ドラムからの、各色版の感光ドラムまでの距離に相当するメモリ容量をドラム間遅延メモリとして割り当てている。上記のような構成により、５色以上の多色印刷を少ないメモリ容量で実現することが可能となる。

［実施形態２］
実施形態１では、２つの画像処理チップのうちの一つにプロセスカラー（ＣＭＹＫ）の画像データの処理を割り当て、もう一方の画像処理チップに特殊色（Ｓ₁Ｓ₂）の画像データの処理を割り当てることで、５色以上の特殊色印刷を実現した。次に、６つの感光ドラム１ａ〜１ｆのうち、画像形成開始が早い前半３つの感光ドラム１ａ〜１ｃに対する画像データの処理を一方の画像処理チップに割り当て、残り３つの感光ドラム１ｄ〜１ｆに対する画像データの処理を他方の画像処理チップに割り当てることで、５色以上の特殊色印刷を実現する態様を、実施形態２として説明する。なお、以下では、実施形態１との差異点であるメインコントローラ１２０内の構成や動作を中心に説明を行うこととする。

＜プリント処理部の詳細＞
図１３は、本実施形態に係る、画像処理チップ２００及び画像処理チップ２０１と、プリンタ部１４０との間の信号線の接続概要を示す図である。各処理部の機能については、実施形態１の図８と同様であるので、ここでは説明を省く。本実施形態の場合、各感光ドラムに対応するＶＲＥＱ信号（ＶＲＥＱ＿０〜ＶＲＥＱ＿５）のうち、感光ドラム１ａ〜１ｃにそれぞれ対応するＶＲＥＱ＿０、ＶＲＥＱ＿１、ＶＲＥＱ＿２の信号線が、画像処理チップ２００のプリント処理部２３０に接続されている。そして、感光ドラム１ｄ〜１ｆにそれぞれ対応するＶＲＥＱ＿３、ＶＲＥＱ＿４，ＶＲＥＱ＿５の信号線が、画像処理チップ２０１のプリント処理部２３１に接続されている。

＜メインコントローラにおける画像処理＞
図１４は、本実施形態に係る、メインコントローラ１２０における画像処理の大まかな流れを示すフローチャートである。以下の各ステップのうち、ステップ１４０１〜ステップ１４０３はＤＦＥインタフェース２９４が実行し、ステップ１４０４は画像処理チップ２００内のシステム制御部２１０が実行する。そして、ステップ１４０５ａ及びステップ１４０６ａは画像処理チップ２００内のプリント処理部２３０が実行し、ステップ１４０５ｂ及びステップ１４０６ｂは画像処理チップ２０１内のプリント処理部２３１が実行する。以下、図１４のフローに沿って説明する。

ステップ１４０１は、実施形態１の図９のフローにおけるステップ９０１と同じである。すなわち、ＤＦＥインタフェース２９４に、プロセスカラーの基本４色（Ｃ、Ｍ、Ｙ、Ｋ）と特殊色２色（Ｓ１、Ｓ２）で表現されるカラー画像とその属性データを含むＰＤＬデータが、ＤＦＥ１７０より入力される。続くステップ１４０２では、ＲＩＰ処理によってラスタ画像データが生成され、さらに、プロセスカラー４色のうちＣＭＹからなるページのラスタ画像データと、ブラックと特殊色（２色）からなるページのラスタ画像データとに分割される。このように本実施形態では、６色からなる１ページの画像データが、３色ずつの画像データに分割される。そして、ステップ１４０３では、２種類のパケットが生成される。具体的には、ＣＭＹの画像データとその属性データとから「ＣＭＹ＋Ｚ」の１ページ分のパケットが生成され、さらに、ブラック及び特殊色２色の画像データとその属性データとから「ＫＳ₁Ｓ₂＋Ｚ」の１ページ分のパケットが生成される。生成された２種類のパケットは、リングバス２０２へ出力される。

実施形態１と同様、ステップ１４０５ａ及びステップ１４０６ａと、ステップ１４０５ｂ及びステップ１４０６ｂとは、並列で処理される。

まず、ステップ１４０５ａでは、ＨＤＤ２９２から「ＣＭＹ＋Ｚ」の圧縮済みパケットが読み出され、プリント処理部２３０内の画像伸張部４０１にて伸張処理がなされた後、パケットラスタ変換部４０２にてラスタライズ処理が実行される。具体的には、まず、システム制御部２１０のＨＤＤコントローラ３６０が、ＨＤＤ２９２にスプールされた「ＣＭＹ＋Ｚ」のパケットを読み出し、ＲＡＭ２９１に展開する。そして、パケットＤＭＡ部３８０の読み出しを行うモジュール（ＲｅａｄＤＭＡＣ）によって、パケット転送先となるチップＩＤ６０２が“0”（プリント処理部２３０）に設定される。これにより、ＲＡＭ２９１に展開された「ＣＭＹ＋Ｚ」のパケットが読み出され、リングバス２０２を介して、画像処理チップ２００のプリント処理部２３０へ入力される。プリント処理部２３０に入力された「ＣＭＹ＋Ｚ」のパケットは、画像伸張部４０１でパケット毎に伸張され、矩形のラスタ画像データに変換される。さらに、パケットラスタ変換部４０２によって１ページのラスタ画像データに変換される。そして、ステップ１４０６ａでは、プリント処理部２３０内のプリンタ画像処理部４０３にて色空間変換処理、トナー載り量制限処理、ハーフトーン処理などの一連のプリント画像処理が実行される。こうして得られた、ＣＭＹのプリントデータはプリンタ部１４０に出力されて、本処理を終える。

また、ステップ１４０５ｂでは、ＨＤＤ２９２から「ＫＳ₁Ｓ₂＋Ｚ」の圧縮済みパケットが読み出され、プリント処理部２３１内の画像伸張部４０１にて伸張処理がなされた後、パケットラスタ変換部４０２にてラスタライズ処理が実行される。具体的には、まず、システム制御２１０のＨＤＤコントローラ３６０が、ＨＤＤ２９２にスプールされた「ＫＳ₁Ｓ₂＋Ｚ」のパケットを読み出し、ＲＡＭ２９１に展開する。そして、パケットＤＭＡ部３８０のＲｅａｄＤＭＡＣによって、パケット転送先となるチップＩＤ６０２が“3”（プリント処理部２３１）に設定される。これにより、ＲＡＭ２９１に展開された「ＫＳ₁Ｓ₂＋Ｚ」のパケットが読み出され、リングバス２０２を介して、画像処理チップ２０１のプリント処理部２３１へ入力される。このとき、「ＣＭＹ＋Ｚ」のパケット転送と「ＫＳ₁Ｓ₂＋Ｚ」のパケット転送とで別々のＲｅａｄＤＭＡＣを使用することで、プリンタ制御部２３０及びプリンタ制御部２３１へのパケットの入力を同時に実行できる。プリント処理部２３１に入力された「ＫＳ₁Ｓ₂＋Ｚ」のパケットは、画像伸張部４０１でパケット毎に伸張され、矩形のラスタ画像データに変換される。さらに、パケットラスタ変換部４０２によって１ページのラスタ画像データに変換される。そして、ステップ１４０６ｂでは、プリント処理部２３１内のプリンタ画像処理部４０３にて色空間変換処理、トナー載り量制限処理、ハーフトーン処理などの一連のプリント画像処理が実行される。こうして得られた、ブラックと特殊色２色（ＫＳ₁Ｓ₂）のプリントデータはプリンタ部１４０に出力されて、本処理を終える。

以上が、本実施形態に係る、メインコントローラにおける画像処理の大まかな内容である。メインコントローラ１２０のプリント処理部２３０からＣＭＹのプリントデータを、プリント処理部２３１からＫＳ₁Ｓ₂のプリントデータを、それぞれ受信したプリンタ部１４０は、１ページの印刷画像として印刷処理を実行することになる。

＜メモリ割り当て＞
続いて、本実施形態に係る、メインコントローラ１２０が有するＲＡＭ２７０／２７１のメモリ割り当てについて説明する。図１５（ａ）はＲＡＭ２７０のメモリ割り当ての一例を示し、同（ｂ）はＲＡＭ２７１のメモリ割り当ての一例を示す。

まず、画像処理チップ２００内のＲＡＭ２７０のメモリ割り当てについて説明する。ＲＡＭ２７０には、プリント処理部２３０のバッファとして２５６ＭＢが割り当てられている。そして、図１５（ａ）に示すように、プリント処理部２３０用のバッファの中はさらに細分化される。具体的には、ｃｈ０とｃｈ３用は速度吸収バッファとして、ｃｈ１とｃｈ２用は、速度差吸収バッファ及びタイミング調整バッファとして用いられる。実施形態１とは異なり、ｃｈ３についてもダミー動作させるだけであるため、割り当てるメモリ量はｃｈ０と同様に最小限となっている。

次に、画像処理チップ２０１内のＲＡＭ２７１のメモリ割り当てについて説明する。ＲＡＭ２７１には、図１５（ｂ）に示す通り、プリント処理部２３１のバッファとして２５６ＭＢが割り当てられている。本実施形態では、ＶＲＥＱ＿３をドラム間遅延処理部４８１のｃｈ０用とする。そのため、メモリ量の各チャネルへの割り当ては、図１５（ｂ）に示すように、プリント処理部２３０用のバッファと同じになる。すなわち、ｃｈ０とｃｈ３用は速度吸収バッファとして、ｃｈ１とｃｈ２用は、速度差吸収バッファ及びタイミング調整バッファとして用いられることになる。

＜ドラム間遅延制御＞
図１６は、本実施形態における、ドラム間遅延制御の一例を示すタイミングチャートである。本実施形態においては、３つの感光ドラム（１ａ〜１ｃ）に対応する画像データの処理を画像処理チップ２００のプリント処理部２３０が担い、残り３つの感光ドラム（１ｄ〜１ｆ）に対応する画像データの処理を画像処理チップ２０１のプリント処理部２３１が担う。各感光ドラムに対応する画像データは、ドラム間遅延制御部４８０及び４８１によって、それぞれのＶＲＥＱ信号に応答して出力される。

本実施形態において、プリント処理部２３０のドラム間遅延制御部４８０は、ＶＲＥＱ＿０〜ＶＲＥＱ＿２を検知すると、ＲＡＭ２７０から各ＶＲＥＱ信号に対応する画像データを読み出し、プリンタ部１４０に出力する。“ｐａｇｅ１ａ〜ｐａｇｅ１ｃ”は、１回目のＴＯＰ信号に基づき生成されたＶＲＥＱ＿０〜ＶＲＥＱ＿２に応答してドラム間遅延制御部４８０から出力された画像データを示している。また、“ｐａｇｅ２ａ〜ｐａｇｅ２ｃ”は、２回目のＴＯＰ信号に基づき生成されたＶＲＥＱ＿０〜ＶＲＥＱ＿２に応答してドラム間遅延制御部４８０から出力された画像データを示している。そして、括弧書きのＶＲＥＱ＿０は、ドラム間遅延制御部４８０のｃｈ３に接続されたＶＲＥＱ＿０を示している。そして、“ｐａｇａ１（ｄｕｍｍｙ）”及び“ｐａｇａ２（ｄｕｍｍｙ）”は、ドラム間遅延制御部４８０がダミー動作によって出力した画像データを示している。

そして、プリント処理部２３１のドラム間遅延制御部４８１は、ＶＲＥＱ＿３〜ＶＲＥＱ＿５を検知すると、ＲＡＭ２７１から各ＶＲＥＱ信号に対応する画像データを読み出し、プリンタ部１４０に出力する。“ｐａｇｅ１ｄ〜ｐａｇｅ１ｆ”は、１回目のＴＯＰ信号に基づき生成されたＶＲＥＱ＿３〜ＶＲＥＱ＿５に応答してドラム間遅延制御部４８１から出力された画像データを示している。また、“ｐａｇｅ２ｄ〜ｐａｇｅ２ｆ”は、２回目のＴＯＰ信号に基づき生成されたＶＲＥＱ＿３〜ＶＲＥＱ＿５に応答してドラム間遅延制御部４８１から出力された画像データを示している。そして、括弧書きのＶＲＥＱ＿３は、ドラム間遅延制御部４８１のｃｈ３に接続されたＶＲＥＱ＿３を示している。そして、“ｐａｇａ１（ｄｕｍｍｙ）” 及び“ｐａｇａ２（ｄｕｍｍｙ）”は、ドラム間遅延制御部４８１がダミー動作によって出力した画像データを示している。

以上のとおり本実施形態によれば、プロセスカラーと特殊色とを混合させた画像データを各画像処理チップにて分担して処理することで、各画像処理チップが使用するＲＡＭにおいて割り当てる必要のあるドラム間距離に相当するメモリ量を均等化することができる。

（変形例）
実施形態１及び２では、画像処理チップ２００および画像処理チップ２０１に対して、画像形成開始が早い感光ドラムの画像データから順にその処理を割り当てたが、割り当て方はこれに限定されない。例えば、画像形成部１４２の構成が、ＣＭＹＫの画像形成を感光ドラム１ｂ、１ｃ、１ｄ、１ｅがそれぞれ行い、特殊色として白色の画像形成を感光ドラム１ａが行い、特殊色として金色の画像形成を感光ドラム１ｆが行うような構成であったとする。この場合、ＣＭＹＫの画像データの処理を画像処理チップ２００が担い、白色と金色の画像データの処理を画像処理チップ２０１が担うようにしてもよい。このとき、ＶＲＥＱ＿１〜ＶＲＥＱ＿４の信号線を画像処理チップ２００に接続し、ＶＲＥＱ＿０及びＶＲＥＱ＿５の信号線を画像処理チップ２０１に接続すればよい。そして、各画像処理チップにおいて最も早く画像形成を行う感光ドラムからの距離に相当するメモリ容量を、プリント処理用バッファにおける必要なチャネルに割り当てる。この結果、画像処理チップ２００において、プリント処理用バッファのメモリ割り当ては、前述の図１０（ａ）に示したものと同じ内容になる。一方、画像処理チップ２０１におけるプリント処理用バッファのメモリ割り当てにおいて、タイミング調整バッファ＿ｃｈ１は、ドラム間距離ａ-ｆに相当する容量となる。具体的には、以下の式（３）で求められる。
13[inch]*1200[dpi]*1000[mm]/25.4[mm/inch]*1200[dpi]*4[bpp]）・・・式（３）

上記式（３）から約３５１[ＭＢ]となり、これは、画像処理チップ２００が、一般的なプロセスカラーであるＣＭＹＫ４色の画像データを処理するために必要となるプリント処理用バッファの容量と同等以下の値である。一般に、利用可能なメモリ容量は、アドレスバスやデータバスに必要となるピン数、消費電力等に依存し、画像処理チップ毎にその上限が決まっている。本変形例の場合、画像処理チップ毎に決められた利用可能なメモリ容量の上限に収まるように、ＶＲＥＱ信号の生成およびその信号線の接続を行った上で画像データを分担処理することで、５色以上の多色印刷を少ないメモリ容量で実現することができる。

（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１００ 画像形成装置
１２０ コントローラ部
１４０ プリンタ部
１７０ ＤＦＥ
２００、２０１ 画像処理チップ
２０２ リングバス
２１０ システム制御部
２２０、２２１ 画像リングバススイッチ
２３０、２３１ プリント処理部
２９４ ＤＦＥインタフェース
３８０ パケットＤＭＡ部

Claims (9)

1. ４色を超える色数の画像データを用いて電子写真方式にて記録媒体上に画像形成を行うための画像処理コントローラであって、
   前記４色を超える色数の画像データのうち所定の色数の画像データを処理する第１画像処理チップと、
   前記４色を超える色数の画像データのうち前記所定の色数の画像データを除いた残りの色数の画像データを処理する第２画像処理チップと、
   タンデム方式の画像形成手段を構成する複数の感光ドラム間の位置関係に応じて画像データの出力タイミングを調整するためのバッファとしての機能を少なくとも有する、前記第１画像処理チップのための第１メモリ及び前記第２画像処理チップのための第２メモリと、
   を備え、
   各画像データの印刷タイミングを示す信号のうち、前記第１画像処理チップには前記所定の色数の画像データの印刷タイミングを示す信号の信号線、前記第２画像処理チップには前記残りの色数の画像データの印刷タイミングを示す信号の信号線がそれぞれ接続され、
   前記第１メモリには、前記所定の色数の画像データそれぞれに対応する感光ドラムのうち、最も早く画像形成を行う感光ドラムから、残りの各感光ドラムまでの距離に相当するメモリ容量がそれぞれ割り当てられ、
   前記第２メモリには、前記残りの色数の画像データそれぞれに対応する感光ドラムのうち、最も早く画像形成を行う感光ドラムから、残りの各感光ドラムまでの距離に相当するメモリ容量がそれぞれ割り当てられる、
   ことを特徴とする画像処理コントローラ。
2. 前記印刷タイミングを示す信号は、前記画像形成手段における搬送経路上の特定位置を前記記録媒体が通過したことを示す信号に基づいて生成される信号である、ことを特徴とする請求項１に記載の画像処理コントローラ。
3. 前記所定の色数の画像データは、ＣＭＹＫの４色に対応する画像データであり、
   前記残りの色数の画像データは、少なくとも１色の特殊色に対応する画像データである、
   ことを特徴とする請求項１又は２に記載の画像処理コントローラ。
4. 前記所定の色数の画像データは、前記４色を超える色数の半数に対応する画像データであり、
   前記残りの色数の画像データは、前記４色を超える色数の残りの半数に対応する画像データであって、少なくとも１色の特殊色に対応する画像データを含む、
   ことを特徴とする請求項１又は２に記載の画像処理コントローラ。
5. 前記第１画像処理チップと前記第２画像処理チップとは同一構成であることを特徴とする請求項１乃至４のいずれか１項に記載の画像処理コントローラ。
6. 前記第１画像処理チップ及び前記第２画像処理チップは、最大４色に対応可能な画像処理チップであることを特徴とする請求項１乃至５のいずれか１項に記載の画像処理コントローラ。
7. 前記第１画像処理チップ及び前記第２画像処理チップは、前記印刷タイミングを示す信号の入力および各画像データの出力を色毎に行うための４つのインタフェースを有し、
   前記第２画像処理チップは、前記残りの色数が４色に満たないことで前記４つのインタフェースのうち余ったインタフェースに対して、前記残りの色数の画像データそれぞれに対応する感光ドラムのうち最も早く画像形成を行う感光ドラムで使用される画像データの印刷タイミングを示す信号の信号線を選択して接続するための選択回路を有する、
   ことを特徴とする請求項６に記載の画像処理コントローラ。
8. 請求項１乃至７のいずれか１項に記載の画像処理コントローラと、
   前記画像処理コントローラにて処理された前記４色を超える色数の画像データを用いて、記録媒体に画像を形成する画像形成手段と、
   を備えたことを特徴とする画像形成装置。
9. コンピュータを、請求項１乃至７のいずれか１項に記載の画像処理コントローラとして機能させるためのプログラム。

Images