JP2021033339A - 情報処理装置、情報処理方法、制御装置及びコンピュータプログラム - Google Patents

Abstract

【課題】より高い精度で制御装置の動作試験をすることができる情報処理装置、情報処理方法、制御装置及びコンピュータプログラムを提供することである。【解決手段】実施形態の情報処理装置は、通信部と、試験処理部と、試験結果出力部とを持つ。通信部は、試験の対象となる制御装置と通信可能に接続される。試験処理部は、制御装置が満たすべき仕様通りに動作するか否かを判別する試験の内容を示す試験情報に基づいて試験に関する所定の処理を指示する試験信号を制御装置に送信する。試験結果出力部は、制御装置が試験信号に基づいて実行した試験の結果を示す試験結果を所定の手段で出力する。【選択図】図１

Description

本発明の実施形態は、情報処理装置、情報処理方法、制御装置及びコンピュータプログラムに関する。

監視制御盤の動作試験では、試験官がＰＬＣ（Programmable Logic Controller）等の制御装置に、故障や機器操作を模擬した信号を入力する。試験官は、端子台から制御装置の入力モジュールに信号を入力する。制御装置は、試験の結果を出力モジュールに接続されている補助リレーや、出力モジュールに設けられたＬＥＤ（Light Emitting Diode）に出力する。試験官は、補助リレーの状態やＬＥＤの点灯状態を目視することで、試験の結果を記録していた。しかしながら、動作試験に慣れていない試験官は、試験結果を見落としたり、試験結果を記録漏れしたりする場合がある。このように、動作試験は、試験官の動作試験に対する習熟度に応じて不十分な精度になる場合があった。

特開２００３−１８２５７７号公報 特開２０１０−２６６９３８号公報 特開２００９−２２１４３号公報 特開平０９−１１４６８９号公報

本発明が解決しようとする課題は、より高い精度で制御装置の動作試験をすることができる情報処理装置、情報処理方法、制御装置及びコンピュータプログラムを提供することである。

実施形態の情報処理装置は、通信部と、試験処理部と、試験結果出力部とを持つ。通信部は、試験の対象となる制御装置と通信可能に接続される。試験処理部は、前記制御装置が満たすべき仕様通りに動作するか否かを判別する試験の内容を示す試験情報に基づいて試験に関する所定の処理を指示する試験信号を前記制御装置に送信する。試験結果出力部は、前記制御装置が前記試験信号に基づいて実行した試験の結果を示す試験結果を所定の手段で出力する。

実施形態の検証システム１のシステム構成を示すシステム構成図。 実施形態におけるＩＯ表の一具体例を示す図。 実施形態における連動表の一具体例を示す図。 実施形態の入力変数割付処理と試験モジュール処理とを行う場合の一具体例を示す図。 実施形態のタイムチャートの一具体例を示す図。 実施形態の検証システム１における試験処理の流れを示すシーケンスチャート。

以下、実施形態の情報処理装置、情報処理方法、制御装置及びコンピュータプログラムを、図面を参照して説明する。

図１は、実施形態の検証システム１のシステム構成を示すシステム構成図である。検証システム１は、情報処理装置１００及び制御装置２００を備える。検証システム１は、制御装置２００の試験処理を行う。試験処理において、検証システム１では、情報処理装置１００が制御装置２００に試験信号を送信する。試験信号は、制御装置２００の試験に関する所定の処理を指示する信号である。所定の処理は、例えば、保護連動試験又は操作連動試験等の試験に関する処理である。保護連動試験は、故障を模擬して該当する故障表示器が点灯するか否かを確認したり、該当する機器が連動して動作するか否かを確認したりする試験である。操作連動試験は、監視制御盤から機器操作を行ったり、遠隔から機器操作を行ったりして、該当する機器が正しく動作するかを確認する試験である。

情報処理装置１００及び制御装置２００は、いずれもネットワーク３００を介して通信可能である。ネットワーク３００は、例えばＥｈｔｅｒｎｅｔ（登録商標）、ＵＳＢ（登録商標）又はシリアル等のケーブルであってもよい。ネットワーク３００は、例えば有線ＬＡＮ（Local Area Network）や無線ＬＡＮ等の閉域の情報通信網であってもよい。

情報処理装置１００は、パーソナルコンピュータ、タブレットコンピュータ又はサーバ等の情報処理装置を用いて構成される。情報処理装置１００は、制御装置２００にて設計及び製造されたソフトウェアの整合性に関する試験を制御装置２００に指示するための機能（以下、「試験指示」という。）が実装されている。試験指示の機能は、ハードウェアによって情報処理装置１００に実装されてもよいし、ソフトウェアのインストールによって実装されてもよい。情報処理装置１００は、通信部１０１、入力部１０２、出力部１０３、試験情報記憶部１０４、試験結果記憶部１０５及び制御部１０６を備える。

通信部１０１は、ネットワークインタフェース等の通信装置である。通信部１０１は所定のプロトコルでネットワーク３００に通信可能に接続する。通信部１０１は、制御部１０６の制御に応じてネットワーク３００を介して、制御装置２００との間でデータ通信する。

入力部１０２は、キーボード、ポインティングデバイス（マウス、タブレット等）、ボタン、タッチパネル等の入力装置を用いて構成される。入力部１０２は、ユーザの指示を情報処理装置１００に入力する際にユーザによって操作される。入力部１０２は、入力装置を情報処理装置１００に接続するためのインタフェースであってもよい。この場合、入力部１０２は、入力装置においてユーザの入力に応じて生成された入力信号を情報処理装置１００に入力する。

出力部１０３は、情報処理装置１００に接続された不図示の出力装置を介し、情報処理装置１００のユーザに対してデータの出力を行う。出力部１０３は、試験処理の結果をユーザに知らせる。試験処理については後述する。出力装置は、例えば画像や文字を画面に出力する装置を用いて構成されても良い。例えば、出力装置は、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、電子泳動方式ディスプレイ、ＣＲＴ（Cathode Ray Tube）ディスプレイ等の画像表示装置を用いて構成できる。また、出力装置は、画像や文字をシートに印刷（印字）する印刷装置を用いて構成されても良い。例えば、出力装置は、インクジェットプリンタやレーザープリンタ等を用いて構成できる。また、出力装置は、文字を音声に変換して出力する装置を用いて構成されても良い。この場合、出力装置は、音声合成装置及び音声出力装置（スピーカー）を用いて構成できる。出力装置は、ＬＥＤ等の発光装置を用いて構成されてもよい。出力部１０３は、情報処理装置１００に設けられた通信装置を介して他の情報処理装置に対し判定結果を送信してもよい。なお、出力部１０３は、情報処理装置１００と一体として構成された出力装置であってもよい。

試験情報記憶部１０４は、磁気ハードディスク装置や半導体記憶装置等の記憶装置を用いて構成される。試験情報記憶部１０４は、試験情報、ＩＯ（Input Output）表及び連動表等の試験指示に必要となる各種の情報を記憶する。

試験情報は、制御装置２００が満たすべき仕様通りに動作するか否かを判別する試験内容を示す。制御装置２００が満たすべき仕様とは、予め制御装置２００を使用する者によって決定される。試験内容は、例えばユーザによって入力部１０２を介して入力される。試験内容は、例えば保護連動試験又は操作連動試験等の制御装置２００の動作の内容を示す。試験情報は、１つ以上の試験内容を示す。試験情報が複数の試験内容を示す場合、試験情報は、試験内容とその試験内容が実行される順番と対応付けて示す。

試験情報は、試験内容とＩＯ表と連動表とに基づいて生成される。試験情報は、例えば、試験内容、入力レジスタ、試験名称、連動項目及び処理内容を対応付けた情報である。試験情報は、試験内容を実行するタイミングに関する情報を示してもよい。この場合、タイミングは、ユーザによって入力部１０２を介して入力される。タイミングは、例えば、同じ試験情報が示す２つ以上の試験内容を実行する際の時間差に関する情報であってもよいし、２つ以上の試験内容を同時に実行することを示す情報であってもよい。

ＩＯ表は、試験情報が示す情報を有するテーブルである。図２は、実施形態におけるＩＯ表の一具体例を示す図である。ＩＯ表は、入力レジスタ、信号名称及び試験内容の各値を有する。入力レジスタは、制御装置２００が有する入力レジスタのアドレスを表す。信号名称は、試験信号の種類を示す。信号名称は、試験信号の種類に応じて異なる。試験内容は、制御装置２００にて行われる試験処理の内容を示す。

図２に示されるＩＯ表の最上段の行について説明する。入力レジスタの値が“Ｘ０００”、信号名称の値が“故障入力”、試験内容の値が“二重化試験”である。従って、ＩＯ表の最上段の行によると、試験内容“二重化試験”において、信号名称“故障入力”は、入力レジスタ“Ｘ０００”に入力される。なお、図２に示されるＩＯ表は一具体例に過ぎない。そのため、図２とは異なる態様でＩＯ表が構成されてもよい。

図１に戻って、試験情報記憶部１０４の説明を続ける。連動表は、遮断器、断路器又は変圧器等の電気機器の相互間の動作制限を示す。電気機器は、電気鉄道の主回路機器である。連動表は、試験情報が示す情報を有するテーブルである。図３は、実施形態における連動表の一具体例を示す図である。連動表は、試験内容、処理内容及び連動項目の各値を有する。処理内容は、試験内容において実行される処理の具体的な内容を示す。連動項目は、電気機器がどのような状態になった場合に、処理内容に示す処理が実行されるのかを示す。連動表は、遮断器や変圧器以外の電気機器以外の鉄道関連機器（例えば、信号機や転轍機等）の相互間の動作制限を示す表であってもよい。

図３に示される連動表の最上段の行について説明する。試験内容の値が“二重化試験”、処理内容の値が“開放”、連動項目の値が“過負荷”である。従って、連動表の最上段の行によると、処理内容“二重化試験”において、電気機器過負荷である場合、処理内容として“開放”が実行される。なお、図３に示される連動表は一具体例に過ぎない。そのため、図３とは異なる態様で連動表が構成されてもよい。

図１に戻って、情報処理装置１００の説明を続ける。試験結果記憶部１０５は、磁気ハードディスク装置や半導体記憶装置等の記憶装置を用いて構成される。試験情報記憶部１０４は、試験結果を記憶する。試験結果は、制御装置２００によって実行された試験処理の結果を示す。試験結果は、制御装置２００によって生成される。試験結果は、例えば時刻とレジスタの値とを示す。試験結果は、例えば、所定の時刻と所定の時刻における内部レジスタ又は出力レジスタの値とを示す。試験結果は、所定の時刻における複数の異なるレジスタを示してもよい。

制御部１０６は、情報処理装置１００の各部の動作を制御する。制御部１０６は、ＣＰＵ（Central Processing Unit）等のプロセッサ及びＲＡＭ（Random Access Memory）を用いて構成される。制御部１０６は、プロセッサが特定のプログラムを実行することによって、試験情報生成部１６１、試験処理部１６２、試験結果出力部１６３及びレジスタ制御部１６４として機能する。

試験情報生成部１６１は、試験情報を生成する。具体的には、試験情報生成部１６１は、ユーザから試験内容を受け付ける。ユーザは、入力部１０２を操作することで試験内容を入力する。試験情報生成部１６１は、試験情報記憶部１０４に記憶されたＩＯ表から受け付けた試験内容に関する入力レジスタ及び信号名称を取得する。例えば、試験内容が“二重化試験”である場合、試験情報生成部は、試験内容が“二重化試験”である入力レジスタ及び信号名称を取得する。なお、試験内容が“二重化試験”である入力レジスタ及び信号名称が複数ある場合、試験情報生成部１６１は、複数の入力レジスタ及び信号名称を取得する。

試験情報生成部１６１は、試験情報記憶部１０４に記憶された連動表から受け付けた試験内容に関する連動項目及び処理内容を取得する。例えば、試験内容が“二重化試験”である場合、試験情報生成部は、試験内容が“二重化試験”である処理内容及び連動項目を取得する。なお、試験内容が“二重化試験”である処理内容及び連動項目が複数ある場合、試験情報生成部１６１は、複数の処理内容及び連動項目を取得する。試験情報生成部１６１は、取得された情報と試験内容とに基づいて試験情報を生成する。試験情報生成部１６１は、生成された試験情報を試験情報記憶部１０４に記録する。

また、試験情報生成部１６１は、複数の試験内容を受け付けた場合、試験内容毎にＩＯ表から受け付けた試験内容に関する入力レジスタ及び信号名称を取得する。試験情報生成部１６１は、複数の試験内容を受け付けた場合、試験内容毎に試験情報記憶部１０４に記憶された連動表から受け付けた試験内容に関する連動項目及び処理内容を取得する。試験情報生成部１６１は、試験内容毎に取得された情報と複数の試験内容とに基づいて試験情報を生成する。

試験処理部１６２は、試験信号を制御装置２００に送信する。まず、試験処理部１６２は、ユーザから試験開始の指示を受け付ける。ユーザは、入力部１０２を操作することで試験開始の指示を入力する。試験処理部１６２は、試験開始の指示を受け付けると、試験信号を制御装置２００に送信する。具体的には、試験処理部１６２は、試験情報記憶部１０４から試験情報を取得する。なお、試験処理部１６２は、試験情報生成部１６１によって生成された試験情報を用いてもよい。試験処理部１６２は、試験情報に基づいて試験信号を生成する。試験処理部１６２は、試験情報が示す試験内容に対応付けされた試験名称、連動項目及び処理内容を示す試験信号を生成する。試験処理部１６２は、試験情報が複数の試験内容を示す場合、試験内容に対応付けされた順番に試験信号を生成する。

試験処理部１６２は、生成された試験信号を制御装置２００に送信する。なお、試験処理部１６２は、制御装置２００の入力レジスタのうち、試験内容に対応付けされた入力レジスタに試験信号を送信する。試験処理部１６２は、試験情報が複数の試験内容を示す場合、試験情報が示す順番に試験信号を生成する。また、試験処理部１６２は、試験情報に基づいて、試験信号を送信するタイミングについて、時間差を設けたり、同時に送信したりしてもよい。試験処理部１６２は、試験情報に基づいて、複数条件の試験信号を送信してもよい。

また、試験処理部１６２は、制御装置２００から試験結果を受信する。試験処理部１６２は、受信した試験結果を試験結果記憶部１０５に記録する。試験処理部１６２は、試験結果出力部１６３に試験結果を出力する。試験処理部１６２は、試験情報が示す試験内容をすべて実施すると、試験処理を終了する。

試験結果出力部１６３は、試験結果を出力部１０３に出力する。例えば、出力部１０３がプリンタ等の印刷装置である場合、試験結果出力部１６３は、試験結果を出力部１０３に印刷させる。また、出力部１０３がディスプレイ等の表示装置である場合、試験結果出力部１６３は、試験結果を出力部１０３に表示させる。試験結果出力部１６３は、受信した試験結果を即座に出力部１０３に出力することで、試験結果をリアルタイムに出力することができる。また、ユーザは出力された試験結果に基づいて、今実施されている試験の状況を把握することができる。試験結果出力部１６３は、試験結果をタイムチャートで表示してもよい。また、試験結果出力部１６３は、試験情報記憶部１０４に記憶された試験情報を出力部１０３に出力してもよい。例えば、試験結果出力部１６３は、試験情報が示す試験内容と試験内容に対応付けられた情報とが、試験情報が示す順番に出力されるように、出力部１０３に出力してもよい。このように構成されることで、ユーザは、出力された試験情報に基づいて、試験の順番及び内容を把握することができる。

また、試験結果出力部１６３は、試験結果記憶部１０５に記憶された試験結果を出力部１０３に出力してもよい。このように構成されることで、ユーザは、試験結果を見落とした場合であっても、後から試験結果を把握することができる。また、ユーザは、夜間に試験を実施しておき、翌日にまとめて試験結果を把握することができる。

レジスタ制御部１６４は、内部レジスタの値を変更するレジスタ変更指示を制御装置２００に送る。まずレジスタ制御部１６４は、ユーザからレジスタ変更指示を受け付ける。ユーザは、入力部１０２を操作することでレジスタ変更指示を入力する。レジスタ変更指示は、制御装置２００の内部レジスタのアドレスと、変更後の値とを示す。内部レジスタの値は、例えば０又は１の二値で表される。したがって、変更後の値は、０又は１の二値で表される。レジスタ制御部１６４は、レジスタ変更指示を制御装置２００に送信する。制御装置２００は、レジスタ変更指示を受け付けると、レジスタ変更指示によって示される内部レジスタのアドレスを変更後の値に変更する。

制御装置２００は、ＰＬＣ（Programmable Logic Controller）等の制御装置である。制御装置２００は、情報処理装置１００から試験信号を受信する。制御装置２００は、試験信号に基づいて試験処理を行う。試験処理は、制御対象の動作を模擬する処理である。試験処理は、試験信号が示す試験内容に応じて実行される。試験処理は、複数の機能で構成される。機能は、制御装置２００に実装されている具体的な動作内容を示す。機能は、例えば検定モジュール処理、表示信号作成処理又は伝送処理等の試験処理を実行するための動作の内容を示す。機能は、制御装置２００に記録されている。制御対象は、例えば、遮断器、断路器又は変圧器等の電気機器である。制御装置２００は、試験処理の結果に基づいて試験結果を情報処理装置１００に送信する。試験処理の機能は、ハードウェアによって制御装置２００に実装されてもよいし、ソフトウェアのインストールによって実装されてもよい。制御装置２００は、通信部２０１及び制御部２０２を備える。

通信部２０１は、ネットワークインタフェース等の通信装置である。通信部２０１は所定のプロトコルでネットワーク３００に通信可能に接続する。通信部２０１は、制御部２０２の制御に応じてネットワーク３００を介して、情報処理装置１００との間でデータ通信する。

制御部２０２は、制御装置２００の各部の動作を制御する。制御部２０２は、ＣＰＵ等のプロセッサ及びＲＡＭを用いて構成される。制御部２０２は、プロセッサが特定のプログラムを実行することによって、レジスタ２２１、レジスタ割付部２２２及び試験動作部２２３として機能する。

レジスタ２２１は、制御部２０２に内蔵される記憶回路である。レジスタ２２１は、例えば試験内容の処理結果を一時的に記憶する。レジスタ２２１は、制御部２０２又は制御対象の状態を一時的に記憶する。実施形態のレジスタ２２１は、入力レジスタ、内部レジスタ及び出力レジスタの３種類のレジスタで構成される。

入力レジスタは、試験信号が示す値が入力されるレジスタである。制御部２０２は、試験信号を受け付けると、試験信号が示す入力レジスタに試験信号が示す値を記録する。内部レジスタは、試験処理における各機能の実行結果又は途中結果を記憶するレジスタである。内部レジスタのアドレスは、機能毎に予め定められる。出力レジスタは、試験処理における各機能の実行結果を記憶するレジスタである。出力レジスタのアドレスは、機能毎に予め定められる。入力レジスタ及び出力レジスタの各値は、０又は１の二値で表される。

レジスタ割付部２２２は、内部レジスタ割付処理を実行する。内部レジスタ割付処理とは、試験処理の各機能において、レジスタの値を所定の内部レジスタに記録する処理である。レジスタ割付部２２２は、例えば入力変数割付処理を実行する。入力変数割付処理は、入力レジスタの値を所定の内部レジスタに記録する処理である。入力変数割付処理は、内部レジスタ割付処理の一具体例である。また、レジスタ割付部２２２は、試験処理の各機能において実行された処理の結果を記憶したレジスタの値を所定の内部レジスタに記録する。所定の内部レジスタとは、機能毎に予め定められた内部レジスタである。

試験動作部２２３は、情報処理装置１００から受信した試験信号と内部レジスタの値とに基づいて、制御装置２００を動作させる。具体的には、試験動作部２２３は、試験信号が示す試験内容を内部レジスタの値に基づいて実行する。試験動作部２２３は、試験内容に基づいて、試験内容に対応付けされた機能を実行する。試験動作部２２３は、試験内容を実行した結果に基づいて試験結果を生成する。試験動作部２２３は、生成された試験結果を情報処理装置１００に送信する。

図４は、実施形態の内部レジスタ割付処理の一具体例を示す図である。まず、内部レジスタ割付処理の一具体例として、レジスタ割付部２２２が入力変数割付処理を行う場合について説明する。制御装置２００は試験信号を受信する。試験信号は、入力レジスタとして“Ｘ０００”と“Ｘ０１０”とを示す。試験信号は値として例えば１を示す。制御部２０２は、入力レジスタのアドレス“Ｘ０００”に１を記録する。制御部２０２は、入力レジスタのアドレス“Ｘ０１０”に１を記録する。次に、レジスタ割付部２２２は、入力レジスタのアドレス“Ｘ０００”の値“１”を内部レジスタのアドレス“Ｒ１０００”に記録する。同様に、レジスタ割付部２２２は、入力レジスタのアドレス“Ｘ０１０”の値“１”を内部レジスタのアドレス“Ｒ２０００”に記録する。内部レジスタのアドレス“Ｒ１０００”及び“Ｒ２０００”は、入力変数割付処理において予め定められたアドレスである。このように、レジスタ割付部２２２は、入力レジスタの値を予め定められた内部レジスタに記録する。入力レジスタは第１レジスタの一具体例である。内部レジスタは、第２レジスタの一具体例である。

次に、試験モジュール処理において内部レジスタ割付処理が行われる場合について説明する。試験モジュール処理は、試験処理において実行される機能の１つである。試験モジュール処理は、試験動作部２２３によって実行される。試験動作部２２３は、試験モジュール処理を実行すると、実行結果を内部レジスタに記録する。レジスタ割付部２２２は、実行結果を記録された内部レジスタの値を内部レジスタのアドレスＲ３０００及びＲ４０００に記録する。内部レジスタのアドレス“Ｒ３０００”及び“Ｒ４０００”は、試験モジュール処理によって予め定められたアドレスである。このように、レジスタ割付部２２２は、実行結果を記録された内部レジスタの値を予め定められた内部レジスタに記録する。

このように、レジスタ割付部２２２は、予め定められた内部レジスタに値を記録する。このため、試験動作部２２３は、試験信号を受信する都度、異なる入力レジスタに試験信号の値が記録された場合であっても、入力レジスタの値に合わせて試験処理を行う必要がなくなる。また、試験動作部２２３は、機能を実行する都度、異なる内部レジスタに実行結果が記録された場合であっても、内部レジスタの値に合わせて機能を実行する必要がなくなる。

図５は、実施形態のタイムチャートの一具体例を示す図である。試験結果出力部１６３は、試験結果に基づいて図５に示すようなタイムチャートを出力部１０３に出力する。図５のタイムチャートでは、縦軸は、第１点検対象〜第Ｎ点検対象の値を表す。以下、いずれの点検対象であるかを区別しないときは、単に点検対象と称して説明する。点検対象は、出力レジスタに記録される直前の内部レジスタの値を示す。点検対象と内部レジスタとは、一対一に対応付けされる。

図５のタイムチャートでは、横軸は時刻ｔを表す。図５において、試験処理の開始時刻はｔ_０である。時刻ｔ_０において、第１点検対象の内部レジスタの値は１である。時刻ｔ_０において、第２点検対象の内部レジスタの値は０である。時刻ｔ_０において、第Ｎ点検対象の内部レジスタの値は０である。時刻ｔ_１において、第１点検対象の内部レジスタの値は１から０に変更される。時刻ｔ_１において、第２点検対象及び第Ｎ点検対象の内部レジスタの値は０のままである。なお、設定可能１とは、時刻ｔ_０から時刻ｔ_１までの期間を表す。設定可能１とは、情報処理装置１００が、複数の内部レジスタの値に時間差をつけて設定したり、内部レジスタの値を同時に設定可能であることを示す期間である。時刻ｔ_２において、第１点検対象の内部レジスタの値は０のままである。時刻ｔ_２において、第２点検対象の内部レジスタの値は０から１に変更される。時刻ｔ_２において第Ｎ点検対象の内部レジスタの値は０のままである。なお、設定可能２とは、時刻ｔ_１から時刻ｔ_２までの期間を表す。設定可能２とは、情報処理装置１００が、複数の内部レジスタの値に時間差をつけて設定したり、内部レジスタの値を同時に設定可能であることを示す期間である。このように試験結果出力部１６３は、試験結果をタイムチャートで出力部１０３に出力することができる。ユーザは、試験結果をタイムチャートで確認することができる。

図６は、実施形態の検証システム１における試験処理の流れを示すシーケンスチャートである。試験処理は、所定のタイミングで実施される。所定のタイミングとは、情報処理装置１００が試験開始の指示を受け付けた場合に実施される。情報処理装置１００は、試験情報が生成された後に試験開始の指示を受け付ける。情報処理装置１００の試験情報生成部１６１は、ユーザから受け付けた試験内容と試験情報記憶部１０４に記憶されたＩＯ表及び連動表とに基づいて試験情報を生成する（ステップＳ１０１）。試験情報生成部１６１は、生成された試験情報を試験情報記憶部１０４に記録する（ステップＳ１０２）。

情報処理装置１００の試験処理部１６２は、ユーザから試験開始の指示を受け付ける（ステップＳ１０３）。試験処理部１６２は、生成された試験情報が示す試験内容に対応付けされた試験名称、連動項目及び処理内容を示す試験信号を生成する。試験処理部１６２は、生成された信号を制御装置２００に送信する（ステップＳ１０４）。

制御装置２００のレジスタ割付部２２２は、入力変数割付処理を実行する（ステップＳ１０５）。具体的には、制御部２０２は、試験信号が示す入力レジスタに試験信号が示す値を記録する。レジスタ割付部２２２は、入力レジスタに記録された値を、所定の内部レジスタに記録する。次に、制御装置２００の試験動作部２２３は、試験信号が示す試験内容を実行する（ステップＳ１０６）。試験動作部２２３は、試験内容の実行結果を記録した内部レジスタの値を予め定められた所定の内部レジスタに記録する。試験動作部２２３は、試験内容を実行した結果に基づいて試験結果を生成する。試験動作部２２３は、生成された試験結果を情報処理装置１００に送信する（ステップＳ１０７）。

情報処理装置１００の試験処理部１６２は、受信した試験結果を試験結果記憶部１０５に記録する（ステップＳ１０８）。試験処理部１６２は、試験結果出力部１６３に試験結果を出力する。試験結果出力部１６３は、試験結果を出力部１０３に出力する（ステップＳ１０９）。なお、出力部１０３は、試験結果を印刷してもよいし、ディスプレイ等の表示装置に出力してもよい。

情報処理装置１００の試験処理部１６２は、試験処理が終了したか否かを判定する（ステップＳ１１０）。具体的には、試験処理部１６２は、試験情報が示す試験の内容に関する試験信号を全て制御装置２００に送信し、送信した試験信号に関する試験結果をすべて受信している場合、試験処理が終了したと判定する。試験処理部１６２は、試験情報が示す試験の内容に関する試験信号のうち、制御装置２００に送信していない試験信号、又は送信した試験信号に関する試験結果のうち受信していない試験結果、がある場合、試験処理は終了していないと判定する。試験処理が終了した場合（ステップＳ１１０：ＹＥＳ）、試験処理部１６２は、処理を終了する。試験処理が終了していない場合（ステップＳ１１０：ＮＯ）、処理は、ステップＳ１０４に遷移する。

このように構成された検証システム１では、ユーザによって入力された試験内容に基づいて、試験信号を制御装置２００に送信し、制御装置２００によって実行された試験の結果を所定の手段で出力する。このため、ユーザは、試験情報を情報処理装置１００に入力することで、検証システムに対する習熟度に関係なく、より高い精度で制御装置の動作試験をすることができる。

また、試験結果出力部１６３は、試験結果を出力部１０３に出力する。出力部１０３は、表示装置であってもよいし、印刷装置であってもよい。このため、ユーザは、表示装置に表示された試験結果を閲覧することができる。また、ユーザは、シートに印刷された試験結果を閲覧することができる。このように、ユーザは、補助リレーの状態やＬＥＤの点灯状態を目視して、試験結果を確認する必要がなくなり、より簡単に試験結果を把握することができる。

また、従来は、目視等で確認された結果に基づいてユーザは試験成績表を作成していた。このようなやり方では、試験成績表はユーザが目視した際の記憶に基づいて作成される。このため、試験成績表には、記載誤りや記載漏れが生じる場合があった。しかし、実施形態の検証システム１では、ユーザは、出力部１０３に出力された試験結果を閲覧しながら試験成績表を作成することができる。このため、ユーザはより正確に試験成績表を作成することができる。

また、レジスタ制御部１６４は、内部レジスタの値を変更するレジスタ変更指示を制御装置２００に送る。このため、情報処理装置１００は、制御装置２００の内部レジスタの値を直接操作することができる。このため、検証システム１では、内部レジスタの値を任意に操作することで、複数の入力条件を必要とする試験を容易に実施することができる。例えば、制御装置２００が所定の連動試験を実行するために、複数の内部レジスタに１を記録しておく必要がある場合について説明する。従来の方法では、制御装置２００に他の機能を実行させることで内部レジスタの値を１に変更させる必要があった。しかし、本実施形態では、情報処理装置１００のレジスタ制御部１６４は、直接内部レジスタの値を１に変更することができる。このため、制御装置２００は、所定の連動試験をより簡単に実施することができる。

上述の実施形態では、試験処理部１６２は、試験を途中で停止するように構成されてもよい。この場合、試験処理部１６２は、試験停止の指示を受け付ける。試験処理部１６２は、試験停止の指示を受け付けると、試験指示を停止する。ユーザは、入力部１０２を操作することで試験停止の指示を入力する。試験処理部１６２は、試験開始の指示を受け付けると、停止した試験内容から試験指示を再開する。このように構成されることで、ユーザは、試験の最中に気になる試験結果が出力された場合に、試験を停止して、試験結果を分析することが可能になる。

また、図２に示すＩＯ表は、出力レジスタのカラムを有するように構成されてもよい。ＩＯ表の出力レジスタは、試験内容の結果が記録されるレジスタである。このため、試験処理部１６２は、ＩＯ表に基づいて出力レジスタの値を制御装置２００に要求してもよい。この場合、制御装置２００は、出力レジスタの値を試験結果として試験処理部１６２に送信する。また、試験結果出力部１６３は、制御装置２００から取得した出力レジスタの値を出力部１０３に出力させてもよい。このように構成されることで、ユーザは出力レジスタの値を確認することが可能になり、試験に伴う出力レジスタの値を把握することができる。

情報処理装置１００は、ネットワークを介して通信可能に接続された複数台の情報処理装置を用いて実装されてもよい。この場合、情報処理装置１００が備える各機能部は、複数の情報処理装置に分散して実装されてもよい。例えば、試験結果出力部１６３とレジスタ制御部１６４とはそれぞれ異なる情報処理装置に実装されてもよい。

上記各実施形態では、試験情報生成部１６１、試験処理部１６２、試験結果出力部１６３、レジスタ制御部１６４、レジスタ割付部２２２及び試験動作部２２３はソフトウェア機能部であるものとしたが、ＬＳＩ等のハードウェア機能部であってもよい。

以上説明した少なくともひとつの実施形態によれば、試験処理部１６２及び試験結果出力部１６３を持つことにより、より高い精度で制御装置の動作試験をすることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…検証システム、１００…情報処理装置、１０１…通信部、１０２…入力部、１０３…出力部、１０４…試験情報記憶部、１０５…試験結果記憶部、１０６…制御部、１６１…試験情報生成部、１６２…試験処理部、１６３…試験結果出力部、１６４…レジスタ制御部、２００…制御装置、２０１…通信部、２０２…制御部、２２１…レジスタ、２２２…レジスタ割付部、２２３…試験動作部

Claims (7)

1. 試験の対象となる制御装置と通信可能に接続される通信部と、
   前記制御装置が満たすべき仕様通りに動作するか否かを判別する試験の内容を示す試験情報に基づいて試験に関する所定の処理を指示する試験信号を前記制御装置に送信する試験処理部と、
   前記制御装置が前記試験信号に基づいて実行した試験の結果を示す試験結果を所定の手段で出力する試験結果出力部と、
   を備える、情報処理装置。
2. 前記制御装置に記憶され前記試験内容の処理結果を記憶するレジスタの値を、ユーザによって指定された値に制御するレジスタ制御部をさらに備える、
   請求項１に記載の情報処理装置。
3. 前記試験結果出力部は、前記制御装置に記憶されるレジスタの値を時系列で示すタイムチャートで出力する、
   請求項１又は２に記載の情報処理装置。
4. 前記試験処理部は、複数の試験信号をユーザによって指定された時間差をつけて前記制御装置に送信する、
   請求項１から３のいずれか一項に記載の情報処理装置。
5. 情報処理装置が、試験の対象となる制御装置と通信可能に接続される通信ステップと、
   情報処理装置が、前記制御装置が満たすべき仕様通りに動作するか否かを判別する試験の内容を示す試験情報に基づいて前記制御装置に試験に関する所定の処理を指示する試験信号を送信する試験処理ステップと、
   情報処理装置が、前記制御装置が前記試験信号に基づいて実行した試験の結果を示す試験結果を所定の手段で出力する試験結果出力ステップと、
   を有する、情報処理方法。
6. 自装置が満たすべき仕様通りに動作するか否かを判別する試験に関する所定の処理を指示する試験信号が示す第１レジスタに記録された値を予め定められた第２レジスタに記録するレジスタ割付部と、
   前記試験信号が示す試験内容を第２レジスタに記録された値に基づいて実行する試験動作部と、
   前記試験内容の実行結果を情報処理装置に送信する通信部と、
   を備える、制御装置。
7. 請求項１から４のいずれか一項に記載の情報処理装置としてコンピュータを機能させるためのコンピュータプログラム。

Images