JP2021027774A

JP2021027774A - Switch drive circuit

Info

Publication number: JP2021027774A
Application number: JP2019146587A
Authority: JP
Inventors: 雅之丹羽; Masayuki Niwa
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-08-08
Filing date: 2019-08-08
Publication date: 2021-02-22
Anticipated expiration: 2039-08-08
Also published as: JP7172913B2

Abstract

To provide a switch drive circuit that can suppress the occurrence of a failure of a switch SW even when the failure occurs in some of a plurality of capacitors constituting a surge detection unit 50.SOLUTION: A surge detection unit 50 that constitutes a drive circuit Dr detects a surge voltage generated when the switching state of a switch SW is switched on the basis of a terminal voltage of a low-voltage capacitor unit 51L. The drive circuit Dr sets the switching speed of the switch SW when the switching state of the switch SW is switched on the basis of the detected surge voltage, and sets the switching speed lower than when it is determined that none of the plurality of capacitors has failed when it is determined that some of the plurality of capacitors has failed.SELECTED DRAWING: Figure 2

Description

本発明は、スイッチの駆動回路に関する。 The present invention relates to a switch drive circuit.

この種の駆動回路としては、特許文献１に記載されているように、スイッチの主電極間に印加される電圧を検出する主電圧検出部と、主電圧検出部により検出された電圧に基づいてスイッチのゲートに電流を注入する制御電流源と、スイッチの主電極間に流れる電流に基づいて制御電流源の電流を調整する調整部とを備えるものが知られている。これにより、スイッチのオフ状態への切り替えに伴って発生するサージ電圧の抑制を図っている。 As a drive circuit of this type, as described in Patent Document 1, based on a main voltage detection unit that detects a voltage applied between the main electrodes of a switch and a voltage detected by the main voltage detection unit. It is known that a control current source for injecting a current into the gate of the switch and an adjusting unit for adjusting the current of the control current source based on the current flowing between the main electrodes of the switch are provided. As a result, the surge voltage generated when the switch is switched to the off state is suppressed.

特開２００７−２２１８６３号公報JP-A-2007-221863

サージ電圧は高電圧であるため、サージ電圧を検出する構成には高い耐圧性能が要求される。この要求を満たす構成として、複数のコンデンサの直列接続体を有するサージ検出部を備える駆動回路がある。詳しくは、この直列接続体は、スイッチに並列接続されており、２つに分割した直列接続体のうち、低電位側の部分が低圧コンデンサ部とされている。サージ検出部は、低圧コンデンサ部の端子電圧に基づいて、スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧を検出する。そして、駆動回路は、検出されたサージ電圧に基づいて、スイッチのスイッチング状態を切り替える場合におけるスイッチのスイッチング速度を設定する。 Since the surge voltage is a high voltage, high withstand voltage performance is required for the configuration for detecting the surge voltage. As a configuration satisfying this requirement, there is a drive circuit including a surge detection unit having a series connection of a plurality of capacitors. Specifically, this series connection body is connected in parallel to the switch, and the low potential side portion of the series connection body divided into two is a low voltage capacitor portion. The surge detection unit detects the surge voltage generated when the switching state of the switch is switched, based on the terminal voltage of the low voltage capacitor unit. Then, the drive circuit sets the switching speed of the switch when switching the switching state of the switch based on the detected surge voltage.

ここで、複数のコンデンサの一部に故障が発生し得る。この場合、サージ検出部により検出されたサージ電圧が、実際のサージ電圧から大きくずれてしまう。その結果、スイッチング速度を適正に設定することができず、スイッチの故障を招く懸念がある。 Here, a failure may occur in a part of a plurality of capacitors. In this case, the surge voltage detected by the surge detection unit deviates significantly from the actual surge voltage. As a result, the switching speed cannot be set properly, and there is a concern that the switch may fail.

本発明は、複数のコンデンサの一部に故障が発生した場合であっても、スイッチの故障の発生を抑制できるスイッチの駆動回路を提供することを主たる目的とする。 An object of the present invention is to provide a switch drive circuit capable of suppressing the occurrence of a switch failure even when a failure occurs in a part of a plurality of capacitors.

本発明は、スイッチを駆動するスイッチの駆動回路において、
前記スイッチに並列接続された複数のコンデンサの直列接続体を有し、２つに分割した該直列接続体のうち、低電位側の部分である低圧コンデンサ部の端子電圧に基づいて、前記スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧を検出するサージ検出部と、
前記サージ検出部により検出されたサージ電圧に基づいて、前記スイッチのスイッチング状態を切り替える場合における前記スイッチのスイッチング速度を設定する速度設定部と、
複数の前記コンデンサの一部に故障が発生したか否かを判定する故障判定部と、を備え、
前記速度設定部は、複数の前記コンデンサの一部に故障が発生したと判定された場合、複数の前記コンデンサのいずれにも故障が発生していないと判定された場合よりも前記スイッチング速度を低く設定する。 The present invention relates to a switch drive circuit that drives a switch.
The switch has a series connection of a plurality of capacitors connected in parallel to the switch, and is divided into two series based on the terminal voltage of the low voltage capacitor portion which is the low potential side portion of the series connection. A surge detector that detects the surge voltage generated when the switching state is switched, and
A speed setting unit that sets the switching speed of the switch when switching the switching state of the switch based on the surge voltage detected by the surge detection unit.
A failure determination unit for determining whether or not a failure has occurred in a part of the plurality of capacitors is provided.
When it is determined that a part of the plurality of capacitors has a failure, the speed setting unit lowers the switching speed as compared with the case where it is determined that none of the plurality of capacitors has a failure. Set.

本発明では、複数のコンデンサの一部に故障が発生したと判定された場合、複数のコンデンサのいずれにも故障が発生していないと判定された場合よりもスイッチング速度が低く設定される。このため、サージ検出部により検出されたサージ電圧が、実際のサージ電圧から大きくずれてしまう状況下において、スイッチング速度を安全側に設定することができる。その結果、スイッチの故障の発生を抑制することができる。 In the present invention, when it is determined that a failure has occurred in a part of the plurality of capacitors, the switching speed is set lower than when it is determined that no failure has occurred in any of the plurality of capacitors. Therefore, the switching speed can be set to the safe side in a situation where the surge voltage detected by the surge detection unit deviates significantly from the actual surge voltage. As a result, the occurrence of switch failure can be suppressed.

一実施形態に係る回転電機の制御システムの全体構成図。The whole block diagram of the control system of the rotary electric machine which concerns on one Embodiment. 駆動回路の構成を示す図。The figure which shows the structure of the drive circuit. 駆動回路の処理手順を示すフローチャート。A flowchart showing a processing procedure of a drive circuit. コンデンサに故障が発生していない場合におけるスイッチのドレイン及びソース間電圧等の推移を示すタイムチャート。A time chart showing changes in switch drain and source voltage when no capacitor failure has occurred. 図４のα部分を拡大したタイムチャート。A time chart in which the α part of FIG. 4 is enlarged. 低圧コンデンサのショート故障又は高圧コンデンサ部のオープン故障が発生した場合におけるドレイン及びソース間電圧等の推移を示すタイムチャート。A time chart showing the transition of the voltage between the drain and the source when a short-circuit failure of the low-voltage capacitor or an open failure of the high-voltage capacitor section occurs. 低圧コンデンサのオープン故障又は高圧コンデンサ部のショート故障が発生した場合におけるドレイン及びソース間電圧等の推移を示すタイムチャート。A time chart showing changes in the voltage between the drain and the source when a low-voltage capacitor open failure or a high-voltage capacitor short-circuit failure occurs.

以下、本発明に係る駆動回路を具体化した一実施形態について、図面を参照しつつ説明する。 Hereinafter, an embodiment in which the drive circuit according to the present invention is embodied will be described with reference to the drawings.

図１に示すように、制御システムは、回転電機１０と、インバータ２０と、回転電機１０を制御対象とする制御部３０とを備えている。本実施形態において、回転電機１０は、星形結線された３相の巻線１１を備えている。回転電機１０は、例えば同期機である。 As shown in FIG. 1, the control system includes a rotary electric machine 10, an inverter 20, and a control unit 30 for controlling the rotary electric machine 10. In the present embodiment, the rotary electric machine 10 includes a three-phase winding 11 connected in a star shape. The rotary electric machine 10 is, for example, a synchronous machine.

回転電機１０は、インバータ２０を介して、直流電源２１に接続されている。本実施形態において、直流電源２１は蓄電池（具体的には例えば、２次電池）である。なお、直流電源２１及びインバータ２０の間には、平滑コンデンサ２２が設けられている。 The rotary electric machine 10 is connected to the DC power supply 21 via the inverter 20. In the present embodiment, the DC power supply 21 is a storage battery (specifically, for example, a secondary battery). A smoothing capacitor 22 is provided between the DC power supply 21 and the inverter 20.

インバータ２０は、Ｕ，Ｖ，Ｗ相それぞれについて、上，下アームスイッチＳＷの直列接続体を備えている。本実施形態では、各スイッチＳＷとして、ユニポーラ素子であってかつＳｉＣのＮチャネルＭＯＳＦＥＴが用いられている。各スイッチＳＷには、ボディダイオードＤｉが内蔵されている。 The inverter 20 includes a series connection of upper and lower arm switches SW for each of the U, V, and W phases. In this embodiment, an N-channel MOSFET that is a unipolar element and is SiC is used as each switch SW. A body diode Di is built in each switch SW.

各相において、上，下アームスイッチＳＷの接続点には、回転電機１０の巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。 In each phase, the first end of the winding 11 of the rotary electric machine 10 is connected to the connection point of the upper and lower arm switches SW. The second end of the winding 11 of each phase is connected at a neutral point.

制御システムは、電源電圧検出部２３を備えている。電源電圧検出部２３は、平滑コンデンサ２２の端子電圧を電源電圧ＶＨｒとして検出する。電源電圧検出部２３の検出値は、制御部３０に入力される。 The control system includes a power supply voltage detection unit 23. The power supply voltage detection unit 23 detects the terminal voltage of the smoothing capacitor 22 as the power supply voltage VHr. The detection value of the power supply voltage detection unit 23 is input to the control unit 30.

制御部３０は、回転電機１０の制御量をその指令値に制御すべく、インバータ２０を制御する。制御量は、例えばトルクである。制御部３０は、デッドタイムを挟みつつ上，下アームスイッチＳＷを交互にオン状態とすべく、上，下アームスイッチＳＷに対応する駆動信号ＳＧを、上，下アームスイッチＳＷに対して個別に設けられた駆動回路Ｄｒに出力する。駆動信号ＳＧは、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。なお、駆動回路Ｄｒが提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。 The control unit 30 controls the inverter 20 in order to control the control amount of the rotary electric machine 10 to the command value thereof. The control amount is, for example, torque. The control unit 30 individually sets the drive signals SG corresponding to the upper and lower arm switch SW to the upper and lower arm switch SW in order to alternately turn on the upper and lower arm switch SW with a dead time in between. Output to the provided drive circuit Dr. The drive signal SG takes either an on command instructing the switch to be switched to the on state or an off command instructing the switch to be switched to the off state. The function provided by the drive circuit Dr can be provided, for example, by software recorded in a physical memory device, a computer that executes the software, hardware, or a combination thereof.

続いて、図２を用いて、駆動回路Ｄｒについて説明する。 Subsequently, the drive circuit Dr will be described with reference to FIG.

駆動回路Ｄｒは、バッファ回路４０及びゲート抵抗体４１を備えている。ゲート抵抗体４１は、抵抗値が可変とされている。バッファ回路４０は、制御部３０から駆動信号ＳＧを取得し、取得した駆動信号ＳＧがオン指令である場合、ゲート抵抗体４１を介してスイッチＳＷのゲートに充電電流を供給する。これにより、スイッチＳＷのゲート電圧（すなわち、ソースに対するドレインの電位差）が閾値電圧Ｖｔｈ以上となり、スイッチＳＷがオン状態とされる。一方、バッファ回路４０は、取得した駆動信号ＳＧがオフ指令である場合、スイッチＳＷのゲートからゲート抵抗体４１を介して放電電流を放出させる。これにより、スイッチＳＷのゲート電圧が閾値電圧Ｖｔｈ未満となり、スイッチＳＷがオフ状態とされる。 The drive circuit Dr includes a buffer circuit 40 and a gate resistor 41. The resistance value of the gate resistor 41 is variable. The buffer circuit 40 acquires a drive signal SG from the control unit 30, and when the acquired drive signal SG is an ON command, supplies a charging current to the gate of the switch SW via the gate resistor 41. As a result, the gate voltage of the switch SW (that is, the potential difference of the drain with respect to the source) becomes equal to or higher than the threshold voltage Vth, and the switch SW is turned on. On the other hand, when the acquired drive signal SG is an off command, the buffer circuit 40 discharges a discharge current from the gate of the switch SW via the gate resistor 41. As a result, the gate voltage of the switch SW becomes less than the threshold voltage Vth, and the switch SW is turned off.

駆動回路Ｄｒは、設定部４２、オフ電圧検出部４３、サージ指令算出部４４、偏差算出部４５及びサージ検出部５０を備えている。サージ検出部５０は、複数のコンデンサの直列接続体を備えている。この直列接続体は、スイッチＳＷに並列接続されている。この直列接続体は２つに分割され、そのうちの低電位側の部分が低圧コンデンサ部５１Ｌとされ、残りの部分が高圧コンデンサ部５１Ｈとされている。図２には、低圧コンデンサ部５１Ｌが１つのコンデンサにより構成され、高圧コンデンサ部５１Ｈが３つのコンデンサにより構成されている例を示す。スイッチＳＷのドレイン及びソース間電圧が複数のコンデンサにより分圧されることにより、各コンデンサの印加電圧をその許容上限値以下としつつ、高電圧となるサージ電圧を検出できる。なお、本実施形態において、各コンデンサの静電容量は互いに同じである。 The drive circuit Dr includes a setting unit 42, an off-voltage detection unit 43, a surge command calculation unit 44, a deviation calculation unit 45, and a surge detection unit 50. The surge detection unit 50 includes a series connection of a plurality of capacitors. This series connector is connected in parallel to the switch SW. This series connection is divided into two parts, the low potential side portion of which is a low voltage capacitor portion 51L, and the remaining portion is a high voltage capacitor portion 51H. FIG. 2 shows an example in which the low-voltage capacitor section 51L is composed of one capacitor and the high-voltage capacitor section 51H is composed of three capacitors. By dividing the voltage between the drain and source of the switch SW by a plurality of capacitors, it is possible to detect a surge voltage that becomes a high voltage while keeping the applied voltage of each capacitor below the allowable upper limit value. In this embodiment, the capacitances of the capacitors are the same as each other.

サージ検出部５０は、サージ電圧検出部５２を備えている。サージ電圧検出部５２は、ピークホールド回路を備え、スイッチＳＷのオフ状態への切り替えに伴って発生する低圧コンデンサ部５１Ｌの端子電圧のピーク値を、オフ状態への切り替えに伴って発生するサージ電圧（ドレイン及びソース間電圧のピーク値）として検出する。なお、検出されたサージ電圧Ｖｐｈは、駆動信号ＳＧとして次回のオフ指令が駆動回路Ｄｒに入力されるまでにリセットされる。 The surge detection unit 50 includes a surge voltage detection unit 52. The surge voltage detection unit 52 includes a peak hold circuit, and changes the peak value of the terminal voltage of the low-voltage capacitor section 51L generated when the switch SW is switched to the off state to the surge voltage generated when the switch SW is switched to the off state. Detect as (peak value of voltage between drain and source). The detected surge voltage Vph is reset as a drive signal SG by the time the next off command is input to the drive circuit Dr.

オフ電圧検出部４３は、スイッチＳＷがオフ状態とされている場合の低圧コンデンサ部５１Ｌの端子電圧であるオフ時電圧を検出する。 The off voltage detection unit 43 detects the off voltage, which is the terminal voltage of the low voltage capacitor unit 51L when the switch SW is in the off state.

サージ指令算出部４４は、検出されたオフ時電圧に基づいて、サージ指令値Ｖｓ＊を算出する。サージ指令値Ｖｓ＊は、電源電圧ＶＨｒよりも高くて、かつ、スイッチＳＷのドレイン及びソース間電圧の許容上限値以下の値に設定される。 The surge command calculation unit 44 calculates the surge command value Vs * based on the detected off voltage. The surge command value Vs * is set to a value higher than the power supply voltage VHr and equal to or less than the allowable upper limit value of the voltage between the drain and the source of the switch SW.

偏差算出部４５は、今回のスイッチング周期において検出されたサージ電圧Ｖｐｈをサージ指令値Ｖｓ＊から差し引くことにより、電圧偏差ΔＶｓを算出する。設定部４２は、算出された電圧偏差ΔＶｓに基づいて、次回のスイッチング周期においてスイッチＳＷをオフ状態に切り替える場合におけるゲート抵抗体４１の抵抗値を設定する。具体的には、設定部４２は、電圧偏差ΔＶｓを０にフィードバック制御するための操作量として、ゲート抵抗体４１の抵抗値を設定する。このフィードバック制御は、例えば比例積分制御とすればよい。 The deviation calculation unit 45 calculates the voltage deviation ΔVs by subtracting the surge voltage Vph detected in the current switching cycle from the surge command value Vs *. Based on the calculated voltage deviation ΔVs, the setting unit 42 sets the resistance value of the gate resistor 41 when the switch SW is switched to the off state in the next switching cycle. Specifically, the setting unit 42 sets the resistance value of the gate resistor 41 as an operation amount for feedback-controlling the voltage deviation ΔVs to 0. This feedback control may be, for example, proportional integration control.

設定部４２は、例えば、電圧偏差ΔＶｓが０よりも小さい場合において、電圧偏差ΔＶｓの絶対値が大きいときの抵抗値を電圧偏差ΔＶｓの絶対値が小さいときの抵抗値よりも大きく設定する。これにより、電圧偏差ΔＶｓの絶対値が大きいときにゲートから放出される放電電流が、電圧偏差ΔＶｓの絶対値が小さいときにゲートから放出される放電電流よりも小さくなる。すなわち、電圧偏差ΔＶｓの絶対値が大きいときのスイッチング速度が、電圧偏差ΔＶｓの絶対値が小さいときのスイッチング速度よりも低くなる。 For example, when the voltage deviation ΔVs is smaller than 0, the setting unit 42 sets the resistance value when the absolute value of the voltage deviation ΔVs is large to be larger than the resistance value when the absolute value of the voltage deviation ΔVs is small. As a result, the discharge current discharged from the gate when the absolute value of the voltage deviation ΔVs is large is smaller than the discharge current discharged from the gate when the absolute value of the voltage deviation ΔVs is small. That is, the switching speed when the absolute value of the voltage deviation ΔVs is large is lower than the switching speed when the absolute value of the voltage deviation ΔVs is small.

なお、本実施形態において、設定部４２、オフ電圧検出部４３、サージ指令算出部４４及び偏差算出部４５が速度設定部に相当する。 In this embodiment, the setting unit 42, the off-voltage detection unit 43, the surge command calculation unit 44, and the deviation calculation unit 45 correspond to the speed setting unit.

設定部４２は、図３に示すコンデンサ故障判定処理を実行する。この処理は、サージ検出部５０を構成する複数のコンデンサの一部に故障が発生し得ることに鑑みたものである。 The setting unit 42 executes the capacitor failure determination process shown in FIG. This process is based on the fact that a part of the plurality of capacitors constituting the surge detection unit 50 may fail.

つまり、高圧コンデンサ部５１Ｈのオープン故障又は低圧コンデンサ部５１Ｌのショート故障が発生し得る。この場合、サージ検出部５０により検出されたサージ電圧Ｖｐｈが、実際のサージ電圧よりも低くなってしまう（図６参照）。その結果、設定部４２により設定されるゲート抵抗体４１の抵抗値が、サージ電圧Ｖｐｈをサージ指令値Ｖｓ＊にフィードバック制御する上で適切な抵抗値よりも低くなり、実際のスイッチング速度が適切なスイッチング速度よりも高くなる。これにより、スイッチＳＷのオフ状態への切り替えに伴って発生するサージ電圧がその許容上限値を超えてしまい、スイッチＳＷが故障する懸念がある。そこで、本実施形態では、図３に示すコンデンサ故障判定処理が実行される。この処理は、例えば、所定の制御周期毎に繰り返し実行される。 That is, an open failure of the high-voltage capacitor section 51H or a short-circuit failure of the low-voltage capacitor section 51L may occur. In this case, the surge voltage Vph detected by the surge detection unit 50 becomes lower than the actual surge voltage (see FIG. 6). As a result, the resistance value of the gate resistor 41 set by the setting unit 42 becomes lower than the resistance value appropriate for feedback control of the surge voltage Vph to the surge command value Vs *, and the actual switching speed is appropriate. It will be higher than the switching speed. As a result, the surge voltage generated when the switch SW is switched to the off state exceeds the allowable upper limit value, and there is a concern that the switch SW may fail. Therefore, in the present embodiment, the capacitor failure determination process shown in FIG. 3 is executed. This process is repeatedly executed, for example, at predetermined control cycles.

ステップＳ１０では、複数のコンデンサの一部に故障が発生しているか否かを判定する。詳しくは、第１条件と第２条件とのうち、少なくとも一方が成立していると判定した場合、複数のコンデンサの一部に故障が発生していると判定する。 In step S10, it is determined whether or not a part of the plurality of capacitors has a failure. Specifically, when it is determined that at least one of the first condition and the second condition is satisfied, it is determined that a part of the plurality of capacitors has a failure.

まず、第１条件について説明すると、この条件は、今回のスイッチング周期において検出されたサージ電圧Ｖｐｈ（ｔ）と、前回のスイッチングにおいて検出されたサージ電圧Ｖｐｈ（ｔ−１）との差の絶対値が所定量ΔＶｔを超えたとの条件である。第１条件は、コンデンサの故障が発生した場合と発生していない場合とで、サージ電圧Ｖｐｈが大きく変化することに鑑みたものである。 First, the first condition will be described. This condition is the absolute value of the difference between the surge voltage Vph (t) detected in the current switching cycle and the surge voltage Vph (t-1) detected in the previous switching. Is a condition that exceeds a predetermined amount ΔVt. The first condition is in view of the fact that the surge voltage Vph changes significantly depending on whether the capacitor has failed or not.

図４に、各コンデンサに故障が発生していない場合におけるスイッチＳＷのドレイン及びソース間電圧Ｖｄｓ、低圧コンデンサ部５１Ｌの端子電圧Ｖｄｅｔ、検出されたサージ電圧Ｖｐｈ、及びスイッチＳＷのゲートの放電電流Ｉｇの推移を示す。また、図５は、図４の期間αについて、時間軸を拡大したタイムチャートである。なお、図４（ａ）には、サージ指令値Ｖｓ＊が、スイッチＳＷのドレイン及びソース間電圧の許容上限値に設定される例を示す。 FIG. 4 shows the drain and source voltage Vds of the switch SW, the terminal voltage Vdet of the low-voltage capacitor section 51L, the detected surge voltage Vph, and the discharge current Ig of the gate of the switch SW when no failure has occurred in each capacitor. Shows the transition of. Further, FIG. 5 is a time chart in which the time axis is enlarged for the period α of FIG. Note that FIG. 4A shows an example in which the surge command value Vs * is set to the allowable upper limit value of the voltage between the drain and the source of the switch SW.

図６は、サージ電圧Ｖｐｈ及び低圧コンデンサ部５１Ｌの端子電圧Ｖｄｅｔの推移を示す。図６では、時刻ｔ１において、高圧コンデンサ部５１Ｈのオープン故障又は低圧コンデンサ部５１Ｌのショート故障が発生する。この場合、時刻ｔ２において検出されるサージ電圧Ｖｐｈが大きく低下する。この点に着目し、第１条件が定められている。 FIG. 6 shows the transition of the surge voltage Vph and the terminal voltage Vdet of the low voltage capacitor portion 51L. In FIG. 6, at time t1, an open failure of the high-voltage capacitor section 51H or a short-circuit failure of the low-voltage capacitor section 51L occurs. In this case, the surge voltage Vph detected at time t2 drops significantly. Focusing on this point, the first condition is defined.

なお、高圧コンデンサ部５１Ｈのショート故障又は低圧コンデンサ部５１Ｌのオープン故障が発生する場合にも、検出されるサージ電圧は大きく変化する。図７では、時刻ｔ１において、高圧コンデンサ部５１Ｈのショート故障又は低圧コンデンサ部５１Ｌのオープン故障が発生する。この場合、時刻ｔ２において検出されるサージ電圧Ｖｐｈが大きく上昇する。この場合における故障も、第１条件により検出することができる。ちなみに、コンデンサの直接接続数がＮ個の場合、高圧コンデンサ部５１Ｈを構成するコンデンサが１つショート故障すると、その故障後に検出されるサージ電圧は、故障前に検出されるサージ電圧のＮ／（Ｎ−１）倍になる。 The detected surge voltage also changes significantly when a short-circuit failure of the high-voltage capacitor section 51H or an open failure of the low-voltage capacitor section 51L occurs. In FIG. 7, at time t1, a short-circuit failure of the high-voltage capacitor section 51H or an open failure of the low-voltage capacitor section 51L occurs. In this case, the surge voltage Vph detected at time t2 greatly increases. The failure in this case can also be detected by the first condition. By the way, when the number of directly connected capacitors is N, if one capacitor constituting the high-voltage capacitor section 51H fails short-circuit, the surge voltage detected after the failure is N / (of the surge voltage detected before the failure. N-1) Double.

続いて、第２条件について説明すると、この条件は、前回のスイッチング周期において検出されたサージ電圧Ｖｐｈ（ｔ−１）と今回のスイッチング周期において検出されたサージ電圧Ｖｐｈ（ｔ）とが同等であるとの条件である。高圧コンデンサ部５１Ｈのオープン故障又は低圧コンデンサ部５１Ｌのショート故障が発生した場合、図６に示すように、発生後のサージ電圧Ｖｐｈが変化しなくなる。この点に鑑み、第２条件が定められている。 Next, the second condition will be described. Under this condition, the surge voltage Vph (t-1) detected in the previous switching cycle and the surge voltage Vph (t) detected in the current switching cycle are equivalent. It is a condition of. When an open failure of the high-voltage capacitor section 51H or a short-circuit failure of the low-voltage capacitor section 51L occurs, the surge voltage Vph does not change after the occurrence, as shown in FIG. In view of this point, the second condition is defined.

なお、高圧コンデンサ部５１Ｈのショート故障又は低圧コンデンサ部５１Ｌのオープン故障が発生する場合にも、図７に示すように、発生後のサージ電圧Ｖｐｈが変化しなくなる。この場合における故障も、第２条件により検出することができる。ちなみに、本実施形態において、設定部４２が故障判定部を含む。 Even when a short-circuit failure of the high-voltage capacitor section 51H or an open failure of the low-voltage capacitor section 51L occurs, the surge voltage Vph does not change after the occurrence, as shown in FIG. The failure in this case can also be detected by the second condition. Incidentally, in the present embodiment, the setting unit 42 includes a failure determination unit.

ステップＳ１０において第１条件及び第２条件のいずれも成立しないと判定した場合には、各コンデンサに故障が発生していないと判定し、ステップＳ１１に進む。ステップＳ１１では、設定部４２、オフ電圧検出部４３、サージ指令算出部４４及び偏差算出部４５によるサージ電圧のフィードバック制御を行う。 If it is determined in step S10 that neither the first condition nor the second condition is satisfied, it is determined that no failure has occurred in each capacitor, and the process proceeds to step S11. In step S11, the setting unit 42, the off voltage detection unit 43, the surge command calculation unit 44, and the deviation calculation unit 45 perform feedback control of the surge voltage.

一方、ステップＳ１０において第１条件及び第２条件の少なくとも一方が成立したと判定した場合には、各コンデンサの一部に故障が発生したと判定し、ステップＳ１２に進む。ステップＳ１２では、ゲート抵抗体４１の抵抗値を、その取り得る範囲の上限値に設定する。ここで、ステップＳ１２で設定する抵抗値は、スイッチＳＷの状態量に依存しない固定である。状態量には、スイッチＳＷに流れるドレイン電流の検出値、電源電圧ＶＨｒ及びスイッチＳＷの温度検出値が含まれる。ステップＳ１３では、サージ電圧のフィードバック制御を中止する。 On the other hand, when it is determined in step S10 that at least one of the first condition and the second condition is satisfied, it is determined that a failure has occurred in a part of each capacitor, and the process proceeds to step S12. In step S12, the resistance value of the gate resistor 41 is set to the upper limit of the possible range. Here, the resistance value set in step S12 is fixed regardless of the state amount of the switch SW. The state quantity includes a detected value of the drain current flowing through the switch SW, a power supply voltage VHr, and a temperature detected value of the switch SW. In step S13, the feedback control of the surge voltage is stopped.

以上詳述した本実施形態では、サージ検出部５０を構成する各コンデンサの一部に故障が発生したと判定された場合、各コンデンサに故障が発生していないと判定された場合よりもスイッチＳＷのスイッチング速度が低く設定される。このため、サージ検出部５０により検出されたサージ電圧が、実際のサージ電圧から大きくずれてしまう状況下において、スイッチング速度を安全側に設定することができる。その結果、スイッチＳＷの故障の発生を抑制することができる。 In the present embodiment described in detail above, when it is determined that a failure has occurred in a part of each capacitor constituting the surge detection unit 50, the switch SW is more than when it is determined that no failure has occurred in each capacitor. Switching speed is set low. Therefore, the switching speed can be set to the safe side in a situation where the surge voltage detected by the surge detection unit 50 deviates significantly from the actual surge voltage. As a result, the occurrence of failure of the switch SW can be suppressed.

＜その他の実施形態＞
なお、上記実施形態は、以下のように変更して実施してもよい。 <Other Embodiments>
The above embodiment may be modified as follows.

・設定部４２は、スイッチＳＷの前回のスイッチング周期においてサージ検出部５０により検出されたサージ電圧Ｖｐｈ（ｔ−１）に対して、今回のスイッチング周期においてサージ検出部５０により検出されたサージ電圧Ｖｐｈ（ｔ）が所定量ΔＶｔを超えて低くなったと判定した場合、低圧コンデンサ部５１Ｌのショート故障、又は高圧コンデンサ部５１Ｈのオープン故障が発生したと判定してもよい。 The setting unit 42 has a surge voltage Vph (t-1) detected by the surge detection unit 50 in the previous switching cycle of the switch SW, whereas the surge voltage Vph detected by the surge detection unit 50 in the current switching cycle. When it is determined that (t) is lower than the predetermined amount ΔVt, it may be determined that a short-circuit failure of the low-voltage capacitor section 51L or an open failure of the high-voltage capacitor section 51H has occurred.

また、設定部４２は、前回のスイッチング周期においてサージ検出部５０により検出されたサージ電圧Ｖｐｈ（ｔ−１）に対して、今回のスイッチング周期においてサージ検出部５０により検出されたサージ電圧Ｖｐｈが所定量ΔＶｔを超えて高くなったと判定した場合、低圧コンデンサ部５１Ｌのオープン故障、又は高圧コンデンサ部５１Ｈのショート故障が発生したと判定してもよい。この場合、設定部４２は、サージ電圧のフィードバック制御を継続してもよい。 Further, the setting unit 42 has a surge voltage Vph detected by the surge detection unit 50 in the current switching cycle as opposed to a surge voltage Vph (t-1) detected by the surge detection unit 50 in the previous switching cycle. When it is determined that the value exceeds the fixed amount ΔVt, it may be determined that an open failure of the low voltage capacitor section 51L or a short failure of the high voltage capacitor section 51H has occurred. In this case, the setting unit 42 may continue the feedback control of the surge voltage.

・図３のステップＳ１０において、第１条件又は第２条件のいずれかが削除されてもよい。 -In step S10 of FIG. 3, either the first condition or the second condition may be deleted.

・図３のステップＳ１０の第２条件を、連続する３以上のスイッチング周期でサージ電圧が同等であるとの条件としてもよい。 The second condition of step S10 in FIG. 3 may be a condition that the surge voltage is equivalent in three or more continuous switching cycles.

・図３のステップＳ１０において、電源電圧ＶＨｒに基づいて、複数のコンデンサの一部に故障が発生しているか否かを判定してもよい。この判定手法は、複数のコンデンサの一部に故障が発生した場合、スイッチＳＷがオフ状態にされている場合のスイッチＳＷのソース及びドレイン間電圧が、複数のコンデンサのいずれにも故障が発生していない場合のソース及びドレイン間電圧からずれることに鑑みたものである。 In step S10 of FIG. 3, it may be determined whether or not a part of the plurality of capacitors has a failure based on the power supply voltage VHr. In this determination method, when a failure occurs in a part of a plurality of capacitors, the source and drain voltage of the switch SW when the switch SW is turned off causes a failure in any of the plurality of capacitors. This is in consideration of deviation from the voltage between the source and drain when the voltage is not set.

・スイッチング速度を変更する手法としては、ゲート抵抗体の抵抗値を変更する手法に限らず、例えば、スイッチＳＷのゲート電荷の放電先の電位（例えば負電圧源の電位）を可変とする手法であってもよい。この場合、放電先の電位がゲート電位に対して低いほど、スイッチング速度が高く設定される。 -The method of changing the switching speed is not limited to the method of changing the resistance value of the gate resistor, but is, for example, a method of changing the potential of the discharge destination of the gate charge of the switch SW (for example, the potential of a negative voltage source). There may be. In this case, the lower the potential of the discharge destination with respect to the gate potential, the higher the switching speed is set.

・サージ電圧のフィードバック制御としては、スイッチＳＷのオフ状態への切り替えに伴って発生するサージ電圧に代えて、スイッチＳＷのオン状態への切り替えに伴って発生するサージ電圧のフィードバック制御であってもよい。 -As the feedback control of the surge voltage, instead of the surge voltage generated when the switch SW is switched to the off state, even if the surge voltage is feedback controlled when the switch SW is switched to the on state. Good.

・スイッチとしては、ＮチャネルＭＯＳＦＥＴに限らず、例えばＩＧＢＴであってもよい。また、スイッチを備える電力変換器としては、インバータに限らず、例えばフルブリッジ回路であってもよい。 -The switch is not limited to the N-channel MOSFET, and may be, for example, an IGBT. Further, the power converter including the switch is not limited to the inverter, and may be, for example, a full bridge circuit.

４１…ゲート抵抗体、４２…設定部、５０…サージ検出部、５１Ｈ…高圧コンデンサ部、５１Ｌ…低圧コンデンサ部、Ｄｒ…駆動回路、ＳＷ…スイッチ。 41 ... Gate resistor, 42 ... Setting unit, 50 ... Surge detection unit, 51H ... High voltage capacitor unit, 51L ... Low voltage capacitor unit, Dr ... Drive circuit, SW ... Switch.

Claims

In the switch drive circuit (Dr) that drives the switch (SW),
It has a series connection of a plurality of capacitors connected in parallel to the switch, and is divided into two, based on the terminal voltage of the low voltage capacitor portion (51L) which is the low potential side portion of the series connection. A surge detection unit (50) that detects the surge voltage generated when the switching state of the switch is switched, and
A speed setting unit that sets the switching speed of the switch when switching the switching state of the switch based on the surge voltage detected by the surge detection unit.
A failure determination unit for determining whether or not a failure has occurred in a part of the plurality of capacitors is provided.
When it is determined that a failure has occurred in a part of the plurality of capacitors, the speed setting unit lowers the switching speed as compared with the case where it is determined that none of the plurality of capacitors has a failure. The drive circuit of the switch to be set.

When it is determined that none of the plurality of capacitors has a failure, the speed setting unit sets the switching speed so as to feedback control the detected surge voltage to the command value, and the plurality of the above-mentioned ones. When it is determined that a failure has occurred in a part of the capacitors, the execution of the feedback control is stopped, and the switching speed is set when it is determined that no failure has occurred in any of the plurality of capacitors. The drive circuit for a switch according to claim 1, wherein a fixed switching speed that is lower than the set switching speed and does not depend on the state amount of the switch is set.

In the failure determination unit, the surge voltage detected by the surge detection unit in the current switching cycle of the switch is set to a predetermined amount with respect to the surge voltage detected by the surge detection unit in the previous switching cycle of the switch. The drive circuit for a switch according to claim 1 or 2, wherein it is determined that a failure has occurred in a part of the plurality of capacitors when it is determined that the capacitor is displaced beyond the limit.

In the failure determination unit, the surge voltage detected by the surge detection unit in the current switching cycle of the switch is the predetermined amount with respect to the surge voltage detected by the surge detection unit in the previous switching cycle of the switch. If it is determined that the voltage has dropped beyond the above, it is determined that a short-circuit failure of the low-voltage capacitor section or an open failure of the high-voltage capacitor section (51H), which is a capacitor other than the low-voltage capacitor section among the plurality of capacitors, has occurred.
When the speed setting unit determines that a short-circuit failure of the low-voltage capacitor section or an open failure of the high-voltage capacitor section has occurred, or when it is determined that none of the plurality of capacitors has a failure. The switch drive circuit according to claim 3, wherein the switching speed is set low.

A claim that the failure determination unit determines that a failure has occurred in a part of the plurality of capacitors when it determines that the surge voltages detected by the surge detection unit are equivalent in each of the plurality of switching cycles of the switch. The switch drive circuit according to any one of Items 1 to 4.