JP2021027699A - Dc/dc converter - Google Patents
Dc/dc converter Download PDFInfo
- Publication number
- JP2021027699A JP2021027699A JP2019143966A JP2019143966A JP2021027699A JP 2021027699 A JP2021027699 A JP 2021027699A JP 2019143966 A JP2019143966 A JP 2019143966A JP 2019143966 A JP2019143966 A JP 2019143966A JP 2021027699 A JP2021027699 A JP 2021027699A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- reactor
- capacitor
- voltage
- voltage side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 150
- 230000004907 flux Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000000295 complement effect Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、直流電力を別の電圧の直流電力に変換するDC/DC変換装置に関する。 The present invention relates to a DC / DC converter that converts DC power into DC power of another voltage.
太陽電池、蓄電池、燃料電池などに接続されるパワーコンディショナでは、DC/DCコンバータが使用される。一般的な昇圧チョッパや降圧チョッパでは、リアクトルはプラス側にしか設置されず、プラス側とマイナス側で非対称な回路構成となっている。 A DC / DC converter is used in a power conditioner connected to a solar cell, a storage battery, a fuel cell, or the like. In a general step-up chopper or step-down chopper, the reactor is installed only on the plus side, and the circuit configuration is asymmetrical on the plus side and the minus side.
プラス側とマイナス側で非対称な回路構成のDC/DCコンバータでは、入力側の中点の対地電圧が変動し、漏洩電流が流れることがあった。出力側の中点も同様に対地電圧が変動し、漏洩電流が流れることがあった。 In a DC / DC converter having an asymmetrical circuit configuration on the plus side and the minus side, the voltage to ground at the midpoint on the input side fluctuates, and leakage current may flow. Similarly, the voltage to ground fluctuated at the midpoint on the output side, and leakage current sometimes flowed.
本開示はこうした状況に鑑みなされたものであり、その目的は、対地電圧の変動に起因する漏洩電流が低減されたDC/DC変換装置を提供することにある。 The present disclosure has been made in view of such circumstances, and an object of the present invention is to provide a DC / DC converter in which a leakage current due to a fluctuation of a voltage to ground is reduced.
上記課題を解決するために、本開示のある態様のDC/DC変換装置は、高圧側直流部と並列に直列接続された第1コンデンサ及び第2コンデンサと、前記高圧側直流部と並列に直列接続された第1スイッチ部及び第2スイッチ部と、低圧側直流部の正側端子と、前記第1スイッチ部の低圧側端子に接続された第1リアクトルと、前記低圧側直流部の負側端子と、前記第2スイッチ部の低圧側端子間に接続された第2リアクトルと、を備える。前記第1コンデンサと前記第2コンデンサとの間の接続点と、前記第1スイッチ部と前記第2スイッチ部との間の接続点が、前記高圧側直流部の中間電位で接続され、前記第1スイッチ部は、スイッチング素子と、コンデンサ及びリアクトルの少なくとも一方を含む。前記第2スイッチ部は、前記第1スイッチ部と同一構成であり、前記第1リアクトルと前記第2リアクトルが同一仕様のリアクトルである。 In order to solve the above problems, the DC / DC converter according to the present disclosure comprises a first capacitor and a second capacitor connected in series with the high-voltage side DC section in parallel with the high-voltage side DC section. The connected first switch section and second switch section, the positive terminal of the low-voltage side DC section, the first reactor connected to the low-voltage side terminal of the first switch section, and the negative side of the low-voltage side DC section. It includes a terminal and a second reactor connected between the low-voltage side terminals of the second switch unit. The connection point between the first capacitor and the second capacitor and the connection point between the first switch portion and the second switch portion are connected at an intermediate potential of the high voltage side DC portion, and the first switch portion is connected. One switch unit includes a switching element and at least one of a capacitor and a reactor. The second switch unit has the same configuration as the first switch unit, and the first reactor and the second reactor have the same specifications.
本開示によれば、対地電圧の変動に起因する漏洩電流が低減されたDC/DC変換装置を実現することができる。 According to the present disclosure, it is possible to realize a DC / DC converter in which the leakage current due to the fluctuation of the voltage to ground is reduced.
図1は、実施の形態に係るDC/DC変換装置3の構成を説明するための図である。実施の形態に係るDC/DC変換装置3は、双方向の昇降圧DC/DCコンバータである。DC/DC変換装置3は、第2直流電源2から供給される直流電力を昇圧して第1直流電源1に供給することができる。またDC/DC変換装置3は、第1直流電源1から供給される直流電力を降圧して第2直流電源2に供給することができる。本明細書では、第2直流電源2が第1直流電源1より低圧な電源であることを前提とする。
FIG. 1 is a diagram for explaining the configuration of the DC /
第2直流電源2は例えば、蓄電池、電気二重層コンデンサなどが該当する。第1直流電源1は例えば、双方向DC/ACインバータが接続された直流バスなどが該当する。当該双方向DC/ACインバータの交流側は、蓄電システムの用途では商用電力系統と交流負荷に接続される。電気自動車の用途ではモータ(回生機能あり)に接続される。蓄電システムの用途では当該直流バスに、太陽電池用のDC/DCコンバータや、他の蓄電池用のDC/DCコンバータがさらに接続されていてもよい。
The second
DC/DC変換装置3は、DC/DC変換部30及び制御部40を備える。DC/DC変換部30は、入力コンデンサC5、第1リアクトルL1、第2リアクトルL2、第1スイッチ部31、第2スイッチ部32、第1コンデンサC3及び第2コンデンサC4を含む。
The DC /
第2直流電源2と並列に入力コンデンサC5が接続される。第1直流電源1の正側バスと負側バスの間に、第1コンデンサC3及び第2コンデンサC4が直列に接続される。第1コンデンサC3及び第2コンデンサC4は、第1直流電源1の電圧Eを1/2に分圧する作用、DC/DC変換部30内で発生するサージ電圧を抑制するためのスナバコンデンサとしての作用を有する。本明細書では、入力コンデンサC5より前段の構成を低圧直流部と呼び、第1コンデンサC3及び第2コンデンサC4より後段の構成を高圧直流部と呼ぶ。
The input capacitor C5 is connected in parallel with the second
第1スイッチ部31及び第2スイッチ部32は、高圧側直流部と並列に直列接続される。第1リアクトルL1は、低圧側直流部の正側端子と、第1スイッチ部31の低圧側端子間に直列に接続される。第2リアクトルL2は、低圧側直流部の負側端子と、第2スイッチ部32の低圧側端子間に直列に接続される。本実施の形態では、第1リアクトルL1と第2リアクトルL2に、同一仕様のリアクトルを使用する。
The
第1スイッチ部31と第2スイッチ部32との間の接続点は、高圧側直流部の中間電位点M(第1コンデンサC3と第2コンデンサC4の分圧点)に接続される。第1スイッチ部31及び第2スイッチ部32は同一の回路構成で形成され、それぞれ、少なくとも1つのスイッチング素子と、コンデンサ及びリアクトルの少なくとも一方を含む。
The connection point between the
制御部40は、第1スイッチ部31及び第2スイッチ部32を制御して、第1リアクトルL1及び第2リアクトルL2へのエネルギーの蓄積、及び第1リアクトルL1及び第2リアクトルL2からのエネルギーの放出を制御する。
The
制御部40の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、DSP、ROM、RAM、FPGA、ASIC、その他のLSIを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
The configuration of the
以下、第1スイッチ部31及び第2スイッチ部32の構成例を説明する。
Hereinafter, a configuration example of the
(実施例1)
図2は、実施例1に係るDC/DC変換装置3の構成を説明するための図である。実施例1では第1スイッチ部31及び第2スイッチ部32をそれぞれ、フライングキャパシタ回路で構成する。
(Example 1)
FIG. 2 is a diagram for explaining the configuration of the DC /
第1スイッチ部31は、第1スイッチング素子S1、第2スイッチング素子S2、第3スイッチング素子S3、第4スイッチング素子S4及び第1フライングキャパシタC1を含む。第1スイッチング素子S1、第2スイッチング素子S2、第3スイッチング素子S3及び第4スイッチング素子S4は直列接続され、高圧直流部の正側バスと中間電位点Mの間に接続される。第1フライングキャパシタC1は、第1スイッチング素子S1と第2スイッチング素子S2との接続点と、第3スイッチング素子S3と第4スイッチング素子S4との接続点との間に接続され、第1スイッチング素子S1−第4スイッチング素子S4により充放電される。
The
第1スイッチ部31の中点には、第1スイッチング素子S1の上側端子に印加される第1直流電源1の電圧E[V]と、第4スイッチング素子S4の下側端子に印加される1/2E[V]の間の範囲の電位が生成される。第1フライングキャパシタC1は1/4E[V]の電圧になるように初期充電(プリチャージ)され、1/4E[V]の電圧を中心として充放電が繰り返される。従って、第1スイッチ部31の中点には、概ね、E[V]、3/4E[V]、1/2E[V]の3レベルの電位が生成される。
At the midpoint of the
第2スイッチ部32は、第5スイッチング素子S5、第6スイッチング素子S6、第7スイッチング素子S7、第8スイッチング素子S8及び第2フライングキャパシタC2を含む。第5スイッチング素子S5、第6スイッチング素子S6、第7スイッチング素子S7及び第8スイッチング素子S8は直列接続され、高圧直流部の中間電位点Mと負側バスの間に接続される。第2フライングキャパシタC2は、第5スイッチング素子S5と第6スイッチング素子S6との接続点と、第7スイッチング素子S7と第8スイッチング素子S8との接続点との間に接続され、第5スイッチング素子S5−第8スイッチング素子S8により充放電される。
The
第2スイッチ部32の中点には、第5スイッチング素子S5の上側端子に印加される1/2E[V]と、第8スイッチング素子S8の下側端子に印加される0[V]の間の範囲の電位が生成される。第2フライングキャパシタC2は1/4E[V]の電圧になるように初期充電(プリチャージ)され、1/4E[V]の電圧を中心として充放電が繰り返される。従って、第2スイッチ部32の中点には、概ね、1/2E[V]、1/4E[V]、0[V]の3レベルの電位が生成される。
At the midpoint of the
第1スイッチング素子S1−第8スイッチング素子S8にはそれぞれ、第1ダイオードD1−第8ダイオードD8が逆並列に形成/接続される。 A first diode D1 to an eighth diode D8 are formed / connected in antiparallel to each of the first switching element S1 to the eighth switching element S8.
第1スイッチング素子S1−第8スイッチング素子S8には、第1直流電源1及び第2直流電源2の電圧より低い耐圧のスイッチング素子が使用されることが好ましい。以下、実施例1では第1スイッチング素子S1−第8スイッチング素子S8に、150V耐圧のNチャネルMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を使用する例を想定する。NチャネルMOSFETでは、ソースからドレイン方向に寄生ダイオードが形成される。
For the first switching element S1 to the eighth switching element S8, it is preferable to use a switching element having a withstand voltage lower than the voltage of the first
なお、第1スイッチング素子S1−第8スイッチング素子S8にIGBT(Insulated Gate Bipolar Transistor)やバイポーラトランジスタを使用してもよい。その場合、第1スイッチング素子S1−第8スイッチング素子S8に寄生ダイオードは形成されず、第1スイッチング素子S1−第8スイッチング素子S8にそれぞれ外付けダイオードが逆並列に接続される。 An IGBT (Insulated Gate Bipolar Transistor) or a bipolar transistor may be used for the first switching element S1 to the eighth switching element S8. In that case, no parasitic diode is formed in the first switching element S1-8th switching element S8, and external diodes are connected to the first switching element S1-eighth switching element S8 in antiparallel.
図2には示していないが、低圧直流部の両端電圧を検出する第1電圧センサ、第1リアクトルL1又は第2リアクトルL2に流れる電流を検出する電流センサ、及び高圧直流部の両端電圧を検出する第2電圧センサが設けられ、それぞれの計測値が制御部40に出力される。
Although not shown in FIG. 2, the first voltage sensor that detects the voltage across the low-voltage DC section, the current sensor that detects the current flowing through the first reactor L1 or the second reactor L2, and the voltage across the high-voltage DC section are detected. A second voltage sensor is provided, and each measured value is output to the
制御部40は、第1スイッチ部31及び第2スイッチ部32を制御して、低圧側直流部から高圧側直流部へ昇圧動作で直流電力を伝送することができる。また高圧側直流部から低圧側直流部へ降圧動作で直流電力を伝送することができる。より具体的には制御部40は、第1スイッチング素子S1−第8スイッチング素子S8のゲート端子に駆動信号(PWM(Pulse Width Modulation)信号)を供給することにより、第1スイッチング素子S1−第8スイッチング素子S8をオン/オフ制御して、昇圧動作または降圧動作で、双方向に電力を伝送することができる。
The
図3は、実施例1に係るDC/DC変換装置3の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンをまとめた図である。図3に示すスイッチングパターンでは、第1スイッチング素子S1及び第8スイッチング素子S8の組と、第4スイッチング素子S4及び第5スイッチング素子S5の組とが相補関係となる。また第2スイッチング素子S2及び第7スイッチング素子S7の組と、第3スイッチング素子S3及び第6スイッチング素子S6の組とが相補関係となる。
FIG. 3 is a diagram summarizing the switching patterns of the first switching element S1 to the eighth switching element S8 of the DC /
制御部40は、4つのモードを使用して昇圧動作または降圧動作を実行する。
モードaでは制御部40は、第2スイッチング素子S2、第4スイッチング素子S4、第5スイッチング素子S5及び第7スイッチング素子S7をオン状態、並びに第1スイッチング素子S1、第3スイッチング素子S3、第6スイッチング素子S6及び第8スイッチング素子S8をオフ状態に制御する。モードaでは、第1スイッチ部31の中点と第2スイッチ部32の中点間の電圧(即ち、低圧側の入出力電圧VL)は1/2Eとなる。
The
In the mode a, the
モードbでは制御部40は、第1スイッチング素子S1、第3スイッチング素子S3、第6スイッチング素子S6及び第8スイッチング素子S8をオン状態 並びに第2スイッチング素子S2、第4スイッチング素子S4、第5スイッチング素子S5及び第7スイッチング素子S7をオフ状態に制御する。モードbでは、第1スイッチ部31と第2スイッチ部32の低圧側の入出力電圧VLは1/2Eとなる。
In mode b, the
モードcでは制御部40は、第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8をオン状態 並びに第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6をオフ状態に制御する。モードcでは、第1スイッチ部31と第2スイッチ部32の低圧側の入出力電圧VLはEとなる。
In the mode c, the
モードdでは制御部40は、第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6をオン状態 並びに第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8をオフ状態に制御する。モードdでは、第1スイッチ部31と第2スイッチ部32の低圧側の入出力電圧VLは0となる。
In the mode d, the
図4(a)−(d)は、昇圧動作時の各スイッチングパターンの電流経路を示す回路図である。図5(a)−(d)は、降圧動作時の各スイッチングパターンの電流経路を示す回路図である。なお、図面の簡略化のためMOSFETを単純なスイッチ記号で描いている。 4 (a)-(d) are circuit diagrams showing the current paths of each switching pattern during the boosting operation. 5 (a)-(d) is a circuit diagram showing a current path of each switching pattern during the step-down operation. The MOSFET is drawn with a simple switch symbol to simplify the drawing.
図4(a)は昇圧動作時のモードaの電流経路を示し、図4(b)は昇圧動作時のモードbの電流経路を示し、図4(c)は昇圧動作時のモードcの電流経路を示し、図4(d)は昇圧動作時のモードdの電流経路を示している。同様に、図5(a)は降圧動作時のモードaの電流経路を示し、図5(b)は降圧動作時のモードbの電流経路を示し、図5(c)は降圧動作時のモードcの電流経路を示し、図5(d)は降圧動作時のモードdの電流経路を示している。 FIG. 4A shows the current path of mode a during boosting operation, FIG. 4B shows the current path of mode b during boosting operation, and FIG. 4C shows the current of mode c during boosting operation. The path is shown, and FIG. 4D shows the current path in mode d during the boosting operation. Similarly, FIG. 5A shows the current path of the mode a during the step-down operation, FIG. 5B shows the current path of the mode b during the step-down operation, and FIG. 5C shows the mode during the step-down operation. The current path of c is shown, and FIG. 5 (d) shows the current path of the mode d at the time of step-down operation.
昇圧動作時と降圧動作時とで電流の向きが反対になる。モードaにおいて、図4(a)に示すように昇圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が充電動作となるが、図5(a)に示すように降圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が放電動作となる。モードbにおいて、図4(b)に示すように昇圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が放電動作となるが、図5(b)に示すように降圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が充電動作となる。 The direction of the current is opposite between the step-up operation and the step-down operation. In the mode a, as shown in FIG. 4A, the first flying capacitor C1 and the second flying capacitor C2 are in the charging operation during the step-up operation, but as shown in FIG. 5A, the first flying capacitor C1 is in the step-down operation. The flying capacitor C1 and the second flying capacitor C2 perform a discharge operation. In the mode b, as shown in FIG. 4B, the first flying capacitor C1 and the second flying capacitor C2 are in the discharging operation during the boosting operation, but as shown in FIG. 5B, the first flying capacitor C1 is in the depressing operation. The flying capacitor C1 and the second flying capacitor C2 are in the charging operation.
制御部40は低圧直流部から高圧直流部へ昇圧動作で電力を伝送する場合、正方向の電流指令値を設定し、第1リアクトルL1(第2リアクトルL2でもよい)に流れる電流の計測値が、当該正方向の電流指令値を維持するように第1スイッチング素子S1−第8スイッチング素子S8のデューティ比(オン時間)を制御する。反対に、制御部40は高圧直流部から低圧直流部へ降圧動作で電力を伝送する場合、負方向の電流指令値を設定し、第1リアクトルL1に流れる電流の計測値が、当該負方向の電流指令値を維持するように第1スイッチング素子S1−第8スイッチング素子S8のデューティ比(オン時間)を制御する。
When the
また制御部40は、低圧側直流部の電圧と高圧側直流部の電圧との比率(以下、昇圧比で定義する)が設定値より小さい場合、モードa、モードb及びモードcを使用して電力を伝送する。また制御部40は、当該昇圧比が当該設定値より大きい場合、モードa、モードb及びモードdを使用して電力を伝送する。また制御部40は、当該昇圧比が当該設定値と一致する場合、モードa及びモードbを使用して電力を伝送する。
Further, when the ratio of the voltage of the low-voltage side DC unit to the voltage of the high-voltage side DC unit (hereinafter, defined by the boost ratio) is smaller than the set value, the
低圧側直流部の電圧と高圧側直流部の電圧は、それぞれ電圧センサにより計測される。上記設定値は、第1フライングキャパシタC1の電圧と第2フライングキャパシタC2の電圧の合計電圧1/2Eと、第1直流電源1の電圧Eとの比率に応じて設定される。本実施の形態では上記設定値は2に設定される。なお、低圧側直流部の電圧と高圧側直流部の電圧との比率を降圧比で定義する場合、上記設定値は1/2に設定される。
The voltage of the low-voltage side DC section and the voltage of the high-voltage side DC section are measured by voltage sensors, respectively. The above set value is set according to the ratio of the
制御部40は、電流指令値と第1リアクトルL1に流れる電流の計測値とが一致し、かつ第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ1/4Eになるようにデューティ比を生成する。具体的には制御部40は、第1リアクトルL1に流れる電流が電流指令値に対して小さいほどデューティ比を上昇させ、大きいほどデューティ比を低下させる。
The
図6は、昇圧比が2倍より大きい場合の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンの一例を示すタイミングチャートである。図7は、昇圧比が2倍より小さい場合の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンの一例を示すタイミングチャートである。図6及び図7に示す制御例は、ダブルキャリア駆動方式を使用した制御例を示している。ダブルキャリア駆動方式では、180°位相がずれた2つのキャリア信号(図6及び図7では三角波)を使用する。デューティ比dutyは2つのキャリア信号と比較される閾値となる。昇圧比が2倍より大きい場合、デューティ比dutyは0.5〜1.0の範囲の値をとり、昇圧比が2倍より小さい場合、デューティ比dutyは0.0〜0.5の範囲の値をとる。 FIG. 6 is a timing chart showing an example of the switching pattern of the first switching element S1 to the eighth switching element S8 when the step-up ratio is larger than twice. FIG. 7 is a timing chart showing an example of the switching pattern of the first switching element S1 to the eighth switching element S8 when the step-up ratio is smaller than twice. The control examples shown in FIGS. 6 and 7 show a control example using the double carrier drive system. In the double carrier drive system, two carrier signals (triangular waves in FIGS. 6 and 7) that are 180 ° out of phase are used. The duty ratio duty is a threshold value to be compared with the two carrier signals. When the boost ratio is larger than 2 times, the duty ratio duty takes a value in the range of 0.5 to 1.0, and when the boost ratio is smaller than 2 times, the duty ratio duty is in the range of 0.0 to 0.5. Take a value.
太線のキャリア信号とデューティ比dutyの比較結果により、第1スイッチング素子S1及び第8スイッチング素子S8に供給する第1ゲート信号と、第4スイッチング素子S4及び第5スイッチング素子S5に供給する第4ゲート信号を生成する。具体的には太線のキャリア信号がデューティ比dutyより高い領域では、第1ゲート信号がオン及び第4ゲート信号がオフになる。太線のキャリア信号がデューティ比dutyより低い領域では、第1ゲート信号がオフ及び第4ゲート信号がオンになる。第1ゲート信号と第4ゲート信号は相補関係にある。なお、第1ゲート信号と第4ゲート信号のオン/オフが切り替わる際に、第1ゲート信号と第4ゲート信号が同時にオフになるデッドタイム期間が設定されている。 Based on the comparison result of the carrier signal of the thick wire and the duty ratio duty, the first gate signal supplied to the first switching element S1 and the eighth switching element S8 and the fourth gate supplied to the fourth switching element S4 and the fifth switching element S5. Generate a signal. Specifically, in the region where the carrier signal of the thick line is higher than the duty ratio duty, the first gate signal is turned on and the fourth gate signal is turned off. In the region where the carrier signal of the thick line is lower than the duty ratio duty, the first gate signal is turned off and the fourth gate signal is turned on. The first gate signal and the fourth gate signal are in a complementary relationship. A dead time period is set in which the first gate signal and the fourth gate signal are turned off at the same time when the first gate signal and the fourth gate signal are switched on / off.
細線のキャリア信号とデューティ比dutyの比較結果により、第2スイッチング素子S2及び第7スイッチング素子S7に供給する第2ゲート信号と、第3スイッチング素子S3及び第6スイッチング素子S6に供給する第3ゲート信号を生成する。具体的には細線のキャリア信号がデューティ比dutyより高い領域では、第2ゲート信号がオン及び第3ゲート信号がオフになる。細線のキャリア信号がデューティ比dutyより低い領域では、第2ゲート信号がオフ及び第3ゲート信号がオンになる。第2ゲート信号と第3ゲート信号は相補関係にある。なお、第2ゲート信号と第3ゲート信号のオン/オフが切り替わる際に、第2ゲート信号と第3ゲート信号が同時にオフになるデッドタイム期間が設定されている。 Based on the comparison result of the carrier signal of the thin wire and the duty ratio duty, the second gate signal supplied to the second switching element S2 and the seventh switching element S7 and the third gate supplied to the third switching element S3 and the sixth switching element S6. Generate a signal. Specifically, in the region where the carrier signal of the thin wire is higher than the duty ratio duty, the second gate signal is turned on and the third gate signal is turned off. In the region where the carrier signal of the thin wire is lower than the duty ratio duty, the second gate signal is turned off and the third gate signal is turned on. The second gate signal and the third gate signal are in a complementary relationship. A dead time period is set in which the second gate signal and the third gate signal are turned off at the same time when the second gate signal and the third gate signal are switched on / off.
昇圧比が2倍より大きい場合、制御部40はモードaとモードbを交互に切り替え、両者を切り替える間にモードdを挿入する。即ち制御部40は、モードa→モードd→モードb→モードd→モードa→モードd→モードb→モードd・・・の順にモードを切り替える。デューティ比dutyが変化しない間は、モードaとモードbの期間が等しくなり、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ1/4Eに保たれる。昇圧比が2倍より大きい場合、デューティ比dutyが上昇するほど、モードa及びモードbの期間に対するモードdの期間が長くなり、伝達されるエネルギー量が増大する。
When the boost ratio is larger than 2 times, the
昇圧比が2倍より小さい場合、制御部40はモードaとモードbを交互に切り替え、両者を切り替える間にモードcを挿入する。即ち制御部40は、モードa→モードc→モードb→モードc→モードa→モードc→モードb→モードc・・・の順にモードを切り替える。デューティ比dutyが変化しない間は、モードaとモードbの期間が等しくなり、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ1/4Eに保たれる。昇圧比が2倍より小さい場合、デューティ比dutyが上昇するほど、モードa及びモードbの期間に対するモードcの期間が短くなり、伝達されるエネルギー量が増大する。
When the boost ratio is less than 2 times, the
昇圧比が理想的に2倍を維持し、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ理想的に1/4Eを維持すれば、デューティ比dutyは0.5を維持する。 If the boost ratio ideally maintains 2 times and the voltages of the first flying capacitor C1 and the second flying capacitor C2 ideally maintain 1 / 4E, the duty ratio duty maintains 0.5.
制御部40は、第1フライングキャパシタC1の電圧と第2フライングキャパシタC2の電圧の合計電圧が1/2Eを下回ると、モードa及びモードbの内、充電する方のモードの時間を増やして当該合計電圧を1/2Eに近づける。反対に制御部40は、第1フライングキャパシタC1の電圧と第2フライングキャパシタC2の電圧の合計電圧が1/2Eを上回ると、モードa及びモードbの内、放電する方のモードの時間を増やして当該合計電圧を1/2Eに近づける。
When the total voltage of the voltage of the first flying capacitor C1 and the voltage of the second flying capacitor C2 is less than 1 / 2E, the
なお制御部40は、第1フライングキャパシタC1及び第2フライングキャパシタC2を使用せずに、モードcとモードdを交互に切り替えることにより、DC/DC変換部30に、通常の昇圧チョッパの動作をさせることも可能である。この場合、昇圧比による動作モードの切り替えは発生しない。
The
実施例1によれば、第1スイッチング素子S1−第8スイッチング素子S8に低耐圧のスイッチング素子(例えば、150V耐圧のMOSFET)の使用が可能となる。低耐圧のスイッチング素子を使用することにより、スイッチング素子の導通損失を低減することができ、DC/DC変換装置3を高効率化することができる。また低耐圧のスイッチング素子を使用することにより発熱が低減され、放熱部品を小型化することができる。また低耐圧のスイッチング素子を使用することにより、低スイッチングロスで高周波化できるため、受動部品も小型化することができる。
According to the first embodiment, a low withstand voltage switching element (for example, a MOSFET with a withstand voltage of 150 V) can be used for the first switching element S1 to the eighth switching element S8. By using a switching element having a low withstand voltage, the conduction loss of the switching element can be reduced, and the efficiency of the DC /
(実施例2)
図8は、実施例2に係るDC/DC変換装置3の構成を説明するための図である。実施例2を、第1スイッチ部31及び第2スイッチ部32をそれぞれ、SEPIC(Single Ended Primary Inductor Converter)+ZETA型の昇降圧コンバータで構成する。
(Example 2)
FIG. 8 is a diagram for explaining the configuration of the DC /
第1スイッチ部31は、第1スイッチング素子S1、第3コンデンサC6、第2スイッチング素子S2及び第3リアクトルL3を含む。第1スイッチング素子S1、第3コンデンサC6及び第2スイッチング素子S2は直列接続され、高圧直流部の正側バスと中間電位点Mの間に接続される。第3リアクトルL3は、第1スイッチング素子S1と第3コンデンサC6との接続点と、高圧直流部の中間電位点Mの間に接続される。第3コンデンサC6と第2スイッチング素子S2との接続点が第1スイッチ部31の低圧側端子に接続される。
The
第2スイッチ部32は、第3スイッチング素子S3、第4コンデンサC7、第4スイッチング素子S4及び第4リアクトルL4を含む。第3スイッチング素子S3、第4コンデンサC7及び第4スイッチング素子S4は直列接続され、高圧直流部の中間電位点Mと負側バスとの間に接続される。第4リアクトルL4は、第4コンデンサC7と第4スイッチング素子S4との接続点と、高圧直流部の中間電位点Mの間に接続される。第3スイッチング素子S3と第4コンデンサC7との接続点が第2スイッチ部32の低圧側端子に接続される。
The
制御部40は、第1スイッチング素子S1及び第4スイッチング素子S4をオフ状態、並びに第2スイッチング素子S2及び第3スイッチング素子S3をオン状態に制御することにより、第1リアクトルL1、第2リアクトルL2、第3リアクトルL3及び第4リアクトルL4にエネルギーを蓄積することができる。
The
制御部40は、第1スイッチング素子S1及び第4スイッチング素子S4をオン状態、並びに第2スイッチング素子S2及び第3スイッチング素子S3をオフ状態に制御することにより、第1リアクトルL1、第2リアクトルL2、第3リアクトルL3及び第4リアクトルL4に蓄積されたエネルギーを放出することができる。第3リアクトルL3及び第4リアクトルL4から放出されたエネルギーはそれぞれ、第3コンデンサC6及び第4コンデンサC7を介して高圧側直流部に伝達される。この状態では、低圧側直流部の電圧が昇圧されて高圧側直流部に伝達される。
The
実施例2によれば、第2直流電源2から第1リアクトルL1及び第2リアクトルL2に供給される電流を略一定にでき、入力電圧の高調波ノイズを低減することができる。
According to the second embodiment, the current supplied from the second
なお実施例2においても、デューティ比=0.5を境に、昇圧モードと降圧モードを切り替えることができる。また双方向に電力を伝達することができる。 Also in the second embodiment, the step-up mode and the step-down mode can be switched at the duty ratio = 0.5. In addition, electric power can be transmitted in both directions.
(実施例3)
図9は、実施例3に係るDC/DC変換装置3の構成を説明するための図である。実施例3では、第1スイッチ部31及び第2スイッチ部32を、ソフトスイッチング方式の昇降圧チョッパで構成する。
(Example 3)
FIG. 9 is a diagram for explaining the configuration of the DC /
第1スイッチ部31は、第1スイッチング素子S1、第3リアクトルL3及び第2スイッチング素子S2を含む。第1スイッチング素子S1、第3リアクトルL31及び第2スイッチング素子S2は直列接続され、高圧直流部の正側バスと中間電位点Mの間に接続される。第3リアクトルL3と第2スイッチング素子S2との接続点が第1スイッチ部31の低圧側端子に接続される。
The
第2スイッチ部32は、第3スイッチング素子S3、第4リアクトルL4及び第4スイッチング素子S4を含む。第3スイッチング素子S3、第4リアクトルL4及び第4スイッチング素子S4は直列接続され、高圧直流部の中間電位点Mと負側バスとの間に接続される。第3スイッチング素子S3と第4リアクトルL4との接続点が第2スイッチ部32の低圧側端子に接続される。
The
制御部40は、第1スイッチング素子S1及び第4スイッチング素子S4をオフ状態、並びに第2スイッチング素子S2及び第3スイッチング素子S3をオン状態に制御することにより、第1リアクトルL1及び第2リアクトルL2にエネルギーを蓄積することができる。
The
制御部40は、第1スイッチング素子S1及び第4スイッチング素子S4をオン状態、並びに第2スイッチング素子S2及び第3スイッチング素子S3をオフ状態に制御することにより、第1リアクトルL1及び第2リアクトルL2に蓄積されたエネルギーを放出することができる。この状態では、低圧側直流部の電圧が昇圧されて高圧側直流部に伝達される。
The
第3リアクトルL3及び第1コンデンサC3は、第1スイッチング素子S1がオンで第2スイッチング素子S2がオフの状態において、電流を振動させるための共振回路を構成する。第1スイッチング素子S1と第2スイッチング素子S2のオン/オフが切り替わるタイミングで電流がゼロになり、ZCS(Zero Current Siching)が実現される。これにより、高効率化を図ることができる。 The third reactor L3 and the first capacitor C3 form a resonance circuit for vibrating the current when the first switching element S1 is on and the second switching element S2 is off. The current becomes zero at the timing when the first switching element S1 and the second switching element S2 are switched on / off, and ZCS (Zero Current Siching) is realized. As a result, high efficiency can be achieved.
同様に第4リアクトルL4及び第2コンデンサC4は、第4スイッチング素子S4がオンで第3スイッチング素子S3がオフの状態において、電流を振動させるための共振回路を構成する。第3スイッチング素子S3と第4スイッチング素子S4のオン/オフが切り替わるタイミングで電流がゼロになり、ZCSが実現される。これにより、高効率化を図ることができる。 Similarly, the fourth reactor L4 and the second capacitor C4 form a resonance circuit for vibrating the current when the fourth switching element S4 is on and the third switching element S3 is off. The current becomes zero at the timing when the third switching element S3 and the fourth switching element S4 are switched on / off, and ZCS is realized. As a result, high efficiency can be achieved.
図10は、実施の形態の応用例に係るDC/DC変換装置3の構成を説明するための図である。実施の形態の応用例では、第1リアクトルL1と第2リアクトルL2を、コアを共通にした磁気結合リアクトルLc1で構成している。第1リアクトルL1と第2リアクトルL2の通電時に、相互に磁束を強め合う方向に閉磁路が形成されるように、第1リアクトルL1と第2リアクトルL2が共通のコアに設置される。図4(a)−(d)に示したような昇圧動作時または図5(a)−(d)に示したような降圧動作時に、第1リアクトルL1に流れる電流と第2リアクトルL2に流れる電流によって、相互に磁束を強め合うように相互インダクタンスが発生する。
FIG. 10 is a diagram for explaining the configuration of the DC /
以上説明したように実施の形態によれば、高圧側直流部の中間電位点Mに対して、プラス側とマイナス側に上下対称で同じ回路構成を持つDC/DC変換装置3を構築する。リアクトルもプラス側とマイナス側に分散配置する。これにより、入力側と出力側の中点の対地電圧が安定し、対地電圧の変動に起因する漏洩電流を低減することができる。また、コモンモードノイズも低減することができる。また第1リアクトルL1と第2リアクトルL2を同一仕様にすることで上下の対称性を確保しつつ、量産によるリアクトルの単価削減効果を得ることができる。また第1リアクトルL1と第2リアクトルL2を別体で構成せずに、昇圧動作時または降圧動作時に、内部の磁束を強め合うように磁気結合リアクトルLc1を構成すれば、リアクトルの小型化・軽量化・低コスト化を図ることができる。
As described above, according to the embodiment, the DC /
上記特許文献1の図2(b)に開示されるような、スイッチトキャパシタ型DC/DCコンバータでは、スイッチ部(通電制御部)に、リアクトル及びコンデンサのいずれも含まれていない。したがって、上記実施例2に示したような入力電圧の特性改善効果が得られない。また上記実施例3に示したようなソフトスイッングによる効率改善効率が得られない。また上記実施例1に示したようなスイッング素子の低耐圧化による効率およびサイズの改善効果が得られない。
In the switched capacitor type DC / DC converter as disclosed in FIG. 2B of
以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。 The present disclosure has been described above based on the embodiment. Embodiments are examples, and it will be understood by those skilled in the art that various modifications are possible for each of these components and combinations of processing processes, and that such modifications are also within the scope of the present disclosure. ..
上記実施例1では、フライングキャパシタ回路の構成例として、直列接続された4つのスイッチング素子と、1つのフライングキャパシタを使用する1段のフライングキャパシタ回路を例に挙げた。この点、さらに段数を増やしたフライングキャパシタ回路を使用することもできる。 In the first embodiment, as a configuration example of the flying capacitor circuit, four switching elements connected in series and a one-stage flying capacitor circuit using one flying capacitor are given as an example. In this respect, a flying capacitor circuit with an increased number of stages can also be used.
図11(a)−(c)は、フライングキャパシタ回路の構成例を示す図である。図11(a)は1段のフライングキャパシタ回路を示す。図11(a)に示すフライングキャパシタ回路は、上記実施例1で説明した回路構成と同様である。 11 (a)-(c) are diagrams showing a configuration example of a flying capacitor circuit. FIG. 11A shows a one-stage flying capacitor circuit. The flying capacitor circuit shown in FIG. 11A is the same as the circuit configuration described in the first embodiment.
図11(b)は2段のフライングキャパシタ回路を示す。2段のフライングキャパシタ回路では、直列接続された6つのスイッチング素子S12、S1、S2、S3、S4、S42と、2つのフライングキャパシタC11、C12を備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/6Eの電圧を維持するように制御される。本明細書ではEは、高圧側直流部の電圧を示す。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、1/6Eの電圧を維持するように制御される。 FIG. 11B shows a two-stage flying capacitor circuit. The two-stage flying capacitor circuit includes six switching elements S12, S1, S2, S3, S4, and S42 connected in series, and two flying capacitors C11 and C12. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1 / 6E. In the present specification, E indicates the voltage of the DC portion on the high voltage side. The second flying capacitor C12 from the inside is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 1 / 6E.
図11(c)は3段のフライングキャパシタ回路を示す。3段のフライングキャパシタ回路では、直列接続された6つのスイッチング素子S13、S12、S1、S2、S3、S4、S42、S43と、3つのフライングキャパシタC11、C12、C13を備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/8Eの電圧を維持するように制御される。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、2/8Eの電圧を維持するように制御される。内側から3番目のフライングキャパシタC13は、6つのスイッチング素子S12、S1、S2、S3、S4、S42に対して並列に接続され、3/8Eの電圧を維持するように制御される。 FIG. 11C shows a three-stage flying capacitor circuit. The three-stage flying capacitor circuit includes six switching elements S13, S12, S1, S2, S3, S4, S42, and S43 connected in series, and three flying capacitors C11, C12, and C13. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1 / 8E. The second flying capacitor C12 from the inside is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 2 / 8E. The third flying capacitor C13 from the inside is connected in parallel to the six switching elements S12, S1, S2, S3, S4, and S42, and is controlled to maintain a voltage of 3 / 8E.
図12は、N(Nは自然数)段のフライングキャパシタ回路を示す。N段のフライングキャパシタ回路では、直列接続された(2N+2)個のスイッチング素子S1n、・・・、S13、S12、S1、S2、S3、S4、S42、S43、・・・、S4nと、N個のフライングキャパシタC11、C12、C13、・・・、C1nを備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/(2N+2)Eの電圧を維持するように制御される。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、2/(2N+2)Eの電圧を維持するように制御される。内側から3番目のフライングキャパシタC13は、6つのスイッチング素子S12、S1、S2、S3、S4、S42に対して並列に接続され、3/(2N+2)Eの電圧を維持するように制御される。最も外側のフライングキャパシタC1nは、2N個のS1(n−1)、・・・、S13、S12、S1、S2、S3、S4、S42、S43、・・・、S4(n−1)に対して並列に接続され、N/(2N+2)Eの電圧を維持するように制御される。 FIG. 12 shows an N (N is a natural number) stage flying capacitor circuit. In the N-stage flying capacitor circuit, N (2N + 2) switching elements S1n, ..., S13, S12, S1, S2, S3, S4, S42, S43, ..., S4n connected in series. The flying capacitors C11, C12, C13, ..., C1n are provided. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1 / (2N + 2) E. The second flying capacitor C12 from the inside is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 2 / (2N + 2) E. The third flying capacitor C13 from the inside is connected in parallel to the six switching elements S12, S1, S2, S3, S4, and S42, and is controlled to maintain a voltage of 3 / (2N + 2) E. The outermost flying capacitor C1n is for 2N S1 (n-1), ..., S13, S12, S1, S2, S3, S4, S42, S43, ..., S4 (n-1). They are connected in parallel and controlled to maintain a voltage of N / (2N + 2) E.
図2に示した第1フライングキャパシタ回路及び第2フライングキャパシタ回路では、図11(a)に示した1段のフライングキャパシタ回路を使用している。1段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に3レベル(E、1/2E、0)の電圧を発生させることが可能となる。図11(b)に示した2段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に5レベル(E、2/3E、1/2E、1/3E、0)の電圧を発生させることが可能となる。図11(c)に示した3段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に7レベル(E、3/4E、5/8E、1/2E、3/8E、1/4E、0)の電圧を発生させることが可能となる。図12に示したN段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に(2N+1)レベルの電圧を発生させることが可能となる。 In the first flying capacitor circuit and the second flying capacitor circuit shown in FIG. 2, the one-stage flying capacitor circuit shown in FIG. 11A is used. Using a one-stage flying capacitor circuit, it is possible to generate three levels (E, 1 / 2E, 0) of voltage between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. It becomes. Using the two-stage flying capacitor circuit shown in FIG. 11B, there are five levels (E, 2 / 3E, 1 /) between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. It is possible to generate a voltage of 2E, 1 / 3E, 0). When the three-stage flying capacitor circuit shown in FIG. 11C is used, there are seven levels (E, 3/4E, 5 /) between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. It is possible to generate a voltage of 8E, 1 / 2E, 3 / 8E, 1 / 4E, 0). By using the N-stage flying capacitor circuit shown in FIG. 12, it is possible to generate a (2N + 1) level voltage between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. ..
フライングキャパシタ回路の段数を増やすほど、安価で耐圧が低いスイッチング素子を使用することができる一方、使用するスイッチング素子の数が増大する。従って設計者は、トータルのコストとトータルの変換効率を考慮して、フライングキャパシタ回路の最適な段数を決定すればよい。また、高圧側直流部の電圧が1000Vを超えるアプリケーションや、10000Vを超えるアプリケーションでは、各スイッチング素子の耐圧を下げるために、フライングキャパシタ回路の段数を増やすことが有効である。 As the number of stages of the flying capacitor circuit is increased, a switching element that is inexpensive and has a low withstand voltage can be used, but the number of switching elements used increases. Therefore, the designer may determine the optimum number of stages of the flying capacitor circuit in consideration of the total cost and the total conversion efficiency. Further, in an application in which the voltage of the DC portion on the high voltage side exceeds 1000 V or in an application in which the voltage exceeds 10000 V, it is effective to increase the number of stages of the flying capacitor circuit in order to reduce the withstand voltage of each switching element.
図13は、実施例1の変形例1に係るDC/DC変換装置3の構成を説明するための図である。変形例1に係るDC/DC変換装置3は、単方向の降圧DC/DCコンバータであり、低圧側直流部から高圧側直流部へは電力を伝送することができない。変形例1に係るDC/DC変換装置3では、第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6の代わりに、4つのダイオード素子(第3ダイオードD3、第4ダイオードD4、第5ダイオードD5及び第6ダイオードD6)が使用される。これにより、スイッチング素子とドライバの数を減らすことができ、コストを削減することができる。変形例1に係るDC/DC変換装置3は例えば、第1直流電源1から基準電圧(例えば、DC12V、DC24V、DC48V)を生成する降圧回路として使用可能である。
FIG. 13 is a diagram for explaining the configuration of the DC /
図14は、実施例1の変形例2に係るDC/DC変換装置3の構成を説明するための図である。変形例2に係るDC/DC変換装置3は、単方向の昇圧DC/DCコンバータであり、高圧側直流部から低圧側直流部へは電力を伝送することができない。変形例2に係るDC/DC変換装置3では、第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8の代わりに、4つのダイオード素子(第1ダイオードD1、第2ダイオードD2、第7ダイオードD7及び第8ダイオードD8)が使用される。これにより、スイッチング素子とドライバの数を減らすことができ、コストを削減することができる。変形例2に係るDC/DC変換装置3は例えば、太陽電池用の昇圧回路として使用可能である。
FIG. 14 is a diagram for explaining the configuration of the DC /
なお、実施の形態は、以下の項目によって特定されてもよい。 In addition, the embodiment may be specified by the following items.
[項目1]
高圧側直流部と並列に直列接続された第1コンデンサ(C3)及び第2コンデンサ(C4)と、
前記高圧側直流部と並列に直列接続された第1スイッチ部(31)及び第2スイッチ部(32)と、
低圧側直流部の正側端子と、前記第1スイッチ部(31)の低圧側端子に接続された第1リアクトル(L1)と、
前記低圧側直流部の負側端子と、前記第2スイッチ部(32)の低圧側端子間に接続された第2リアクトル(L2)と、を備え、
前記第1コンデンサ(C3)と前記第2コンデンサ(C4)との間の接続点と、前記第1スイッチ部(31)と前記第2スイッチ部(32)との間の接続点が、前記高圧側直流部の中間電位で接続され、
前記第1スイッチ部(31)は、スイッチング素子(S1、S2)と、コンデンサ(C6)及びリアクトル(L3)の少なくとも一方を含み、
前記第2スイッチ部(32)は、前記第1スイッチ部(31)と同一構成であり、
前記第1リアクトル(L1)と前記第2リアクトル(L2)が同一仕様のリアクトルであることを特徴とするDC/DC変換装置(3)。
中点に対して上下対称の回路構成にすることで、対地電圧の変動に起因する漏洩電流を低減することができる。
[項目2]
前記第1リアクトル(L1)と前記第2リアクトル(L2)は磁気結合リアクトル(Lc1)を形成し、前記DC/DC変換装置(3)の昇圧動作または降圧動作時に、相互に磁束を強め合うことを特徴とする項目1に記載のDC/DC変換装置(3)。
これによれば、小型化・軽量化・低コスト化を図ることができる。
[項目3]
前記第1スイッチ部(31)は、
前記第1コンデンサ(C3)と並列に直列接続された第1スイッチング素子(S1)と、第3コンデンサ(C6)及び第2スイッチング素子(S2)と、
前記第1スイッチング素子(S1)と前記第3コンデンサ(C6)の接続点と、前記高圧側直流部の中間電位点の間に接続される第3リアクトル(L3)と、を含み、
前記第3コンデンサ(C6)と前記第2スイッチング素子(S2)との接続点が前記第1スイッチ部(31)の前記低圧側端子に接続され、
前記第2スイッチ部(32)は、
前記第2コンデンサ(C4)と並列に直列接続された第3スイッチング素子(S3)と、第4コンデンサ(C7)及び第4スイッチング素子(S4)と、
前記第4コンデンサ(C7)と前記第4スイッチング素子(S4)の接続点と、前記高圧側直流部の中間電位点の間に接続される第4リアクトル(L4)と、を含み、
前記第3スイッチング素子(S3)と前記第4コンデンサ(C7)との接続点が前記第2スイッチ部(32)の前記低圧側端子に接続されることを特徴とする項目1または2に記載のDC/DC変換装置(3)。
これによれば、低圧直流部からリアクトル(L1、L2)に供給される電流を略一定にでき、入力電圧の高調波ノイズを低減することができる。
[項目4]
前記第1スイッチ部(31)は、
前記第1コンデンサ(C3)と並列に直列接続された第1スイッチング素子(S1)と、第3リアクトル(L3)及び第2スイッチング素子(S2)を含み、
前記第3リアクトル(L3)と前記第2スイッチング素子(S2)との接続点が前記第1スイッチ部(31)の前記低圧側端子に接続され、
前記第2スイッチ部(32)は、
前記第2コンデンサ(C4)と並列に直列接続された第3スイッチング素子(S3)と、第4リアクトル(L4)及び第3スイッチング素子(S3)を含み、
前記第3スイッチング素子(S3)と前記第4リアクトル(L4)との接続点が前記第2スイッチ部(32)の前記低圧側端子に接続されることを特徴とする項目1または2に記載のDC/DC変換装置(3)。
これによれば、ソフトスイッチングを実現でき、高効率化を図ることができる。
[Item 1]
The first capacitor (C3) and the second capacitor (C4) connected in parallel with the high-voltage side DC section,
The first switch section (31) and the second switch section (32) connected in parallel with the high-voltage side DC section,
The positive terminal of the low-voltage side DC unit and the first reactor (L1) connected to the low-voltage side terminal of the first switch unit (31).
A second reactor (L2) connected between the negative terminal of the low-voltage side DC unit and the low-voltage side terminal of the second switch unit (32) is provided.
The connection point between the first capacitor (C3) and the second capacitor (C4) and the connection point between the first switch section (31) and the second switch section (32) are the high voltage. Connected at the intermediate potential of the side DC part,
The first switch unit (31) includes at least one of a switching element (S1, S2), a capacitor (C6), and a reactor (L3).
The second switch unit (32) has the same configuration as the first switch unit (31).
A DC / DC converter (3), wherein the first reactor (L1) and the second reactor (L2) are reactors having the same specifications.
By adopting a circuit configuration that is vertically symmetrical with respect to the midpoint, it is possible to reduce the leakage current due to fluctuations in the voltage to ground.
[Item 2]
The first reactor (L1) and the second reactor (L2) form a magnetically coupled reactor (Lc1), and mutually strengthen magnetic fluxes during a step-up operation or a step-down operation of the DC / DC converter (3). The DC / DC converter (3) according to
According to this, it is possible to reduce the size, weight, and cost.
[Item 3]
The first switch unit (31) is
A first switching element (S1) connected in parallel with the first capacitor (C3), a third capacitor (C6), and a second switching element (S2).
The third reactor (L3) connected between the connection point of the first switching element (S1) and the third capacitor (C6) and the intermediate potential point of the high-voltage side DC portion is included.
The connection point between the third capacitor (C6) and the second switching element (S2) is connected to the low voltage side terminal of the first switch unit (31).
The second switch unit (32) is
A third switching element (S3) connected in parallel with the second capacitor (C4), a fourth capacitor (C7), and a fourth switching element (S4).
A fourth reactor (L4) connected between the connection point of the fourth capacitor (C7) and the fourth switching element (S4) and the intermediate potential point of the high-voltage side DC portion is included.
According to this, the current supplied from the low-voltage DC unit to the reactors (L1, L2) can be made substantially constant, and the harmonic noise of the input voltage can be reduced.
[Item 4]
The first switch unit (31) is
A first switching element (S1) connected in parallel with the first capacitor (C3), a third reactor (L3), and a second switching element (S2) are included.
The connection point between the third reactor (L3) and the second switching element (S2) is connected to the low voltage side terminal of the first switch unit (31).
The second switch unit (32) is
A third switching element (S3) connected in parallel with the second capacitor (C4), a fourth reactor (L4), and a third switching element (S3) are included.
According to this, soft switching can be realized and high efficiency can be achieved.
1 第1直流電源、 2 第2直流電源、 3 DC/DC変換装置、 30 DC/DC変換部、 31,32 スイッチ部、 40 制御部、 S1−S8 スイッチング素子、 D1−D8 ダイオード、 C1,C2 フライングキャパシタ、 C3−C7 コンデンサ、 L1−L4 リアクトル。 1 1st DC power supply, 2 2nd DC power supply, 3 DC / DC converter, 30 DC / DC converter, 31, 32 switch section, 40 control section, S1-S8 switching element, D1-D8 diode, C1, C2 Flying capacitor, C3-C7 capacitor, L1-L4 reactor.
Claims (4)
前記高圧側直流部と並列に直列接続された第1スイッチ部及び第2スイッチ部と、
低圧側直流部の正側端子と、前記第1スイッチ部の低圧側端子に接続された第1リアクトルと、
前記低圧側直流部の負側端子と、前記第2スイッチ部の低圧側端子間に接続された第2リアクトルと、を備え、
前記第1コンデンサと前記第2コンデンサとの間の接続点と、前記第1スイッチ部と前記第2スイッチ部との間の接続点が、前記高圧側直流部の中間電位で接続され、
前記第1スイッチ部は、スイッチング素子と、コンデンサ及びリアクトルの少なくとも一方を含み、
前記第2スイッチ部は、前記第1スイッチ部と同一構成であり、
前記第1リアクトルと前記第2リアクトルが同一仕様のリアクトルであることを特徴とするDC/DC変換装置。 The first capacitor and the second capacitor connected in parallel with the high-voltage side DC section,
The first switch section and the second switch section connected in parallel with the high-voltage side DC section,
The positive terminal of the low-voltage side DC unit and the first reactor connected to the low-voltage side terminal of the first switch unit.
A second reactor connected between the negative terminal of the low-voltage side DC unit and the low-voltage side terminal of the second switch unit is provided.
The connection point between the first capacitor and the second capacitor and the connection point between the first switch portion and the second switch portion are connected at an intermediate potential of the high voltage side DC portion.
The first switch unit includes a switching element and at least one of a capacitor and a reactor.
The second switch unit has the same configuration as the first switch unit.
A DC / DC converter characterized in that the first reactor and the second reactor are reactors having the same specifications.
前記第1コンデンサと並列に直列接続された第1スイッチング素子と、第3コンデンサ及び第2スイッチング素子と、
前記第1スイッチング素子と前記第3コンデンサの接続点と、前記高圧側直流部の中間電位点の間に接続される第3リアクトルと、を含み、
前記第3コンデンサと前記第2スイッチング素子との接続点が前記第1スイッチ部の前記低圧側端子に接続され、
前記第2スイッチ部は、
前記第2コンデンサと並列に直列接続された第3スイッチング素子と、第4コンデンサ及び第4スイッチング素子と、
前記第4コンデンサと前記第4スイッチング素子の接続点と、前記高圧側直流部の中間電位点の間に接続される第4リアクトルと、を含み、
前記第3スイッチング素子と前記第4コンデンサとの接続点が前記第2スイッチ部の前記低圧側端子に接続されることを特徴とする請求項1または2に記載のDC/DC変換装置。 The first switch unit is
A first switching element connected in parallel with the first capacitor, a third capacitor, and a second switching element.
Includes a connection point between the first switching element and the third capacitor, and a third reactor connected between the intermediate potential points of the high-voltage side DC portion.
The connection point between the third capacitor and the second switching element is connected to the low voltage side terminal of the first switch unit.
The second switch unit is
A third switching element connected in parallel with the second capacitor, a fourth capacitor, and a fourth switching element.
Includes a connection point between the fourth capacitor and the fourth switching element, and a fourth reactor connected between the intermediate potential points of the high-voltage side DC portion.
The DC / DC converter according to claim 1 or 2, wherein the connection point between the third switching element and the fourth capacitor is connected to the low-voltage side terminal of the second switch unit.
前記第1コンデンサと並列に直列接続された第1スイッチング素子と、第3リアクトル及び第2スイッチング素子を含み、
前記第3リアクトルと前記第2スイッチング素子との接続点が前記第1スイッチ部の前記低圧側端子に接続され、
前記第2スイッチ部は、
前記第2コンデンサと並列に直列接続された第3スイッチング素子と、第4リアクトル及び第3スイッチング素子を含み、
前記第3スイッチング素子と前記第4リアクトルとの接続点が前記第2スイッチ部の前記低圧側端子に接続されることを特徴とする請求項1または2に記載のDC/DC変換装置。 The first switch unit is
A first switching element connected in parallel with the first capacitor, a third reactor, and a second switching element are included.
The connection point between the third reactor and the second switching element is connected to the low voltage side terminal of the first switch unit.
The second switch unit is
A third switching element connected in parallel with the second capacitor, a fourth reactor, and a third switching element are included.
The DC / DC converter according to claim 1 or 2, wherein the connection point between the third switching element and the fourth reactor is connected to the low-voltage side terminal of the second switch unit.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019143966A JP7296558B2 (en) | 2019-08-05 | 2019-08-05 | DC/DC converter |
PCT/JP2020/018719 WO2021024566A1 (en) | 2019-08-05 | 2020-05-08 | Dc-dc power conversion apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019143966A JP7296558B2 (en) | 2019-08-05 | 2019-08-05 | DC/DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021027699A true JP2021027699A (en) | 2021-02-22 |
JP7296558B2 JP7296558B2 (en) | 2023-06-23 |
Family
ID=74503392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019143966A Active JP7296558B2 (en) | 2019-08-05 | 2019-08-05 | DC/DC converter |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7296558B2 (en) |
WO (1) | WO2021024566A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112928907B (en) * | 2021-02-26 | 2022-04-12 | 华中科技大学 | Starting control method and system for multi-level bidirectional DC-DC converter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010519A (en) * | 2009-06-29 | 2011-01-13 | Honda Motor Co Ltd | Dc/dc converter |
JP2012182977A (en) * | 2011-02-28 | 2012-09-20 | Semikron Elektronik Gmbh & Co Kg | Dc/dc converter cell, dc/dc converter circuit with feedback capability formed of the same, and method for operation of the same |
JP2015216789A (en) * | 2014-05-12 | 2015-12-03 | パナソニックIpマネジメント株式会社 | Power converter and power conditioner using the same |
-
2019
- 2019-08-05 JP JP2019143966A patent/JP7296558B2/en active Active
-
2020
- 2020-05-08 WO PCT/JP2020/018719 patent/WO2021024566A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010519A (en) * | 2009-06-29 | 2011-01-13 | Honda Motor Co Ltd | Dc/dc converter |
JP2012182977A (en) * | 2011-02-28 | 2012-09-20 | Semikron Elektronik Gmbh & Co Kg | Dc/dc converter cell, dc/dc converter circuit with feedback capability formed of the same, and method for operation of the same |
JP2015216789A (en) * | 2014-05-12 | 2015-12-03 | パナソニックIpマネジメント株式会社 | Power converter and power conditioner using the same |
Also Published As
Publication number | Publication date |
---|---|
JP7296558B2 (en) | 2023-06-23 |
WO2021024566A1 (en) | 2021-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10348202B2 (en) | Modular DC-DC converter including a DC transformer module | |
US7830686B2 (en) | Isolated high power bi-directional DC-DC converter | |
Rosas-Caro et al. | Novel DC-DC multilevel boost converter | |
CN101098103B (en) | Self powered supply for power converter switch driver | |
US8803491B2 (en) | DC/DC voltage converter and voltage conversion control method therefor | |
JP6706811B2 (en) | Snubber circuit and power conversion system using the same | |
US10177671B2 (en) | Modified dual active half bridge DC/DC converter with transformer DC bias | |
WO2018070496A1 (en) | Power conversion system | |
JP7270139B2 (en) | DC/DC converter | |
Wu et al. | Interleaved phase-shift full-bridge converter with transformer winding series–parallel autoregulated (SPAR) current doubler rectifier | |
US20110273913A1 (en) | Dc-dc converter | |
Rezaii et al. | Design and experimental study of a high voltage gain bidirectional dc-dc converter for electrical vehicle application | |
Praneeth et al. | A zero-voltage, zero-current transition boost cascaded-by-buck PFC converter for universal E-transportation charging applications | |
WO2021024566A1 (en) | Dc-dc power conversion apparatus | |
CN106787899A (en) | A kind of many level power inversion systems of new two-stage type | |
JP6953634B2 (en) | Vehicle charger with DC / DC converter | |
JP7503766B2 (en) | Power Conversion Equipment | |
JP2021180553A (en) | Dc-dc conversion device | |
JP2021027698A (en) | Electric power conversion system | |
US20210184578A1 (en) | Composite DC-DC Converter | |
JP2000224855A (en) | Dc-to-dc converter circuit | |
JP7503769B2 (en) | DC/DC conversion device | |
JP7432892B2 (en) | power converter | |
KR102386748B1 (en) | Power factor correction converter | |
KR102076577B1 (en) | Bidirectional dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230411 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230411 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230420 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230531 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7296558 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |