JP2021027296A - Nitride semiconductor substrate - Google Patents

Nitride semiconductor substrate Download PDF

Info

Publication number
JP2021027296A
JP2021027296A JP2019146693A JP2019146693A JP2021027296A JP 2021027296 A JP2021027296 A JP 2021027296A JP 2019146693 A JP2019146693 A JP 2019146693A JP 2019146693 A JP2019146693 A JP 2019146693A JP 2021027296 A JP2021027296 A JP 2021027296A
Authority
JP
Japan
Prior art keywords
layer
oxygen concentration
nitride semiconductor
substrate
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019146693A
Other languages
Japanese (ja)
Inventor
圭太郎 池尻
Keitaro Ikejiri
圭太郎 池尻
剛規 長田
Takenori Osada
剛規 長田
田中 光浩
Mitsuhiro Tanaka
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2019146693A priority Critical patent/JP2021027296A/en
Priority to PCT/JP2020/026400 priority patent/WO2021024670A1/en
Priority to TW109125690A priority patent/TW202107539A/en
Publication of JP2021027296A publication Critical patent/JP2021027296A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

To provide a technique for increasing a breakdown voltage as to a nitride semiconductor substrate arranged by use of a silicon substrate.SOLUTION: A nitride semiconductor substrate comprises: a silicon substrate; and a nitride semiconductor layer laminated on the silicon substrate. The nitride semiconductor layer includes a first layer formed by AlxGa1-xN(0.9≤x≤1), an AlGaN-containing second layer having an Al composition smaller than an Al composition x of the first layer, and a third layer arranged by laminating a plurality of nitride semiconductor crystal layers different in composition in order from a silicon substrate side. An oxygen density in the second layer is lower than an oxygen density in the third layer.SELECTED DRAWING: Figure 5

Description

本発明は、窒化物半導体基板に関する。 The present invention relates to a nitride semiconductor substrate.

半導体基板として、下地基板上に窒化物半導体をエピタキシャル成長させた窒化物半導体基板がある。窒化物半導体は、ワイドバンドギャップ半導体であり、優れた絶縁破壊強度を有している。そのため、窒化物半導体を、高い耐圧が要求される半導体デバイスへ適用することが検討されている。窒化物半導体をエピタキシャル成長させる下地基板としては、大口径化等の観点から、シリコン基板を用いることが検討されている(例えば特許文献1参照)。 As a semiconductor substrate, there is a nitride semiconductor substrate in which a nitride semiconductor is epitaxially grown on a base substrate. The nitride semiconductor is a wide bandgap semiconductor and has excellent dielectric breakdown strength. Therefore, application of nitride semiconductors to semiconductor devices that require high withstand voltage is being studied. As a base substrate for epitaxially growing a nitride semiconductor, it has been studied to use a silicon substrate from the viewpoint of increasing the diameter (see, for example, Patent Document 1).

特開2018−88501号公報JP-A-2018-88501

シリコン基板上に窒化物半導体をエピタキシャル成長させる際、後述のように、反応抑制層、中間層、応力発生層等の積層構造が形成される。本願発明者が得た知見によれば、積層構造中の酸素濃度は、シリコン基板を用いた窒化物半導体基板における耐圧への影響が大きいため、耐圧を向上させるように制御されていることが好ましい。 When the nitride semiconductor is epitaxially grown on a silicon substrate, a laminated structure such as a reaction suppressing layer, an intermediate layer, and a stress generating layer is formed as described later. According to the knowledge obtained by the inventor of the present application, the oxygen concentration in the laminated structure has a large influence on the withstand voltage of the nitride semiconductor substrate using the silicon substrate, and therefore it is preferable that the oxygen concentration is controlled so as to improve the withstand voltage. ..

本発明の一目的は、シリコン基板を用いた窒化物半導体基板における耐圧を向上させる技術を提供することである。 An object of the present invention is to provide a technique for improving the withstand voltage of a nitride semiconductor substrate using a silicon substrate.

本発明の一態様によれば、
シリコン基板上に窒化物半導体層が積層された窒化物半導体基板であって、
前記窒化物半導体層は、前記シリコン基板側から順に、
AlGa1−xN(0.9≦x≦1)で構成された第1層と、
前記第1層のAl組成xよりも小さいAl組成を有するAlGaNを含む第2層と、
組成の異なる複数の窒化物半導体結晶層が積層されて形成される第3層と、を備え、
前記第2層における酸素濃度が、前記第3層における酸素濃度よりも低い、窒化物半導体基板
が提供される。
According to one aspect of the invention
A nitride semiconductor substrate in which a nitride semiconductor layer is laminated on a silicon substrate.
The nitride semiconductor layer is formed in order from the silicon substrate side.
The first layer composed of Al x Ga 1-x N (0.9 ≦ x ≦ 1) and
The second layer containing AlGaN having an Al composition smaller than the Al composition x of the first layer, and
A third layer formed by laminating a plurality of nitride semiconductor crystal layers having different compositions is provided.
Provided is a nitride semiconductor substrate in which the oxygen concentration in the second layer is lower than the oxygen concentration in the third layer.

シリコン基板を用いた窒化物半導体基板における耐圧を向上させる技術が提供される。 A technique for improving the withstand voltage of a nitride semiconductor substrate using a silicon substrate is provided.

図1は、本発明の一実施形態にかかる窒化物半導体基板の断面概略図である。FIG. 1 is a schematic cross-sectional view of a nitride semiconductor substrate according to an embodiment of the present invention. 図2は、一実施形態にかかる窒化物半導体基板の製造に用いられる気相成長装置の概略図である。FIG. 2 is a schematic view of a vapor phase growth apparatus used for manufacturing a nitride semiconductor substrate according to an embodiment. 図3(a)および図3(b)は、一実施形態にかかる、反応抑制層、中間層および応力発生層の成長工程における成長条件の制御の仕方を概念的に示すタイミングチャートである。3A and 3B are timing charts conceptually showing how to control the growth conditions in the growth process of the reaction suppressing layer, the intermediate layer and the stress generating layer according to the embodiment. 図4(a)および図4(b)は、一実施形態にかかる、反応抑制層、中間層および応力発生層の成長工程における成長条件の制御の仕方を概念的に示すタイミングチャートである。4 (a) and 4 (b) are timing charts conceptually showing how to control the growth conditions in the growth process of the reaction suppressing layer, the intermediate layer and the stress generating layer according to the embodiment. 図5は、実施例の窒化物半導体基板について、2次イオン質量分析により測定された酸素濃度の厚さ方向のプロファイルを示す。FIG. 5 shows the profile of the nitride semiconductor substrate of the example in the thickness direction of the oxygen concentration measured by secondary ion mass spectrometry. 図6は、実施例の窒化物半導体基板について測定された電流電圧特性である。FIG. 6 shows the current-voltage characteristics measured for the nitride semiconductor substrate of the example.

<本発明の一実施形態>
以下、本発明の一実施形態にかかる窒化物半導体基板100について説明する。図1は、窒化物半導体基板100の断面概略図である。窒化物半導体基板100(以下、エピ基板100ともいう)は、シリコン基板110上に、III族窒化物半導体からなる窒化物半導体層120(以下、エピ層120ともいう)が積層されて構成される。
<One Embodiment of the present invention>
Hereinafter, the nitride semiconductor substrate 100 according to the embodiment of the present invention will be described. FIG. 1 is a schematic cross-sectional view of the nitride semiconductor substrate 100. The nitride semiconductor substrate 100 (hereinafter, also referred to as epi substrate 100) is configured by laminating a nitride semiconductor layer 120 (hereinafter, also referred to as epi layer 120) made of a group III nitride semiconductor on a silicon substrate 110. ..

(シリコン基板)
シリコン(Si)基板110は、エピ層120をヘテロエピタキシャル成長させるための下地基板である。Si基板110としては、例えば直径が150mm以上の大口径のものを使用することができる。
(Silicon substrate)
The silicon (Si) substrate 110 is a base substrate for heteroepitaxially growing the epi layer 120. As the Si substrate 110, for example, one having a large diameter of 150 mm or more can be used.

(エピ層)
エピ層120は、Si基板110側から順に、反応抑制層130、中間層140、応力発生層150およびデバイス形成層160を備えている。後述のように、本実施形態によるエピ基板100は、反応抑制層130、中間層140および応力発生層150の積層中の中間層140における酸素濃度が低く抑制されていることで、厚さ方向(縦方向)の耐圧の向上が図られている。以下、エピ基板100の厚さ方向の耐圧を、単に、耐圧ともいう。
(Epi layer)
The epi layer 120 includes a reaction suppression layer 130, an intermediate layer 140, a stress generation layer 150, and a device forming layer 160 in this order from the Si substrate 110 side. As will be described later, in the epi substrate 100 according to the present embodiment, the oxygen concentration in the intermediate layer 140 during the lamination of the reaction suppressing layer 130, the intermediate layer 140 and the stress generating layer 150 is suppressed to be low, so that the thickness direction ( The pressure resistance in the vertical direction) has been improved. Hereinafter, the withstand voltage in the thickness direction of the epi substrate 100 is simply referred to as a withstand voltage.

(反応抑制層)
反応抑制層130は、Si基板110上に設けられ、AlN(窒化アルミニウム)を含む層(好ましくはAlNで構成される層)である。反応抑制層130は、Si基板110と中間層140との間に介在することで、Si基板110に含まれるSiと中間層140に含まれるガリウム(Ga)との反応(合金化)を抑制する。なお、反応抑制層130を構成する材料として、AlGa1−xN(0.9≦x≦1)を用いてよい。更に反応抑制層130とSi基板110との間にSiN(1≦y≦2)からなる層を挟んでもよい。反応抑制層130は、また、反応抑制層130よりも上方に成長される窒化物半導体層の初期核を形成する働きも有する。反応抑制層130の厚さは、例えば、30nm以上300nm以下である。
(Reaction suppression layer)
The reaction suppression layer 130 is a layer (preferably a layer composed of AlN) provided on the Si substrate 110 and containing AlN (aluminum nitride). The reaction suppressing layer 130 suppresses the reaction (alloying) between Si contained in the Si substrate 110 and gallium (Ga) contained in the intermediate layer 140 by interposing between the Si substrate 110 and the intermediate layer 140. .. As a material constituting the reaction suppression layer 130, Al x Ga 1-x N (0.9 ≦ x ≦ 1) may be used. Further, a layer made of SiN y (1 ≦ y ≦ 2) may be sandwiched between the reaction suppression layer 130 and the Si substrate 110. The reaction suppression layer 130 also has a function of forming an initial nucleus of a nitride semiconductor layer grown above the reaction suppression layer 130. The thickness of the reaction suppression layer 130 is, for example, 30 nm or more and 300 nm or less.

(中間層)
中間層140は、反応抑制層130上に設けられ、AlGaN(窒化アルミニウムガリウム)を含む層(III族元素としてAlおよびGaを含むAlGaNで構成された層)である。中間層140は、反応抑制層130に形成された初期核を拡大し、反応抑制層130の上面よりも平坦な上面を有することで、中間層140の上方に成長される応力発生層150の下地面を構成する。中間層140のAl組成は、反応抑制層130のAl組成よりも小さい値に選択される。中間層140の厚さは、例えば、40nm以上1000nm以下である。中間層140は、反応抑制層130に対しコヒーレントに成長していることが好ましいが、反応抑制層130に対し完全にコヒーレント成長していることが必須ではなく、格子緩和が生じていてもよい。
(Middle layer)
The intermediate layer 140 is provided on the reaction suppression layer 130 and is a layer containing AlGaN (aluminum gallium nitride) (a layer composed of AlGaN containing Al and Ga as group III elements). The intermediate layer 140 expands the initial nuclei formed in the reaction suppression layer 130 and has a flat upper surface than the upper surface of the reaction suppression layer 130, so that the intermediate layer 140 is under the stress generating layer 150 grown above the intermediate layer 140. Make up the ground. The Al composition of the intermediate layer 140 is selected to be smaller than the Al composition of the reaction suppression layer 130. The thickness of the intermediate layer 140 is, for example, 40 nm or more and 1000 nm or less. The intermediate layer 140 preferably grows coherently with respect to the reaction suppression layer 130, but it is not essential that the intermediate layer 140 grows completely coherently with respect to the reaction suppression layer 130, and lattice relaxation may occur.

(応力発生層)
応力発生層150は、シリコン(Si)基板110とデバイス形成層160の間に位置し、エピ基板100全体の反りを低減するための圧縮応力を発生させる層である。応力発生層150は、AlGaN組成の異なる複数の窒化物半導体結晶層を繰り返し重ねて形成される。AlGaN組成の異なる窒化物半導体結晶層が繰り返し積層されることにより、応力発生層150において上方に形成される層に圧縮応力を発生させることができ、エピ基板100全体での反りを低減させることができる。
(Stress generation layer)
The stress generating layer 150 is located between the silicon (Si) substrate 110 and the device forming layer 160, and is a layer that generates compressive stress for reducing the warping of the entire epi substrate 100. The stress generation layer 150 is formed by repeatedly stacking a plurality of nitride semiconductor crystal layers having different AlGaN compositions. By repeatedly laminating nitride semiconductor crystal layers having different AlGaN compositions, compressive stress can be generated in the layer formed above the stress generating layer 150, and the warpage of the entire epi substrate 100 can be reduced. it can.

応力発生層150は、例えば図1に示すように、AlGaN組成の異なる第1および第2の窒化物半導体結晶層151,152を交互に積層させて、多重結晶層153が繰り返し積層されて構成される。第1の窒化物半導体結晶層151は、例えば、バルク結晶における格子定数がa1であるIII族窒化物結晶から形成される。第2の窒化物半導体結晶層152は、例えば、バルク結晶における格子定数が第1の窒化物半導体結晶層よりも大きなa2(a1<a2)であるIII族窒化物結晶から形成される。第1および第2の窒化物半導体結晶層151,152のそれぞれのAlGaN組成は、格子定数の関係がa1<a2となれば特に限定されない。例えば、第1の窒化物半導体結晶層151のAlGaN組成は、AlGa1−qN(0.9≦q≦1)であることが好ましい。また、第2の窒化物半導体結晶層152は、格子定数a2を第1の窒化物半導体結晶層151の格子定数a1よりも大きくする観点からは第1の窒化物半導体結晶層151よりもGaの比率が高いことが好ましく、例えば、そのAlGaN組成は、AlGa1−pN(0≦p≦0.3)であることが好ましい。 As shown in FIG. 1, for example, the stress generation layer 150 is configured by alternately laminating first and second nitride semiconductor crystal layers 151 and 152 having different AlGaN compositions, and repeatedly laminating multiple crystal layers 153. To. The first nitride semiconductor crystal layer 151 is formed from, for example, a group III nitride crystal having a lattice constant of a1 in a bulk crystal. The second nitride semiconductor crystal layer 152 is formed from, for example, a group III nitride crystal whose lattice constant in the bulk crystal is a2 (a1 <a2) larger than that of the first nitride semiconductor crystal layer. The AlGaN compositions of the first and second nitride semiconductor crystal layers 151 and 152 are not particularly limited as long as the relationship of the lattice constants is a1 <a2. For example, the AlGaN composition of the first nitride semiconductor crystal layer 151 is preferably Al q Ga 1-q N (0.9 ≦ q ≦ 1). Further, the second nitride semiconductor crystal layer 152 has a higher ga than the first nitride semiconductor crystal layer 151 from the viewpoint of making the lattice constant a2 larger than the lattice constant a1 of the first nitride semiconductor crystal layer 151. The ratio is preferably high, and for example, the AlGaN composition thereof is preferably Al p Ga 1-p N (0 ≦ p ≦ 0.3).

応力発生層150において、第1および第2の窒化物半導体結晶層151,152の各厚さと、多重結晶層153の繰り返し数は、特に限定されず、応力発生層150上に形成するデバイス形成層160の厚さや組成に応じて適宜変更するとよい。例えば、第1の窒化物半導体結晶層151の厚さは、1nm以上20nm以下とすることが好ましく、5.0nm以上20nm以下とすることがより好ましい。第2の窒化物半導体結晶層152の厚さは、5nm以上300nm以下とすることが好ましく、10nm以上300nm以下とすることがより好ましい。多重結晶層153の積層数は、例えば、2〜500である。 In the stress generation layer 150, the thicknesses of the first and second nitride semiconductor crystal layers 151 and 152 and the number of repetitions of the multiple crystal layer 153 are not particularly limited, and the device forming layer formed on the stress generation layer 150. It may be appropriately changed according to the thickness and composition of 160. For example, the thickness of the first nitride semiconductor crystal layer 151 is preferably 1 nm or more and 20 nm or less, and more preferably 5.0 nm or more and 20 nm or less. The thickness of the second nitride semiconductor crystal layer 152 is preferably 5 nm or more and 300 nm or less, and more preferably 10 nm or more and 300 nm or less. The number of layers of the multilayer crystal layer 153 is, for example, 2 to 500.

なお、応力発生層150は、多重結晶構造153が複数積層された構造でなくてもよく、1層であってもよい。また例えば、応力発生層150は、第1および第2の窒化物半導体結晶層に加え、バルク結晶における格子定数がa3(a2<a3)である第3窒化物半導体結晶層との3層の積層構造としてもよい。また例えば、応力発生層150は、バルク結晶における格子定数が、Si基板110から遠ざかるに従い(上方に行くに従い)連続的またはステップ的に大きくなるグレーディッド結晶層で構成されてもよい。 The stress generating layer 150 does not have to be a structure in which a plurality of multiple crystal structures 153 are laminated, and may be a single layer. Further, for example, the stress generating layer 150 is a stack of three layers in addition to the first and second nitride semiconductor crystal layers and a third nitride semiconductor crystal layer having a lattice constant of a3 (a2 <a3) in the bulk crystal. It may be a structure. Further, for example, the stress generation layer 150 may be composed of a graded crystal layer in which the lattice constant in the bulk crystal increases continuously or stepwise as the distance from the Si substrate 110 increases (as it goes upward).

(デバイス形成層)
デバイス形成層160は、応力発生層150上に設けられ、例えばトランジスタやLED等のデバイス構造が形成される層である。例えば、高電子移動度トランジスタ(HEMT)の作製に用いられるデバイス形成層160は、活性層161およびショットキ層162を備えて構成される。活性層161は、例えばAlGa1−aN(0≦a<1)層であり、好ましくはGaN層である。その厚さは、例えば100nm以上2000nm以下とするとよい。ショットキ層162は、例えばAlGa1−bN(0<b≦1、a<b)層であり、好ましくはAlGa1−bN(0.1<b≦0.3)層である。その厚さは、例えば10nm以上100nm以下とするとよい。
(Device cambium)
The device forming layer 160 is provided on the stress generating layer 150 and is a layer on which a device structure such as a transistor or an LED is formed. For example, the device forming layer 160 used for manufacturing a high electron mobility transistor (HEMT) includes an active layer 161 and a Schottky layer 162. The active layer 161 is, for example, an Al a Ga 1-a N (0 ≦ a <1) layer, preferably a GaN layer. The thickness may be, for example, 100 nm or more and 2000 nm or less. The Schottky layer 162 is, for example, an Al b Ga 1-b N (0 <b ≦ 1, a <b) layer, preferably an Al b Ga 1-b N (0.1 <b ≦ 0.3) layer. is there. The thickness may be, for example, 10 nm or more and 100 nm or less.

(エピ層における酸素濃度)
エピ層120には、その成長工程で、原料中あるいは結晶成長装置内壁由来の不純物として酸素等が混入する。本願発明者は、以下に説明するように、反応抑制層130、中間層140および応力発生層150の積層中の中間層140における酸素濃度を低く抑制することで、エピ基板100の耐圧を向上させることができるという知見を得た。
(Oxygen concentration in the epi layer)
In the growth process, the epi layer 120 is mixed with oxygen or the like as impurities in the raw material or derived from the inner wall of the crystal growth apparatus. As described below, the inventor of the present application improves the withstand voltage of the epi-board 100 by suppressing the oxygen concentration in the intermediate layer 140 during the lamination of the reaction suppressing layer 130, the intermediate layer 140 and the stress generating layer 150 to a low level. I got the finding that it can be done.

図5は、実施例として作製したエピ基板100の、Si基板110、反応抑制層130、中間層140および応力発生層150における酸素濃度プロファイル(以下、実施例の酸素濃度プロファイルともいう)である。実施例の酸素濃度プロファイルは、2次イオン質量分析(SIMS)により測定した。なお、図5は、ノイズ的な細かい凹凸を均したプロファイルを示す。以下、実施例の酸素濃度プロファイルを例示しつつ、本実施形態によるエピ基板100の耐圧を向上させるために好ましい酸素濃度の条件について説明する。 FIG. 5 is an oxygen concentration profile (hereinafter, also referred to as an oxygen concentration profile of the example) in the Si substrate 110, the reaction suppression layer 130, the intermediate layer 140, and the stress generating layer 150 of the epi substrate 100 produced as an example. The oxygen concentration profile of the examples was measured by secondary ion mass spectrometry (SIMS). Note that FIG. 5 shows a profile in which fine irregularities such as noise are leveled. Hereinafter, the oxygen concentration conditions preferable for improving the pressure resistance of the epi substrate 100 according to the present embodiment will be described while exemplifying the oxygen concentration profile of the examples.

反応抑制層130、中間層140および応力発生層150の各層における酸素濃度は、以下のように規定される。各層における酸素濃度は、各層の厚さ方向の中心に位置し、各層の厚さの10%分の厚さを有する部分(中心から上下それぞれに5%分の厚さの部分)における、厚さ方向に平均された酸素濃度で規定される。 The oxygen concentration in each of the reaction suppressing layer 130, the intermediate layer 140, and the stress generating layer 150 is defined as follows. The oxygen concentration in each layer is located in the center of each layer in the thickness direction, and is the thickness in the portion having a thickness of 10% of the thickness of each layer (the portion having a thickness of 5% above and below the center). It is defined by the oxygen concentration averaged in the direction.

図5からわかるように、実施例の酸素濃度プロファイルにおいて、中間層140での凹みが特徴的に観察される。これに対し、従来の酸素濃度プロファイルは、反応抑制層130から応力発生層150にむけて各層における酸素濃度が単調に減少するものであって、中間層140での凹み、つまり、応力発生層150における酸素濃度よりも中間層140における酸素濃度が低くなっているという特徴が観察されるものではなかった。 As can be seen from FIG. 5, in the oxygen concentration profile of the example, the dent in the intermediate layer 140 is characteristically observed. On the other hand, in the conventional oxygen concentration profile, the oxygen concentration in each layer decreases monotonically from the reaction suppressing layer 130 toward the stress generating layer 150, and the dent in the intermediate layer 140, that is, the stress generating layer 150 The feature that the oxygen concentration in the intermediate layer 140 was lower than the oxygen concentration in the intermediate layer 140 was not observed.

したがって、本実施形態のエピ層120が有する酸素濃度の特徴としては、中間層140における酸素濃度が、応力発生層150における酸素濃度よりも低いことが挙げられる。また、中間層140における酸素濃度が、反応抑制層130における酸素濃度よりも低いことが挙げられる。応力発生層150における酸素濃度は、反応抑制層130における酸素濃度よりも低い。つまり、中間層140における酸素濃度よりも応力発生層150における酸素濃度が高く、応力発生層150における酸素濃度よりも反応抑制層130における酸素濃度が高い。 Therefore, a feature of the oxygen concentration of the epi layer 120 of the present embodiment is that the oxygen concentration in the intermediate layer 140 is lower than the oxygen concentration in the stress generating layer 150. Further, the oxygen concentration in the intermediate layer 140 is lower than the oxygen concentration in the reaction suppression layer 130. The oxygen concentration in the stress generating layer 150 is lower than the oxygen concentration in the reaction suppressing layer 130. That is, the oxygen concentration in the stress generating layer 150 is higher than the oxygen concentration in the intermediate layer 140, and the oxygen concentration in the reaction suppressing layer 130 is higher than the oxygen concentration in the stress generating layer 150.

従来の酸素濃度プロファイルを有するエピ層120を備えたエピ基板100(以下、従来のエピ基板100ともいう)の耐圧は、最大でも840V程度であった。これに対し、実施例の酸素濃度プロファイルを有するエピ層120を備えたエピ基板100(以下、実施例のエピ基板100ともいう)の耐圧は、880V程度に向上した。さらに、従来のエピ基板100では、エピ基板100ごとに耐圧のばらつきが大きく、200V以下の低い耐圧を示すものが散見されたのに対し、実施例のエピ基板100では(実施例のエピ基板100と同様な酸素濃度プロファイルを有する複数のエピ基板100では)、エピ基板100ごとの耐圧のばらつきが抑制されており、このような低い耐圧を示すものが生じにくいこともわかった。なお、測定は室温で行った。 The withstand voltage of the epi substrate 100 (hereinafter, also referred to as the conventional epi substrate 100) provided with the epi layer 120 having the conventional oxygen concentration profile was about 840 V at the maximum. On the other hand, the withstand voltage of the epi substrate 100 having the epi layer 120 having the oxygen concentration profile of the example (hereinafter, also referred to as the epi substrate 100 of the embodiment) was improved to about 880 V. Further, in the conventional epi-board 100, the withstand voltage varies widely among the epi-boards 100, and some show a low withstand voltage of 200 V or less, whereas in the epi-board 100 of the example (the epi-board 100 of the example). It was also found that, in the plurality of epi-boards 100 having the same oxygen concentration profile as above), the variation in withstand voltage for each epi-board 100 is suppressed, and it is difficult to generate such a low withstand voltage. The measurement was performed at room temperature.

図6は、実施例として作製したエピ基板100の電流電圧特性である。図6の横軸は、V単位で表した電圧である。図6の縦軸は、A/mm単位で表した電流密度である。エピ基板100のデバイス形成層160とSi基板110との間に、デバイス形成層160側が正の直流電圧を印加し、電流密度が1×10−6A/mmに到達したときの印加電圧を、耐圧とした。図6に示す例では、880V程度の高い耐圧が得られている。 FIG. 6 shows the current-voltage characteristics of the epi-board 100 produced as an example. The horizontal axis of FIG. 6 is a voltage expressed in V units. The vertical axis of FIG. 6 is the current density expressed in units of A / mm 2. The applied voltage when the device forming layer 160 side applies a positive DC voltage between the device forming layer 160 and the Si substrate 110 of the epi substrate 100 and the current density reaches 1 × 10 -6 A / mm 2. , Withstand voltage. In the example shown in FIG. 6, a high withstand voltage of about 880 V is obtained.

実施例のエピ基板100において、従来のエピ基板100と比べて、耐圧の向上効果が得られたメカニズムは明らかではないが、各種不純物のSIMSによる濃度プロファイルを、従来のエピ基板100と、耐圧向上が見られた(実施例の)エピ基板100と、で比較したところ、顕著な相違点として、酸素濃度プロファイルに関し上述のような相違点が見出された。つまり、実施例のエピ基板100において、中間層140における酸素濃度が、応力発生層150における酸素濃度よりも低くなっているという相違点が見出された。したがって、中間層140における酸素濃度を、応力発生層150における酸素濃度よりも低くすることが、エピ基板100の耐圧を向上させるために好ましい特徴であると考えられる。 Although the mechanism by which the effect of improving the withstand voltage was obtained in the epi substrate 100 of the embodiment as compared with the conventional epi substrate 100 is not clear, the concentration profile by SIMS of various impurities is improved with the conventional epi substrate 100. As a remarkable difference, the above-mentioned difference was found in relation to the oxygen concentration profile when compared with the epi-board 100 (of the example) in which the above was observed. That is, in the epi substrate 100 of the example, a difference was found in that the oxygen concentration in the intermediate layer 140 was lower than the oxygen concentration in the stress generating layer 150. Therefore, it is considered that making the oxygen concentration in the intermediate layer 140 lower than the oxygen concentration in the stress generating layer 150 is a preferable feature for improving the withstand voltage of the epi substrate 100.

以下さらに、エピ基板100の耐圧を向上させるために好ましい酸素濃度の条件について説明する。中間層140における酸素濃度に対する応力発生層150における酸素濃度の比率の目安は、例えば、1倍超(より好ましくは1.5倍超)であって10倍以下である。また、中間層140における酸素濃度に対する反応抑制層130における酸素濃度の比率の目安は、例えば、5倍超であって100倍以下である。 Further, the conditions of the oxygen concentration preferable for improving the withstand voltage of the epi substrate 100 will be described. The guideline for the ratio of the oxygen concentration in the stress generating layer 150 to the oxygen concentration in the intermediate layer 140 is, for example, more than 1 time (more preferably more than 1.5 times) and 10 times or less. Further, the guideline of the ratio of the oxygen concentration in the reaction suppressing layer 130 to the oxygen concentration in the intermediate layer 140 is, for example, more than 5 times and 100 times or less.

中間層140における酸素濃度の上限の目安は、例えば1×1018cm−3以下である。応力発生層150における酸素濃度の上限の目安は、例えば5×1018cm−3以下である。反応抑制層130における酸素濃度の上限の目安は、例えば5×1019cm−3以下である。中間層140における酸素濃度、応力発生層150における酸素濃度、および、反応抑制層130における酸素濃度の下限は、(上述のような関係性が満たされていれば、)特に制限されない。 The guideline for the upper limit of the oxygen concentration in the intermediate layer 140 is, for example, 1 × 10 18 cm -3 or less. The guideline for the upper limit of the oxygen concentration in the stress generation layer 150 is, for example, 5 × 10 18 cm -3 or less. The guideline for the upper limit of the oxygen concentration in the reaction suppression layer 130 is, for example, 5 × 10 19 cm -3 or less. The lower limit of the oxygen concentration in the intermediate layer 140, the oxygen concentration in the stress generating layer 150, and the oxygen concentration in the reaction suppressing layer 130 is not particularly limited (as long as the above-mentioned relationship is satisfied).

上述のような、各層における酸素濃度の規定は、各層の厚さ方向の中心部分での平均酸素濃度と捉えることもできる。反応抑制層130は、(平均されていない)酸素濃度がSi基板110側から中間層140側に向かって減少する、という傾向を有している。この傾向は、反応抑制層130のSi基板110との界面位置における酸素濃度よりも、反応抑制層130における酸素濃度(厚さ方向の中心部分での平均酸素濃度)が低いとともに、反応抑制層130における酸素濃度(厚さ方向の中心部分での平均酸素濃度)よりも、反応抑制層130の中間層140との界面位置における酸素濃度が低い、という関係性として規定することができる。 The above-mentioned regulation of oxygen concentration in each layer can be regarded as the average oxygen concentration in the central portion in the thickness direction of each layer. The reaction suppression layer 130 has a tendency that the oxygen concentration (not averaged) decreases from the Si substrate 110 side toward the intermediate layer 140 side. This tendency is that the oxygen concentration in the reaction suppression layer 130 (the average oxygen concentration in the central portion in the thickness direction) is lower than the oxygen concentration at the interface position of the reaction suppression layer 130 with the Si substrate 110, and the reaction suppression layer 130. It can be defined as a relationship that the oxygen concentration at the interface position of the reaction suppression layer 130 with the intermediate layer 140 is lower than the oxygen concentration (average oxygen concentration in the central portion in the thickness direction).

なお、応力発生層150の各深さでの(平均されていない)酸素濃度は、概ね一定の水準である傾向を有し、応力発生層150の各深さでの酸素濃度は、いずれの深さにおいても、中間層140における酸素濃度(厚さ方向の中心部分での平均酸素濃度)よりも高い傾向を有する。また、反応抑制層130の各深さでの(平均されていない)酸素濃度は、いずれの深さにおいても、中間層140における酸素濃度(厚さ方向の中心部分での平均酸素濃度)よりも高い傾向を有する。 The oxygen concentration (not averaged) at each depth of the stress generating layer 150 tends to be a substantially constant level, and the oxygen concentration at each depth of the stress generating layer 150 tends to be at any depth. Also, it tends to be higher than the oxygen concentration in the intermediate layer 140 (the average oxygen concentration in the central portion in the thickness direction). Further, the (non-averaged) oxygen concentration at each depth of the reaction suppression layer 130 is higher than the oxygen concentration at the intermediate layer 140 (average oxygen concentration at the central portion in the thickness direction) at any depth. Has a high tendency.

(エピ基板の製造方法)
次に、本実施形態によるエピ基板100の製造方法について説明する。Si基板110を準備する。Si基板110の上方に、エピ層120を構成する各層である、反応抑制層130、中間層140、応力発生層150およびデバイス形成層160を、例えば有機金属気相成長(MOVPE)により成長させることで、エピ基板100を形成する。III族原料ガスのうちGa原料ガスとしては、例えばトリメチルガリウム(Ga(CH3)、TMG)ガスが用いられる。III族原料ガスのうちAl原料ガスとしては、例えばトリメチルアルミニウム(Al(CH、TMA)ガスが用いられる。V族原料ガスである窒素(N)原料ガスとしては、例えばアンモニア(NH)が用いられる。キャリアガスとしては、例えば、窒素ガス(Nガス)および水素ガス(Hガス)の少なくとも一方を用いることができる。反応炉に供給されるNH、N、Hについて、ガス精製装置を用いてガス中の不純物(水分)を十分に下げることによって、エピ層120に取り込まれるバックグラウンドの不純物濃度を下げることができる。成長温度は、例えば、900℃〜1260℃の範囲で選択可能であり、III族原料ガスに対するV族原料ガスの流量比であるV/III比は、例えば、10〜10000の範囲で選択可能である。形成する各層の組成に応じて、各原料ガスの供給量の比率が調整される。形成する各層の厚さは、たとえば予備実験で得た成長速度から設計厚さに対応する成長時間を算出し、成長時間により厚さを制御できる。
(Manufacturing method of epi substrate)
Next, a method of manufacturing the epi substrate 100 according to the present embodiment will be described. The Si substrate 110 is prepared. Above the Si substrate 110, the reaction suppression layer 130, the intermediate layer 140, the stress generation layer 150, and the device forming layer 160, which are the layers constituting the epi layer 120, are grown by, for example, organic metal vapor phase growth (MOVPE). Then, the epi substrate 100 is formed. As the Ga raw material gas among the group III raw material gases, for example, trimethylgallium (Ga (CH3) 3 , TMG) gas is used. As the Al source gas among the group III source gases, for example, trimethylaluminum (Al (CH 3 ) 3 , TMA) gas is used. As the nitrogen (N) raw material gas which is a group V raw material gas, for example, ammonia (NH 3 ) is used. As the carrier gas, for example, at least one of nitrogen gas (N 2 gas) and hydrogen gas (H 2 gas) can be used. For NH 3 , N 2 , and H 2 supplied to the reactor, the concentration of background impurities taken into the epi layer 120 is reduced by sufficiently reducing the impurities (moisture) in the gas using a gas purification device. Can be done. The growth temperature can be selected in the range of 900 ° C. to 1260 ° C., and the V / III ratio, which is the flow rate ratio of the group V raw material gas to the group III raw material gas, can be selected in the range of 10 to 10,000, for example. is there. The ratio of the supply amount of each raw material gas is adjusted according to the composition of each layer to be formed. For the thickness of each layer to be formed, for example, the growth time corresponding to the design thickness can be calculated from the growth rate obtained in the preliminary experiment, and the thickness can be controlled by the growth time.

図2は、エピ基板100の製造方法に用いられる結晶成長装置であるMOVPE装置200の概略図である。MOVPE装置200は、反応炉210を備えており、反応炉210内には、Si基板110を載置するためのサセプタ220が配置されている。サセプタ220の上方には、サセプタ220の上面と相互に間隔をあけて対向するように、石英(酸化シリコン)からなる天板242が支持固定されている。 FIG. 2 is a schematic view of the MOVPE device 200, which is a crystal growth device used in the method for manufacturing the epi substrate 100. The MOVPE apparatus 200 includes a reactor 210, and a susceptor 220 for mounting a Si substrate 110 is arranged in the reactor 210. Above the susceptor 220, a top plate 242 made of quartz (silicon oxide) is supported and fixed so as to face the upper surface of the susceptor 220 at a distance from each other.

サセプタ220と天板242との間に区画形成される空間250は、III族原料ガスGa1、V族原料ガスGa2およびキャリアガスGb1が供給される流路となる。III族原料ガスGa1とともに供給されるキャリアガスと、V族原料ガスGa2とともに供給されるキャリアガスと、をまとめて、キャリアガスGb1と表す。天板242のサセプタ220と反対側に配置される、天板242と反応炉210の内壁との間の空間251は、天板242を冷却するガスGb2が供給される流路となる。ガスGb2としては、例えば、NガスおよびHガスの少なくとも一方を用いることができる。ガスGa1、Ga2、Gb1およびGb2のそれぞれの流量および組成は、制御装置270に制御される流量調整機構により調整される。図2では、紙面の左から右へガスGa1、Ga2、Gb1およびGb2が流れる。 The space 250 partitioned between the susceptor 220 and the top plate 242 serves as a flow path for supplying the group III raw material gas Ga1, the group V raw material gas Ga2, and the carrier gas Gb1. The carrier gas supplied together with the group III raw material gas Ga1 and the carrier gas supplied together with the group V raw material gas Ga2 are collectively referred to as a carrier gas Gb1. The space 251 between the top plate 242 and the inner wall of the reactor 210, which is arranged on the opposite side of the top plate 242 to the susceptor 220, serves as a flow path to which the gas Gb2 for cooling the top plate 242 is supplied. As the gas Gb2, for example, at least one of N 2 gas and H 2 gas can be used. The flow rate and composition of each of the gases Ga1, Ga2, Gb1 and Gb2 are adjusted by a flow rate adjusting mechanism controlled by the control device 270. In FIG. 2, gass Ga1, Ga2, Gb1 and Gb2 flow from left to right on the paper.

サセプタ220上に石英からなるサセプタカバー241が載置される。サセプタカバー241は、サセプタ220が原料ガスにより汚染されないようにサセプタ220を被覆保護する機能等を有する。サセプタカバー241には、開口部231が設けられており、開口部231内に、Si基板110が載置される。図2は、Si基板110が、回転機構230を介して載置される態様を例示する。回転機構230により、Si基板110を回転させながら、エピ層120を構成する各層130〜160を成長させることができる。 A susceptor cover 241 made of quartz is placed on the susceptor 220. The susceptor cover 241 has a function of covering and protecting the susceptor 220 so that the susceptor 220 is not contaminated by the raw material gas. The susceptor cover 241 is provided with an opening 231, and the Si substrate 110 is placed in the opening 231. FIG. 2 illustrates a mode in which the Si substrate 110 is placed via the rotation mechanism 230. The rotation mechanism 230 allows the layers 130 to 160 constituting the epi layer 120 to grow while rotating the Si substrate 110.

サセプタ220に、外周側ヒータ261と内周側ヒータ262とが設けられている。外周側ヒータ261により、サセプタ220上に載置されたサセプタカバー241を加熱することができる。内周側ヒータ262により、サセプタ220上に回転機構230を介して載置されたSi基板110を加熱することができる。外周側ヒータ261および内周側ヒータ262のそれぞれは、所定のタイミングで所定の温度となるように、制御装置270により制御される。 The susceptor 220 is provided with an outer peripheral side heater 261 and an inner peripheral side heater 262. The outer peripheral side heater 261 can heat the susceptor cover 241 mounted on the susceptor 220. The inner peripheral side heater 262 can heat the Si substrate 110 mounted on the susceptor 220 via the rotation mechanism 230. Each of the outer peripheral side heater 261 and the inner peripheral side heater 262 is controlled by the control device 270 so as to reach a predetermined temperature at a predetermined timing.

本実施形態のエピ基板100の製造工程は、サセプタカバー241がサセプタ220上に載置され、サセプタと対向して天板242が配置され、サセプタカバー241の開口部231にSi基板110が載置された状態を準備する工程と、Si基板を加熱しつつ、サセプタカバー241と天板242との間の空間250に(少なくとも)原料ガスGa1およびGa2を供給することにより、Si基板上にエピ層120を形成する工程と、を有する。エピ層120を形成する工程では、Si基板110側から順に、(少なくとも)反応抑制層130、中間層140および応力発生層150を形成する。 In the manufacturing process of the epi-board 100 of the present embodiment, the susceptor cover 241 is placed on the susceptor 220, the top plate 242 is arranged facing the susceptor, and the Si substrate 110 is placed in the opening 231 of the susceptor cover 241. By supplying (at least) the raw material gases Ga1 and Ga2 to the space 250 between the susceptor cover 241 and the top plate 242 while heating the Si substrate in the step of preparing the prepared state, the epi layer is formed on the Si substrate. It has a step of forming 120. In the step of forming the epi layer 120, the reaction suppressing layer 130, the intermediate layer 140, and the stress generating layer 150 are formed in this order from the Si substrate 110 side.

上述のように、本実施形態によるエピ基板100は、反応抑制層130、中間層140および応力発生層150の積層中の中間層140における酸素濃度が低く抑制されている。以下、エピ層120を形成する工程において、中間層140の酸素濃度を低く抑制するための方法について説明する。 As described above, in the epi substrate 100 according to the present embodiment, the oxygen concentration in the intermediate layer 140 during the lamination of the reaction suppressing layer 130, the intermediate layer 140 and the stress generating layer 150 is suppressed to be low. Hereinafter, a method for suppressing the oxygen concentration of the intermediate layer 140 to be low in the step of forming the epi layer 120 will be described.

本願発明者の検討によると、サセプタカバー241および天板242を構成する石英は、エピ層120へ混入する酸素を発生させる要因の1つであることが分かった。石英は酸素を含むため、石英からなるサセプタカバー241または天板242が高温となることで、石英が雰囲気により還元されて酸素が発生し、発生量は温度依存性を持つ(高温ほど酸素の発生量が多い)ことが分かっている。サセプタカバー241または天板242から発生する酸素の量を中間層140の成長時に低減させることで、あるいは、サセプタカバー241または天板242から発生した酸素が中間層140に混入する量を低減させることで、中間層140の酸素濃度を低減できることが分かった。 According to the study by the inventor of the present application, it has been found that the quartz constituting the susceptor cover 241 and the top plate 242 is one of the factors for generating oxygen mixed in the epi layer 120. Since quartz contains oxygen, when the susceptor cover 241 or top plate 242 made of quartz becomes hot, the quartz is reduced by the atmosphere to generate oxygen, and the amount of generation is temperature-dependent (the higher the temperature, the more oxygen is generated). (Large amount) is known. By reducing the amount of oxygen generated from the susceptor cover 241 or the top plate 242 during the growth of the intermediate layer 140, or by reducing the amount of oxygen generated from the susceptor cover 241 or the top plate 242 mixed into the intermediate layer 140. It was found that the oxygen concentration of the intermediate layer 140 could be reduced.

なお、エピ層120へ混入する酸素を発生させるその他の要因として、反応炉210内に残留する酸素、水分等の酸素含有成分も挙げられる。ガス精製装置を用いて、反応炉に供給するガス中の不純物(水分)が十分に下げられている場合、エピ層120に取り込まれる酸素は、反応炉210内に残留する酸素含有成分からの混入が支配的となるため、エピ層120の成長開始から徐々に減少していくと考えられる。従来の酸素濃度プロファイルにおいて、反応抑制層130から応力発生層150にむけて各層における酸素濃度が単調に減少する傾向は、このような酸素の混入量減少に対応しているものと考えられる。 As another factor for generating oxygen mixed in the epi layer 120, oxygen-containing components such as oxygen and water remaining in the reaction furnace 210 can be mentioned. When impurities (moisture) in the gas supplied to the reactor are sufficiently reduced by using the gas purification apparatus, the oxygen taken into the epi layer 120 is mixed from the oxygen-containing components remaining in the reactor 210. Is dominant, so it is considered that the epilayer 120 gradually decreases from the start of growth. In the conventional oxygen concentration profile, the tendency of the oxygen concentration in each layer to decrease monotonically from the reaction suppressing layer 130 to the stress generating layer 150 is considered to correspond to such a decrease in the amount of oxygen mixed.

従来のエピ基板100を製造する際には、反応抑制層130、中間層140および応力発生層150の成長工程における成長条件を、一定としていた。つまり、サセプタカバー241または天板242から発生する酸素の量が、あるいは、サセプタカバー241または天板242から発生した酸素が混入する量が、反応抑制層130、中間層140および応力発生層150の成長工程で特に変化しないような成長条件で、エピ層120の成長を行っていた。このため、従来の酸素濃度プロファイルにおいては、反応炉210内に残留する酸素含有成分からの酸素の混入量の変化を反映して、反応抑制層130から応力発生層150にむけて、各層における酸素濃度が単調に減少する傾向が見られたものと考えられる。 When the conventional epi substrate 100 was manufactured, the growth conditions in the growth process of the reaction suppressing layer 130, the intermediate layer 140, and the stress generating layer 150 were kept constant. That is, the amount of oxygen generated from the susceptor cover 241 or the top plate 242, or the amount of oxygen generated from the susceptor cover 241 or the top plate 242, is the amount of the reaction suppressing layer 130, the intermediate layer 140, and the stress generating layer 150. The epi layer 120 was grown under growth conditions that did not change in the growth process. Therefore, in the conventional oxygen concentration profile, the oxygen in each layer is reflected from the reaction suppression layer 130 to the stress generation layer 150, reflecting the change in the amount of oxygen mixed from the oxygen-containing components remaining in the reaction furnace 210. It is probable that the concentration tended to decrease monotonically.

一方、本実施形態によるエピ基板100を製造する際には、サセプタカバー241または天板242から発生する酸素の量を、あるいは、サセプタカバー241または天板242から発生した酸素が混入する量を、中間層140の成長工程において低減させるように、成長条件を制御する。これにより、中間層140における酸素濃度を、応力発生層150における酸素濃度よりも低くすることが可能となる。 On the other hand, when manufacturing the epi-board 100 according to the present embodiment, the amount of oxygen generated from the susceptor cover 241 or the top plate 242, or the amount of oxygen generated from the susceptor cover 241 or the top plate 242 is mixed. The growth conditions are controlled so as to be reduced in the growth process of the intermediate layer 140. As a result, the oxygen concentration in the intermediate layer 140 can be made lower than the oxygen concentration in the stress generating layer 150.

以下、反応抑制層130、中間層140および応力発生層150の成長工程における成長条件の制御の仕方を概念的に示すタイミングチャート(図3(a)〜4(b))を参照して、より具体的に説明する。 Hereinafter, with reference to the timing charts (FIGS. 3A to 4B) conceptually showing how to control the growth conditions in the growth process of the reaction suppressing layer 130, the intermediate layer 140 and the stress generating layer 150, more This will be described in detail.

まず、図3(a)のタイミングチャートを参照して、サセプタカバー241から(単位時間当たりに)発生する酸素の量を低減させることで、中間層140の酸素濃度を低減させる方法について説明する。図3(a)の上から1番目のタイミングチャートは、サセプタカバー241の温度を示す。中間層140の成長工程では、反応抑制層130および応力発生層150の成長工程と比べて、サセプタカバー241の温度を下げる。これにより、中間層140の成長工程において、サセプタカバー241から発生する酸素の量を低減させることができる。 First, a method of reducing the oxygen concentration of the intermediate layer 140 by reducing the amount of oxygen generated from the susceptor cover 241 (per unit time) will be described with reference to the timing chart of FIG. 3A. The first timing chart from the top of FIG. 3A shows the temperature of the susceptor cover 241. In the growth step of the intermediate layer 140, the temperature of the susceptor cover 241 is lowered as compared with the growth step of the reaction suppression layer 130 and the stress generating layer 150. As a result, the amount of oxygen generated from the susceptor cover 241 can be reduced in the growth step of the intermediate layer 140.

図3(a)の上から2番目、3番目および4番目のタイミングチャートは、中間層140の成長工程でサセプタカバー241の温度を下げるための具体的な態様のいくつかを例示する。図3(a)の上から2番目、3番目および4番目のタイミングチャートは、それぞれ、外周側ヒータ261の温度、キャリアガスGb1におけるNガスに対するHガスの比率(H/N比率)、および、キャリアガスGb1の流量を示す。 The second, third, and fourth timing charts from the top of FIG. 3A exemplify some specific embodiments for lowering the temperature of the susceptor cover 241 in the growth step of the intermediate layer 140. The second, third, and fourth timing charts from the top of FIG. 3A show the temperature of the outer peripheral heater 261 and the ratio of H 2 gas to N 2 gas in the carrier gas Gb1 (H 2 / N 2 ratio), respectively. ), And the flow rate of the carrier gas Gb1.

サセプタカバー241の温度を下げるため、中間層140の成長工程では、反応抑制層130および応力発生層150の成長工程と比べて、例えば、外周側ヒータ261の温度を下げること、キャリアガスGb1におけるH/N比率を上げること、および、キャリアガスGb1の流量を増やすこと、の少なくともいずれかを行う。 In order to lower the temperature of the susceptor cover 241, in the growth step of the intermediate layer 140, for example, the temperature of the outer peripheral side heater 261 is lowered as compared with the growth step of the reaction suppression layer 130 and the stress generating layer 150, and H in the carrier gas Gb1. At least one of increasing the 2 / N 2 ratio and increasing the flow rate of the carrier gas Gb1 is performed.

外周側ヒータ261は、サセプタカバー241の加熱用に設けられているため、外周側ヒータ261の温度を下げることで、サセプタカバー241の温度を下げることができる。Hガスは、熱伝達性が高いので、キャリアガスGb1におけるH/N比率を上げることで、キャリアガスGb1がサセプタカバー241から奪う熱量が増えるため、サセプタカバー241の温度を下げることができる。また、キャリアガスGb1の流量を増やすことによっても、キャリアガスGb1がサセプタカバー241から奪う熱量が増えるため、サセプタカバー241の温度を下げることができる。 Since the outer peripheral side heater 261 is provided for heating the susceptor cover 241, the temperature of the susceptor cover 241 can be lowered by lowering the temperature of the outer peripheral side heater 261. Since the H 2 gas has high heat transfer property , increasing the H 2 / N 2 ratio in the carrier gas Gb1 increases the amount of heat that the carrier gas Gb1 takes from the susceptor cover 241. Therefore, the temperature of the susceptor cover 241 can be lowered. it can. Further, by increasing the flow rate of the carrier gas Gb1, the amount of heat that the carrier gas Gb1 takes from the susceptor cover 241 increases, so that the temperature of the susceptor cover 241 can be lowered.

なお、図2を参照して説明したように、本実施形態では、サセプタカバー241はサセプタ220上に直接的に載置され、Si基板110はサセプタ220上に回転機構230を介して間接的に載置される態様を例示している。このため、外周側ヒータ261を内周側ヒータ262と同様な条件で加熱した場合、Si基板110と比べて、サセプタカバー241は、加熱されやすいので高温になりやすい。 As described with reference to FIG. 2, in the present embodiment, the susceptor cover 241 is directly mounted on the susceptor 220, and the Si substrate 110 is indirectly mounted on the susceptor 220 via the rotation mechanism 230. The mode in which it is placed is illustrated. Therefore, when the outer peripheral side heater 261 is heated under the same conditions as the inner peripheral side heater 262, the susceptor cover 241 is more likely to be heated than the Si substrate 110, so that the temperature tends to be higher.

次に、図3(b)のタイミングチャートを参照して、天板242から(単位時間当たりに)発生する酸素の量を低減させることで、中間層140の酸素濃度を低減させる方法について説明する。図3(b)の上から1番目のタイミングチャートは、天板242の温度を示す。中間層140の成長工程では、反応抑制層130および応力発生層150の成長工程と比べて、天板242の温度を下げる。これにより、中間層140の成長工程において、天板242から発生する酸素の量を低減させることができる。 Next, with reference to the timing chart of FIG. 3B, a method of reducing the oxygen concentration of the intermediate layer 140 by reducing the amount of oxygen generated from the top plate 242 (per unit time) will be described. .. The first timing chart from the top of FIG. 3B shows the temperature of the top plate 242. In the growth step of the intermediate layer 140, the temperature of the top plate 242 is lowered as compared with the growth step of the reaction suppressing layer 130 and the stress generating layer 150. As a result, the amount of oxygen generated from the top plate 242 can be reduced in the growth step of the intermediate layer 140.

図3(b)の上から2番目および3番目のタイミングチャートは、中間層140の成長工程で天板242の温度を下げるための具体的な態様のいくつかを例示する。図3(b)の上から2番目および3番目のタイミングチャートは、それぞれ、ガスGb2におけるH/N比率、および、ガスGb2の流量を示す。 The second and third timing charts from the top of FIG. 3B exemplify some specific embodiments for lowering the temperature of the top plate 242 in the growth step of the intermediate layer 140. Second and third timing chart from the top in FIG. 3 (b), respectively, H 2 / N 2 ratio in the gas Gb2, and show the flow rate of the gas Gb2.

天板242の温度を下げるため、中間層140の成長工程では、反応抑制層130および応力発生層150の成長工程と比べて、例えば、ガスGb2におけるH/N比率を上げること、および、ガスGb2の流量を増やすこと、の少なくともいずれかを行う。 In order to lower the temperature of the top plate 242, in the growth step of the intermediate layer 140, for example, the H 2 / N 2 ratio in the gas Gb2 is increased as compared with the growth step of the reaction suppression layer 130 and the stress generating layer 150, and At least one of increasing the flow rate of the gas Gb2 is performed.

ガスGb2におけるH/N比率を上げることで、ガスGb1が天板242から奪う熱量が増えるため、天板242の温度を下げることができる。また、ガスGb2の流量を増やすことによっても、ガスGb2が天板242から奪う熱量が増えるため、天板242の温度を下げることができる。 By increasing the H 2 / N 2 ratio in the gas Gb2, the amount of heat that the gas Gb1 takes from the top plate 242 increases, so that the temperature of the top plate 242 can be lowered. Further, by increasing the flow rate of the gas Gb2, the amount of heat taken by the gas Gb2 from the top plate 242 increases, so that the temperature of the top plate 242 can be lowered.

次に、図4(a)および4(b)のタイミングチャートを参照して、サセプタカバー241または天板242から発生した酸素が中間層140に混入する(取り込まれる)量を低減させることで、中間層140の酸素濃度を低減させる方法について説明する。なお、この方法により、サセプタカバー241または天板242以外の他の要因から発生した酸素についても、中間層140に混入する量を低減させることができる。 Next, referring to the timing charts of FIGS. 4 (a) and 4 (b), the amount of oxygen generated from the susceptor cover 241 or the top plate 242 mixed (incorporated) into the intermediate layer 140 is reduced. A method of reducing the oxygen concentration of the intermediate layer 140 will be described. By this method, the amount of oxygen generated from factors other than the susceptor cover 241 or the top plate 242 can be reduced in the intermediate layer 140.

図4(a)の上から1番目のタイミングチャートは、Si基板110の温度を示す。中間層140の成長工程では、反応抑制層130および応力発生層150の成長工程と比べて、Si基板110の温度を上げる。これにより、酸素(O)が中間層140に取り込まれにくくすることができるため、中間層140に混入する酸素の量を低減させることができる。 The first timing chart from the top of FIG. 4A shows the temperature of the Si substrate 110. In the growth step of the intermediate layer 140, the temperature of the Si substrate 110 is raised as compared with the growth step of the reaction suppression layer 130 and the stress generating layer 150. As a result, oxygen (O) can be made difficult to be taken into the intermediate layer 140, so that the amount of oxygen mixed in the intermediate layer 140 can be reduced.

図4(a)の上から2番目のタイミングチャートは、中間層140の成長工程でSi基板110の温度を上げるための具体的な態様として、内周側ヒータ262の温度を上げる態様を示す。内周側ヒータ262は、Si基板110の加熱用に設けられているため、内周側ヒータ262の温度を上げることで、Si基板110の温度を上げることができる。 The second timing chart from the top of FIG. 4A shows a mode in which the temperature of the inner peripheral side heater 262 is raised as a specific mode for raising the temperature of the Si substrate 110 in the growth step of the intermediate layer 140. Since the inner peripheral side heater 262 is provided for heating the Si substrate 110, the temperature of the Si substrate 110 can be raised by raising the temperature of the inner peripheral side heater 262.

なお、図3(a)を参照して説明した方法では、中間層140の成長工程でサセプタカバー241の温度を下げることに伴い、Si基板110の温度まで過度に下がってしまう可能性がある。このため、内周側ヒータ262の温度を上げることで、Si基板110の温度低下を抑制してもよい。 In the method described with reference to FIG. 3A, the temperature of the susceptor cover 241 may be lowered in the growth step of the intermediate layer 140, and the temperature may be excessively lowered to the temperature of the Si substrate 110. Therefore, the temperature drop of the Si substrate 110 may be suppressed by raising the temperature of the inner peripheral side heater 262.

図4(b)のタイミングチャートは、Si基板110上に成長させる反応抑制層130等の成長レートを示す。中間層140の成長工程では、反応抑制層130および応力発生層150の成長工程と比べて、成長レートを高くする。これにより、中間層140中の酸素の割合が相対的に低下することとなるため、中間層140に混入する酸素の量を低減させることができる。成長レートは、例えば、窒素(N)原料ガスの供給量が一定の場合にV/III比により調整することができる。 The timing chart of FIG. 4B shows the growth rate of the reaction suppression layer 130 and the like grown on the Si substrate 110. In the growth step of the intermediate layer 140, the growth rate is increased as compared with the growth step of the reaction suppression layer 130 and the stress generating layer 150. As a result, the proportion of oxygen in the intermediate layer 140 is relatively reduced, so that the amount of oxygen mixed in the intermediate layer 140 can be reduced. The growth rate can be adjusted by the V / III ratio, for example, when the supply amount of the nitrogen (N) raw material gas is constant.

なお、図3(a)の上から4番目のタイミングチャートに示した、中間層140の成長工程でキャリアガスGb1の流量を増やす方法は、サセプタカバー241から発生した酸素の気相濃度を低下させ、また高流速で酸素の取り込みを抑制する効果も有する。したがって、この方法によっても、中間層140に混入する酸素の量を低減させることができる。図3(b)の上から3番目のタイミングチャートに示した、中間層140の成長工程でガスGb2の流量を増やす方法についても、同様である。 The method of increasing the flow rate of the carrier gas Gb1 in the growth step of the intermediate layer 140 shown in the fourth timing chart from the top of FIG. 3A reduces the gas phase concentration of oxygen generated from the susceptor cover 241. It also has the effect of suppressing the uptake of oxygen at high flow rates. Therefore, this method can also reduce the amount of oxygen mixed in the intermediate layer 140. The same applies to the method of increasing the flow rate of the gas Gb2 in the growth step of the intermediate layer 140 shown in the third timing chart from the top of FIG. 3B.

以上、図3(a)〜4(b)に例示した方法は、どれか1つを単独で実施してもよいし、複数のものを組み合わせて実施してもよい。各種の成長条件は、反応抑制層130、中間層140および応力発生層150の積層中の中間層140における酸素濃度が、上述のような所定の条件となるように、例えば予備実験等に基づいて、適宜調整されてよい。 As described above, any one of the methods illustrated in FIGS. 3A to 4B may be carried out alone, or a plurality of methods may be carried out in combination. Various growth conditions are based on, for example, preliminary experiments so that the oxygen concentration in the intermediate layer 140 during the lamination of the reaction suppressing layer 130, the intermediate layer 140, and the stress generating layer 150 becomes the predetermined conditions as described above. , May be adjusted as appropriate.

なお、中間層140における酸素濃度が応力発生層150における酸素濃度よりも低いという特徴を得るためには、少なくとも、中間層140の成長工程において、応力発生層150の成長工程と比べて、サセプタカバー241または天板242から発生する酸素の量を低減させるように、あるいは、サセプタカバー241または天板242から発生した酸素が混入する量を低減させるように、成長条件を制御することが好ましい。 In order to obtain the feature that the oxygen concentration in the intermediate layer 140 is lower than the oxygen concentration in the stress generating layer 150, at least in the growing step of the intermediate layer 140, the susceptor cover is compared with the growing step of the stress generating layer 150. It is preferable to control the growth conditions so as to reduce the amount of oxygen generated from the 241 or the top plate 242, or to reduce the amount of oxygen mixed from the susceptor cover 241 or the top plate 242.

以上説明したように、本実施形態によれば、耐圧が向上したエピ基板100が得られる。これにより、本実施形態のエピ基板100を用いて作製される半導体デバイスの耐圧を向上させることができ、III族窒化物半導体で構成され省エネルギー効果等に優れた半導体デバイスの高品質化を図ることができる。 As described above, according to the present embodiment, the epi-board 100 with improved withstand voltage can be obtained. As a result, the withstand voltage of the semiconductor device manufactured by using the epi substrate 100 of the present embodiment can be improved, and the quality of the semiconductor device composed of the group III nitride semiconductor and excellent in energy saving effect and the like can be improved. Can be done.

<本発明の好ましい態様>
以下、本発明の好ましい態様について付記する。
<Preferable Aspect of the Present Invention>
Hereinafter, preferred embodiments of the present invention will be added.

(付記1)
シリコン基板上に窒化物半導体層が積層された窒化物半導体基板であって、
前記窒化物半導体層は、前記シリコン基板側から順に、
AlGa1−xN(0.9≦x≦1)で構成された第1層と、
前記第1層のAl組成xよりも小さいAl組成を有するAlGaNを含む第2層と、
組成の異なる複数の窒化物半導体結晶層が積層されて形成される第3層と、を備え、
前記第2層における酸素濃度が、前記第3層における酸素濃度よりも低い、窒化物半導体基板。
(Appendix 1)
A nitride semiconductor substrate in which a nitride semiconductor layer is laminated on a silicon substrate.
The nitride semiconductor layer is formed in order from the silicon substrate side.
The first layer composed of Al x Ga 1-x N (0.9 ≦ x ≦ 1) and
The second layer containing AlGaN having an Al composition smaller than the Al composition x of the first layer, and
A third layer formed by laminating a plurality of nitride semiconductor crystal layers having different compositions is provided.
A nitride semiconductor substrate in which the oxygen concentration in the second layer is lower than the oxygen concentration in the third layer.

(付記2)
前記第2層における酸素濃度が、前記第1層における酸素濃度よりも低い、付記1に記載の窒化物半導体基板。
(Appendix 2)
The nitride semiconductor substrate according to Appendix 1, wherein the oxygen concentration in the second layer is lower than the oxygen concentration in the first layer.

(付記3)
前記第2層における酸素濃度よりも前記第3層における酸素濃度が高く、前記第3層における酸素濃度よりも前記第1層における酸素濃度が高い、付記1または2に記載の窒化物半導体基板。
(Appendix 3)
The nitride semiconductor substrate according to Appendix 1 or 2, wherein the oxygen concentration in the third layer is higher than the oxygen concentration in the second layer, and the oxygen concentration in the first layer is higher than the oxygen concentration in the third layer.

(付記4)
前記第2層における酸素濃度に対し、前記第3層における酸素濃度は、1倍超(より好ましくは1.5倍超)であって10倍以下である、付記1〜3のいずれか1つに記載の窒化物半導体基板。
(Appendix 4)
Any one of Appendix 1 to 3, wherein the oxygen concentration in the third layer is more than 1 time (more preferably more than 1.5 times) and 10 times or less with respect to the oxygen concentration in the second layer. The nitride semiconductor substrate according to.

(付記5)
前記第2層における酸素濃度に対し、前記第1層における酸素濃度は、5倍超であって100倍以下である、付記1〜4のいずれか1つに記載の窒化物半導体基板。
(Appendix 5)
The nitride semiconductor substrate according to any one of Supplementary note 1 to 4, wherein the oxygen concentration in the first layer is more than 5 times and 100 times or less with respect to the oxygen concentration in the second layer.

(付記6)
前記第2層における酸素濃度が、1×1018cm−3以下である、付記1〜5のいずれか1つに記載の窒化物半導体基板。
(Appendix 6)
The nitride semiconductor substrate according to any one of Supplementary note 1 to 5, wherein the oxygen concentration in the second layer is 1 × 10 18 cm -3 or less.

(付記7)
前記第3層における酸素濃度が、5×1018cm−3以下である、付記1〜6のいずれか1つに記載の窒化物半導体基板。
(Appendix 7)
The nitride semiconductor substrate according to any one of Supplementary note 1 to 6, wherein the oxygen concentration in the third layer is 5 × 10 18 cm -3 or less.

(付記8)
前記第1層における酸素濃度が、5×1019cm−3以下である、付記1〜7のいずれか1つに記載の窒化物半導体基板。
(Appendix 8)
The nitride semiconductor substrate according to any one of Supplementary note 1 to 7, wherein the oxygen concentration in the first layer is 5 × 10 19 cm -3 or less.

(付記9)
前記第1層は、酸素濃度が前記シリコン基板側から前記第2層側に向かって減少するように構成されている、付記1〜8のいずれか1つに記載の窒化物半導体基板。
(Appendix 9)
The nitride semiconductor substrate according to any one of Supplementary note 1 to 8, wherein the first layer is configured such that the oxygen concentration decreases from the silicon substrate side toward the second layer side.

(付記10)
前記第3層は、組成の異なる第1および第2の窒化物半導体結晶層を交互に積層させて形成され、
前記第1の窒化物半導体結晶層は、AlGa1−qN(0.9≦q≦1)から形成され、
前記第2の窒化物半導体結晶層は、AlGa1−pN(0≦p≦0.3)から形成される、付記1〜9のいずれか1つに記載の窒化物半導体基板。
(Appendix 10)
The third layer is formed by alternately laminating first and second nitride semiconductor crystal layers having different compositions.
The first nitride semiconductor crystal layer is formed of Al q Ga 1-q N (0.9 ≦ q ≦ 1).
The nitride semiconductor substrate according to any one of Supplementary note 1 to 9, wherein the second nitride semiconductor crystal layer is formed of Al p Ga 1-p N (0 ≦ p ≦ 0.3).

(付記11)
石英からなるサセプタカバーがサセプタ上に載置され、サセプタと対向して石英からなる天板が配置され、前記サセプタカバーに設けられた開口部にシリコン基板が載置された状態を準備する工程と、
前記シリコン基板を加熱しつつ、前記サセプタカバーと前記天板との間に形成される空間に原料ガスを供給することにより、前記シリコン基板上に窒化物半導体層を形成する工程と、を有し、
前記窒化物半導体層を形成する工程では、
前記シリコン基板側から順に、AlGa1−xN(0.9≦x≦1)で構成された第1層、前記第1層のAl組成xよりも小さいAl組成を有するAlGaNを含む第2層、および、組成の異なる複数の窒化物半導体結晶層が積層されて形成される第3層を形成し、
前記第2層の形成において、前記第3層の形成と比べて、前記サセプタカバーまたは前記天板から発生する酸素の量を低減させるように、あるいは、前記サセプタカバーまたは前記天板から発生した酸素が混入する量を低減させるように、成長条件を制御する、窒化物半導体基板の製造方法。
(Appendix 11)
A step of preparing a state in which a quartz susceptor cover is placed on the susceptor, a top plate made of quartz is placed facing the susceptor, and a silicon substrate is placed in an opening provided in the susceptor cover. ,
It has a step of forming a nitride semiconductor layer on the silicon substrate by supplying a raw material gas to a space formed between the susceptor cover and the top plate while heating the silicon substrate. ,
In the step of forming the nitride semiconductor layer,
From the silicon substrate side, a first layer composed of Al x Ga 1-x N (0.9 ≦ x ≦ 1), and a first layer containing AlGaN having an Al composition smaller than the Al composition x of the first layer. A third layer formed by laminating two layers and a plurality of nitride semiconductor crystal layers having different compositions is formed.
In the formation of the second layer, the amount of oxygen generated from the susceptor cover or the top plate is reduced as compared with the formation of the third layer, or the oxygen generated from the susceptor cover or the top plate is formed. A method for manufacturing a nitride semiconductor substrate, in which growth conditions are controlled so as to reduce the amount of oxygen mixed.

100…窒化物半導体基板、110…シリコン基板、120…窒化物半導体層、130…反応抑制層、140…中間層、150…応力発生層、151…第1の窒化物半導体結晶層、152…第2の窒化物半導体結晶層、160…デバイス形成層、161…活性層、162…ショットキ層 100 ... Nitride semiconductor substrate, 110 ... Silicon substrate, 120 ... Nitride semiconductor layer, 130 ... Reaction suppression layer, 140 ... Intermediate layer, 150 ... Stress generation layer, 151 ... First nitride semiconductor crystal layer, 152 ... 2 nitride semiconductor crystal layer, 160 ... device forming layer, 161 ... active layer, 162 ... Schottky layer

Claims (9)

シリコン基板上に窒化物半導体層が積層された窒化物半導体基板であって、
前記窒化物半導体層は、前記シリコン基板側から順に、
AlGa1−xN(0.9≦x≦1)で構成された第1層と、
前記第1層のAl組成xよりも小さいAl組成を有するAlGaNを含む第2層と、
組成の異なる複数の窒化物半導体結晶層が積層されて形成される第3層と、を備え、
前記第2層における酸素濃度が、前記第3層における酸素濃度よりも低い、窒化物半導体基板。
A nitride semiconductor substrate in which a nitride semiconductor layer is laminated on a silicon substrate.
The nitride semiconductor layer is formed in order from the silicon substrate side.
The first layer composed of Al x Ga 1-x N (0.9 ≦ x ≦ 1) and
The second layer containing AlGaN having an Al composition smaller than the Al composition x of the first layer, and
A third layer formed by laminating a plurality of nitride semiconductor crystal layers having different compositions is provided.
A nitride semiconductor substrate in which the oxygen concentration in the second layer is lower than the oxygen concentration in the third layer.
前記第2層における酸素濃度が、前記第1層における酸素濃度よりも低い、請求項1に記載の窒化物半導体基板。 The nitride semiconductor substrate according to claim 1, wherein the oxygen concentration in the second layer is lower than the oxygen concentration in the first layer. 前記第2層における酸素濃度よりも前記第3層における酸素濃度が高く、前記第3層における酸素濃度よりも前記第1層における酸素濃度が高い、請求項1または2に記載の窒化物半導体基板。 The nitride semiconductor substrate according to claim 1 or 2, wherein the oxygen concentration in the third layer is higher than the oxygen concentration in the second layer, and the oxygen concentration in the first layer is higher than the oxygen concentration in the third layer. .. 前記第2層における酸素濃度に対し、前記第3層における酸素濃度は、1倍超であって10倍以下である、請求項1〜3のいずれか1項に記載の窒化物半導体基板。 The nitride semiconductor substrate according to any one of claims 1 to 3, wherein the oxygen concentration in the third layer is more than 1 times and 10 times or less with respect to the oxygen concentration in the second layer. 前記第2層における酸素濃度に対し、前記第1層における酸素濃度は、5倍超であって100倍以下である、請求項1〜4のいずれか1項に記載の窒化物半導体基板。 The nitride semiconductor substrate according to any one of claims 1 to 4, wherein the oxygen concentration in the first layer is more than 5 times and 100 times or less with respect to the oxygen concentration in the second layer. 前記第2層における酸素濃度が、1×1018cm−3以下である、請求項1〜5のいずれか1項に記載の窒化物半導体基板。 The nitride semiconductor substrate according to any one of claims 1 to 5, wherein the oxygen concentration in the second layer is 1 × 10 18 cm -3 or less. 前記第3層における酸素濃度が、5×1018cm−3以下である、請求項1〜6のいずれか1項に記載の窒化物半導体基板。 The nitride semiconductor substrate according to any one of claims 1 to 6, wherein the oxygen concentration in the third layer is 5 × 10 18 cm -3 or less. 前記第1層における酸素濃度が、5×1019cm−3以下である、請求項1〜7のいずれか1項に記載の窒化物半導体基板。 The nitride semiconductor substrate according to any one of claims 1 to 7, wherein the oxygen concentration in the first layer is 5 × 10 19 cm -3 or less. 前記第1層は、酸素濃度が前記シリコン基板側から前記第2層側に向かって減少するように構成されている、請求項1〜8のいずれか1項に記載の窒化物半導体基板。 The nitride semiconductor substrate according to any one of claims 1 to 8, wherein the first layer is configured such that the oxygen concentration decreases from the silicon substrate side toward the second layer side.
JP2019146693A 2019-08-08 2019-08-08 Nitride semiconductor substrate Pending JP2021027296A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019146693A JP2021027296A (en) 2019-08-08 2019-08-08 Nitride semiconductor substrate
PCT/JP2020/026400 WO2021024670A1 (en) 2019-08-08 2020-07-06 Nitride semiconductor substrate
TW109125690A TW202107539A (en) 2019-08-08 2020-07-30 Nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019146693A JP2021027296A (en) 2019-08-08 2019-08-08 Nitride semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2021027296A true JP2021027296A (en) 2021-02-22

Family

ID=74502905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019146693A Pending JP2021027296A (en) 2019-08-08 2019-08-08 Nitride semiconductor substrate

Country Status (3)

Country Link
JP (1) JP2021027296A (en)
TW (1) TW202107539A (en)
WO (1) WO2021024670A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066834A (en) * 2004-08-30 2006-03-09 Sumitomo Electric Ind Ltd Gallium nitride system compound semiconductor transistor and its manufacturing method
JP2014043388A (en) * 2012-07-31 2014-03-13 Mitsubishi Chemicals Corp Manufacturing method of crystal of group-xiii element nitride
JP5667136B2 (en) * 2012-09-25 2015-02-12 古河電気工業株式会社 Nitride-based compound semiconductor device and manufacturing method thereof
JP6658253B2 (en) * 2016-04-21 2020-03-04 富士通株式会社 Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TW202107539A (en) 2021-02-16
WO2021024670A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
KR102171509B1 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
KR101669259B1 (en) Method for production of laminate
US20130020581A1 (en) Epitaxial wafer including nitride-based semiconductor layers
US9117743B2 (en) Nitride semiconductor substrate
JPH0415200B2 (en)
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
JP5788296B2 (en) Nitride semiconductor substrate and manufacturing method thereof
CN103849853A (en) Method for relieving stress between silicon substrate and gallium nitride film during MOCVD (Metal Organic Chemical Vapor Deposition) process
JP2008110907A (en) Method for producing silicon carbide single crystal ingot, and silicon carbide single crystal ingot
JP5041397B2 (en) Manufacturing method of semiconductor substrate for electronic device
JP6149931B2 (en) Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
JP6784861B1 (en) Nitride semiconductor substrate
US9806205B2 (en) N-type aluminum nitride monocrystalline substrate
JP2005210084A (en) Epitaxial substrate, semiconductor laminate structure, dislocation reduction method, and substrate for epitaxial formation
JP2007290924A5 (en)
JP7429522B2 (en) Group III nitride multilayer substrate and semiconductor device
JP2022077723A (en) SiC epitaxial wafer
WO2021024670A1 (en) Nitride semiconductor substrate
WO2014038634A1 (en) Epitaxial wafer and method for producing same
WO2007123262A1 (en) Method for manufacturing group iii nitride semiconductor light emitting element
JP2010258375A (en) Method of manufacturing group iii nitride semiconductor
WO2024004314A1 (en) Composite substrate, and substrate for epitaxially growing group 13 element nitride
US9786498B2 (en) Method for the production of a nitride compound semiconductor layer
WO2021025044A1 (en) Epitaxial substrate
JP2021150445A (en) Nitride semiconductor substrate