JP2021009267A - Array substrate and liquid crystal display device - Google Patents
Array substrate and liquid crystal display device Download PDFInfo
- Publication number
- JP2021009267A JP2021009267A JP2019124218A JP2019124218A JP2021009267A JP 2021009267 A JP2021009267 A JP 2021009267A JP 2019124218 A JP2019124218 A JP 2019124218A JP 2019124218 A JP2019124218 A JP 2019124218A JP 2021009267 A JP2021009267 A JP 2021009267A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- array substrate
- film
- transparent electrode
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
この発明はアレイ基板およびアレイ基板を備える液晶表示装置に関する。 The present invention relates to an array substrate and a liquid crystal display device including the array substrate.
液晶表示装置の表示方式として、液晶表示パネルと垂直方向に電界を発生させるＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式および液晶表示パネルとほぼ平行方向（横方向）に電界を発生させることによって、液晶分子を横方向で駆動する横電界方式が提案されている。横電界方式は、高視野角や高精細、高輝度化に有利であり、今後、特にスマートフォンやタブレットなどを代表とする中小型パネルで主流になっていくと考えられる。 The display method of the liquid crystal display device is a TN (Twisted Nematic) method that generates an electric field in the direction perpendicular to the liquid crystal display panel, and a horizontal direction in which the liquid crystal molecules are generated by generating an electric field in a direction (horizontal direction) substantially parallel to the liquid crystal display panel. A transverse electric field method driven by is proposed. The lateral electric field method is advantageous for high viewing angles, high definition, and high brightness, and is expected to become mainstream in small and medium-sized panels such as smartphones and tablets in the future.
横電界方式としては、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードと、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードとが知られている。ＦＦＳモードの液晶表示装置は、アレイ基板において下部電極と、スリットを有する上部電極と、それら電極の間に設けられた絶縁膜とを備えて構成され、下部電極及び上部電極のいずれか一方が画素電極として用いられ、他方が対向電極として用いられる。画素電極と対向電極との間に電圧が印加されると、液晶層にてほぼ横方向に向かう電界が発生し、液晶層の液晶分子が、当該横方向の電界に応じて駆動される。 As the horizontal electric field method, an IPS (In Plane Switching) mode and an FFS (Fringe Field Switching) mode are known. The FFS mode liquid crystal display device is configured to include a lower electrode, an upper electrode having a slit, and an insulating film provided between the lower electrodes on the array substrate, and one of the lower electrode and the upper electrode is a pixel. It is used as an electrode and the other is used as a counter electrode. When a voltage is applied between the pixel electrode and the counter electrode, an electric field in the substantially lateral direction is generated in the liquid crystal layer, and the liquid crystal molecules in the liquid crystal layer are driven in response to the electric field in the lateral direction.
液晶表示パネルの表示領域では、上部電極及び下部電極に絶縁膜を介して、信号線及び薄膜トランジスタが形成される。外部からの任意の信号（電圧）が、信号線及び薄膜トランジスタを経た後、絶縁膜のコンタクトホールを介して接続された下部電極または上部電極に印加されると、上述した電界が発生する。 In the display region of the liquid crystal display panel, a signal line and a thin film transistor are formed on the upper electrode and the lower electrode via an insulating film. When an arbitrary signal (voltage) from the outside is applied to the lower electrode or the upper electrode connected through the contact hole of the insulating film after passing through the signal line and the thin film transistor, the above-mentioned electric field is generated.
しかしながら、動作時には下部電極と信号線との間に表示品位の低下の原因となる寄生容量が発生する。そこで、下部電極と信号線との間には、寄生容量を小さくするための絶縁膜が形成される。特許文献１の表示装置によれば、寄生容量を小さくすることが可能であり、かつ、薄膜トランジスタの段差を無くすことも可能な、膜厚が比較的厚い絶縁膜を用いることが提案されている。 However, during operation, a parasitic capacitance that causes deterioration of display quality is generated between the lower electrode and the signal line. Therefore, an insulating film for reducing the parasitic capacitance is formed between the lower electrode and the signal line. According to the display device of Patent Document 1, it is proposed to use an insulating film having a relatively thick film thickness, which can reduce the parasitic capacitance and eliminate the step of the thin film transistor.
また、液晶表示パネルでは、上述の表示領域だけでなく、表示領域を囲む額縁領域が設けられる。額縁領域には、複数の端子電極と、表示領域から延設されて複数の端子電極に接続された複数の外部配線とが形成されており、各外部配線は、損傷及び水分などによる腐食から保護する絶縁膜によって覆われている。ここで、液晶表示パネルの製造工程においては、液晶表示パネルの端子電極と、外部素子（例えばプリント基板やＩＣチップなど）とがフレキシブル基板を介して電気的に接続される。具体的には、絶縁膜から露出された端子電極に、ＡＣＦ（異方性導電膜：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ 以下、ＡＣＦ）などを介して外部素子を圧着することにより、端子電極とフレキシブル基板とが、ＡＣＦ内の導電粒子によって導通される。 Further, in the liquid crystal display panel, not only the above-mentioned display area but also a frame area surrounding the display area is provided. A plurality of terminal electrodes and a plurality of external wirings extending from the display area and connected to the plurality of terminal electrodes are formed in the frame area, and each external wiring is protected from corrosion due to damage and moisture. It is covered with an insulating film. Here, in the process of manufacturing a liquid crystal display panel, the terminal electrodes of the liquid crystal display panel and an external element (for example, a printed circuit board, an IC chip, etc.) are electrically connected via a flexible substrate. Specifically, the terminal electrode and the flexible substrate are formed by crimping an external element onto the terminal electrode exposed from the insulating film via an ACF (Anisotropic Conductive Film, hereinafter referred to as ACF) or the like. Conducted by conductive particles in the ACF.
フレキシブル基板と液晶表示パネルとの接続が失敗した場合、フレキシブル基板を剥離した後、有機溶剤などを用い液晶パネルの端子電極を拭きあげＡＣＦの構成成分である樹脂を除去する場合がある。 When the connection between the flexible substrate and the liquid crystal display panel fails, the flexible substrate may be peeled off, and then the terminal electrodes of the liquid crystal panel may be wiped with an organic solvent or the like to remove the resin which is a component of ACF.
しかしながら、アレイ基板上に形成された端子電極を保護する絶縁膜は有機溶剤への耐性が低い場合があり、ＡＣＦを構成する樹脂を除去する際、絶縁膜にダメージを与え、剥離してしまう問題があった。 However, the insulating film that protects the terminal electrodes formed on the array substrate may have low resistance to organic solvents, and when the resin that constitutes ACF is removed, the insulating film is damaged and peeled off. was there.
上記目的を解決するため、特許文献１では絶縁膜の一部（端部）を保護膜でカバレッジしているが、保護膜を形成させたため、フレキシブル基板と液晶表示パネルの接続性の向上を見込めない。 In order to solve the above object, in Patent Document 1, a part (edge) of the insulating film is covered with a protective film, but since the protective film is formed, it is expected that the connectivity between the flexible substrate and the liquid crystal display panel will be improved. Absent.
この発明は、上記のような問題点を解消するためになされたもので、従来の液晶表示パネルの製造方法から大きく変化することなく、端子電極を保護する絶縁膜の有機溶剤による剥離およびフレキシブル基板との接続性の向上を目的とする。 The present invention has been made to solve the above-mentioned problems, and the insulating film that protects the terminal electrodes is peeled off with an organic solvent and a flexible substrate without significantly changing from the conventional method for manufacturing a liquid crystal display panel. The purpose is to improve connectivity with.
本発明のアレイ基板およびアレイ基板を備えた表示装置は、絶縁性基板上の表示領域に画素を形成する第１の走査配線と第２の走査配線と、画素に電圧を印加する外部回路と接続されるフレキシブル基板が実装され、表示領域外に延在された複数の第１および第２の走査配線と、を備え、表示領域外の複数の第１の走査配線上に第１の絶縁膜を形成し、第１の絶縁膜に重なる位置に配置された樹脂膜と、第１の絶縁膜と樹脂膜を覆うように形成された第１の透明電極と、樹脂膜と第１の透明電極とが積層された個所を覆うように形成された第２の絶縁膜と、第２の絶縁膜に重なるように第２の透明電極を備えている。 The array substrate of the present invention and the display device including the array substrate are connected to the first scanning wiring and the second scanning wiring that form pixels in the display region on the insulating substrate, and an external circuit that applies a voltage to the pixels. The flexible substrate is mounted and includes a plurality of first and second scanning wirings extending outside the display area, and a first insulating film is provided on the plurality of first scanning wirings outside the display area. A resin film formed and arranged at a position overlapping the first insulating film, a first transparent electrode formed so as to cover the first insulating film and the resin film, and a resin film and the first transparent electrode. It is provided with a second insulating film formed so as to cover the laminated portion and a second transparent electrode so as to overlap the second insulating film.
本発明によれば、端子電極上に形成された絶縁膜の有機溶剤への耐性およびフレキシブル基板との接続性の向上を図ることが可能となる。 According to the present invention, it is possible to improve the resistance of the insulating film formed on the terminal electrode to an organic solvent and the connectivity with a flexible substrate.
＜実施の形態１＞
本発明の実施の形態について、図面を用いてアレイ基板および表示パネルの構成を説明する。図１は、実施の形態１に係るアレイ基板および表示パネルの平面図である。
<Embodiment 1>
The configurations of the array substrate and the display panel will be described with reference to the embodiments of the present invention. FIG. 1 is a plan view of the array substrate and the display panel according to the first embodiment.
図１に示すように、本発明の表示装置は表示パネル１に液晶表示パネルを用いており、表示パネル１の表示領域には、画像を表示するための画素２が形成されている。画素２は第１の走査配線３、第２の走査配線４がマトリクス状に配置されて形成され、第１の走査配線３および第２の走査配線４の交差部にＴＦＴが配置されている。画素電極等が形成されたアレイ基板５と、アレイ基板５と液晶を介して対向配置され、カラーフィルタやブラックマトリクス等が形成された対向基板１２とが貼り合わされている。表示パネル１の両面には偏光板や位相板が貼り付けられ、バックライト、外部回路や筐体等（図示せず）が取り付けられ、表示装置が完成する。 As shown in FIG. 1, the display device of the present invention uses a liquid crystal display panel for the display panel 1, and pixels 2 for displaying an image are formed in the display area of the display panel 1. The pixel 2 is formed by arranging the first scanning wiring 3 and the second scanning wiring 4 in a matrix, and the TFT is arranged at the intersection of the first scanning wiring 3 and the second scanning wiring 4. The array substrate 5 on which the pixel electrodes and the like are formed and the facing substrate 12 which is arranged so as to face each other via the liquid crystal and the color filter, the black matrix, and the like are formed are bonded to each other. A polarizing plate and a phase plate are attached to both sides of the display panel 1, and a backlight, an external circuit, a housing, etc. (not shown) are attached to complete the display device.
アレイ基板５は、ガラス、プラスチック等の絶縁性基板１１上において、表示領域と、表示領域の外周の額縁領域に分けられる。額縁領域には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装技術により、外部素子５１を構成する走査配線駆動回路および信号配線駆動回路が実装されている。また、アレイ基板５の端部には、走査配線駆動回路および信号配線駆動回路に、制御信号、クロック、画像データ等を供給する外部回路と接続するフレキシブル基板５２の複数の端子（図示せず）が設けられている。なお、点線で囲んだ領域は、フレキシブル基板５２とアレイ基板５の端子電極５３を接続する実装部である。 The array substrate 5 is divided into a display region and a frame region on the outer periphery of the display region on the insulating substrate 11 such as glass or plastic. A scanning wiring drive circuit and a signal wiring drive circuit constituting the external element 51 are mounted in the frame region by COG (Chip On Glass) mounting technology. Further, at the end of the array board 5, a plurality of terminals (not shown) of the flexible board 52 connected to an external circuit that supplies control signals, clocks, image data, etc. to the scanning wiring drive circuit and the signal wiring drive circuit. Is provided. The area surrounded by the dotted line is a mounting portion for connecting the flexible substrate 52 and the terminal electrode 53 of the array substrate 5.
図１では省略しているが、表示領域から走査配線駆動回路または信号配線駆動回路の出力部へ延びる走査配線または信号配線の引き出し配線や、走査配線駆動回路および信号配線駆動回路の入力部と、アレイ基板５の端部に設けられたフレキシブル基板５２の複数の端子部とを接続する入力配線が多数本形成されている。 Although omitted in FIG. 1, the scanning wiring or signal wiring lead-out wiring extending from the display area to the output portion of the scanning wiring drive circuit or signal wiring drive circuit, the input portion of the scanning wiring drive circuit and the signal wiring drive circuit, and A large number of input wirings for connecting a plurality of terminal portions of the flexible substrate 52 provided at the end of the array substrate 5 are formed.
小型の表示パネル１では、配線の総本数が比較的少ないので、走査配線用駆動回路および信号配線用駆動回路を一体化した駆動回路が使用されることが多い。同時に、フレキシブル基板５２も、まとめて１枚にすることが多い。 In the small display panel 1, since the total number of wirings is relatively small, a driving circuit in which a scanning wiring drive circuit and a signal wiring drive circuit are integrated is often used. At the same time, the flexible substrates 52 are often combined into one.
図２は図１のアレイ基板５の端部の実装部の拡大図、図３はＡ−Ｂ線断面図である。図２、図３に示すように、アレイ基板５には、フレキシブル基板５２の配線とアレイ基板５の配線を接続するため、実装部を備えている。 FIG. 2 is an enlarged view of a mounting portion at an end portion of the array substrate 5 of FIG. 1, and FIG. 3 is a sectional view taken along line AB. As shown in FIGS. 2 and 3, the array substrate 5 is provided with a mounting portion for connecting the wiring of the flexible substrate 52 and the wiring of the array substrate 5.
図３に示すように、ガラス、プラスチック等の絶縁性基板１１上に、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる第１の走査配線３が形成される。この上層に第１の絶縁膜６を介して、アクリル樹脂膜（有機膜）１０を形成している。アクリル樹脂膜１０の端部を囲むように第１の透明電極７を形成する。第１の透明電極７を形成後、アクリル樹脂膜１０の端部を囲むように形成された第１の透明電極７、すなわち、アクリル樹脂膜１０と第１の透明電極７とが積層されている個所を覆うように第２の絶縁膜８を形成させる。その後、第２の透明電極９を形成する。 As shown in FIG. 3, on an insulating substrate 11 such as glass or plastic, from metals such as Al, Cr, Mo, Ti, Ta, W, Ni, Cu, Au, Ag, alloys or laminated films thereof. The first scanning wiring 3 is formed. An acrylic resin film (organic film) 10 is formed on the upper layer via the first insulating film 6. The first transparent electrode 7 is formed so as to surround the end portion of the acrylic resin film 10. After forming the first transparent electrode 7, the first transparent electrode 7 formed so as to surround the end of the acrylic resin film 10, that is, the acrylic resin film 10 and the first transparent electrode 7 are laminated. A second insulating film 8 is formed so as to cover the portion. After that, the second transparent electrode 9 is formed.
前述したが、アレイ基板５に形成される複数の外部配線は、損傷及び水分などによる腐食から保護するために第１の絶縁膜６、第２の絶縁膜８によって覆われ、液晶表示パネル（アレイ基板５）の端子電極５３と、フレキシブル基板５２とが電気的に接続される。具体的には、露出された第１の走査配線３に、ＡＣＦ等を介してフレキシブル基板５２を圧着させるが、接続が不安定な場合等に有機溶剤を用い液晶表示パネル（アレイ基板５）の端子電極５３を拭きあげＡＣＦを除去するが、アクリル樹脂膜１０は有機溶剤への耐性が低いため、アクリル樹脂膜１０にダメージを与え、剥離してしまうといった問題がある。そこで、本実施の形態１の構成として、アクリル樹脂膜１０と第１の透明電極７とが積層されている個所を覆うように第２の絶縁膜８を形成させる構造とする。 As described above, the plurality of external wirings formed on the array substrate 5 are covered with the first insulating film 6 and the second insulating film 8 in order to protect them from corrosion due to damage and moisture, and the liquid crystal display panel (array). The terminal electrode 53 of the substrate 5) and the flexible substrate 52 are electrically connected. Specifically, the flexible substrate 52 is crimped to the exposed first scanning wiring 3 via ACF or the like, but when the connection is unstable or the like, an organic solvent is used for the liquid crystal display panel (array substrate 5). The terminal electrode 53 is wiped off to remove the ACF, but since the acrylic resin film 10 has low resistance to organic solvents, there is a problem that the acrylic resin film 10 is damaged and peeled off. Therefore, as the configuration of the first embodiment, the structure is such that the second insulating film 8 is formed so as to cover the portion where the acrylic resin film 10 and the first transparent electrode 7 are laminated.
上記説明したとおり、アクリル樹脂膜１０および第１の透明電極７の２層となっている箇所を第２の絶縁膜８で覆うことにより、アクリル樹脂膜１０と第２の絶縁膜８との密着性を向上させ、有機溶剤への耐性を上げることが可能となる。 As described above, by covering the two layers of the acrylic resin film 10 and the first transparent electrode 7 with the second insulating film 8, the acrylic resin film 10 and the second insulating film 8 are brought into close contact with each other. It is possible to improve the properties and increase the resistance to organic solvents.
また、第２の絶縁膜８上に第２の透明電極９を配置することにより、フレキシブル基板５２との接続面積を増加させることができ、フレキシブル基板５２とアレイ基板５との電気的接続を上げることが可能となる。 Further, by arranging the second transparent electrode 9 on the second insulating film 8, the connection area with the flexible substrate 52 can be increased, and the electrical connection between the flexible substrate 52 and the array substrate 5 can be increased. It becomes possible.
＜実施の形態２＞
図４は実施の形態２における端子電極５３の断面図である。図４に示すように、実施の形態２では、実施の形態１における断面図と比較し、アクリル樹脂膜１０からアレイ基板５の端部方向へ向かうに従って第２の絶縁膜８を伸ばして形成させており、第１の絶縁膜６、第１の透明電極７およびアクリル樹脂膜１０の界面を覆うように配置している。これにより第１の絶縁膜６、第１の透明電極７およびアクリル樹脂膜１０界面の有機溶剤への耐性を上げることができる。
<Embodiment 2>
FIG. 4 is a cross-sectional view of the terminal electrode 53 according to the second embodiment. As shown in FIG. 4, in the second embodiment, as compared with the cross-sectional view of the first embodiment, the second insulating film 8 is stretched and formed from the acrylic resin film 10 toward the end of the array substrate 5. It is arranged so as to cover the interface between the first insulating film 6, the first transparent electrode 7, and the acrylic resin film 10. As a result, the resistance of the interface between the first insulating film 6, the first transparent electrode 7, and the acrylic resin film 10 to the organic solvent can be increased.
＜実施の形態３＞
図５は第３の実施の形態における端子電極５３の断面図である。図５に示すように、実施の形態３では、アクリル樹脂膜１０は他の膜より厚く形成するため、アクリル樹脂膜１０より上層のレイヤはエッチング時に残渣が残る場合および写真製膜中に段切れを起こしてしまう場合がある。実施の形態３では第１の絶縁膜６上に第２の走査配線４を形成し、アクリル樹脂膜１０と段差を形成するように互いにずらして形成することで、段差によりエッチング時の残渣を分散させ、段切れを防止することができる。なお、図６の断面図に示すように、第１の絶縁膜６上に半導体層１３を積層し、その後、第２の走査配線４を形成させる。このような構成により、段差の高さをさらに高くすることができ、エッチング時の残渣を分散させることができる。
<Embodiment 3>
FIG. 5 is a cross-sectional view of the terminal electrode 53 according to the third embodiment. As shown in FIG. 5, in the third embodiment, since the acrylic resin film 10 is formed thicker than the other films, the layer above the acrylic resin film 10 is stepped when a residue remains during etching and during photographic film formation. May cause. In the third embodiment, the second scanning wiring 4 is formed on the first insulating film 6 and is formed so as to form a step with the acrylic resin film 10, so that the residue at the time of etching is dispersed by the step. It is possible to prevent step breakage. As shown in the cross-sectional view of FIG. 6, the semiconductor layer 13 is laminated on the first insulating film 6, and then the second scanning wiring 4 is formed. With such a configuration, the height of the step can be further increased, and the residue at the time of etching can be dispersed.
＜実施の形態４＞
図７は実施の形態４における端子電極５３の断面図である。図７の断面図に示すように実施の形態４では、実施の形態３のように段差を形成している構成に加え、アクリル樹脂膜１０からアレイ基板５の端部方向へ向かうに従って第２の絶縁膜８を伸ばして形成させており、第１の絶縁膜６、第２の走査配線４、第１の透明電極７およびアクリル樹脂膜１０の界面を覆うように配置している。これにより第１の絶縁膜６、第１の透明電極７およびアクリル樹脂膜１０界面の有機溶剤への耐性を上げることができる。なお、図８の断面図に示すように、第１の絶縁膜６と第２の走査配線４との間に半導体層１３を設けることで、段差の高さをさらに高くすることができ、エッチング時の残渣を分散させることができる。
<Embodiment 4>
FIG. 7 is a cross-sectional view of the terminal electrode 53 according to the fourth embodiment. As shown in the cross-sectional view of FIG. 7, in the fourth embodiment, in addition to the configuration in which the step is formed as in the third embodiment, the second embodiment is directed from the acrylic resin film 10 toward the end of the array substrate 5. The insulating film 8 is stretched and formed, and is arranged so as to cover the interface between the first insulating film 6, the second scanning wiring 4, the first transparent electrode 7, and the acrylic resin film 10. As a result, the resistance of the interface between the first insulating film 6, the first transparent electrode 7, and the acrylic resin film 10 to the organic solvent can be increased. As shown in the cross-sectional view of FIG. 8, by providing the semiconductor layer 13 between the first insulating film 6 and the second scanning wiring 4, the height of the step can be further increased, and etching can be performed. The residue of time can be dispersed.
図９、図１０を用いて、本発明の表示パネル１の製造方法について説明する。図９、図１０は、本発明の表示パネル１を構成するアレイ基板５の製膜フローである。なお、実施の形態４の図８に示すアレイ基板５の製造方法を説明する。 A method for manufacturing the display panel 1 of the present invention will be described with reference to FIGS. 9 and 10. 9 and 10 are film forming flows of the array substrate 5 constituting the display panel 1 of the present invention. The manufacturing method of the array substrate 5 shown in FIG. 8 of the fourth embodiment will be described.
図９（ａ）に示すように、ガラス、プラスチック等の絶縁性基板１１上に、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる第１の走査配線３が形成される。次に、この上層の全面に酸化膜、窒化膜等からなる第１の絶縁膜６が形成される。さらに、第１の走査配線３、第１の絶縁膜６上の一部に、写真製版により、半導体膜と、これに不純物が注入されたオーミックコンタクト膜で構成される半導体層１３(半導体膜/オーミット層)が積層して形成される。 As shown in FIG. 9A, metals such as Al, Cr, Mo, Ti, Ta, W, Ni, Cu, Au, and Ag, alloys thereof, or alloys thereof are placed on the insulating substrate 11 such as glass and plastic. The first scanning wiring 3 made of a laminated film is formed. Next, a first insulating film 6 made of an oxide film, a nitride film, or the like is formed on the entire surface of the upper layer. Further, a semiconductor layer 13 (semiconductor film /) composed of a semiconductor film by photoengraving and an ohmic contact film in which impurities are injected into a part of the first scanning wiring 3 and the first insulating film 6 by photoengraving. Omit layer) is laminated and formed.
その後、図９（ｂ）に示すように、信号配線と同一層からなる第２の走査配線４(画素２を形成するソース電極とドレイン電極)が、半導体層１３と重なるように形成される。第２の走査配線４(ソース電極とドレイン電極)から露出する半導体層１３は除去される。なお、ソース電極とドレイン電極との間の半導体層１３は除去されることで、ＴＦＴのチャネル部となる。チャネル部の下層の第１の走査配線３は、ゲート電極としても作用し、スイッチング素子であるＴＦＴ（図示せず）が構成される。 After that, as shown in FIG. 9B, the second scanning wiring 4 (source electrode and drain electrode forming the pixel 2) made of the same layer as the signal wiring is formed so as to overlap the semiconductor layer 13. The semiconductor layer 13 exposed from the second scanning wiring 4 (source electrode and drain electrode) is removed. The semiconductor layer 13 between the source electrode and the drain electrode is removed to form a TFT channel portion. The first scanning wiring 3 in the lower layer of the channel portion also acts as a gate electrode, and a TFT (not shown) which is a switching element is formed.
その後、図９（ｃ）に示すように、アクリル樹脂膜１０を塗布する。 Then, as shown in FIG. 9C, the acrylic resin film 10 is applied.
その後、図１０（ａ）に示すように、アクリル樹脂膜１０、第１の絶縁膜６を写真製版により除去する。後述するが、実施の形態３、４は第２の走査配線４がマスクとなり、信号配線下の第１の絶縁膜６を残すように構成させる。その後、第１の透明電極７を成膜し、写真製版を行う。 Then, as shown in FIG. 10A, the acrylic resin film 10 and the first insulating film 6 are removed by photoengraving. As will be described later, in the third and fourth embodiments, the second scanning wiring 4 serves as a mask, and the first insulating film 6 under the signal wiring is left. After that, the first transparent electrode 7 is formed into a film, and photoengraving is performed.
次に、図１０（ｂ）に示すように、第２の絶縁膜８を成膜し、写真製版を行う。第２の絶縁膜８はアクリル樹脂膜１０の写真製版後、アクリル樹脂膜１０と第１の透明電極７とが２層となっている箇所（図のＲ部）を覆うように形成されている。 Next, as shown in FIG. 10B, a second insulating film 8 is formed and photoengraving is performed. The second insulating film 8 is formed so as to cover a portion (R portion in the figure) in which the acrylic resin film 10 and the first transparent electrode 7 are in two layers after photoengraving of the acrylic resin film 10. ..
次に、図１０（ｃ）に示すように、第２の絶縁膜８上に第２の透明電極９を成膜して、写真製版を行う。第２の透明電極９は、アクリル樹脂膜１０上に積層されて形成される。 Next, as shown in FIG. 10C, a second transparent electrode 9 is formed on the second insulating film 8 to perform photoengraving. The second transparent electrode 9 is formed by being laminated on the acrylic resin film 10.
上記説明したとおり、本発明の製造方法は、第２の絶縁膜８を形成する際、第２の透明電極９を形成する工程と同時に形成することで工程やマスクを追加する必要がないため、コスト増加を抑えられる。 As described above, when the second insulating film 8 is formed, the manufacturing method of the present invention is formed at the same time as the step of forming the second transparent electrode 9, so that it is not necessary to add a step or a mask. The cost increase can be suppressed.
なお、本発明は、その発明の範囲内において、各実施の形態を適宜、変形、省略することが可能である。 In the present invention, each embodiment can be appropriately modified or omitted within the scope of the invention.
１ 表示パネル、２ 画素、３ 第１の走査配線、４ 第２の走査配線、
５ アレイ基板、６ 第１の絶縁膜、７ 第１の透明電極、８ 第２の絶縁膜、
９ 第２の透明電極、１０ アクリル樹脂膜、１１ 絶縁性基板、
１２ 対向基板、１３ 半導体層、５１ 外部端子、５２ フレキシブル基板、
５３ 端子電極。
1 Display panel, 2 pixels, 3 1st scanning wiring, 4 2nd scanning wiring,
5 Array substrate, 6 1st insulating film, 7 1st transparent electrode, 8 2nd insulating film,
9 Second transparent electrode, 10 Acrylic resin film, 11 Insulating substrate,
12 Opposed substrate, 13 Semiconductor layer, 51 External terminal, 52 Flexible substrate,
53 terminal electrode.
Claims (4)
前記画素に電圧を印加する外部回路と接続されるフレキシブル基板が実装され、表示領域外に延在された複数の前記第１および第２の走査配線と、
を備えたアレイ基板において、
前記表示領域外の複数の第１の走査配線上に第１の絶縁膜を形成し、
前記第１の絶縁膜に重なる位置に配置された樹脂膜と、
前記第１の絶縁膜と前記樹脂膜を覆うように形成された第１の透明電極と、
前記樹脂膜と前記第１の透明電極とが積層された個所を覆うように形成された第２の絶縁膜と、前記第２の絶縁膜に重なるように第２の透明電極を備えた、アレイ基板。 The first scanning wiring and the second scanning wiring that form pixels in the display area on the insulating substrate,
A plurality of the first and second scanning wirings on which a flexible substrate connected to an external circuit that applies a voltage to the pixels is mounted and extends outside the display area, and
In an array board equipped with
A first insulating film is formed on the plurality of first scanning wirings outside the display area.
A resin film arranged at a position overlapping the first insulating film and
The first insulating film, the first transparent electrode formed so as to cover the resin film, and the like.
An array provided with a second insulating film formed so as to cover a portion where the resin film and the first transparent electrode are laminated, and a second transparent electrode so as to overlap the second insulating film. substrate.
前記第２の走査配線は、前記樹脂膜と互いにずれた位置に形成され、段差を形成した、請求項１に記載のアレイ基板。 The array substrate includes the second scanning wiring on the first insulating film.
The array substrate according to claim 1, wherein the second scanning wiring is formed at a position deviated from the resin film to form a step.
前記アレイ基板と対向する基板を備え、
前記アレイ基板と前記基板との間に液晶を備えた液晶表示装置。 The array substrate according to any one of claims 1 to 3,
A substrate facing the array substrate is provided.
A liquid crystal display device provided with a liquid crystal between the array substrate and the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019124218A JP2021009267A (en) | 2019-07-03 | 2019-07-03 | Array substrate and liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019124218A JP2021009267A (en) | 2019-07-03 | 2019-07-03 | Array substrate and liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021009267A true JP2021009267A (en) | 2021-01-28 |
Family
ID=74199148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019124218A Pending JP2021009267A (en) | 2019-07-03 | 2019-07-03 | Array substrate and liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021009267A (en) |
-
2019
- 2019-07-03 JP JP2019124218A patent/JP2021009267A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9995981B2 (en) | Liquid crystal display device | |
| US8743330B2 (en) | Liquid crystal display device | |
| US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101771562B1 (en) | Liquid crystal display and method for manufacturing the same | |
| JP5974415B2 (en) | Liquid crystal display | |
| US8488092B2 (en) | Array substrate and liquid crystal display device using the same | |
| US8547505B2 (en) | Liquid crystal display | |
| KR100470208B1 (en) | Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof | |
| US7876122B2 (en) | Display device | |
| US9798206B2 (en) | Liquid crystal display apparatus | |
| JP2011154281A (en) | Liquid crystal display device | |
| JP2011186130A (en) | Liquid crystal display device | |
| US8772781B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| KR20000048089A (en) | Liquid crystal display | |
| JP5638403B2 (en) | Display device | |
| US20130234331A1 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| US20090033857A1 (en) | Liquid crystal display device | |
| JP2018138961A (en) | Liquid crystal display panel and liquid crystal display | |
| US20120319144A1 (en) | Display panel and display device | |
| JP4011557B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
| JP4116067B2 (en) | Liquid crystal display | |
| JP5939755B2 (en) | Liquid crystal display | |
| JP2021009267A (en) | Array substrate and liquid crystal display device | |
| JP7506504B2 (en) | Display device | |
| JP2004118089A (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210318 |