JP2021002758A - Demodulator - Google Patents
Demodulator Download PDFInfo
- Publication number
- JP2021002758A JP2021002758A JP2019115646A JP2019115646A JP2021002758A JP 2021002758 A JP2021002758 A JP 2021002758A JP 2019115646 A JP2019115646 A JP 2019115646A JP 2019115646 A JP2019115646 A JP 2019115646A JP 2021002758 A JP2021002758 A JP 2021002758A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- unit
- signal
- amplitude
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、位相変調信号を復調する復調装置に関する。 The present invention relates to a demodulator that demodulates a phase modulated signal.
従来、位相変調信号を復調する方法として、遅延検波方式が知られている。例えば特許文献1には、図14に示すように、π/4シフトQPSK変調信号を復調する復調装置20が開示されている。この復調装置20では、直交復調処理部21により変調波をI信号及びQ信号のベースバンド信号に変換し、帯域制限部22によりIQ信号を帯域制限し、AD変換部23によりデジタルデータに変換する。そして、位相信号算出部24によりIQ信号の位相を算出し、復調部25により遅延検波を行ってデータを判定し、データ列として出力する。
Conventionally, a delay detection method is known as a method of demodulating a phase-modulated signal. For example,
しかしながら、従来の復調装置は、入力が過大な場合に、AD変換器の飽和による位相誤差が生じ、復調エラーが生じるおそれがあった。この課題について、図15を参照して説明する。図15Aは、AD変換器に入力された信号が出力レンジ以下である場合のIQ信号点の一例を示す図である。この場合には、四角に囲まれた範囲をAD変換器の出力レンジとすると、IQ信号の信号点Aが四角の内側に位置する。点Aの座標を(x,y)とすると、IQ信号の位相θは、θ=tan-1(y/x)で計算される。 However, in the conventional demodulation device, when the input is excessive, a phase error may occur due to saturation of the AD converter, and a demodulation error may occur. This problem will be described with reference to FIG. FIG. 15A is a diagram showing an example of IQ signal points when the signal input to the AD converter is below the output range. In this case, assuming that the range surrounded by the square is the output range of the AD converter, the signal point A of the IQ signal is located inside the square. Assuming that the coordinates of the point A are (x, y), the phase θ of the IQ signal is calculated by θ = tan -1 (y / x).
図15Bは、AD変換器に入力された信号が出力レンジを超える場合のIQ信号点の一例を示す図である。この場合には、四角に囲まれた範囲をAD変換器の出力レンジとすると、AD変換器に入力されたIQ信号の信号点Aは四角の外側に位置する。しかし、AD変換器が飽和するため、AD変換器から出力されるIQ信号の信号点は点Bにクリップされる。点Bの座標を(x’,y)とすると、IQ信号の位相φは、φ=tan-1(y/x’)で計算されるため、本来求めたい位相θに対して位相誤差が生じてしまう。 FIG. 15B is a diagram showing an example of IQ signal points when the signal input to the AD converter exceeds the output range. In this case, assuming that the range surrounded by the square is the output range of the AD converter, the signal point A of the IQ signal input to the AD converter is located outside the square. However, since the AD converter is saturated, the signal point of the IQ signal output from the AD converter is clipped to the point B. Assuming that the coordinates of the point B are (x', y), the phase φ of the IQ signal is calculated by φ = tan -1 (y / x'), so that a phase error occurs with respect to the originally desired phase θ. It ends up.
かかる事情に鑑みてなされた本発明の目的は、過大な信号(AD変換器の出力レンジを超える信号)が入力された場合に、位相誤差による復調エラーを低減することが可能な復調装置を提供することにある。 An object of the present invention made in view of such circumstances is to provide a demodulation device capable of reducing a demodulation error due to a phase error when an excessive signal (a signal exceeding the output range of an AD converter) is input. To do.
上記課題を解決するため、本発明に係る復調装置は、位相変調された変調波を直交復調及びAD変換してIQ信号を生成するIQ信号生成部と、前記IQ信号の位相及び振幅を算出する位相・振幅信号算出部と、前記振幅を閾値と比較する振幅検出部と、前記振幅が前記閾値以下である場合には前記位相を出力し、前記振幅が前記閾値を超える場合には、前記位相を補正して補正後の位相を出力する補正部と、前記補正部が出力する位相に基づいて前記IQ信号を復調する復調部と、を備える。 In order to solve the above problems, the demodulation apparatus according to the present invention calculates an IQ signal generator that generates an IQ signal by orthogonal demodulating and AD converting a phase-modulated modulated wave, and the phase and amplitude of the IQ signal. A phase / amplitude signal calculation unit, an amplitude detection unit that compares the amplitude with a threshold, and an output of the phase when the amplitude is equal to or less than the threshold, and the phase when the amplitude exceeds the threshold. A correction unit that corrects and outputs the corrected phase, and a demodulation unit that demodulates the IQ signal based on the phase output by the correction unit are provided.
さらに、本発明に係る復調装置において、前記補正部は、前記IQ信号の位相に基づいて、IQ平面上における前記IQ信号の信号点の位置を判定する位相判定部と、前記振幅が前記閾値を超える場合には、前記位相判定部の判定結果に応じて、前記位相に対して固定の位相補正量を加算又は減算した位相を前記補正後の位相として出力する位相出力選択部と、を備える。 Further, in the demodulator according to the present invention, the correction unit is a phase determination unit that determines the position of a signal point of the IQ signal on the IQ plane based on the phase of the IQ signal, and the amplitude determines the threshold value. If it exceeds, a phase output selection unit is provided which outputs a phase obtained by adding or subtracting a fixed phase correction amount to the phase as the corrected phase according to the determination result of the phase determination unit.
さらに、本発明に係る復調装置において、前記補正部は、前記IQ信号がIQ平面のどの領域に位置するかを判定する位相判定部と、前記位相判定部の判定結果に応じて、前記IQ信号の振幅を補正する振幅補正部と、前記振幅補正部による振幅補正後のIQ信号の位相を算出する位相信号算出部と、前記振幅が前記閾値を超える場合には、前記位相信号算出部により算出された位相を前記補正後の位相として出力する位相出力選択部と、を備える。 Further, in the demodulator according to the present invention, the correction unit includes a phase determination unit that determines in which region of the IQ plane the IQ signal is located, and the IQ signal according to the determination result of the phase determination unit. The amplitude correction unit that corrects the amplitude of the above, the phase signal calculation unit that calculates the phase of the IQ signal after the amplitude correction by the amplitude correction unit, and the phase signal calculation unit if the amplitude exceeds the threshold value. It includes a phase output selection unit that outputs the corrected phase as the corrected phase.
さらに、本発明に係る復調装置において、前記補正部は、位相と位相補正量とを対応付けた位相補正テーブルを参照して、前記IQ信号の位相を補正する位相補正部と、前記振幅が前記閾値を超える場合には、前記位相補正部により補正された位相を前記補正後の位相として出力する位相出力選択部と、を備える。 Further, in the demodulator according to the present invention, the correction unit refers to a phase correction table in which the phase and the phase correction amount are associated with each other, and the phase correction unit that corrects the phase of the IQ signal and the amplitude are the same. When it exceeds the threshold value, it includes a phase output selection unit that outputs the phase corrected by the phase correction unit as the corrected phase.
さらに、本発明に係る復調装置において、前記補正部は、前記IQ信号の位相を、位相補正関数を用いて補正する関数演算部と、前記振幅が前記閾値を超える場合には、前記関数演算部により補正された位相を前記補正後の位相として出力する位相出力選択部と、を備える。 Further, in the demodulation device according to the present invention, the correction unit includes a function calculation unit that corrects the phase of the IQ signal by using a phase correction function, and the function calculation unit when the amplitude exceeds the threshold value. A phase output selection unit that outputs the phase corrected by the above as the corrected phase is provided.
さらに、本発明に係る復調装置において、前記位相出力選択部は、前記振幅が前記閾値を超える場合には、前記振幅と前記閾値との差分を加味して補正した位相を前記補正後の位相として出力する。 Further, in the demodulation device according to the present invention, when the amplitude exceeds the threshold value, the phase output selection unit uses the corrected phase in consideration of the difference between the amplitude and the threshold value as the corrected phase. Output.
本発明によれば、過大な信号が入力された場合に、位相誤差による復調エラーを低減することが可能となる。 According to the present invention, it is possible to reduce a demodulation error due to a phase error when an excessive signal is input.
本発明の実施形態について、図面を参照して詳細に説明する。以下に示す実施形態では、π/4シフトQPSK変調信号を復調する復調装置について説明するが、QPSKの復調に限定されるものではない。例えば、FSKの復調に関してもデータ判定方法が異なるのみであり、同様に本発明を適用可能である。 Embodiments of the present invention will be described in detail with reference to the drawings. In the embodiment shown below, a demodulation device that demodulates the π / 4 shift QPSK modulation signal will be described, but the demodulation is not limited to the demodulation of QPSK. For example, the data determination method is different only for the demodulation of FSK, and the present invention can be applied in the same manner.
図1は、本発明の実施形態に係る復調装置1の構成例を示すブロック図である。復調装置1は、位相変調された変調波を入力し、該変調波を復調してデータ列を生成する。図1に示す復調装置1は、IQ信号生成部10と、位相・振幅信号算出部11と、振幅検出部12と、補正部13と、復調部25とを備える。
FIG. 1 is a block diagram showing a configuration example of the
IQ信号生成部10は、位相変調された変調波を直交復調及びAD変換してIQ信号を生成し、位相・振幅信号算出部11に出力する。IQ信号生成部10は、直交復調処理部21と、帯域制限部22と、AD変換部23とを備える。
The IQ signal generation unit 10 generates an IQ signal by performing orthogonal demodulation and AD conversion of the phase-modulated modulated wave, and outputs the IQ signal to the phase / amplitude signal calculation unit 11. The IQ signal generation unit 10 includes an orthogonal
直交復調処理部21は、位相変調された変調波をI信号及びQ信号のベースバンド信号に変換し、I信号及びQ信号をそれぞれ帯域制限部22に出力する。
The orthogonal
帯域制限部22は、IQ信号のベースバンド信号を帯域制限し、AD変換部23に出力する。より詳細には、帯域制限部22は、ローパスフィルタ221と、ローパスフィルタ222とを備える。ローパスフィルタ221は、I信号のベースバンド信号を帯域制限し、ローパスフィルタ222は、Q信号のベースバンド信号を帯域制限する。
The
AD変換部23は、帯域制限部22から入力されたアナログのIQ信号(ベースバンド信号)をデジタルのIQ信号に変換し、位相・振幅信号算出部11に出力する。より詳細には、AD変換部23は、AD変換器231と、AD変換器232とを備える。AD変換器231は、ローパスフィルタ221から入力されたI信号をアナログ信号からデジタル信号に変換し、AD変換器232は、ローパスフィルタ222から入力されたQ信号をアナログ信号からデジタル信号に変換する。
The
位相・振幅信号算出部11は、IQ信号生成部10により生成されたIQ信号の位相及び振幅を算出し、算出した位相を補正部13−1に出力し、算出した振幅を振幅検出部12に出力する。
The phase / amplitude signal calculation unit 11 calculates the phase and amplitude of the IQ signal generated by the IQ signal generation unit 10, outputs the calculated phase to the correction unit 13-1, and outputs the calculated amplitude to the
振幅検出部12は、位相・振幅信号算出部11により算出された振幅を、あらかじめ定められた閾値と比較し、振幅が閾値を超えるか否かを示す補正イネーブル信号を補正部13に出力する。全ての実施形態において、補正イネーブル信号は、振幅が閾値を超える場合に“1”を示し、振幅が閾値以下である場合に“0”を示すものとする。
The
補正部13は、振幅検出部12から入力された補正イネーブル信号が“0”である場合(すなわち、位相・振幅信号算出部11により算出された振幅が閾値以下である場合)には、位相・振幅信号算出部11により算出された位相をそのまま復調部25に出力する。また、補正部13は、振幅検出部12から入力された補正イネーブル信号が“1”である場合(すなわち、位相・振幅信号算出部11により算出された振幅が閾値を超える場合)には、位相・振幅信号算出部11により算出された位相を補正して補正後の位相を復調部25に出力する。補正部13の詳細については後述する。
When the correction enable signal input from the
復調部25は、補正部13が出力する位相に基づいてIQ信号を復調する。図1に示す復調部25は、遅延検波部251と、データ判定部252と、パラレルシリアル変換部253とを備える。
The
遅延検波部251は、補正部13からIQ信号の位相を取得し、1シンボル先行するIQ信号との位相差を算出する。そして、遅延検波部251は、位相差に基づいてデータを復号し、データ判定部252に出力する。実施形態では復調装置1に入力される信号をπ/4シフトQPSK変調信号とするので、遅延検波部251はIQ信号ごとに2ビットのデータ(X,Y)を出力する。
The
データ判定部252は、同期クロック信号に基づいて、遅延検波部251から入力されたデータ(X,Y)を確定し、パラレルシリアル変換部253に出力する。
The
パラレルシリアル変換部253は、データ判定部252から入力されたパラレルデータ(X,Y)をシリアルデータに変換し、データ列を復調装置1の外部に出力する。
The parallel
(第1の実施形態)
次に、各実施形態について説明する。振幅検出部12及び補正部13以外の構成は各実施形態で共通するため、以下では振幅検出部12及び補正部13について詳細に説明する。本実施形態では、振幅検出部12及び補正部13を他の実施形態と区別するために、振幅検出部12−1及び補正部13−1と表記する。
(First Embodiment)
Next, each embodiment will be described. Since the configurations other than the
図2は、第1の実施形態における振幅検出部12−1及び補正部13−1の構成例を示すブロック図である。 FIG. 2 is a block diagram showing a configuration example of the amplitude detection unit 12-1 and the correction unit 13-1 according to the first embodiment.
図2に示す振幅検出部12−1は、比較器121を備える。比較器121は、位相・振幅信号算出部11により算出された振幅と、あらかじめ定められた閾値とを比較し、振幅が閾値を超えるか否かを示す補正イネーブル信号を補正部13−1に出力する。
The amplitude detection unit 12-1 shown in FIG. 2 includes a
図2に示す補正部13−1は、位相判定部131と、位相補正部132と、位相出力選択部133とを備える。
The correction unit 13-1 shown in FIG. 2 includes a
位相判定部131は、位相・振幅信号算出部11により算出された位相に基づいて、IQ平面上におけるIQ信号の信号点(IQ信号点)の位置を判定し、判定結果を示す判定信号を位相出力選択部133に出力する。
The
位相補正部132は、位相・振幅信号算出部11により算出された位相に対して、所定の位相補正量を加算及び減算し、補正後の位相を位相出力選択部133に出力する。本実施形態では、位相補正量をあらかじめ決められた固定値とする。
The
位相出力選択部133は、位相・振幅信号算出部11から補正前のIQ信号の位相θを取得し、位相補正部132から補正後のIQ信号の位相θ’を取得する。そして、位相出力選択部133は、比較器121から入力された補正イネーブル信号が“0”である場合には、位相・振幅信号算出部11により算出された位相θを選択して復調部25に出力し、補正イネーブル信号が“1”である場合には、位相判定部131の判定結果に応じて、位相補正部132により補正された位相θ’を選択して復調部25に出力する。すなわち、位相出力選択部133は、IQ信号生成部10により生成されたIQ信号の振幅が閾値以下である場合には、位相・振幅信号算出部11により算出された位相θを出力し、IQ信号生成部10により生成されたIQ信号の振幅が閾値を超える場合には、位相判定部131の判定結果に応じて、位相θに対して所定の位相補正量を加算又は減算した位相θ’を出力する。
The phase
図3は、第1の実施形態に係る復調装置1の補正方法を説明するための図である。四角に囲まれた範囲はAD変換部23の出力レンジを示しており、該出力レンジの内側の円は振幅検出部12−1の閾値を示しており、該出力レンジの外側の円に囲まれた範囲はAD変換部23に入力されるベースバンド信号のレンジを示している。図3に示すように、AD変換部23に入力されたIQ信号の信号点がIQ平面上で点Aに位置する場合、I信号がAD変換部23の出力レンジ外となるため、AD変換部23から出力されるIQ信号の信号点は点Bにクリップされる。
FIG. 3 is a diagram for explaining a correction method of the
位相出力選択部133は、比較器121から入力された補正イネーブル信号が“1”のときに、位相判定部131によりIQ信号点がIQ平面上で
図3に示す例では、位相出力選択部133は、位相θから位相補正量Δθを減算した位相θ’を復調部25に出力する。この補正により、本来計算したい点Aの位相と点Bの位相との誤差を小さくすることができる。
In the example shown in FIG. 3, the phase
上述したように、本実施形態に係る補正部13−1は、IQ信号がIQ平面のどの領域に位置するかを判定する位相判定部131と、IQ信号の振幅が閾値を超える場合には、判定結果に応じて、IQ信号の位相に対して固定の位相補正量を加算又は減算した位相を出力する位相出力選択部133とを備える。このため、本実施形態によれば、IQ信号の位相に対して固定値の加算又は減算のみを行うという単純な構成により、過大な信号が入力された場合における復調エラーを低減することができる。
As described above, the correction unit 13-1 according to the present embodiment includes the
(第2の実施形態)
次に、本発明の第2の実施形態に係る復調装置1について説明する。本実施形態では、振幅検出部12及び補正部13を他の実施形態と区別するために、振幅検出部12−2及び補正部13−2と表記する。本実施形態では、図1に示すAD変換部23は、IQ信号を位相・振幅信号算出部11に出力するとともに、補正部13−2にも出力するものとする。
(Second Embodiment)
Next, the
図4は、第2の実施形態における振幅検出部12−2及び補正部13−2の構成例を示すブロック図である。 FIG. 4 is a block diagram showing a configuration example of the amplitude detection unit 12-2 and the correction unit 13-2 in the second embodiment.
図4に示す補正部13−2は、位相判定部131と、振幅補正部134と、位相信号算出部135と、位相出力選択部133とを備える。位相判定部131及び振幅検出部12−2は、第1の実施形態と同一であるため、説明を省略する。
The correction unit 13-2 shown in FIG. 4 includes a
振幅補正部134は、位相判定部131の判定結果に応じて、AD変換部23により変換されたIQ信号の振幅を補正し、補正後のIQ信号の振幅を位相信号算出部135に出力する。より詳細には、振幅補正部134は、I信号振幅補正部1341と、Q信号振幅補正部1342とを備える。
The
I信号振幅補正部1341は、位相判定部131の判定結果に応じて、入力されたI信号に対して振幅を補正する。Q信号振幅補正部1342は、位相判定部131の判定結果に応じて、入力されたQ信号に対して振幅を補正する。
The I signal
位相信号算出部135は、振幅補正部134による振幅補正後のIQ信号の位相θ’を算出し、位相出力選択部133に出力する。
The phase
位相出力選択部133は、位相・振幅信号算出部11から補正前のIQ信号の位相θを取得し、位相信号算出部135から補正後のIQ信号の位相θ’を取得する。そして、位相出力選択部133は、比較器121から入力された補正イネーブル信号が“0”である場合には、位相θを選択して復調部25に出力し、補正イネーブル信号が“1”である場合には、位相θ’を選択して復調部25に出力する。すなわち、位相出力選択部133は、IQ信号生成部10により生成されたIQ信号の振幅が閾値以下である場合には、位相・振幅信号算出部11により算出された位相θを出力し、IQ信号生成部10により生成されたIQ信号の振幅が閾値を超える場合には、位相信号算出部135により算出された位相θ’を出力する。
The phase
図5は、第2の実施形態に係る復調装置1の補正方法を説明するための図である。四角に囲まれた範囲はAD変換部23の出力レンジを示しており、該出力レンジの内側の円は振幅検出部12−2の閾値を示しており、該出力レンジの外側の円に囲まれた範囲はAD変換部23に入力されるベースバンド信号のレンジを示している。
FIG. 5 is a diagram for explaining a correction method of the
I信号振幅補正部1341は、位相判定部131によりIQ信号点がIQ平面上で
Q信号振幅補正部1342は、位相判定部131によりIQ信号が点IQ平面上で
また、Q信号振幅補正部1342は、位相判定部131によりIQ信号がIQ平面上で
Further, in the Q signal
図5に示す例では、AD変換部23から出力されたIQ信号の信号点Aが振幅検出部12−2の閾値よりも外側に位置する。そのため、I信号振幅補正部1341はI信号が+側に飽和しているとしてI座標に一定値ΔIを加算する。その結果、信号点は点Bに補正される。次に、位相信号算出部135は、信号点Bの位相θ’を算出する。位相出力選択部133は、位相θ’を選択し、復調部25に出力する。
In the example shown in FIG. 5, the signal point A of the IQ signal output from the
上述したように、本実施形態に係る補正部13−2は、IQ信号がIQ平面のどの領域に位置するかを判定する位相判定部131と、位相判定部131の判定結果に応じてIQ信号の振幅を補正する振幅補正部134と、振幅補正部134による振幅補正後のIQ信号の位相を算出する位相信号算出部135と、振幅が閾値を超える場合には、位相信号算出部135により算出された位相を出力する位相出力選択部133とを備える。このため、本実施形態によれば、飽和している領域の振幅を補正することにより、過大な信号が入力された場合における復調エラーを低減することができる。
As described above, the correction unit 13-2 according to the present embodiment has the
(第3の実施形態)
次に、本発明の第3の実施形態に係る復調装置1について説明する。本実施形態では、振幅検出部12及び補正部13を他の実施形態と区別するために、振幅検出部12−3及び補正部13−3と表記する。
(Third Embodiment)
Next, the
図6は、第3の実施形態における振幅検出部12−3及び補正部13−3の構成例を示すブロック図である。振幅検出部12−3は、第1の実施形態と同一であるため、説明を省略する。 FIG. 6 is a block diagram showing a configuration example of the amplitude detection unit 12-3 and the correction unit 13-3 in the third embodiment. Since the amplitude detection unit 12-3 is the same as that of the first embodiment, the description thereof will be omitted.
図6に示す補正部13−3は、位相補正部136と、位相出力選択部133とを備える。位相補正部136は、位相補正テーブル1361を有する。
The correction unit 13-3 shown in FIG. 6 includes a
位相補正テーブル1361は、位相と位相補正量とを対応付けたテーブルであり、位相・振幅信号算出部11から入力された位相に応じて位相補正量を決定するためのテーブルである。図7は、位相補正テーブル1361の一例を示す図である。位相補正部136は、位相補正テーブル1361を参照し、位相・振幅信号算出部11により算出された位相θに対応する位相補正量Δθを決定する。そして、位相補正部136は、位相θに対して、決定した位相補正量Δθを加算し、補正後の位相θ’を位相出力選択部133に出力する。
The phase correction table 1361 is a table in which the phase and the phase correction amount are associated with each other, and is a table for determining the phase correction amount according to the phase input from the phase / amplitude signal calculation unit 11. FIG. 7 is a diagram showing an example of the phase correction table 1361. The
位相出力選択部133は、位相・振幅信号算出部11から補正前のIQ信号の位相θを取得し、位相補正部136から補正後のIQ信号の位相θ’を取得する。そして、位相出力選択部133は、比較器121から入力された補正イネーブル信号が“0”である場合には、位相・振幅信号算出部11により算出された位相θを選択して復調部25に出力し、補正イネーブル信号が“1”である場合には、位相補正部136により補正された位相θ’を選択して復調部25に出力する。すなわち、位相出力選択部133は、IQ信号生成部10により生成されたIQ信号の振幅が閾値以下である場合には、位相・振幅信号算出部11により算出された位相θを出力し、IQ信号生成部10により生成されたIQ信号の振幅が閾値を超える場合には、位相補正テーブル1361を参照して補正された位相θ’を出力する。
The phase
図8は、第3の実施形態に係る復調装置1の補正方法を説明するための図である。四角に囲まれた範囲はAD変換部23の出力レンジを示しており、該出力レンジの内側の円は振幅検出部12−3の閾値を示している。
FIG. 8 is a diagram for explaining a correction method of the
図8に示す例では、AD変換部23から出力されたIQ信号の信号点Aが振幅検出部12−3の閾値よりも外側に位置する。そのため、位相補正部136は位相補正テーブル1361を参照し、信号点Aの位相θに対応する位相補正量Δθを取得する。そして、位相補正部136は、位相θに位相補正量Δθを加算した位相θ’を算出する。位相出力選択部133は、位相θ’を選択し、復調部25に出力する。
In the example shown in FIG. 8, the signal point A of the IQ signal output from the
上述したように、本実施形態に係る補正部13−3は、位相と位相補正量とを対応付けた位相補正テーブル1361を参照して、IQ信号の位相を補正する位相補正部136と、振幅が閾値を超える場合には、位相補正部136により補正された位相を出力する位相出力選択部133と、を備える。このため、本実施形態によれば、入力された位相に対して位相補正量を位相補正テーブル1361により可変にできるため、過大な信号が入力された場合における復調エラーを、第1の実施形態及び第2の実施形態よりも更に低減することができる。
As described above, the correction unit 13-3 according to the present embodiment refers to the phase correction table 1361 in which the phase and the phase correction amount are associated with each other, and the
(第4の実施形態)
次に、本発明の第4の実施形態に係る復調装置1について説明する。本実施形態では、振幅検出部12及び補正部13を他の実施形態と区別するために、振幅検出部12−4及び補正部13−4と表記する。
(Fourth Embodiment)
Next, the
図9は、第4の実施形態における振幅検出部12−4及び補正部13−4の構成例を示すブロック図である。振幅検出部12−4は、第1の実施形態と同一であるため、説明を省略する。 FIG. 9 is a block diagram showing a configuration example of the amplitude detection unit 12-4 and the correction unit 13-4 according to the fourth embodiment. Since the amplitude detection unit 12-4 is the same as that of the first embodiment, the description thereof will be omitted.
図9に示す補正部13−4は、関数演算部137と、位相出力選択部133とを備える。
The correction unit 13-4 shown in FIG. 9 includes a
関数演算部137は、位相・振幅信号算出部11から入力された位相θに対して、位相補正関数を用いて関数演算を行い、位相を補正する。そして、関数演算部137は、補正した位相θ’を位相出力選択部133に出力する。位相補正関数は、位相θを引数として所定の演算を行い、位相θ’を算出する関数である。
The
位相出力選択部133は、位相・振幅信号算出部11から補正前のIQ信号の位相θを取得し、関数演算部137から補正後のIQ信号の位相θ’を取得する。そして、位相出力選択部133は、比較器121から入力された補正イネーブル信号が“0”である場合には、位相・振幅信号算出部11により算出された位相θを選択して復調部25に出力し、補正イネーブル信号が“1”である場合には、関数演算部137により補正された位相θ’を選択して復調部25に出力する。すなわち、位相出力選択部133は、IQ信号生成部10により生成されたIQ信号の振幅が閾値以下である場合には、位相・振幅信号算出部11により算出された位相θを出力し、IQ信号生成部10により生成されたIQ信号の振幅が閾値を超える場合には、関数演算部137により補正された位相θ’を出力する。
The phase
図10は、第4の実施形態に係る復調装置1の補正方法を説明するためのIQ平面図である。四角に囲まれた範囲はAD変換部23の出力レンジを示しており、該出力レンジの内側の円は振幅検出部12−4の閾値を示しており、該出力レンジの外側の円に囲まれた範囲はAD変換部23に入力されるベースバンド信号のレンジを示している。図10に示すように、AD変換部23に入力されたIQ信号の信号点がIQ平面上で点Aに位置する場合、I信号がAD変換部23の出力レンジ外となるため、AD変換部23から出力されるIQ信号の信号点は点Bにクリップされる。
FIG. 10 is an IQ plan view for explaining a correction method of the
図10に示す例では、AD変換部23から出力されたIQ信号の信号点Bが振幅検出部12−3の閾値よりも外側に位置する。そのため、位相出力選択部133は、関数演算部137により補正された位相θ’を選択し、復調部25に出力する。一例として、AD変換部23の最大出力を1、ベースバンド信号の最大出力を1.5とし、位相補正関数F(θ)を次式(1)とする。
In the example shown in FIG. 10, the signal point B of the IQ signal output from the
例えば、点Aの位相が30度の場合、クリップされた点Bで位相計算を行うと位相θは36.8度となり、6.8度の位相誤差が生じている。ここで、式(1)の位相補正関数F(θ)による計算を行うと、位相θ’はF(30)=28.1度となり、位相誤差は1.9度と小さくなる。 For example, when the phase of the point A is 30 degrees, when the phase calculation is performed at the clipped point B, the phase θ becomes 36.8 degrees, and a phase error of 6.8 degrees occurs. Here, when the calculation is performed by the phase correction function F (θ) of the equation (1), the phase θ'is F (30) = 28.1 degrees, and the phase error is as small as 1.9 degrees.
上述したように、本実施形態に係る補正部13−4は、IQ信号の位相を、位相補正関数F(θ)を用いて補正する関数演算部137と、振幅が閾値を超える場合には、関数演算部137により補正された位相を出力する位相出力選択部133と、を備える。このため、本実施形態によれば、入力された位相に対して位相補正量を位相補正関数F(θ)により可変とすることができるため、過大な信号が入力された場合における復調エラーを、第1の実施形態及び第2の実施形態よりも更に低減することができる。また、第3の実施形態と比較して、本実施形態ではテーブルを備える必要がないため、構成を簡略化することができる。
As described above, the correction unit 13-4 according to the present embodiment is a
(第5の実施形態)
次に、本発明の第5の実施形態に係る復調装置1について説明する。本実施形態では、振幅検出部12及び補正部13を他の実施形態と区別するために、振幅検出部12−5及び補正部13−5と表記する。
(Fifth Embodiment)
Next, the
図11は、第5の実施形態における振幅検出部12−5及び補正部13−5の構成例を示すブロック図である。 FIG. 11 is a block diagram showing a configuration example of the amplitude detection unit 12-5 and the correction unit 13-5 according to the fifth embodiment.
振幅検出部12−5が備える比較器121は、位相・振幅信号算出部11により算出された振幅をあらかじめ定められた閾値と比較し、振幅と閾値との差分を示す差分情報を補正部13−5に出力する。差分情報は、振幅と閾値との差分値そのものであってもよいし、振幅と閾値との差分の目安を示す情報であってもよい。
The
また、比較器121は、位相・振幅信号算出部11により算出された振幅が閾値を超えるか否かを示す補正イネーブル信号を補正部13−5に出力する。
Further, the
図11は、第1の実施形態の補正部13−1に振幅検出部12−5を適用した例を示している。なお、第2の実施形態の補正部13−2、第3の実施形態の補正部13−3、第4の実施形態の補正部13−4についても同様に振幅検出部12−5を適用することが可能である。 FIG. 11 shows an example in which the amplitude detection unit 12-5 is applied to the correction unit 13-1 of the first embodiment. The amplitude detection unit 12-5 is similarly applied to the correction unit 13-2 of the second embodiment, the correction unit 13-3 of the third embodiment, and the correction unit 13-4 of the fourth embodiment. It is possible.
図11に示す補正部13−5は、位相判定部131と、位相補正部132と、位相補正量選択部138と、位相出力選択部133とを備える。位相補正量選択部138以外は、第1の実施形態と同一である。
The correction unit 13-5 shown in FIG. 11 includes a
位相補正量選択部138は、あらかじめ複数の位相補正量を記憶する。そして、位相補正量選択部138は、比較器121から入力された差分情報に基づいて位相補正量を選択し、選択した位相補正量を位相補正部132に出力する。
The phase correction
位相補正部132は、位相・振幅信号算出部11により算出された位相に対して、位相補正量選択部138により選択された位相補正量を加算及び減算し、補正後の位相を位相出力選択部133に出力する。
The
位相出力選択部133は、位相・振幅信号算出部11から補正前のIQ信号の位相θを取得し、位相補正部132から補正後のIQ信号の位相θ’を取得する。そして、位相出力選択部133は、比較器121から入力された補正イネーブル信号が“0”である場合には、位相・振幅信号算出部11により算出された位相θを選択して復調部25に出力し、補正イネーブル信号が“1”である場合には、位相判定部131の判定結果に応じて、位相補正部132により補正された位相θ’を選択して復調部25に出力する。
The phase
図12は、図11に示した振幅検出部12−5及び補正部13−5の変形例を示すブロック図である。図12に示すように、振幅検出部12−5は、位相・振幅信号算出部11により算出された振幅をあらかじめ定められた複数の閾値と比較してもよい。この場合には、比較器121は、振幅と最小閾値との振幅がどの閾値の範囲内にあるかを示す情報を差分情報として位相補正量選択部138に出力する。また、比較器121は、振幅が最小閾値を超えるか否かを示す補正イネーブル信号を補正部13−5に出力する。
FIG. 12 is a block diagram showing a modified example of the amplitude detection unit 12-5 and the correction unit 13-5 shown in FIG. As shown in FIG. 12, the amplitude detection unit 12-5 may compare the amplitude calculated by the phase / amplitude signal calculation unit 11 with a plurality of predetermined threshold values. In this case, the
図13は、第5の実施形態の変形例に係る復調装置1の補正方法を説明するための図である。ここでは、比較器121は振幅を第1閾値(最小閾値)及び第2閾値と比較するものとする。四角に囲まれた範囲はAD変換部23の出力レンジを示しており、該出力レンジの内側の実線の円は振幅検出部12−5の第1閾値を示しており、その外側の実線の円は振幅検出部12−5の第2閾値を示しており、一番外側の破線の円に囲まれた範囲はAD変換部23に入力されるベースバンド信号のレンジを示している。図13に示すように、AD変換部23に入力されたIQ信号の信号点がIQ平面上で点Aに位置する場合、I信号がAD変換部23の出力レンジ外となるため、AD変換部23から出力されるIQ信号の信号点は点Bにクリップされる。また、AD変換部23に入力されたIQ信号の信号点がIQ平面上で点Dに位置する場合、Q信号がAD変換部23の出力レンジ外となるため、AD変換部23から出力されるIQ信号の信号点は点Eにクリップされる。
FIG. 13 is a diagram for explaining a correction method of the
位相補正部132は、位相・振幅信号算出部11により算出された振幅が第1閾値を超える場合には、位相θに位相補正量の加算又は減算を行う。位相補正量選択部138は、振幅>第2閾値である場合には位相補正量をΔθとし、第1閾値<振幅≦第2閾値である場合には位相補正量をΔφとする。
When the amplitude calculated by the phase / amplitude signal calculation unit 11 exceeds the first threshold value, the
図13に示すように、AD変換部23から出力されたIQ信号の信号点が点Bである場合には、振幅は第2閾値を超えるため、位相補正量選択部138は位相補正量としてΔθを選択する。位相補正部132は、点Bの位相θからΔθを減算した位相θ’を算出する。位相出力選択部133は、位相θ’を選択し、復調部25に出力する。
As shown in FIG. 13, when the signal point of the IQ signal output from the
また図13に示すように、AD変換部23から出力されたIQ信号の信号点が点Eである場合には、振幅は第1閾値を超え、且つ第2閾値以下であるため、位相補正量選択部138は位相補正量としてΔφを選択する。位相補正部132は、点Eの位相θにΔφを加算した位相φ’を算出する。位相出力選択部133は、位相φ’を選択し、復調部25に出力する。
Further, as shown in FIG. 13, when the signal point of the IQ signal output from the
上述したように、第1から第4の各実施形態について、振幅が閾値(複数の閾値を用いる場合には最小閾値)を超える場合には、位相出力選択部133は振幅と閾値との差分を加味して補正した位相を出力するようにしてもよい。すなわち、第1の実施形態において振幅検出部12−5を適用した場合には、上述したように振幅と閾値との差分に応じて、位相補正量を異なる値とすることができる。同様に、第2の実施形態において振幅検出部12−5を適用した場合には、振幅補正部134は振幅と閾値との差分に応じて、IQ信号の振幅の補正量を異なる値とすることができる。また、第3の実施形態において振幅検出部12−5を適用した場合には、振幅と閾値との差分に応じて、位相補正テーブル1361を異なるテーブルとすることができる。また、第4の実施形態において振幅検出部12−5を適用した場合には、振幅と閾値との差分に応じて、位相補正関数を異なる関数とすることができる。このように、各実施形態において振幅検出部12−5を適用することにより、各実施形態の復調装置1は、更に位相誤差を小さくすることができる。
As described above, in each of the first to fourth embodiments, when the amplitude exceeds the threshold value (the minimum threshold value when a plurality of threshold values are used), the phase
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを1つに組み合わせたり、あるいは1つの構成ブロックを分割したりすることが可能である。 Although the above embodiments have been described as typical examples, it will be apparent to those skilled in the art that many modifications and substitutions can be made within the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited by the above embodiments, and various modifications and modifications can be made without departing from the scope of claims. For example, it is possible to combine a plurality of constituent blocks described in the configuration diagram of the embodiment into one, or to divide one constituent block.
1 復調装置
10 IQ信号生成部
11 位相・振幅信号算出部
12−1,12−2,12−3,12−4,12−5 振幅検出部
13−1,13−2,13−3,13−4,13−5 補正部
21 直交復調処理部
22 帯域制限部
23 AD変換器
25 復調部
131 位相判定部
132,136 位相補正部
133 位相出力選択部
137 関数演算部
138 位相補正量選択部
221,222 ローパスフィルタ
231,232 AD変換器
251 遅延検波部
252 データ判定部
253 パラレルシリアル変換部
1341 I信号振幅補正部
1342 Q信号振幅補正部
1361 位相補正テーブル
1 Demodulator 10 IQ signal generator 11 Phase / amplitude signal calculation unit 12-1, 12-2, 12-3, 12-4, 12-5 Amplitude detection unit 13-1, 13-2, 13-3, 13 -4, 13-5
Claims (6)
前記IQ信号の位相及び振幅を算出する位相・振幅信号算出部と、
前記振幅を閾値と比較する振幅検出部と、
前記振幅が前記閾値以下である場合には前記位相を出力し、前記振幅が前記閾値を超える場合には、前記位相を補正して補正後の位相を出力する補正部と、
前記補正部が出力する位相に基づいて前記IQ信号を復調する復調部と、
を備える、復調装置。 An IQ signal generator that generates an IQ signal by performing orthogonal demodulation and AD conversion of a phase-modulated modulated wave,
A phase / amplitude signal calculation unit that calculates the phase and amplitude of the IQ signal,
An amplitude detection unit that compares the amplitude with the threshold value,
When the amplitude is equal to or less than the threshold value, the phase is output, and when the amplitude exceeds the threshold value, the phase is corrected and the corrected phase is output.
A demodulation unit that demodulates the IQ signal based on the phase output by the correction unit, and
A demodulator equipped with.
前記IQ信号の位相に基づいて、IQ平面上における前記IQ信号の信号点の位置を判定する位相判定部と、
前記振幅が前記閾値を超える場合には、前記位相判定部の判定結果に応じて、前記位相に対して固定の位相補正量を加算又は減算した位相を前記補正後の位相として出力する位相出力選択部と、
を備える、請求項1に記載の復調装置。 The correction unit
A phase determination unit that determines the position of a signal point of the IQ signal on the IQ plane based on the phase of the IQ signal.
When the amplitude exceeds the threshold value, a phase output selection that outputs a phase obtained by adding or subtracting a fixed phase correction amount to the phase as the corrected phase according to the determination result of the phase determination unit. Department and
The demodulation apparatus according to claim 1.
前記IQ信号がIQ平面のどの領域に位置するかを判定する位相判定部と、
前記位相判定部の判定結果に応じて、前記IQ信号の振幅を補正する振幅補正部と、
前記振幅補正部による振幅補正後のIQ信号の位相を算出する位相信号算出部と、
前記振幅が前記閾値を超える場合には、前記位相信号算出部により算出された位相を前記補正後の位相として出力する位相出力選択部と、
を備える、請求項1に記載の復調装置。 The correction unit
A phase determination unit that determines in which region of the IQ plane the IQ signal is located,
An amplitude correction unit that corrects the amplitude of the IQ signal according to the determination result of the phase determination unit, and
A phase signal calculation unit that calculates the phase of the IQ signal after amplitude correction by the amplitude correction unit, and
When the amplitude exceeds the threshold value, a phase output selection unit that outputs the phase calculated by the phase signal calculation unit as the corrected phase, and
The demodulation apparatus according to claim 1.
位相と位相補正量とを対応付けた位相補正テーブルを参照して、前記IQ信号の位相を補正する位相補正部と、
前記振幅が前記閾値を超える場合には、前記位相補正部により補正された位相を前記補正後の位相として出力する位相出力選択部と、
を備える、請求項1に記載の復調装置。 The correction unit
With reference to the phase correction table in which the phase and the phase correction amount are associated with each other, the phase correction unit for correcting the phase of the IQ signal and the phase correction unit
When the amplitude exceeds the threshold value, a phase output selection unit that outputs the phase corrected by the phase correction unit as the corrected phase, and
The demodulation apparatus according to claim 1.
前記IQ信号の位相を、位相補正関数を用いて補正する関数演算部と、
前記振幅が前記閾値を超える場合には、前記関数演算部により補正された位相を前記補正後の位相として出力する位相出力選択部と、
を備える、請求項1に記載の復調装置。 The correction unit
A function calculation unit that corrects the phase of the IQ signal using a phase correction function,
When the amplitude exceeds the threshold value, a phase output selection unit that outputs the phase corrected by the function calculation unit as the corrected phase, and
The demodulation apparatus according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019115646A JP7158344B2 (en) | 2019-06-21 | 2019-06-21 | demodulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019115646A JP7158344B2 (en) | 2019-06-21 | 2019-06-21 | demodulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021002758A true JP2021002758A (en) | 2021-01-07 |
JP7158344B2 JP7158344B2 (en) | 2022-10-21 |
Family
ID=73994293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019115646A Active JP7158344B2 (en) | 2019-06-21 | 2019-06-21 | demodulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7158344B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005027177A (en) * | 2003-07-04 | 2005-01-27 | Mitsubishi Electric Corp | Radio transmitter |
JP2013207603A (en) * | 2012-03-28 | 2013-10-07 | Fujitsu Ltd | Digital optical coherent transmission device |
-
2019
- 2019-06-21 JP JP2019115646A patent/JP7158344B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005027177A (en) * | 2003-07-04 | 2005-01-27 | Mitsubishi Electric Corp | Radio transmitter |
JP2013207603A (en) * | 2012-03-28 | 2013-10-07 | Fujitsu Ltd | Digital optical coherent transmission device |
Also Published As
Publication number | Publication date |
---|---|
JP7158344B2 (en) | 2022-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4495210B2 (en) | Amplitude error compensator and orthogonality error compensator | |
JP4572982B2 (en) | Log likelihood ratio calculation circuit, transmission apparatus, log likelihood ratio calculation method, and program | |
US9553695B2 (en) | Likelihood generation circuit and likelihood generation method | |
JP6183503B1 (en) | Phase compensation device, phase compensation method, and communication device | |
JP5976252B2 (en) | Likelihood generator and method thereof | |
JP5046114B2 (en) | Multilevel QAM demodulator, demodulating method thereof, and radio communication system | |
JP3659800B2 (en) | Phase error detector | |
JP2010220105A (en) | Wireless receiving apparatus and wireless receiving method | |
JP2001211220A (en) | Demodulator provided with automatic orthogonal control function | |
US9467318B2 (en) | Communication system, receiving device, and semiconductor device | |
JP2021002758A (en) | Demodulator | |
JPH11331291A (en) | Automatic gain control method and demodulator provided with automatic gain control | |
JP2001086177A (en) | Demodulation method and demodulator | |
JP6214454B2 (en) | Differential demodulation apparatus and differential demodulation method | |
JP4438204B2 (en) | Digital demodulator | |
KR102040930B1 (en) | Apparatus for receiving modulated beacon signals, Method thereof, and Computer readable storage media having the method | |
US8640014B2 (en) | Soft bit metric generation | |
JP6801514B2 (en) | Feedback amplifier and transmitter using it | |
JP3697675B2 (en) | Center error detection circuit for FSK receiver | |
JP2015216617A (en) | Delay time decision apparatus, delay time setting apparatus, transmission apparatus, delay time determination method, delay time setting method, and program | |
JP4082169B2 (en) | Amplitude phase converter and amplitude phase conversion method | |
KR100903876B1 (en) | Method for dividing received signal modulated phase shift keying using Bit Reflected Gray Code into bits, and device thereof | |
JP5168111B2 (en) | Demodulator having phase uncertainty elimination function and carrier slip compensation method thereof | |
JP2009253849A (en) | Receiving device | |
KR20120068527A (en) | Method and apparatus for providing quadrature error correction in binary phase shift keying |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7158344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |