JP2021002613A - Semiconductor integrated circuit device and oscillator - Google Patents

Semiconductor integrated circuit device and oscillator Download PDF

Info

Publication number
JP2021002613A
JP2021002613A JP2019116363A JP2019116363A JP2021002613A JP 2021002613 A JP2021002613 A JP 2021002613A JP 2019116363 A JP2019116363 A JP 2019116363A JP 2019116363 A JP2019116363 A JP 2019116363A JP 2021002613 A JP2021002613 A JP 2021002613A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor integrated
integrated circuit
circuit device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019116363A
Other languages
Japanese (ja)
Inventor
登 井富
Noboru Itomi
登 井富
智博 宇野
Tomohiro Uno
智博 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019116363A priority Critical patent/JP2021002613A/en
Publication of JP2021002613A publication Critical patent/JP2021002613A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

To provide a semiconductor integrated circuit device that includes a plurality of electrodes having the same function and can appropriately protect a circuit from external noise.SOLUTION: A semiconductor integrated circuit device comprises: a semiconductor substrate that has a first side and a second side that is the opposite side to the first side in plan view; a first electrode that is provided at a position closer to the first side than the second side; a second electrode that is provided at a position closer to the second side than the first side; a circuit block that is electrically connected to the first electrode and the second electrode; wires that electrically connect the first electrode and the second electrode; a first electrostatic protection circuit that is electrically connected to the first electrode; and a second electrostatic protection circuit that is electrically connected to the second electrode.SELECTED DRAWING: Figure 1

Description

本発明は、半導体集積回路装置及び発振器に関する。 The present invention relates to semiconductor integrated circuit devices and oscillators.

特許文献１には、半導体チップ上に同一機能を有するパッドを複数個配置し、選択的にワイヤボンディングを施した半導体装置において、ワイヤボンディングを施したパッド以外のパッドがフローティング状態とならないように、電位フローティング防止手段を設けた半導体装置が記載されている。 In Patent Document 1, in a semiconductor device in which a plurality of pads having the same function are arranged on a semiconductor chip and selectively wire-bonded, pads other than the wires-bonded pads do not float. A semiconductor device provided with potential floating prevention means is described.

特開昭６０−００９１３４号公報Japanese Unexamined Patent Publication No. 60-009134

しかしながら、特許文献１に記載の半導体装置では、同一機能を有する複数のパッドに大きな外来ノイズが印加された場合に、当該パッドに接続される回路ブロックが破壊されるおそれがある。 However, in the semiconductor device described in Patent Document 1, when a large external noise is applied to a plurality of pads having the same function, the circuit block connected to the pads may be destroyed.

本発明に係る半導体集積回路装置の一態様は、
平面視で、第１の辺及び前記第１の辺の対辺である第２の辺を有する半導体基板と、
前記第２の辺よりも前記第１の辺に近い位置に設けられた第１の電極と、
前記第１の辺よりも前記第２の辺に近い位置に設けられた第２の電極と、
前記第１の電極及び前記第２の電極と電気的に接続される回路ブロックと、
前記第１の電極と前記第２の電極とを電気的に接続する配線と、
前記第１の電極と電気的に接続される第１の静電気保護回路と、
前記第２の電極と電気的に接続される第２の静電気保護回路と、を備える。 One aspect of the semiconductor integrated circuit device according to the present invention is
In a plan view, a semiconductor substrate having a first side and a second side that is the opposite side of the first side,
A first electrode provided at a position closer to the first side than the second side, and
A second electrode provided at a position closer to the second side than the first side, and
A circuit block electrically connected to the first electrode and the second electrode,
A wiring that electrically connects the first electrode and the second electrode,
A first electrostatic protection circuit that is electrically connected to the first electrode,
It includes a second electrostatic protection circuit that is electrically connected to the second electrode.

前記半導体集積回路装置の一態様において、
前記回路ブロックは、前記第２の電極よりも前記第１の電極に近い位置に配置されていてもよい。 In one aspect of the semiconductor integrated circuit device,
The circuit block may be arranged at a position closer to the first electrode than the second electrode.

前記半導体集積回路装置の一態様において、
前記第２の静電気保護回路は、前記第１の静電気保護回路よりも電荷を吸収する能力が小さくてもよい。 In one aspect of the semiconductor integrated circuit device,
The second electrostatic protection circuit may have a smaller ability to absorb charges than the first electrostatic protection circuit.

前記半導体集積回路装置の一態様において、
前記第１の電極又は前記第２の電極は、テスト用の信号が入力又は出力される電極であってもよい。 In one aspect of the semiconductor integrated circuit device,
The first electrode or the second electrode may be an electrode to which a test signal is input or output.

前記半導体集積回路装置の一態様において、
前記第１の電極又は前記第２の電極は、直流信号が入力又は出力される電極であってもよい。 In one aspect of the semiconductor integrated circuit device,
The first electrode or the second electrode may be an electrode to which a DC signal is input or output.

前記半導体集積回路装置の一態様は、
第３の電極、第４の電極、第５の電極、及び第６の電極をさらに備え、
前記第１の電極、前記第３の電極、及び前記第５の電極は、前記第１の辺に沿って配置され、且つ、前記第１の電極は前記第３の電極と前記第５の電極との間に位置し、
前記第２の電極、前記第４の電極、及び前記第６の電極は、前記第２の辺に沿って配置され、且つ、前記第２の電極は前記第４の電極と前記第６の電極との間に位置してもよい。 One aspect of the semiconductor integrated circuit device is
Further provided with a third electrode, a fourth electrode, a fifth electrode, and a sixth electrode,
The first electrode, the third electrode, and the fifth electrode are arranged along the first side, and the first electrode is the third electrode and the fifth electrode. Located between and
The second electrode, the fourth electrode, and the sixth electrode are arranged along the second side, and the second electrode is the fourth electrode and the sixth electrode. It may be located between and.

本発明に係る発振器の一態様は、
前記半導体集積回路装置の一態様と、
前記半導体集積回路装置と接続される振動素子と、を備えている。 One aspect of the oscillator according to the present invention is
One aspect of the semiconductor integrated circuit device and
It includes a vibrating element connected to the semiconductor integrated circuit device.

前記発振器の一態様は、
前記半導体集積回路装置及び前記振動子を収容し、第１の端子を有する容器を備え、
前記第１の電極及び前記第２の電極の一方と、前記第１の端子とが、第１のボンディングワイヤーによって電気的に接続されており、
前記第１の電極及び前記第２の電極の他方には、ボンディングワイヤーが接続されていなくてもよい。 One aspect of the oscillator is
A container for accommodating the semiconductor integrated circuit device and the oscillator and having a first terminal is provided.
One of the first electrode and the second electrode and the first terminal are electrically connected by a first bonding wire.
A bonding wire may not be connected to the other of the first electrode and the second electrode.

第１実施形態の半導体集積回路装置の平面図。The plan view of the semiconductor integrated circuit apparatus of 1st Embodiment. 静電気保護回路の構成例を示す図。The figure which shows the structural example of the electrostatic protection circuit. 半導体集積回路装置が実装された電子デバイスの一例を示す図。The figure which shows an example of the electronic device which mounted the semiconductor integrated circuit apparatus. 図３に示すＡ−Ａ線の断面図。FIG. 3 is a cross-sectional view taken along the line AA shown in FIG. 半導体集積回路装置が実装された電子デバイスの他の一例を示す図。The figure which shows another example of the electronic device which mounted the semiconductor integrated circuit apparatus. 図５に示すＡ−Ａ線の断面図。FIG. 5 is a cross-sectional view taken along the line AA shown in FIG. 第２実施形態の半導体集積回路装置の平面図。The plan view of the semiconductor integrated circuit apparatus of 2nd Embodiment. 半導体集積回路装置が実装された電子デバイスの一例を示す図。The figure which shows an example of the electronic device which mounted the semiconductor integrated circuit apparatus. 図８に示すＢ−Ｂ線の断面図。FIG. 8 is a cross-sectional view taken along the line BB shown in FIG. 半導体集積回路装置が実装された電子デバイスの一例を示す図。The figure which shows an example of the electronic device which mounted the semiconductor integrated circuit apparatus. 図１０に示すＣ−Ｃ線の断面図。FIG. 10 is a cross-sectional view taken along the line CC shown in FIG. 本実施形態の発振器の平面図。The plan view of the oscillator of this embodiment. 本実施形態の発振器の断面図。Sectional drawing of the oscillator of this embodiment. 発振器を構成する容器の平面図。Top view of the container constituting the oscillator. 発振器を構成する容器の断面図。Sectional drawing of the container which constitutes an oscillator. 本実施形態の発振器の機能ブロック図。The functional block diagram of the oscillator of this embodiment.

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. It should be noted that the embodiments described below do not unreasonably limit the content of the present invention described in the claims. Moreover, not all of the configurations described below are essential constituent requirements of the present invention.

１．半導体集積回路装置
１−１．第１実施形態
図１は、第１実施形態の半導体集積回路装置の平面図である。図１に示すように、第１実施形態の半導体集積回路装置１は、半導体基板１００と、電極１０１，１０２，１０３，１０４，１０５，１０６と、配線１１１，１１２，１１３と、静電気保護回路１２１，１２２，１２３，１２４，１２５，１２６と、回路ブロック１３０とを備えている。電極１０１，１０２，１０３，１０４，１０５，１０６、配線１１１，１１２，１１３、静電気保護回路１２１，１２２，１２３，１２４，１２５，１２６及び回路ブロック１３０は、半導体基板１００に設けられている。なお、図１では、半導体集積回路装置１が備える電極や静電気保護回路は６個であるが、６個に限られない。 1. 1. Semiconductor integrated circuit device 1-1. 1st Embodiment FIG. 1 is a plan view of the semiconductor integrated circuit apparatus of the first embodiment. As shown in FIG. 1, the semiconductor integrated circuit device 1 of the first embodiment includes a semiconductor substrate 100, electrodes 101, 102, 103, 104, 105, 106, wirings 111, 112, 113, and an electrostatic protection circuit 121. , 122, 123, 124, 125, 126 and a circuit block 130. Electrodes 101, 102, 103, 104, 105, 106, wiring 111, 112, 113, electrostatic protection circuits 121, 122, 123, 124, 125, 126 and circuit block 130 are provided on the semiconductor substrate 100. In FIG. 1, the number of electrodes and electrostatic protection circuits included in the semiconductor integrated circuit device 1 is 6, but is not limited to 6.

半導体基板１００は、平面視で、第１の辺１００ａ及び第１の辺１００ａの対辺である第２の辺１００ｂを有する。 The semiconductor substrate 100 has a first side 100a and a second side 100b which is the opposite side of the first side 100a in a plan view.

電極１０１，１０３，１０５は、第２の辺１００ｂよりも第１の辺１００ａに近い位置に設けられている。具体的には、電極１０１，１０３，１０５は、第１の辺１００ａに沿って設けられている。 The electrodes 101, 103, and 105 are provided at positions closer to the first side 100a than the second side 100b. Specifically, the electrodes 101, 103, and 105 are provided along the first side 100a.

電極１０２，１０４，１０６は、第１の辺１００ａよりも第２の辺１００ｂに近い位置に設けられている。具体的には、電極１０２，１０４，１０６は、第２の辺１００ｂに沿って設けられている。 The electrodes 102, 104, and 106 are provided at positions closer to the second side 100b than to the first side 100a. Specifically, the electrodes 102, 104, and 106 are provided along the second side 100b.

回路ブロック１３０は、電極１０１及び電極１０２と電気的に接続されている。そして、回路ブロック１３０は、電極１０２よりも電極１０１に近い位置、具体的には、電極１０１の近傍に配置されている。なお、回路ブロック１３０は、所定の処理を行う回路ブロックであり、処理の内容は特に限定されない。 The circuit block 130 is electrically connected to the electrodes 101 and 102. The circuit block 130 is arranged at a position closer to the electrode 101 than the electrode 102, specifically, in the vicinity of the electrode 101. The circuit block 130 is a circuit block that performs a predetermined process, and the content of the process is not particularly limited.

配線１１１は、電極１０１と電極１０２とを電気的に接続する。したがって、電極１０１と電極１０２とは同一の機能を有する電極である。配線１１２，１１３は、それぞれ配線１１１と隣り合って配置されている。配線１１１は、電極１０２に入力又は出力される信号が伝搬する配線である。配線１１１を伝搬する信号は回路ブロック１３０の入力信号又は出力信号である。また、配線１１２，１１３の各々は、電極１０３，１０４，１０５，１０６のいずれかに入力又は出力される信号、又は半導体集積回路装置１の内部で生成された信号が伝搬する配線である。 The wiring 111 electrically connects the electrode 101 and the electrode 102. Therefore, the electrode 101 and the electrode 102 are electrodes having the same function. The wirings 112 and 113 are arranged adjacent to the wirings 111, respectively. The wiring 111 is a wiring through which a signal input or output to the electrode 102 propagates. The signal propagating through the wiring 111 is an input signal or an output signal of the circuit block 130. Further, each of the wirings 112 and 113 is a wiring in which a signal input or output to any of the electrodes 103, 104, 105, 106 or a signal generated inside the semiconductor integrated circuit device 1 propagates.

静電気保護回路１２１は、電極１０１と電気的に接続されている。また、静電気保護回路１２２は、電極１０２と電気的に接続されている。また、静電気保護回路１２３は、電極１０３と電気的に接続されている。また、静電気保護回路１２４は、電極１０４と電気的に接続されている。また、静電気保護回路１２５は、電極１０５と電気的に接続されている。また、静電気保護回路１２６は、電極１０６と電気的に接続されている。 The electrostatic protection circuit 121 is electrically connected to the electrode 101. Further, the electrostatic protection circuit 122 is electrically connected to the electrode 102. Further, the electrostatic protection circuit 123 is electrically connected to the electrode 103. Further, the electrostatic protection circuit 124 is electrically connected to the electrode 104. Further, the electrostatic protection circuit 125 is electrically connected to the electrode 105. Further, the electrostatic protection circuit 126 is electrically connected to the electrode 106.

静電気保護回路１２１は、電極１０１に印加された静電気等の大きな外来ノイズによる電荷を吸収し、電極１０１と電気的に接続される回路ブロック１３０を外来ノイズから保護する。また、静電気保護回路１２２は、電極１０２に印加された静電気等の大きな外来ノイズによる電荷を吸収し、電極１０２と電気的に接続される回路ブロック１３０を外来ノイズから保護する。同様に、静電気保護回路１２３，１２４，１２５，１２６の各々は、電極１０３，１０４，１０５，１０６の各々に印加された静電気等の大きな外来ノイズによる電荷を吸収し、電極１０３，１０４，１０５，１０６の各々と電気的に接続される不図示の回路ブロックを外来ノイズから保護する。静電気保護回路１２１，１２２，１２３，１２４，１２５，１２６は、保護対象の回路ブロックの耐圧に対して、外来ノイズによる電荷を十分に吸収する能力を有することが必要である。 The electrostatic protection circuit 121 absorbs electric charges due to large external noise such as static electricity applied to the electrode 101, and protects the circuit block 130 electrically connected to the electrode 101 from external noise. Further, the electrostatic protection circuit 122 absorbs electric charges due to large external noise such as static electricity applied to the electrode 102, and protects the circuit block 130 electrically connected to the electrode 102 from external noise. Similarly, each of the electrostatic protection circuits 123, 124, 125, 126 absorbs the electric charge due to large external noise such as static electricity applied to each of the electrodes 103, 104, 105, 106, and the electrodes 103, 104, 105, A circuit block (not shown) that is electrically connected to each of the 106 is protected from external noise. The electrostatic protection circuits 121, 122, 123, 124, 125, 126 need to have an ability to sufficiently absorb charges due to external noise with respect to the withstand voltage of the circuit block to be protected.

なお、電極１０１は「第１の電極」の一例であり、電極１０２は「第２の電極」の一例である。電極１０３は「第３の電極」の一例であり、電極１０４は「第４の電極」の一例であり、電極１０５は「第５の電極」の一例であり、電極１０６は「第６の電極」の一例である。また、静電気保護回路１２１は「第１の静電気保護回路」の一例であり、静電気保護回路１２２は「第２の静電気保護回路」の一例である。 The electrode 101 is an example of a “first electrode”, and the electrode 102 is an example of a “second electrode”. The electrode 103 is an example of a "third electrode", the electrode 104 is an example of a "fourth electrode", the electrode 105 is an example of a "fifth electrode", and the electrode 106 is an example of a "sixth electrode". Is an example. Further, the static electricity protection circuit 121 is an example of the "first static electricity protection circuit", and the static electricity protection circuit 122 is an example of the "second static electricity protection circuit".

図２は、静電気保護回路１２１，１２２の構成例を示す図である。図２に示すように、静電気保護回路１２１は、ダイオード１４１、ダイオード１４２及び抵抗１４３を含み、
静電気保護回路１２２は、ダイオード１４４、ダイオード１４５及び抵抗１４６を含む。 FIG. 2 is a diagram showing a configuration example of the electrostatic protection circuits 121 and 122. As shown in FIG. 2, the electrostatic protection circuit 121 includes a diode 141, a diode 142 and a resistor 143.
The electrostatic protection circuit 122 includes a diode 144, a diode 145 and a resistor 146.

ダイオード１４１は、アノードが抵抗１４３を介して電極１０１と電気的に接続され、カソードに電源電圧ＶＤＤが供給される。 The anode of the diode 141 is electrically connected to the electrode 101 via a resistor 143, and the power supply voltage VDD is supplied to the cathode.

ダイオード１４２は、アノードにグラウンド電圧ＶＳＳが供給され、カソードが抵抗１４３を介して電極１０１と電気的に接続されている。 A ground voltage VSS is supplied to the anode of the diode 142, and the cathode is electrically connected to the electrode 101 via a resistor 143.

ダイオード１４４は、アノードが抵抗１４６を介して電極１０２と電気的に接続され、カソードに電源電圧ＶＤＤが供給される。 The anode of the diode 144 is electrically connected to the electrode 102 via a resistor 146, and the power supply voltage VDD is supplied to the cathode.

ダイオード１４５は、アノードにグラウンド電圧ＶＳＳが供給され、カソードが抵抗１４６を介して電極１０２と電気的に接続されている。 A ground voltage VSS is supplied to the anode of the diode 145, and the cathode is electrically connected to the electrode 102 via a resistor 146.

ダイオード１４１のアノード及びダイオード１４２のカソードと、ダイオード１４４のアノード及びダイオード１４５のカソードとは、配線１１１で接続されており、回路ブロック１３０は、配線１１１と電気的に接続されている。 The anode of the diode 141 and the cathode of the diode 142 and the anode of the diode 144 and the cathode of the diode 145 are connected by wiring 111, and the circuit block 130 is electrically connected to the wiring 111.

このような構成において、電極１０１に電源電圧ＶＤＤよりも高い電圧の大きなノイズが印加されると、ダイオード１４１に電流が流れて配線１１１が所定の電圧にクランプされるため、回路ブロック１３０が保護される。また、電極１０１にグラウンド電圧ＶＳＳよりも低い電圧の大きなノイズが印加されると、ダイオード１４２に電流が流れて配線１１１が所定の電圧にクランプされるため、回路ブロック１３０が保護される。また、電極１０２に電源電圧ＶＤＤよりも高い電圧の大きなノイズが印加されると、ダイオード１４４に電流が流れて配線１１１が所定の電圧にクランプされるため、回路ブロック１３０が保護される。また、電極１０２にグラウンド電圧ＶＳＳよりも低い電圧の大きなノイズが印加されると、ダイオード１４５に電流が流れて配線１１１が所定の電圧にクランプされるため、回路ブロック１３０が保護される。 In such a configuration, when a large noise having a voltage higher than the power supply voltage VDD is applied to the electrode 101, a current flows through the diode 141 and the wiring 111 is clamped to a predetermined voltage, so that the circuit block 130 is protected. To. Further, when a large noise having a voltage lower than the ground voltage VSS is applied to the electrode 101, a current flows through the diode 142 and the wiring 111 is clamped to a predetermined voltage, so that the circuit block 130 is protected. Further, when a large noise having a voltage higher than the power supply voltage VDD is applied to the electrode 102, a current flows through the diode 144 and the wiring 111 is clamped to a predetermined voltage, so that the circuit block 130 is protected. Further, when a large noise having a voltage lower than the ground voltage VSS is applied to the electrode 102, a current flows through the diode 145 and the wiring 111 is clamped to a predetermined voltage, so that the circuit block 130 is protected.

なお、静電気保護回路１２３，１２４，１２５，１２６も静電気保護回路１２１，１２２と同様の構成であってもよい。ただし、静電気保護回路１２１，１２２，１２３，１２４，１２５，１２６の各々は、保護対象の回路ブロックのノイズ耐圧等に応じて、適宜他と異なる構成であってもよい。 The static electricity protection circuits 123, 124, 125, 126 may have the same configuration as the static electricity protection circuits 121, 122. However, each of the electrostatic protection circuits 121, 122, 123, 124, 125, and 126 may have a different configuration as appropriate depending on the noise withstand voltage of the circuit block to be protected.

半導体集積回路装置１がパッケージングされると、電極１０１及び電極１０２の一方は、不図示の端子と接続され、当該端子を介して信号が入力又は出力される。また、電極１０１及び電極１０２の他方は、いずれの端子とも接続されない。電極１０３は、不図示の端子と接続され、当該端子を介して電源電圧ＶＤＤが供給される。また、電極１０４は、不図示の端子と接続され、当該端子を介してグラウンド電圧ＶＳＳが供給される。また、電極１０５，１０６は、不図示の２つの端子の各々と接続され、当該２つの端子の各々を介して信号が入力又は出力される。 When the semiconductor integrated circuit device 1 is packaged, one of the electrode 101 and the electrode 102 is connected to a terminal (not shown), and a signal is input or output via the terminal. Further, the other of the electrode 101 and the electrode 102 is not connected to any of the terminals. The electrode 103 is connected to a terminal (not shown), and the power supply voltage VDD is supplied through the terminal. Further, the electrode 104 is connected to a terminal (not shown), and the ground voltage VSS is supplied via the terminal. Further, the electrodes 105 and 106 are connected to each of two terminals (not shown), and a signal is input or output via each of the two terminals.

図３は、半導体集積回路装置１が実装された電子デバイスの一例を示す図である。また、図４は、図３に示すＡ−Ａ線の断面図である。なお、図３では、配線１１２，１１３及び静電気保護回路１２１，１２２，１２３，１２４，１２５，１２６の図示が省略されている。また、図３では、図４に示される蓋部材１９０及び封止部材１９１の図示が省略されている。 FIG. 3 is a diagram showing an example of an electronic device on which the semiconductor integrated circuit device 1 is mounted. Further, FIG. 4 is a cross-sectional view taken along the line AA shown in FIG. Note that in FIG. 3, the wiring 112, 113 and the electrostatic protection circuits 121, 122, 123, 124, 125, 126 are not shown. Further, in FIG. 3, the lid member 190 and the sealing member 191 shown in FIG. 4 are not shown.

図３及び図４の例では、電子デバイス１０は、半導体集積回路装置１、パッケージ１５０、端子１６１，１６２，１６３，１６４，１６５，１６６、蓋部材１９０及び封止部材
１９１を含む。 In the examples of FIGS. 3 and 4, the electronic device 10 includes a semiconductor integrated circuit device 1, a package 150, terminals 161, 162, 163, 164, 165, 166, a lid member 190, and a sealing member 191.

パッケージ１５０は、第１の基板１５１、第２の基板１５２及び第３の基板１５３を積層して形成されている。第２の基板１５２及び第３の基板１５３は中央部が除去された環状体であり、第３の基板１５３の上面の周縁にシールリングや低融点ガラス等の封止部材１９１が形成されている。封止部材１９１の上面には蓋部材１９０が接合されている。 The package 150 is formed by laminating a first substrate 151, a second substrate 152, and a third substrate 153. The second substrate 152 and the third substrate 153 are annular bodies from which the central portion has been removed, and a sealing member 191 such as a seal ring or low melting point glass is formed on the peripheral edge of the upper surface of the third substrate 153. .. A lid member 190 is joined to the upper surface of the sealing member 191.

第２の基板１５２と第３の基板１５３とにより、半導体集積回路装置１を収容する凹部が形成されている。 The second substrate 152 and the third substrate 153 form a recess for accommodating the semiconductor integrated circuit device 1.

第１の基板１５１の上面の所定の位置には導電性の接合部材１８０により半導体集積回路装置１が接合され、半導体集積回路装置１の電極１０１，１０３，１０４，１０５，１０６の各々は、ボンディングワイヤー１７１，１７３，１７４，１７５，１７６の各々により、第２の基板１５２の上面まで延伸する端子１６１，１６３，１６４，１６５，１６６の各々と電気的に接続されている。なお、ボンディングワイヤー１７１は、「第１のボンディングワイヤー」の一例であり、端子１６１は、「第１の端子」の一例である。 The semiconductor integrated circuit device 1 is bonded to a predetermined position on the upper surface of the first substrate 151 by a conductive bonding member 180, and the electrodes 101, 103, 104, 105, 106 of the semiconductor integrated circuit device 1 are bonded to each other. Each of the wires 171, 173, 174, 175, 176 is electrically connected to each of the terminals 161, 163, 164, 165, 166 extending to the upper surface of the second substrate 152. The bonding wire 171 is an example of the "first bonding wire", and the terminal 161 is an example of the "first terminal".

また、半導体集積回路装置１の電極１０２には、ボンディングワイヤーが接続されていない。すなわち、電極１０２は、第２の基板１５２の上面まで延伸する端子１６２とボンディングされておらず、端子１６２は、電極１０１，１０２と電気的に接続されていない。したがって、端子１６１に入力される信号が電極１０１を介して回路ブロック１３０に入力され、あるいは、回路ブロック１３０から出力される信号が電極１０１を介して端子１６１から出力される。 Further, the bonding wire is not connected to the electrode 102 of the semiconductor integrated circuit device 1. That is, the electrode 102 is not bonded to the terminal 162 extending to the upper surface of the second substrate 152, and the terminal 162 is not electrically connected to the electrodes 101 and 102. Therefore, the signal input to the terminal 161 is input to the circuit block 130 via the electrode 101, or the signal output from the circuit block 130 is output from the terminal 161 via the electrode 101.

図５は、半導体集積回路装置１が実装された電子デバイスの他の一例を示す図である。また、図６は、図５に示すＡ−Ａ線の断面図である。なお、図５では、配線１１２，１１３及び静電気保護回路１２１，１２２，１２３，１２４，１２５，１２６の図示が省略されている。また、図５では、図６に示される蓋部材１９０及び封止部材１９１の図示が省略されている。 FIG. 5 is a diagram showing another example of an electronic device on which the semiconductor integrated circuit device 1 is mounted. Further, FIG. 6 is a cross-sectional view taken along the line AA shown in FIG. Note that in FIG. 5, the wiring 112, 113 and the electrostatic protection circuits 121, 122, 123, 124, 125, 126 are not shown. Further, in FIG. 5, the lid member 190 and the sealing member 191 shown in FIG. 6 are not shown.

図５及び図６の例では、電極１０２は、ボンディングワイヤー１７２により、端子１６２と電気的に接続されているが、電極１０１は、端子１６１とボンディングされておらず、端子１６１は、電極１０１，１０２と電気的に接続されていない。したがって、端子１６２に入力される信号が電極１０２及び配線１１１を介して回路ブロック１３０に入力され、あるいは、回路ブロック１３０から出力される信号が配線１１１及び電極１０２を介して端子１６２から出力される。この場合、ボンディングワイヤー１７２は、「第１のボンディングワイヤー」の一例であり、端子１６２は、「第１の端子」の一例である。 In the examples of FIGS. 5 and 6, the electrode 102 is electrically connected to the terminal 162 by the bonding wire 172, but the electrode 101 is not bonded to the terminal 161 and the terminal 161 is the electrode 101, Not electrically connected to 102. Therefore, the signal input to the terminal 162 is input to the circuit block 130 via the electrode 102 and the wiring 111, or the signal output from the circuit block 130 is output from the terminal 162 via the wiring 111 and the electrode 102. .. In this case, the bonding wire 172 is an example of the "first bonding wire", and the terminal 162 is an example of the "first terminal".

図５及び図６の例におけるその他の構成は、図３及び図４の例と同様であるため、その説明を省略する。 Since the other configurations in the examples of FIGS. 5 and 6 are the same as those of the examples of FIGS. 3 and 4, the description thereof will be omitted.

図３及び図４に示した電子デバイス１０では、端子１６１が回路ブロック１３０に対する信号の入力端子又は出力端子として機能し、図５及び図６に示した電子デバイス１０では、端子１６２が回路ブロック１３０に対する信号の入力端子又は出力端子として機能する。このように、半導体集積回路装置１が用いられる電子デバイス１０では、配線を設けることが困難であるが、ボンディングを変えることで、回路ブロック１３０に対する信号の入力端子又は出力端子の配置を容易に変更することができる。特に、電子デバイス１０では、半導体集積回路装置１の外部に、電極１０１と端子１６２とを接続する配線を設けることが難しい場合でも、電極１０２と端子１６２とをボンディングすることにより、端子１６２と回路ブロック１３０とを電気的に接続することが可能である。 In the electronic device 10 shown in FIGS. 3 and 4, the terminal 161 functions as an input terminal or an output terminal of a signal with respect to the circuit block 130, and in the electronic device 10 shown in FIGS. 5 and 6, the terminal 162 is the circuit block 130. Functions as an input terminal or an output terminal for a signal to. As described above, in the electronic device 10 in which the semiconductor integrated circuit device 1 is used, it is difficult to provide wiring, but by changing the bonding, the arrangement of the signal input terminal or the output terminal with respect to the circuit block 130 can be easily changed. can do. In particular, in the electronic device 10, even if it is difficult to provide wiring for connecting the electrode 101 and the terminal 162 outside the semiconductor integrated circuit device 1, the terminal 162 and the circuit can be obtained by bonding the electrode 102 and the terminal 162. It is possible to electrically connect the block 130.

以上に説明したように、第１実施形態の半導体集積回路装置１は、半導体基板１００の第２の辺１００ｂよりも第１の辺１００ａに近い位置に設けられた電極１０１と、第１の辺１００ａよりも第２の辺１００ｂに近い位置に設けられた電極１０２と、電極１０１及び電極１０２と電気的に接続される回路ブロック１３０と、電極１０１と電極１０２とを電気的に接続する配線１１１と、電極１０１と電気的に接続される静電気保護回路１２１と、電極１０２と電気的に接続される静電気保護回路１２２と、を備える。 As described above, the semiconductor integrated circuit device 1 of the first embodiment includes an electrode 101 provided at a position closer to the first side 100a than the second side 100b of the semiconductor substrate 100, and the first side. An electrode 102 provided at a position closer to the second side 100b than 100a, a circuit block 130 electrically connected to the electrode 101 and the electrode 102, and a wiring 111 electrically connecting the electrode 101 and the electrode 102. And an electrostatic protection circuit 121 electrically connected to the electrode 101, and an electrostatic protection circuit 122 electrically connected to the electrode 102.

したがって、第１実施形態の半導体集積回路装置１によれば、電極１０１，１０２は、配線１１１によって電気的に接続されるので、同一機能を有する電極であり、電極１０１を第１の辺１００ａと対向して設けられる端子１６１と容易に接続することができるとともに、電極１０２を第２の辺１００ｂと対向して設けられる端子１６２と容易に接続することができる。そのため、パッケージ１５０に、電極１０１と端子１６２とを接続する配線を設ける必要がなく、当該配線のためにパッケージ１５０において積層される基板の数を増やす必要がないので、パッケージ１５０のコストを低減させることができる。 Therefore, according to the semiconductor integrated circuit device 1 of the first embodiment, since the electrodes 101 and 102 are electrically connected by the wiring 111, they are electrodes having the same function, and the electrodes 101 are connected to the first side 100a. It can be easily connected to the terminals 161 provided facing each other, and the electrode 102 can be easily connected to the terminals 162 provided facing the second side 100b. Therefore, it is not necessary to provide the wiring for connecting the electrode 101 and the terminal 162 in the package 150, and it is not necessary to increase the number of substrates laminated in the package 150 for the wiring, so that the cost of the package 150 can be reduced. be able to.

また、パッケージ１５０に設けられる配線の幅は数百μｍであるため、パッケージ１５０に電極１０１と端子１６２とを接続する配線を設けることが難しい場合もあるが、第１実施形態の半導体集積回路装置１によれば、半導体集積回路装置１に設けられる配線１１１の幅は数μｍであるため、配線１１１によって電極１０１と端子１６２とを容易に接続することができる。 Further, since the width of the wiring provided in the package 150 is several hundred μm, it may be difficult to provide the wiring for connecting the electrode 101 and the terminal 162 in the package 150, but the semiconductor integrated circuit apparatus of the first embodiment According to No. 1, since the width of the wiring 111 provided in the semiconductor integrated circuit device 1 is several μm, the electrode 101 and the terminal 162 can be easily connected by the wiring 111.

また、第１実施形態の半導体集積回路装置１によれば、電極１０１に印加された外来ノイズは静電気保護回路１２１によって吸収され、電極１０２に印加された外来ノイズは静電気保護回路１２２によって吸収されるので、外来ノイズから回路ブロック１３０を適切に保護することができる。さらに、電極１０２に印加された外来ノイズは静電気保護回路１２２によって吸収されるため、配線１１１の幅を広げたり、配線１１１と配線１１２，１１３との距離を広げたりする必要がなく、半導体集積回路装置１のサイズの増加を抑えることができる。 Further, according to the semiconductor integrated circuit device 1 of the first embodiment, the external noise applied to the electrode 101 is absorbed by the electrostatic protection circuit 121, and the external noise applied to the electrode 102 is absorbed by the electrostatic protection circuit 122. Therefore, the circuit block 130 can be appropriately protected from external noise. Further, since the external noise applied to the electrode 102 is absorbed by the electrostatic protection circuit 122, it is not necessary to widen the width of the wiring 111 or the distance between the wiring 111 and the wirings 112 and 113, and the semiconductor integrated circuit It is possible to suppress an increase in the size of the device 1.

なお、電極１０１又は電極１０２は、テスト用の信号が入力又は出力される電極であってもよい。一般に、半導体集積回路装置１の通常動作時は、テスト用の信号が入力又は出力される電極は使用されないため、このようにすれば、電極１０１及び電極１０２は他の信号に対するノイズ源となりにくく、半導体集積回路装置１の性能が劣化するおそれが低減される。 The electrode 101 or the electrode 102 may be an electrode to which a test signal is input or output. In general, during normal operation of the semiconductor integrated circuit device 1, an electrode to which a test signal is input or output is not used. Therefore, in this way, the electrodes 101 and 102 are less likely to be noise sources for other signals. The risk of deterioration in the performance of the semiconductor integrated circuit device 1 is reduced.

また、電極１０１又は電極１０２は、直流信号が入力又は出力される電極であってもよい。このようにすれば、配線１１１に直流信号が供給されるため、配線１１１が配線１１２，１１３を伝搬する信号に対するシールド配線として機能するので、半導体集積回路装置１の性能が劣化するおそれが低減される。 Further, the electrode 101 or the electrode 102 may be an electrode to which a DC signal is input or output. In this way, since the DC signal is supplied to the wiring 111, the wiring 111 functions as a shield wiring for the signals propagating through the wirings 112 and 113, so that the risk of deterioration of the performance of the semiconductor integrated circuit device 1 is reduced. To.

また、本実施形態では、電極１０１，電極１０３，電極１０５は、第１の辺１００ａに沿って配置され、且つ、電極１０１は電極１０３と電極１０５との間に位置する。また、電極１０２，電極１０４，電極１０６は、第２の辺１００ｂに沿って配置され、且つ、電極１０２は電極１０４と電極１０６との間に位置する。これにより、ノイズ源となりにくい配線又はシールド配線として機能する配線が半導体集積回路装置１の中央に近い位置に通ることとなり、半導体集積回路装置１の性能が劣化するおそれがより低減される。 Further, in the present embodiment, the electrode 101, the electrode 103, and the electrode 105 are arranged along the first side 100a, and the electrode 101 is located between the electrode 103 and the electrode 105. Further, the electrode 102, the electrode 104, and the electrode 106 are arranged along the second side 100b, and the electrode 102 is located between the electrode 104 and the electrode 106. As a result, the wiring that does not easily become a noise source or the wiring that functions as a shield wiring passes through a position close to the center of the semiconductor integrated circuit device 1, and the possibility that the performance of the semiconductor integrated circuit device 1 deteriorates is further reduced.

１−２．第２実施形態
以下、第２実施形態の半導体集積回路装置１について、第１実施形態と同様の構成要素
には同じ符号を付して、第１実施形態と異なる内容について説明し、重複する内容の説明を省略する。 1-2. Second Embodiment Hereinafter, regarding the semiconductor integrated circuit device 1 of the second embodiment, the same components as those of the first embodiment are designated by the same reference numerals, and the contents different from those of the first embodiment will be described, and the overlapping contents will be described. The explanation of is omitted.

図７は、第２実施形態の半導体集積回路装置の平面図である。図７に示すように、第２実施形態の半導体集積回路装置１では、電極１０１，１０２，１０３，１０４，１０５，１０６、配線１１１，１１２，１１３、静電気保護回路１２１，１２２，１２３，１２４，１２５，１２６及び回路ブロック１３０の配置は第１実施形態と同じである。 FIG. 7 is a plan view of the semiconductor integrated circuit device of the second embodiment. As shown in FIG. 7, in the semiconductor integrated circuit device 1 of the second embodiment, the electrodes 101, 102, 103, 104, 105, 106, the wiring 111, 112, 113, the electrostatic protection circuit 121, 122, 123, 124, The arrangement of 125, 126 and the circuit block 130 is the same as that of the first embodiment.

第２実施形態の半導体集積回路装置１では、静電気保護回路１２２は、静電気保護回路１２１よりも電荷を吸収する能力が小さい。電極１０２に印加されて静電気保護回路１２２によって吸収しきれなかった外来ノイズは、配線１１１等を伝搬する間に減衰するので、電極１０１に印加されて静電気保護回路１２１によって吸収しきれなかった外来ノイズよりも小さい。したがって、回路ブロック１３０の到達する外来ノイズが回路ブロック１３０の耐圧以下となる限りにおいて、静電気保護回路１２２が電荷を吸収する能力は、静電気保護回路１２１が電荷を吸収する能力よりも小さくてもよい。 In the semiconductor integrated circuit device 1 of the second embodiment, the electrostatic protection circuit 122 has a smaller ability to absorb electric charges than the electrostatic protection circuit 121. The external noise applied to the electrode 102 and not completely absorbed by the static electricity protection circuit 122 is attenuated while propagating through the wiring 111 and the like. Therefore, the external noise applied to the electrode 101 and not completely absorbed by the static electricity protection circuit 121 is attenuated. Smaller than Therefore, as long as the external noise reached by the circuit block 130 is equal to or less than the withstand voltage of the circuit block 130, the ability of the electrostatic protection circuit 122 to absorb the electric charge may be smaller than the ability of the electrostatic protection circuit 121 to absorb the electric charge. ..

第１実施形態で説明したように、静電気保護回路１２１，１２２が図２のように構成される場合、ダイオード１４４，１４５のＰＮ接合面積をダイオード１４１，１４２のＰＮ接合面積よりも小さくすることにより、ダイオード１４４，１４５が電荷を吸収する能力は、ダイオード１４１，１４２が電荷を吸収する能力よりも小さくなる。したがって、図７に示すように、静電気保護回路１２２のサイズを、静電気保護回路１２１のサイズよりも小さくすることができる。 As described in the first embodiment, when the electrostatic protection circuits 121 and 122 are configured as shown in FIG. 2, the PN junction area of the diodes 144 and 145 is made smaller than the PN junction area of the diodes 141 and 142. The ability of the diodes 144 and 145 to absorb charge is smaller than the ability of the diodes 141 and 142 to absorb charge. Therefore, as shown in FIG. 7, the size of the electrostatic protection circuit 122 can be made smaller than the size of the electrostatic protection circuit 121.

このように、第２実施形態の半導体集積回路装置１によれば、静電気保護回路１２２を配置するスペースが小さい場合でも、静電気保護回路１２２のサイズを小さくして配置することができる。あるいは、静電気保護回路１２２のサイズを小さくすることにより、半導体集積回路装置１のサイズを低減させることができる。その他、第２実施形態の半導体集積回路装置１は、第１実施形態の半導体集積回路装置１と同様の効果を奏する。 As described above, according to the semiconductor integrated circuit device 1 of the second embodiment, even if the space for arranging the static electricity protection circuit 122 is small, the size of the static electricity protection circuit 122 can be reduced and arranged. Alternatively, the size of the semiconductor integrated circuit device 1 can be reduced by reducing the size of the electrostatic protection circuit 122. In addition, the semiconductor integrated circuit device 1 of the second embodiment has the same effect as the semiconductor integrated circuit device 1 of the first embodiment.

１−３．変形例
上記の各実施形態では、半導体集積回路装置１がパッケージングされた電子デバイス１０を例に挙げたが、半導体集積回路装置１の実装形態はこれに限られない。 1-3. Modification Examples In each of the above embodiments, the electronic device 10 in which the semiconductor integrated circuit device 1 is packaged is taken as an example, but the mounting form of the semiconductor integrated circuit device 1 is not limited to this.

図８は、半導体集積回路装置１が実装された電子デバイス１１の一例を示す図である。また、図９は、図８に示すＢ−Ｂ線の断面図である。なお、図８では、配線１１２，１１３及び静電気保護回路１２１，１２２，１２３，１２４，１２５，１２６の図示が省略されている。 FIG. 8 is a diagram showing an example of an electronic device 11 on which the semiconductor integrated circuit device 1 is mounted. Further, FIG. 9 is a cross-sectional view taken along the line BB shown in FIG. Note that in FIG. 8, the wiring 112, 113 and the electrostatic protection circuits 121, 122, 123, 124, 125, 126 are not shown.

図８及び図９の例では、電子デバイス１１は、半導体集積回路装置１、モールド樹脂３００、ダイパッド３６０及びリード３６１，３６２，３６３，３６４，３６５，３６６、を含む。 In the examples of FIGS. 8 and 9, the electronic device 11 includes a semiconductor integrated circuit device 1, a mold resin 300, a die pad 360, and leads 361,362,363,364,365,366.

ダイパッド３６０の上面の所定の位置には導電性の接合部材３８０により半導体集積回路装置１が接合され、半導体集積回路装置１の電極１０２，１０３，１０４，１０５，１０６の各々は、ボンディングワイヤー３７２，３７３，３７４，３７５，３７６の各々により、リード３６２，３６３，３６４，３６５，３６６の各々と電気的に接続されている。 The semiconductor integrated circuit device 1 is bonded to a predetermined position on the upper surface of the die pad 360 by a conductive bonding member 380, and the electrodes 102, 103, 104, 105, 106 of the semiconductor integrated circuit device 1 are each bonded wire 372. Each of the 373,374,375,376 is electrically connected to each of the leads 362,363,364,365,366.

また、半導体集積回路装置１の電極１０１は、リード３６１とボンディングされておらず、リード３６１は、電極１０１，１０２と電気的に接続されていない。したがって、リ
ード３６２に入力される信号が電極１０１を介して回路ブロック１３０に入力され、あるいは、回路ブロック１３０から出力される信号が電極１０１を介してリード３６２から出力される。 Further, the electrode 101 of the semiconductor integrated circuit device 1 is not bonded to the lead 361, and the lead 361 is not electrically connected to the electrodes 101 and 102. Therefore, the signal input to the lead 362 is input to the circuit block 130 via the electrode 101, or the signal output from the circuit block 130 is output from the lead 362 via the electrode 101.

半導体集積回路装置１、ダイパッド３６０及びボンディングワイヤー３７２，３７３，３７４，３７５，３７６の周囲はモールド樹脂３００で固められている。モールド樹脂３００によって、半導体集積回路装置１が衝撃、温度、湿度等の影響を受けにくくなっている。 The periphery of the semiconductor integrated circuit device 1, the die pad 360, and the bonding wires 372,373,374,375,376 is hardened with the mold resin 300. The mold resin 300 makes the semiconductor integrated circuit device 1 less susceptible to impact, temperature, humidity, and the like.

図８及び図９に示した電子デバイス１１では、リード３６２が回路ブロック１３０に対する信号の入力端子又は出力端子として機能する。図示を省略するが、半導体集積回路装置１の電極１０２とリード３６２とをボンディングせずに、半導体集積回路装置１の電極１０１とリード３６１とをボンディングした電子デバイス１１では、リード３６１が回路ブロック１３０に対する信号の入力端子又は出力端子として機能する。このように、半導体集積回路装置１が用いられる電子デバイス１１では、先に説明した電子デバイス１０と同様、ボンディングを変えることで、回路ブロック１３０に対する信号の入力端子又は出力端子の配置を容易に変更することができる。特に、電子デバイス１１では、半導体集積回路装置１の外部に、電極１０１とリード３６２とを接続する配線を設けることが困難であるが、電極１０２とリード３６２とをボンディングすることにより、リード３６２と回路ブロック１３０とを電気的に接続することが可能である。 In the electronic device 11 shown in FIGS. 8 and 9, the lead 362 functions as an input terminal or an output terminal of a signal with respect to the circuit block 130. Although not shown, in the electronic device 11 in which the electrode 101 and the lead 361 of the semiconductor integrated circuit device 1 are bonded without bonding the electrode 102 and the lead 362 of the semiconductor integrated circuit device 1, the lead 361 is the circuit block 130. It functions as an input terminal or an output terminal of the signal to. As described above, in the electronic device 11 in which the semiconductor integrated circuit device 1 is used, the arrangement of the signal input terminal or the output terminal with respect to the circuit block 130 can be easily changed by changing the bonding as in the electronic device 10 described above. can do. In particular, in the electronic device 11, it is difficult to provide a wiring for connecting the electrode 101 and the lead 362 outside the semiconductor integrated circuit device 1, but by bonding the electrode 102 and the lead 362, the lead 362 can be connected to the lead 362. It is possible to electrically connect the circuit block 130.

図１０は、半導体集積回路装置１が実装された電子デバイス１２の一例を示す図である。また、図１１は、図１０に示すＣ−Ｃ線の断面図である。なお、図１０では、配線１１２，１１３及び静電気保護回路１２１，１２２，１２３，１２４，１２５，１２６の図示が省略されている。 FIG. 10 is a diagram showing an example of an electronic device 12 on which the semiconductor integrated circuit device 1 is mounted. Further, FIG. 11 is a cross-sectional view taken along the line CC shown in FIG. Note that in FIG. 10, the wiring 112, 113 and the electrostatic protection circuits 121, 122, 123, 124, 125, 126 are not shown.

図８及び図９の例では、電子デバイス１２は、半導体集積回路装置１、モールド樹脂４００、プリント基板４１０、電子部品４２１，４２２，４２３，４２４、ダイパッド４６０及びリード４６１，４６２，４６３，４６４，４６５，４６６、を含む。 In the examples of FIGS. 8 and 9, the electronic device 12 includes a semiconductor integrated circuit device 1, a mold resin 400, a printed circuit board 410, electronic components 421, 422, 423,424, a die pad 460 and leads 461,462,463,464. 465, 466, and the like.

ダイパッド４６０の上面の所定の位置にはプリント基板４１０が接合されている。半導体集積回路装置１及び電子部品４２１，４２２，４２３，４２４は、プリント基板４１０に搭載されており、プリント基板４１０に設けられた不図示の配線により、互いに電気的に接続されている。電子部品４２１，４２２，４２３，４２４は、例えば、コンデンサー、抵抗、メモリー等である。 A printed circuit board 410 is joined to a predetermined position on the upper surface of the die pad 460. The semiconductor integrated circuit device 1 and the electronic components 421, 422, 423, 424 are mounted on the printed circuit board 410, and are electrically connected to each other by wiring (not shown) provided on the printed circuit board 410. The electronic components 421, 422, 423, 424 are, for example, capacitors, resistors, memories and the like.

半導体集積回路装置１の電極１０２，１０３，１０４，１０５，１０６の各々は、ボンディングワイヤー４５２，４５３，４５４，４５５，４５６の各々により、プリント基板４１０に設けられた不図示の各配線と電気的に接続されている。また、半導体集積回路装置１の電極１０１は、プリント基板４１０に設けられた不図示の配線とボンディングされていない。 Each of the electrodes 102, 103, 104, 105, and 106 of the semiconductor integrated circuit device 1 is electrically connected to each wiring (not shown) provided on the printed circuit board 410 by each of the bonding wires 452,453,454,455,456. It is connected to the. Further, the electrode 101 of the semiconductor integrated circuit device 1 is not bonded to a wiring (not shown) provided on the printed circuit board 410.

リード４６１，４６２，４６３，４６４，４６５，４６６の各々は、ボンディングワイヤー４７１，４７２，４７３，４７４，４７５，４７６の各々により、プリント基板４１０に設けられた不図示の各配線と電気的に接続されている。 Each of the leads 461,462,464,464,465,466 is electrically connected to each of the wires (not shown) provided on the printed circuit board 410 by each of the bonding wires 471,472,473,474,475,476. Has been done.

ボンディングワイヤー４５２の一端とボンディングワイヤー４７２の一端は、プリント基板４１０に設けられた不図示の共通の配線と接続されており、リード４６２は、半導体集積回路装置１の電極１０１，１０２と電気的に接続されている。これに対して、リード４６１は、電極１０１，１０２と電気的に接続されていない。したがって、リード４６２
に入力される信号が電極１０１を介して回路ブロック１３０に入力され、あるいは、回路ブロック１３０から出力される信号が電極１０１を介してリード４６２から出力される。 One end of the bonding wire 452 and one end of the bonding wire 472 are connected to a common wiring (not shown) provided on the printed circuit board 410, and the lead 462 is electrically connected to the electrodes 101 and 102 of the semiconductor integrated circuit device 1. It is connected. On the other hand, the lead 461 is not electrically connected to the electrodes 101 and 102. Therefore, lead 462
The signal input to is input to the circuit block 130 via the electrode 101, or the signal output from the circuit block 130 is output from the lead 462 via the electrode 101.

半導体集積回路装置１、プリント基板４１０、電子部品４２１，４２２，４２３，４２４、ボンディングワイヤー４５２，４５３，４５４，４５５，４５６、ダイパッド４６０及びボンディングワイヤー４７１，４７２，４７３，４７４，４７５，４７６の周囲はモールド樹脂４００で固められている。モールド樹脂４００によって、半導体集積回路装置１や電子部品４２１，４２２，４２３，４２４が衝撃、温度、湿度等の影響を受けにくくなっている。 Perimeter of semiconductor integrated circuit device 1, printed circuit board 410, electronic components 421,422,423,424, bonding wires 452,453,454,455,456, die pads 460 and bonding wires 471,472,473,474,475,476 Is hardened with a mold resin 400. The molded resin 400 makes the semiconductor integrated circuit device 1 and the electronic components 421, 422, 423, 424 less susceptible to impact, temperature, humidity, and the like.

図１０及び図１１に示した電子デバイス１２では、リード４６２が回路ブロック１３０に対する信号の入力端子又は出力端子として機能する。図示を省略するが、半導体集積回路装置１の電極１０２とプリント基板４１０に設けられた不図示の配線とをボンディングせずに、半導体集積回路装置１の電極１０１とプリント基板４１０に設けられたリード３６１とをボンディングし、かつ、当該配線とリード４６１とをボンディングした電子デバイス１２では、リード４６１が回路ブロック１３０に対する信号の入力端子又は出力端子として機能する。このように、半導体集積回路装置１が用いられる電子デバイス１２では、先に説明した電子デバイス１０や電子デバイス１１と同様、ボンディングを変えることで、回路ブロック１３０に対する信号の入力端子又は出力端子の配置を容易に変更することができる。特に、電子デバイス１２では、プリント基板４１０に、電極１０１とリード４６２とを接続する配線を設けることが難しい場合でも、電極１０２と接続される配線とリード４６２とをボンディングすることにより、リード４６２と回路ブロック１３０とを電気的に接続することが可能である。 In the electronic device 12 shown in FIGS. 10 and 11, the lead 462 functions as an input terminal or an output terminal of a signal with respect to the circuit block 130. Although not shown, the electrodes 102 of the semiconductor integrated circuit device 1 and the leads provided on the printed circuit board 410 are not bonded to each other without bonding the wires (not shown) provided on the printed circuit board 410. In the electronic device 12 in which the wiring and the lead 461 are bonded to each other, the lead 461 functions as an input terminal or an output terminal of a signal to the circuit block 130. As described above, in the electronic device 12 in which the semiconductor integrated circuit device 1 is used, the arrangement of the signal input terminal or the output terminal with respect to the circuit block 130 is performed by changing the bonding, as in the electronic device 10 and the electronic device 11 described above. Can be easily changed. In particular, in the electronic device 12, even when it is difficult to provide the wiring for connecting the electrode 101 and the lead 462 on the printed circuit board 410, the wiring connected to the electrode 102 and the lead 462 can be bonded to the lead 462. It is possible to electrically connect the circuit block 130.

２．発振器
図１２及び図１３は、本実施形態に係る発振器２００の構造の一例を示す図である。図１２は発振器２００の平面図であり、図１３は図１２に示すＡ−Ａ線の断面図である。また、図１４及び図１５は、発振器２００を構成する容器４０の概略構成図である。図１４は発振器２００を構成する容器４０の平面図であり、図１５は図１４に示すＢ−Ｂ線の断面図である。なお、図１２及び図１４において、発振器２００と容器４０の内部の構成を説明する便宜上、カバー６４と蓋部材４４を取り外した状態を図示している。また、説明の便宜上、互いに直交する３つの軸として、Ｘ軸、Ｙ軸及びＺ軸を図示している。更に、説明の便宜上、Ｙ軸方向から視たときの平面視において、＋Ｙ軸方向の面を上面、−Ｙ軸方向の面を下面として説明する。なお、ベース基板６２の上面に形成された配線パターンや電極パッド、容器４０の外面に形成された接続端子及び容器４０の内部に形成された配線パターンや電極パッドは図示を省略してある。 2. 2. Oscillators 12 and 13 are diagrams showing an example of the structure of the oscillator 200 according to the present embodiment. FIG. 12 is a plan view of the oscillator 200, and FIG. 13 is a cross-sectional view taken along the line AA shown in FIG. 14 and 15 are schematic configuration diagrams of the container 40 constituting the oscillator 200. FIG. 14 is a plan view of the container 40 constituting the oscillator 200, and FIG. 15 is a cross-sectional view taken along the line BB shown in FIG. Note that FIGS. 12 and 14 show a state in which the cover 64 and the lid member 44 are removed for convenience of explaining the internal configurations of the oscillator 200 and the container 40. Further, for convenience of explanation, the X-axis, the Y-axis, and the Z-axis are illustrated as three axes orthogonal to each other. Further, for convenience of explanation, in a plan view when viewed from the Y-axis direction, the surface in the + Y-axis direction will be described as the upper surface and the surface in the −Y-axis direction will be described as the lower surface. The wiring patterns and electrode pads formed on the upper surface of the base substrate 62, the connection terminals formed on the outer surface of the container 40, and the wiring patterns and electrode pads formed inside the container 40 are not shown.

発振器２００は、図１２及び図１３に示すように、振動素子２、発振回路を含む半導体集積回路装置１Ａ及び温度調整素子を含む半導体集積回路装置４を内部に収納する容器４０と、容器４０の外部でベース基板６２の上面に配置された回路素子１６と、を含む。振動素子２は、例えば、ＳＣカット水晶振動素子であってもよい。ＳＣカット水晶振動素子は、外部応力感度が小さいため、周波数安定性に優れている。 As shown in FIGS. 12 and 13, the oscillator 200 includes a container 40 that internally houses a vibrating element 2, a semiconductor integrated circuit device 1A including an oscillation circuit, and a semiconductor integrated circuit device 4 including a temperature adjusting element, and a container 40. Includes a circuit element 16 externally arranged on the upper surface of the base substrate 62. The vibrating element 2 may be, for example, an SC-cut crystal vibrating element. The SC-cut crystal vibrating element has low external stress sensitivity and is therefore excellent in frequency stability.

また、発振器２００のベース基板６２の上面には、リードフレーム６６を介して容器４０がベース基板６２と遊離して配置され、複数の容量や抵抗等の回路部品２０，２２，２４が配置されている。更に、容器４０や回路素子１６は、カバー６４で覆われ、容器６０の内部に収納されている。なお、容器６０の内部は真空等の減圧雰囲気、又は窒素、アルゴン、ヘリウム等の不活性気体雰囲気に気密封止されている。 Further, on the upper surface of the base substrate 62 of the oscillator 200, the container 40 is separated from the base substrate 62 via the lead frame 66, and circuit components 20, 22, 24 such as a plurality of capacitances and resistors are arranged. There is. Further, the container 40 and the circuit element 16 are covered with a cover 64 and housed inside the container 60. The inside of the container 60 is airtightly sealed in a reduced pressure atmosphere such as vacuum or an inert gas atmosphere such as nitrogen, argon or helium.

振動素子２又は半導体集積回路装置１Ａに含まれる発振回路等を調整するための回路素
子１６や回路部品２０，２２，２４が半導体集積回路装置４を収納した容器４０の外部に配置されている。そのため、半導体集積回路装置４に含まれる温度調整素子の熱によって、回路素子１６を構成する樹脂部材や回路素子１６や回路部品２０，２２，２４と容器４０との接続部材である半田や導電性接着剤等からガスを発生することがなくなる。また、例えガスが発生したとしても振動素子２が容器４０に収納されているため、ガスの影響を受けることなく、振動素子２の安定な周波数特性を維持し、高い周波数安定性を有する発振器２００を得ることができる。 The circuit elements 16 and the circuit components 20, 22, and 24 for adjusting the oscillating circuit and the like included in the vibrating element 2 or the semiconductor integrated circuit device 1A are arranged outside the container 40 in which the semiconductor integrated circuit device 4 is housed. Therefore, due to the heat of the temperature adjusting element included in the semiconductor integrated circuit device 4, the resin member constituting the circuit element 16, the circuit element 16, the solder and the conductivity which are the connecting members between the circuit components 20, 22, 24 and the container 40 are conductive. No gas is generated from the adhesive or the like. Further, even if gas is generated, since the vibrating element 2 is housed in the container 40, the oscillator 200 maintains the stable frequency characteristics of the vibrating element 2 without being affected by the gas and has high frequency stability. Can be obtained.

容器４０の内部には、図１４及び図１５に示すように、半導体集積回路装置１Ａ、半導体集積回路装置４及び半導体集積回路装置４の上面に配置された振動素子２が収納されている。なお、容器４０の内部は真空等の減圧雰囲気、又は窒素、アルゴン、ヘリウム等の不活性気体雰囲気に気密封止されている。 As shown in FIGS. 14 and 15, the container 40 houses the semiconductor integrated circuit device 1A, the semiconductor integrated circuit device 4, and the vibrating element 2 arranged on the upper surface of the semiconductor integrated circuit device 4. The inside of the container 40 is hermetically sealed in a decompressed atmosphere such as vacuum or an inert gas atmosphere such as nitrogen, argon or helium.

容器４０は、パッケージ本体４２と蓋部材４４とで構成されている。パッケージ本体４２は、図１５に示すように、第１の基板４６、第２の基板４８、第３の基板５０、第４の基板５２及び第５の基板５４を積層して形成されている。第２の基板４８、第３の基板５０、第４の基板５２及び第５の基板５４は中央部が除去された環状体であり、第５の基板５４の上面の周縁にシールリングや低融点ガラス等の封止部材５６が形成されている。 The container 40 is composed of a package body 42 and a lid member 44. As shown in FIG. 15, the package main body 42 is formed by laminating a first substrate 46, a second substrate 48, a third substrate 50, a fourth substrate 52, and a fifth substrate 54. The second substrate 48, the third substrate 50, the fourth substrate 52, and the fifth substrate 54 are annular bodies from which the central portion has been removed, and a seal ring and a low melting point are formed on the peripheral edge of the upper surface of the fifth substrate 54. A sealing member 56 such as glass is formed.

第２の基板４８と第３の基板５０とにより、半導体集積回路装置１Ａを収容する凹部が形成され、第４の基板５２と第５の基板５４とにより、半導体集積回路装置４と振動素子２を収容する凹部が形成されている。 The second substrate 48 and the third substrate 50 form a recess for accommodating the semiconductor integrated circuit device 1A, and the fourth substrate 52 and the fifth substrate 54 form the semiconductor integrated circuit device 4 and the vibrating element 2. A recess is formed to accommodate the.

第１の基板４６の上面の所定の位置には接合部材３６により半導体集積回路装置１Ａが接合され、半導体集積回路装置１Ａはボンディングワイヤー３０により第２の基板４８の上面に配置された不図示の電極パッドと電気的に接続されている。 The semiconductor integrated circuit device 1A is bonded to a predetermined position on the upper surface of the first substrate 46 by a bonding member 36, and the semiconductor integrated circuit device 1A is arranged on the upper surface of the second substrate 48 by a bonding wire 30 (not shown). It is electrically connected to the electrode pad.

第３の基板５０の上面の所定の位置には接合部材３４により半導体集積回路装置４が接合され、半導体集積回路装置４の上面である能動面１５に形成された電極パッド２６はボンディングワイヤー３０により第４の基板５２の上面に配置された不図示の電極パッドと電気的に接続されている。 The semiconductor integrated circuit device 4 is bonded to a predetermined position on the upper surface of the third substrate 50 by a bonding member 34, and the electrode pad 26 formed on the active surface 15 which is the upper surface of the semiconductor integrated circuit device 4 is formed by a bonding wire 30. It is electrically connected to an electrode pad (not shown) arranged on the upper surface of the fourth substrate 52.

したがって、半導体集積回路装置１Ａと半導体集積回路装置４とは容器４０の内部で離間して配置されているため、振動素子２を加熱する半導体集積回路装置４の熱が、半導体集積回路装置１Ａへ直接伝わり難い。そのため、加熱し過ぎによる、半導体集積回路装置１Ａに含まれる発振回路の特性劣化を制御することができる。 Therefore, since the semiconductor integrated circuit device 1A and the semiconductor integrated circuit device 4 are arranged apart from each other inside the container 40, the heat of the semiconductor integrated circuit device 4 that heats the vibrating element 2 is transferred to the semiconductor integrated circuit device 1A. It is difficult to convey directly. Therefore, it is possible to control the deterioration of the characteristics of the oscillation circuit included in the semiconductor integrated circuit device 1A due to overheating.

振動素子２は、半導体集積回路装置４の能動面１５に配置されている。また、振動素子２は、能動面１５に形成された電極パッド２６と、振動素子２の下面に形成された不図示の電極パッドと、を金属性バンプや導電性接着剤等の接合部材３２を介して半導体集積回路装置４に接合されている。これにより、振動素子２は、半導体集積回路装置４によって支持されている。なお、振動素子２の上下面に形成された不図示の励振電極と、振動素子２の下面に形成された不図示の電極パッドとはそれぞれ電気的に接続されている。なお、振動素子２と半導体集積回路装置４とは、半導体集積回路装置４で発生した熱が振動素子２に伝わるように接続されていれば良い。そのため、例えば、振動素子２と半導体集積回路装置４とが非導電性の接合部材で接続され、振動素子２と半導体集積回路装置４又はパッケージ本体４２とがボンディングワイヤー等の導電性部材を用いて電気的に接続されていても良い。 The vibrating element 2 is arranged on the active surface 15 of the semiconductor integrated circuit device 4. Further, the vibrating element 2 is formed by joining an electrode pad 26 formed on the active surface 15 and an electrode pad (not shown) formed on the lower surface of the vibrating element 2 with a joining member 32 such as a metal bump or a conductive adhesive. It is joined to the semiconductor integrated circuit device 4 via. As a result, the vibrating element 2 is supported by the semiconductor integrated circuit device 4. The excitation electrodes (not shown) formed on the upper and lower surfaces of the vibrating element 2 and the electrode pads (not shown) formed on the lower surface of the vibrating element 2 are electrically connected to each other. The vibrating element 2 and the semiconductor integrated circuit device 4 may be connected so that the heat generated by the semiconductor integrated circuit device 4 is transferred to the vibrating element 2. Therefore, for example, the vibrating element 2 and the semiconductor integrated circuit device 4 are connected by a non-conductive bonding member, and the vibrating element 2 and the semiconductor integrated circuit device 4 or the package body 42 are connected by using a conductive member such as a bonding wire. It may be electrically connected.

したがって、振動素子２が半導体集積回路装置４上に配置されているため、半導体集積
回路装置４の熱を損失することなく振動素子２へ伝えることができ、低消費で振動素子２の温度制御をより安定化させることができる。 Therefore, since the vibrating element 2 is arranged on the semiconductor integrated circuit device 4, the heat of the semiconductor integrated circuit device 4 can be transferred to the vibrating element 2 without loss, and the temperature of the vibrating element 2 can be controlled with low consumption. It can be more stabilized.

なお、図１２では、振動素子２は、Ｙ軸方向から視たときの平面視において矩形状であるが、振動素子２の形状は矩形状に限定されず、例えば円形状であっても良い。また、振動素子２は、ＳＣカット水晶振動素子に限定されず、ＡＴカット水晶振動素子でも良いし、音叉型水晶振動素子、弾性表面波共振片その他の圧電振動素子やＭＥＭＳ（Micro Electro Mechanical Systems）共振素子でも構わない。なお、振動素子２としてＡＴカット水晶振動素子を用いた場合には、Ｂモード抑圧回路が不要となるため、発振器２００の小型化が図れる。 In FIG. 12, the vibrating element 2 has a rectangular shape in a plan view when viewed from the Y-axis direction, but the shape of the vibrating element 2 is not limited to a rectangular shape, and may be, for example, a circular shape. Further, the vibrating element 2 is not limited to the SC-cut crystal vibrating element, but may be an AT-cut crystal vibrating element, a sound fork type crystal vibrating element, a surface acoustic wave resonance piece or other piezoelectric vibrating element, or a MEMS (Micro Electro Mechanical Systems). It may be a resonant element. When the AT-cut crystal vibrating element is used as the vibrating element 2, the B-mode suppression circuit becomes unnecessary, so that the oscillator 200 can be miniaturized.

図１６は、本実施形態の発振器２００の機能ブロック図である。図１６に示すように、本実施形態の発振器２００は、振動素子２と、半導体集積回路装置１Ａと、半導体集積回路装置４とを含む。 FIG. 16 is a functional block diagram of the oscillator 200 of the present embodiment. As shown in FIG. 16, the oscillator 200 of the present embodiment includes a vibrating element 2, a semiconductor integrated circuit device 1A, and a semiconductor integrated circuit device 4.

半導体集積回路装置４は、温度調整素子２８０と、温度センサー２９０とを含む。 The semiconductor integrated circuit device 4 includes a temperature adjusting element 280 and a temperature sensor 290.

温度調整素子２８０は、振動素子２の温度を調整する素子であり、本実施形態では発熱素子である。温度調整素子２８０が発生させる熱は、半導体集積回路装置１Ａから供給される温度制御信号ＶＨＣに応じて制御される。前述の通り、振動素子２は半導体集積回路装置４に接合されているため、温度調整素子２８０が発生させる熱が振動素子２に伝わり、振動素子２の温度が所望の一定温度に近づくように調整される。 The temperature adjusting element 280 is an element that adjusts the temperature of the vibrating element 2, and is a heat generating element in the present embodiment. The heat generated by the temperature adjusting element 280 is controlled according to the temperature control signal VHC supplied from the semiconductor integrated circuit device 1A. As described above, since the vibrating element 2 is bonded to the semiconductor integrated circuit device 4, the heat generated by the temperature adjusting element 280 is transferred to the vibrating element 2 and adjusted so that the temperature of the vibrating element 2 approaches a desired constant temperature. Will be done.

温度センサー２９０は、温度を検出し、検出した温度に応じた電圧レベルを有する第１の温度検出信号ＶＴ１を出力する。前述の通り、振動素子２は半導体集積回路装置４に接合されており、温度センサー２９０は、振動素子２の近傍に位置するため、振動素子２の周囲の温度を検出することになる。また、温度センサー２９０は、温度調整素子２８０の近傍に位置するため、温度調整素子２８０の温度を検出するともいえる。温度センサー２９０から出力される第１の温度検出信号ＶＴ１は、半導体集積回路装置１Ａに供給される。 The temperature sensor 290 detects the temperature and outputs a first temperature detection signal VT1 having a voltage level corresponding to the detected temperature. As described above, since the vibrating element 2 is joined to the semiconductor integrated circuit device 4 and the temperature sensor 290 is located in the vicinity of the vibrating element 2, the temperature around the vibrating element 2 is detected. Further, since the temperature sensor 290 is located in the vicinity of the temperature adjusting element 280, it can be said that the temperature of the temperature adjusting element 280 is detected. The first temperature detection signal VT1 output from the temperature sensor 290 is supplied to the semiconductor integrated circuit device 1A.

前述の半導体集積回路装置１の一例である半導体集積回路装置１Ａは、温度制御回路２１０、温度補償回路２２０、Ｄ／Ａ変換回路２２２、発振回路２３０、ＰＬＬ（Phase Locked Loop）回路２３１、分周回路２３２、出力バッファー２３３、第２の温度センサーである温度センサー２４０、レベルシフター２４１、セレクター２４２、Ａ／Ｄ変換回路２４３、ローパスフィルター２４４、テスト回路２４５、インターフェース回路２５０、端子制御回路２５１、記憶部２６０及びレギュレーター２７０を含む。 The semiconductor integrated circuit device 1A, which is an example of the semiconductor integrated circuit device 1 described above, includes a temperature control circuit 210, a temperature compensation circuit 220, a D / A conversion circuit 222, an oscillation circuit 230, a PLL (Phase Locked Loop) circuit 231 and frequency division. Circuit 232, output buffer 233, temperature sensor 240 which is the second temperature sensor, level shifter 241, selector 242, A / D conversion circuit 243, low-pass filter 244, test circuit 245, interface circuit 250, terminal control circuit 251 and storage. The unit 260 and the regulator 270 are included.

また、半導体集積回路装置１Ａは、端子Ｔ１〜Ｔ１０を有する。端子Ｔ３は、電源電圧が供給される端子である。端子Ｔ４は、周波数制御信号ＶＣが入力される端子である。端子Ｔ５は、発振信号ＣＫＯを出力する端子である。端子Ｔ６は、グラウンド電圧が供給される端子である。端子Ｔ７は、第１の温度検出信号ＶＴ１が入力される端子である。端子Ｔ８は、温度制御信号ＶＨＣを出力する端子である。端子Ｔ９，Ｔ１０は振動素子２の両端と接続される端子である。 Further, the semiconductor integrated circuit device 1A has terminals T1 to T10. Terminal T3 is a terminal to which a power supply voltage is supplied. The terminal T4 is a terminal to which the frequency control signal VC is input. The terminal T5 is a terminal that outputs an oscillation signal CKO. The terminal T6 is a terminal to which the ground voltage is supplied. The terminal T7 is a terminal to which the first temperature detection signal VT1 is input. The terminal T8 is a terminal that outputs the temperature control signal VHC. The terminals T9 and T10 are terminals connected to both ends of the vibrating element 2.

レギュレーター２７０は、端子Ｔ３から供給される電源電圧に基づいて、半導体集積回路装置１Ａが有する各回路の電源電圧や基準電圧を生成する。 The regulator 270 generates a power supply voltage and a reference voltage of each circuit of the semiconductor integrated circuit device 1A based on the power supply voltage supplied from the terminal T3.

温度制御回路２１０は、振動素子２の温度設定値ＤＴＳ、第１の温度検出信号ＶＴ１及び第２の温度検出値ＤＴ２に基づいて、温度調整素子２８０を制御する温度制御信号ＶＨ
Ｃを生成する。温度設定値ＤＴＳは、振動素子２の目標温度の設定値であり、記憶部２６０のＲＯＭ（Read Only Memory）２６１に記憶されている。そして、発振器２００の電源が投入されると、温度設定値ＤＴＳは、ＲＯＭ２６１からレジスター群２６２に含まれる所定のレジスターに転送されて保持され、当該レジスターに保持された温度設定値ＤＴＳが温度制御回路２１０に供給される。 The temperature control circuit 210 controls the temperature control element 280 based on the temperature set value DTS of the vibrating element 2, the first temperature detection signal VT1 and the second temperature detection value DT2, and the temperature control signal VH.
Generate C. The temperature set value DTS is a set value of the target temperature of the vibrating element 2, and is stored in the ROM (Read Only Memory) 261 of the storage unit 260. Then, when the power of the oscillator 200 is turned on, the temperature set value DTS is transferred from the ROM 261 to a predetermined register included in the register group 262 and held, and the temperature set value DTS held in the register is the temperature control circuit. It is supplied to 210.

また、温度制御回路２１０は、第１の温度検出信号ＶＴ１が所定の温度よりも高いときにアクティブとなり、所定の温度よりも低いときに非アクティブとなるオーブンアラーム信号ＯＡを生成して出力する。 Further, the temperature control circuit 210 generates and outputs an oven alarm signal OA that becomes active when the first temperature detection signal VT1 is higher than a predetermined temperature and becomes inactive when the first temperature detection signal VT1 is lower than a predetermined temperature.

温度補償回路２２０は、第２の温度検出値ＤＴ２に基づいて発振回路２３０の周波数を温度補償する。具体的には、温度補償回路２２０は、第２の温度検出値ＤＴ２に基づいて、発振回路２３０の周波数が周波数制御値ＤＶＣに応じた所望の周波数になるように温度補償するためのデジタル信号である温度補償値を生成する。例えば、発振器２００の製造時の検査工程において、温度補償回路２２０が、振動素子２の周波数温度特性に対して概ね逆の特性となる温度補償値を生成するための温度補償データが生成され、記憶部２６０のＲＯＭ２６１に記憶される。そして、発振器２００に電源が投入されると、当該温度補償データは、ＲＯＭ２６１からレジスター群２６２に含まれる所定のレジスターに転送されて保持され、温度補償回路２２０は、当該レジスターに保持された温度補償データ、第２の温度検出値ＤＴ２及び周波数制御値ＤＶＣに基づいて、温度補償値を生成する。 The temperature compensation circuit 220 temperature compensates the frequency of the oscillation circuit 230 based on the second temperature detection value DT2. Specifically, the temperature compensation circuit 220 is a digital signal for temperature compensation so that the frequency of the oscillation circuit 230 becomes a desired frequency according to the frequency control value DVC based on the second temperature detection value DT2. Generate a temperature compensation value. For example, in the inspection process at the time of manufacturing the oscillator 200, the temperature compensation circuit 220 generates and stores temperature compensation data for generating a temperature compensation value that is substantially opposite to the frequency temperature characteristic of the vibrating element 2. It is stored in ROM 261 of unit 260. Then, when the power is turned on to the oscillator 200, the temperature compensation data is transferred from the ROM 261 to a predetermined register included in the register group 262 and held, and the temperature compensation circuit 220 holds the temperature compensation held in the register. A temperature compensation value is generated based on the data, the second temperature detection value DT2 and the frequency control value DVC.

Ｄ／Ａ変換回路２２２は、温度補償回路２２０が生成した温度補償値をアナログ信号である温度補償電圧に変換し、発振回路２３０に供給する。 The D / A conversion circuit 222 converts the temperature compensation value generated by the temperature compensation circuit 220 into a temperature compensation voltage which is an analog signal and supplies it to the oscillation circuit 230.

発振回路２３０は、端子Ｔ９，Ｔ１０を介して振動素子２の両端と電気的に接続されており、振動素子２の出力信号を増幅して振動素子２にフィードバックすることにより、振動素子２を発振させる回路である。例えば、発振回路２３０は、増幅素子としてインバーターを用いた発振回路であってもよいし、増幅素子としてバイポーラトランジスターを用いた発振回路であってもよい。本実施形態では、発振回路２３０は、Ｄ／Ａ変換回路２２２から供給される温度補償電圧に応じた周波数で振動素子２を発振させる。具体的には、発振回路２３０は、振動素子２の負荷容量となる不図示の可変容量素子を有し、当該可変容量素子に温度補償電圧が印加されて当該温度補償電圧に応じた負荷容量値となることにより、発振回路２３０から出力される発振信号の周波数が温度補償される。 The oscillating circuit 230 is electrically connected to both ends of the vibrating element 2 via terminals T9 and T10, and oscillates the vibrating element 2 by amplifying the output signal of the vibrating element 2 and feeding it back to the vibrating element 2. It is a circuit to make it. For example, the oscillation circuit 230 may be an oscillation circuit using an inverter as an amplification element, or an oscillation circuit using a bipolar transistor as an amplification element. In the present embodiment, the oscillation circuit 230 oscillates the vibrating element 2 at a frequency corresponding to the temperature compensation voltage supplied from the D / A conversion circuit 222. Specifically, the oscillation circuit 230 has a variable capacitance element (not shown) that serves as the load capacitance of the vibrating element 2, and a temperature compensation voltage is applied to the variable capacitance element to provide a load capacitance value corresponding to the temperature compensation voltage. As a result, the frequency of the oscillation signal output from the oscillation circuit 230 is temperature-compensated.

ＰＬＬ回路２３１は、発振回路２３０から出力される発振信号の周波数を逓倍する。 The PLL circuit 231 multiplies the frequency of the oscillation signal output from the oscillation circuit 230.

分周回路２３２は、ＰＬＬ回路２３１から出力される発振信号を分周する。 The frequency dividing circuit 232 divides the oscillation signal output from the PLL circuit 231.

出力バッファー２３３は、分周回路２３２から出力される発振信号をバッファリングし、発振信号ＣＫＯとして端子Ｔ５から半導体集積回路装置１Ａの外部に出力する。 The output buffer 233 buffers the oscillation signal output from the frequency dividing circuit 232 and outputs it as an oscillation signal CKO from the terminal T5 to the outside of the semiconductor integrated circuit device 1A.

温度センサー２４０は、温度を検出し、検出した温度に応じた電圧レベルを有する第２の温度検出信号ＶＴ２を出力する。前述の通り、半導体集積回路装置１Ａは第１の基板４６の上面に接合されており、温度センサー２４０は、温度センサー２９０よりも振動素子２や温度調整素子２８０から離れた位置に設けられている。そのため、温度センサー２９０は、振動素子２や温度調整素子２８０から離れた位置における容器４０の内部温度を検出することになる。また、外気の熱はリードフレーム６６を介して容器４０に伝わる。したがって、温度は発振器２００の外気温度が所定の範囲で変化した場合、温度調整素子２８０の近傍に設けられている温度センサー２９０が検出する温度はほとんど変化しないのに対して、温度センサー２４０が検出する温度は所定の範囲で変化する。 The temperature sensor 240 detects the temperature and outputs a second temperature detection signal VT2 having a voltage level corresponding to the detected temperature. As described above, the semiconductor integrated circuit device 1A is bonded to the upper surface of the first substrate 46, and the temperature sensor 240 is provided at a position farther from the vibration element 2 and the temperature adjusting element 280 than the temperature sensor 290. .. Therefore, the temperature sensor 290 detects the internal temperature of the container 40 at a position away from the vibrating element 2 and the temperature adjusting element 280. Further, the heat of the outside air is transferred to the container 40 via the lead frame 66. Therefore, when the outside air temperature of the oscillator 200 changes within a predetermined range, the temperature detected by the temperature sensor 290 provided in the vicinity of the temperature adjusting element 280 hardly changes, whereas the temperature is detected by the temperature sensor 240. The temperature varies within a predetermined range.

レベルシフター２４１は、端子Ｔ４から入力される周波数制御信号ＶＣを所望の電圧レベルに変換する。 The level shifter 241 converts the frequency control signal VC input from the terminal T4 into a desired voltage level.

セレクター２４２は、レベルシフター２４１から出力される周波数制御信号ＶＣと、温度センサー２４０から出力される第２の温度検出信号ＶＴ２と、テスト回路信号から出力されるテスト信号ＴＳＴのいずれか１つを選択して出力する。例えば、セレクター２４２は、テストモードではテスト信号ＴＳＴを選択して出力し、通常動作モードでは周波数制御信号ＶＣと第２の温度検出信号ＶＴ２とを時分割に選択して出力する。ただし、例えば、発振器２００の製造時の検査工程において、発振器２００の仕様に応じて、周波数制御信号ＶＣと第２の温度検出信号ＶＴ２のいずれか一方を選択するための選択値が記憶部２６０のＲＯＭ２６１に記憶され、発振器２００に電源が投入されると、当該選択値がＲＯＭ２６１からレジスター群２６２に含まれる所定のレジスターに転送されて保持され、当該レジスターに保持された選択値がセレクター２４２に供給されてもよい。 The selector 242 selects one of the frequency control signal VC output from the level shifter 241 and the second temperature detection signal VT2 output from the temperature sensor 240, and the test signal TST output from the test circuit signal. And output. For example, the selector 242 selects and outputs the test signal TST in the test mode, and selects and outputs the frequency control signal VC and the second temperature detection signal VT2 in a time division manner in the normal operation mode. However, for example, in the inspection process at the time of manufacturing the oscillator 200, the selection value for selecting either the frequency control signal VC or the second temperature detection signal VT2 is set in the storage unit 260 according to the specifications of the oscillator 200. When stored in the ROM 261 and the power is turned on to the oscillator 200, the selected value is transferred from the ROM 261 to a predetermined register included in the register group 262 and held, and the selected value held in the register is supplied to the selector 242. May be done.

Ａ／Ｄ変換回路２４３は、通常動作モードにおいて、セレクター２４２から時分割に出力されるアナログ信号である周波数制御信号ＶＣ及び第２の温度検出信号ＶＴ２を、それぞれデジタル信号である周波数制御値ＤＶＣ及び第２の温度検出値ＤＴ２に変換する。 In the normal operation mode, the A / D conversion circuit 243 sets the frequency control signal VC and the second temperature detection signal VT2, which are analog signals output from the selector 242 in a time-division manner, into the frequency control value DVC and the digital signals, respectively. It is converted to the second temperature detection value DT2.

また、Ａ／Ｄ変換回路２４３は、テストモードにおいて、セレクター２４２から出力されるアナログ信号であるテスト信号ＴＳＴをデジタル信号であるテスト値ＤＴＳＴに変換する。 Further, the A / D conversion circuit 243 converts the test signal TST, which is an analog signal output from the selector 242, into the test value DTST, which is a digital signal, in the test mode.

ローパスフィルター２４４は、Ａ／Ｄ変換回路２４３から時分割に出力される周波数制御値ＤＶＣ及び第２の温度検出値ＤＴ２に対してローパス処理を行い、高周波ノイズ信号の強度を低減させるデジタルフィルターである。 The low-pass filter 244 is a digital filter that performs low-pass processing on the frequency control value DVC and the second temperature detection value DT2 output in a time-division manner from the A / D conversion circuit 243 to reduce the intensity of the high-frequency noise signal. ..

インターフェース回路２５０は、発振器２００と接続される不図示の外部装置との間でデータ通信を行うための回路である。インターフェース回路２５０は、例えば、Ｉ２Ｃ（Inter-Integrated Circuit）バスに対応したインターフェース回路であってもよいし、ＳＰＩ（Serial Peripheral Interface）バスに対応したインターフェース回路であってもよい。 The interface circuit 250 is a circuit for performing data communication between the oscillator 200 and an external device (not shown) connected to the oscillator 200. The interface circuit 250 may be, for example, an interface circuit corresponding to the I 2 C (Inter-Integrated Circuit ) bus, SPI may be an interface circuit corresponding to (Serial Peripheral Interface) bus.

記憶部２６０は、不揮発性メモリーであるＲＯＭ２６１と、揮発性メモリーであるレジスター群２６２とを有する。発振器２００の製造時の検査工程において、外部装置は、インターフェース回路２５０を介して、発振器２００が有する各回路の動作を制御するための各種のデータをレジスター群２６２に含まれる各種のレジスターに書き込んで各回路を調整する。そして、外部装置は、インターフェース回路２５０を介して、決定した各種の最適なデータをＲＯＭ２６１に記憶させる。発振器２００に電源が投入されると、動作モードが通常動作モードに設定され、ＲＯＭ２６１に記憶されている各種のデータは、レジスター群２６２に含まれる各種のレジスターに転送されて保持され、当該各種のレジスターに保持された各種のデータが各回路に供給される。 The storage unit 260 has a ROM 261 which is a non-volatile memory and a register group 262 which is a volatile memory. In the inspection process at the time of manufacturing the oscillator 200, the external device writes various data for controlling the operation of each circuit of the oscillator 200 to various registers included in the register group 262 via the interface circuit 250. Adjust each circuit. Then, the external device stores the determined various optimum data in the ROM 261 via the interface circuit 250. When the power is turned on to the oscillator 200, the operation mode is set to the normal operation mode, and various data stored in the ROM 261 are transferred to and held by various registers included in the register group 262, and the various types of data are stored. Various data held in the register are supplied to each circuit.

また、発振器２００の製造時の検査工程において、外部装置は、レジスター群２６２に含まれる所定のレジスターにデータを書き込むことにより、動作モードをテストモードに設定することができる。 Further, in the inspection process at the time of manufacturing the oscillator 200, the external device can set the operation mode to the test mode by writing data to a predetermined register included in the register group 262.

テスト回路２４５は、テストモードにおいて、Ａ／Ｄ変換回路２４３をテストするためのテスト信号ＴＳＴを出力する。前述の通り、テスト信号ＴＳＴはセレクター２４２で選択されてＡ／Ｄ変換回路２４３に入力され、Ａ／Ｄ変換回路２４３は、テスト信号ＴＳＴ
をデジタル信号であるテスト値ＤＴＳＴに変換する。テスト回路２４５は、テスト値ＤＴＳＴが所定値あるいは所定の範囲に含まれるか否かに基づいて、Ａ／Ｄ変換回路２４３が正常であるか否かをテストし、当該テスト結果をレジスター群２６２に含まれる所定のレジスターに格納する。外部装置は、インターフェース回路２５０を介して、テスト結果を読み出して、Ａ／Ｄ変換回路２４３が正常であるか否かを判定することができる。 The test circuit 245 outputs a test signal TST for testing the A / D conversion circuit 243 in the test mode. As described above, the test signal TST is selected by the selector 242 and input to the A / D conversion circuit 243, and the A / D conversion circuit 243 is the test signal TST.
Is converted into a test value DTST which is a digital signal. The test circuit 245 tests whether or not the A / D conversion circuit 243 is normal based on whether or not the test value DTST is included in a predetermined value or a predetermined range, and sends the test result to the register group 262. Store in a given register included. The external device can read the test result via the interface circuit 250 and determine whether or not the A / D conversion circuit 243 is normal.

端子Ｔ１，Ｔ２は端子制御回路２５１と接続されている。端子制御回路２５１は、テストモードでは、端子Ｔ１又は端子Ｔ２から入力される信号をインターフェース回路２５０に供給し、インターフェース回路２５０から出力される信号を端子Ｔ１又は端子Ｔ２から半導体集積回路装置１Ａの外部に出力する。また、端子制御回路２５１は、通常動作モードでは、温度制御回路２１０から出力されるオーブンアラーム信号ＯＡを端子Ｔ１又は端子Ｔ２から半導体集積回路装置１Ａの外部に出力する。 The terminals T1 and T2 are connected to the terminal control circuit 251. In the test mode, the terminal control circuit 251 supplies the signal input from the terminal T1 or the terminal T2 to the interface circuit 250, and supplies the signal output from the interface circuit 250 from the terminal T1 or the terminal T2 to the outside of the semiconductor integrated circuit device 1A. Output to. Further, in the normal operation mode, the terminal control circuit 251 outputs the oven alarm signal OA output from the temperature control circuit 210 from the terminal T1 or the terminal T2 to the outside of the semiconductor integrated circuit device 1A.

端子Ｔ１，Ｔ２の一方はボンディングワイヤー３０によって不図示の電極パッドと電気的に接続され、端子Ｔ１，Ｔ２の一方は不図示の電極パッドと接続されない。この端子Ｔ１，Ｔ２は、前述の半導体集積回路装置１の電極１０１，１０２に相当する。そして、端子Ｔ１は、前述の半導体集積回路装置１の静電気保護回路１２１に相当する不図示の静電気保護回路と電気的に接続されている。同様に、端子Ｔ２は、前述の半導体集積回路装置１の静電気保護回路１２２に相当する不図示の静電気保護回路と電気的に接続されている。 One of the terminals T1 and T2 is electrically connected to the electrode pad (not shown) by the bonding wire 30, and one of the terminals T1 and T2 is not connected to the electrode pad (not shown). The terminals T1 and T2 correspond to the electrodes 101 and 102 of the semiconductor integrated circuit device 1 described above. The terminal T1 is electrically connected to an electrostatic protection circuit (not shown) corresponding to the electrostatic protection circuit 121 of the semiconductor integrated circuit device 1 described above. Similarly, the terminal T2 is electrically connected to an electrostatic protection circuit (not shown) corresponding to the electrostatic protection circuit 122 of the semiconductor integrated circuit device 1 described above.

本実施形態の発振器２００は、同一機能を有する端子Ｔ１，Ｔ２を有する半導体集積回路装置１Ａを備えるので、実装が容易であり低コスト化に有利である。また、本実施形態の発振器２００は、端子Ｔ１，Ｔ２とそれぞれ電気的に接続される不図示の静電気保護回路によって外来ノイズから回路を適切に保護することが可能な半導体集積回路装置１Ａを備えるので、高い信頼性を実現することができる。 Since the oscillator 200 of the present embodiment includes the semiconductor integrated circuit device 1A having terminals T1 and T2 having the same function, it is easy to mount and is advantageous in cost reduction. Further, the oscillator 200 of the present embodiment includes a semiconductor integrated circuit device 1A capable of appropriately protecting the circuit from external noise by an electrostatic protection circuit (not shown) electrically connected to the terminals T1 and T2, respectively. , High reliability can be realized.

さらに、テストモードにおいて端子Ｔ１，Ｔ２の一方に入力又は出力されるテスト用の信号は、通常動作モードでは使用されないため、端子Ｔ１、Ｔ２はノイズ源となりにくい。また、通常動作モードにおいて端子Ｔ１，Ｔ２の一方から出力されるオーブンアラーム信号ＯＡは直流信号であるため、端子Ｔ１と端子Ｔ２とを接続し、オーブンアラーム信号ＯＡが伝搬する不図示の配線はシールド配線として機能する。したがって、端子Ｔ１，Ｔ２の一方に入力又は出力される信号によって発振器２００の性能が劣化するおそれが低減される。 Further, since the test signal input or output to one of the terminals T1 and T2 in the test mode is not used in the normal operation mode, the terminals T1 and T2 are unlikely to be noise sources. Further, since the oven alarm signal OA output from one of the terminals T1 and T2 in the normal operation mode is a DC signal, the terminals T1 and the terminal T2 are connected, and the wiring (not shown) in which the oven alarm signal OA propagates is shielded. Functions as wiring. Therefore, the possibility that the performance of the oscillator 200 is deteriorated by the signal input or output to one of the terminals T1 and T2 is reduced.

本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。 The present invention is not limited to the present embodiment, and various modifications can be made within the scope of the gist of the present invention.

上述した実施形態及び変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態及び各変形例を適宜組み合わせることも可能である。 The above-described embodiments and modifications are merely examples, and the present invention is not limited thereto. For example, it is also possible to appropriately combine each embodiment and each modification.

本発明は、実施の形態で説明した構成と実質的に同一の構成、例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention includes a configuration substantially the same as the configuration described in the embodiment, for example, a configuration having the same function, method and result, or a configuration having the same purpose and effect. The present invention also includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. The present invention also includes a configuration that exhibits the same effects as the configuration described in the embodiment or a configuration that can achieve the same object. The present invention also includes a configuration in which a known technique is added to the configuration described in the embodiment.

１，１Ａ…半導体集積回路装置、２…振動素子、４…半導体集積回路装置、１０，１１，
１２…電子デバイス、１５…能動面、２０，２２，２４…回路部品、２６，２８…電極パッド、３０…ボンディングワイヤー、３２，３４，３６…接合部材、３８…スペーサー、４０…容器、４２…パッケージ本体、４４…蓋部材、４６…第１の基板、４８…第２の基板、５０…第３の基板、５２…第４の基板、５４…第５の基板、５６…封止部材、６０…容器、６２…ベース基板、６４…カバー、６６…リードフレーム、１００…半導体基板、１００ａ…第１の辺、１００ｂ…第２の辺、１０１，１０２，１０３，１０４，１０５，１０６…電極、１１１，１１２，１１３…配線、１２１，１２２，１２３，１２４，１２５，１２６…静電気保護回路、１３０…回路ブロック、１４１…ダイオード、１４２…ダイオード、１４３…抵抗、１４４…ダイオード、１４５…ダイオード、１４６…抵抗、１５０…パッケージ、１５１…第１の基板、１５２…第２の基板、１５３…第３の基板、１６１，１６２，１６３，１６４，１６５，１６６…端子、１７１，１７２，１７３，１７４，１７５，１７６…ボンディングワイヤー、１８０…接合部材、１９０…蓋部材、１９１…封止部材、２００…発振器、２１０…温度制御回路、２２０…温度補償回路、２２２…Ｄ／Ａ変換回路、２３０…発振回路、２３１…ＰＬＬ回路、２３２…分周回路、２３３…出力バッファー、２４０…温度センサー、２４１…レベルシフター、２４２…セレクター、２４３…Ａ／Ｄ変換回路、２４４…ローパスフィルター、２４５…テスト回路、２５０…インターフェース回路、２５１…端子制御回路、２６０…記憶部、２６１…ＲＯＭ、２６２…レジスター群、２７０…レギュレーター、２８０…温度調整素子、２９０…温度センサー、３００…モールド樹脂、３６０…ダイパッド、３６１，３６２，３６３，３６４，３６５，３６６…リード、３７２，３７３，３７４，３７５，３７６…ボンディングワイヤー、３８０…接合部材、４００…モールド樹脂、４１０…プリント基板、４２１，４２２，４２３，４２４…電子部品、４５２，４５３，４５４，４５５，４５６…ボンディングワイヤー、４６０…ダイパッド、４６１，４６２，４６３，４６４，４６５，４６６…リード、４７１，４７２，４７３，４７４，４７５，４７６…ボンディングワイヤー 1,1A ... Semiconductor integrated circuit device, 2 ... Vibration element, 4 ... Semiconductor integrated circuit device, 10,11,
12 ... Electronic device, 15 ... Active surface, 20, 22, 24 ... Circuit parts, 26, 28 ... Electrode pads, 30 ... Bonding wires, 32, 34, 36 ... Bonding members, 38 ... Spacers, 40 ... Containers, 42 ... Package body, 44 ... lid member, 46 ... first substrate, 48 ... second substrate, 50 ... third substrate, 52 ... fourth substrate, 54 ... fifth substrate, 56 ... sealing member, 60 ... Container, 62 ... Base substrate, 64 ... Cover, 66 ... Lead frame, 100 ... Semiconductor substrate, 100a ... First side, 100b ... Second side, 101, 102, 103, 104, 105, 106 ... Electrodes, 111, 112, 113 ... Wiring, 121, 122, 123, 124, 125, 126 ... Electrostatic protection circuit, 130 ... Circuit block, 141 ... Diode, 142 ... Diode, 143 ... Resistance, 144 ... Diode, 145 ... Diode, 146 ... Resistance, 150 ... Package, 151 ... First board, 152 ... Second board, 153 ... Third board, 161, 162, 163, 164, 165, 166 ... Terminals, 171, 172, 173, 174. 175, 176 ... bonding wire, 180 ... bonding member, 190 ... lid member, 191 ... sealing member, 200 ... oscillator, 210 ... temperature control circuit, 220 ... temperature compensation circuit, 222 ... D / A conversion circuit, 230 ... oscillation Circuit, 231 ... PLL circuit, 232 ... Dividing circuit, 233 ... Output buffer, 240 ... Temperature sensor, 241 ... Level shifter, 242 ... Selector, 243 ... A / D conversion circuit, 244 ... Low pass filter, 245 ... Test circuit, 250 ... Interface circuit, 251 ... Terminal control circuit, 260 ... Storage unit, 261 ... ROM, 262 ... Register group, 270 ... Regulator, 280 ... Temperature control element, 290 ... Temperature sensor, 300 ... Mold resin, 360 ... Die pad, 361 , 362,363,364,365,366 ... Leads, 372,373,374,375,376 ... Bonding wires, 380 ... Bonding members, 400 ... Mold resin, 410 ... Printed circuit boards, 421,422,423,424 ... Electronics Parts, 452,453,454,455,456 ... Bonding wire, 460 ... Die pad, 461,462,463,464,465,466 ... Lead, 471,472,473,474,475,476 ... Bonding wire

Claims (8)

平面視で、第１の辺及び前記第１の辺の対辺である第２の辺を有する半導体基板と、
前記第２の辺よりも前記第１の辺に近い位置に設けられた第１の電極と、
前記第１の辺よりも前記第２の辺に近い位置に設けられた第２の電極と、
前記第１の電極及び前記第２の電極と電気的に接続される回路ブロックと、
前記第１の電極と前記第２の電極とを電気的に接続する配線と、
前記第１の電極と電気的に接続される第１の静電気保護回路と、
前記第２の電極と電気的に接続される第２の静電気保護回路と、を備えた、半導体集積回路装置。 In a plan view, a semiconductor substrate having a first side and a second side that is the opposite side of the first side,
A first electrode provided at a position closer to the first side than the second side, and
A second electrode provided at a position closer to the second side than the first side, and
A circuit block electrically connected to the first electrode and the second electrode,
A wiring that electrically connects the first electrode and the second electrode,
A first electrostatic protection circuit that is electrically connected to the first electrode,
A semiconductor integrated circuit device including a second electrostatic protection circuit that is electrically connected to the second electrode. 前記回路ブロックは、前記第２の電極よりも前記第１の電極に近い位置に配置されている、請求項１に記載の半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1, wherein the circuit block is arranged at a position closer to the first electrode than the second electrode. 前記第２の静電気保護回路は、前記第１の静電気保護回路よりも電荷を吸収する能力が小さい、請求項２に記載の半導体集積回路装置。 The semiconductor integrated circuit device according to claim 2, wherein the second electrostatic protection circuit has a smaller ability to absorb electric charges than the first electrostatic protection circuit. 前記第１の電極又は前記第２の電極は、テスト用の信号が入力又は出力される電極である、請求項１乃至３のいずれか一項に記載の半導体集積回路装置。 The semiconductor integrated circuit device according to any one of claims 1 to 3, wherein the first electrode or the second electrode is an electrode to which a test signal is input or output. 前記第１の電極又は前記第２の電極は、直流信号が入力又は出力される電極である、請求項１乃至３のいずれか一項に記載の半導体集積回路装置。 The semiconductor integrated circuit device according to any one of claims 1 to 3, wherein the first electrode or the second electrode is an electrode to which a DC signal is input or output. 第３の電極、第４の電極、第５の電極、及び第６の電極をさらに備え、
前記第１の電極、前記第３の電極、及び前記第５の電極は、前記第１の辺に沿って配置され、且つ、前記第１の電極は前記第３の電極と前記第５の電極との間に位置し、
前記第２の電極、前記第４の電極、及び前記第６の電極は、前記第２の辺に沿って配置され、且つ、前記第２の電極は前記第４の電極と前記第６の電極との間に位置する、請求項５に記載の半導体集積回路装置。 Further provided with a third electrode, a fourth electrode, a fifth electrode, and a sixth electrode,
The first electrode, the third electrode, and the fifth electrode are arranged along the first side, and the first electrode is the third electrode and the fifth electrode. Located between and
The second electrode, the fourth electrode, and the sixth electrode are arranged along the second side, and the second electrode is the fourth electrode and the sixth electrode. The semiconductor integrated circuit device according to claim 5, which is located between. 請求項１乃至６のいずれか一項に記載の半導体集積回路装置と、
前記半導体集積回路装置と接続される振動素子と、を備えた、発振器。 The semiconductor integrated circuit device according to any one of claims 1 to 6.
An oscillator including a vibrating element connected to the semiconductor integrated circuit device. 前記半導体集積回路装置及び前記振動子を収容し、第１の端子を有する容器を備え、
前記第１の電極及び前記第２の電極の一方と、前記第１の端子とが、第１のボンディングワイヤーによって電気的に接続されており、
前記第１の電極及び前記第２の電極の他方には、ボンディングワイヤーが接続されていない、請求項７に記載の発振器。 A container for accommodating the semiconductor integrated circuit device and the oscillator and having a first terminal is provided.
One of the first electrode and the second electrode and the first terminal are electrically connected by a first bonding wire.
The oscillator according to claim 7, wherein a bonding wire is not connected to the other of the first electrode and the second electrode.
JP2019116363A 2019-06-24 2019-06-24 Semiconductor integrated circuit device and oscillator Pending JP2021002613A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019116363A JP2021002613A (en) 2019-06-24 2019-06-24 Semiconductor integrated circuit device and oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019116363A JP2021002613A (en) 2019-06-24 2019-06-24 Semiconductor integrated circuit device and oscillator

Publications (1)

Publication Number Publication Date
JP2021002613A true JP2021002613A (en) 2021-01-07

Family

ID=73995285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019116363A Pending JP2021002613A (en) 2019-06-24 2019-06-24 Semiconductor integrated circuit device and oscillator

Country Status (1)

Country Link
JP (1) JP2021002613A (en)

Similar Documents

Publication Publication Date Title
US7759844B2 (en) Surface-mount type crystal unit
JP4795602B2 (en) Oscillator
JP5757786B2 (en) Crystal oscillator
US7471162B2 (en) Surface mount type temperature-compensated crystal oscillator
JP2020120159A (en) Oscillator, electronic equipment and mobile object
JP2013219539A (en) Temperature compensation type piezoelectric oscillator
JP2018064193A (en) Circuit device, oscillator, electronic apparatus, and moving body
JP2021002613A (en) Semiconductor integrated circuit device and oscillator
JP2008263564A (en) Temperature-compensated piezoelectric oscillator
JP2000114877A (en) Piezoelectric oscillator
US11239844B2 (en) Oscillator
JP2016103758A (en) Piezoelectric device
US11095250B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
CN111614323B (en) Oscillator, electronic apparatus, and moving object
CN114079434A (en) Vibration device
JP2013219704A (en) Piezo-oscillator
JP2005020546A (en) Surface mount crystal oscillator
JP5468240B2 (en) Temperature compensated crystal oscillator for surface mounting
CN111726083B (en) Circuit device, oscillator, electronic apparatus, and moving object
JP2014057131A (en) Two-stage joined crystal oscillator
US20240022230A1 (en) Piezoelectric device
CN111726082B (en) Circuit device, oscillator, electronic apparatus, and moving object
JP4983240B2 (en) Piezoelectric vibration oscillator
JP2009278218A (en) Piezoelectric resonator
JP2005253007A (en) Temperature compensated crystal oscillator