JP2020521225A - 機能ドメインを管理するための装置及び方法 - Google Patents
機能ドメインを管理するための装置及び方法 Download PDFInfo
- Publication number
- JP2020521225A JP2020521225A JP2019563509A JP2019563509A JP2020521225A JP 2020521225 A JP2020521225 A JP 2020521225A JP 2019563509 A JP2019563509 A JP 2019563509A JP 2019563509 A JP2019563509 A JP 2019563509A JP 2020521225 A JP2020521225 A JP 2020521225A
- Authority
- JP
- Japan
- Prior art keywords
- function
- state
- functional
- program counter
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000006870 function Effects 0.000 claims abstract description 276
- 238000012545 processing Methods 0.000 claims abstract description 159
- 230000004048 modification Effects 0.000 claims abstract description 9
- 238000012986 modification Methods 0.000 claims abstract description 9
- 230000004044 response Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 13
- 230000009471 action Effects 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims description 2
- 230000007246 mechanism Effects 0.000 abstract description 13
- 230000008569 process Effects 0.000 description 22
- 230000001960 triggered effect Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 238000013519 translation Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- OWZREIFADZCYQD-NSHGMRRFSA-N deltamethrin Chemical compound CC1(C)[C@@H](C=C(Br)Br)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 OWZREIFADZCYQD-NSHGMRRFSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/324—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/35—Indirect addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Abstract
Description
Claims (19)
- 命令を実行するための処理回路であって、前記処理回路はデフォルト状態では前記命令を実行する際前記処理回路によって実施される動作を制約するために使用される機能を備える機能ドメインで動作するように構成される、処理回路と、
プログラムカウンタ値を決定するために前記処理回路によって使用されるプログラムカウンタ機能を格納するためのプログラムカウンタ機能格納要素であって、前記プログラムカウンタ機能は前記処理回路について機能状態を特定する、プログラムカウンタ機能格納要素とを備える装置であって、
前記処理回路は前記機能状態が前記デフォルト状態を示すことに応じて前記機能ドメインで動作するように構成され、
前記機能ドメインの修正を可能とするべく前記処理回路は前記機能状態がエグゼクティブ状態を示すことに応じて前記デフォルト状態にあるよりも制約されないやり方で動作するように構成される、装置。 - 前記処理回路は特定した機能を前記プログラムカウンタ機能格納要素に移動させ、新しいプログラムカウンタ機能を形成するために、機能を特定する分岐命令を実行するように構成され、その後、前記プログラムカウンタ機能格納要素は前記新しいプログラムカウンタ機能によって特定される前記機能状態で動作する、請求項1に記載の装置。
- 前記分岐命令はリンク命令を伴う分岐であり、
前記プログラムカウンタ機能格納要素に格納される前記プログラムカウンタ機能は、リンク命令を伴う前記分岐の実行に先立って、古いプログラムカウンタ機能を形成し、
前記処理回路は、リターンアドレス機能格納要素内に格納するためのリターンアドレス機能を生成するために前記古いプログラムカウンタ機能を使用するように構成され、前記リターンアドレス機能は前記古いプログラムカウンタ機能によって特定された前記機能状態を保持する、請求項2に記載の装置。 - 前記処理回路は前記リターンアドレス機能を前記プログラムカウンタ機能格納要素に書き込み、リターンプログラムカウンタ機能を形成するために、リターン命令を実行するように構成され、その後、前記処理回路は前記リターンプログラムカウンタ機能によって特定される前記機能状態で動作する、請求項3に記載の装置。
- 前記処理回路は、前記機能状態が前記エグゼクティブ状態を示す場合、前記処理回路が前記エグゼクティブ状態で動作している間、機能によって制約されないよう構成することによって、前記デフォルト状態にあるよりも制約されないやり方で動作するように構成される、請求項1から4のいずれか一項に記載の装置。
- 前記機能状態が前記エグゼクティブ状態を示す場合、前記処理回路が前記エグゼクティブ状態で動作している間少なくとも1つの機能チェックを無効にすることによって、前記処理回路は前記デフォルト状態にあるよりも制約されないやり方で動作するように構成される、請求項1から4のいずれか一項に記載の装置。
- 前記少なくとも1つの無効にされる機能チェックが、
プログラムカウンタ値がメモリからフェッチされることになる命令のアドレスを特定するために使用される場合、プログラムカウンタ機能を参照して実施される機能チェックと、
非結合ポインタがメモリでアクセスされることになるデータブロックのアドレスを特定するために使用される場合、デフォルトデータ機能を参照して実施される機能チェックと
のうちの少なくとも1つを含む、請求項6に記載の装置。 - 機能を格納するためのバンクされた機能格納要素の1つ又は複数のセットであって、バンクされた機能格納要素のそれぞれのセットは、前記デフォルト状態で動作する際前記処理回路によって実施される動作を制約するために使用される機能を格納するための第1の機能格納要素と、前記エグゼクティブ状態において動作している際前記処理回路によって実施される動作を制約するために使用される機能を格納するための第2の機能格納要素とを備える、機能格納要素の1つ又は複数のセットをさらに備え、
バンクされた機能格納要素のそれぞれのセットの前記第1及び第2の機能格納要素において特定された前記機能は、前記機能状態が前記エグゼクティブ状態を示す場合、前記処理回路は前記デフォルト状態にあるよりも制約されないやり方で動作するようなものである、請求項1から4のいずれか一項に記載の装置。 - 前記処理回路によって実施される動作を制約するために使用される機能を格納するための1つ又は複数の機能格納要素であって、
前記プログラムカウンタ機能への更新が前記機能状態を元の状態から宛先状態へと変更する場合、前記元の状態に関連する前記1つ又は複数の機能格納要素の前記機能が、後に復元できるように保存され、前記宛先状態に関連付けられる前記関連機能は次いで関連する前記1つ又は複数の機能格納要素に書き込まれる、1つ又は複数の機能格納要素
をさらに備え、
前記機能状態が前記エグゼクティブ状態に変わる時、前記1つ又は複数の機能格納要素に書き込まれた前記機能は、前記処理回路が前記デフォルト状態にあるよりも制約されないやり方で動作するようなものである、請求項1から4のいずれか一項に記載の装置。 - 前記分岐命令が前記機能状態を前記エグゼクティブ状態から前記デフォルト状態に変更させることになる機能を特定する場合、前記処理回路は前記分岐命令によって特定された前記機能を使用して更新されたものとして前記プログラムカウンタ機能の使用が許可されるかどうかを判断するためにチェック動作を実施するように構成される、請求項2に従属する場合に請求項1から9のいずれか一項に記載の装置。
- 前記チェック動作は、前記分岐命令が、前記プログラムカウンタ機能格納要素に格納された前記機能を、前記機能状態を前記エグゼクティブ状態から前記デフォルト状態へ変化させる方法で、更新するよう許可されているタイプの分岐命令であるかどうか判断することを含む、請求項10に記載の装置。
- 前記チェック動作について失敗した状態を判断すると、前記処理回路は所定のアクションを実施するように構成される、請求項10又は11に記載の装置。
- 前記所定のアクションは
前記分岐命令の実行に対して例外を取ることと、
フラグを設定し、前記プログラムカウンタ機能を更新するために前記分岐命令の前記実行を許可することであり、前記フラグを設定することは、次の命令が実行された時に例外を取らせることになることとのうちの1つを含む、請求項12に記載の装置。 - 前記エグゼクティブ状態において動作している際、前記処理回路は、前記機能状態を前記デフォルト状態に変更するために、前記プログラムカウンタ機能格納要素に格納されている前記プログラムカウンタ機能を修正することを許可されている、請求項1から13のいずれか一項に記載の装置。
- 前記機能のうちの1つ又は複数は結合ポインタを含む、請求項1から14のいずれか一項に記載の装置。
- 命令を実行するための処理回路であって、前記処理回路はデフォルト状態では機能ドメインで動作するように構成され、前記機能ドメインは前記命令を実行する際前記処理回路によって実施される動作を制約するために使用される機能を備える、処理回路を有する装置内で機能ドメインを管理する方法であって、
プログラムカウンタ機能格納要素内に、プログラムカウンタ値を決定するために前記処理回路によって使用されるプログラムカウンタ機能を格納することであって、前記プログラムカウンタ機能は前記処理回路について機能状態を特定する、格納することと、
前記機能状態が前記デフォルト状態を示すことに応じて前記処理回路を前記機能ドメインで動作させることと、
前記機能ドメインの修正を可能とするべく前記機能状態がエグゼクティブ状態を示すことに応じて前記デフォルト状態におけるよりも制約されないやり方で前記処理回路を動作させることとを含む、方法。 - 命令を実行するための処理手段であって、前記処理手段はデフォルト状態では前記命令を実行する際前記処理手段によって実施される動作を制約するために使用される機能を備える機能ドメインで動作する、処理手段と、
プログラムカウンタ値を決定するために前記処理手段によって使用されるプログラムカウンタ機能を格納するためのプログラムカウンタ機能格納要素手段であって、前記プログラムカウンタ機能は前記処理手段について機能状態を特定する、プログラムカウンタ機能格納要素手段とを備える装置であって、
前記処理手段は前記機能状態が前記デフォルト状態を示すことに応じて前記機能ドメインで動作するためであり、
前記機能ドメインの修正を可能とするべく前記処理手段は前記機能状態がエグゼクティブ状態を示すことに応じて前記デフォルト状態にあるよりも制約されないやり方で動作するためである、装置。 - 請求項1から15のいずれか一項に記載の装置に対応する命令実行環境を提供するためのホストデータ処理装置を制御するためのプログラム命令を含む、仮想マシンコンピュータプログラム。
- 請求項18に記載の前記仮想マシンコンピュータプログラムを記憶するコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB201708395A GB2563010B (en) | 2017-05-25 | 2017-05-25 | An apparatus and method for managing a capability domain |
GB1708395.7 | 2017-05-25 | ||
PCT/GB2018/051114 WO2018215733A1 (en) | 2017-05-25 | 2018-04-27 | An apparatus and method for managing a capability domain |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020521225A true JP2020521225A (ja) | 2020-07-16 |
JP7280196B2 JP7280196B2 (ja) | 2023-05-23 |
Family
ID=59270818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019563509A Active JP7280196B2 (ja) | 2017-05-25 | 2018-04-27 | 機能ドメインを管理するための装置及び方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US11347508B2 (ja) |
EP (1) | EP3631620A1 (ja) |
JP (1) | JP7280196B2 (ja) |
KR (1) | KR102528701B1 (ja) |
CN (1) | CN110622133A (ja) |
GB (1) | GB2563010B (ja) |
IL (1) | IL270500B2 (ja) |
TW (1) | TWI770172B (ja) |
WO (1) | WO2018215733A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2563580B (en) * | 2017-06-15 | 2019-09-25 | Advanced Risc Mach Ltd | An apparatus and method for controlling a change in instruction set |
GB2564130B (en) * | 2017-07-04 | 2020-10-07 | Advanced Risc Mach Ltd | An apparatus and method for controlling execution of instructions |
GB2592069B (en) * | 2020-02-17 | 2022-04-27 | Advanced Risc Mach Ltd | Address calculating instruction |
KR102221593B1 (ko) * | 2020-10-23 | 2021-03-02 | 주식회사 오파스넷 | 단말의 설치 환경 유지를 위한 시스템 |
EP4092556A1 (en) * | 2021-05-20 | 2022-11-23 | Nordic Semiconductor ASA | Bus decoder |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017032969A1 (en) * | 2015-08-27 | 2017-03-02 | Arm Limited | An apparatus and method for controlling instruction execution behaviour |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5845331A (en) * | 1994-09-28 | 1998-12-01 | Massachusetts Institute Of Technology | Memory system including guarded pointers |
US7370210B2 (en) * | 2002-11-18 | 2008-05-06 | Arm Limited | Apparatus and method for managing processor configuration data |
GB2448151B (en) | 2007-04-03 | 2011-05-04 | Advanced Risc Mach Ltd | Memory domain based security control within data processing systems |
GB2448149B (en) * | 2007-04-03 | 2011-05-18 | Advanced Risc Mach Ltd | Protected function calling |
US7979685B1 (en) * | 2007-11-27 | 2011-07-12 | Oracle America, Inc. | Multiple instruction execution mode resource-constrained device |
US8850573B1 (en) * | 2010-04-14 | 2014-09-30 | Google Inc. | Computing device with untrusted user execution mode |
US9116711B2 (en) * | 2012-02-08 | 2015-08-25 | Arm Limited | Exception handling in a data processing apparatus having a secure domain and a less secure domain |
US9672164B2 (en) | 2012-05-31 | 2017-06-06 | Nxp Usa, Inc. | Methods and systems for transitioning between a user state and a supervisor state based on a next instruction fetch address |
US9619230B2 (en) * | 2013-06-28 | 2017-04-11 | International Business Machines Corporation | Predictive fetching and decoding for selected instructions |
GB2544315B (en) | 2015-11-12 | 2018-02-14 | Advanced Risc Mach Ltd | An apparatus and method for controlling use of bounded pointers |
GB2544996B (en) * | 2015-12-02 | 2017-12-06 | Advanced Risc Mach Ltd | An apparatus and method for managing bounded pointers |
US10579377B2 (en) * | 2017-01-19 | 2020-03-03 | International Business Machines Corporation | Guarded storage event handling during transactional execution |
-
2017
- 2017-05-25 GB GB201708395A patent/GB2563010B/en active Active
-
2018
- 2018-04-27 EP EP18722167.6A patent/EP3631620A1/en active Pending
- 2018-04-27 US US16/607,462 patent/US11347508B2/en active Active
- 2018-04-27 IL IL270500A patent/IL270500B2/en unknown
- 2018-04-27 WO PCT/GB2018/051114 patent/WO2018215733A1/en active Application Filing
- 2018-04-27 JP JP2019563509A patent/JP7280196B2/ja active Active
- 2018-04-27 CN CN201880032291.9A patent/CN110622133A/zh active Pending
- 2018-04-27 KR KR1020197036479A patent/KR102528701B1/ko active IP Right Grant
- 2018-05-08 TW TW107115539A patent/TWI770172B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017032969A1 (en) * | 2015-08-27 | 2017-03-02 | Arm Limited | An apparatus and method for controlling instruction execution behaviour |
Also Published As
Publication number | Publication date |
---|---|
IL270500A (ja) | 2020-01-30 |
US20200050454A1 (en) | 2020-02-13 |
KR102528701B1 (ko) | 2023-05-04 |
GB201708395D0 (en) | 2017-07-12 |
TWI770172B (zh) | 2022-07-11 |
IL270500B2 (en) | 2024-03-01 |
TW201901422A (zh) | 2019-01-01 |
GB2563010A (en) | 2018-12-05 |
KR20200010308A (ko) | 2020-01-30 |
EP3631620A1 (en) | 2020-04-08 |
IL270500B1 (en) | 2023-11-01 |
US11347508B2 (en) | 2022-05-31 |
CN110622133A (zh) | 2019-12-27 |
JP7280196B2 (ja) | 2023-05-23 |
GB2563010B (en) | 2019-12-25 |
WO2018215733A1 (en) | 2018-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108292272B (zh) | 用于管理有界指针的装置和方法 | |
JP7280196B2 (ja) | 機能ドメインを管理するための装置及び方法 | |
KR102548226B1 (ko) | 제한 포인터의 사용을 제어하는 장치 및 방법 | |
JP7128206B2 (ja) | 機能の使用を管理するための装置および方法 | |
KR102533823B1 (ko) | 자격과 관련된 허가들을 해석하는 장치 및 방법 | |
JP7445431B2 (ja) | 命令の実行を制御する装置および方法 | |
JP2023038361A (ja) | 命令セット内の変更を制御する装置及び方法 | |
JP2023547065A (ja) | ケイパビリティを使用してメモリへのアクセスを制約するための技法 | |
JP7369720B2 (ja) | アクションをトリガするための装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7280196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |