KR102533823B1 - 자격과 관련된 허가들을 해석하는 장치 및 방법 - Google Patents

자격과 관련된 허가들을 해석하는 장치 및 방법 Download PDF

Info

Publication number
KR102533823B1
KR102533823B1 KR1020197035692A KR20197035692A KR102533823B1 KR 102533823 B1 KR102533823 B1 KR 102533823B1 KR 1020197035692 A KR1020197035692 A KR 1020197035692A KR 20197035692 A KR20197035692 A KR 20197035692A KR 102533823 B1 KR102533823 B1 KR 102533823B1
Authority
KR
South Korea
Prior art keywords
entitlement
permission
permissions
default
processing circuitry
Prior art date
Application number
KR1020197035692A
Other languages
English (en)
Other versions
KR20200011438A (ko
Inventor
그레엄 피터 반스
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20200011438A publication Critical patent/KR20200011438A/ko
Application granted granted Critical
Publication of KR102533823B1 publication Critical patent/KR102533823B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/324—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • G06F9/3557—Indexed addressing using program counter as base address
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Communication Control (AREA)
  • Selective Calling Equipment (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

자격과 관련된 허가들을 해석하는 장치 및 방법이 제공된다. 이 장치는, 동작들을 수행하기 위해서 명령들을 실행하는 처리 회로소자와, 처리 회로소자에 액세스 가능하되, 상기 명령들을 실행할 때 처리 회로소자에서 수행한 적어도 하나의 동작을 제한하는데 사용된 자격을 기억하도록 배치된 자격 기억소자를 구비한다. 이 자격은 디폴트 해석에 따라, 자격에서 제공된 N개의 허가 플래그들로부터 결정된 상태를 갖는 복수 N의 디폴트 허가들을 특정한다. 디폴트 해석에 따라, 각 허가 플래그는 디폴트 허가들 중 하나와 관계된다. 처리 회로소자는, N개의 허가 플래그들의 논리적 조합들로부터, 허가들의 확대 세트에 대한 상태를 얻기 위해서, 다른 해석에 따라 자격을 분석하도록 배치되고, 이 확대 세트는 적어도 N+1개의 허가들로 이루어진다. 이것은, 추가의 허가들을 요구된 허가 플래그들의 수를 증가시키지 않고 자격들로 인코딩하는 메카니즘을 제공하고, 그래도 바람직한 작용을 유지한다.

Description

자격과 관련된 허가들을 해석하는 장치 및 방법
본 기술은 데이터 처리 분야에 관한 것이다.
특정한 자격들이 주어진 프로세스를 위해 명시되고, 그 명시된 자격들외의 동작들을 실시하려는 시도가 있는 경우 오류가 기동될 수 있는, 자격 기반 아키텍처들에 있어서 관심이 증가하고 있다. 상기 자격들은, 다양한 형태들을 취할 수 있지만, 일 타입의 자격은 제한(bounded) 포인터("팻(fat) 포인터"라고도 함)이다.
다수의 자격 기억소자들(예컨대, 레지스터들)은, 데이터 처리장치의 처리 회로소자에 의한 액세스를 위해 자격들을 기억하도록 제공되어도 된다. 각 자격은, 예컨대, 처리 회로소자의 특정한 타입들의 동작, 특정한 모드들의 동작 등으로 자격의 이용을 제한하기 위해, 자격과 관련된 하나 이상의 허가들을 특정하는 다수의 허가 플래그들을 포함할 수 있다. 예를 들면, 이러한 자격 기억소자내의 제한 포인터를 고려하면, 이것은, 관련된 허가들을 특정하는 하나 이상의 허가 플래그들과 함께, 처리 회로소자에 의해 액세스 가능한 메모리 어드레스들의 비확장 범위를 특정할 수도 있다. 처리 회로소자에 대해, 상기 범위를 축소 및/또는, 그 범위에 이용 가능한 임의의 특별한 제한 포인터와 관련된 허가 플래그들을 클리어하기 위해 단계들을 취하게 할 수도 있지만, 처리 회로소자는 통상의 동작에서는 상기 범위를 확장하거나 허가 플래그들을 세트할 수 없어, 해당 제한 포인터에 의해 처리 회로소자에 제공된 자격을 높이려고 한다.
자격과 관련된 허가들의 수가 확장되게 하는 것이 바람직할 것이지만, 자격을 인코딩하는데 사용된 비트들의 수는, 예를 들면, 그 자격들을 기억하는 자격 기억소자들의 사이즈에 의해 제한되는 것이 전형적이다.
제1 구성 예에서는, 동작들을 수행하기 위해서 명령들을 실행하는 처리 회로소자; 및 처리 회로소자에 액세스 가능하되, 상기 명령들을 실행할 때 처리 회로소자에서 수행한 적어도 하나의 동작을 제한하는데 사용된 자격을 기억하도록 배치된 자격 기억소자를 구비하는, 장치를 제공하고, 상기 자격은 디폴트 해석에 따라, 상기 자격에서 제공된 N개의 허가 플래그들로부터 결정된 상태를 갖는 복수 N의 디폴트 허가들을 특정하고, 디폴트 해석에 따라 각 허가 플래그는 디폴트 허가들 중 하나와 관계되고; 처리 회로소자는, N개의 허가 플래그들의 논리적 조합들로부터, 허가들의 확대 세트에 대한 상태를 얻기 위해서, 다른 해석에 따라 자격을 분석하도록 배치되고, 이 확대 세트는 적어도 N+1개의 허가들로 이루어지고, 허가들의 상기 확대 세트는, 상기 복수 N의 디폴트 허가들과, 적어도 하나의 추가의 허가를 포함한다.
또 하나의 구성 예에서는, 동작들을 수행하기 위해서 명령들을 실행하는 처리 회로소자와, 처리 회로소자에 액세스 가능하되, 상기 명령들을 실행할 때 처리 회로소자에서 수행한 적어도 하나의 동작을 제한할 때 사용하기 위한 복수 N의 디폴트 허가들을 특정하는 자격을 기억하도록 배치된 자격 기억소자를 구비하는, 장치에 있어서 자격과 관련된 허가들을 해석하는 방법을 제공하고, 이 방법은: 디폴트 해석에 따라, 디폴트 허가들의 상태가 N개의 허가 플래그들로부터 결정되고 각 허가 플래그가 디폴트 허가들 중 하나와 관계되도록, 상기 N개의 허가 플래그들을 상기 자격내에 제공하는 단계; 및 N개의 허가 플래그들의 논리적 조합들로부터, 허가들의 확대 세트-상기 확대 세트는 적어도 N+1개의 허가들로 이루어진다-에 대한 상태를 얻기 위해서, 다른 해석에 따라 자격을 분석하는 단계를 포함하고, 허가들의 상기 확대 세트는, 상기 복수 N의 디폴트 허가들과, 적어도 하나의 추가의 허가를 포함한다.
추가의 구성 예에서는, 동작들을 수행하기 위해서 명령들을 실행하는 처리수단; 및 처리 회로소자에 의해 액세스 하고, 상기 명령들을 실행할 때 처리수단에서 수행한 적어도 하나의 동작을 제한하는데 사용된 자격을 기억하는 자격 기억소자 수단을 구비하는, 장치를 제공하고, 상기 자격은 디폴트 해석에 따라, 상기 자격에서 제공된 N개의 허가 플래그들로부터 결정된 상태를 갖는 복수 N의 디폴트 허가들을 특정하고, 디폴트 해석에 따라 각 허가 플래그는 디폴트 허가들 중 하나와 관계되고; 처리수단은, N개의 허가 플래그들의 논리적 조합들로부터, 허가들의 확대 세트에 대한 상태를 얻기 위해서, 다른 해석에 따라 자격을 분석하도록 배치되고, 이 확대 세트는 적어도 N+1개의 허가들로 이루어지고, 허가들의 상기 확대 세트는, 상기 복수 N의 디폴트 허가들과, 적어도 하나의 추가의 허가를 포함한다.
다른 추가의 구성 예에서는, 호스트 데이터 처리장치가, 상술한 제1 구성 예의 장치에 대응한 명령 실행 환경을 제공하도록 제어하는 프로그램 명령들로 이루어진 가상 머신 컴퓨터 프로그램을 제공한다. 일 실시예에서는, 상기 가상 머신 컴퓨터 프로그램을 기억하는 컴퓨터 판독 가능한 기억매체를 제공할 수도 있다.
본 기술은, 아래의 첨부도면들에 도시된 것과 같은 실시예들을 참조하여 예시로만 한층 더 설명하겠다:
도 1은 일 실시예에 따른 장치의 블록도이고;
도 2는 제한 포인터 기억 소자들의 세트내에서 포인터 값을 세트하거나 액세스하려는 시도가 있는 경우 오류가 기동될 수도 있는 복수의 타입들의 명령의 예들을 도시한 것으로, 여기서 해당 포인터 값은 관련된 범위 정보로 나타낸 범위외의 어드레스를 지정하는데 사용되고;
도 3은 일 실시예에 따라, 제한 포인터들과 관련지어 태그 비트의 이용을 도시한 것이고;
도 4는 허가 비트들의 디폴트 해석과 함께, 일 실시예에 따라 제한 포인터 자격내에 제공될 수도 있는 상기 허가 비트들을 도시하는 도면이고;
도 5는 디폴트 해석이 사용중인지 또는 다른 해석이 사용중인지에 따라, 허가 비트들로부터 수정 가능한 허가의 상태가 어떻게 결정되는지를 도시하는 흐름도이고;
도 6은 디폴트 해석이 사용중인지 또는 다른 해석이 사용중인지에 따라, 허가 비트들로부터 실행 가능한 허가의 상태가 어떻게 결정되는지를 도시하는 흐름도이고;
도 7은 디폴트 해석이 사용중인지 또는 다른 해석이 사용중인지에 따라, 허가 비트들로부터 특별한 판독 허가의 상태가 어떻게 결정되는지를 도시하는 흐름도이고;
도 8은 디폴트 해석이 사용중인지 또는 다른 해석이 사용중인지에 따라, 허가 비트들로부터 특별한 기록 허가의 상태가 어떻게 결정되는지를 도시하는 흐름도이고;
도 9는 자격내에 기억된 상기 실행, 판독 및 기록 허가 비트들로부터 결정된 것처럼, 일 실시예에서 다른 해석에 따라 허가들의 확대 세트의 상태를 개략적으로 도시하는 표이고;
도 10은 일 실시예에서 상기 판독, 기록 및 실행 허가 비트들의 상태에서 허용된 천이들을 나타내는 상태 천이도이고;
도 11은 일 실시예에 따라 어드레스 발생 명령을 실행할 때 수행된 동작들을 개략적으로 도시하는 것이고;
도 12는 일 실시예에 따라 링크 명령을 가진 분기(branch with link instruction)의 동작을 개략적으로 도시하는 것이고;
도 13은 일 실시예에 따라 분기 명령의 실행을 개략적으로 도시하는 것이며;
도 14는 사용할 수도 있는 가상 머신 구현을 도시한 것이다.
첨부도면들을 참조하여 실시예들을 설명하기에 앞서, 이하의 실시예들을 기술한다.
상술한 것처럼, 특정한 자격들이 주어진 프로세스를 위해 명시되고, 그 명시된 자격들외의 동작들을 실시하려는 시도가 있는 경우 오류가 기동될 수 있는, 자격 기반 아키텍처들에 있어서 관심이 증가하고 있다. 여러 가지 타입들의 자격들이 명시될 수도 있지만, 일 타입의 자격은 (일 실시예에서 포인터 값과 관련된 범위 및 허가정보와의 양쪽을 포함하는) 제한 포인터이다.
이와 같은 자격 기반 아키텍처를 채용하는 장치는, 일반적으로 상기 자격들을 기억하는데 사용되는 (여기서는 제한 포인터 기억소자들, 또는 보다 일반적으로는 자격 기억소자들이라고도 한) 기억소자들을 가질 것이다. 상기 기억소자들은, 레지스터들(여기서는 제한 포인터 레지스터들 또는 자격 레지스터들이라고도 함)일 수 있고, 및/또는 범용 메모리에서의 메모리 장소들, 예컨대 스택 메모리상의 장소일 수 있다. 특정한 명령들은, 원하는 자격에 액세스하기 위해서 상기와 같은 기억소자들을 참조하고, 해당 자격에 의존한 동작들을 수행하는데, 사용될 수 있다. 예를 들면, 제한 포인터를 생각하면, 상기와 같은 명령의 실행은 제한 포인터가 검색되게 하고 나서, 거기에서 그 포인터 값에 대해 상기 명령의 실행동안에 요구된 메모리에서의 어드레스를 얻는데 사용되게 할 수 있다. 그 포인터 값은, 상기 메모리 어드레스를 직접 특정하는데 사용되어도 되거나, 예를 들면 오프셋을 포인터 값에 가산하는 것에 의해, 상기 메모리 어드레스를 얻는데 사용되어도 된다. 그 후, 상기 메모리 어드레스가 범위 정보에 의해 지정된 범위내에 있고 상기 허가 정보에서 지정된 임의의 허가들이 충족된다면, 상기 동작에 대해 진행시킬 것이다.
따라서, 제한 포인터들을 사용할 때, 포인터 값 자체는, 예를 들면 액세스되는 데이터 값의 어드레스 또는 실행을 위해 페치되는 명령을, 가리킬 수도 있거나, 결정하는데 사용될 수 있다. 그렇지만, 그 후, 예를 들면, 액세스된 임의의 어드레스가 허용 가능한 범위내에 있도록 보장하고, 허용 목적을 위해 액세스되는, 범위 및 허가 정보를, 참조할 수도 있다. 이것은, 예를 들면, 포인터로부터 결정된 어드레스가 보안성 또는 기능적인 작용의 정확성을 유지하기 위해 특정한 한계내에 유지하도록 보장하는데, 유용할 수 있다. 이러한 해결방법에 의해, 처리 회로소자에서 만든 메모리 액세스들을 효과적으로 감시하는 것이 가능하다.
전형적인 구현에 있어서, 각 허가의 상태는, 자격내에서 관련된 허가 플래그로 나타내어질 수도 있고, 이때의 플래그는 대응한 허가의 상태를 특정하기 위해서 세트 상태나 클리어 상태에 있다. 허가 플래그가 클리어되었을 때, 이것은, 전형적으로, 관련된 허가가 클리어 상태에 있은 후, 처리 회로소자가 당해 자격에 대한 해당 허가 취소를 하는 것을 나타낸다는 것을 의미할 것이다. 반대로, 허가 플래그가 세트될 때, 이것은, 관련된 허가가 세트 상태를 가지므로, 처리 회로소자가 자격에 대한 해당 허가를 승인할 수도 있다는 것을 의미할 수도 있다. 그렇지만, 일 실시예에서는, 처리 회로소자가 실제로 그 허가를 승인하는지를 결정하기 전에 그 밖의 제어 정보를 참조하는 것도 필요할 수도 있으므로, 관련된 허가 플래그에서 특정한 것과 같은 허가에 대한 세트 상태는, 처리 회로소자가 임의의 무효화(overriding) 제어정보에 따라, 당해 자격에 대한 허가를 승인한 것을 나타내는데 사용되어도 된다.
증가된 허가들의 수가 개개의 자격들에 대해 지정되게 하는 것이 바람직할 것인데, 그 이유는 이러한 해결방법이 자격들의 이용에 있어서 융통성을 개선시킬 것이기 때문이다. 그렇지만, 자격 인코딩 공간은, 전형적으로 꽤 제한된다. 예컨대, 제한 포인터의 예를 고려하면, 제한 포인터 자격은, 포인터 값과, 관련된 범위를 나타내는 정보를 지정할 수 있는데도 필요하고, 이에 따라, 허가 플래그들의 지정을 위해 남겨진 비트들의 수는 단지 추가의 허가 플래그들을 자격에 계속하여 가산하는 것만 가능하지 않다는 것을 의미할 수도 있다.
여기서 설명된 실시예들은, 자격과 관련된 허가들의 수가 상기와 같은 상황들에서 확장되게 하는 효율적인 메카니즘을 제공한다.
특히, 일 실시예에서는, 동작들을 수행하기 위해서 명령들을 실행하는 처리 회로소자와, 처리 회로소자에 액세스 가능하되, 상기 명령들을 실행할 때 처리 회로소자에서 수행한 적어도 하나의 동작을 제한하는데 사용된 자격을 기억하도록 배치된 자격 기억소자를 갖는, 장치를 제공한다. 상기 자격은, 디폴트 해석에 따라, 상기 자격에서 제공된 N개의 허가 플래그들로부터 결정된 상태를 갖는 복수 N의 디폴트 허가들을 특정할 수도 있다. 디폴트 해석에 따라, 각 허가 플래그는, 디폴트 허가들 중 하나와 관계되어도 된다. 이 때문에, 허가 플래그들과 디폴트 허가들간에는 1:1 대응관계가 존재할 수도 있다.
그렇지만, 상술한 실시예들에 따라, 처리 회로소자는, N개의 허가 플래그들의 논리적 조합들로부터, 허가들의 확대 세트에 대한 상태를 얻기 위해서, 다른 해석에 따라 자격을 분석하도록 배치되고, 여기서 확대 세트는 적어도 N+1개의 허가들로 이루어진다.
이러한 해결방법에 의해, 자격과 관련되지만 허가 플래그들의 수를 증가시키지 않고 허가들의 수를 확장하는 것이 가능하다. 또한, 그 해결방법은 매우 융통적인 메카니즘을 제공하는데, 그 이유는 동일한 허가 플래그들이 디폴트 해석과 다른 해석과의 양쪽을 지원하는데 사용될 수 있기 때문이다. 따라서, 상기 자격들은 디폴트 해석과 다른 해석과의 양쪽을 지원하는 시스템들내에서 사용되지만, 그 해석들 중 하나의 해석만을 지원하는 시스템들에서 사용되는 것도 가능하다. 이것은, 예를 들면, 디폴트 해석만을 지원하는 처리 회로소자의 경우에 상기 자격들이 사용되게 함으로써도 역호환성을 제공할 수 있다.
허가들의 확대 세트는, 다양한 형태들을 취할 수 있지만, 일 실시예에서는 복수 N의 디폴트 허가들과, 적어도 하나의 추가의 허가를 포함할 수 있다. 따라서, 이에 따라 적어도 하나의 "새로운" 허가가, N개의 허가 플래그들의 다른 해석의 이용을 통해 자격에 대해 추론될 수 있다. 이 "새로운" 허가는, 이전에 상기 자격 기반 아키텍처내에서 제공되지 않은 허가일 수 있거나, 개개의 자격들에 대해 세트 또는 클리어될 수 있는 허가인 대신에, 이전에 보다 전체적인 스케일에만 제공되었던 허가일 수 있다.
일 실시예에서, 허가들의 확대 세트는, 클리어 상태에 있을 때, 자격이 명령들을 수정하는 하나 이상의 자격에 의해 수정 가능하지 않은 것을 특정하는 수정 가능한 허가를 포함한다. 이러한 해결방법에 의해, 개개의 자격들은, 수정 가능하지 않은 것으로서 표시될 수 있어, 특정한 경우들에 있어서 보안성을 향상시킬 수 있다.
일 실시예에서, 수정 가능한 허가는, 세트 상태에 있을 때, 자격에 제공된 N개의 허가 플래그들이, 수정을 방지하는 임의의 무효화 제어 정보에 따라, 세트 값으로부터 클리어 값으로 천이되게 한다. 일부의 경우에, 무효화 제어 정보가 존재하지 않을 수도 있으므로, 상기 수정 가능한 허가는, 세트 상태에 있을 때, 허가 플래그들이 세트 값으로부터 클리어 값으로 천이될 수 있다는 것을 직접 나타낸다. 그렇지만, 그 밖의 실시예들에서는, 세트 상태에 있는 수정 가능한 허가가 실제로 허가 플래그들이 선택적으로 클리어되게 한다는 것을 확인할 수 있기 전에 참조될 필요가 있는 추가의 제어 정보가 존재할 수도 있다.
자격들에 관련하여 관행과 일치하여, 자격에 의해 제한되는 활동들을 갖는 프로세스는, 수정 가능한 허가가 세트 상태에 있을 때에도, 클리어된 허가 플래그들을 세트 값으로 복원시키는 방식으로 상기 자격을 수정하면 안될 수도 있다. 이러한 이유 때문에, 수정 가능한 허가가 세트 상태에 있을 때, 이것은, 허가 플래그들이 세트 값으로부터 클리어 값으로 천이되게 할 수도 있지만, 클리어된 허가 플래그들이 세트 값으로 변경되게 하지 않을 수도 있다.
수정 가능한 허가의 설정이 허가 플래그들의 값들을 변경하는 능력을 참조하여 설명하였지만, 그 수정 가능한 허가는 상기 자격내에서 그 밖의 필드들에도 영향을 미칠 수 있다. 예컨대, 자격이 수정되지 않게 하는 그 밖의 메카니즘들에 따라, 수정 가능한 허가가 세트 상태에 있을 때, 그 자격은, 예를 들면 허가 플래그들의 클리어, 한계들의 감소, 및/또는 포인터 값의 어드레스의 변경을 행할 수도 있는, 명령들을 수정하는 일반적인 자격에 의해 수정될 수도 있고, 이 경우에는 상기 자격을 제한 포인터라고 한다.
디폴트 허가들은, 다양한 형태들을 취할 수 있지만, 일 실시예에서는, 클리어 상태에 있을 때, 메모리에서의 데이터에 액세스하기 위해 하나 이상의 메모리 액세스 동작들에서 자격이 사용되지 않게 하는 것을 특정하는 하나 이상의 메모리 액세스 허가들과, 클리어 상태에 있을 때는, 프로그램 카운터 자격을 형성할 때, 상기 메모리로부터 명령들을 페치하는데 자격이 사용되지 않게 하는 것을 특정하는 실행 가능한 허가를, 포함한다. 따라서, 이 디폴트 허가들은, 메모리 어드레스 공간에 액세스하려고 하는 동작들을 제한하는데 사용될 수 있다.
하나 이상의 메모리 액세스 허가들은, 다양한 형태들을 취할 수 있지만, 일 실시예에서는, 메모리에 적어도 하나의 타입의 기록 동작을 수행하는데 자격이 사용되지 않게 하는지를 특정하는 적어도 하나의 기록 허가와, 메모리로부터 적어도 하나의 타입의 판독 동작을 수행하는데 자격이 사용되지 않게 하는지를 특정하는 적어도 하나의 판독 허가를, 포함한다. 따라서, 별도의 허가들이 판독 동작 및 기록 동작을 위해 제공될 수 있고, 실제로 다수의 기록 허가들 및/또는 다수의 판독 허가들이 지정되어도 된다. 다수의 허가들의 이용은, 예를 들면, 기록 동작 또는 판독 동작이 특정한 타입들의 명령들을 실행할 때는 수행될 수 있지만, 처리 회로소자가 일부 모드들에서는 동작중이지만 그 밖의 모드들에서는 동작중이 아닐 때는 그 밖의 타입들의 명령들을 실행할 때는 수행될 수 없다는 것을 특정하는데 사용될 수 있고, 및/또는 판독 또는 기록할 이용 가능성이 판독 또는 기록되는 정보에 의존한다는 것을 지정하여도 된다. 예를 들면, 별도의 판독 허가 및 기록 허가는, 판독 또는 기록되는 정보가 자체 자격이거나, 대신에 표준 데이터 값인, 상황들에 대해 지정되어도 된다.
디폴트 허가들이 실행 가능한 허가를 포함하고, 허가들의 확대 세트가 앞서 기술된 수정 가능한 허가의 적어도 가산을 포함하는 실시예들에서는, N개의 허가 플래그들의 다른 해석에 따라, 실행 가능한 허가와 수정 가능한 허가와의 양쪽을 세트 상태에서 동시에 자격을 갖지 않게 할 수도 있다. 대신에, 허가 플래그들의 값들에서의 특정한 천이들에 의해, 실행 가능한 허가는 세트 상태로부터 클리어 상태로 천이하고 수정 가능한 허가는 클리어 상태로부터 세트 상태로 변경할 수도 있고, 이와는 반대로 할 수도 있다.
일 실시예에서, N개의 허가 플래그들은, 디폴트 해석에 따라, 적어도 하나의 기록 허가, 적어도 하나의 판독 허가 및 실행 허가의 상태를 각각 특정하는 값들을 갖는, 적어도 하나의 기록 비트, 적어도 하나의 판독 비트 및 실행 비트를 포함한다. 이러한 일 실시예에서, 다른 해석에 따라, 처리 회로소자는, 적어도 하나의 기록 비트가 세트이거나 실행 비트가 클리어되었을 때 수정 가능한 허가가 세트 상태에 있다고 결정하도록 배치된다. 이것은, 수정 가능한 허가가 특별한 자격에 대해 세트 상태에 있을 경우 지정 가능할 때 다량의 융통성을 제공한다.
디폴트 해석에 따라, 전형적으로 각 허가 플래그와 관련된 디폴트 허가와의 1:1 대응관계가 있지만, 일 실시예에서, 다른 해석에 따라 허가 플래그들을 해석할 때 이것이 사실이 아니다. 대신에, 허가 플래그들의 논리적 조합들은, 다른 해석이 사용중일 때 디폴트 허가들 중 적어도 하나의 상태를 결정하는데 사용된다.
예를 들면, 일 실시예에서, 다른 해석에 따라, 처리 회로소자는, 실행 비트가 세트되고 적어도 하나의 기록 비트들 전부가 클리어되었을 때, 실행 가능한 허가가 세트 상태에 있다고 결정하도록 배치된다. 따라서, 다른 해석에 따라, 실행 가능한 허가가 세트 상태에 있다고 결정하기 위해서, 실행 비트가 세트되는 것만 충분하지 않지만, 대신에, 자격내에 제공된 임의의 기록 비트도 클리어되는 것도 필요하다. 이것은, 허가들의 확대 세트가 이용 가능한 N개의 허가 플래그들내에 인코딩되는 것을 가능하게 하는 특별한 효율적인 인코딩을 제공하는데, 그 이유는, 일반적으로, 메모리의 동일한 영역에 대한 기록 허가 세트와 실행 가능한 허가 세트와의 양쪽을 자격이 갖게 하는 것이 바람직하지 않다고 생각되기 때문이고, 그 제안된 인코딩에 따라 이 옵션은 방지된다.
일 실시예에서, 판독 허가는, 다른 해석을 사용할 때, 관련된 판독 비트뿐만 아니라, 추가의 정보도 사용하여서도 해석된다. 특히, 판독 허가마다, 다른 해석에 따라, 처리 회로소자는, 관련된 판독 비트가 세트될 때 해당 판독 허가가 세트 상태에 있고, 수정 가능한 허가가 세트 상태에 있거나 자격이 프로그램 카운터 자격으로서 사용중이라고 결정하도록 배치되어도 된다. 일반적으로, 따라서, 다른 해석에 따라, 임의의 판독 허가가 승인되기 위한 순서로 수정 가능한 허가가 세트 상태에 있게 하는 것이 필요하다. 그렇지만, 선택적 판독성은, 자격이 비수정 가능한, 특히 자격이 프로그램 카운터 자격으로서 사용중인 특별한 일 실시예에서 주어질 수도 있다. 해당 예에서, 상기 자격은, 실행 가능하고 비수정 가능한 자격으로서 표시되어도 되지만, 특별한 상황들에서는 판독 가능하게 허용될 수도 있고 그 자격은 관련된 판독 비트에 따라 프로그램 카운터 자격에 있을 수도 있다.
디폴트 해석과 다른 해석에 있어서, 허가들의 변경들은 허가 플래그들의 상태를 천이함으로써 일어난다. 앞서 언급된 것처럼, 자격을 변경하기 위해 프로세스에 대해 허가를 내줄 때, 자격의 제약들을 경감시키는 방식이라기보다는, 추가의 제약들을 추론하는 방식으로 자격을 변경 가능할 뿐이라는 것이 일반적이다. 허가들에 관련하여, 이것이 의미하는 것은, 일반적으로, 허가 플래그들을 세트하기보다는 클리어 가능할 뿐이라는 것이고, 이에 따라, 허가들에서의 천이들이 허가 플래그들 중 하나 이상을 클리어하는 것을 통해 일어난다. 다른 해석에 따라 허가 플래그들의 논리적 조합들이 여러 가지의 허가들의 상태를 결정하기 위해서 사용되므로, 하나 이상의 허가 플래그들을 클리어하는 것이 허가들의 적어도 하나가 세트 상태에 이동하게 하는 것이 가능하다. 예컨대, 수정 가능한 허가는, 실행 플래그를 클리어함으로써 세트 상태에 이동될 수 있다.
또한, 특정한 허가 플래그들의 값에 있어서 천이는, 특정한 명령들의 처리와 관련될 수 있다. 예컨대, 일 실시예에서, 처리 회로소자는, 어드레스 발생 명령을 실행하여 프로그램 카운터 자격으로부터 결과 자격을 발생하는 것에 응답하여, 상기 결과 자격내에서 실행 비트를 클리어하도록 배치되어도 된다. 이것은, 실제로 매우 유용할 수 있는, 일부 흥미있는 작용의 변경들을 일으킬 수 있다. 예를 들면, 그것은, 프로그램 카운터 자격으로서 사용중이면서 실행 가능하지만 비수정 가능한 자격이, 범용 자격 레지스터에 기억된 결과 자격을 발생하고 나서 수정 가능한데 사용되어도 된다는 것을 의미할 수도 있다. 또한, 예를 들면, 하나 이상의 판독 허가 비트들에 따라, 그 후 판독 가능할 수도 있다. 특히, 일 실시예에서, 프로그램 카운터 자격이 실행 비트로 하여금 세트시키고 적어도 하나의 기록 비트들의 전부로 하여금 클리어시킬 때, 결과 자격에서 실행 비트를 클리어하는 것은, 생각되는 결과 자격이, 다른 해석에 따라, 그 수정 가능한 허가를 세트 상태로 갖게 하고 각 판독 허가를 관련된 판독 비트로 나타낸 상태로 갖게 한다.
하나 이상의 특별한 타입들의 명령을 실행할 때 어떻게 허가들을 관리할 수도 있는지의 또 하나의 예로서, 처리 회로소자는, 링크 명령을 가진 분기를 실행하는 것에 응답하여, 수정 가능한 허가들이 프로그램 카운터 자격내에서 클리어 상태에 있을 때, 복귀 어드레스 자격이 클리어 상태에서 자신의 수정 가능한 허가를 갖도록 프로그램 카운터 자격으로부터 상기 복귀 어드레스 자격을 발생하여도 된다. 이러한 해결방법에 의해서, 비수정 가능한 복귀 어드레스 자격들을 작성하는 것이 가능하여, 보안성을 향상시킬 수 있다.
일 실시예에서, 상기 장치는, 하나 이상의 범용 자격 기억소자들과 하나의 프로그램 카운터 자격 기억소자를 가질 수도 있다. 이러한 일 실시예에서, 상기 하나 이상의 범용 자격 기억소자들 중 하나에 기억된 자격이 실행 비트로 하여금 세트시키고, 판독 비트들 중 적어도 하나의 판독 비트로 하여금 세트시키며, 적어도 하나의 기록 비트들 전부로 하여금 클리어시킬 때, 처리 회로소자는, 다른 해석에 따라, 단지 상기 자격을 사용하여 프로그램 카운터 자격 기억소자에 기억되는 새로운 프로그램 카운터 자격을 형성하도록 제한된다. 그렇지만, 상기 자격이 프로그램 카운터 자격 기억소자에 기억되면, 그 새로운 프로그램 카운터 자격은, 다른 해석에 따라, 세트되는 관련된 판독 비트를 갖는 각 판독 허가를 세트 상태에서 갖는다고 생각됨으로써, 리터럴(literal) 값들이 메모리로부터 처리 회로소자에 의해 판독되는 것을 가능하게 한다. 따라서, 태스크는 분기 명령을 실행할 때 적절한 때에 분기하기 위해서만 사용할 수 있는 자격이 할당될 수 있고, 그러므로, 그 자격은 또 하나의 루틴으로의 진입점으로서 사용될 수 있을 뿐이다. 그렇지만, 분기가 일어나고, 해당 자격이 프로그램 카운터 자격에 로딩될 때, 그 후, 해당 다른 루틴은 해당 자격을 다른 방식들로, 예를 들면 프로그램 카운터 자격을 참조하여 어드레스를 발생하는 예컨대 로드 명령들을 사용하여 메모리로부터 리터럴 값들이 판독되는 것을 가능하게 함으로써 이용할 수 있다.
일 실시예에서, 처리 회로소자는, 항상 다른 해석을 사용하도록 배치되어도 된다. 그렇지만, 추가의 실시예에서는, 처리 회로소자에서 디폴트 해석과 다른 해석 중 어느 해석을 적용할지를 나타내는데 사용된 구성 값을 기억하는 구성 기억소자를 제공할 수도 있다. 따라서, 이것은, 원하는 대로, 시간에 따라 디폴트 해석과 다른 해석간에 전환을 허용하는 메카니즘을 제공한다.
상술한 허가들은, 상기 장치에서 사용한 여러 가지의 상이한 타입들의 자격과 관련될 수 있지만, 일 실시예에서 자격은 제한 포인터이고, 허가들은 자격내에 지정된 포인터 값의 처리 회로소자에 의해 사용법을 제어하는데 사용된다.
이하, 특별한 실시예들에 대해서 도면들을 참조하여 설명하겠다.
도 1은 명령들을 처리하기 위한 처리 파이프라인(4)을 구비하는 데이터 처리장치(20)의 일례를 개략적으로 도시한 것이다. 본 예에서, 처리 파이프라인(4)은, 페치(fetch) 스테이지(6), 디코드 스테이지(8), 발행(issue) 스테이지(10), 실행 스테이지(12) 및 라이트 백(write back) 스테이지(14)로 이루어진 다수의 파이프라인 스테이지들을 구비하지만, 그 밖의 타입들이나 조합들의 스테이지들이 제공될 수도 있다는 것을 알 것이다. 예컨대, 레지스터 리네이밍을 수행하는 리네임(rename) 스테이지는 일부 실시예들에 구비될 수 있었다. 처리되는 명령들은, 스테이지마다 이동하고, 명령이 하나의 스테이지에서 진행중인 동안 또 하나의 명령은 상기 파이프라인(4)의 상이한 스테이지에서 진행중이어도 된다.
페치 스테이지(6)는, 레벨 1(L1) 명령 캐시(20)로부터 명령들을 페치한다. 페치 스테이지(6)는, 통상, 연속적인 명령 어드레스들로부터 순차로 명령들을 페치할 수도 있다. 그렇지만, 상기 페치 스테이지는 분기 명령들의 결과를 예측하는 분기 예측기(22)도 가질 수도 있고, 상기 페치 스테이지(6)는, 분기가 취해졌다고 예측되면 (비순차) 분기 타겟 어드레스로부터, 또는, 분기가 취해지지 않았다고 예측되면 다음 순차의 어드레스로부터, 명령들을 페치할 수 있다. 분기 예측기(22)는, 특정한 분기들이 취해질 가능성이 높을지 높지 않을지를 예측하기 위한 정보를 기억하는 하나 이상의 분기 이력표들을 포함할 수도 있다. 예컨대, 상기 분기 이력표들은, 이전에 실행된 분기들의 실제 결과들을 추적하거나, 분기들을 위해 이루어진 예측에 대한 신뢰를 표현하는, 카운터들을 구비할 수도 있다. 또한, 분기 예측기(22)는, 분기 명령들의 이전의 타겟 어드레스들이 동일한 분기 명령들의 이후의 인카운터들에 관해 예측될 수 있도록, 그 타겟 어드레스들을 캐싱하기 위한 분기 타겟 어드레스 캐시(BTAC)(24)도 구비할 수도 있다.
페치된 명령들은, 그 명령들을 디코딩하여 디코딩된 명령들을 발생하는 디코드 스테이지(8)에 넘겨진다. 디코딩된 명령들은, 실행 스테이지(12)를 제어하여 적절한 처리 동작들을 실행하기 위한 제어정보를 포함하여도 된다. 상기 캐시(20)로부터 페치된 일부 보다 복잡한 명령들에 대해서, 디코드 스테이지(8)는, 그 명령들을, 마이크로 동작들(μops 또는 uops)로서 공지되어도 되는 다수의 디코딩된 명령들에 매핑하여도 된다. 따라서, L1 명령 캐시(20)로부터 페치된 명령들과 상기 파이프라인의 나중의 스테이지들에 의해 보여진 것과 같은 명령들과의 사이의 1대1 관계가 없을 수도 있다. 일반적으로, 본 출원에서의 "명령들"에 대한 레퍼런스들은 마이크로 동작들을 포함하는 것으로서 해석되어야 한다.
디코딩된 명령들은, 그 명령들의 실행을 위해 요구된 오퍼랜드들이 이용 가능하고 그 오퍼랜드들이 이용 가능할 때 실행하기 위한 명령들을 발행하는지를 판정하는 발행 스테이지(10)에 넘겨진다. 일부 실시예들은, 명령들을 L1 명령 캐시(20)로부터 페치하였던 프로그램 순서에 대응한 순서로 실행하기 위해 명령들을 발행하도록, 순차적 처리를 지원할 수도 있다. 그 밖의 실시예들은, 비순차적 실행을 지원할 수도 있어, 명령들은 그 프로그램 순서와 상이한 순서로 실행 스테이지(12)에 발행될 수 있다. 비순차적 처리는, 앞선 명령이 오퍼랜드들을 기다리는 동안 일시 중지되지만, 이용 가능한 오퍼랜드들을 갖는 프로그램 순서로 나중의 명령이 먼저 실행될 수 있기 때문에 성능을 향상시키는데 유용할 수 있다.
발행 스테이지(10)는 명령들을 실행 스테이지(12)에 발행하여, 실행 스테이지(12)는 그 명령들을 실행하여 각 종 데이터 처리 동작들을 실시한다. 예컨대, 상기 실행 스테이지는, 정수값들에 대한 산술 또는 논리 동작들을 실시하기 위한 산술/논리 유닛(ALU)(30), 부동소수점 형태로 표현된 값들에 대한 동작들을 실시하기 위한 부동소수점(FP) 유닛(32), 및 레벨 1(L1) 데이터 캐시(36)으로부터 레지스터(40)에 데이터 값을 로딩하는 로드 동작들이나 레지스터(40)로부터 L1 데이터 캐시(36)에 데이터 값을 기억하는 스토어 동작들을 실시하기 위한 로드/스토어 유닛(34)으로 이루어진 다수의 실행 유닛들(30, 32, 34)을 구비하여도 된다. 이들은 제공될 수 있는 실행 유닛들의 타입들의 단지 일부 예들이고 다수의 다른 종류들도 제공될 수 있다는 것을 알 것이다. 상기 처리 동작들을 실시하기 위해서, 상기 실행 스테이지(12)는, 일 세트의 레지스터들(40)로부터 데이터 값들을 판독할 수도 있다. 그 후, 그 실행된 명령들의 결과들은, 라이트 백 스테이지(14)에 의해 상기 레지스터들(40)에 역으로 기록되어도 된다.
L1 명령 캐시(20) 및 L1 데이터 캐시(36)는, 다수의 레벨들의 캐시들을 포함하는 캐시 계층의 일부이어도 된다. 예컨대, 레벨 2(L2) 캐시(44)도 제공되어도 되고, 선택사항으로 추가의 레벨들의 캐시가 제공될 수 있다. 본 예에서, L2 캐시(44)는, L1 명령 캐시(20)와 L1 데이터 캐시(36)간에 공유되지만 그 밖의 예들은 분리된 L2 명령 캐시와 데이터 캐시를 가질 수도 있다. 페치되는 명령이 L1 명령 캐시(20)에 있지 않을 때, 그것은 L2 캐시(44)로부터 페치될 수 있고, 마찬가지로 그 명령이 L2 캐시(44)에 있지 않으면 그것은 메인 메모리(50)로부터 페치될 수 있다. 마찬가지로, 로드 명령들에 응답하여, 데이터는, L1 데이터 캐시(36)에 있지 않고 필요한 경우 메모리(50)로부터 페치되면 L2 캐시(44)로부터 페치될 수 있다. 임의의 공지된 기법(scheme)은 캐시 계층을 관리하는데 사용되어도 된다.
프로그램 명령들 및 데이터 값들을 참조하는데 상기 파이프라인(4)에서 사용한 어드레스들은 가상 어드레스들이어도 되지만, 적어도 메인 메모리(50)와, 선택사항으로 적어도 일부 레벨들의 상기 캐시 계층은, 물리적으로 어드레싱되어도 된다. 따라서, 변환 색인 버퍼(52)(TLB)는, 파이프라인(4)에서 사용한 가상 어드레스들을 상기 캐시나 메모리에 액세스하는데 사용된 물리 어드레스들로 변환하도록 제공되어도 된다. 예컨대, 상기 TLB(52)는, 가상 어드레스 공간의 대응한 페이지의 가상 페이지 어드레스와, 가상 페이지 어드레스가 대응한 페이지내의 가상 어드레스들을 물리 어드레스로 변환하기 위해서 매핑되어야 하는 대응한 물리 페이지 어드레스를, 각각 지정하는 다수의 엔트리들을 구비하여도 된다. 예를 들면, 상기 가상 어드레스 및 물리 페이지 어드레스는, 대응한 가상 및 물리 어드레스들의 최상위 부분에 대응하여도 되고, 이때의 나머지 최하위 부분은 가상 어드레스를 물리 어드레스에 매핑할 때 그대로 있다. 어드레스 변환 정보뿐만 아니라, 각 TLB 엔트리도 어드레스들의 특정한 페이지들이 파이프라인(4)의 특정한 모드들에서 액세스 가능한지를 나타내는 것 등의 액세스 허가를 지정하는 일부 정보도 포함할 수도 있다. 일부 실시예들에서, TLB 엔트리들은, 캐시 계층의 어느 레벨들이 판독 동작 또는 기록 동작에 응답하여 갱신되는지(예컨대, 상기 캐시가 라이트 백 또는 라이트 쓰루(through) 모드로 동작해야 하는지)를 명시하는 캐시 정책 정보나, 대응한 페이지에서 어드레스들에의 데이터 액세스들이 파이프라인(4)에서 데이터 액세스들을 발행하였던 순서와 비교하여 메모리 시스템에 의해 재배치할 수 있는지를 명시하는 정보 등의, 어드레스들의 대응한 페이지의 그 밖의 특성들도 명시할 수 있었다.
도 1은 단일의 레벨 TLB(52)를 도시하지만, TLB들의 계층은, 레벨 1(L1) TLB(52)가 최근에 액세스된 다수의 페이지들에서의 어드레스들을 변환하기 위한 TLB 엔트리들을 포함하고 레벨 2(L2) TLB가 보다 큰 수의 페이지들에 대한 엔트리들을 기억하기 위해 제공될 수도 있도록, 구성되어도 되는 것을 알 것이다. 요구된 엔트리가 L1 TLB에 있지 않을 때, 그것은 L2 TLB로부터, 또는 상기 계층에서 추가의 TLB들로부터, 페치될 수 있다. 페이지가 액세스되는 요구된 엔트리가 그 TLB들 중 어느 하나에 있지 않은 경우, 페이지 테이블 워크(walk)는, 메모리(50)에서의 페이지 테이블들에 액세스하도록 수행될 수 있다. 임의의 공지된 TLB 관리 기법은, 본 기술에서 사용될 수 있다.
또한, 일부 시스템들은, 예컨대, 제1 TLB(또는 TLB들의 계층)이 가상 어드레스들을 중간 어드레스들로 변환하는데 사용되고 나서, 하나 이상의 추가의 TLB(들)을 사용한 제2 레벨의 어드레스 변환이 그 중간 어드레스들을 캐시나 메모리에 액세스하는데 사용된 물리 어드레스들로 변환하여도 되도록, 다수의 레벨들의 어드레스 변환을 지원하여도 된다는 것을 알 것이다. 이것은, 예를 들면, 제1 레벨의 어드레스 변환이 운영체계에 의해 관리되어도 되고 제2 레벨의 어드레스 변환이 하이퍼바이저에 의해 관리되어도 되는 가상화를 지원하는데 유용할 수 있다.
도 1에 도시된 것처럼, 상기 장치(2)는, 일 세트의 제한 포인터 레지스터들(60)을 가져도 된다. 그 일 세트의 제한 포인터 레지스터들이 도 1에서 일 세트의 범용 데이터 레지스터들(40)에 대해 물리적으로 분리된 것으로서 도시되어 있지만, 일 실시예에서는 동일한 물리적 스토리지는, 범용 데이터 레지스터들과 제한 포인터 레지스터들의 양쪽을 제공하는데 사용되어도 된다.
각 제한 포인터 레지스터(60)는, 액세스되는 데이터 값의 어드레스를 결정하는데 사용되어도 되는 포인터 값(62)과, 대응한 포인터(62)를 사용할 때 허용 가능한 어드레스들의 범위를 지정하는 범위 정보(64)를 포함한다. 제한 포인터 레지스터(60)는, 포인터의 이용에 관해 하나 이상의 제한들/허가들을 명시하여도 되는 제한 정보(66)(여기서는 허가 정보라고도 함)도 포함하여도 된다. 예컨대, 상기 제한 정보(66)는, 포인터(62)를 사용하여도 되는 명령들의 타입들, 또는 포인터가 사용될 수 있는 파이프라인(4)의 모드들을, 제한하는데 사용될 수 있었다. 따라서, 상기 범위 정보(64)와 제한 정보(66)는, 사용할 포인터(62)가 허용되는 자격들을 명시하는데 고려될 수도 있다. 명시된 자격들외에서 포인터(62)를 사용하려고 시도할 때, 오류가 기동될 수 있다. 상기 범위 정보(64)는, 예를 들면, 포인터들이, 특정한 공지된 한계내에 있고, 민감하거나 안전한 정보를 포함할지도 모르는 메모리 어드레스 공간의 그 밖의 영역들에 벗어나지 않는 것을 보장하는데 유용할 수 있다. 동일한 물리적 스토리지가 범용 데이터 레지스터들과 제한 포인터 레지스터들과의 양쪽에 사용되는 실시예에 있어서, 일 실시예에서, 상기 포인터 값(62)은, 예컨대, 대응한 범용 레지스터에 사용된 것처럼 동일한 기억장소내에 기억되어도 된다.
도 2는 허용 가능한 범위를 사용하여 데이터나 명령들에의 비인증 액세스에 대해 보호하는 명령들의 타입들의 일례를 도시한 것이다. 도 2의 상부에 도시된 것처럼, 특별한 제한 포인터 레지스터 PR1은, 본 예에서 허용 가능한 범위의 하계(lower bound)를 명시하는 하계 어드레스(68)와 허용 가능한 범위의 상계(upper bound)를 명시하는 상계 어드레스(69)를 사용하여 지정되는, 주어진 포인터 값(62)과 범위 정보(64)를 포함한다. 예를 들면, 상기 하계 어드레스(68)와 상계 어드레스(69)는, 어드레스들 80000 내지 81000의 범위를 명시하도록 세트된다. 오류들은, 특정한 명령들이 상기 제한 포인터 레지스터 PR1을 참조하고 포인터(62)로부터 결정된 어드레스가 이 범위외에 있을 때, 기동될 수도 있다.
예를 들면, 도 2의 파트 A에 도시된 것처럼, 일부 시스템들에서, 오류는, 포인터 레지스터(60)에서의 포인터(62)의 값을, 범위 정보(64)에서 지정한 범위외에 있는 값으로 세트하려는 시도가 있는 경우(여기서는, 포인터가 직접 어드레스를 지정하는 것으로 한다) 기동될 수도 있다. 이것은, 그 포인터를 사용한 임의의 액세스들이 안전하게 상기 허용된 범위내에 있도록 보장될 수 있게 상기 포인터(62)가 상기 지정된 범위외의 어떠한 값도 취하는 것을 피한다. 또는, 도 2의 파트 B에 도시된 것처럼, 오류는, 해당 어드레스 상기 지정된 범위외에 있을 때 명령이 그 포인터(62)의 어드레스에 의해 특정된 장소에 액세스하려고 시도할 때 기동될 수 있다. 따라서, 그래도 상기 포인터(62)를 상기 지정된 범위외의 값으로 세트하도록 허용 가능할 수도 있지만, 포인터 어드레스(또는 그 포인터로부터 얻어진 어드레스)에서의 데이터 액세스가 시도되면, 오류는 그 어드레스가 상기 허용된 범위외에 있을 경우 기동될 수도 있다. 그 밖의 시스템들은, 도 2의 파트 A와 B에 도시된 명령의 타입들 양쪽에 응답하여 오류들을 기동할 수도 있다.
범위 정보(64) 및 허가들 정보(66)는 상이한 방식들로 세트될 수 있다. 예컨대, 보안 코드, 또는 운영체계 또는 하이퍼바이저는, 주어진 포인터를 고려한 범위 및 허가들을 지정하여도 된다. 예컨대, 명령 세트 아키텍처는, 주어진 포인터(62)에 대한 범위 정보(64) 및/또는 허가들(66)을 세트 또는 수정하기 위한 다수의 명령들을 포함하여도 되고, 이 명령들의 실행은 특정한 소프트웨어 또는 상기 프로세서(4)의 특정한 모드들 또는 예외 레벨들로 제한될 수 있다. 그렇지만, 자격들을 수정하기 위한 상기와 같은 특권 기반 메카니즘과 아울러, 또는 이 특권 기반 메카니즘에 대한 대안으로서, 여기서 설명된 실시예들에 있어서, 수정 가능한 허가는 개개의 자격들에 대해 얻어질 수 있다. 따라서, 일 배치의 예에 있어서, 자격을 수정하는 능력은, 해당 자격에 대한 수정 가능한 허가가 세트 상태에 있는지 또는, 자격을 수정하려고 하는 프로세스가 요구된 특권을 갖는지에 의존할 수도 있다. 또는, 자격이 수정되게 하기 전에, 수정 가능한 허가가 세트 상태에 있고 자격을 수정하려고 하는 프로세스가 요구된 특권을 갖는 것이 요구될 수도 있다.
포인터를 참조하는 특정한 명령들을 실행할 때 실행 스테이지(12)에서 사용되어도 되는 제한 포인터 기억소자들(60)의 세트와 아울러, 프로그램 카운터 자격(PCC) 레지스터(80)는 레벨 1 명령 캐시(20)로부터 명령들을 페치중일 때 페치 스테이지(6)에서 유사한 기능성을 제공하는데도 사용될 수도 있다. 특히, 프로그램 카운터 포인터는 필드(82)에 기억되어도 되고, 이때의 PCC(80)는, 제한 포인터 기억소자들(60)의 세트에서 상기 포인터들의 각각에 구비된 범위 및 제한 정보와 유사한, 범위 정보(84)와 임의의 적절한 제한 정보(86)를 제공한다.
제한 포인터 레지스터내의 제한 포인터에 의해 특정된 임의의 특별한 범위의 메모리 어드레스들은, 데이터, 명령들 및/또는 그 밖의 자격들(즉, 그 밖의 제한 포인터들)을 포함할 수도 있다. 따라서, 임의의 시점에서 메모리에 액세스하는 처리 회로소자의 능력은, 제한 포인터 레지스터들에 특정된 자격들과 그 제한 포인터 레지스터들에 유지된 자격들을 거쳐 액세스 가능한 임의의 추가의 자격들로 이루어진, 일 세트의 자격들에 의해 명시되고, 이 세트의 자격들은 여기서는 자격 도메인이라고 할 것을 알 것이다.
PCC 레지스터(80)에 지정된 범위 정보와 임의의 관련된 제한들은, 다양한 방식들로 세트될 수 있다. 그렇지만, 일 실시예에서, 해당 정보는, 현재의 자격 도메인에서 상기 처리 회로소자에 이용 가능한 제한 포인터들 중 하나 이상을 사용하여 결정되어, 그 현재의 자격 도메인에 대해 특정된 메모리 어드레스 범위(들)외에 있는 PCC 기반 한계 확인들을 사용하여 메모리 어드레스는 액세스될 수 없다.
도 3은 개개의 데이터 블록들과 관련지어, 그 데이터 블록들이 자격(즉, 제한 포인터와 관련된 제한 정보)을 표현하는지, 통상의 데이터를 표현하는지를 특정하는데 어떻게 태그 비트를 사용하는지를 개략적으로 도시한 것이다. 특히, 메모리 어드레스 공간(110)은, 일반적으로 사이즈가 지정될 일련의 데이터 블록들(115)을 기억할 것이다. 단순히 설명을 위해서, 본 에에서는 각 데이터 블록이 128비트로 이루어진다고 한다. 각 데이터 블록(115)과 관련지어, 일례에서, 그 관련된 데이터 블록이 자격을 표현하는 것을 특정하도록 세트되고, 그 관련된 데이터 블록이 통상의 데이터를 표현하는 것을 나타내도록 클리어되므로, 자격으로서 취급될 수 없는, 태그 비트라고 하는 단일의 비트 필드인 태그 필드(120)를 제공한다. 세트 또는 클리어 상태와 관련된 실제의 값이 실시예에 따라 달라질 수 있지만, 단순히 설명으로만, 일 실시예에서는 상기 태그 비트의 값이 1이면, 그것은 관련된 데이터 블록이 자격인 것을 나타내고, 태그 비트의 값이 0이면, 그것은 관련된 데이터 블록이 통상의 데이터를 갖는 것을 나타낸다는 것을 알 것이다.
제한 포인터 레지스터들(60)의 하나(여기서는 자격 레지스터라고도 함), 이를테면 도 3에 도시된 자격 레지스터(100)에 자격을 로딩할 때, 태그 비트는 그 자격 정보와 함께 이동한다. 이에 따라, 자격이 자격 레지스터(100)에 로딩될 때, 포인터(102), 범위 정보(104) 및 제한 정보(106)(이후, 허가 정보라고 함)는 자격 레지스터에 로딩될 것이다. 추가로, 해당 자격 레지스터와 관련지어, 또는 그 자격 레지스터내의 특유의 비트 필드로서, 태그 비트(108)는, 콘텐츠가 자격을 표현하는 것을 특정하도록 세트될 것이다. 마찬가지로, 자격이 메모리에 돌아가게 기억될 때, 해당하는 태그 비트(120)는, 그 자격이 기억되는 데이터 블록과 관련지어 세트될 것이다. 이러한 해결방법에 의해, 자격과 통상의 데이터를 구별함에 따라서, 통상의 데이터가 자격으로서 사용될 수 없도록 보장하는 것이 가능하다.
앞서 설명된 것처럼, 개개의 자격들과 관련될 수 있지만, 요구된 허가 플래그들의 수의 급증 없이, 허가들의 수를 증가시키는 것이 바람직할 것이다. 특히, 자격들내의 인코딩 공간은 귀한 경우가 많고, 인코딩하는 것이 바람직할 추가의 허가마다 더 이상의 허가 플래그들을 가산하기에 충분한 공간이 없을 수도 있다.
도 4는 제한 포인터를 예로 고려하여서 기존의 자격내에 제공될 수도 있는 허가 플래그들의 일례를 든 것이다. 제한 포인터 자격(150)은, 포인터 값을 기억하는 포인터 필드(155)와, 포인터 필드(155)내의 포인터 값을 사용하여 액세스되어도 되는 허용 가능한 범위의 어드레스들을 특정하기 위해 범위 정보를 기억하는 범위 필드(160)를 포함한다. 그 후, 다수의 허가 필드들(165)은, 하나 이상의 허가 플래그들을 기억하도록 제공될 수 있다. 상기 설명된 실시예에서, 각 허가 플래그는, 세트하거나 클리어할 수 있는 단일의 비트 값의 형태를 취할 수 있다. 상술한 실시예들의 목적들을 위해서는, 자격(150)이 하나 이상의 기록 허가들, 하나 이상의 판독 허가들, 및 실행 가능한 허가를 갖고, 다수의 허가 비트들이 그 여러 가지의 허가들에 대응한 필드들(165)내에 제공된다고 할 것이다. 이에 따라. 일반적으로 C개의 상이한 기록 허가들과 B개의 상이한 판독 허가들이 존재할 수도 있는 상황을 고려하면, C개의 기록 허가 비트들 W0 내지 WC-1가 제공되어도 되고, B개의 판독 허가 비트들 R0 내지 RB-1도 제공되어도 된다. 각 판독 또는 기록 허가는 상기 프로세서의, 특별한 타입의 동작이나 특별한 모드의 동작과 관려되어도 되거나, 또는 실제로 상이한 허가들은 액세스되는 상이한 타입들의 정보와 관련되어도 되어, 예컨대 상이한 기록 허가 및 판독 허가는 액세스되는 정보 자체가 자격이거나 통상의 데이터 값인지에 따라 세트되어도 된다. 설명을 간략을 위해, 대응한 판독 및 기록 허가들과 관련된 다수의 판독 및 기록 허가 비트들이 있다고 가정하고 있지만, 다른 실시예에서는 단일의 판독 허가와 단일의 기록 허가가 있을 수도 있고, 이때의 그 판독 및 기록 허가들의 상태는 단일의 판독 허가 비트와 단일의 기록 허가 비트로 표현된다.
또한, 도 4에 도시된 것처럼, 추가의 허가들은 자격내에서 인코딩되어도 되고, 따라서 예컨대, 실행 가능한 허가는 관련된 실행(X) 비트의 값으로 나타내어질 수도 있다.
허가 필드들(165)내의 허가 비트들의 디폴트 해석에 따라, 각 허가 비트는 대응한 허가와 관련되므로, 해당 관련된 허가의 상태를 직접 특정한다. 이것은 도 4에 추가로 도시되어 있다. 이에 따라, 허가 비트 Wi가 세트되면, 이것은, 기록 허가 i가 세트 상태에 있는 것을 가리키고, 따라서, 필드(155)내의 포인터 값은, 임의의 무효화 제어 정보에 따라 타입 i의 기록 동작을 위한 어드레스를 특정하는데 사용될 수 있다. 마찬가지로, 허가 비트 Rj가 세트되면, 이것은, 판독 허가 j가 세트 상태에 있으므로, 포인터 값이, 임의의 무효화 제어 정보에 따라, 타입 j의 판독 동작을 위한 어드레스를 특정하는데 사용될 수 있다는 것을 의미한다. 끝으로, 실행 비트 X가 세트되면, 이것은, 실행 가능한 허가가 세트 상태에 있으므로, 포인터 값이 다시 임의의 무효화 제어 정보에 따라, 명령들을 페치할 어드레스를 특정하는데 사용될 수 있다는 것을 의미한다.
반대로, 관련된 허가 비트가 클리어되면, 이것은, 관련된 허가가 자격을 위해 취소되므로, 해당 허가와 관련된 타입의 액세스들이 관련된 자격을 사용하여 수행될 수 없다는 것을 의미한다.
이후 설명된 실시예들에서는, 동일한 허가 비트들이 유지되지만, 그들은 허가들의 확대 세트에 대한 상태를 얻기 위해서 상이하게 해석되어도 된다. 특히, 다른 해석에 따라, 허가 비트들의 논리적 조합들은, 허가들의 증가된 세트의 상태를 특정하는데 사용된다. 일 실시예에서, 허가들의 증가된 세트는, 도 4를 참조하여 예로 설명된 기록, 판독 및 실행 가능한 허가들, 즉 W, R 및 X 허가 비트들의 디폴트 해석에 따라 이용 가능한 허가들 전부를 포함하지만, 아울러, 적어도 하나의 추가의 허가도, 그 W, R 및 X 허가 비트들의 값으로부터 얻을 수 있다. 특히, 일 실시예에서, 수정 가능한 허가도, 어떠한 추가의 허가 비트들도 지정될 필요 없이, 자격과 관련지어 제공된다.
수정 가능한 허가의 상태가 일 실시예에서 상술한 허가 비트들로부터 결정되는 방식을 도 5의 흐름도를 참조하여 설명한다. 단계 200에서는, 다른 해석이 사용중인지를 판정하고, 사용중이 아닐 경우, 이것은, 디폴트 해석이 적용되는 것을 의미하여, 프로세스는 단계 205로 분기한다. 디폴트 해석에 따라, 수정 가능한 허가는 존재하지 않는다. 대신에, 임의의 자격들을 수정하는 능력은, 어디에서나 제어 정보에 의해 명시될 것이고, 각 자격내의 허가 비트들을 사용하여 자격 단위로 명시되지 않을 것이다.
그렇지만, 다른 해석이 사용중일 경우, 프로세스는 단계 210으로 진행되어, W비트들 중 적어도 하나가 세트되었는지를 판정한다. 세트되었을 경우, 프로세스는 단계 220으로 진행되어 수정 가능한 허가가 세트 상태에 있다고 판정한다. 이 때문에, 이것은, 그 밖의 제어 상태가 상기 수정을 방지하지 않으면 특정한 자격 수정 명령들에 의해 자격이 수정될 수 있다는 것을 의미한다. 예컨대, 허가 비트들로부터 결정된 수정 가능한 허가가 수정되는 것이 방지되지 않게 하는 것을 가리키는 경우에도 특별한 자격이 수정 가능하지 않다는 것을 의미하는 일반적인 무효화 제어 정보가 일부 존재할 수 있다.
단계 210에서 W비트들 중 아무것도 세트되지 않았다고 판정한 경우, 그 후, 단계 215에서는 실행 비트가 클리어되었는지를 판정한다. 그 실행 비트가 클리어되었을 경우, 이것도, 수정 가능한 허가가 세트 상태에 있는 것을 가리키고, 이에 따라 프로세스는 단계 220으로 분기된다. 그렇지만, 실행 비트가 세트 상태에 있는 경우는, 프로세스는 단계 225로 진행되어, 수정 가능한 허가가 클리어 상태에 있다고 판정한다. 수정 가능한 허가가 클리어 상태에 있을 때, 이것은, 관련된 자격이 수정될 수 없다는 것을 의미한다. 따라서, 이것은, 개개의 자격들이 비수정 가능한 것으로서 표시되는 것을 가능하게 하여, 자격 기반 아키텍처내에서 보안성을 향상시킬 수 있다.
또한, 다른 해석을 사용할 때 융통성을 향상시키는데, 그 이유는, 수정 가능한 상태로부터 비수정 가능한 상태로 변경하기 위해 자격내에서 특정한 허가 비트들의 값들을 변경하는 것이 가능하기 때문이다. 또한, 특정한 상황하에서는, 나중에 도 11을 참조하여 예로 후술하는 것처럼, 예컨대 특정한 어드레스 발생 명령들의 이용을 통해, 비수정 가능한 자격들을 수정 가능한 자격들로 변환하는 것이 가능할 수도 있다.
디폴트 해석을 사용할 때, 다른 해석에 따라, 개개의 허가 비트들과 관련된 허가들간의 1:1 대응관계가 있었지만, 이것은 사실이 아니고, 허가 비트들의 논리적 조합들은, 특별한 허가들의 상태를 결정하는데 사용되어도 된다. 도 6은, 예를 들면, 실행 가능한 허가의 상태가 디폴트 해석이나 다른 해석이 사용중인지에 따라 어떻게 평가될 수 있는지를 도시한 것이다.
단계 250에서는, 처리 회로소자가 다른 해석을 사용중인지를 판정한다. 사용중이 아닐 경우, 단계 255에서는, 실행(X) 비트가 세트되었는지를 판정한다. 세트되었을 경우, 프로세스는 단계 270으로 진행되어, 실행 가능한 허가가 세트 상태에 있다고 판정하는 반면에, 세트되지 않았을 경우는, 프로세스가 단계 275로 진행되어, 실행 가능한 허가가 클리어 상태에 있다고 판정한다.
그렇지만, 다른 해석이 사용중이라고 판정되는 경우, 프로세스는 단계 260으로 진행되어, X비트가 세트되었는지를 판정한다. 세트되지 않았을 경우, 프로세스는 단계 275로 진행되어, 실행 허가가 클리어 상태에 있다고 판정한다. 그렇지만, X비트가 세트되었을 경우는, 이것 자체는 반드시 실행 가능한 허가가 세트 상태에 있다는 것을 의미하지는 않고, 대신에, 단계 265에서는 추가의 확인을 수행하여 자격에서 제공된 모든 W비트들이 클리어되었는지를 판정한다. 자격 내에 W비트가 다수 존재할 경우, 그 W비트들 전부를 단계 265에서 확인하여, 그들이 전부 클리어되었는지를 판정할 필요가 있다는 것을 주목해야 한다. W비트들 전부가 클리어되었을 경우에 한해, 프로세스는 실행 가능한 허가가 세트 상태에 있다고 판정하기 위해서 단계 270으로 진행되는 것인 반면에, 그렇지 않은 경우는, 프로세서는 단계 275로 진행되어, 실행 가능한 허가가 클리어 상태에 있다고 판정할 것이다.
단계 265로 되돌아가면, 단계 265에서 W비트들 전부가 클리어되었다는 판정은 수정 가능한 허가가 클리어 상태에 있다고 판정하는 것과 같다는 것을 알 것인데, 그 이유는, 도 5로부터 W비트들 중 임의의 것이 세트된 경우에 수정 가능한 허가가 세트 상태에 있을 것이라고 상기될 것이기 때문이다. 이에 따라, 도 5 및 도 6을 참조하여 설명된 실시예에서, 실행 가능한 허가와 수정 가능한 허가 중 한쪽만이 임의의 시점에서 세트 상태에 있을 수도 있다는 것을 알 것이다.
도 7은 디폴트 해석이나 다른 해석이 사용중인지에 따라 판독 허가들 중 어느 하나의 상태가 어떻게 평가될 수 있는지를 도시하는 흐름도이다. 단계 300에서는, 다른 해석이 사용중인지를 판정하고, 사용중이 아닐 경우는 단계 305에서 관련된 R개의 허가 비트가 세트되었는지를 판정한다. 사용중일 경우는, 단계 325에서는 판독 허가가 세트 상태에 있다고 판정하는 반면에, 그렇지 않을 경우, 단계 330에서는 특별한 판독 허가가 클리어 상태에 있다고 판정한다.
그렇지만, 다른 해석이 사용중일 경우, 프로세스는 단계 310으로 진행되어, 관련된 판독 허가 비트가 당해 판독 허가에 대해 세트되었는지를 먼저 판정한다. 세트되지 않았을 경우, 프로세스는 단계 330으로 직접 진행되어, 판독 허가가 클리어 상태에 있다고 판정한다.
그렇지만, 해당하는 판독 허가 비트가 세트되었을 경우, 이것은, 바로, 판독 허가가 세트 상태에 있다고 판정된다는 것을 의미하지는 않고, 대신에, 하나 이상의 추가의 확인들이 요구된다. 처음에, 단계 315에서는, 수정 가능한 허가가 세트 상태에 있는지를 판정한다. 일 실시예에서, 이것은, 반드시 수정 가능한 허가를 바로 재평가하는 것을 요구하지는 않고, 대신에, 이 확인은 W비트와 X비트를 참조하여 수행될 수 있다. 특히, 도 5의 앞선 설명으로부터, 수정 가능한 허가는, 적어도 하나의 기록 비트가 세트되었거나 실행 비트가 클리어되었을 때 세트 상태에 있다고 판정될 것이고, 이에 따라 그 확인이 단계 315에서 수행될 수 있다는 것을 알 것이다.
수정 가능한 허가가 세트 상태에 있다고 판정된 경우, 프로세스는 단계 325로 진행되어, 해당하는 판독 허가가 세트 상태에 있다고 판정된다. 그렇지만, 수정 가능한 허가가 세트 상태에 있지 않은 경우, 단계 320에서는 추가의 확인을 수행하여, 자격이 프로그램 카운터 자격으로서 현재 사용중인지를 판정한다. 사용중일 경우, 비록 수정 가능한 허가가 세트되지 않았을지라도, 단계 325에서는 해당하는 판독 허가가 세트 상태에 있다고 판정한다. 따라서, 특정한 비수정 가능한 자격들은, 그 자격들이 PCC 레지스터(80)내에 있을 때 적어도 하나의 판독 가능한 허가로 하여금 세트시키는 것으로서 보여질 수도 있다.
단계 320에서 자격이 프로그램 카운터 자격으로서 현재 사용중이라고 판정되는 경우, 프로세스는 단계 330으로 진행되어, 판독 허가가 클리어 상태에 있다고 판정한다.
도 8은, 일 실시예에서 임의의 특별한 기록 허가가 어떻게 평가되는지를 도시하는 흐름도이다. 박스(350)로 나타낸 것처럼, 상술한 실시예에서, 기록 허가는, 디폴트 해석이나 다른 해석이 사용중인지의 여부에 상관 없이, 아주 똑같은 방식으로 해석된다. 구체적으로는, 단계 355에서는 관련된 기록 허가 비트가 세트되었는지를 판정하고, 그럴 경우 단계 360에서는 특별한 기록 허가가 세트 상태에 있다고 판정하는 반면에, 그렇지 않은 경우는 단계 365에서는 해당 특별한 기록 허가가 클리어 상태에 있다고 판정한다.
도 5 내지 도 8의 상기 설명으로부터, 하나 이상의 기록 허가들, 하나 이상의 판독 허가들, 실행 가능한 허가 및 수정 가능한 허가의 상태는 자격내에서 인코딩된 기존의 W, R 및 X 허가 비트들을 사용하여 전부 결정될 수도 있다는 것을 알 것이다. 추가의 수정 가능한 허가 비트가 가산될 필요가 없음에 따라, 그 추가의 수정 가능한 허가는 어떠한 추가의 허가 비트 인코딩 공간도 필요 없이 자격에 인코딩될 수 있다.
도 9는 X, R 및 W 비트들에 따라 4개의 상술한 상이한 타입들의 허가들의 상태를 설명하는 표이다. 본 예에서는, 설명을 쉽게 하기 위해서, 하나의 판독 허가와 하나의 기록 허가만이 존재하여서, 단일의 R비트와 단일의 W비트만이 존재한다고 한다.
보다 일반적인 경우에, 도 5 내지 도 8의 흐름도들로부터 알 수 있듯이, 수정 가능한 허가와 실행 가능한 허가(및 실제로는 그것이 수정 가능한 허가가 세트되었는지에 의존하면 판독 가능한 허가)의 상태를 판정할 때, 논리적 OR 연산과 AND 연산은, 그 허가들이 세트 상태 또는 클리어 상태에 있는지를 평가하는 프로세스의 일부로서 복수의 W 비트들에 관해서 수행될 필요가 있을 것이다.
도 10은, 자격이 수정 가능한 것으로서 표시될 때, 상기 허가들의 하나 이상의 상태에서 천이를 야기하기 위해서 어떻게 개개의 허가 비트들을 세트 값으로부터 클리어 값으로 변경할 수 있는지를 도시하는 상태 천이도이다. 또, 설명을 쉽게 하기 위해서, 단일의 W 허가 비트와 단일의 R 허가 비트만이 존재하지만, 다수의 R허가 비트들과 다수의 W 허가 비트들이 존재하는 보다 일반적인 경우에는, 그 R 허가 비트들과 W 허가 비트들의 각각은 독립적으로 클리어될 수도 있다고 한다.
초기의 상태(400)에 의해 도시된 것처럼, R, W 및 X 비트들의 각각은, 초기에 논리적 1 값으로 세트될 수도 있다. 도 9로부터 분명하듯이, 이것은, 자격이 비실행 가능하지만 수정 가능하고, 판독 및 기록 동작들 양쪽이 허용된다는 것을 의미한다. 그 자격이 수정 가능하므로, 개개의 허가 비트들은 원하는 경우 클리어될 수 있다. 하나의 비트를 클리어함으로써, 상태들(405, 407, 409) 중 어느 한쪽으로 천이하는 것이 가능하다. 상태 407에서는, R 및 W 비트가 계속 세트되어 있지만, X비트는 클리어되어 있고, 상태 409에서는 W 및 X비트가 계속 세트되어 있지만, R비트는 클리어되어 있다. 다시 도 9를 참조하면, 상태 407과 409 양쪽의 상태는 수정 가능한 허가가 세트 상태에 있는 상태들에 해당한다는 것을 알 것이다. 그러나, 상태 405(여기서 R 및 X비트는 세트되어 있지만, W비트는 세트되어 있지 않다)는, 수정 가능한 허가가 클리어 상태에 있는, 즉 자격이 수정 가능하지 않은, 상태에 해당한다.
도 10은 개개의 허가 비트들이 클리어된 것처럼, 일어날 수 있는 다수의 가능한 그 밖의 천이들을 도시한 것이다. 설명을 쉽게 하기 위해서, 직접, 상태 400으로부터 상태 412까지의 천이나, 상태 400으로부터 상태 416까지의 천이는 생략되지만, 일 실시예에서는 이 천이들도 가능할 것이다. 상태 412와 414는 자격이 수정 가능한 정지 상태들이지만, 상태 410은 자격이 비수정 가능한 또 하나의 상태이다는 것을 주목해야 한다. 상태 416이 원리상 수정 가능한 상태이지만, 그것은 허가 비트들의 전부가 클리어 되어 있는 상태를 표현하고, 이에 따라 해당 자격에 의해 제한된 프로세스는 자격내에서 허가들을 더 변경할 수 없을 것이다. 일부 실시예들에서는, 상태 416을 비사용 상태라고 판정할 수도 있다.
도 10에서 상태 405, 410이 자격이 비수정 가능한 상황들을 표현하므로, 이것은 그 상태들로부터 추가의 천이를 못하게 하도록 보일 것이다. 그렇지만, 천이 420, 425와 관련지어 사용된 "ADR" 기호로 나타낸 것처럼, 일 실시예에서 어드레스 발생 명령의 실행은 경로(420, 425)로 나타낸 천이들이 일어나게 할 수도 있다. 이것은, 도 11을 참조하여 한층 더 설명한다.
도 11에 도시된 것처럼, 어드레스 발생 명령은, 범용 자격 레지스터 CN을 목적지 레지스터로서 지정하여도 되고, 또한 소스 오퍼랜드를 그 명령내의 즉시 값으로, 또는 오프셋 값을 지정하는 콘텐트를 갖는 정수 레지스터를 참조하여, 지정하여도 된다. 이러한 어드레스 발생 명령이 실행될 때, PCC 레지스터(80)내의 프로그램 카운터 자격은 소스 자격(450)으로서 사용된다. 포인터 값(465)은, PCC(450)로부터 추출되고 소스 오퍼랜드와 조합하여 논리적 연산(460)이 실시된다. 이것은, 예를 들면 결과 값(470)을 발생하기 위해서 즉시 값을 포인터 값에 가산하는 것을 포함하여도 되고, 이때의 어드레스 발생 명령이 즉시를 지정하고, 또는, 이것은, 예를 들면 오프셋을 포인터 값에 가산하는 것을 포함할 수 있고, 이때의 해당 오프셋은 정수 레지스터를 참조하여 얻어져, 다시 결과 값(470)을 생성한다. 그 후, 범위 및 허가 정보는, X비트는 제외하고, 본질적으로 변경되지 않은 결과 자격(455)에 가로질러 복사된다. 특히, 어드레스 발생 명령이 실행될 때, X비트 값은 결과 자격에서 클리어된다. 따라서, 이것은, 도 10에 도시된 2개의 천이(420, 425)를 가능하게 한다. 특히, 양쪽의 경우에서는, PCC내의 실행 가능한, 비수정 가능한 자격(450)을 사용하여, 비실행 가능하지만 수정 가능한 결과 자격(455)을 작성한다. 이것은, 천이(420)에 대한 특별히 관심 있는 효과를 제공하고, 이때의 PCC(450)는 실행 가능하고 비수정 가능하였고, PCC 레지스터(80)에 있을 때 판독 가능할 뿐이지만, 이로부터 발생된 결과 자격(455)은 (도 9에 도시된 상태 "010"과 XRW 상태 "110"을 비교하는 것으로부터 명백한 것처럼) 이제 수정 가능하고 완전히 판독 가능하다.
도 12는 일 실시예에 따라 링크 명령을 가진 분기의 동작을 도시한 것이다. 도 12에 도시된 것처럼, 2개의 별도의 프로세스들은, 링크 명령을 가진 분기의 수행에서 포함된다. 먼저, 복귀 어드레스 자격(517)은, 현재의 프로그램 카운터 자격(500)으로부터 발생된다. 일 실시예에서, 이것은, 추출되는 포인터 값(505)과, 가산 동작(510)을 거쳐 해당 포인터 값에 가산된 명령 사이즈를 포함하여, 복귀 어드레스 포인터(515)를 발생할 것이다. 그 후, 범위 및 허가 정보의 전부는, 일 실시예에서 자격 링크 레지스터(CLR)내에 기억되는 복귀 어드레스 자격에 가로질러 복사될 것이다. CLR은, 다양한 방식으로 제공될 수 있지만, 일 실시예에서는, 범용 자격 레지스터들 중 특별한 범용 자격 레지스터, 예를 들면 C30이다. 유효 프로그램 카운터 자격(500)이 실행 가능하고 비수정 가능할 것이므로, 이것은, 복귀 어드레스 자격도 비수정 가능하므로, 복귀 어드레스 자격이 복귀 어드레스로서 사용되기 전에 조정될 수 없도록 보장함으로써 개선된 보안성을 제공한다는 것을 의미한다.
복귀 어드레스 자격이 생성되어 있으면, 자격 레지스터 CN(520)의 콘텐츠는, PCC 레지스터(80)에 복사되거나, 새로운 프로그램 카운터 자격(525)을 형성한다. 적절한 때에, 복귀 명령은 상기 분기로부터 복귀하도록 실행될 수 있고, 그 시점에서 PCC는 CLR의 콘텐츠로 갱신될 것이다. CLR 자격이 비수정 가능하였으므로, 이것은, 해당 복귀 어드레스 자격이 중간 기간에 함부로 변경되지 않도록 보장할 것이다.
도 13은 범용 자격 레지스터내의 비수정 가능한 자격의 확립을 어떻게 사용하여, 분기 명령을 실행할 때 진입점 자격으로서만 사용할 수 있는 자격을 프로세스에 제공할 수 있는지를 개략적으로 도시하는 도면이다. 특히, 상기 자격(550)은, 박스(565)로 나타낸 것처럼, 자신의 X비트를 세트시키고, 자신의 W비트들 전부를 클리어시키고, 적어도 하나의 R비트를 세트시킨다. 앞서 설명된 도 9로부터 명백하듯이, 이것은, 본질적으로, 상기 자격이 비수정 가능하고, (자격이 PCC 레지스터(80)내에 배치될 때만 관련되는) 실행 가능하며, PCC 레지스터(80)에 있을 때만 판독 가능하다는 것을 의미한다. 따라서, 범용 자격 레지스터 CN내에서, 이 자격(550)은, 판독 가능 또는 기록 가능하지 않고, 비수정 가능하다. 따라서, 그것은, 해당 자격을, 분기 명령을 거쳐 PCC에 로딩될 수 있는 자격으로서 주어져 있는 상기 프로세스에서만 사용할 수 있다.
분기 명령이 이후 실행되어 자격 레지스터 CN의 콘텐츠를 PCC 레지스터(80)에 로딩될 때, 이에 따라, 소스 자격(550)의 필드들(565)내의 것들에 대응하는 X, W 및 R 비트들(570)을 갖는, 프로그램 카운터 자격(560)이 갱신하게 된다. 비록 X, W 및 R 허가 비트들 중 아무것도 변경되어 있지 않지만, 지금 그 자격이 프로그램 카운터 자격이기 때문에, 해당 자격은 실행 가능하여서, 명령들이 페치되게 하지만, 대응한 R비트가 세트되는 타입의 임의의 판독 동작들에 대해서도 판독 가능하다.
이것은, "리터럴들"이 PCC(560)를 사용하여 메모리로부터 판독될 수 있다는 것을 의미한다. 예를 들면, 로드 명령은, PCC로부터 얻어진 어드레스를 소스 어드레스로서 지정하는데 사용되어도 되고, 이때의 결과는 정수 레지스터들 Xn 중 하나의 정수 레지스터내에 기억된다. PCC(560)로부터 상기 어드레스를 얻을 때, 그 어드레스가 허용 가능한 범위내에 있고, 당해 판독 동작의 타입이 관련된 R개의 허가 비트를 세트시키는 경우, 상기 로드 동작은, 그 얻어진 어드레스로부터 리터럴 데이터를 로딩하고 해당 데이터를 레지스터 Xn내에 기억하도록 수행될 수 있다.
일 실시예에서, 처리 회로소자는, 항상 다른 해석을 사용하도록 배치되어도 된다. 그렇지만, 처리 회로소자의 그 밖의 경우들은, 동일한 자격들을 사용 가능할 수도 있지만, 그들을 디폴트 해석에 따라 해석할 수도 있는데, 그 이유는 여기서 설명한 메카니즘이, 사용된 허가 비트들에서 어떠한 변경도 포함하지 않으므로, 역호환성을 디폴트 해석을 사용하는 기존의 시스템들에 제공하기 때문이다.
또 하나의 실시예에서, 처리 회로소자는, 디폴트 해석으로부터 다른 해석으로, 이와는 반대로 사용하여 선택적으로 전환 가능할 수도 있고, 도 1에 도시된 것처럼, 구성 비트(90)는 처리 회로소자의 제어 정보의 일부로서 제공되어도 되고, 이때의 구성 비트의 값은, 처리 회로소자가 디폴트 해석이나 다른 해석을 사용중인지를 판정한다. 해당 구성 비트를 세트하는 것은, 처리 회로소자상에서 실행하는 특별한 타입의 코드에 한정되어도 된다. 예를 들면, 보안 코드, 또는 운영체계 또는 하이퍼바이저는, 특정한 상황하에서 구성 비트를 변경하도록 배치되어도 된다.
도 14는 사용할 수도 있는 가상머신 구현을 도시한 것이다. 상술한 실시예들은 관련된 기술들을 지원하는 특정한 처리 하드웨어를 동작시키는 장치 및 방법들의 관점에서 본 발명을 구현하지만, 하드웨어 디바이스들의 소위 가상 머신 구현을 제공하는 것도 가능하다. 이들 가상 머신 구현들은, 가상 머신 프로그램(610)을 지원하는 호스트 운영체계(620)를 동작시키는 호스트 프로세서(630)상에서 동작한다. 전형적으로, 아주 강력한 프로세서들은 합리적 속도로 실행하는 가상 머신 구현을 제공하는데 필요하지만, 이러한 해결방법은, 특정한 상황에서, 이를테면, 호환성 또는 재사용 목적을 위해 또 하나의 프로세서 고유의 코드를 실행하기를 바라는 경우에 정당화될 수도 있다. 가상 머신 프로그램(610)은, (비일시적 매체일 수도 있는) 컴퓨터 판독 가능한 기억매체에 기억되어도 되고, 이 가상 머신 프로그램(610)에 의해 모형이 만들어지는 상기 디바이스인 실제의 하드웨어에 의해 제공될 애플리케이션 프로그램 인터페이스와 같은 애플리케이션 프로그램(600)에 애플리케이션 프로그램 인터페이스(명령 실행 환경)를 제공한다. 자격의 허가들을 해석하기 위한 상술한 기술들은, 가상 머신 환경내에서 구현되어도 된다. 예를 들면, 가상 머신에 실행하거나 가상 머신을 제어하는 소프트웨어는, 이러한 특징을 구현하는 하드웨어를 이용할 수 있다.
상술한 실시예들은, 별도의 허가 비트들을 소비하지 않고 하나 이상의 추가의 허가들을 자격으로 인코딩하는 메카니즘을 제공한다. 기존의 허가 비트들의 논리적 조합들은, 허가들의 확대 세트가 인코딩되는 것을 가능하게 하는데 사용되어도 된다. 일 실시예에서, 이것은, 하나 이상의 추가의 허가들을 인코딩하기 위해 드문 허가 비트를 낭비하지 않게 하는 중복 인코딩들을 재사용하는 것을 포함하지만, 그래도 바람직한 작용을 유지한다. 또한, 단조롭게 감소시키는 허가 모델이 유지된다. 특히, 디폴트 해석 또는 다른 해석이 사용되는지에 상관없이, 개개의 허가 비트들은, 자격이 수정 가능한 것으로서 특정될 때 세트 값으로부터 클리어 값으로만 변경될 수 있으므로, 자격에 의해 제한되는 프로세스는, 세트 상태에 대해, 해당 자격내에 클리어되어 있는 임의의 허가 비트들을 복원시킬 수 없다.
특별한 일 실시예에서, 가산되는 추가의 허가는, 수정 가능한 허가임에 따라서, 자격들의 수정 가능성이 자격단위로 표현되는 것을 가능하게 한다. 이것은, 자격 기반 시스템들내에서 융통성과 보안성을 향상시킬 수 있다. 선택사항으로, 수정 가능한 허가는, 수정 가능한 허가를 분기 및 링크 명령들에 의해 발생된 자격들로 반송하여, 예를 들면 비수정 가능한 복귀 어드레스들을 생성하는 것, 및/또는 PC 상대 어드레스 산출(ADR) 명령들에 의해 발생된 자격들로부터 실행 가능한 허가를 제거하는 것을 포함하지만 이에 한정되지 않는, PCC 레지스터에 유지된 자격으로부터 자격들을 발생하는데 사용된 특정한 명령들의 작용을 변경해도 된다.
또한, 특정한 유용한 작용들은, 선택적으로 허가 비트들을 클리어함으로써 수용될 수 있다. 예를 들면, 자신의 X허가 비트를 세트시키는 자격으로부터 기록 허가 비트들 전부를 클리어하는 것은, 해당 자격을, 수정 가능 및 비실행 가능으로부터 비수정 가능 및 실행 가능으로 변경한다. 또 하나의 예로서, 적어도 하나의 판독 가능한 허가 비트를 세트시키는 자격으로부터 예를 들면, ADR 명령의 이용을 통해, 실행 허가 비트를 클리어하는 것은, 자격을 비수정 가능, 비판독 가능으로부터 수정 가능 및 판독 가능으로 변경한다.
또한, 선택적 구성 비트(90)가 사용되는 실시예들에서, 수정 가능한 허가의 효과들은, 개개의 허가 비트들의 각각이 관련된 허가를 갖는 디폴트 해석으로 처리 회로소자에 의해 반전시킴으로써, 사용불가될 수 있고, 자격이 수정되는 것을 방지하는 그 허가 비트들의 조합들이 없다. 이러한 디폴트 해석을 사용할 때, 자격을 수정하면 임의의 제약들은, 전형적으로 예를 들면, 일부의 일반적인 제어 정보를 참조하여, 보다 전체적인 스케일로 표현될 수 있는 것이 전형적일 것이다.
허가 비트들의 논리적 조합들을 사용하여 허가들의 확대 세트의 상태를 명시하는, 다른 해석을 사용함으로써, 이것은, 보다 강한(보다 제약된) 허가들이, 사용된 허가 비트들의 수의 급증을 요구하지 않고, 개개의 자격들과 관련지어 지정되게 한다.
본 출원에서, "...하도록 구성된"의 단어는, 장치의 요소가 상기 명시된 동작을 실시할 수 있는 구성을 갖는다는 것을 의미하는데 사용된다. 본 문맥에서, "구성"은, 하드웨어 또는 소프트웨어의 상호연결의 배치 또는 방식을 의미한다. 예를 들면, 상기 장치는 상기 명시된 연산을 제공하는 전용 하드웨어를 가져도 되거나, 프로세서 또는 다른 처리 디바이스는 그 기능을 행하도록 프로그래밍되어도 된다. "하도록 구성된"은, 상기 장치 요소가 임의의 방식으로 상기 명시된 동작을 제공하기 위해서 변경될 필요가 있다는 것을 암시하지는 않는다.
여기서는 본 발명의 실시예들을 첨부도면을 참조하여 상세히 설명하였지만, 본 발명은 구체적인 실시예들에 한정되지 않고, 첨부된 청구항에서 기재된 것과 같은 본 발명의 범위 및 사상으로부터 벗어나지 않고 당업자가 변경, 부가 및 수정을 여러 가지로 실시할 수 있다는 것을 알 수 있다. 예를 들면, 본 발명의 범위로부터 벗어나지 않고 종속항의 특징들과 독립항의 특징들을 여러 가지로 조합할 수 있다.

Claims (21)

  1. 동작들을 수행하기 위해서 명령들을 실행하는 처리 회로소자; 및
    처리 회로소자에 액세스 가능하되, 상기 명령들을 실행할 때 처리 회로소자에서 수행한 적어도 하나의 동작을 제한하는데 사용된 자격을 기억하도록 배치된 자격 기억소자를 구비하는, 장치로서, 상기 자격은 디폴트 해석에 따라, 상기 자격에서 제공된 N개의 허가 플래그들로부터 결정된 상태를 갖는 복수 N의 디폴트 허가들을 특정하고, 디폴트 해석에 따라 각 허가 플래그는 디폴트 허가들 중 하나와 관계되고;
    처리 회로소자는, N개의 허가 플래그들의 논리적 조합들로부터, 허가들의 확대 세트에 대한 상태를 얻기 위해서, 다른 해석에 따라 자격을 분석하도록 배치되고, 이 확대 세트가 적어도 N+1개의 허가들로 이루어지고,
    허가들의 상기 확대 세트는, 상기 복수 N의 디폴트 허가들과, 적어도 하나의 추가의 허가를 포함하는, 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    허가가 세트 상태를 가질 때, 처리 회로소자는 임의의 무효화 제어 정보에 따라 자격에 대한 해당 허가가 승인되고, 허가가 클리어 상태를 가질 때, 처리 회로소자는 자격에 대해 취소된 해당 허가를 갖는, 장치.
  4. 제 1 항에 있어서,
    허가들의 상기 확대 세트는, 클리어 상태에 있을 때, 자격이 명령들을 수정하는 하나 이상의 자격에 의해 수정 가능하지 않은 것을 특정하는, 수정 가능한 허가를 포함하는, 장치.
  5. 제 4 항에 있어서,
    상기 수정 가능한 허가는, 세트 상태에 있을 때, 자격에 제공된 N개의 허가 플래그들이, 수정을 방지하는 임의의 무효화 제어 정보에 따라, 세트 값으로부터 클리어 값으로 천이되게 하는, 장치.
  6. 제 1 항에 있어서,
    상기 복수 N의 디폴트 허가들은:
    클리어 상태에 있을 때, 메모리에서의 데이터에 액세스하기 위해 하나 이상의 메모리 액세스 동작들에서 자격이 사용되지 않게 하는 것을 특정하는 하나 이상의 메모리 액세스 허가들; 및
    클리어 상태에 있을 때, 프로그램 카운터 자격을 형성할 때, 메모리로부터 명령들을 페치하는데 자격이 사용되지 않게 하는 것을 특정하는 실행 가능한 허가를, 포함하는, 장치.
  7. 제 6 항에 있어서,
    상기 하나 이상의 메모리 액세스 허가들은, 메모리에 적어도 하나의 타입의 기록 동작을 수행하는데 자격이 사용되지 않게 하는지를 특정하는 적어도 하나의 기록 허가와, 메모리로부터 적어도 하나의 타입의 판독 동작을 수행하는데 자격이 사용되지 않게 하는지를 특정하는 적어도 하나의 판독 허가를, 포함하는, 장치.
  8. 제 4 항에 있어서,
    상기 복수의 디폴트 허가들이 클리어 상태에 있을 때, 프로그램 카운터 자격으로서 사용될 때, 메모리로부터 명령들을 페치하는데 자격이 사용되지 않게 하는 것을 특정하는 실행 가능한 허가를 포함하고;
    N개의 허가 플래그들의 상기 다른 해석에 따라, 실행 가능한 허가와 수정 가능한 허가와의 양쪽을 세트 상태에서 자격을 갖지 않게 하는, 장치.
  9. 제 8 항에 있어서,
    상기 복수의 디폴트 허가들은, 메모리에 적어도 하나의 타입의 기록 동작을 수행하는데 자격이 사용되지 않게 하는지를 특정하는 적어도 하나의 기록 허가와, 메모리로부터 적어도 하나의 타입의 판독 동작을 수행하는데 자격이 사용되지 않게 하는지를 특정하는 적어도 하나의 판독 허가를, 더 포함하고;
    상기 N개의 허가 플래그들은, 디폴트 해석에 따라, 적어도 하나의 기록 허가, 적어도 하나의 판독 허가 및 실행 허가의 상태를 각각 특정하는 값들을 갖는, 적어도 하나의 기록 비트, 적어도 하나의 판독 비트 및 실행 비트를 포함하고;
    다른 해석에 따라, 처리 회로소자는, 적어도 하나의 기록 비트가 세트이거나 실행 비트가 클리어되었을 때 수정 가능한 허가가 세트 상태에 있다고 결정하도록 배치되는, 장치.
  10. 제 9 항에 있어서,
    다른 해석에 따라, 처리 회로소자는, 실행 비트가 세트되고 적어도 하나의 기록 비트들 전부가 클리어되었을 때, 실행 가능한 허가가 세트 상태에 있다고 결정하도록 배치되는, 장치.
  11. 제 9 항에 있어서,
    판독 허가마다, 다른 해석에 따라, 처리 회로소자는, 관련된 판독 비트가 세트될 때 해당 판독 허가가 세트 상태에 있고, 수정 가능한 허가가 세트 상태에 있거나 자격이 프로그램 카운터 자격으로서 사용중이라고 결정하도록 배치되는, 장치.
  12. 제 9 항에 있어서,
    처리 회로소자는, 어드레스 발생 명령을 실행하여 프로그램 카운터 자격으로부터 결과 자격을 발생하는 것에 응답하여, 결과 자격내에서 실행 비트를 클리어하도록 배치되는, 장치.
  13. 제 12 항에 있어서,
    프로그램 카운터 자격이 실행 비트로 하여금 세트시키고 적어도 하나의 기록 비트들의 전부로 하여금 클리어시킬 때, 결과 자격에서 실행 비트를 클리어하는 것은, 생각되는 결과 자격이, 다른 해석에 따라, 그 수정 가능한 허가를 세트 상태로 갖게 하고 각 판독 허가를 관련된 판독 비트로 나타낸 상태로 갖게 하는, 장치.
  14. 제 9 항에 있어서,
    처리 회로소자는, 링크 명령을 가진 분기를 실행하는 것에 응답하여, 수정 가능한 허가가 프로그램 카운터 자격내에서 클리어 상태에 있을 때, 복귀 어드레스 자격이 클리어 상태에서 자신의 수정 가능한 허가를 갖도록 프로그램 카운터 자격으로부터 상기 복귀 어드레스 자격을 발생하는, 장치.
  15. 제 9 항에 있어서,
    상기 자격 기억소자와 조합하여, 하나 이상의 범용 자격 기억소자들과 하나의 프로그램 카운터 자격 기억소자를 형성하는 적어도 하나의 추가의 자격 기억소자를 더 구비하고;
    상기 하나 이상의 범용 자격 기억소자들 중 하나에 기억된 자격이 실행 비트로 하여금 세트시키고, 판독 비트들 중 적어도 하나의 판독 비트로 하여금 세트시키며, 적어도 하나의 기록 비트들 전부로 하여금 클리어시킬 때, 처리 회로소자는, 다른 해석에 따라, 단지 상기 자격을 사용하여 프로그램 카운터 자격 기억소자에 기억되는 새로운 프로그램 카운터 자격을 형성하도록 제한되고;
    상기 자격이 프로그램 카운터 자격 기억소자에 기억되면, 그 새로운 프로그램 카운터 자격은, 다른 해석에 따라, 세트되는 관련된 판독 비트를 갖는 각 판독 허가를 세트 상태에서 갖는다고 생각됨으로써, 리터럴 값들이 메모리로부터 처리 회로소자에 의해 판독되는 것을 가능하게 하는, 장치.
  16. 제 1 항에 있어서,
    처리 회로소자에서 디폴트 해석과 다른 해석 중 어느 해석을 적용할지를 나타내는 구성 값을 기억하는 구성 기억소자를 더 구비하는, 장치.
  17. 제 1 항에 있어서,
    자격은 제한 포인터이고, 허가들은 자격내에 지정된 포인터 값의 처리 회로소자에 의해 사용법을 제어하는데 사용되는, 장치.
  18. 동작들을 수행하기 위해서 명령들을 실행하는 처리 회로소자와, 처리 회로소자에 액세스 가능하되, 상기 명령들을 실행할 때 처리 회로소자에서 수행한 적어도 하나의 동작을 제한할 때 사용하기 위한 복수 N의 디폴트 허가들을 특정하는 자격을 기억하도록 배치된 자격 기억소자를 구비하는, 장치에 있어서, 자격과 관련된 허가들을 해석하는 방법으로서, 이 방법은:
    디폴트 해석에 따라, 디폴트 허가들의 상태가 N개의 허가 플래그들로부터 결정되고 각 허가 플래그가 디폴트 허가들 중 하나와 관계되도록, N개의 허가 플래그들을 상기 자격내에 제공하는 단계; 및
    N개의 허가 플래그들의 논리적 조합들로부터, 허가들의 확대 세트-상기 확대 세트는 적어도 N+1개의 허가들로 이루어진다-에 대한 상태를 얻기 위해서, 다른 해석에 따라 자격을 분석하는 단계를 포함하고,
    허가들의 상기 확대 세트는, 상기 복수 N의 디폴트 허가들과, 적어도 하나의 추가의 허가를 포함하는, 방법.
  19. 동작들을 수행하기 위해서 명령들을 실행하는 처리수단; 및
    처리 회로소자에 의해 액세스 하고, 상기 명령들을 실행할 때 처리수단에서 수행한 적어도 하나의 동작을 제한하는데 사용된 자격을 기억하는 자격 기억소자 수단을 구비하는, 장치로서, 상기 자격은 디폴트 해석에 따라, 상기 자격에서 제공된 N개의 허가 플래그들로부터 결정된 상태를 갖는 복수 N의 디폴트 허가들을 특정하고, 디폴트 해석에 따라 각 허가 플래그는 디폴트 허가들 중 하나와 관계되고;
    처리수단은, N개의 허가 플래그들의 논리적 조합들로부터, 허가들의 확대 세트에 대한 상태를 얻기 위해서, 다른 해석에 따라 자격을 분석하도록 배치되고, 이 확대 세트는 적어도 N+1개의 허가들로 이루어지고,
    허가들의 상기 확대 세트는, 상기 복수 N의 디폴트 허가들과, 적어도 하나의 추가의 허가를 포함하는, 장치.
  20. 호스트 데이터 처리장치가, 청구항 1에 따른 장치에 대응한 명령 실행 환경을 제공하도록 제어하는 프로그램 명령들을 포함하는, 컴퓨터 판독 가능한 기억매체에 기억된, 가상 머신 컴퓨터 프로그램.
  21. 삭제
KR1020197035692A 2017-05-25 2018-04-27 자격과 관련된 허가들을 해석하는 장치 및 방법 KR102533823B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB201708393A GB2563009B (en) 2017-05-25 2017-05-25 An apparatus and method for interpreting permissions associated with a capability
GB1708393.2 2017-05-25
PCT/GB2018/051117 WO2018215734A1 (en) 2017-05-25 2018-04-27 An apparatus and method for interpreting permissions associated with a capability

Publications (2)

Publication Number Publication Date
KR20200011438A KR20200011438A (ko) 2020-02-03
KR102533823B1 true KR102533823B1 (ko) 2023-05-18

Family

ID=59270921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035692A KR102533823B1 (ko) 2017-05-25 2018-04-27 자격과 관련된 허가들을 해석하는 장치 및 방법

Country Status (9)

Country Link
US (1) US11023237B2 (ko)
EP (1) EP3631621B1 (ko)
JP (1) JP7280195B2 (ko)
KR (1) KR102533823B1 (ko)
CN (1) CN110663024B (ko)
GB (1) GB2563009B (ko)
IL (1) IL270499B (ko)
TW (1) TWI783996B (ko)
WO (1) WO2018215734A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3264317B1 (en) * 2016-06-29 2019-11-20 Arm Ltd Permission control for contingent memory access program instruction
GB2563580B (en) * 2017-06-15 2019-09-25 Advanced Risc Mach Ltd An apparatus and method for controlling a change in instruction set
GB2564130B (en) * 2017-07-04 2020-10-07 Advanced Risc Mach Ltd An apparatus and method for controlling execution of instructions
GB2592069B (en) * 2020-02-17 2022-04-27 Advanced Risc Mach Ltd Address calculating instruction
WO2022199807A1 (en) * 2021-03-24 2022-09-29 Huawei Technologies Co., Ltd. Device and method for managing resource access

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826672B1 (en) 2000-05-16 2004-11-30 Massachusetts Institute Of Technology Capability addressing with tight object bounds
JP2013097794A (ja) 2011-10-27 2013-05-20 Freescale Semiconductor Inc 共有システムリソースのセマフォベースの保護のためのシステムおよび方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325496A (en) * 1991-12-24 1994-06-28 Intel Corporation Selectable pointer validation in a computer system
US9361243B2 (en) * 1998-07-31 2016-06-07 Kom Networks Inc. Method and system for providing restricted access to a storage medium
US8234477B2 (en) * 1998-07-31 2012-07-31 Kom Networks, Inc. Method and system for providing restricted access to a storage medium
US7313734B2 (en) * 2002-01-14 2007-12-25 International Business Machines Corporation Method and system for instruction tracing with enhanced interrupt avoidance
US7444668B2 (en) * 2003-05-29 2008-10-28 Freescale Semiconductor, Inc. Method and apparatus for determining access permission
GB2474666B (en) * 2009-10-21 2015-07-15 Advanced Risc Mach Ltd Hardware resource management within a data processing system
GB2482700A (en) * 2010-08-11 2012-02-15 Advanced Risc Mach Ltd Memory access control
JP6106765B2 (ja) * 2013-02-05 2017-04-05 エイアールエム リミテッド メモリ保護ユニットを使用して、仮想化をサポートするゲスト・オペレーティング・システム
US20140331019A1 (en) * 2013-05-06 2014-11-06 Microsoft Corporation Instruction set specific execution isolation
GB2514107B (en) * 2013-05-13 2020-07-29 Advanced Risc Mach Ltd Page table data management
GB2544315B (en) * 2015-11-12 2018-02-14 Advanced Risc Mach Ltd An apparatus and method for controlling use of bounded pointers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826672B1 (en) 2000-05-16 2004-11-30 Massachusetts Institute Of Technology Capability addressing with tight object bounds
JP2013097794A (ja) 2011-10-27 2013-05-20 Freescale Semiconductor Inc 共有システムリソースのセマフォベースの保護のためのシステムおよび方法

Also Published As

Publication number Publication date
TW201901423A (zh) 2019-01-01
EP3631621B1 (en) 2022-10-26
GB201708393D0 (en) 2017-07-12
CN110663024B (zh) 2023-11-17
US20200142700A1 (en) 2020-05-07
TWI783996B (zh) 2022-11-21
KR20200011438A (ko) 2020-02-03
US11023237B2 (en) 2021-06-01
EP3631621A1 (en) 2020-04-08
GB2563009B (en) 2019-12-25
WO2018215734A1 (en) 2018-11-29
JP7280195B2 (ja) 2023-05-23
JP2020521222A (ja) 2020-07-16
GB2563009A (en) 2018-12-05
IL270499B (en) 2022-06-01
CN110663024A (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
KR102533823B1 (ko) 자격과 관련된 허가들을 해석하는 장치 및 방법
KR102446063B1 (ko) 자격 메타데이터에 대해 연산을 행하는 장치 및 방법
KR102617102B1 (ko) 서명 바운디드 포인터를 생성하기 위한 장치 및 방법
CN108292272B (zh) 用于管理有界指针的装置和方法
KR102605793B1 (ko) 자격들의 이용을 관리하는 장치 및 방법
KR102649092B1 (ko) 바운디드 포인터의 사용을 제어하기 위한 장치 및 방법
JP7280196B2 (ja) 機能ドメインを管理するための装置及び方法
KR102586257B1 (ko) 명령들의 실행을 제어하는 장치 및 방법
JP2023038361A (ja) 命令セット内の変更を制御する装置及び方法
JP2023547065A (ja) ケイパビリティを使用してメモリへのアクセスを制約するための技法
JP7425786B2 (ja) メモリ・アクセス制御
JP7369720B2 (ja) アクションをトリガするための装置及び方法
TW202340955A (zh) 使用能力約束記憶體存取之技術
JP2024515081A (ja) ケイパビリティを使用してメモリへのアクセスを制約するための技法
CN117222990A (zh) 用于使用能力约束对存储器的访问的技术

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant