JP2020518924A - 冗長処理システムにおけるエラー補正 - Google Patents

冗長処理システムにおけるエラー補正 Download PDF

Info

Publication number
JP2020518924A
JP2020518924A JP2019560366A JP2019560366A JP2020518924A JP 2020518924 A JP2020518924 A JP 2020518924A JP 2019560366 A JP2019560366 A JP 2019560366A JP 2019560366 A JP2019560366 A JP 2019560366A JP 2020518924 A JP2020518924 A JP 2020518924A
Authority
JP
Japan
Prior art keywords
processing
methods
malfunctioning
restarted
input information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019560366A
Other languages
English (en)
Other versions
JP7000456B2 (ja
Inventor
ムンク,ペーター
バウムゲルトナー,ライナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2020518924A publication Critical patent/JP2020518924A/ja
Application granted granted Critical
Publication of JP7000456B2 publication Critical patent/JP7000456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1641Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1438Restarting or rejuvenating
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187Voting techniques
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181Eliminating the failing redundant component
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/83Indexing scheme relating to error detection, to error correction, and to monitoring the solution involving signatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Retry When Errors Occur (AREA)

Abstract

処理システムは複数の処理装置及び比較装置を含む。処理システムを制御する方法は、割り当てられた処理方法を用いて処理装置によって同じ入力情報を処理するステップと;それぞれ行われた処理に応じてそれぞれの処理方法の特性を供給するステップと;比較装置によって特性を比較するステップと;比較に基づいて誤動作している処理方法を判定するステップとを含む。誤動作している処理方法は、同じ処理装置で再開される処理方法によって代替される。

Description

本発明は、複数の処理装置を有する冗長処理システムに関する。特に、本発明は、自動車に搭載された処理システムに関する。
安全性が重要なプロセス、例えば車両の制御は、並列して動作する複数の処理装置によって実施することができる。それぞれの処理装置には同じ入力情報が供給され、情報の処理が同じ方法で行われる。処理装置の結果は、処理装置のうちの1つが誤動作しているかどうかを判定するために互いに比較することができる。このタスクは、一般に、処理装置とは異なる装置によって実行される。エラーがあると判定された処理装置は、処理された情報を危険にさらさないように停止することができる。この処理装置は、全ての処理装置が再開された場合に再び作動することができる。再開は、通常、車両の停止と再始動との間に行う。
ドイツ連邦共和国特許出願公開第102005037245号明細書は、少なくとも2つの実行ユニットを有するコンピュータシステムを制御するための方法及び装置に関する。
このアプローチは、複数の方法を1つの処理装置で同時に実施できることによって改良されている。可用性要件が増大するにつれて、どの程度まで検出されたエラーを修復することができ、処理システムをエラーのないシステム状態に戻すことができるかという問題が生じる。誤動作している処理方法は、システム状態又は別の処理方法のパラメータに基づいて再開してもよい。しかしながら、これは、通常、所定の頻度で全ての処理方法のシステム状態を完全に記憶することを前提とする。システム状態が複雑である場合、例えば、過去の時間範囲の入力データ及び/又は情報処理モデルを含む場合、記述された情報を一方の処理システムから他方の処理システムへ伝送するために、広い帯域幅が必要とされる。特に、ビデオデータを処理する場合には、処理システムは、エラー発生時には修理のために許容されるよりも長い時間を要する程、多くの情報を伝送しなければならない場合もある。
そこで、本発明の基礎をなす課題は、複数の処理方法を実施する処理システムをエラー発生時に再同期させることができる、改良された技術を提供することである。本発明は、独立請求項の対象によってこの課題を解決する。従属請求項は、好ましい実施形態を示す。
処理システムは、複数の処理装置及び比較装置を含む。処理システムを制御する方法は、割り当てられた処理方法を用いて処理装置によって同じ入力情報を処理するステップと;それぞれ行われた処理に応じてそれぞれの処理方法の特性を供給するステップと;比較装置によって特性を比較するステップと;比較に基づいて誤動作している処理方法を判定するステップとを含む。誤動作している処理方法は、同じ処理装置で再開される処理方法によって代替することができる。
処理方法を実施するために必要なパラメータを一方の処理装置から他方の処理装置へ伝送する代わりに、1つの処理装置で同時に複数の処理方法を開始することが提案される。再開された処理方法は、例えば、物理モデル、アルゴリズム、又は数学的フィルタが、意図された処理のために十分に整合しているように、入力情報に基づいて初期化することができる。このためには、例えば、所定数のエポック(測定データ間隔)の処理が必要となる場合がある。再開された処理手順が整合されると、同じ処理装置で行われている元の処理方法を設定することができる。したがって、処理装置が中断されることなしに処理された情報を供給することができるように、古い処理方法を新しい処理方法により代替することができる。
この基本的な手順のために幾つかの変形例が提示される。これらの方法の明らかな変更又はこれらの方法の特徴の互いの組み合わせは本発明に明確に含まれる。
第1の変形例では、それぞれの処理装置で別の処理方法が周期的に再開され、入力情報によって初期化される。全ての処理装置における既存の処理方法は、他の処理方法によって代替される。言い換えれば、エラーの発生にかかわらず、現在の処理方法から再開された処理方法への周期的な移行をそれぞれの処理装置で行うことができる。別の処理方法は、好ましくは、元の処理方法が依然として行われている間に開始される。別の処理方法が十分に整合されるとすぐに、古い処理方法から新しい処理方法への移行を行うことができる。このために、古い処理方法を停止し、処理装置によって除去することができる。
処理方法を周期的に再開することにより、例えばメモリリークなどのエラーによる障害が大きくなることを防止することができる。特に、処理装置における処理方法を互い違いにすることができ、すなわち、時間的にずらして再開することができる。これにより、全ての処理方法の処理に関連するエラーを時間的に無相関化することができる。これにより、エラーが全ての関連する処理方法又は処理装置に同時に影響を及ぼす確率を大幅に低減することができる。
第2の変形例では、第1の変形例と同様に、それぞれの処理装置で別の処理方法が再開され、入力情報によって初期化される。処理方法のうちの1つが誤動作していると判定された後には、誤動作している処理方法が行われている処理装置をリセットすることができる。あるいは、処理装置自体を再起動することなしに処理方法を終了し、新たな処理方法を開始し、初期化することもできる。処理装置で作動している運転システムは継続して作動することができる。次に、処理装置は、運転可能状態となるように再び起動することができ(システムスタート、ブート)、続いて、この処理装置で処理方法が再開され、入ってくる入力情報によって初期化することができる。初期化が完了するとすぐに、他の処理装置で既存の処理方法を別の処理方法によって代替することができる。この移行は、別の処理方法が既に初期化されており、直ちに使用することができるので、特に迅速に行うことができる。
第3の変形例では、上述したように、誤動作している処理方法が行われている処理装置がリセットされる。その後、この処理装置で処理方法が再開され、入力情報によって初期化される。他の処理装置ではそれぞれ別の処理方法が再開され、同様に入力された情報によって初期化される。次いで他の処理装置では、既存の処理方法が別の処理方法によって代替される。
この変形例では、新たな処理方法が非周期的に開始される。誤動作している処理方法が識別された場合にはじめて、このエラーによって影響されない処理装置において、作動しているアプリケーションのコピーが作成される。誤動作している処理方法が以前に行われていた処理装置で、初期化された処理方法の開始と同時に、古い処理方法から新しい処理方法への切換を行うことができる。
この方法は、異なる環境において異なる技術で適用することができる。特に、複数の処理装置で異なる処理方法を行うこともできる。しかしながら、少なくとも2つの処理装置の処理方法は同じであることが好ましい。全ての処理装置の処理方法が同じであることがさらに好ましい。
どの処理方法が誤動作しているかを判定するために、好ましくは少なくとも3つの処理方法が設けられている。これらの処理方法は、より好ましくは、3つの処理装置が必要とされるように、対になった互いに異なる処理装置で実施される。処理方法は、処理方法の特性が他の処理装置の特性と異なる場合には誤動作していると判定することができる。他の処理装置の特性は一般に同じである。例えば、出力値、中間結果、多数のパラメータ(特に、シグネチャ、例えばハッシュ値)の要約、メモリダンプ、パラメータ又は変数セット、又は他の情報を特性として使用することができる。特性は、例えば、モデルの変更、メモリエラー、予期せぬ事象、又は基礎となる処理装置の領域における技術的エラーに基づいて処理方法が変更された場合に変化するように決定されることが好ましい。さらに好ましくは、特性は、できるだけ処理装置に大きい負荷を加えることなしに、容易に決定することができるように設定されている。特性は、比較装置への伝送及び比較装置における評価を容易にするために、有利には小さい範囲を有することも望ましい。
コンピュータ・プログラム製品は、コンピュータ・プログラム製品が処理装置で実行される場合又はコンピュータ可読のデータ担体に記憶されている場合に、上述の方法を実施するためのプログラムコード手段を含む。
方法及び前述の処理方法はいずれもそれぞれ、プログラム可能なマイクロコンピュータ又はマイクロプロセッサで実行することができる。以下により詳細に説明するように、特に、方法の一部もしくは処理方法の一部を分散して、又は同時に(並列して)実施することが可能である。方法の利点又は特徴は、以下により詳細に説明するように、処理システムに転用することもでき、又はその逆もいえる。
処理システムは、それぞれ割り当てられた処理方法によって同じ入力情報を処理し、処理に応じて特性を供給するように構成された複数の処理装置と、特性を比較し、比較に基づいて誤動作している処理方法を判定するように構成された比較装置とを備える。この場合、それぞれの処理装置は、処理装置で行われている処理方法が誤動作していると判定された場合、その処理装置で行われている処理方法を再開された処理方法によって代替するように設定されている。
それぞれの処理装置は、特に、プログラム可能なマイクロコンピュータ、マイクロプロセッサ、又はマイクロプロセッサの処理コアを含むことができる。比較装置は、別のマイクロコンピュータ、マイクロプロセッサ又はマイクロコントローラを含んでいてもよい。
処理手段のうちの少なくとも2つが同じように構成されていることが好ましい。全ての処理装置が同じ構造を有することがさらに好ましい。
次に添付の図面を参照して本発明をより詳細に説明する。
処理システムを示す図である。 第1の方法のフロー図である。 第2の方法のフロー図である。 第3の方法のフロー図である。
図1は、情報を冗長に処理するように設定された処理システム100を示す。処理システム100は、特に、リアルタイムで処理可能であってもよく、例えば、自動車、特に乗用車の運転者に依存しない制御のために設定されていてもよい。例示的な実施形態では、処理システム100は、第1の処理装置105、第2の処理装置110、第3の処理装置115、及び比較装置120を備える。図示の実施形態では、3つの処理装置105〜115が提供されている。他の実施形態では、2つのみ又は4つ以上の処理装置を使用してもよい。それぞれの処理装置は、好ましくはプログラム可能なマイクロコンピュータによって形成される。それぞれ処理装置105〜115では、割り当てられた処理方法が行われる。この場合、第1の処理装置105には第1の処理方法A1が割り当てられており、第2の処理装置110には第2の処理方法A2が割り当てられており、第3の処理装置115には第3の処理方法A3が割り当てられている。比較器120は、好ましくはマイクロコントローラとして構成されているが、マイクロコンピュータを含んでいてもよい。図示の実施形態では、比較装置120で比較方法Vが行われる。
この処理システム100は、入力情報125を処理するように構成されており、これらの入力情報は、例えば所定の頻度でビデオカメラ130によって供給してもよい。
この場合、入力インタフェース135が設けられており、この入力インタフェース135を介して入力情報125を処理システム100に伝送することができる。処理装置105〜115で処理方法A1〜A3によって入力情報125を処理した後に、出力インタフェース140を介して処理結果を提供することができる。
誤動作している処理方法A1〜A3が処理データを危険にさらさないことを保証するために、それぞれの処理方法A1〜A3又はそれぞれの処理装置105〜115は、プロセス制御されて、又は周期的に、それぞれの処理を示す特性(パラメータ)145を供給する。比較装置120及び比較方法Vは、特性145を互いに及び/又は所定の値と比較して、処理方法A1〜A3のいずれかに異常が生じているか否かを判定する。異常が生じている場合には、処理方法A1〜A3が誤動作していると判定された処理装置105〜115に、比較装置120の信号によって、処理方法A1〜A3を再開するように、又は再開された処理方法A1〜A3によって交代又は代替するように要求することができる。このために、図2〜図4を参照して以下により詳細に説明する異なる変形例が提案される。比較方法Vは、異常の場合には、特に、エラー状態の解消に関して処理方法A1〜A3のうちの1つを制御し、及び/又は処理方法A1〜A3の処理結果を、特に多数決に基づいて判定又は変更するように設定してもよい。
図2〜図4は同じ表示形式に従っている。水平方向には時間tが記入されており、垂直方向には、処理方法A1〜A3及び比較方法Vが、バーとして互いに上下に重ねて示されている。図示されたバーは、それぞれの方法A1〜A3、Vがいつ行われているか、及びいつ行われていないかを示すために中断されている。この表示は純粋に例示的であり、図解的である。暗いバーは、基礎となる処理装置105〜115が再起動されることを示す。このプロセスは、コンピュータに関連してブートとして知られており、特に、方法A1〜A3の実施を制御もしくは可能にするそれぞれの処理装置105〜115で運転システムをロードし、起動することを含むことができる。
平行線を付したバーは、処理方法A1〜A3が初期化されていることを示している。初期化は、所定の期間又は所定数の測定エポックにわたる入力情報125の供給を必要とする。供給された入力情報125に基づいて、処理方法A1〜A3に含まれていてもよいフィルタ、特性、又はモデルが構成されるか、又は整合される。例えば、処理方法A1〜A3はカルマンフィルタを含むことができ、カルマンフィルタは、本質的に再帰的に動作し、多数の入力情報125の後にようやく有用な結果を供給する。明るいバーは、処理方法A1〜A3の一般的な手順を表す。1つの時点に処理装置105〜115で2つ以上の処理方法A1〜A3が行われる場合、最後に開始された処理方法はダッシュ(´)を備え、A´1をA´3によって示される。その後、同じ処理装置105〜115で行われている処理方法A1〜A3のいずれかが終了すると、残りの処理方法が自動的にダッシュなしにA1〜A3によって示される。
図2は、図1に示した処理システム100を制御するための第1の方法200のフロー図を示す。好ましくは、処理装置及び比較装置105〜120は、第1のステップ205で再起動(ブート)される。続いて、ステップ210において、処理方法A1〜A3が処理装置105〜115で初期化される。その後、ステップ215では、通常の処理方法A1〜A3のフローが実行される。ステップ220において、処理方法A1〜A3と同時に行われる新しい処理方法A´1〜A´3が全ての処理装置105〜115で開始される。
ステップ225では、再開された処理方法A´1〜A´3が初期化され、同時に、処理方法A1〜A3が正常に行われ、入力情報125に基づいて処理された情報を供給する。新しい処理方法A´1〜A´3が完全に初期化された場合、これらの処理方法A´1〜A´3はステップ230において処理方法A1〜A3を代替する。再開された処理方法A´1〜A´3は処理方法A1〜A3となり、方法200はステップ215に進む。
図3は、図1の処理システム100を制御するための第2の方法300を示している。図3では、ステップ205及び210が既に行われたと仮定する。図3はステップ215で始まり、処理方法A1〜A3は、割り当てられた処理装置105〜115で正常に実施される。ステップ240では、既存の処理方法A1〜A3に加えて、新たな処理方法A´1〜A´3が処理装置105〜115で開始され、次のステップ245で初期化される。ステップ240及び245は、本質的に図2の方法200のステップ220及び225に対応する。しかしながら、その後、処理方法A1〜A3は、新たな処理方法A´1〜A´3に変更されるのではなく、再開された処理方法A´1〜A´3は、バックグラウンドで動作するか、又は中断され、ステップ250では、ステップ215に対応する通常の処理が実施される。
実施形態にエラー255があると判定された場合(図では第2の処理方法A2である)には、割り当てられた処理装置110はステップ260で再開される(ステップ205参照)。ステップ265では、続いて処理方法A´2が開始され、再始動された処理装置110で開始され、初期化される。続いてステップ270で、エラー255に該当しなかった処理装置105,115では、それぞれ現在の処理方法A1,A3が、続いて開始された処理方法A´1,A´3によって代替される。その後、ステップ215と同様に再び処理を行うことができる。
図4は、図1の処理システム100を制御するための第3の方法400のフロー図を示す。上記のステップ205,210及び215は、エラー255が判定されるまで実施され、エラー255は、ここでも例示的に第2の処理装置110の第2の処理方法A2に関する。その結果、エラーに該当した第2の処理装置110は、ステップ260で再起動される。ステップ275において、全ての処理装置105〜115で新しい処理方法A´1〜A´3が開始される。その後、ステップ270において、再起動された処理方法A´1,A´3に切り換え、ステップ215おける正常な実施モードを再開することができる。

Claims (9)

  1. 複数の処理装置(105,110,115)及び比較装置(120)を有する処理システム(100)を制御する方法(200,300,400)において、
    割り当てられた処理方法(A1,A2,A3)を用いて処理装置(105〜115)によって同じ入力情報(125)を処理するステップ(215)と、
    それぞれ行われた処理に応じてそれぞれの処理方法(A1〜A3)の特性(145)を供給するステップと、
    比較装置(120)によって特性(145)を比較し、比較に基づいて、誤動作している処理方法(A1〜A3)を判定するステップと
    を含み、
    誤動作している処理方法(A1〜A3)を同じ処理装置(105〜115)で再開される処理方法(A´1,A´2,A´3)によって代替する方法(200,300,400)。
  2. 請求項1に記載の方法(200)において、
    それぞれの処理装置(105〜115)で別の処理方法(A´1〜A´3)を周期的に再開し、入力情報(125)によって初期化(225)し、
    全ての処理装置(105〜115)における既存の処理方法(A1〜A3)を他の処理方法(A´1〜A´3)によって代替する方法。
  3. 請求項1に記載の方法(300)において、
    それぞれの処理装置(105〜115)で別の処理方法(A´1〜A´3)を再開し、入力情報(125)によって初期化し、
    誤動作している処理方法(A2)が行われている処理装置(110)をリセットし(260)、
    該処理装置(110)で処理方法(A´2)を再開し、入力情報(125)によって初期化し(265)、
    他の処理装置(110,115)で既存の処理方法(A1,A3)を別の処理方法(A´1,A´3)によって代替する方法。
  4. 請求項1に記載の方法(300)において、
    誤動作している処理方法(A2)が行われている処理装置(110)をリセットし、
    該処理装置(110)で処理方法(A´2)を再開し、入力情報(125)によって初期化し(265)、
    他の処理装置(105,115)でそれぞれ別の処理方法(A´1,A´3)を再開し、入力された情報(125)によって初期化し(275)、
    他の処理装置(105,110)で、既存の処理方法(A1,A3)を別の処理方法(A´1,A´3)によって代替する方法。
  5. 請求項1から4までのいずれか1項に記載の方法(200,300,400)において、
    少なくとも2つの処理装置(105〜115)の処理方法(A1〜A3)が同じである方法。
  6. 請求項1から5までのいずれか1項に記載の方法(200,300,400)において、
    少なくとも3つの処理方法(A1〜A3)が設けられており、該処理方法(A1〜A3)の特性(145)が他の処理装置(A1〜A3)の特性(145)と異なり、その他の特性(145)が一致している場合に、処理方法(A1〜A3)が誤動作していると判定する方法。
  7. コンピュータ・プログラム製品において、
    該コンピュータ・プログラム製品が処理装置(105〜115)で実行される場合又はコンピュータ可読のデータ担体に記憶されている場合に、請求項1から6までのいずれか1項に記載の方法(200,300,400)を実施するためのプログラムコード手段を備えるコンピュータ・プログラム製品。
  8. 処理システム(100)が、
    それぞれ割り当てられた処理方法(A1〜A3)によって同じ入力情報(125)を処理し、処理に応じて特性(145)を供給するように構成された複数の処理装置(105〜115)と、
    特性(145)を比較し、比較に基づいて、誤動作している処理方法(A1〜A3)を判定するように構成された比較装置(120)と
    を備え、
    それぞれの処理装置(105〜115)が、該処理装置で行われている処理方法(A1〜A3)が誤動作していると判定された場合には、再開された処理方法(A´1〜A´3)によって代替するように構成されている処理装置(100)。
  9. 請求項8に記載の処理システム(100)において、
    少なくとも2つの処理装置(105〜115)が同じように構成されている処理システム(100)。
JP2019560366A 2017-05-03 2018-03-21 冗長処理システムにおけるエラー補正 Active JP7000456B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017207398.5 2017-05-03
DE102017207398.5A DE102017207398A1 (de) 2017-05-03 2017-05-03 Synchronisierung eines redundanten Verarbeitungssystems
PCT/EP2018/057115 WO2018202356A1 (de) 2017-05-03 2018-03-21 Fehlerbehebung in einem redundanten verarbeitungssystem

Publications (2)

Publication Number Publication Date
JP2020518924A true JP2020518924A (ja) 2020-06-25
JP7000456B2 JP7000456B2 (ja) 2022-01-19

Family

ID=61768293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019560366A Active JP7000456B2 (ja) 2017-05-03 2018-03-21 冗長処理システムにおけるエラー補正

Country Status (5)

Country Link
US (1) US11354203B2 (ja)
JP (1) JP7000456B2 (ja)
CN (1) CN110582751B (ja)
DE (1) DE102017207398A1 (ja)
WO (1) WO2018202356A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03273344A (ja) * 1990-03-22 1991-12-04 Nec Corp フォールトトレラントシステム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5594915A (en) * 1991-11-13 1997-01-14 Atalla; Martin M. Microcell computer system and method using cell access switch and functionally partitioned moving memory architecture
US6408402B1 (en) * 1994-03-22 2002-06-18 Hyperchip Inc. Efficient direct replacement cell fault tolerant architecture
JP3273344B2 (ja) 1994-07-25 2002-04-08 株式会社生産日本社 合成樹脂製チャック付の袋体
DE102005037245A1 (de) 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung eines Rechnersystems mit wenigstens zwei Ausführungseinheiten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03273344A (ja) * 1990-03-22 1991-12-04 Nec Corp フォールトトレラントシステム

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
TIMOTHY TSAI: ""Fault Tolerance Via N-Modular Software Redundancy"", DIGEST OF PAPERS. TWENTY-EIGHTH ANNUAL INTERNATIONAL SYMPOSIUM ON FAULT-TOLERANT COMPUTING (CAT. NO., JPN6021002475, 25 June 1998 (1998-06-25), pages 1 - 6, ISSN: 0004433792 *
中井 一貴(外2名): "「車載制御用ディペンダブルNoCプラットフォームの評価キット構築」", 電子情報通信学会技術研究報告, vol. 113, no. 497, JPN6021050059, 8 March 2014 (2014-03-08), JP, pages 133 - 138, ISSN: 0004662064 *
河原 哲雄(外5名): "「民生MPUを採用した宇宙用フォールトトレラント計算機の設計」", 電子情報通信学会技術研究報告, vol. 98, no. 293, JPN6021050060, 22 September 1998 (1998-09-22), JP, pages 209 - 216, ISSN: 0004662063 *

Also Published As

Publication number Publication date
CN110582751B (zh) 2024-06-11
US11354203B2 (en) 2022-06-07
US20200050521A1 (en) 2020-02-13
WO2018202356A1 (de) 2018-11-08
JP7000456B2 (ja) 2022-01-19
DE102017207398A1 (de) 2018-11-08
CN110582751A (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
CN109804355B (zh) 软件更新装置、软件更新方法、软件更新系统
US9582373B2 (en) Methods and systems to hot-swap a virtual machine
EP3249534B1 (en) Vehicle control device
CN108427609B (zh) 控制器和控制程序更新方法
CN111352797B (zh) 用于监视软件应用程序进程的系统和方法
CN101681286A (zh) 多处理器系统及其控制方法
WO2016206514A1 (zh) 启动处理方法及装置
CN109361542B (zh) 客户端的故障处理方法、装置、系统、终端和服务器
CN110865907B (zh) 在主服务器与从服务器之间提供服务冗余的方法和系统
US20220055637A1 (en) Electronic control unit and computer readable medium
US20170177431A1 (en) Computer system
CN108737153A (zh) 区块链灾备系统、方法、服务器和计算机可读存储介质
US20170242760A1 (en) Monitoring device, fault-tolerant system, and control method
US20170154480A1 (en) Information processing apparatus and large scale integrated circuit
JP2018132956A (ja) 制御装置および制御プログラム更新方法
CN107038095B (zh) 用于冗余地处理数据的方法
JP7000456B2 (ja) 冗長処理システムにおけるエラー補正
JP2014186454A (ja) 車両用電子制御装置
US10089200B2 (en) Computer apparatus and computer mechanism
JP5733515B2 (ja) Ras機能を備える組み込み機器
JP2011039667A (ja) 数値制御装置
US10528467B2 (en) Information processing device and information processing method
GB2559967A (en) Method for a computer system and computer system
JP5227653B2 (ja) 多重化計算機システム、及びその処理方法
WO2016166900A1 (ja) 情報処理装置及び情報処理方法及び情報処理プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191213

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211223

R150 Certificate of patent or registration of utility model

Ref document number: 7000456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150