JP2020502694A - バイトアドレス可能メモリとして不揮発性メモリにアクセスする方法及び装置 - Google Patents
バイトアドレス可能メモリとして不揮発性メモリにアクセスする方法及び装置 Download PDFInfo
- Publication number
- JP2020502694A JP2020502694A JP2019534182A JP2019534182A JP2020502694A JP 2020502694 A JP2020502694 A JP 2020502694A JP 2019534182 A JP2019534182 A JP 2019534182A JP 2019534182 A JP2019534182 A JP 2019534182A JP 2020502694 A JP2020502694 A JP 2020502694A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- transfer command
- block
- byte
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000012545 processing Methods 0.000 claims abstract description 72
- 230000002093 peripheral effect Effects 0.000 claims abstract description 4
- 238000012546 transfer Methods 0.000 claims description 107
- 239000007787 solid Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 abstract description 13
- 230000006870 function Effects 0.000 description 10
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/222—Non-volatile memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/601—Reconfiguration of cache memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
本願は、2016年12月23日に出願された米国特許出願第15/389,811号の利益を主張するものであり、この内容は参照により本明細書に完全に記載されているものとして援用される。
Claims (23)
- データを転送する方法であって、
プロセッサがブロック入出力(I/O)デバイスへのアクセスを必要とする場合に、フロントエンドプロセッサが、ローカルスイッチを介してデータ転送コマンドを受信することと、
前記データ転送コマンドを第1パスを介して受信した場合に、前記フロントエンドプロセッサがバイトアドレス可能処理を行うことと、
バイトアドレス可能処理の場合に、前記データ転送コマンドにおいて要求されたバイトが前記フロントエンドプロセッサに関連するキャッシュ内に存在するかどうかをチェックすることと、
前記データ転送コマンドが読み出しである場合に、前記バイトが前記キャッシュ内に存在しない場合に、前記バイトを含むブロックを前記ブロックI/Oデバイスから読み出すことと、前記バイトを、前記ローカルスイッチを介して前記フロントエンドプロセッサからターゲットプロセッサに直接転送することと、を含む、
方法。 - 前記プロセッサは、グラフィックス処理ユニット(GPU)又は中央処理装置(CPU)であり、前記ターゲットプロセッサは、GPU又はCPUであり、前記ローカルスイッチは、PCIe(Peripheral Component Interconnect Express)スイッチ又はルートコンプレックスであり、前記ブロックI/Oデバイスは、不揮発性メモリ(NVM)デバイスである、
請求項1の方法。 - 前記第1パスは、前記ローカルスイッチのメモリアパーチャで前記データ転送コマンドを受信する、
請求項1の方法。 - 前記データ転送コマンドの宛先アドレスが前記メモリアパーチャにあるかどうかを判別することを含む、
請求項3の方法。 - 前記ブロックが前記ブロックI/Oデバイスから読み出された場合に、前記ブロックを前記キャッシュに記憶することを含む、
請求項1の方法。 - 前記データ転送コマンドを第2パスを介して受信した場合に、前記フロントエンドプロセッサがブロックアドレス可能処理を行うことを含む、
請求項3の方法。 - 前記第2パスは、前記ローカルスイッチのレジスタアパーチャで前記データ転送コマンドを受信する、
請求項6の方法。 - 前記データ転送コマンドの宛先アドレスが前記レジスタアパーチャにあるかどうかを判別することを含む、
請求項7の方法。 - 前記データ転送コマンドが書き込みである場合に、前記バイトが前記キャッシュ内に存在する場合に前記キャッシュを更新することと、データを前記ブロックI/Oデバイスにフラッシュバックすることと、を含む、
請求項1の方法。 - データを転送する装置であって、
少なくとも1つのグラフィックス処理ユニット(GPU)と、
少なくとも1つのブロック入出力(I/O)デバイスと、
前記少なくとも1つのGPUに接続されたローカルスイッチと、
前記ローカルスイッチ及び前記少なくとも1つのブロックI/Oデバイスに接続されたフロントエンドプロセッサと、
前記フロントエンドプロセッサに接続されたキャッシュと、を備え、
前記フロントエンドプロセッサは、
前記少なくとも1つのブロックI/Oデバイスへのアクセスを必要とする場合に、データ転送コマンドを前記GPUから受信し、
前記データ転送コマンドを第1パスを介して受信した場合に、前記データ転送コマンドをバイトアドレス可能処理し、
バイトアドレス可能処理の場合に、前記データ転送コマンドにおいて要求されたバイトが前記キャッシュ内に存在するどうかをチェックし、
前記データ転送コマンドが読み出しである場合に、前記バイトが前記キャッシュ内に存在しない場合に、前記バイトを含むブロックを前記少なくとも1つのブロックI/Oデバイスから読み出し、前記バイトをターゲットプロセッサに直接転送する、
装置。 - 前記ローカルスイッチ内のメモリアパーチャであって、前記第1パスは、前記ローカルスイッチの前記メモリアパーチャで前記データ転送コマンドを受信する、メモリアパーチャを備える、
請求項10の装置。 - 前記フロントエンドプロセッサは、
前記データ転送コマンドの宛先アドレスが前記メモリアパーチャにあるかどうかを判別する、
請求項11の装置。 - 前記フロントエンドプロセッサは、
前記ブロックが前記少なくとも1つのブロックI/Oデバイスから読み出された場合に、前記ブロックを前記キャッシュに記憶する、
請求項10の装置。 - 前記フロントエンドプロセッサは、
前記データ転送コマンドを第2パスを介して受信した場合に、前記データ転送コマンドをブロックアドレス可能処理する、
請求項10の装置。 - 前記ローカルスイッチのレジスタアパーチャであって、前記第2パスは、前記ローカルスイッチの前記レジスタアパーチャで前記データ転送コマンドを受信する、レジスタアパーチャを備える、
請求項14の装置。 - 前記フロントエンドプロセッサは、
前記データ転送コマンドの宛先アドレスが前記レジスタアパーチャにあるかどうかを判別する、
請求項15の装置。 - 前記フロントエンドプロセッサは、
前記データ転送コマンドが書き込みである場合に、前記バイトが前記キャッシュに存在する場合に前記キャッシュを更新し、データを前記少なくとも1つのブロックI/Oデバイスにフラッシュバックする、
請求項10の装置。 - データを転送するシステムであって、
プロセッサ及びシステムメモリを含むホストプロセッサと、
少なくとも1つのソリッドステートグラフィックス(SSG)カードと、を備え、
各SSGカードは、
少なくとも1つのグラフィックス処理ユニット(GPU)と、
少なくとも1つのブロック入出力(I/O)デバイスと、
前記ホストプロセッサ及び前記少なくとも1つのGPUに接続されたローカルスイッチと、
前記ローカルスイッチ及び各ブロックI/Oデバイスに接続されたフロントエンドプロセッサと、
前記フロントエンドプロセッサに接続されたキャッシュと、を備え、
前記フロントエンドプロセッサは、
前記少なくとも1つのブロックI/Oデバイスへのアクセスを必要とする場合に、データ転送コマンドを前記GPU又は前記ホストプロセッサから受信し、
前記データ転送コマンドを第1パスを介して受信した場合に、前記データ転送コマンドをバイトアドレス可能処理し、
バイトアドレス可能処理の場合に、前記データ転送コマンドにおいて要求されたバイトが前記キャッシュ内に存在するかどうかをチェックし、
前記データ転送コマンドが読み出しである場合に、前記記バイトが前記キャッシュ内に存在しない場合に、前記バイトを含むブロックを前記ブロックI/Oデバイスから読み出し、前記バイトを、前記ローカルスイッチを介してターゲットプロセッサに直接転送する、
システム。 - 前記ローカルスイッチのメモリアパーチャを備え、
前記第1パスは、前記ローカルスイッチの前記メモリアパーチャで前記データ転送コマンドを受信し、前記フロントエンドプロセッサは、前記データ転送コマンドの宛先アドレスが前記メモリアパーチャにあるかどうかを判別する、
請求項18のシステム。 - 前記フロントエンドプロセッサは、前記データ転送コマンドを第2パスを介して受信した場合に、前記データ転送コマンドをブロックアドレス可能処理し、前記ローカルスイッチは、レジスタアパーチャを含み、前記第2パスは、前記ローカルスイッチの前記レジスタアパーチャで前記データ転送コマンドを受信する、
請求項18のシステム。 - 処理システムで実行されると、データを転送する方法を前記処理システムに実行させる命令を含むコンピュータ可読記憶媒体であって、
前記方法は、
プロセッサが、ブロック入出力(I/O)デバイスへのアクセスを必要とする場合に、フロントエンドプロセッサが、ローカルスイッチを介してデータ転送コマンドを受信するステップと、
前記フロントエンドプロセッサが、前記データ転送コマンドを第1パスを介して受信した場合に、バイトアドレス可能処理を行うステップと、
バイトアドレス可能処理の場合に、前記データ転送コマンドにおいて要求されたバイトが前記フロントエンドプロセッサに関連するキャッシュ内に存在するかどうかをチェックするステップと、
前記データ転送コマンドが読み出しである場合に、前記バイトが前記キャッシュ内に存在しない場合に、前記バイトを含むブロックを前記ブロックI/Oデバイスから読み出すステップと、前記バイトを、前記ローカルスイッチを介して前記フロントエンドプロセッサからターゲットプロセッサに直接転送するステップと、を含む、
コンピュータ可読記憶媒体。 - 前記第1パスは、前記ローカルスイッチのメモリアパーチャで前記データ転送コマンドを受信し、
前記データ転送コマンドの宛先アドレスが前記メモリアパーチャにあるかどうかを判別するステップと、
前記データ転送コマンドを第2パスを介して受信した場合に、前記データ転送コマンドをブロックアドレス可能処理するステップであって、前記第2パスは、前記ローカルスイッチのレジスタアパーチャで前記データ転送コマンドを受信する、ステップと、を含む、
請求項21のコンピュータ可読記憶媒体。 - 前記データ転送コマンドが書き込みである場合に、前記バイトが前記キャッシュに存在する場合に前記キャッシュを更新するステップと、データを前記ブロックI/Oデバイスにフラッシュバックするステップと、を含む、
請求項21のコンピュータ可読記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022179600A JP2023015243A (ja) | 2016-12-23 | 2022-11-09 | バイトアドレス可能メモリとして不揮発性メモリにアクセスする方法及び装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/389,811 | 2016-12-23 | ||
US15/389,811 US10521389B2 (en) | 2016-12-23 | 2016-12-23 | Method and apparatus for accessing non-volatile memory as byte addressable memory |
PCT/CA2017/051471 WO2018112604A1 (en) | 2016-12-23 | 2017-12-06 | Method and apparatus for accessing non-volatile memory as byte addressable memory |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022179600A Division JP2023015243A (ja) | 2016-12-23 | 2022-11-09 | バイトアドレス可能メモリとして不揮発性メモリにアクセスする方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020502694A true JP2020502694A (ja) | 2020-01-23 |
JP7227907B2 JP7227907B2 (ja) | 2023-02-22 |
Family
ID=62624080
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019534182A Active JP7227907B2 (ja) | 2016-12-23 | 2017-12-06 | バイトアドレス可能メモリとして不揮発性メモリにアクセスする方法及び装置 |
JP2022179600A Withdrawn JP2023015243A (ja) | 2016-12-23 | 2022-11-09 | バイトアドレス可能メモリとして不揮発性メモリにアクセスする方法及び装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022179600A Withdrawn JP2023015243A (ja) | 2016-12-23 | 2022-11-09 | バイトアドレス可能メモリとして不揮発性メモリにアクセスする方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10521389B2 (ja) |
EP (1) | EP3559815A4 (ja) |
JP (2) | JP7227907B2 (ja) |
KR (1) | KR102617360B1 (ja) |
CN (1) | CN110114762B (ja) |
WO (1) | WO2018112604A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018067168A1 (en) * | 2016-10-07 | 2018-04-12 | Hewlett-Packard Development Company, L.P. | Hybrid memory devices |
US10909012B2 (en) | 2018-11-12 | 2021-02-02 | H3 Platform, Inc. | System having persistent memory |
CN110209605B (zh) * | 2019-05-31 | 2021-09-07 | 广州大学 | Pcie总线网卡的寄存器读写方法和计算设备 |
US11467776B1 (en) * | 2021-06-28 | 2022-10-11 | H3 Platform Inc. | System supporting virtualization of SR-IOV capable devices |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115004A (ja) * | 2005-10-20 | 2007-05-10 | Sony Corp | 記憶装置、コンピュータシステム、およびデータ書き込み方法 |
US20100191898A1 (en) * | 2009-01-23 | 2010-07-29 | Jin-Kyu Kim | Complex memory device and i/o processing method using the same |
US20140129753A1 (en) * | 2012-11-06 | 2014-05-08 | Ocz Technology Group Inc. | Integrated storage/processing devices, systems and methods for performing big data analytics |
US20150324118A1 (en) * | 2014-05-07 | 2015-11-12 | HGST Netherlands B.V. | SYSTEM AND METHOD FOR PEER-TO-PEER PCIe STORAGE TRANSFERS |
JP2016062406A (ja) * | 2014-09-19 | 2016-04-25 | 国立大学法人 筑波大学 | メモリシステム、メモリシステムの制御方法及びプログラム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10269141A (ja) * | 1997-03-28 | 1998-10-09 | Fujitsu Ltd | プロセッサボード回路 |
US20050251617A1 (en) | 2004-05-07 | 2005-11-10 | Sinclair Alan W | Hybrid non-volatile memory system |
US7739474B2 (en) * | 2006-02-07 | 2010-06-15 | International Business Machines Corporation | Method and system for unifying memory access for CPU and IO operations |
US20090203430A1 (en) | 2008-02-07 | 2009-08-13 | Igt | Hybrid memory system and spin-buffer journaling in a gaming machine |
US9058675B2 (en) | 2010-05-29 | 2015-06-16 | Intel Corporation | Non-volatile storage for graphics hardware |
US9251058B2 (en) * | 2010-09-28 | 2016-02-02 | SanDisk Technologies, Inc. | Servicing non-block storage requests |
US9003071B2 (en) | 2013-03-13 | 2015-04-07 | Futurewei Technologies, Inc. | Namespace access control in NVM express PCIe NVM with SR-IOV |
US9729659B2 (en) * | 2013-03-14 | 2017-08-08 | Microsoft Technology Licensing, Llc | Caching content addressable data chunks for storage virtualization |
US9311230B2 (en) * | 2013-04-23 | 2016-04-12 | Globalfoundries Inc. | Local direct storage class memory access |
US9311266B2 (en) | 2013-06-14 | 2016-04-12 | National Instruments Corporation | Hidden base address register programming in peripheral component interconnect express buses |
US20160232103A1 (en) * | 2013-09-26 | 2016-08-11 | Mark A. Schmisseur | Block storage apertures to persistent memory |
US10275175B2 (en) | 2014-10-06 | 2019-04-30 | Western Digital Technologies, Inc. | System and method to provide file system functionality over a PCIe interface |
US9891824B2 (en) * | 2015-04-24 | 2018-02-13 | International Business Machines Corporation | Sub-block input/output (I/O) commands for storage device including byte stream buffer |
US20160350010A1 (en) * | 2015-05-31 | 2016-12-01 | Vmware, Inc. | Providing block size compatibility with a storage filter |
-
2016
- 2016-12-23 US US15/389,811 patent/US10521389B2/en active Active
-
2017
- 2017-12-06 CN CN201780080357.7A patent/CN110114762B/zh active Active
- 2017-12-06 JP JP2019534182A patent/JP7227907B2/ja active Active
- 2017-12-06 EP EP17883976.7A patent/EP3559815A4/en active Pending
- 2017-12-06 KR KR1020197017662A patent/KR102617360B1/ko active IP Right Grant
- 2017-12-06 WO PCT/CA2017/051471 patent/WO2018112604A1/en unknown
-
2022
- 2022-11-09 JP JP2022179600A patent/JP2023015243A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115004A (ja) * | 2005-10-20 | 2007-05-10 | Sony Corp | 記憶装置、コンピュータシステム、およびデータ書き込み方法 |
US20100191898A1 (en) * | 2009-01-23 | 2010-07-29 | Jin-Kyu Kim | Complex memory device and i/o processing method using the same |
US20140129753A1 (en) * | 2012-11-06 | 2014-05-08 | Ocz Technology Group Inc. | Integrated storage/processing devices, systems and methods for performing big data analytics |
US20150324118A1 (en) * | 2014-05-07 | 2015-11-12 | HGST Netherlands B.V. | SYSTEM AND METHOD FOR PEER-TO-PEER PCIe STORAGE TRANSFERS |
JP2016062406A (ja) * | 2014-09-19 | 2016-04-25 | 国立大学法人 筑波大学 | メモリシステム、メモリシステムの制御方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
CN110114762A (zh) | 2019-08-09 |
JP7227907B2 (ja) | 2023-02-22 |
KR20190098146A (ko) | 2019-08-21 |
CN110114762B (zh) | 2023-09-15 |
US20180181519A1 (en) | 2018-06-28 |
KR102617360B1 (ko) | 2023-12-26 |
WO2018112604A1 (en) | 2018-06-28 |
US10521389B2 (en) | 2019-12-31 |
EP3559815A1 (en) | 2019-10-30 |
JP2023015243A (ja) | 2023-01-31 |
EP3559815A4 (en) | 2020-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11138143B2 (en) | Techniques for command validation for access to a storage device by a remote client | |
US10896136B2 (en) | Storage system including secondary memory that predicts and prefetches data | |
US9727503B2 (en) | Storage system and server | |
US9696942B2 (en) | Accessing remote storage devices using a local bus protocol | |
US10445018B2 (en) | Switch and memory device | |
JP2019061699A (ja) | 不揮発性大容量メモリ・システムによるキャッシュ移動を提供するための装置および方法 | |
JP2023015243A (ja) | バイトアドレス可能メモリとして不揮発性メモリにアクセスする方法及び装置 | |
EP3382557B1 (en) | Method and apparatus for persistently caching storage data in a page cache | |
US10866737B2 (en) | Apparatus, method and system to store information for a solid state drive | |
US10007464B1 (en) | Method and apparatus for integration of non-volatile memory | |
WO2015180598A1 (zh) | 对存储设备的访问信息处理方法和装置、系统 | |
US10761736B2 (en) | Method and apparatus for integration of non-volatile memory | |
KR20170013882A (ko) | 플래시 메모리 기반 저장 디바이스의 멀티 호스트 전력 제어기(mhpc) | |
US10296256B2 (en) | Two stage command buffers to overlap IOMMU map and second tier memory reads | |
KR20180041037A (ko) | 멀티 코어 솔리드 스테이트 드라이브의 공유 분산 메모리 관리 방법 | |
WO2020029619A1 (zh) | 数据处理的方法、设备和服务器 | |
US20140006645A1 (en) | Emulated keyboard controller and embedded controller interface via an interconnect interface | |
KR20200051450A (ko) | 스트림 데이터를 처리하는 스토리지 장치, 그것의 포함하는 컴퓨팅 시스템, 그리고 그것의 동작 방법 | |
US20170178275A1 (en) | Method and system for using solid state device as eviction pad for graphics processing unit | |
US20230205420A1 (en) | Flexible memory system | |
US11940917B2 (en) | System and method for network interface controller based distributed cache | |
TW202349214A (zh) | 輸入/輸出裝置的位址變換預取出 | |
JP2023507293A (ja) | システムダイレクトメモリアクセスエンジンのオフロード | |
WO2017113329A1 (zh) | 一种主机集群中缓存管理方法及主机 | |
JP2021536643A (ja) | ハイブリッドメモリシステムインタフェース |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211019 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221109 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20221109 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20221117 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20221122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7227907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |