JP2020197501A - レーダ装置及びレーダシステム - Google Patents

Abstract

【課題】対となるチャンネルの間の信号遅延差を算出したり変動を監視できるようにしたレーダ装置及びレーダシステムを提供する。【解決手段】ＩＦ信号源７は、自己診断に係るテスト用パルスを出力する。アップコンバータ８は、局部発振信号生成部６の局部発振信号によりテスト用パルスをアップコンバートする。ダウンコンバータ１５ａ、１５ｂは、チャンネルＡ、Ｂにそれぞれ構成されアップコンバータ８の出力を局部発振信号生成部６の局部発振信号によりダウンコンバートする。イベント検出部１９ａ、１９ｂは、チャンネルＡ、Ｂにそれぞれ構成されダウンコンバータ８の出力に基づいてテスト用パルスに係るイベントを検出する。位相差情報関連処理部２０は、チャンネルＡ、Ｂのイベント検出部１９ａ、１９ｂによるそれぞれのイベント検出タイミングの差に基づいてチャンネルＡ、Ｂの間の信号遅延差に対応した位相差｜φ１−φ２｜を検出する。【選択図】図１

Description

本発明は、レーダ装置及びレーダシステムに関する。

レーダシステムは、レーダ波をターゲットに照射しターゲットから到来する反射波を受信し所定の演算を実行することに基づいてターゲットとの距離や相対速度を算出できる。またレーダシステムは、フェーズドアレイアンテナを用いたビームフォーミング技術により所望の角度に対してレーダ波を照射し、ターゲットに反射した反射波を受信すると受信信号を検出した各チャンネル間の位相差を用いてターゲットの方位角を推定できる。例えば、特許文献１記載のレーダ装置は、デジタルＦＦＴモジュールを用いて各チャンネル間の位相差を検出している。

国際公開２０１３／１７５５５８号

ミリ波帯のレーダ装置が集積回路内に組み込まれると、集積回路の内部の伝送線路の信号遅延や送信部、受信部における各チャンネル間の信号遅延差に起因した誤差が現れることが判明している。このため、レーダシステムが、各チャンネル間の位相差を算出することに基づいてターゲットが存在する方位角を求めたとしても正確に方位角を求めることができない。

特許文献１記載のＦＦＴモジュールは大規模なメモリや論理回路を必要とすることから回路構成面積が大きくなりやすく消費電力も大きくなりやすい。またデジタルＦＦＴモジュールを集積回路（例えば、ＭＭＩＣなど）に構成すると、大規模なテスト用の自己診断装置を集積回路に組み込む必要があり、テストに要するコストが上昇する。このため、自己診断を行うためにＦＦＴモジュールを組み込むのは不都合を生じる。したがって、チャンネル間の信号遅延差を簡便な構成を用いて算出可能にすることが要望されている。
本発明の目的は、対となるチャンネルの間の信号遅延差を簡便な構成で算出できるようにしたレーダ装置及びレーダシステムを提供することにある。

請求項１記載の発明は、集積回路により構成されるレーダ装置（２）を対象としている。アップコンバータ（８）は、局部発振信号生成部（６）の局部発振信号によりテスト信号源によるテスト用パルスをアップコンバートする。ダウンコンバータ（１５ａ、１５ｂ）は、チャンネル対（Ａ、Ｂ）にそれぞれ構成されアップコンバータの出力を局部発振信号生成部の局部発振信号によりダウンコンバートする。イベント検出部（１９ａ、１９ｂ；２１９ａ、２１９ｂ；３１９ａ、３１９ｂ；４１９ａ、４１９ｂ；１９ａ、１９ｂ、１９ｃ、１９ｄ）は、チャンネル対にそれぞれ構成されダウンコンバータの出力に基づいてテスト用パルスに係るイベントを検出する。位相差情報関連処理部（２０；２２０；３２０；４２０；５２０ａ；５２０ｂ；５２０ｃ；６２０）は、チャンネル対のイベント検出部によるそれぞれのイベント検出タイミングの差に基づいてチャンネル対の間の信号遅延差に対応した位相差検出用の情報を記憶又は位相差を検出する。

テスト信号源のテスト用パルスが伝達した信号遅延差に基づいてイベント検出部がイベントを検出するタイミングも対となるチャンネル間で異なることになる。このため、位相差情報関連処理部が、イベント検出部によるそれぞれのイベント検出タイミングの差に基づいてチャンネル対の間の信号遅延差に対応した位相差検出用の情報を記憶又は位相差を検出することで対となるチャンネル間の信号遅延差を算出できる。テスト用パルスを生成及び検出する構成を備えるだけで信号遅延差を算出でき、簡便な構成で信号遅延差を算出できるようになる。この結果、回路構成面積を抑制して消費電力を抑えることができる。

第１実施形態に係るレーダシステムの電気的構成図 第２実施形態に係るレーダシステムの電気的構成図 第２実施形態に係る位相差算出処理を示すフローチャート 第２実施形態において平均化した位相差を算出する処理を示すフローチャート 第３実施形態に係るレーダシステムの電気的構成図 第４実施形態に係るレーダシステムの電気的構成図 第４実施形態に係るレーダシステムの変形例の電気的構成図 第５実施形態に係る位相差情報関連処理部の説明図 第５実施形態に係る位相差情報関連処理部の変形例その１の説明図 第５実施形態に係る位相差情報関連処理部の変形例その２の説明図 第６実施形態に係る位相差情報関連処理部の説明図 第６実施形態に係る位相差算出処理を示すフローチャート 第６実施形態において平均化した位相差を算出する処理を示すフローチャート 第７実施形態に係るレーダシステムの電気的構成図 第７実施形態に係るレーダシステムの変形例その１の電気的構成図 第７実施形態に係るレーダシステムの変形例その２の電気的構成図

以下、幾つかの実施形態について図面を参照しながら説明する。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付して必要に応じて説明を省略することがある。

（第１実施形態）
＜基本的構成と基本動作説明＞
まず、レーダシステム１の基本的構成を説明する。図１に示すように、レーダシステム１は、送受信機用の集積回路によるレーダ装置２、及びレーダ装置２に接続された制御器３を備える。レーダ装置２は、例えばシリコン系半導体を用いて１チップ化されたＭＭＩＣにより構成される。制御器３は、例えばＭＣＵにより構成され、レーダ装置２内の回路制御レジスタ（図示せず）にパラメータを書き込むことでレーダ装置２を制御する。

レーダ装置２は、送信部４、受信部５ａ、５ｂ、局部発振信号生成部６、ＩＦ信号源７、アップコンバータ８、結合部９ａ、９ｂ、及び自己診断信号処理部１０を備える。

局部発振信号生成部６は、例えばＰＬＬ回路を用いて構成され局部発振信号を生成し、当該局部発振信号を送信部４、受信部５ａ及び５ｂに出力する。レーダ装置２には複数の送信チャンネル数分の送信部４が互いに同一の回路を用いて構成されている。図１には、１チャンネル分の送信部４を簡略化して示している。

レーダ装置２には、受信部５ａ、５ｂは例えば８、１０など偶数の受信チャンネル数分構成されており、受信チャンネルは一対毎にその組合せが予め定められている。図１には、全受信チャンネルのうち一対となるチャンネルＡ、Ｂの受信部５ａ、５ｂをそれぞれ示しており、チャンネルＡ，Ｂは「チャンネル対」を構成する。

送信部４は、図示しないが移相器、ミキサ、及びパワーアンプを備え、ＦＣＭ変調方式により変調されたミリ波帯（例えば８０ＧＨｚ帯：７６．５ＧＨｚ）のレーダ波を送信アンテナ１１から外部のターゲット１２に照射する。ターゲット１２は、例えばレーダシステム１が搭載された自車に先行して走行する車両や路上の路側物等である。

受信部５ａは、ＬＮＡ１４ａ、ダウンコンバータ１５ａ、局発増幅部１６ａ、可変増幅器１７ａ、及びフィルタ１８ａを備える。受信部５ｂは、ＬＮＡ１４ｂ、ダウンコンバータ１５ｂ、局発増幅部１６ｂ、可変増幅器１７ｂ、及びフィルタ１８ｂを備える。なお、局部発振信号生成部６が生成する局部発振信号の周波数帯とターゲット１２に照射するレーダ波の周波数帯との関係に応じて周波数ダブラや周波数トリプラなどを設けることもある。

レーダ装置２は、ターゲット１２に反射したレーダ反射波を受信アンテナ１３ａ、１３ｂを通じて受信する。各チャンネルＡ、ＢのＬＮＡ１４ａ、１４ｂは、それぞれ受信信号を低雑音増幅し、ダウンコンバータ１５ａ、１５ｂに出力する。他方、局発増幅部１６は、局部発振信号生成部６の局部発振信号を増幅し、ダウンコンバータ１５ａ、１５ｂに出力する。

ダウンコンバータ１５ａ、１５ｂは、それぞれ、ＬＮＡ１４ａ、１４ｂの増幅信号に対し局発増幅部１６ａ、１６ｂにより増幅された局部発振信号を混合して中間周波数にダウンコンバートし、可変増幅器１７ａ、１７ｂに出力する。可変増幅器１７ａ、１７ｂは、制御器３から指令された増幅度により増幅しフィルタ１８ａ、１８ｂに出力する。

フィルタ１８ａ、１８ｂは、それぞれバンドパスフィルタにより構成され、可変増幅器１７ａ、１７ｂにより増幅された信号を帯域制限し、Ａ／Ｄ変換部（図１には図示せず）によるＡ／Ｄ変換結果を制御器３に出力する。制御器３は、マイクロコンピュータにより構成され、Ａ／Ｄ変換部のＡ／Ｄ変換結果に基づいて、ターゲット１２に関する情報（例えば距離、移動速度、方位角等）を算出する。後述実施形態に示すように、Ａ／Ｄ変換部は、レーダ装置２内に設けても良いし、レーダ装置２と制御器３との間に介在して構成しても良いし、制御器３の入力段に設けても良い。

レーダ装置２は、このような基本的構成によりターゲット１２に関する各種情報を取得できる。しかし、このような基本的構成では「発明が解決しようとする課題」欄に示したように、伝送線路の信号遅延や送信部４から受信部５ａ、５ｂにかけてのチャンネルＡ、Ｂ間の信号遅延差に起因した誤差の影響が現れることがあり、ターゲット１２が存在する方位角を正確に推定できないことが判明している。この影響を極力抑制するため、本実施形態のレーダ装置２には、主に、ＩＦ信号源７、アップコンバータ８、結合部９ａ、９ｂ、及び自己診断信号処理部１０が設けられている。

＜チャンネルＡ、Ｂ間の信号遅延差に基づく位相差検出説明＞
ＩＦ信号源７は、周波数帯域をＩＦ帯とした自己診断に係るテスト用パルスを出力するテスト信号源である。ＩＦ信号源７が出力するテスト用パルスは、所定周波数の１トーンパルスである。テスト用パルスは単一パルスとしても複数のパルスでも良い。アップコンバータ８は、ＩＦ信号源７により出力されるテスト用パルスを局部発振信号生成部６の局部発振信号によりアップコンバートし、結合部９ａ、９ｂを通じて各チャンネルＡ、Ｂの受信部５ａ、５ｂの受信端に結合させる。

受信部５ａ、５ｂは、アップコンバータ８の出力信号をＬＮＡ１４ａ、１４ｂにより増幅した後、局部発振信号生成部６の局部発振信号を用いてダウンコンバータ１５ａ、１５ｂによりダウンコンバートする。そして受信部５ａ、５ｂは、ダウンコンバータ１５ａ、１５ｂの出力信号を可変増幅器１７ａ、１７ｂにより増幅し、自己診断信号処理部１０に出力する。

自己診断信号処理部１０は、イベント検出部１９ａ、１９ｂ、及び位相差情報関連処理部２０を備える。イベント検出部１９ａ、１９ｂは、それぞれチャンネルＡ、Ｂに対応して構成され、それぞれダウンコンバータ１５ａ、１５ｂの出力に基づいてテスト用パルスに係るイベントを検出する。

位相差情報関連処理部２０は、イベント検出部１９ａ、１９ｂによるそれぞれのイベント検出タイミングの差に基づいてチャンネルＡ、Ｂ間の信号遅延差に対応した位相差｜φ１−φ２｜を検出する。テスト用パルスは、チャンネルＡ、Ｂの間の伝搬経路差に基づいて各イベント検出部１９ａ、１９ｂにまで到達するタイミングが互いに異なり、これによりイベント検出部１９ａ、１９ｂがイベントを検出するタイミングも異なる。このため、位相差情報関連処理部２０は、イベント検出タイミングの差に基づいて位相差｜φ１−φ２｜を検出できる。これにより、レーダ装置２は、制御器３からの指令の有無に拘わらずチャンネルＡ、Ｂ間の位相差｜φ１−φ２｜を自己診断でき、対となるチャンネルＡ、Ｂの間の信号遅延差を簡易な構成で算出できる。これにより位相差｜φ１−φ２｜の変動も監視できる。

＜本実施形態のまとめ、効果＞
ＩＦ信号源７が出力するテスト用パルスが伝達した信号遅延差に基づいてイベント検出部１９ａ、１９ｂがイベントを検出するタイミングもチャンネルＡ、Ｂ間で異なることになる。このため位相差情報関連処理部２０が、イベント検出部１９ａ、１９ｂによるそれぞれのイベント検出タイミングの差に基づいてチャンネルＡ、Ｂの間の信号遅延差に対応した位相差｜φ１−φ２｜を検出することでチャンネルＡ、Ｂの間の信号遅延差を算出できる。テスト用パルスを生成すると共に検出する構成をレーダ装置２内に設けるだけで信号遅延差を算出できる。このため簡易な回路を用いて構成でき、回路構成面積を抑制して消費電力を抑えることができる。

なお、レーダ装置２は制御器３を接続して用いるため、レーダ装置２内にＦＦＴモジュールを組み込むことなく外部の制御器３にデジタルＦＦＴモジュールを組み込むことが考えられる。このような構成では、レーダシステム１の系全体のチャンネルＡ，Ｂ間の位相差をテストできるものの、レーダ装置２の内部のチャンネルＡ、Ｂ間の信号遅延差を詳細に観察した場合の位相差｜φ１−φ２｜をテストできなくなる。この場合、レーダ装置２がデジタルＦＦＴモジュールを組込不能な場合にテストすることなく出荷しなければならず好ましくない。

本実施形態によれば、ＦＦＴモジュールを用いることなく位相差情報関連処理部２０を構成することで、位相差情報関連処理部２０を構成するロジック回路の規模を比較的小規模な構成にでき、回路構成面積を抑制でき消費電力も抑制できる。

（第２実施形態）
図２から図４は、第２実施形態の説明図を示すもので、第２実施形態は、第１実施形態における自己診断信号処理部１０の具体例を自己診断信号処理部２１０として説明する。
図２に示すように、レーダシステム２０１はレーダ装置２０２と制御器３とを備える。レーダ装置２０２には、Ａ／Ｄ変換器２１ａ、２１ｂ、自己診断信号処理部２１０が構成されており、その他は第１実施形態と同一構成である。
Ａ／Ｄ変換器２１ａ、２１ｂは、フィルタ１８ａ、１８ｂの後段にそれぞれ構成されており、フィルタ１８ａ、１８ｂの出力をＡ／Ｄ変換し、制御器３及びイベント検出部２１９ａ、２１９ｂに出力する。Ａ／Ｄ変換器２１ａ、２１ｂのサンプリング周波数は、ＩＦ信号源７が出力するＩＦ帯のパルスの周波数より十分大きな値に設定されており、これにより、ＩＦ信号源７が出力したテスト用パルスに係る応答信号を細かくデータ化できる。

自己診断信号処理部２１０は、イベント検出部２１９ａ、２１９ｂ、及び位相差情報関連処理部２２０を備える。イベント検出部２１９ａ、２１９ｂは、それぞれＡ／Ｄ変換器２１ａ、２１ｂのＡＤ変換データを入力し、当該ＡＤ変換データが所定の閾値に達したか否かを判定する比較器を備える。イベント検出部２１９ａ、２１９ｂは、それぞれＡＤ変換データが所定の閾値に達したときにイベント発生と判定する。この所定の閾値としては、例えば２の補数表現によりデジタル処理するときには信号レベルの変動が比較的大きい「０」等の値に設定すると良い。

位相差情報関連処理部２２０は、ステートマシン付きのカウンタを備えた小規模のロジック回路により構成される。位相差情報関連処理部２２０は、受信チャンネルＡ又はＢの何れか一方のイベント検出部２１９ａ又は２１９ｂがイベントを検出したタイミングに応じてカウンタによりカウント動作を開始し、受信チャンネルＢ又はＡの他方のイベント検出部２１９ｂ又は２１９ａがイベントを検出するタイミングに応じてカウント動作を停止する。

次に、図３を参照しながら具体例を挙げて動作を説明する。図３に示すように、Ｓ１においてＩＦ信号源７がテスト用パルスを出力すると、テスト用パルスはアップコンバータ８、受信部５ａ、５ｂを通じてＡ／Ｄ変換器２１ａ、２１ｂに入力される。Ａ／Ｄ変換器２１ａ、２１ｂは、受信信号をＡ／Ｄ変換しＡＤ変換データをイベント検出部２１９ａ、２１９ｂにそれぞれ出力する。前述したように、信号遅延差がチャンネルＡ、Ｂの間で生じていると、テスト用パルスの受信信号の立上りタイミングもチャンネルＡ、Ｂの間で差を生じ、何れか一方のチャンネル（ここでは、例えばＡとする）の受信信号が先に閾値に達することになる。このときイベント検出部２１９ａは、Ｓ２において受信信号が閾値に達したと判定しイベント発生と判定する。

位相差情報関連処理部２２０は、イベント検出部２１９ａによるイベント発生割込みを受けて、Ｓ３においてチャンネルＡの発生イベントと特定し、Ｓ４においてカウンタによるカウント動作を開始する。

そして、位相差情報関連処理部２２０は、Ｓ５、Ｓ６において他のチャンネルＢにおけるイベント検出部２１９ｂがイベント発生するまでカウンタをカウントアップしながら待機する。そして、チャンネルＢの受信信号が閾値に達するとイベント検出部２１９ｂはイベント発生と判定する。

位相差情報関連処理部２２０は、イベント検出部２１９ｂによるイベント発生を受けて、Ｓ７においてカウンタのカウント動作をストップし、Ｓ８においてカウント数から位相差｜φ１−φ２｜を検出する。これにより、位相差情報関連処理部２２０は、カウンタのカウント数から位相差｜φ１−φ２｜を検出できるようになり、前述実施形態で説明した作用効果と同様の作用効果を得られる。

また図４に示すように、位相差｜φ１−φ２｜に関する情報を複数回取得して当該位相差｜φ１−φ２｜を平均化するようにしても良い。位相差情報関連処理部２２０は、Ｓ２１、Ｓ２２において繰り返し回数の変数Ｍや、合計記憶値Ｎ（ｓｕｍ）を０にリセットして初期設定した後、Ｓ１〜Ｓ７に示すようにカウンタによりカウントし、Ｓ１ｂにおいてテスト用パルスの印加を停止した後、Ｓ２４において合計記憶値Ｎ（ｓｕｍ）に積算する。

位相差情報関連処理部２２０は、変数Ｍが上限値Ｍmaxになるまで合計記憶値Ｎ（ｓｕｍ）を積算し、変数Ｍが上限値Ｍmaxに達したら、Ｓ２７において合計記憶値Ｎ（ｓｕｍ）を上限値Ｍmaxにより除算することで平均値Ｎ＿aveを算出する。位相差情報関連処理部２２０は、Ｓ２８において平均値Ｎ＿aveにより位相差｜φ１−φ２｜を算出できる。すなわち、位相差情報関連処理部２２０は、Ｍmax回のカウント値の平均値Ｎ＿aveを用いて位相差｜φ１−φ２｜を算出するため、ノイズの影響を除外でき位相差｜φ１−φ２｜を高精度に算出できる。

これにより、従来より用いられるデジタルＦＦＴモジュールを用いた測定精度と同等の測定精度で位相差｜φ１−φ２｜を算出でき、測定精度を劣化させることなく、対となるチャンネルＡ、Ｂの間の信号遅延差を算出したり変動を監視できる。

（第３実施形態）
図５は、第３実施形態の説明図を示すもので、第３実施形態は、第１実施形態における自己診断信号処理部１０の具体例を自己診断信号処理部３１０として示す。
図５に示すように、レーダシステム３０１は、レーダ装置３０２及び制御器３を備える。レーダ装置３０２には、Ａ／Ｄ変換器２１ａ、２１ｂ、自己診断信号処理部３１０が構成されており、その他は第１実施形態と同一構成である。Ａ／Ｄ変換器２１ａ、２１ｂは、フィルタ１８ａ、１８ｂの後段にそれぞれ構成されており、フィルタ１８ａ、１８ｂの出力信号をＡ／Ｄ変換し、制御器３及びイベント検出部３１９ａ、３１９ｂに出力する。

自己診断信号処理部３１０は、イベント検出部３１９ａ、３１９ｂと位相差情報関連処理部３２０とを備える。イベント検出部３１９ａ、３１９ｂは、それぞれＡ／Ｄ変換器２１ａ、２１ｂのＡＤ変換データを入力し、ＡＤ変換データが最大値に達したタイミングを検出することでテスト用パルスの受信信号のピークのタイミングを検出する。

位相差情報関連処理部３２０は、対となるチャンネルＡ、Ｂのうち、先に受信信号がピークに達したタイミングに応じてカウンタによるカウント動作を開始し、後に受信信号がピークに達したタイミングに応じてカウンタによるカウント動作を停止する。このため、前述実施形態と同様に、位相差情報関連処理部３２０は、カウンタのカウント数から位相差｜φ１−φ２｜を検出できるようになり、前述実施形態で説明した作用効果と同様の作用効果を得られる。

（第４実施形態）
図６及び図７は、第４実施形態の説明図を示すもので、第４実施形態は、第１実施形態における自己診断信号処理部１０の具体例を自己診断信号処理部４１０として示す。
図６に示すように、レーダシステム４０１はレーダ装置４０２及び制御器３を備える。レーダ装置４０２には、Ａ／Ｄ変換器２１ａ、２１ｂ、自己診断信号処理部４１０が構成されており、その他は第１実施形態と同一構成である。Ａ／Ｄ変換器２１ａ、２１ｂは、フィルタ１８ａ、１８ｂの後段にそれぞれ構成されており、フィルタ１８ａ、１８ｂの出力をＡ／Ｄ変換し制御器３に出力する。

自己診断信号処理部４１０は、イベント検出部としてのコンパレータ４１９ａ、４１９ｂ、及び位相差情報関連処理部４２０を備える。コンパレータ４１９ａ、４１９ｂは、それぞれフィルタ１８ａ、１８ｂの出力アナログ電圧を入力すると共に同一の参照電圧Ｖrefを入力し、これらの電圧を比較する。コンパレータ４１９ａ、４１９ｂは、それぞれフィルタ１８ａ、１８ｂの出力アナログ電圧が参照電圧Ｖrefに達した時にイベント発生したと判定する。

位相差情報関連処理部４２０は、チャンネルＡ、Ｂのうち、コンパレータ４１９ａ又は４１９ｂのうち一方の入力電圧が参照電圧Ｖrefに達したタイミングに応じてカウンタによるカウント動作を開始し、コンパレータ４１９ｂ又は４１９ａの他の入力電圧が参照電圧Ｖrefに達したタイミングに応じてカウンタによるカウント動作を停止する。

このため前述実施形態と同様に、位相差情報関連処理部４２０は、カウンタのカウント数から位相差｜φ１−φ２｜を検出できるようになり、前述実施形態にて説明した作用効果と同様の作用効果を得られる。本実施形態では、受信部５ａ、５ｂとコンパレータ４１９ａ、４１９ｂとの間にＡ／Ｄ変換器２１ａ、２１ｂを設けることなく構成できるため、Ａ／Ｄ変換器２１ａ、２１ｂを用いることなく自己診断できる。そのため図７に変形例を示すように、レーダ装置４０２ａの外部にＡ／Ｄ変換器２１ａ、２１ｂを設けても良い。このレーダ装置４０２ａを用いる場合には、Ａ／Ｄ変換器２１ａ、２１ｂを制御器３の入力段に設けても良い。

（第５実施形態）
図８から図１０は、第５実施形態の説明図を示すもので、第５実施形態は、複数対のチャンネルに係るイベント検出タイミングの差に係る位相差の検出方法を説明する。

第１実施形態にて説明したように、受信チャンネルは、６、８などの偶数対用意されており、それぞれのチャンネル毎に受信部５ａ、５ｂ等を備えている。このため、各チャンネルに対応してイベント検出部１９ａ、１９ｂを設けると共に、各チャンネル間の位相差を検出するための位相差情報関連処理部２０を設けると良い。本実施形態では、一つの位相差情報関連処理部５２０が、多数のチャンネルＡ、Ｂ、Ｃ、Ｄの間の位相φ１〜φ４の差を一度に検出する方法の具体例を説明する。

図８から図１０に示すように、自己診断信号処理部５１０は、イベント検出部１９ａ〜１９ｄ及び位相差情報関連処理部５２０ａ、５２０ｂ又は５２０ｃを備え、チャンネル間位相差記憶部２２を接続して構成される。イベント検出部１９ａ〜１９ｄは、各チャンネルＡ〜Ｄに対応して設けられている。イベント検出部１９ｃ、１９ｄは、チャンネルＣ、Ｄに対応して設けられたイベント検出部１９ａ、１９ｂと同一の構成を具備するブロックであり、その説明を省略する。

図８に示す位相差情報関連処理部５２０ａは、各イベント検出部１９ａ〜１９ｄのイベント検出のタイミングを入力することで、イベント検出割込のチャンネルＡ〜Ｄを特定できる。このとき、位相差情報関連処理部５２０ａは、各チャンネルＡ〜Ｄのイベント検出部１９ａ〜１９ｄによるそれぞれのイベント検出タイミングに係る位相φ１〜φ４を検出し、これらの位相φ１〜φ４に基づいて各チャンネルＡ〜Ｄの間の位相差Δ１〜Δ３を検出し、チャンネル間位相差記憶部２２に記憶させる。

位相差情報関連処理部５２０ａは、チャンネルＡとＢ、Ｃ、Ｄとの各間のイベント検出タイミングの差に係る各位相差Δ１、Δ１＋Δ２、Δ１＋Δ２＋Δ３を算出し、チャンネル間位相差記憶部２２に記憶させる。また、位相差情報関連処理部５２０ａは、チャンネルＢとＣ、Ｄとの各間のイベント検出タイミングの差に係る各位相差Δ２、Δ２＋Δ３を算出すると共に、チャンネルＣとＤとの間のイベント検出タイミングの差に係る各位相差Δ３を算出し、チャンネル間位相差記憶部２２に記憶させる。この結果、多数のチャンネルＡ〜Ｄの間の各位相差をチャンネル間位相差記憶部２２に保持できる。なお、チャンネル間位相差記憶部２２に記憶させる情報は、前述した位相差Δ１、Δ２、Δ３など位相差検出用の情報であっても良い。

また各チャンネル間の信号遅延差は、受信部５ａ、５ｂの物理的な配置等を一パラメータとして決定されるため、図９に示すように、位相差情報関連処理部５２０ｂが、イベント検出タイミングが予め早く到来することが想定されるチャンネル（ここでは、例えばチャンネルＡとする）を基準として、その他のチャンネルＢ〜Ｄとの間の位相差Δａ、Δｂ、Δｃを検出し、チャンネル間位相差記憶部２２に記憶させるようにしても良い。

また図１０に示すように、位相差情報関連処理部５２０ｃは、レーダ装置２の内部のロジック回路又は外部の制御器３等から比較開始トリガ信号を入力し、この比較開始トリガ信号を入力した参照タイミングrefを基準として、各チャンネルＡ〜Ｄとの間の位相差Δｒ１、Δｒ２、Δｒ３、Δｒ４を検出し、チャンネル間位相差記憶部２２に記憶させるようにしても良い。

（第６実施形態）
図１１から図１３は、第６実施形態の説明図を示す。第６実施形態は、一対のチャンネルＡ，Ｂの間の位相差｜φ１−φ２｜の検出方法の他の例を説明する。
位相差情報関連処理部６２０は、時間差をデジタル値に変換する機能を備えるＴＤＣ（Time-to-Digital Converter）２３により構成され、ＴＤＣ２３は、例えば時間経過に応じて積分した値を出力する時間変換部２４と、当該積分値をＡ／Ｄ変換するＡＤ変換部２５とを備える。ＡＤ変換部２５は時間変換部２４により時間電圧変換された出力をＡＤ変換するが、位相差情報関連処理部６２０は、１ＬＳＢに相当するＩＦ信号の位相値をＡＤ変換部２５によるＴＤＣ出力のＡＤ変換結果と積算することに基づいて位相差｜φ１−φ２｜を算出する。その他の構成は第１実施形態と同様であり説明を省略する。

図１２を参照しながら動作を説明する。図１２に示すように、Ｓ１においてＩＦ信号源７がテスト用パルスを出力すると、受信部５ａ、５ｂを通じてイベント検出部１９ａ、１９ｂはそれぞれテスト用パルスの受信信号を入力する。例えばチャンネルＡのイベント検出部１９ａは、この受信信号がチャンネルＢよりも先に閾値に達したときにＳ２においてイベント発生と判定する。

位相差情報関連処理部６２０は、イベント検出部１９ａによるイベント発生割込みを受けて、Ｓ３においてチャンネルＡの発生イベントと特定し、Ｓ４ａにおいてＴＤＣ２３が時間積分を開始する。

そして位相差情報関連処理部６２０は、Ｓ５において他のチャンネルＢにおけるイベント検出部１９ｂがイベント発生するまで待機する。そしてチャンネルＢの受信信号が閾値に達するとイベント検出部１９ｂはイベント発生と判定する。位相差情報関連処理部６２０は、イベント検出部１９ｂによるイベント発生を受けて、Ｓ７ａにおいて時間積分を停止し、Ｓ１ｂにおいてＩＦ信号源７からのテスト用パルスの印加を停止し、Ｓ８ａにおいて積分値から位相差｜φ１−φ２｜を検出する。これにより、位相差情報関連処理部６２０は、時間積分の積分値に対応して位相差｜φ１−φ２｜を求めることができ、前述実施形態で説明した作用効果と同様の作用効果を得られる。

また図１３に示すように位相差｜φ１−φ２｜に関する情報を複数回取得して当該位相差｜φ１−φ２｜を平均化するようにしても良い。位相差情報関連処理部６２０は、Ｓ２１、Ｓ２２において繰り返し回数の変数Ｍや、合計記憶値ＡＤ（ｓｕｍ）を０にリセットして初期設定した後、Ｓ１〜Ｓ７ａ、Ｓ１ｂに示したＴＤＣ２３の時間積分結果ＴをＳ２３においてＡＤ変換し、Ｓ２４において合計記憶値ＡＤ（ｓｕｍ）に積算する。位相差情報関連処理部６２０は、変数Ｍが上限値Ｍmaxになるまで合計記憶値ＡＤ（ｓｕｍ）を積算し、変数Ｍが上限値Ｍmaxに達したら、Ｓ２７において合計記憶値ＡＤ（ｓｕｍ）を上限値Ｍmaxで除算することで平均値ＡＤ＿aveを算出する。位相差情報関連処理部６２０は、Ｓ２８において平均値ＡＤ＿aveにより位相差｜φ１−φ２｜を算出できる。すなわち、ＴＤＣ２３の時間積分結果Ｔの平均値ＡＤ＿aveを用いて位相差｜φ１−φ２｜を算出できるようになり、ノイズの影響を除外でき測定精度を高精度化できる。

（第７実施形態）
図１４から図１６は、第７実施形態の説明図を示す。第７実施形態は、位相差の情報を自己キャリブレーション、自己診断に用いる形態を示す。図１４から図１６に示すように、レーダ装置７０２ａ〜７０２ｃの内部には、チャンネルＡ、Ｂの受信信号経路に位置してディレイ調整回路２６ａ、２６ｂが補償部として構成されている。

図１４に示すレーダ装置７０２ａのディレイ調整回路２６ａ、２６ｂは、位相差情報関連処理部２０が検出した位相差｜φ１−φ２｜に基づいて、レーダ装置７０２ａの内部における信号遅延時間を調整可能になっている。これにより、受信信号の遅延時間を各チャンネルＡ、Ｂ毎に調整でき、チャンネルＡ、Ｂ間の位相差｜φ１−φ２｜を補償できる。

これにより、レーダ装置７０２ａは、自己チップ内にて位相差｜φ１−φ２｜に基づく遅延時間をキャリブレーションでき、チャンネルＡ、Ｂ間の位相差｜φ１−φ２｜に基づいて制御器３への出力信号の位相を調整できる。制御器３は、この入力信号をレーダ装置７０２ａの内部回路の位相調整結果や自己診断結果として二次的に利用することもできる。例えば制御器３は、レーダ装置７０２ａの位相調整結果や自己診断結果についてさらに温度特性や経時変化特性を測定することもできる。したがって制御器３は、位相差｜φ１−φ２｜の情報や位相差検出用の情報をレーダシステム７０１の全体処理に用いることができる。

また図１５のレーダ装置７０２ｂに示すように、位相差情報関連処理部２０は、位相差｜φ１−φ２｜が予め定められた許容差を超えたときに、制御器３に許容差を超過したことを通知するようにしても良いし、位相差｜φ１−φ２｜の生情報を制御器３に伝達し、制御器３により位相差｜φ１−φ２｜が許容差の範囲内であるか判断するようにしても良い。制御器３は、位相差｜φ１−φ２｜の情報を異常検出（ダイアグ判定）する目的で用いることもできる。

また図１６のレーダ装置７０２ｃに示すように、位相差情報関連処理部２０は、制御器３に位相差｜φ１−φ２｜の情報を出力し、制御器３がディレイ調整回路２６ａ、２６ｂにより信号遅延時間を調整することで、チャンネルＡ、Ｂ間の位相差｜φ１−φ２｜を補償するようにしても良い。

また、制御器３が、ディレイ調整回路２６ａ、２６ｂの出力信号を制御入力するディレイ調整回路３２６ａ、３２６ｂをさらに備えていても良く、この場合、位相差情報関連処理部２０又は制御器３が、当該制御器３内のディレイ調整回路３２６ａ、３２６ｂによりチャンネルＡ、Ｂ間の信号遅延時間を調整しても良い。

さらにレーダ装置７０２ｃ内のディレイ調整回路２６ａ、２６ｂによる信号遅延時間を調整しても良い。また、制御器３の内部にディレイ調整回路３２６ａ、３２６ｂを設けることなく、アナログ信号処理又はデジタル信号処理することで位相差｜φ１−φ２｜の影響を排除しても良い。

本実施形態によれば、位相差｜φ１−φ２｜の情報を自己キャリブレーションに用いることができる。また製造業者は、レーダ装置７０２ａ〜７０２ｃを製造した後に検査するが、この得られた位相差｜φ１−φ２｜を用いて検査しても良い。

（他の実施形態）
前述した複数の実施形態の構成、機能を組み合わせても良い。前述実施形態の一部を、課題を解決できる限りにおいて省略した態様も実施形態と見做すことが可能である。また、特許請求の範囲に記載した文言によって特定される発明の本質を逸脱しない限度において考え得るあらゆる態様も実施形態と見做すことが可能である。
レーダ装置２、２０２、３０２、４０２、４０２ａ、７０２ａ、７０２ｂ、７０２ｃは制御器３と１チップ化して構成しても良い。

本開示は、前述した実施形態に準拠して記述したが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範畴や思想範囲に入るものである。

図面中、２、２０２、３０２、４０２、４０２ａ、７０２ａ、７０２ｂ、７０２ｃはレーダ装置、６は局部発振信号生成部、７はＩＦ信号源（テスト信号源）、８はアップコンバータ、１５ａ、１５ｂはダウンコンバータ、１９ａ、１９ｂ、１９ｃ、１９ｄ、２１９ａ、２１９ｂ、３１９ａ、３１９ｂはイベント検出部、４１９ａ、４１９ｂはコンパレータ（イベント検出部）、２０、２２０、３２０、４２０、５２０ａ、５２０ｂ、５２０ｃ、６２０は位相差情報関連処理部、２６ａ、２６ｂはディレイ調整回路（補償部）、を示す。

Claims (6)

1. 集積回路により構成されるレーダ装置（２；２０２；３０２；４０２；４０２ａ；７０２ａ；７０２ｂ；７０２ｃ）であって、
   局部発振信号を出力する局部発振信号生成部（６）と、
   自己診断に係るテスト用パルスを出力するテスト信号源（７）と、
   前記局部発振信号生成部の局部発振信号により前記テスト用パルスをアップコンバートするアップコンバータ（８）と、
   対となるチャンネル（Ａ、Ｂ：以下、チャンネル対と称す）にそれぞれ構成され前記アップコンバータの出力を前記局部発振信号生成部の局部発振信号によりダウンコンバートするダウンコンバータ（１５ａ、１５ｂ）と、
   前記チャンネル対にそれぞれ構成され前記ダウンコンバータの出力に基づいて前記テスト用パルスに係るイベントを検出するイベント検出部（１９ａ、１９ｂ；２１９ａ、２１９ｂ；３１９ａ、３１９ｂ；４１９ａ、４１９ｂ；１９ａ、１９ｂ、１９ｃ、１９ｄ）と、
   前記チャンネル対の前記イベント検出部によるそれぞれのイベント検出タイミングの差に基づいて前記チャンネル対の間の信号遅延差に対応した位相差検出用の情報を記憶又は位相差を検出する位相差情報関連処理部（２０；２２０；３２０；４２０；５２０ａ；５２０ｂ；５２０ｃ；６２０）と、
   を備えるレーダ装置。
2. 前記位相差情報関連処理部はカウンタを備え、
   前記チャンネル対のうち一方の前記チャンネルの前記イベント検出部が前記イベントを検出したタイミングに応じて前記カウンタによるカウント動作を開始し、前記チャンネル対のうち他方の前記チャンネルの前記イベント検出部が前記イベントを検出したタイミングにて前記カウンタによる前記カウント動作を停止し、カウント数から前記位相差を検出する請求項１記載のレーダ装置。
3. 前記位相差情報関連処理部は、時間経過に応じて積分した値を出力する時間変換部（２４）を備え、
   前記チャンネル対のうち一方の前記チャンネルの前記イベント検出部が前記イベントを検出したタイミングにて前記時間変換部により時間経過に応じた前記積分を開始し、前記チャンネル対のうち他方の前記チャンネルの前記イベント検出部が前記イベントを検出したタイミングにて前記時間変換部による前記積分を停止し、前記時間変換部による前記積分した値に基づいて前記位相差を検出する請求項１記載のレーダ装置。
4. 前記位相差検出用の情報又は前記位相差の情報に基づいて前記チャンネル対の間の前記位相差を補償する補償部（２６ａ、２６ｂ）をさらに備える請求項１から３の何れか一項に記載のレーダ装置。
5. 前記位相差情報関連処理部（２２０；６２０）は、前記位相差の情報を複数回取得して当該位相差を平均化する請求項１から４の何れか一項に記載のレーダ装置。
6. 請求項１から５の何れか一項に記載のレーダ装置（２；２０２；３０２；４０２；４０２ａ；７０２ａ；７０２ｂ；７０２ｃ）と、
   前記レーダ装置を制御する制御器（３）を備え、
   前記レーダ装置から前記制御器に前記位相差検出用の情報又は前記位相差の情報を出力することで前記制御器が当該情報を全体処理に用いるレーダシステム。

Images