JP2020184833A - 定電圧回路 - Google Patents

Abstract

【課題】耐圧を向上可能とした定電圧回路を提供する。【解決手段】定電圧回路１は、電源に接続される電源端２と、負荷４に接続される出力端３とを備えている。定電圧回路１は、出力端３と電源端２との間に、直列に複数接続されたデプレッション型電界効果トランジスタ１０を備えている。デプレッション型電界効果トランジスタ１０は、第１トランジスタ１１及び第２トランジスタ１２を備えている。第１トランジスタ１１は、出力電圧Ｖｏｕｔを一定するようにオン動作とオフ動作とを選択的に切り替える。第２トランジスタ１２は、第１トランジスタのドレイン−ソース間の電圧に応じて、オン動作とオフ動作とを選択的に切り替える。【選択図】図１

Description

本発明は、一定電圧を出力する定電圧回路に関する。

従来、電源電圧を一定電圧に変換して出力する定電圧回路が周知である。特許文献１には、デプレッション型電界効果トランジスタとエンハンスメント型電界効果トランジスタとを有する定電圧回路が開示されている。デプレッション型電界効果トランジスタのドレイン端子及びソース端子の間には、電源電圧及び出力電圧の間と同等の電圧差が生じる。

特開平５−３０３４３８号公報

ところで、例えば高電圧の電源を用いる場合、電源電圧と出力電圧との間の電圧差が大きくなる。そのため、回路全体の耐圧を向上したいというニーズがあった。
本発明の目的は、耐圧を向上可能とした定電圧回路を提供することにある。

上記課題を解決するための定電圧回路は、電源端及び負荷の間に、直列に複数接続されたデプレッション型電界効果トランジスタを備え、複数の前記デプレッション型電界効果トランジスタのうち、前記電源端側の前記デプレッション型電界効果トランジスタがオン動作しつつ、前記負荷側の前記デプレッション型電界効果トランジスタが前記オン動作及びオフ動作の間でスイッチングすることにより、電源電圧を変換して、前記負荷に一定の出力電圧を出力する。

本発明の定電圧回路は、耐圧を向上可能とする。

定電圧回路を示す図。 第１トランジスタの閾電圧を示すグラフ。 定電圧回路から出力される出力電圧を説明するための概略図。 第１トランジスタ及び第２トランジスタの動作タイミングを示す説明図。

以下、定電圧回路の一実施形態を、図１〜図４に従って説明する。
図１に示すように、定電圧回路１は、電源に接続される電源端２と、負荷４に接続される出力端３とを備えている。定電圧回路１は、電源端２に供給された電源電圧Ｖｃｃを変換した出力電圧Ｖｏｕｔを、出力端３から出力する。また、定電圧回路１は、電源電圧Ｖｃｃをスイッチングによって定電圧に変換することにより、一定の出力電圧Ｖｏｕｔを負荷４へ出力する。

定電圧回路１は、出力端３と電源端２との間に、直列に複数接続されたデプレッション型電界効果トランジスタ（FET:Field-Effect Transistor）１０を備えている。デプレッション型電界効果トランジスタ１０は、出力端３に順に接続された第１トランジスタ１１及び第２トランジスタ１２を備えている。第１トランジスタ１１及び第２トランジスタ１２は、例えばｐチャネルのＭＯＳＦＥＴ（MOS:Metal-Oxide-Semiconductor）であることが好ましい。

第１トランジスタ１１は、第１ドレイン端子１１ｄ、第１ソース端子１１ｓ、及び第１ゲート端子１１ｇを有している。第１トランジスタ１１は、第１ドレイン端子１１ｄが第２トランジスタ１２に接続され、第１ソース端子１１ｓが出力端３に接続され、第１ゲート端子１１ｇがグランド１５に接続されている。グランド１５は、例えば接地されていることが好ましい。また、第１トランジスタ１１の第１バックゲート端子１１ｂは、第１ソース端子１１ｓとともに、出力端３に接続されている。

第２トランジスタ１２は、第２ドレイン端子１２ｄ、第２ソース端子１２ｓ、及び第２ゲート端子１２ｇを有している。第２トランジスタ１２は、第２ドレイン端子１２ｄが電源端２に接続され、第２ソース端子１２ｓが第１トランジスタ１１に接続され、第２ゲート端子１２ｇが第１トランジスタ１１及び出力端３の間の中点１６に接続されている。中点１６は、出力端３を介して負荷４に接続されている。また、第２トランジスタ１２の第２バックゲート端子１２ｂは、第２ソース端子１２ｓとともに、第１トランジスタ１１に接続されている。なお、第１トランジスタ１１と第２トランジスタ１２との間の接続点１７の電圧を、中間電圧Ｖｉｎｔとする。

定電圧回路１は、第１トランジスタ１１と出力端３とを繋ぐ経路に接続された電圧補償部２０を備えている。本例の電圧補償部２０は、第１トランジスタ１１及び出力端３の間の中点１６とグランド１５との間に設けられたダイオード２１を備えている。ダイオード２１は、カソードがグランド１５に接続され、アノードが中点１６に接続されている。

次に、図２〜図４を用いて、定電圧回路の作用を説明する。ここでは、電源端２に電源として負の電源電圧Ｖｃｃが印加され、電源電圧Ｖｃｃ、中間電圧Ｖｉｎｔ、及び出力電圧Ｖｏｕｔは、負の値をとるものとして説明する。

図２に示すように、第１トランジスタ１１は、第１ゲート端子１１ｇと第１ソース端子１１ｓとの間の電圧差に基づくゲート／ソース電圧ＶＧＳ１に応じてドレイン電流ＩＤが流れる。ゲート電圧を「ＶＧ」とし、ソース電圧を「ＶＳ」とした場合、ゲート／ソース電圧ＶＧＳは、「ＶＧＳ＝ＶＧ−ＶＳ」で求まる。第１ゲート端子１１ｇが接地されている場合、第１トランジスタ１１におけるゲート電圧は、「０」である。また、第１トランジスタ１１におけるソース電圧は、出力電圧Ｖｏｕｔと同等である。また、本例の場合、電源電圧Ｖｃｃが「負」であるので、出力電圧Ｖｏｕｔも「負」の値をとる。

デプレッション型の第１トランジスタ１１は、ゲート／ソース電圧ＶＧＳ１の閾電圧Ｖｔｈ１が正の値をとり、ゲート／ソース電圧ＶＧＳ１が「０」となっても、ドレイン電流ＩＤが流れる。第１トランジスタ１１は、ゲート／ソース電圧ＶＧＳ１が閾電圧Ｖｔｈ１以下のとき、オン動作する。第１トランジスタ１１は、オン動作すると、ゲート／ソース電圧ＶＧＳ１に基づくドレイン電流ＩＤが流れる。また、第１トランジスタ１１は、ゲート／ソース電圧ＶＧＳ１が閾電圧Ｖｔｈ１より高いとき、オフ動作する。第１トランジスタ１１は、オフ動作すると、ドレイン電流ＩＤが流れない。

図３に示すように、出力電圧Ｖｏｕｔの絶対値が、閾電圧Ｖｔｈ１よりも大きくなった場合、第１トランジスタ１１は、オフ動作する。すなわち、「｜Ｖｏｕｔ｜＞Ｖｔｈ」が成り立つ場合、第１トランジスタ１１は、オフ動作する。第１トランジスタ１１がオフ動作した場合、出力電圧Ｖｏｕｔの絶対値は、負荷４により低下していく。

出力電圧Ｖｏｕｔの絶対値が、閾電圧Ｖｔｈ１以下になると、第１トランジスタ１１は、オン動作する。すなわち、「｜Ｖｏｕｔ｜≦Ｖｔｈ１」が成り立つ場合、第１トランジスタ１１は、オン動作する。第２トランジスタ１２がオン動作しつつ、第１トランジスタ１１がオン動作した場合、出力電圧Ｖｏｕｔの絶対値は、電源電圧Ｖｃｃによって上昇していく。

定電圧回路１は、第１トランジスタ１１がオン動作とオフ動作との間でスイッチングを繰り返すことにより、出力電圧Ｖｏｕｔが一定になるように出力する。第１ゲート端子１１ｇが接地されている場合、出力電圧Ｖｏｕｔの絶対値は、第１トランジスタ１１の閾電圧Ｖｔｈ１と同等となる。出力電圧Ｖｏｕｔは、負電圧として出力される。なお、出力電圧Ｖｏｕｔが一定とは、出力電圧Ｖｏｕｔの変動幅が所定の範囲内であることを含む。

第２トランジスタ１２は、第２ゲート端子１２ｇと第２ソース端子１２ｓとの間の電圧差に基づくゲート／ソース電圧ＶＧＳ２に応じてドレイン電流ＩＤが流れる。第２トランジスタ１２のゲート電圧は、出力電圧Ｖｏｕｔと同等である。また、第２トランジスタ１２のソース電圧は、第１トランジスタ１１と第２トランジスタ１２との間の接続点１７の電圧、すなわち中間電圧Ｖｉｎｔと同等である。ゲート／ソース電圧ＶＧＳ２は、「ＶＧＳ２＝Ｖｏｕｔ−Ｖｉｎｔ」と表せる。

第２トランジスタ１２は、第１トランジスタ１１と同様に、ゲート／ソース電圧ＶＧＳ２が閾電圧Ｖｔｈ２以下の場合に、オン動作する。また、第２トランジスタ１２は、ゲート／ソース電圧ＶＧＳ２が閾電圧Ｖｔｈ２より高い場合に、オフ動作する。閾電圧Ｖｔｈ２は、例えば第１トランジスタ１１のドレイン−ソース間の耐圧を超えないように設定される。

図４に示すように、第１トランジスタ１１は、前述の通り、出力電圧Ｖｏｕｔを一定に保つようにオン動作及びオフ動作を繰り返す。ところで、本例の場合、電源から定電圧回路１にかかる電源電圧Ｖｃｃは、直列接続された第１トランジスタ１１及び第２トランジスタ１２の直列回路で受ける。よって、第１トランジスタ１１のソース−ドレイン電圧の耐圧を超える負電圧が電源端２に印加された場合、その上昇分は第２トランジスタ１２で受ける。耐圧を超える負電圧は、例えば電源電圧Ｖｃｃに生じたノイズなどによって電源電圧Ｖｃｃが負方向に振れたときに生じる。例えば第１トランジスタ１１がオフ状態下で、第１トランジスタ１１の耐圧を超える負電圧が電源端２に印加された場合、第２トランジスタ１２もオフ動作する。

以上のように、電源電圧Ｖｃｃに高電圧が印加された場合、高電圧を第１トランジスタ１１及び第２トランジスタ１２で分担する。これにより、高価な高耐圧のデプレッション型電荷効果トランジスタ１０を使用することなく、回路全体の耐圧を向上できる。

電圧補償部２０は、デプレッション型電界効果トランジスタ１０の出力電圧Ｖｏｕｔを補償する。本例の場合、電圧補償部２０として、定電圧回路１の電流経路に対して逆バイアスに接続されたダイオード２１を設ける。このため、例えば負荷４の電圧がグランドよりも高い電位で帯電等していたとしても、負荷４が接続された際には、電流がダイオード２１を介してグランド１５へ流出する。よって、第１トランジスタ１１に過大電流が流入しない。

また、本例の電圧補償部２０のダイオード２１は、第１トランジスタ１１のゲート電圧を、グランド電圧に保つ。本例の場合、中点１６及びグランド１５の間にダイオード２１を逆バイアスに設けることにより、中点１６側からグランド１５に流れる電流経路が生じない。よって、第１トランジスタ１１のゲート電圧が安定する。また、定電圧回路１の消費電力は、ダイオード２１の漏れ電流レベルで済む。

以下、上記実施形態の効果を説明する。
（１）電源端２及び出力端３の間に、直列に複数接続されたデプレッション型電界効果トランジスタ１０を備える。また、デプレッション型電界効果トランジスタ１０のうち、電源端２側の第２トランジスタ１２がオン動作しつつ、負荷４側の第１トランジスタ１１がオン動作及びオフ動作の間でスイッチングすることにより、一定の出力電圧Ｖｏｕｔを出力する。この構成によれば、直列に接続された第１トランジスタ１１及び第２トランジスタ１２が、電源電圧Ｖｃｃ及び出力電圧Ｖｏｕｔの間の電圧差を分担する。これにより、高耐圧のデプレッション型電界効果トランジスタ１０を使用することなく、回路全体の耐圧を向上できる。

（２）デプレッション型電界効果トランジスタ１０は、直列で接続された第１トランジスタ１１及び第２トランジスタ１２を備える。第１トランジスタ１１は、出力電圧Ｖｏｕｔに応じてオン動作とオフ動作とを選択的に切り替える。第２トランジスタ１２は、第１トランジスタのドレイン−ソース間の電圧に応じて、オン動作とオフ動作とを選択的に切り替える。この構成によれば、第１トランジスタ１１がオフ動作しているときに、第１トランジスタ１１のドレイン−ソース間の電圧に応じて、第２トランジスタ１２がオフ動作をすることにより、電圧を分担できる。よって、耐圧の向上に寄与する。

（３）第１トランジスタ１１は、第１ゲート端子１１ｇがグランド１５に接続されている。この構成によれば、第１ゲート端子１１ｇの電圧をグランド電圧とすることにより、出力電圧Ｖｏｕｔの安定化に寄与する。

（４）デプレッション型電界効果トランジスタ１０は、負の電源電圧Ｖｃｃを電圧変換した一定の負電圧を出力電圧Ｖｏｕｔとして出力する。この構成によれば、負電圧の出力電圧Ｖｏｕｔを出力する回路に適用できる。

（５）第１トランジスタ１１と出力端３とを繋ぐ経路に接続され、出力電圧Ｖｏｕｔを補償する電圧補償部２０を備える。この構成によれば、出力電圧Ｖｏｕｔを所定の範囲内に収める。これは、第１トランジスタ１１及び第２トランジスタ１２への過大電流の流入を抑制できる。

（６）電圧補償部２０は、中点１６とグランド１５との間に設けられたダイオード２１を有する。ダイオード２１は、カソードがグランド１５に接続され、アノードが中点１６に接続されている。この構成によれば、グランド１５によって電圧を補償できる。また、中点１６側からグランド１５に流れる電流経路が生じない。よって、消費電力の抑制に寄与する。

なお、本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
［第１トランジスタ１１及び第２トランジスタ１２について］
・第１トランジスタ１１は、第１ゲート端子１１ｇが、グランド１５に接続されてもよいし、他の低電位電源に接続されていてもよいし、他の回路により電圧が印加されていてもよい。また、第１ゲート端子１１ｇは、抵抗を介してグランド１５に接続されていてもよい。
・出力電圧Ｖｏｕｔは、出力電圧Ｖｏｕｔの絶対値が第１トランジスタ１１の閾電圧Ｖｔｈ１と同等になるように出力されることに限らず、閾電圧Ｖｔｈ１よりも高くてもよいし、低くてもよい。
・第２トランジスタ１２のソース電圧と、第１トランジスタ１１のドレイン電圧とは、異なっていてもよい。
・第２トランジスタ１２のゲート電圧と、第１トランジスタ１１のソース電圧とは、異なっていてもよい。例えば、第２ゲート端子１２ｇは、グランド１５に接続されていてもよい。
・第２トランジスタ１２において、ゲート／ソース電圧ＶＧＳ２は、第１トランジスタ１１のドレイン−ソース間の電圧と異なっていてもよい。
・第１トランジスタ１１において、第１ドレイン端子１１ｄ、第１ソース端子１１ｓ、第１ゲート端子１１ｇ、及び第１バックゲート端子１１ｂの接続の仕方は、実施形態に限定されない。これは、仕様に応じて適宜変更可能である。例えば、各端子に抵抗が接続されていてもよい。
・第２トランジスタ１２において、第２ドレイン端子１２ｄ、第２ソース端子１２ｓ、第２ゲート端子１２ｇ、及び第２バックゲート端子１２ｂの接続の仕方は、実施形態に限定されない。これは、仕様に応じて適宜変更可能である。例えば、各端子に抵抗が接続されていてもよい。
・第１トランジスタ１１及び第２トランジスタ１２は、ｎチャネルのＭＯＳＦＥＴであってもよい。これは、電源電圧Ｖｃｃが正電圧である場合に適用できる。
・トランジスタの個数は、２つに限らず、３つでもよいし、４つ以上でもよい。

［電圧補償部２０について］
・ダイオード２１は、カソードがグランド１５に接続され、アノードが中点１６に接続されてもよい。これは、出力電圧Ｖｏｕｔが正の値である場合に、適用できる。
・電圧補償部２０は、実施形態に限定されず、抵抗を有していてもよいし、コンデンサを有していてもよい。
・電圧補償部２０は、省略可能である。

［その他］
・定電圧回路１は、本実施形態に限定されない。例えば、電源端２及び出力端３に抵抗が接続されていてもよい。
・定電圧回路１は、負荷４と一体に設けられていてもよいし、別体に設けられていてもよい。
・定電圧回路１が搭載される装置は、特に限定されず、種々の装置に搭載することができる。例えば、定電圧回路１が車両に搭載された場合、電源として車載バッテリが接続され、負荷４として、車載の装置が接続されてもよい。

１…定電圧回路、２…電源端、３…出力端、４…負荷、１０…トランジスタ、１１…第１トランジスタ、１１ｄ…第１ドレイン端子、１１ｇ…第１ゲート端子、１１ｓ…第１ソース端子、１２…第２トランジスタ、１２ｄ…第２ドレイン端子、１２ｇ…第２ゲート端子、１２ｓ…第２ソース端子、１５…グランド、１６…中点、１７…接続点、２０…電圧補償部、２１…ダイオード、Ｖｃｃ…電源電圧、Ｖｉｎｔ…中間電圧、Ｖｏｕｔ…出力電圧、ＩＤ…ドレイン電流。

Claims (6)

1. 電源端及び負荷の間に、直列に複数接続されたデプレッション型電界効果トランジスタを備え、
   複数の前記デプレッション型電界効果トランジスタのうち、前記電源端側の前記デプレッション型電界効果トランジスタがオン動作しつつ、前記負荷側の前記デプレッション型電界効果トランジスタが前記オン動作及びオフ動作の間でスイッチングすることにより、電源電圧を変換して、前記負荷に一定の出力電圧を出力する定電圧回路。
2. 複数の前記デプレッション型電界効果トランジスタは、直列接続された第１トランジスタ及び第２トランジスタを備え、
   前記第１トランジスタは、前記負荷に供給する前記出力電圧に応じて、前記オン動作と前記オフ動作とを選択的に実行し、
   前記第２トランジスタは、前記第１トランジスタのドレイン−ソース間の電圧に応じて前記オン動作と前記オフ動作とを選択的に実行する
   請求項１に記載の定電圧回路。
3. 前記第１トランジスタは、ゲート端子がグランドに接続されている
   請求項２に記載の定電圧回路。
4. 前記電源電圧は、負の電源電圧であり、
   前記デプレッション型電界効果トランジスタは、前記負の電源電圧を電圧変換した一定の負電圧を前記出力電圧として前記負荷に出力する
   請求項１から請求項３のうちいずれか一項に記載の定電圧回路。
5. 前記デプレッション型電界効果トランジスタと前記負荷とを繋ぐ経路に接続され、前記出力電圧を補償する電圧補償部を備える
   請求項１から請求項４のうちいずれか一項に記載の定電圧回路。
6. 前記電圧補償部は、ダイオードを有し、
   前記ダイオードは、前記デプレッション型電界効果トランジスタ及び前記負荷の中点にアノードが接続され、グランドにカソードが接続されている
   請求項５に記載の定電圧回路。