JP2020182090A - 電力増幅回路 - Google Patents

電力増幅回路 Download PDF

Info

Publication number
JP2020182090A
JP2020182090A JP2019083359A JP2019083359A JP2020182090A JP 2020182090 A JP2020182090 A JP 2020182090A JP 2019083359 A JP2019083359 A JP 2019083359A JP 2019083359 A JP2019083359 A JP 2019083359A JP 2020182090 A JP2020182090 A JP 2020182090A
Authority
JP
Japan
Prior art keywords
power
amplification unit
amplification
power supply
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019083359A
Other languages
English (en)
Inventor
幹一郎 竹中
Kanichiro Takenaka
幹一郎 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019083359A priority Critical patent/JP2020182090A/ja
Priority to CN202010276873.0A priority patent/CN111865229B/zh
Priority to US16/854,424 priority patent/US11394348B2/en
Publication of JP2020182090A publication Critical patent/JP2020182090A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0283—Reducing the number of Dc-current paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value

Abstract

【課題】低歪みかつ高効率な電力増幅を実現する。【解決手段】電力増幅回路１は、整合回路２３を介して直列接続される２つの増幅部２１，２２を含む第１増幅部２と、第１増幅部２の前段の増幅部２１に第１電源電圧Ｖｖｅｒ１を供給する第１電源回路３１と、第１増幅部２の後段の増幅部２２に第２電源電圧Ｖｖｅｒ２を供給する第２電源回路３２と、を備える。【選択図】図１

Description

本発明は、電力増幅回路に関する。
無線通信端末に搭載される電力増幅回路の高効率化技術として、入力信号の振幅レベルに応じて電力増幅器の電源電圧を制御することによって電力効率の向上を図る、エンベロープトラッキング（ＥＴ：Envelope Tracking）方式や、平均出力電力に応じて電力増幅器の電源電圧を制御することによって電力効率の向上を図る、平均電力トラッキング（ＡＰＴ：Average Power Tracking）方式がある。一般に、電力増幅器の出力電力が大きい場合には、エンベロープトラッキング方式の方が平均電力トラッキング方式よりも電力効率が高く、電力増幅器の出力電力が小さい場合には、平均電力トラッキング方式の方がエンベロープトラッキング方式よりも電力効率が高い。
エンベロープトラッキング方式により電力増幅を行う際、ドライブ段に供給される入力信号の位相に合わせて電源電圧を変化させると、ドライブ段からパワー段への信号伝搬遅延により、パワー段においては入力信号の位相と電源電圧との位相とがずれて歪み特性の劣化を招く可能性がある。例えば、パワー段への電源電圧供給経路に遅延回路を設けて、入力信号の位相と電源電圧との位相とのずれによる歪み特性の劣化を抑制する技術が開示されている（例えば、特許文献１）。
特開２０１８−０３７８３９号公報
近年、携帯電話やスマートフォン等の移動体通信端末装置における無線通信方式では、ＨＳＵＰＡ（High Speed Uplink Packet Access）やＬＴＥ（Long Term Evolution）等の変調方式が採用されている。第４世代移動通信システムでは、搬送波のマルチバンド化が進み、複数の周波数バンドへの対応が求められている。また、データ通信の高速化や通信の安定化を実現するために、キャリアアグリゲーション（ＣＡ：Carrier Aggregation）による広帯域化が図られている。
さらに、第５世代移動通信システムへの移行に伴い、移動体通信端末装置のフロントエンド部の回路構成が複雑化する傾向にある。フロントエンド部の複雑化に伴い、前段の電力増幅回路においてもマルチバンド化や広帯域化への対応が求められている。特に、第５世代移動通信システムにおけるＳｕｂ６やＷｉＦｉ（ＩＥＥＥ（The Institute of Electrical and Electronics Engineers, Inc.）８０２．１１）の５ＧＨｚ帯においては、十分なアンプゲインを確保するためにドライブ段の手前に初段をおき、パワー段と合わせて３段構成とする場合がある。さらに、５ＧＮＲ（New Ratio）ではエンベロープトラッキング方式における電源電圧の変調帯域幅が広く、パワー段への入力信号の位相遅れによる歪みの影響を受け易い。上記特許文献１に示される、電源電圧供給経路に遅延回路を設ける構成では、挿入損失が大きくなる。また、十分な精度での遅延時間が得られず、電源電圧のトラッキング精度が低下するという課題がある。
本発明は、上記に鑑みてなされたものであって、低歪みかつ高効率な電力増幅を実現することを目的とする。
本発明の一側面の電力増幅回路は、整合回路を介して直列接続される２つの増幅部を含む第１増幅部と、前記第１増幅部の前段の増幅部に第１電源電圧を供給する第１電源回路と、前記第１増幅部の後段の増幅部に第２電源電圧を供給する第２電源回路と、を備える。
この構成では、前段の増幅部と後段の増幅部とでそれぞれ異なる電源回路から電源電圧が供給される。これにより、第１増幅部の出力電力に応じて、前段の増幅部と後段の増幅部とで適切に電源電圧を制御することができ、低歪みかつ高効率な電力増幅を実現することができる。
本発明によれば、低歪みかつ高効率な電力増幅を実現することができる。
実施形態１に係る電力増幅回路の構成を示す図である。 電源回路の第１構成例を示す図である。 電源回路の第２構成例を示す図である。 実施形態１に係る電力増幅回路の動作モードの対応例を示す図である。 実施形態１の変形例に係る電力増幅回路の構成を示す図である。 実施形態２に係る電力増幅回路の構成を示す図である。 実施形態２の変形例に係る電力増幅回路の構成を示す図である。 実施形態３に係る電力増幅回路の概略構成の第１例を示す図である。 実施形態３に係る電力増幅回路の概略構成の第２例を示す図である。 実施形態３に係る電力増幅回路の概略構成の第３例を示す図である。 実施形態３に係る電力増幅回路の概略構成の第４例を示す図である。 実施形態３に係る電力増幅回路の概略構成の第５例を示す図である。 実施形態３に係る電力増幅回路の概略構成の第６例を示す図である。
以下に、実施形態に係る電力増幅回路を図面に基づいて詳細に説明する。なお、この実施形態により本発明が限定されるものではない。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。実施形態２以降では、実施形態１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
（実施形態１）
図１は、実施形態１に係る電力増幅回路の構成を示す図である。実施形態１に係る電力増幅回路１は、例えば、第５世代移動通信システムにおけるＳｕｂ６やＷｉＦｉの５ＧＨｚ帯の高周波通信に対応した無線通信端末に搭載される。
電力増幅回路１は、制御部１００のＲＦＩＣ１０２から入力される高周波入力信号ＲＦｉｎを増幅して、高周波出力信号ＲＦｏｕｔを出力する。図１に示すように、実施形態１に係る電力増幅回路１は、増幅部（第１増幅部）２と、電源回路３と、を備える。
増幅部（第１増幅部）２は、前段増幅部２１と後段増幅部２２とが整合回路２３を介して直列接続されている。前段増幅部２１は、電力増幅器（ＰＡ）２０１，２０２を含む。
電力増幅器（ＰＡ）２０１と電力増幅器（ＰＡ）２０２とは、直列接続されている。後段増幅部２２は、電力増幅器（ＰＡ）２０３を含む。すなわち、増幅部（第１増幅部）２は、初段の電力増幅器（ＰＡ）２０１、ドライブ段の電力増幅器（ＰＡ）２０２、パワー段の電力増幅器（ＰＡ）２０３が直列接続されて構成される３段構成のＲＦパワーアンプである。電力増幅器（ＰＡ）２０１，２０２，２０３及び整合回路２３は、パワーアンプモジュール（ＰＡＭ）２００に含まれる。なお、図示はしないが、増幅部（第１増幅部）２の入出力、及び、各電力増幅器（ＰＡ）２０１，２０２の間にも、それぞれ整合回路が設けられている。
電源回路３は、第１電源回路３１と、第２電源回路３２と、を備える。図２Ａは、電源回路の第１構成例を示す図である。図２Ｂは、電源回路の第２構成例を示す図である。
電源回路３には、例えば、無線通信端末に搭載されるバッテリーからバッテリー電源電圧Ｖｂａｔが印加される。また、電源回路３には、制御部１００のベースバンドＩＣ（ＢＢＩＣ）１０１から第１エンベロープ信号ＥＴ１及び第２エンベロープ信号ＥＴ２が入力される。
本実施形態において、増幅部（第１増幅部）２の前段増幅部２１には、第１電源回路３１から第１電源電圧Ｖｖｅｒ１が供給される。また、増幅部（第１増幅部）２の後段増幅部２２には、第２電源回路３２から第２電源電圧Ｖｖｅｒ２が供給される。すなわち、初段の電力増幅器（ＰＡ）２０１及びドライブ段の電力増幅器（ＰＡ）２０２には、第１電源電圧Ｖｖｅｒ１が供給され、パワー段の電力増幅器（ＰＡ）２０３には、第２電源電圧Ｖｖｅｒ２が供給される。
図２Ａに示すように、第１電源回路３１は、降圧回路３１１と、昇圧回路３１２と、リニアアンプ（ＬＡ）３１３と、インダクタＬ１と、を備える。また、第２電源回路３２は、降圧回路３２１と、昇圧回路３２２と、リニアアンプ（ＬＡ）３２３と、インダクタＬ２と、を備える。降圧回路３１１，３２１、昇圧回路３１２，３２２、リニアアンプ（ＬＡ）３１３，３２３は、ＥＴモジュレータＩＣ３００に含まれる。
降圧回路３１１は、バッテリー電源電圧Ｖｂａｔを降圧し、インダクタＬ１を介して、増幅部（第１増幅部）２の前段増幅部２１が平均電力トラッキング（ＡＰＴ）方式により電力増幅を行う際の電源電圧を供給する。
昇圧回路３１２は、バッテリー電源電圧Ｖｂａｔを昇圧し、リニアアンプ（ＬＡ）３１３に供給する。
リニアアンプ（ＬＡ）３１３は、制御部１００のベースバンドＩＣ（ＢＢＩＣ）１０１から供給される第１エンベロープ信号ＥＴ１に基づき、増幅部（第１増幅部）２の前段増幅部２１がエンベロープトラッキング（ＥＴ）方式により電力増幅を行う際の電源電圧を生成して供給する。リニアアンプ（ＬＡ）３１３は、降圧回路３１１が追随できない差分に対するエラーアンプとして動作する。
上述した構成により、増幅部（第１増幅部）２の前段増幅部２１に供給する第１電源電圧Ｖｖｅｒ１が生成される。
降圧回路３２１は、バッテリー電源電圧Ｖｂａｔを降圧し、インダクタＬ２を介して、増幅部（第１増幅部）２の後段増幅部２２が平均電力トラッキング（ＡＰＴ）方式により電力増幅を行う際の電源電圧を供給する。
昇圧回路３２２は、バッテリー電源電圧Ｖｂａｔを昇圧し、リニアアンプ（ＬＡ）３２３に供給する。
リニアアンプ（ＬＡ）３２３は、制御部１００のＢＢＩＣ１０１から供給される第２エンベロープ信号ＥＴ２に基づき、増幅部（第１増幅部）２の後段増幅部２２がエンベロープトラッキング（ＥＴ）方式により電力増幅を行う際の電源電圧を生成して供給する。リニアアンプ（ＬＡ）３２３は、降圧回路３２１が追随できない差分に対するエラーアンプとして動作する。
上述した構成により、増幅部（第１増幅部）２の後段増幅部２２に供給する第２電源電圧Ｖｖｅｒ２が生成される。
なお、図２Ｂに示すように、昇圧回路３１２を設けず、第１電源回路３１ａと第２電源回路３２ａとで昇圧回路３２２を共用する態様であっても良い。この場合、第１電源回路３１ａは、降圧回路３１１と、リニアアンプ（ＬＡ）３１３と、を備える。また、第２電源回路３２ａは、降圧回路３２１と、昇圧回路３２２と、リニアアンプ（ＬＡ）３２３と、インダクタＬ２と、を備える。降圧回路３１１，３２１、昇圧回路３２２、リニアアンプ（ＬＡ）３１３，３２３は、ＥＴモジュレータＩＣ３００ａに含まれる。
上述した実施形態１に係る電力増幅回路１の動作について、図３を参照して説明する。図３は、実施形態１に係る電力増幅回路の動作モードの対応例を示す図である。
実施形態１に係る電力増幅回路１は、増幅部（第１増幅部）２の出力電力に応じて、エンベロープトラッキング（ＥＴ）方式の電力増幅と平均電力トラッキング（ＡＰＴ）方式の電力増幅とを、前段増幅部２１と後段増幅部２２とで個別に切り替えることができる。
本実施形態では、図３に示すように、増幅部（第１増幅部）２の出力電力Ｐｏｕｔに対する閾値として、所定の第１出力電力Ｐｏｕｔ１及び第２出力電力Ｐｏｕｔ２を設けている。第２出力電力Ｐｏｕｔ２は、第１出力電力Ｐｏｕｔ１よりも小さい値に設定する。第１出力電力Ｐｏｕｔ１は、例えば１８［ｄＢｍ］とすることができる。第２出力電力Ｐｏｕｔ２は、例えば０［ｄＢｍ］とすることができる。
以降の説明において、第１出力電力Ｐｏｕｔ１以上（Ｐｏｕｔ１≦Ｐｏｕｔ）で増幅する動作モードを、ハイパワーモードと称する場合がある。また、第２出力電力Ｐｏｕｔ２以上、かつ、第１出力電力Ｐｏｕｔ１未満（Ｐｏｕｔ２≦Ｐｏｕｔ＜Ｐｏｕｔ１）で増幅する動作モードを、ミドルパワーモードと称する場合がある。また、第２出力電力Ｐｏｕｔ２未満（Ｐｏｕｔ＜Ｐｏｕｔ２）で増幅する動作モードを、ローパワーモードと称する場合がある。本実施形態におけるハイパワーモードが、本開示の「第１モード」に対応する。本実施形態におけるミドルパワーモードが、本開示の「第２モード」に対応する。本実施形態におけるローパワーモードが、本開示の「第３モード」に対応する。
増幅部（第１増幅部）２の出力電力Ｐｏｕｔが第１出力電力Ｐｏｕｔ１以上（Ｐｏｕｔ１≦Ｐｏｕｔ）であるとき、電力増幅回路１は、ハイパワーモードで動作する。ハイパワーモードでは、増幅部（第１増幅部）２の前段増幅部２１及び後段増幅部２２、すなわち、初段の電力増幅器（ＰＡ）２０１、ドライブ段の電力増幅器（ＰＡ）２０２、パワー段の電力増幅器（ＰＡ）２０３は、エンベロープトラッキング（ＥＴ）方式の電力増幅を行う。
このとき、図３に示すように、第１エンベロープ信号ＥＴ１がＯＮとなり、第１電源回路３１に入力される。第１エンベロープ信号ＥＴ１は、第１電源回路３１から供給される第１電源電圧Ｖｖｅｒ１が前段増幅部２１の出力信号のエンベロープ（振幅レベル）に応じたレベルとなるように制御された信号である。第１電源回路３１は、第１エンベロープ信号ＥＴ１に基づき、第１電源電圧Ｖｖｅｒ１を生成する。
また、図３に示すように、第２エンベロープ信号ＥＴ２がＯＮとなり、第２電源回路３２に入力される。第２エンベロープ信号ＥＴ２は、第２電源回路３２から供給される第２電源電圧Ｖｖｅｒ２が後段増幅部２２の出力信号のエンベロープ（振幅レベル）に応じたレベルとなるように制御された信号である。第２エンベロープ信号ＥＴ２の位相は、第１エンベロープ信号ＥＴ１に対し、高周波入力信号ＲＦｉｎに対する後段増幅部２２への入力信号の信号伝搬遅延分だけ遅れている。第２電源回路３２は、第２エンベロープ信号ＥＴ２に基づき、第２電源電圧Ｖｖｅｒ２を生成する。
増幅部（第１増幅部）２の出力電力Ｐｏｕｔが第２出力電力Ｐｏｕｔ２以上、かつ、第１出力電力Ｐｏｕｔ１未満（Ｐｏｕｔ２≦Ｐｏｕｔ＜Ｐｏｕｔ１）であるとき、電力増幅回路１は、ミドルパワーモードで動作する。ミドルパワーモードでは、増幅部（第１増幅部）２の前段増幅部２１、すなわち、初段の電力増幅器（ＰＡ）２０１及びドライブ段の電力増幅器（ＰＡ）２０２は、平均電力トラッキング（ＡＰＴ）方式の電力増幅を行う。また、増幅部（第１増幅部）２の後段増幅部２２、すなわち、パワー段の電力増幅器（ＰＡ）２０３は、エンベロープトラッキング（ＥＴ）方式の電力増幅を行う。
このとき、図３に示すように、第１エンベロープ信号ＥＴ１がＯＦＦとなり、第１電源回路３１から供給される第１電源電圧Ｖｖｅｒ１が前段増幅部２１の平均出力電力に応じたレベルとなるように制御される。
また、図３に示すように、第２エンベロープ信号ＥＴ２がＯＮとなり、第２電源回路３２に入力される。第２電源回路３２は、第２エンベロープ信号ＥＴ２に基づき、第２電源電圧Ｖｖｅｒ２を生成する。
増幅部（第１増幅部）２の出力電力Ｐｏｕｔが第２出力電力Ｐｏｕｔ２未満（Ｐｏｕｔ＜Ｐｏｕｔ２）であるとき、電力増幅回路１は、ローパワーモードで動作する。ローパワーモードでは、増幅部（第１増幅部）２の前段増幅部２１及び後段増幅部２２、すなわち、初段の電力増幅器（ＰＡ）２０１、ドライブ段の電力増幅器（ＰＡ）２０２、パワー段の電力増幅器（ＰＡ）２０３は、平均電力トラッキング（ＡＰＴ）方式の電力増幅を行う。
このとき、図３に示すように、第１エンベロープ信号ＥＴ１がＯＦＦとなり、第１電源回路３１から供給される第１電源電圧Ｖｖｅｒ１が前段増幅部２１の平均出力電力に応じたレベルとなるように制御される。
また、図３に示すように、第２エンベロープ信号ＥＴ２がＯＦＦとなり、第２電源回路３２から供給される第２電源電圧Ｖｖｅｒ２が後段増幅部２２の平均出力電力に応じたレベルとなるように制御される。
このように、本実施形態に係る電力増幅回路１は、ハイパワーモードでは前段増幅部２１及び後段増幅部２２の双方でエンベロープトラッキング（ＥＴ）方式の電力増幅を行い、ミドルパワーモードでは比較的出力電力が小さい前段増幅部２１で平均電力トラッキング（ＡＰＴ）方式の電力増幅を行い、ローパワーモードでは前段増幅部２１及び後段増幅部２２の双方で平均電力トラッキング（ＡＰＴ）方式の電力増幅を行う。これにより、各動作モードでの電力効率を向上することができる。
また、エンベロープトラッキング（ＥＴ）方式では、高周波入力信号ＲＦｉｎに対する後段増幅部２２への入力信号の信号伝搬遅延分だけ遅れた第２電源電圧Ｖｖｅｒ２を生成することで、後段増幅部２２への入力信号の位相と第２電源電圧Ｖｖｅｒ２との位相とのずれによる高周波出力信号ＲＦｏｕｔの歪み特性の劣化を抑制することができる。また、後段増幅部２２への電源電圧供給経路に遅延回路を設ける構成とは異なり、挿入損失を抑制した高効率な電力増幅が可能である。
図４は、実施形態１の変形例に係る電力増幅回路の構成を示す図である。各電力増幅器（ＰＡ）２０１，２０２，２０３の利得配分によって、図１に示す構成としても良いし、図４に示す構成としても良い。なお、図１と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図４に示す実施形態１の変形例に係る電力増幅回路１ａにおいて、増幅部（第１増幅部）２ａは、前段増幅部２１ａが電力増幅器（ＰＡ）２０１を含み、後段増幅部２２ａが電力増幅器（ＰＡ）２０２，２０３を含む構成としている。
増幅部（第１増幅部）２ａは、前段増幅部２１ａと後段増幅部２２ａとが整合回路２３を介して直列接続されている。後段増幅部２２ａは、電力増幅器（ＰＡ）２０２，２０３を含む。
電力増幅器（ＰＡ）２０２と電力増幅器（ＰＡ）２０３とは、直列接続されている。電力増幅器（ＰＡ）２０１，２０２，２０３及び整合回路２３は、パワーアンプモジュール（ＰＡＭ）２００ａに含まれる。なお、図示はしないが、増幅部（第１増幅部）２ａの入出力、及び、各電力増幅器（ＰＡ）２０２，２０３の間にも、それぞれ整合回路が設けられている。
実施形態１の変形例では、増幅部（第１増幅部）２ａの前段増幅部２１ａ、すなわち、初段の電力増幅器（ＰＡ）２０１に第１電源電圧Ｖｖｅｒ１が供給され、後段増幅部２２ａ、すなわちドライブ段の電力増幅器（ＰＡ）２０２及びパワー段の電力増幅器（ＰＡ）２０３に第２電源電圧Ｖｖｅｒ２が供給される。
増幅部（第１増幅部）２ａの出力電力Ｐｏｕｔが第１出力電力Ｐｏｕｔ１以上（Ｐｏｕｔ１≦Ｐｏｕｔ）であるとき、電力増幅回路１ａは、ハイパワーモードで動作する。ハイパワーモードでは、増幅部（第１増幅部）２ａの前段増幅部２１ａ及び後段増幅部２２ａ、すなわち、初段の電力増幅器（ＰＡ）２０１、ドライブ段の電力増幅器（ＰＡ）２０２、パワー段の電力増幅器（ＰＡ）２０３は、エンベロープトラッキング（ＥＴ）方式の電力増幅を行う。
増幅部（第１増幅部）２ａの出力電力Ｐｏｕｔが第２出力電力Ｐｏｕｔ２以上、かつ、第１出力電力Ｐｏｕｔ１未満（Ｐｏｕｔ２≦Ｐｏｕｔ＜Ｐｏｕｔ１）であるとき、電力増幅回路１ａは、ミドルパワーモードで動作する。ミドルパワーモードでは、増幅部（第１増幅部）２ａの前段増幅部２１ａ、すなわち、初段の電力増幅器（ＰＡ）２０１は、平均電力トラッキング（ＡＰＴ）方式の電力増幅を行う。また、増幅部（第１増幅部）２ａの後段増幅部２２ａ、すなわち、ドライブ段の電力増幅器（ＰＡ）２０２及びパワー段の電力増幅器（ＰＡ）２０３は、エンベロープトラッキング（ＥＴ）方式の電力増幅を行う。
増幅部（第１増幅部）２ａの出力電力Ｐｏｕｔが第２出力電力Ｐｏｕｔ２未満（Ｐｏｕｔ＜Ｐｏｕｔ２）であるとき、電力増幅回路１ａは、ローパワーモードで動作する。ローパワーモードでは、増幅部（第１増幅部）２ａの前段増幅部２１ａ及び後段増幅部２２ａ、すなわち、初段の電力増幅器（ＰＡ）２０１、ドライブ段の電力増幅器（ＰＡ）２０２、パワー段の電力増幅器（ＰＡ）２０３は、平均電力トラッキング（ＡＰＴ）方式の電力増幅を行う。
なお、上述した実施形態１では、平均電力トラッキング（ＡＰＴ）方式の電力増幅を行う場合にエンベロープ信号をＯＦＦにする構成を例示したが、本開示はこれに限らない。例えば、電源回路３にリニアアンプ（ＬＡ）をＯＦＦにするバイアス回路を設け、制御部１００のベースバンドＩＣ（ＢＢＩＣ）１０１からエンベロープトラッキング（ＥＴ）方式の電力増幅を行うか平均電力トラッキング（ＡＰＴ）方式の電力増幅を行うかを示す制御信号を電源回路３に出力し、平均電力トラッキング（ＡＰＴ）方式の電力増幅を行う場合には、リニアアンプ（ＬＡ）をＯＦＦにする構成としても良い。
また、上述した実施形態１では、増幅部（第１増幅部）２，２ａが電力増幅器（ＰＡ）２０１，２０２，２０３を直列接続した３段構成のＲＦパワーアンプである例について説明したが、２つ又は４つ以上の電力増幅器を直列接続した構成であっても良い。増幅部（第１増幅部）２，２ａが４つ以上の電力増幅器を直列接続した構成である場合、前段増幅部２１，２１ａ、後段増幅部２２，２２ａに含まれる各電力増幅器の数は、３つ以上であっても良い。
（実施形態２）
図５は、実施形態２に係る電力増幅回路の構成を示す図である。図６は、実施形態２の変形例に係る電力増幅回路の構成を示す図である。各電力増幅器（ＰＡ）２０１，２０２，２０３の利得配分によって、図５に示す構成としても良いし、図６に示す構成としても良い。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。
実施形態２の電力増幅回路１ｂ、実施形態２の変形例の電力増幅回路１ｃでは、増幅部（第１増幅部）２ｂ，２ｃの前段増幅部２１，２１ａと後段増幅部２２，２２ａとの間に設けた整合回路２４がバンドパスフィルタ（ＢＰＦ）を含む構成としている。整合回路２４は、パワーアンプモジュール（ＰＡＭ）２００ｂ，２００ｃに含まれる。
本開示において、整合回路２４に含まれるバンドバスフィルタ（ＢＰＦ）は、電力増幅回路１ｂ，１ｃが扱う周波数帯域（バンド）を通過域とする。これにより、増幅部（第１増幅部）２ｂ，２ｃの後段増幅部２２，２２ａに入力されるノイズを低減することができる。
増幅部（第１増幅部）２ｂ，２ｃの後段増幅部２２，２２ａがエンベロープトラッキング（ＥＴ）方式の電力増幅を行う際、電源回路３の第２電源回路３２は、第２エンベロープ信号ＥＴ２に基づき、第２電源電圧Ｖｖｅｒ２を生成する。上述したように、第２エンベロープ信号ＥＴ２は、後段増幅部２２に供給される第２電源電圧Ｖｖｅｒ２が後段増幅部２２の出力信号のエンベロープ（振幅レベル）に応じたレベルとなるように制御された信号である。このため、整合回路２４がバンドバスフィルタ（ＢＰＦ）を含む実施形態２の構成においても、後段増幅部２２，２２ａへの入力信号の位相と第２電源電圧Ｖｖｅｒ２との位相とのずれによる高周波出力信号ＲＦｏｕｔの歪み特性の劣化を抑制することができる。
（実施形態３）
実施形態３では、複数の増幅部を備え、マルチバンド化や広帯域化を実現する構成について説明する。図７は、実施形態３に係る電力増幅回路の概略構成の第１例を示す図である。図８は、実施形態３に係る電力増幅回路の概略構成の第２例を示す図である。図９は、実施形態３に係る電力増幅回路の概略構成の第３例を示す図である。図１０は、実施形態３に係る電力増幅回路の概略構成の第４例を示す図である。図１１は、実施形態３に係る電力増幅回路の概略構成の第５例を示す図である。図１２は、実施形態３に係る電力増幅回路の概略構成の第６例を示す図である。図７から図１２では、整合回路等の記載を省略している。
図７に示す実施形態３の第１例の電力増幅回路１ｄは、２つの増幅部（第１増幅部）２−１，２−２を備えた構成である。
本開示において、増幅部（第１増幅部）２−１と増幅部（第１増幅部）２−２とは、扱う周波数帯域（バンド）が異なっている。
また、本開示において、増幅部（第１増幅部）２−１と増幅部（第１増幅部）２−２とは、排他的に動作する。すなわち、増幅部（第１増幅部）２−１が動作しているときには、増幅部（第１増幅部）２−２は動作しない。また、増幅部（第１増幅部）２−２が動作しているときには、増幅部（第１増幅部）２−１は動作しない。
図８に示す実施形態３の第２例の電力増幅回路１ｅは、増幅部（第１増幅部）２に加えて、増幅部（第２増幅部）４を備えた構成である。
増幅部（第２増幅部）４は、２つの電力増幅器（ＰＡ）が直列接続されて構成される２段構成のＲＦパワーアンプである。増幅部（第２増幅部）４の２つの電力増幅器（ＰＡ）には、第１電源回路３１から第１電源電圧Ｖｖｅｒ１が供給される。なお、これに限らず、増幅部（第２増幅部）４の２つの電力増幅器（ＰＡ）に第２電源回路３２から第２電源電圧Ｖｖｅｒ２が供給される構成であっても良い。
本開示において、増幅部（第１増幅部）２と増幅部（第２増幅部）４とは、扱う周波数帯域（バンド）が異なっている。
また、本開示において、増幅部（第１増幅部）２と増幅部（第２増幅部）４とは、排他的に動作する。すなわち、増幅部（第１増幅部）２が動作しているときには、増幅部（第２増幅部）４は動作しない。また、増幅部（第２増幅部）４が動作しているときには、増幅部（第１増幅部）２は動作しない。
図９に示す実施形態３の第３例の電力増幅回路１ｆは、増幅部（第１増幅部）２に加えて、２つの増幅部（第２増幅部）４，５を備えた構成である。
増幅部（第２増幅部）５は、増幅部（第２増幅部）４と同様に、２つの電力増幅器（ＰＡ）が直列接続されて構成される２段構成のＲＦパワーアンプである。増幅部（第２増幅部）４の２つの電力増幅器（ＰＡ）には、第１電源回路３１から第１電源電圧Ｖｖｅｒ１が供給される。増幅部（第２増幅部）５の２つの電力増幅器（ＰＡ）には、第２電源回路３２から第２電源電圧Ｖｖｅｒ２が供給される。なお、これに限らず、増幅部（第２増幅部）４の２つの電力増幅器（ＰＡ）に第２電源回路３２から第２電源電圧Ｖｖｅｒ２が供給され、増幅部（第２増幅部）５の２つの電力増幅器（ＰＡ）に第１電源回路３１から第１電源電圧Ｖｖｅｒ１が供給される構成であっても良い。
本開示において、増幅部（第１増幅部）２、増幅部（第２増幅部）４，５は、それぞれ扱う周波数帯域（バンド）が異なっている。
本開示では、増幅部（第１増幅部）２と、増幅部（第２増幅部）４，５とは、排他的に動作する。すなわち、増幅部（第１増幅部）２が動作しているときには、増幅部（第２増幅部）４，５は動作しない。また、増幅部（第２増幅部）４，５が動作しているときには、増幅部（第１増幅部）２は動作しない。
図９に示す実施形態３の第３例の構成では、増幅部（第２増幅部）４と増幅部（第２増幅部）５とによるアップリンクＣＡ（Carrier Aggregation）を実現することができる。
図１０に示す実施形態３の第４例の電力増幅回路１ｇは、２つの増幅部（第１増幅部）２−１，２−２、及び、２つの増幅部（第２増幅部）４，５を備えた構成である。
本開示において、増幅部（第１増幅部）２−１，２−２、増幅部（第２増幅部）４，５は、それぞれ扱う周波数帯域（バンド）が異なっている。
本開示では、増幅部（第１増幅部）２−１と、増幅部（第１増幅部）２−２と、増幅部（第２増幅部）４，５とは、排他的に動作する。すなわち、増幅部（第１増幅部）２−１が動作しているときには、増幅部（第１増幅部）２−２、増幅部（第２増幅部）４，５は動作しない。また、増幅部（第１増幅部）２−２が動作しているときには、増幅部（第１増幅部）２−１、増幅部（第２増幅部）４，５は動作しない。また、増幅部（第２増幅部）４，５が動作しているときには、増幅部（第１増幅部）２−１，２−２は動作しない。
図１０に示す実施形態３の第４例の構成では、図９に示す実施形態３の第３例の構成と同様に、増幅部（第２増幅部）４と増幅部（第２増幅部）５とによるアップリンクＣＡを実現することができる。
図１１に示す実施形態３の第５例の電力増幅回路１ｈは、２つの増幅部（第１増幅部）２−１，２−２、及び、４つの増幅部（第２増幅部）４−１，４−２，５−１，５−２を備えた構成である。
本開示において、増幅部（第１増幅部）２−１，２−２、増幅部（第２増幅部）４−１，４−２，５−１，５−２は、それぞれ扱う周波数帯域（バンド）が異なっている。
本開示では、増幅部（第１増幅部）２−１と、増幅部（第１増幅部）２−２と、増幅部（第２増幅部）４−１，５−１、増幅部（第２増幅部）４−２，５−２とは、排他的に動作する。すなわち、増幅部（第１増幅部）２−１が動作しているときには、増幅部（第１増幅部）２−２、増幅部（第２増幅部）４−１，４−２，５−１，５−２は動作しない。また、増幅部（第１増幅部）２−２が動作しているときには、増幅部（第１増幅部）２−１、増幅部（第２増幅部）４−１，４−２，５−１，５−２は動作しない。また、増幅部（第２増幅部）４−１，５−１が動作しているときには、増幅部（第１増幅部）２−１，２−２、増幅部（第２増幅部）４−２，５−２は動作しない。また、増幅部（第２増幅部）４−２，５−２が動作しているときには、増幅部（第１増幅部）２−１，２−２、増幅部（第２増幅部）４−１，５−１は動作しない。
図１１に示す実施形態３の第５例の構成では、増幅部（第２増幅部）による複数の組み合わせのアップリンクＣＡを実現することができる。具体的に、増幅部（第２増幅部）４−１と増幅部（第２増幅部）５−１とによるアップリンクＣＡを実現することができる。また、増幅部（第２増幅部）４−２と増幅部（第２増幅部）５−２とによるアップリンクＣＡを実現することができる。
図１２に示す実施形態３の第６例の電力増幅回路１ｉは、図１１に示す構成を２つ備えた構成である。第１電源回路３１−１，３１−２は、図１１に示す第１電源回路３１に対応する。第２電源回路３２−１，３２−２は、図１１に示す第２電源回路３２に対応する。
本開示において、増幅部（第１増幅部）２−１ａ，２−２ａ，２−１ｂ，２−２ｂ、増幅部（第２増幅部）４−１ａ，４−２ａ，５−１ａ，５−２ａ，４−１ｂ，４−２ｂ，５−１ｂ，５−２ｂは、それぞれ扱う周波数帯域（バンド）が異なっている。
本開示では、増幅部（第１増幅部）２−１ａと、増幅部（第１増幅部）２−２ａと、増幅部（第２増幅部）４−１ａ，５−１ａ、増幅部（第２増幅部）４−２ａ，５−２ａとは、排他的に動作する。すなわち、増幅部（第１増幅部）２−１ａが動作しているときには、増幅部（第１増幅部）２−２ａ、増幅部（第２増幅部）４−１ａ，４−２ａ，５−１ａ，５−２ａは動作しない。また、増幅部（第１増幅部）２−２ａが動作しているときには、増幅部（第１増幅部）２−１ａ、増幅部（第２増幅部）４−１ａ，４−２ａ，５−１ａ，５−２ａは動作しない。また、増幅部（第２増幅部）４−１ａ，５−１ａが動作しているときには、増幅部（第１増幅部）２−１ａ，２−２ａ、増幅部（第２増幅部）４−２ａ，５−２ａは動作しない。また、増幅部（第２増幅部）４−２ａ，５−２ａが動作しているときには、増幅部（第１増幅部）２−１ａ，２−２ａ、増幅部（第２増幅部）４−１ａ，５−１ａは動作しない。
また、本開示では、増幅部（第１増幅部）２−１ｂと、増幅部（第１増幅部）２−２ｂと、増幅部（第２増幅部）４−１ｂ，５−１ｂ、増幅部（第２増幅部）４−２ｂ，５−２ｂとは、排他的に動作する。すなわち、増幅部（第１増幅部）２−１ｂが動作しているときには、増幅部（第１増幅部）２−２ｂ、増幅部（第２増幅部）４−１ｂ，４−２ｂ，５−１ｂ，５−２ｂは動作しない。また、増幅部（第１増幅部）２−２ｂが動作しているときには、増幅部（第１増幅部）２−１ｂ、増幅部（第２増幅部）４−１ｂ，４−２ｂ，５−１ｂ，５−２ｂは動作しない。また、増幅部（第２増幅部）４−１ｂ，５−１ｂが動作しているときには、増幅部（第１増幅部）２−１ｂ，２−２ｂ、増幅部（第２増幅部）４−２ｂ，５−２ｂは動作しない。また、増幅部（第２増幅部）４−２ｂ，５−２ｂが動作しているときには、増幅部（第１増幅部）２−１ｂ，２−２ｂ、増幅部（第２増幅部）４−１ｂ，５−１ｂは動作しない。
図１２に示す実施形態３の第６例の構成では、増幅部（第２増幅部）による複数の組み合わせのアップリンクＣＡに加えて、増幅部（第１増幅部）によるアップリンクＣＡを実現することができる。具体的に、増幅部（第２増幅部）４−１ａと増幅部（第２増幅部）５−１ａとによるアップリンクＣＡを実現することができる。また、増幅部（第２増幅部）４−２ａと増幅部（第２増幅部）５−２ａとによるアップリンクＣＡを実現することができる。また、増幅部（第２増幅部）４−１ｂと増幅部（第２増幅部）５−１ｂとによるアップリンクＣＡを実現することができる。また、増幅部（第２増幅部）４−２ｂと増幅部（第２増幅部）５−２ｂとによるアップリンクＣＡを実現することができる。加えて、増幅部（第１増幅部）２−１ａと増幅部（第１増幅部）２−１ｂとによるアップリンクＣＡを実現することができる。また、増幅部（第１増幅部）２−２ａと増幅部（第１増幅部）２−２ｂとによるアップリンクＣＡを実現することができる。また、最大４つの増幅部（第２増幅部）を組み合わせたアップリンクＣＡを実現することができ、更なる広帯域化を実現できる。
なお、上述した実施形態３では、増幅部（第２増幅部）４，４−１，４−２，４−１ａ，４−２ａ，４−１ｂ，４−２ｂ，５，５−１，５−２，５−１ａ，５−２ａ，５−１ｂ，５−２ｂを、２つの電力増幅器（ＰＡ）が直列接続されて構成される２段構成のＲＦパワーアンプとした例について説明したが、本開示はこれに限らず、１つの電力増幅器（ＰＡ）で構成されていても良い。
また、図７から図１０に示す構成を２つ以上備えた構成や、図１１に示す構成を３つ以上備えた構成とすることも可能である。
上記した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
また、本開示は、上述したように、あるいは、上述に代えて、以下の構成をとることができる。
（１）本発明の一側面の電力増幅回路は、整合回路を介して直列接続される２つの増幅部を含む第１増幅部と、前記第１増幅部の前段の増幅部に第１電源電圧を供給する第１電源回路と、前記第１増幅部の後段の増幅部に第２電源電圧を供給する第２電源回路と、を備える。
この構成では、前段の増幅部と後段の増幅部とでそれぞれ異なる電源回路から電源電圧が供給される。これにより、第１増幅部の出力電力に応じて、前段の増幅部と後段の増幅部とで適切に電源電圧を制御することができる。また、後段の増幅部への電源電圧供給経路に遅延回路を設ける構成とは異なり、挿入損失を抑制することができる。従って、低歪みかつ高効率な電力増幅を実現することができる。
（２）上記（１）の電力増幅回路において、前記第１増幅部が少なくとも第１出力電力以上で動作する第１モードにおいて、前記第１電源回路は、エンベロープトラッキング方式により制御された前記第１電源電圧を出力し、前記第２電源回路は、エンベロープトラッキング方式により制御された前記第２電源電圧を出力することが好ましい。
（３）上記（２）の電力増幅回路において、前記第１増幅部が前記第１出力電力よりも小さい第２出力電力以上、かつ、前記第１出力電力未満で動作する第２モードにおいて、前記第１電源回路は、平均電力トラッキング方式により制御された前記第１電源電圧を出力し、前記第２電源回路は、エンベロープトラッキング方式により制御された前記第２電源電圧を出力することが好ましい。
（４）上記（３）の電力増幅回路において、前記第１増幅部が前記第２出力電力よりも小さい第３出力電力未満で動作する第３モードにおいて、前記第１電源回路は、平均電力トラッキング方式により制御された前記第１電源電圧を出力し、前記第２電源回路は、平均電力トラッキング方式により制御された前記第２電源電圧を出力することが好ましい。
（５）上記（２）から（４）の何れかの電力増幅回路において、前記第１電源回路は、エンベロープトラッキング方式により制御された前記第１電源電圧を出力する際に、第１エンベロープ信号に基づき、前記第１電源電圧を生成し、前記第２電源回路は、エンベロープトラッキング方式により制御された前記第２電源電圧を出力する際に、前記第１増幅部への入力信号に対する第１増幅部の後段の増幅部への信号伝搬遅延分だけ遅れた第２エンベロープ信号に基づき、前記第２電源電圧を生成する。
この構成では、後段の増幅部への入力信号の位相と第２電源電圧との位相とのずれによる出力信号の歪み特性の劣化を抑制することができる。
（６）上記（１）から（５）の何れかの電力増幅回路において、前記整合回路は、前記第１増幅部が扱う周波数帯域を通過域とするバンドパスフィルタを含む。
この構成では、後段の増幅部に入力されるノイズを低減することができる。
（７）上記（１）から（６）の何れかの電力増幅回路において、前記第１増幅部の前段の増幅部は、それぞれ整合回路を介して直列接続された２つの電力増幅器を含み、前記第１増幅部の前段の増幅部は、１つの電力増幅器を含む。
この構成では、各電力増幅器の利得配分に応じた構成とすることができる。
（８）上記（１）から（６）の何れかの電力増幅回路において、前記第１増幅部の前段の増幅部は、１つの電力増幅器を含み、前記第１増幅部の前段の増幅部は、それぞれ整合回路を介して直列接続された２つの電力増幅器を含む。
この構成では、各電力増幅器の利得配分に応じた構成とすることができる。
（９）上記（１）から（８）の何れかの電力増幅回路において、２つの前記第１増幅部を備え、２つの前記第１増幅部のうち、何れか一方の第１増幅部が動作するとき、他方の第１増幅部が停止している。
この構成では、２つの第１増幅部で扱う周波数帯域を異ならせてマルチバンド化することができる。
（１０）上記（１）から（９）の何れかの電力増幅回路において、少なくとも１つの電力増幅器を含む第２増幅部をさらに備える。
この構成では、第１増幅部で扱う周波数帯域と第２増幅部で扱う周波数帯域とを異ならせてマルチバンド化することができる。
（１１）上記（１０）の電力増幅回路において、２つの前記第２増幅部を備え、２つの前記第２増幅部のうち、何れか一方の第２増幅部に前記第１電源電圧が供給され、他方の第２増幅部に前記第２電源電圧が供給されている。
この構成では、２つの第２増幅部で扱う周波数帯域を異ならせてマルチバンド化することができる。
（１２）上記（１１）の電力増幅回路において、前記第１増幅部が停止しているとき、２つの前記第２増幅部が同時に動作する。
この構成では、２つの第２増幅部によるアップリンクＣＡを実現することができる。
（１３）上記（１０）の電力増幅回路において、前記第１電源電圧が供給される第２増幅部、及び、前記第２電源電圧が供給される第２増幅部をそれぞれ複数備える。
この構成では、より多くの周波数帯域に対応できる。
（１４）上記（１１）の電力増幅回路において、前記第１増幅部が停止しているとき、前記第１電源電圧が供給される第２増幅部のうちの１つ、及び、前記第２電源電圧が供給される第２増幅部のうちの１つが同時に動作し、当該動作中の第２増幅部以外の第２増幅部が停止している。
この構成では、複数の組み合わせのアップリンクＣＡを実現することができる。
本開示により、低歪みかつ高効率な電力増幅を実現することができる。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ 電力増幅回路
２，２ａ，２ｂ，２−１，２−２，２−１ａ，２−２ａ，２−１ｂ，２−２ｂ 増幅部（第１増幅部）
３ 電源回路
４，４−１，４−２，４−１ａ，４−２ａ，４−１ｂ，４−２ｂ 増幅部（第２増幅部）
５，５−１，５−２，５−１ａ，５−２ａ，５−１ｂ，５−２ｂ 増幅部（第２増幅部）
２１，２１ａ 前段増幅部
２２，２２ａ 後段増幅部
２３ 整合回路
２４ 整合回路（バンドパスフィルタ）
３１，３１ａ，３１−１，３１−２ 第１電源回路
３２，３２ａ，３２−１，３２−２ 第２電源回路
１００ 制御部
１０１ ベースバンドＩＣ（ＢＢＩＣ）
１０２ ＲＦＩＣ
２００，２００ａ，２００ｂ，２００ｃ パワーアンプモジュール（ＰＡＭ）
２０１，２０２，２０３ 電力増幅器（ＰＡ）
３００ ＥＴモジュレータＩＣ ３１１，３２１ 降圧回路
３１２，３２２ 昇圧回路
３１３，３２３ リニアアンプ（ＬＡ）
Ｌ１，Ｌ２ インダクタ
ＲＦｉｎ 高周波入力信号（入力信号）
ＲＦｏｕｔ 高周波出力信号（出力信号）

Claims (14)

  1. 整合回路を介して直列接続される２つの増幅部を含む第１増幅部と、
    前記第１増幅部の前段の増幅部に第１電源電圧を供給する第１電源回路と、
    前記第１増幅部の後段の増幅部に第２電源電圧を供給する第２電源回路と、
    を備える
    電力増幅回路。
  2. 請求項１に記載の電力増幅回路であって、
    前記第１増幅部が少なくとも第１出力電力以上で動作する第１モードにおいて、
    前記第１電源回路は、
    エンベロープトラッキング方式により制御された前記第１電源電圧を出力し、
    前記第２電源回路は、
    エンベロープトラッキング方式により制御された前記第２電源電圧を出力する
    電力増幅回路。
  3. 請求項２に記載の電力増幅回路であって、
    前記第１増幅部が前記第１出力電力よりも小さい第２出力電力以上、かつ、前記第１出力電力未満で動作する第２モードにおいて、
    前記第１電源回路は、
    平均電力トラッキング方式により制御された前記第１電源電圧を出力し、
    前記第２電源回路は、
    エンベロープトラッキング方式により制御された前記第２電源電圧を出力する
    電力増幅回路。
  4. 請求項３に記載の電力増幅回路であって、
    前記第１増幅部が前記第２出力電力よりも小さい第３出力電力未満で動作する第３モードにおいて、
    前記第１電源回路は、
    平均電力トラッキング方式により制御された前記第１電源電圧を出力し、
    前記第２電源回路は、
    平均電力トラッキング方式により制御された前記第２電源電圧を出力する
    電力増幅回路。
  5. 請求項２から４の何れか一項に記載の電力増幅回路であって、
    前記第１電源回路は、
    エンベロープトラッキング方式により制御された前記第１電源電圧を出力する際に、第１エンベロープ信号に基づき、前記第１電源電圧を生成し、
    前記第２電源回路は、
    エンベロープトラッキング方式により制御された前記第２電源電圧を出力する際に、前記第１増幅部への入力信号に対する第１増幅部の後段の増幅部への信号伝搬遅延分だけ遅れた第２エンベロープ信号に基づき、前記第２電源電圧を生成する
    電力増幅回路。
  6. 請求項１から５の何れか一項に記載の電力増幅回路であって、
    前記整合回路は、前記第１増幅部が扱う周波数帯域を通過域とするバンドパスフィルタを含む
    電力増幅回路。
  7. 請求項１から６の何れか一項に記載の電力増幅回路であって、
    前記第１増幅部の前段の増幅部は、それぞれ整合回路を介して直列接続された２つの電力増幅器を含み、
    前記第１増幅部の前段の増幅部は、１つの電力増幅器を含む
    電力増幅回路。
  8. 請求項１から６の何れか一項に記載の電力増幅回路であって、
    前記第１増幅部の前段の増幅部は、１つの電力増幅器を含み、
    前記第１増幅部の前段の増幅部は、それぞれ整合回路を介して直列接続された２つの電力増幅器を含む
    電力増幅回路。
  9. 請求項１から８の何れか一項に記載の電力増幅回路であって、
    ２つの前記第１増幅部を備え、
    ２つの前記第１増幅部のうち、何れか一方の第１増幅部が動作するとき、他方の第１増幅部が停止している
    電力増幅回路。
  10. 請求項１から９の何れか一項に記載の電力増幅回路であって、
    少なくとも１つの電力増幅器を含む第２増幅部をさらに備える
    電力増幅回路。
  11. 請求項１０に記載の電力増幅回路であって、
    ２つの前記第２増幅部を備え、
    ２つの前記第２増幅部のうち、何れか一方の第２増幅部に前記第１電源電圧が供給され、他方の第２増幅部に前記第２電源電圧が供給されている
    電力増幅回路。
  12. 請求項１１に記載の電力増幅回路であって、
    前記第１増幅部が停止しているとき、２つの前記第２増幅部が同時に動作する
    電力増幅回路。
  13. 請求項１０に記載の電力増幅回路であって、
    前記第１電源電圧が供給される第２増幅部、及び、前記第２電源電圧が供給される第２増幅部をそれぞれ複数備える
    電力増幅回路。
  14. 請求項１１に記載の電力増幅回路であって、
    前記第１増幅部が停止しているとき、前記第１電源電圧が供給される第２増幅部のうちの１つ、及び、前記第２電源電圧が供給される第２増幅部のうちの１つが同時に動作し、当該動作中の第２増幅部以外の第２増幅部が停止している
    電力増幅回路。
JP2019083359A 2019-04-24 2019-04-24 電力増幅回路 Pending JP2020182090A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019083359A JP2020182090A (ja) 2019-04-24 2019-04-24 電力増幅回路
CN202010276873.0A CN111865229B (zh) 2019-04-24 2020-04-09 功率放大电路
US16/854,424 US11394348B2 (en) 2019-04-24 2020-04-21 Power amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019083359A JP2020182090A (ja) 2019-04-24 2019-04-24 電力増幅回路

Publications (1)

Publication Number Publication Date
JP2020182090A true JP2020182090A (ja) 2020-11-05

Family

ID=72922116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019083359A Pending JP2020182090A (ja) 2019-04-24 2019-04-24 電力増幅回路

Country Status (3)

Country Link
US (1) US11394348B2 (ja)
JP (1) JP2020182090A (ja)
CN (1) CN111865229B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022091936A1 (ja) 2020-10-30 2022-05-05 昭和電工株式会社 摺動部品用アルミニウム合金及び摺動部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114650069A (zh) * 2020-12-18 2022-06-21 Oppo广东移动通信有限公司 射频模组及其控制方法、电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011120142A (ja) 2009-12-07 2011-06-16 Mitsubishi Electric Corp 高周波電力増幅装置
US8942652B2 (en) * 2011-09-02 2015-01-27 Rf Micro Devices, Inc. Split VCC and common VCC power management architecture for envelope tracking
US9853603B2 (en) 2014-11-14 2017-12-26 Microsoft Technology Licensing, Llc Power amplifier for amplifying radio frequency signal
US9461590B2 (en) * 2014-12-12 2016-10-04 Intel Corporation Envelope tracking in connection with simultaneous transmission in one or more frequency bands
US9817416B2 (en) * 2015-08-17 2017-11-14 Skyworks Solutions, Inc. Apparatus and methods for programmable low dropout regulators for radio frequency electronics
JP2017195536A (ja) * 2016-04-21 2017-10-26 株式会社村田製作所 電力増幅モジュール
JP2018037839A (ja) 2016-08-31 2018-03-08 株式会社村田製作所 電力増幅回路
JP6680235B2 (ja) * 2017-02-09 2020-04-15 株式会社村田製作所 電力増幅回路および高周波モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022091936A1 (ja) 2020-10-30 2022-05-05 昭和電工株式会社 摺動部品用アルミニウム合金及び摺動部品

Also Published As

Publication number Publication date
US11394348B2 (en) 2022-07-19
CN111865229A (zh) 2020-10-30
CN111865229B (zh) 2024-04-16
US20200343861A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
US10812023B2 (en) Using multiple envelope tracking signals in a power amplifier
CN107112953B (zh) 用于放大射频信号的功率放大器
EP3054589B1 (en) Doherty amplifier
US8466746B2 (en) Three-stage GaN HEMT doherty power amplifier for high frequency applications
CN107408924B (zh) 通过共射共基电流导引的增强的放大器效率
EP2963810B1 (en) Doherty power amplification circuit and power amplifier
US20160373144A1 (en) Power amplification module
WO2012146001A1 (zh) 一种doherty功放装置
JP2016063543A (ja) ベース電流を再使用する増幅器
CN111865229B (zh) 功率放大电路
JP2004222151A (ja) ドハーティ増幅器
KR20130123289A (ko) 초소형 ｒｆ 전력증폭기
US10063190B2 (en) Broadband Doherty power amplifier
US11368176B2 (en) Transmission unit
US6794933B2 (en) Fast forward RF power amplifier with high efficiency main amplifier and highly linear error amplifier
US10439560B2 (en) Power amplification module
JP2001308650A (ja) 送信電力増幅装置
JP2016201787A (ja) 電力増幅モジュール
Zhang et al. 32.1 A 47GHz 4-way Doherty PA with 23.7 dBm P 1dB and 21.7%/13.1% PAE at 6/12dB Back-off Supporting 2000MHz 5G NR 64-QAM OFDM
CN110011626B (zh) 功率放大电路
JP2012065117A (ja) 高周波増幅器
US9479119B2 (en) Amplifier circuit and operation method thereof
US11018632B2 (en) Envelope tracking power amplifier module and envelope tracking method for the same
WO2023002778A1 (ja) 電力増幅回路及び電力増幅方法
US20240162865A1 (en) Parallel cascode amplifier for enhanced low-power mode efficiency