JP2020182039A

JP2020182039A - Control circuit and controller

Info

Publication number: JP2020182039A
Application number: JP2019082319A
Authority: JP
Inventors: 林　正明; Masaaki Hayashi; 正明林; 和彦齊藤; Kazuhiko Saito; 裕樹原; Hiroki Hara
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2019-04-23
Filing date: 2019-04-23
Publication date: 2020-11-05
Anticipated expiration: 2039-04-23
Also published as: JP7332327B2

Abstract

To protect an electrostatic type transducer from a surge voltage.SOLUTION: A control circuit, protecting an electrostatic type transducer capable of generating vibration, sound or pressure and detecting vibration, sound or pressure from an overvoltage, includes a comparator for comparing an output control signal to a predetermined threshold value and outputting an output signal, and a voltage control circuit for controlling a voltage applied to the electrostatic type transducer on the basis of the output signal and a stopping signal for controlling on and off operations of a voltage applied to the electrostatic type transducer.SELECTED DRAWING: Figure 2

Description

本発明は、制御回路および制御装置に関する。 The present invention relates to a control circuit and a control device.

特許文献１には、振動又は音を発生することができ、振動又は音を検出することができる、静電型トランスデューサが記載されている。 Patent Document 1 describes an electrostatic transducer capable of generating vibration or sound and detecting vibration or sound.

特開２０１７−１８３８１４号公報JP-A-2017-183814

静電型トランスデューサには、等価直列抵抗が無視できない抵抗値を持つものがある。静電型トランスデューサを駆動するには、等価直列抵抗を介して等価容量の充放電を行う必要がある。この場合、充放電電流が等価直列抵抗を流れる際の電圧降下によりサージ電圧が発生し、設定電圧以上の電圧が静電型トランスデューサに印加されてしまう可能性がある。特に、起動時や、保護機能により一旦停止してから復帰した際に、出力電圧の最大値に対して大きなサージ電圧が印加されてしまう可能性がある。設定以上の電圧が静電型トランスデューサ印加されると、破損したり、寿命が低下したりするおそれがある。そのため、静電型トランスデューサをサージ電圧から保護する技術が望まれている。 Some electrostatic transducers have a resistance value whose equivalent series resistance cannot be ignored. In order to drive the electrostatic transducer, it is necessary to charge and discharge the equivalent capacitance through the equivalent series resistance. In this case, a surge voltage may be generated due to a voltage drop when the charge / discharge current flows through the equivalent series resistance, and a voltage higher than the set voltage may be applied to the electrostatic transducer. In particular, there is a possibility that a large surge voltage will be applied to the maximum value of the output voltage at the time of starting up or when the device is temporarily stopped by the protection function and then restored. If a voltage higher than the set value is applied to the electrostatic transducer, it may be damaged or its life may be shortened. Therefore, a technique for protecting an electrostatic transducer from a surge voltage is desired.

本発明は、静電型トランスデューサをサージ電圧から保護することのできる制御回路および制御装置を提供することを目的とする。 An object of the present invention is to provide a control circuit and a control device capable of protecting an electrostatic transducer from a surge voltage.

本発明の一態様の制御回路は、振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサを過電圧から保護する制御回路であって、出力制御信号と、予め定められた閾値を比較し、出力信号を出力するコンパレータと、前記出力信号と、前記静電型トランスデューサに印加する電圧のオンとオフとを制御する停止信号に基づいて、前記静電型トランスデューサに印加する電圧を制御する電圧制御回路と、を備える。 The control circuit of one aspect of the present invention is a control circuit that protects an electrostatic transducer capable of generating vibration, sound or pressure from overvoltage and detecting vibration, sound or pressure, and is an output control signal and The electrostatic transducer is based on a comparator that compares predetermined thresholds and outputs an output signal, and a stop signal that controls the output signal and the on / off of the voltage applied to the electrostatic transducer. A voltage control circuit for controlling the voltage applied to the device is provided.

また、制御回路において、前記電圧制御回路は、前記停止信号が解除された後、前記出力制御信号の位相がゼロ位相近傍になった時点で前記静電型トランスデューサに印加する電圧をオンとする。 Further, in the control circuit, the voltage control circuit turns on the voltage applied to the electrostatic transducer when the phase of the output control signal becomes close to zero phase after the stop signal is released.

また、制御回路において、前記電圧制御回路は、第１端子に前記停止信号が入力され、第２端子に前記出力信号が入力されるフリップフロップを備える。 Further, in the control circuit, the voltage control circuit includes a flip-flop in which the stop signal is input to the first terminal and the output signal is input to the second terminal.

また、制御回路において、前記フリップフロップは、前記出力制御信号が、予め定められた前記閾値未満の場合に、前記静電型トランスデューサに印加する電圧をオンとする信号を出力する。 Further, in the control circuit, the flip-flop outputs a signal for turning on the voltage applied to the electrostatic transducer when the output control signal is less than the predetermined threshold value.

また、制御回路において、前記出力制御信号は、コンピュータから出力される。 Further, in the control circuit, the output control signal is output from the computer.

本発明の一態様の制御装置は、本発明の一態様の制御回路と、前記制御回路に接続され、前記静電型トランスデューサに電圧を印加する電圧出力回路と、を備える。 The control device of one aspect of the present invention includes a control circuit of one aspect of the present invention and a voltage output circuit connected to the control circuit and applying a voltage to the electrostatic transducer.

また、制御装置において、インバータを更に含む。 In addition, the control device further includes an inverter.

本発明によれば、静電型トランスデューサをサージ電圧から保護することができる。 According to the present invention, the electrostatic transducer can be protected from surge voltage.

図１は、本発明の実施形態に係る制御システムの構成の一例を示す図である。FIG. 1 is a diagram showing an example of a configuration of a control system according to an embodiment of the present invention. 図２は、本発明の実施形態に係る制御システムのドライバの詳細構成の一例を示す図である。FIG. 2 is a diagram showing an example of a detailed configuration of a driver for a control system according to an embodiment of the present invention. 図３は、本発明の実施形態に係る制御回路の動作を説明するための図である。FIG. 3 is a diagram for explaining the operation of the control circuit according to the embodiment of the present invention. 図４は、本発明の実施形態に係る制御回路の処理の流れの一例を示すフローチャートである。FIG. 4 is a flowchart showing an example of the processing flow of the control circuit according to the embodiment of the present invention.

以下、添付図面を参照して、本発明に係る実施形態を詳細に説明する。なお、この実施形態により本発明が限定されるものではなく、また、実施形態が複数ある場合には、各実施形態を組み合わせて構成するものも含む。 Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. The present invention is not limited to this embodiment, and when there are a plurality of embodiments, the present invention also includes a combination of the respective embodiments.

（第１実施形態）
図１と、図２とを用いて、本発明の第１実施形態に係る制御システムの構成について説明する。図１は、本発明の第１実施形態の制御システムの構成の一例を示す図である。図２は、本発明の第１実施形態の制御システムのドライバの詳細構成の一例を示す図である。 (First Embodiment)
The configuration of the control system according to the first embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a diagram showing an example of the configuration of the control system according to the first embodiment of the present invention. FIG. 2 is a diagram showing an example of a detailed configuration of a driver for the control system according to the first embodiment of the present invention.

図１に示すように、制御システム１は、ドライバ（制御装置）２と、マイクロコンピュータ３と、直流電源４と、静電型トランスデューサ５とを含む。 As shown in FIG. 1, the control system 1 includes a driver (control device) 2, a microcomputer 3, a DC power supply 4, and an electrostatic transducer 5.

ドライバ２は、マイクロコンピュータ３の出力制御信号出力回路３１からの出力制御信号に従って、静電型トランスデューサ５を駆動する。ドライバ２は、直流電源４から受けた電力を変換して、変換後の電力を静電型トランスデューサ５に印加する。 The driver 2 drives the electrostatic transducer 5 according to the output control signal from the output control signal output circuit 31 of the microcomputer 3. The driver 2 converts the electric power received from the DC power supply 4 and applies the converted electric power to the electrostatic transducer 5.

静電型トランスデューサ５は、特許文献１記載の静電型トランスデューサが例示されるが、本開示はこれに限定されない。静電型トランスデューサ５は、静電型アクチュエータ又は静電型圧力検出素子と称してもよい。静電型トランスデューサ５は、直列接続された抵抗２１及びコンデンサ２２と、コンデンサ２２に並列接続された抵抗２３と、の等価回路で表される。静電型トランスデューサ５は、高電圧（例えば、４１０Ｖ）が印加されると、コンデンサ２２の両電極間の間隔が変化することで、振動、音又は圧力を発生することができる。静電型トランスデューサ５は、振動、音又は圧力が印加されると、コンデンサ２２の両電極間の間隔が変化することで、静電容量が変化し、振動、音又は圧力を検出することができる。 The electrostatic transducer 5 is exemplified by the electrostatic transducer described in Patent Document 1, but the present disclosure is not limited to this. The electrostatic transducer 5 may be referred to as an electrostatic actuator or an electrostatic pressure detecting element. The electrostatic transducer 5 is represented by an equivalent circuit of a resistor 21 and a capacitor 22 connected in series and a resistor 23 connected in parallel to the capacitor 22. When a high voltage (for example, 410 V) is applied, the electrostatic transducer 5 can generate vibration, sound, or pressure by changing the distance between both electrodes of the capacitor 22. When vibration, sound or pressure is applied, the electrostatic transducer 5 can detect vibration, sound or pressure by changing the capacitance by changing the distance between both electrodes of the capacitor 22. ..

図２を参照して、本発明の第１実施形態に係るドライバ２について説明する。ドライバ２は、電圧出力回路６と、制御回路７とを備える。 The driver 2 according to the first embodiment of the present invention will be described with reference to FIG. The driver 2 includes a voltage output circuit 6 and a control circuit 7.

電圧出力回路６は、フライバック型のコンバータとするが、本開示はこれに限定されない。電圧出力回路６は、フォワード型のコンバータであってもよいし、インバータであってもよい。 The voltage output circuit 6 is a flyback type converter, but the present disclosure is not limited thereto. The voltage output circuit 6 may be a forward type converter or an inverter.

制御回路７は、マイクロコンピュータ３の制御下で、電圧出力回路６を制御する。電圧出力回路６は、制御回路７の制御下で、直流電源４の電力を変換して、変換後の電力を静電型トランスデューサ５に印加する。 The control circuit 7 controls the voltage output circuit 6 under the control of the microcomputer 3. Under the control of the control circuit 7, the voltage output circuit 6 converts the electric power of the DC power supply 4 and applies the converted electric power to the electrostatic transducer 5.

直流電源４の電圧は、１２Ｖが例示されるが、本開示はこれに限定されない。電圧出力回路６が静電型トランスデューサ５に印加する電圧は、０Ｖから４１０Ｖの間で正弦波状に変化する電圧とするが、本開示はこれに限定されない。 The voltage of the DC power supply 4 is exemplified by 12V, but the present disclosure is not limited to this. The voltage applied to the electrostatic transducer 5 by the voltage output circuit 6 is a voltage that changes in a sinusoidal manner between 0V and 410V, but the present disclosure is not limited to this.

制御回路７は、静電型トランスデューサ５に振動、音又は圧力を発生させる場合に、電圧出力回路６を動作させる。 The control circuit 7 operates the voltage output circuit 6 when the electrostatic transducer 5 generates vibration, sound, or pressure.

制御回路７は、静電型トランスデューサ５に振動、音又は圧力を検出させる場合に、電圧出力回路６を停止させる。 The control circuit 7 stops the voltage output circuit 6 when the electrostatic transducer 5 detects vibration, sound, or pressure.

制御回路７は、ドライバＩＣ（Integrated Circuit：半導体集積回路）とするが、本開示はこれに限定されない。 The control circuit 7 is a driver IC (Integrated Circuit), but the present disclosure is not limited to this.

（電圧出力回路の構成）
電圧出力回路６は、トランス１１と、ダイオード１２及び１４と、Ｎチャネル型のトランジスタ１３及び１５と、抵抗１６及び１７と、分圧回路１８と、を含む。 (Configuration of voltage output circuit)
The voltage output circuit 6 includes a transformer 11, diodes 12 and 14, N-channel transistors 13 and 15, resistors 16 and 17, and a voltage divider circuit 18.

分圧回路１８は、静電型トランスデューサ５の電圧を分圧した分圧電圧Ｓ４を、制御回路７に出力する。分圧回路１８は、静電型トランスデューサ５の電圧を４１０分の１に分圧することが例示されるが、本開示はこれに限定されない。 The voltage dividing circuit 18 outputs the voltage dividing voltage S4 obtained by dividing the voltage of the electrostatic transducer 5 to the control circuit 7. The voltage dividing circuit 18 is exemplified to divide the voltage of the electrostatic transducer 5 to 1/410, but the present disclosure is not limited to this.

第１実施の形態では、電圧出力回路６がフライバック型のコンバータであるので、トランス１１の１次巻線１１ａと、２次巻線１１ｂとは、逆極性に巻かれている。 In the first embodiment, since the voltage output circuit 6 is a flyback type converter, the primary winding 11a and the secondary winding 11b of the transformer 11 are wound in opposite polarities.

電圧出力回路６は、回生型であり、１次側回路と２次側回路とが対称になっている。電圧出力回路６は、回生型としたが、本開示はこれに限定されない。 The voltage output circuit 6 is a regenerative type, and the primary side circuit and the secondary side circuit are symmetrical. Although the voltage output circuit 6 is a regenerative type, the present disclosure is not limited to this.

電圧出力回路６は、回生型とすることで、静電型トランスデューサ５側の電力を直流電源４側に回生できるので、電力損失を抑制できる。 By making the voltage output circuit 6 a regenerative type, the electric power on the electrostatic transducer 5 side can be regenerated to the DC power supply 4 side, so that the power loss can be suppressed.

トランス１１の１次巻線１１ａの一端は、直流電源４の高電位側の端子に、電気的に接続されている。ダイオード１２のアノードは、直流電源４の低電位側の端子に、電気的に接続されている。直流電源４の低電位側の端子は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。 One end of the primary winding 11a of the transformer 11 is electrically connected to the terminal on the high potential side of the DC power supply 4. The anode of the diode 12 is electrically connected to the terminal on the low potential side of the DC power supply 4. The terminal on the low potential side of the DC power supply 4 is electrically connected to the reference potential. The reference potential is exemplified by the ground potential, but the present disclosure is not limited to this.

ダイオード１２のカソードは、トランス１１の１次巻線１１ａの他端に、電気的に接続されている。トランジスタ１３のドレイン−ソース経路は、ダイオード１２に、電気的に並列接続されている。トランジスタ１３のゲートには、抵抗１６を介して、第１スイッチング信号Ｓ２が制御回路７から入力される。 The cathode of the diode 12 is electrically connected to the other end of the primary winding 11a of the transformer 11. The drain-source path of the transistor 13 is electrically connected in parallel to the diode 12. A first switching signal S2 is input from the control circuit 7 to the gate of the transistor 13 via a resistor 16.

トランス１１の２次巻線１１ｂの一端は、静電型トランスデューサ５の一端に、電気的に接続されている。ダイオード１４のアノードは、静電型トランスデューサ５の他端に、電気的に接続されている。静電型トランスデューサ５の他端は、基準電位に電気的に接続されている。 One end of the secondary winding 11b of the transformer 11 is electrically connected to one end of the electrostatic transducer 5. The anode of the diode 14 is electrically connected to the other end of the electrostatic transducer 5. The other end of the electrostatic transducer 5 is electrically connected to the reference potential.

ダイオード１４のカソードは、トランス１１の２次巻線１１ｂの他端に、電気的に接続されている。トランジスタ１５のドレイン−ソース経路は、ダイオード１４に、電気的に並列接続されている。トランジスタ１５のゲートには、抵抗１７を介して、第２スイッチング信号Ｓ３が制御回路７から入力される。 The cathode of the diode 14 is electrically connected to the other end of the secondary winding 11b of the transformer 11. The drain-source path of the transistor 15 is electrically connected in parallel to the diode 14. A second switching signal S3 is input from the control circuit 7 to the gate of the transistor 15 via a resistor 17.

制御回路７は、静電型トランスデューサ５の電圧を上昇させる場合（例えば、０Ｖから４１０Ｖへと正弦波状に上昇させる場合）には、ＰＷＭ（Pulse Width Modulation）の第１スイッチング信号Ｓ２をトランジスタ１３のゲートに出力し、トランジスタ１３をスイッチング動作させる。 When the voltage of the electrostatic transducer 5 is increased (for example, when the voltage of the electrostatic transducer 5 is increased in a sinusoidal manner from 0V to 410V), the control circuit 7 sends a first switching signal S2 of PWM (Pulse Width Modulation) to the transistor 13. The output is output to the gate, and the transistor 13 is switched.

トランジスタ１３がオン状態の期間に、トランス１１の１次巻線１１ａ側にエネルギーが蓄積される。トランジスタ１３がオフ状態の期間に、トランス１１の２次巻線１１ｂから、エネルギーが放出される。２次巻線１１ｂから放出されたエネルギーは、ダイオード１４で整流され、静電型トランスデューサ５に入力される。 While the transistor 13 is in the ON state, energy is stored on the primary winding 11a side of the transformer 11. Energy is released from the secondary winding 11b of the transformer 11 while the transistor 13 is in the off state. The energy released from the secondary winding 11b is rectified by the diode 14 and input to the electrostatic transducer 5.

制御回路７は、静電型トランスデューサ５の電圧を下降させる場合（例えば、４１０Ｖから０Ｖへと正弦波状に下降させる場合）には、ＰＷＭの第２スイッチング信号Ｓ３をトランジスタ１５のゲートに出力し、トランジスタ１５をスイッチング動作させる。 When the voltage of the electrostatic transducer 5 is lowered (for example, when the voltage is lowered from 410V to 0V in a sinusoidal manner), the control circuit 7 outputs the second PWM switching signal S3 to the gate of the transistor 15. The transistor 15 is switched.

トランジスタ１５がオン状態の期間に、トランス１１の２次巻線１１ｂ側にエネルギーが蓄積される。トランジスタ１５がオフ状態の期間に、トランス１１の１次巻線１１ａから、エネルギーが放出される。１次巻線１１ａから放出されたエネルギーは、ダイオード１２で整流され、直流電源４に入力される。 While the transistor 15 is in the ON state, energy is stored on the secondary winding 11b side of the transformer 11. Energy is released from the primary winding 11a of the transformer 11 while the transistor 15 is off. The energy released from the primary winding 11a is rectified by the diode 12 and input to the DC power supply 4.

コンデンサ１０は、静電型トランスデューサ５に電気的に並列に接続されている。コンデンサ１０は、静電型トランスデューサ５に印加される電圧を平滑化する。 The capacitor 10 is electrically connected in parallel to the electrostatic transducer 5. The capacitor 10 smoothes the voltage applied to the electrostatic transducer 5.

（制御回路の構成）
制御回路７は、電圧制御回路８と、コンパレータ４１と、エラーアンプ４２と、閾値電源４３とを含む。 (Control circuit configuration)
The control circuit 7 includes a voltage control circuit 8, a comparator 41, an error amplifier 42, and a threshold power supply 43.

電圧制御回路８は、フリップフロップ５１と、保護機能部５２と、スイッチング信号出力部５３と、バッファ５４と、バッファ５５とを含む。 The voltage control circuit 8 includes a flip-flop 51, a protection function unit 52, a switching signal output unit 53, a buffer 54, and a buffer 55.

コンパレータ４１の反転入力端子には、閾値電源４３が接続されている。コンパレータ４１の反転入力端子には、予め定められた閾値電圧が入力される。 A threshold power supply 43 is connected to the inverting input terminal of the comparator 41. A predetermined threshold voltage is input to the inverting input terminal of the comparator 41.

コンパレータ４１の非反転入力端子には、マイクロコンピュータ３の出力制御信号出力回路３１が接続されている。このため、コンパレータ４１の非反転入力端子には、出力制御信号出力回路３１から出力制御信号Ｓ１が入力される。出力制御信号Ｓ１は、例えば０Ｖから１Ｖの間で正弦波状に変化する電圧とするが、本開示はこれに限定されない。 The output control signal output circuit 31 of the microcomputer 3 is connected to the non-inverting input terminal of the comparator 41. Therefore, the output control signal S1 is input from the output control signal output circuit 31 to the non-inverting input terminal of the comparator 41. The output control signal S1 is, for example, a voltage that changes in a sinusoidal manner between 0V and 1V, but the present disclosure is not limited to this.

コンパレータ４１は、閾値電圧と、出力制御信号Ｓ１とを比較する。コンパレータ４１は、出力制御信号Ｓ１が閾値電圧を超えている場合には、ハイレベルの出力信号を出力する。コンパレータ４１は、出力制御信号Ｓ１が閾値電圧を下回っている場合に、ローレベルの出力信号を出力する。コンパレータ４１から出力された出力信号は、フリップフロップ５１の第１端子に入力される。第１端子はＳ端子であるものとして説明するが、本発明はこれに限定されない。 The comparator 41 compares the threshold voltage with the output control signal S1. The comparator 41 outputs a high-level output signal when the output control signal S1 exceeds the threshold voltage. The comparator 41 outputs a low-level output signal when the output control signal S1 is below the threshold voltage. The output signal output from the comparator 41 is input to the first terminal of the flip-flop 51. The first terminal will be described as being an S terminal, but the present invention is not limited thereto.

エラーアンプ４２の非反転入力端子には、マイクロコンピュータ３の出力制御信号出力回路３１が接続されている。エラーアンプ４２の非反転入力端子には、出力制御信号出力回路３１から出力制御信号Ｓ１が入力される。 The output control signal output circuit 31 of the microcomputer 3 is connected to the non-inverting input terminal of the error amplifier 42. The output control signal S1 is input from the output control signal output circuit 31 to the non-inverting input terminal of the error amplifier 42.

エラーアンプ４２の反転入力端子には、分圧回路１８が接続されている。エラーアンプ４２の反転入力端子には、分圧回路１８から分圧電圧Ｓ４が入力される。 A voltage dividing circuit 18 is connected to the inverting input terminal of the error amplifier 42. The voltage dividing voltage S4 is input from the voltage dividing circuit 18 to the inverting input terminal of the error amplifier 42.

エラーアンプ４２は、出力制御信号Ｓ１と分圧電圧Ｓ４との差分に応じた信号を、スイッチング信号出力部５３に出力する。例えば、エラーアンプ４２は、出力制御信号Ｓ１と分圧電圧Ｓ４との差分を増幅して、スイッチング信号出力部５３に出力する。 The error amplifier 42 outputs a signal corresponding to the difference between the output control signal S1 and the voltage dividing voltage S4 to the switching signal output unit 53. For example, the error amplifier 42 amplifies the difference between the output control signal S1 and the voltage dividing voltage S4, and outputs the difference to the switching signal output unit 53.

保護機能部５２は、制御回路の各種保護機能を表している。例えば、ＵＶＬＯ（Under Voltage Lock Out：低電圧誤動作防止機能）、過熱保護、過電圧保護、過負荷保護等である。これらの保護機能が働いた時に保護機能部５２は、静電型トランスデューサ５へ印加する電圧のオンとオフとを切り換える停止信号を出力する。保護機能部５２は、フリップフロップ５１の第２端子およびスイッチング信号出力部５３と接続されている。第２端子はＲ端子であるものとして説明するが、本発明はこれに限定されない。保護機能部５２は、フリップフロップ５１のＲ端子およびスイッチング信号出力部５３に停止信号を出力する。 The protection function unit 52 represents various protection functions of the control circuit. For example, UVLO (Under Voltage Lock Out: low voltage malfunction prevention function), overheat protection, overvoltage protection, overload protection and the like. When these protection functions are activated, the protection function unit 52 outputs a stop signal for switching the voltage applied to the electrostatic transducer 5 on and off. The protection function unit 52 is connected to the second terminal of the flip-flop 51 and the switching signal output unit 53. The second terminal will be described as being an R terminal, but the present invention is not limited thereto. The protection function unit 52 outputs a stop signal to the R terminal of the flip-flop 51 and the switching signal output unit 53.

フリップフロップ５１は、コンパレータ４１からの出力信号と、保護機能部５２からの停止信号とのレベルに応じた検出制御信号をスイッチング信号出力部５３に出力する。 The flip-flop 51 outputs a detection control signal according to the level of the output signal from the comparator 41 and the stop signal from the protection function unit 52 to the switching signal output unit 53.

フリップフロップ５１のＳ端子には、コンパレータ４１から出力信号が入力される。フリップフロップ５１は、コンパレータ４１からの出力信号がローレベルの場合にセットされ、ハイレベルの検出制御信号をスイッチング信号出力部５３に出力する。 An output signal is input from the comparator 41 to the S terminal of the flip-flop 51. The flip-flop 51 is set when the output signal from the comparator 41 is low level, and outputs a high level detection control signal to the switching signal output unit 53.

フリップフロップ５１のＲ端子には、保護機能部５２から停止信号が入力される。フリップフロップ５１は、保護機能部５２からの停止信号がローレベルの場合にリセットされ、ローレベルの検出制御信号をスイッチング信号出力部５３に出力する。 A stop signal is input from the protection function unit 52 to the R terminal of the flip-flop 51. The flip-flop 51 is reset when the stop signal from the protection function unit 52 is low level, and outputs the low level detection control signal to the switching signal output unit 53.

スイッチング信号出力部５３は、ＰＷＭの第１スイッチング信号Ｓ２を、バッファ５４及び抵抗１６を介して、トランジスタ１３のゲートに出力する。スイッチング信号出力部５３は、ＰＷＭの第２スイッチング信号Ｓ５を、バッファ５５及び抵抗１７を介して、トランジスタ１５のゲートに出力する。 The switching signal output unit 53 outputs the first PWM switching signal S2 to the gate of the transistor 13 via the buffer 54 and the resistor 16. The switching signal output unit 53 outputs the second PWM switching signal S5 to the gate of the transistor 15 via the buffer 55 and the resistor 17.

スイッチング信号出力部５３は、保護機能部５２からの停止信号又はフリップフロップ５１からの検出信号がローレベルの時は、第１スイッチング信号Ｓ２および第２スイッチング信号Ｓ３を電圧出力回路６に出力しない。これにより、保護機能部５２により保護機能が働き、停止信号を出力した後、停止信号が解除してもフリップフロップ５１からの検出信号がローレベルの間は、電圧出力回路６の停止を維持する。その結果、静電型トランスデューサ５に印加される電圧がオフの状態を維持する。具体的には、保護機能部５２が停止信号を解除しても、スイッチング信号出力部５３には、出力制御信号Ｓ１が閾値電圧を超えていた場合に、ローレベルの検出信号が入力される。すなわち、スイッチング信号出力部５３は、出力制御信号Ｓ１が閾値を超えていた場合に電圧出力回路６の停止を維持する。 The switching signal output unit 53 does not output the first switching signal S2 and the second switching signal S3 to the voltage output circuit 6 when the stop signal from the protection function unit 52 or the detection signal from the flip-flop 51 is low level. As a result, the protection function works by the protection function unit 52, and after the stop signal is output, the stop of the voltage output circuit 6 is maintained while the detection signal from the flip-flop 51 is at a low level even if the stop signal is released. .. As a result, the voltage applied to the electrostatic transducer 5 is maintained in the off state. Specifically, even if the protection function unit 52 releases the stop signal, a low-level detection signal is input to the switching signal output unit 53 when the output control signal S1 exceeds the threshold voltage. That is, the switching signal output unit 53 keeps the voltage output circuit 6 stopped when the output control signal S1 exceeds the threshold value.

スイッチング信号出力部５３は、保護機能部５２が停止信号を解除してから出力制御信号Ｓ１が閾値電圧以下となり停止信号とフリップフロップ５１からの検出制御信号の両方がハイレベルのとなった時にエラーアンプ４２の出力信号に基づき、第１スイッチング信号Ｓ２を電圧出力回路６に出力し、電圧出力回路６を動作させる。例えば、出力制御信号出力回路３１が、出力制御信号Ｓ１として、１２ｍＶ（＝５Ｖ／４１０）のパルス信号をエラーアンプ４２に出力するとする。この場合、電圧出力回路６は、５Ｖのパルス信号を静電型トランスデューサ５に印加できる。これにより、静電型トランスデューサ５に印加される電圧がオンとなる。 The switching signal output unit 53 makes an error when the output control signal S1 becomes equal to or lower than the threshold voltage after the protection function unit 52 releases the stop signal and both the stop signal and the detection control signal from the flip-flop 51 become high level. Based on the output signal of the amplifier 42, the first switching signal S2 is output to the voltage output circuit 6 to operate the voltage output circuit 6. For example, assume that the output control signal output circuit 31 outputs a pulse signal of 12 mV (= 5 V / 410) to the error amplifier 42 as the output control signal S1. In this case, the voltage output circuit 6 can apply a 5V pulse signal to the electrostatic transducer 5. As a result, the voltage applied to the electrostatic transducer 5 is turned on.

（制御回路の動作）
図３を用いて、制御回路７の動作について説明する。図３は、制御回路７の動作を説明するための図である。図３において、「Ｈ」は信号のレベルがハイレベルであることを意味し、「Ｌ」は信号のレベルがローレベルであることを意味している。 (Operation of control circuit)
The operation of the control circuit 7 will be described with reference to FIG. FIG. 3 is a diagram for explaining the operation of the control circuit 7. In FIG. 3, "H" means that the signal level is high level, and "L" means that the signal level is low level.

図３には、マイクロコンピュータ３の出力制御信号出力回路３１からの出力制御信号の波形と、保護機能部５２からの停止信号の波形と、電圧出力回路６の出力電圧の波形が示されている。 FIG. 3 shows the waveform of the output control signal from the output control signal output circuit 31 of the microcomputer 3, the waveform of the stop signal from the protection function unit 52, and the waveform of the output voltage of the voltage output circuit 6. ..

図３に示すように、時点ｔ０から時点ｔ１の間は、停止信号がローレベルである。すなわち、時点ｔ０から時点ｔ１の間は、制御回路７が電圧出力回路６を停止させているので、電圧出力回路６から電圧は出力されていない。 As shown in FIG. 3, the stop signal is at a low level between the time point t0 and the time point t1. That is, since the control circuit 7 stops the voltage output circuit 6 from the time point t0 to the time point t1, no voltage is output from the voltage output circuit 6.

時点ｔ１において、停止信号はハイレベルとなる。図３に示すように、本実施形態では、停止信号がハイレベルであっても、時点ｔ１においては出力制御信号の位相が高い状態であるため電圧出力回路６は停止したままである。これは、時点ｔ１においては、出力制御信号の値が閾値を上回っているため、フリップフロップ５１のＳ端子にはローレベルの出力信号が入力されず、スイッチング信号出力部５３にはローレベルの検出信号が入力されるためである。この場合、スイッチング信号出力部５３は、電圧出力回路６を動作させるための第１スイッチング信号Ｓ２を出力しない。そのため、電圧出力回路６は動作しない。 At time point t1, the stop signal goes high. As shown in FIG. 3, in the present embodiment, even if the stop signal is at a high level, the voltage output circuit 6 remains stopped because the phase of the output control signal is high at the time point t1. This is because the value of the output control signal exceeds the threshold value at the time point t1, so that the low level output signal is not input to the S terminal of the flip-flop 51, and the low level detection is performed by the switching signal output unit 53. This is because the signal is input. In this case, the switching signal output unit 53 does not output the first switching signal S2 for operating the voltage output circuit 6. Therefore, the voltage output circuit 6 does not operate.

一方、停止信号が解除された後、出力制御信号がゼロ位相の近傍の時点ｔ２に近づくと、電圧出力回路６は電圧を出力する。これは、時点ｔ２においては、出力制御信号の値が閾値を下回っているため、フリップフロップ５１のＳ端子にはローレベルの出力信号が入力され、スイッチング信号出力部５３にはハイレベルの検出信号が入力されるためである。この場合、スイッチング信号出力部５３は、電圧出力回路６を動作させるための第１スイッチング信号Ｓ２を出力するので、電圧出力回路６が動作する。 On the other hand, when the output control signal approaches the time point t2 near the zero phase after the stop signal is released, the voltage output circuit 6 outputs a voltage. This is because at time t2, the value of the output control signal is below the threshold value, so a low-level output signal is input to the S terminal of the flip-flop 51, and a high-level detection signal is input to the switching signal output unit 53. Is input. In this case, the switching signal output unit 53 outputs the first switching signal S2 for operating the voltage output circuit 6, so that the voltage output circuit 6 operates.

出力電圧はサイン波形なので、出力電圧のピーク付近では傾斜が緩くなるためサージ電圧は抑制され、静電型トランスデューサ５に印加されるサージ電圧は比較的小さい。 Since the output voltage has a sine waveform, the surge voltage is suppressed because the slope becomes gentle near the peak of the output voltage, and the surge voltage applied to the electrostatic transducer 5 is relatively small.

一方で、電圧出力回路６の起動時や、電圧出力回路６を保護機能により停止した後の復帰時（時点ｔ１）においては、出力電圧は急峻にピーク電圧まで上昇するため出力電流も大きくなる。すなわち、出力電流と、サージ電圧が大きいまま、出力電圧が最大電圧となるので、静電型トランスデューサ５には過大な電圧が印加される。特に、出力制御信号Ｓ１の出力のタイミングと、電圧出力回路６の起動や復帰のタイミングとが同期していない場合に問題となる。 On the other hand, when the voltage output circuit 6 is started up or when the voltage output circuit 6 is restored after being stopped by the protection function (time point t1), the output voltage suddenly rises to the peak voltage, so that the output current also increases. That is, since the output voltage becomes the maximum voltage while the output current and the surge voltage remain large, an excessive voltage is applied to the electrostatic transducer 5. In particular, it becomes a problem when the output timing of the output control signal S1 and the start / recovery timing of the voltage output circuit 6 are not synchronized.

図３に示すように、本実施形態では、時点ｔ１の時点では、保護機能は解除されているが、出力制御信号Ｓ１の位相がハイレベルなので、ゼロ位相（ローレベル）近傍、すなわち出力電圧が低いレベルになるまで、電圧出力回路６を停止させている。これにより、本実施形態は、出力電圧を最大にするタイミングで電圧出力回路６が起動又は復帰した場合であっても、出力制御信号Ｓ１がゼロ位相近傍になるまで電圧出力回路６は停止したままなので、静電型トランスデューサ５に過大な電圧が印加されてしまうことを防止できる。 As shown in FIG. 3, in the present embodiment, the protection function is released at the time point t1, but since the phase of the output control signal S1 is high level, the vicinity of zero phase (low level), that is, the output voltage is The voltage output circuit 6 is stopped until it reaches a low level. As a result, in the present embodiment, even when the voltage output circuit 6 is started or restored at the timing of maximizing the output voltage, the voltage output circuit 6 remains stopped until the output control signal S1 becomes near zero phase. Therefore, it is possible to prevent an excessive voltage from being applied to the electrostatic transducer 5.

（制御回路の処理）
図４を用いて、制御回路７の処理の流れについて説明する。図４は、制御回路７の処理の流れの一例を示すフローチャートである。図４は、電圧出力回路６を停止させた後、電圧出力回路６を動作させる際の制御回路７の処理の流れを示している。 (Control circuit processing)
The processing flow of the control circuit 7 will be described with reference to FIG. FIG. 4 is a flowchart showing an example of the processing flow of the control circuit 7. FIG. 4 shows the processing flow of the control circuit 7 when the voltage output circuit 6 is operated after the voltage output circuit 6 is stopped.

まず、制御回路７は、電圧出力回路６を動作させるために、保護機能を解除する（ステップＳ１０１）。具体的には、保護機能部５２が、ハイレベルの停止信号をフリップフロップ５１のＲ端子と、スイッチング信号出力部５３とに出力する。そして、制御回路７は、ステップＳ１０２に進む。 First, the control circuit 7 releases the protection function in order to operate the voltage output circuit 6 (step S101). Specifically, the protection function unit 52 outputs a high-level stop signal to the R terminal of the flip-flop 51 and the switching signal output unit 53. Then, the control circuit 7 proceeds to step S102.

次に、制御回路７は、マイクロコンピュータ３の出力制御信号出力回路３１からの出力制御信号が閾値以下であるか否かを判定する（ステップＳ１０２）。具体的には、制御回路７は、コンパレータ４１によって、出力制御信号が閾値以下であるか否かを判定する。出力制御信号が閾値以下であると判定された場合（ステップＳ１０２のＹｅｓ）、制御回路７は、ステップＳ１０３に進む。出力制御信号が閾値を超えていると判定された場合（ステップＳ１０２のＮｏ）、制御回路７は、ステップＳ１０２の処理を繰り返す。 Next, the control circuit 7 determines whether or not the output control signal from the output control signal output circuit 31 of the microcomputer 3 is equal to or less than the threshold value (step S102). Specifically, the control circuit 7 determines whether or not the output control signal is equal to or less than the threshold value by the comparator 41. When it is determined that the output control signal is equal to or less than the threshold value (Yes in step S102), the control circuit 7 proceeds to step S103. When it is determined that the output control signal exceeds the threshold value (No in step S102), the control circuit 7 repeats the process of step S102.

そして、制御回路７は、電圧出力回路６を動作させる（ステップＳ１０３）。具体的には、制御回路７は、スイッチング信号出力部５３から第１スイッチング信号Ｓ２を出力することで、電圧出力回路６を動作させる。そして、図４の処理は終了する。 Then, the control circuit 7 operates the voltage output circuit 6 (step S103). Specifically, the control circuit 7 operates the voltage output circuit 6 by outputting the first switching signal S2 from the switching signal output unit 53. Then, the process of FIG. 4 ends.

上述のとおり、本実施形態は、保護機能部５２が何らかの異常を検出し停止信号を出力し、その後、保護機能を解除する時に電圧出力回路６をすぐには復帰させないで、出力制御信号Ｓ１がゼロ位相付近などの電圧の低いレベルになったときに、電圧出力回路６を復帰させる。その結果、本実施形態は、電圧出力回路６の起動時や、保護停止後の再起動時に、静電型トランスデューサ５に対し、サージ電圧に起因する過電圧が印加されるのを抑制することができる。 As described above, in the present embodiment, the protection function unit 52 detects some abnormality and outputs a stop signal, and then when the protection function is released, the voltage output circuit 6 is not immediately restored, and the output control signal S1 is output. The voltage output circuit 6 is restored when the voltage reaches a low level such as near zero phase. As a result, the present embodiment can suppress the application of an overvoltage due to the surge voltage to the electrostatic transducer 5 when the voltage output circuit 6 is started up or restarted after the protection is stopped. ..

以上、本発明の実施形態を説明したが、これら実施形態の内容により実施形態が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。 Although the embodiments of the present invention have been described above, the embodiments are not limited by the contents of these embodiments. Further, the above-mentioned components include those that can be easily assumed by those skilled in the art, those that are substantially the same, that is, those having a so-called equal range. Furthermore, the components described above can be combined as appropriate. Further, various omissions, replacements or changes of components can be made without departing from the gist of the above-described embodiment.

１制御システム
２ドライバ
３マイクロコンピュータ
４直流電源
５静電型トランスデューサ
６電圧出力回路
７制御回路
８電圧制御回路
１０コンデンサ
３１出力制御信号出力回路
４１コンパレータ
４２エラーアンプ
４３閾値電源
５１フリップフロップ
５２保護機能部
５３スイッチング信号出力部
５４，５５バッファ 1 Control system 2 Driver 3 Microcomputer 4 DC power supply 5 Electrostatic transducer 6 Voltage output circuit 7 Control circuit 8 Voltage control circuit 10 Capacitor 31 Output control signal output circuit 41 Comparator 42 Error amplifier 43 Threshold power supply 51 Flip flop 52 Protective function unit 53 Switching signal output unit 54,55 Buffer

Claims

A control circuit that protects an electrostatic transducer that can generate vibration, sound, or pressure and detect vibration, sound, or pressure from overvoltage.
A comparator that compares an output control signal with a predetermined threshold value and outputs an output signal,
A voltage control circuit that controls the voltage applied to the electrostatic transducer based on the output signal and a stop signal that controls the on / off of the voltage applied to the electrostatic transducer.
A control circuit.

The voltage control circuit turns on the voltage applied to the electrostatic transducer when the phase of the output control signal becomes close to zero phase after the stop signal is released.
The control circuit according to claim 1.

The voltage control circuit includes a flip-flop in which the stop signal is input to the first terminal and the output signal is input to the second terminal.
The control circuit according to claim 1 or 2.

The flip-flop outputs a signal that turns on the voltage applied to the electrostatic transducer when the output control signal is less than the predetermined threshold value.
The control circuit according to claim 3.

The output control signal is output from the computer.
The control circuit according to any one of claims 1 to 4.

The control circuit according to any one of claims 1 to 5.
A voltage output circuit connected to the control circuit and applying a voltage to the electrostatic transducer,
A control device.

Including more inverters,
The control device according to claim 6.