JP2020173864A - 多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステム - Google Patents

多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステム Download PDF

Info

Publication number
JP2020173864A
JP2020173864A JP2020127033A JP2020127033A JP2020173864A JP 2020173864 A JP2020173864 A JP 2020173864A JP 2020127033 A JP2020127033 A JP 2020127033A JP 2020127033 A JP2020127033 A JP 2020127033A JP 2020173864 A JP2020173864 A JP 2020173864A
Authority
JP
Japan
Prior art keywords
storage
interface
connector
adapter circuit
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020127033A
Other languages
English (en)
Other versions
JP6799706B2 (ja
Inventor
フレッド ワーレイ，
Worley Fred
フレッド ワーレイ，
ハリー ロジャース，
Rogers Harry
ハリー ロジャース，
スリニバス クリシュナ，
Krishnan Sreenivas
スリニバス クリシュナ，
展 平
Nobu Taira
展 平
マイケル スクライバー，
Scriber Michael
マイケル スクライバー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2020173864A publication Critical patent/JP2020173864A/ja
Application granted granted Critical
Publication of JP6799706B2 publication Critical patent/JP6799706B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0028—Serial attached SCSI [SAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

【課題】多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステムを提供する。【解決手段】本発明のストレージシステムは、ストレージ装置に連結するためのストレージインターフェイスコネクタ、第１アダプタコネクタ、及びホストに連結するためのコネクタを含むストレージマザーボードと、第１アダプタコネクタと互換性のある第１マザーボードコネクタを含み、第１マザーボードコネクタでストレージ装置と通信するための第１ストレージインターフェイス及びホストと通信するためのホストインターフェイスを支援するように構成された第１ストレージアダプタ回路及び第２ストレージアダプタ回路と、を備え、第１ストレージアダプタ回路の第１ストレージインターフェイスは、第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なる。【選択図】図１

Description

本発明は、データストレージに関し、より詳細には、フレキシブルストレージプラットフォームのための多重プロトコル入出力インターフェイス（ｍｕｌｔｉ−ｐｒｏｔｏｃｏｌ ｓｔｏｒａｇｅ ｉｎｔｅｒｆａｃｅ）を提供するインフラストラクチャ（ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）を支援するストレージシステム及びコンピューティングシステムに関する。
現代のコンピュータシステムは、処理資源、不揮発性メモリ、及び永続性ストレージ（ｐｅｒｓｉｓｔｅｎｔ ｓｔｏｒａｇｅ）で構成される。永続性ストレージはストレージプロトコルを介してローカル処理資源と通信する。ストレージプロトコルはストレージリソースに対して特定的である。ストレージリソースはそのようなプロトコルを支援し、コンピュータシステムはそのプロトコルを支援するために別途の（ｓｅｐａｒａｔｅ）インフラストラクチャを支援する。なぜならば、例えばコネクタ種類、ケーブル種類、トレイス種類、及び／又はデータ経路幅、或いはプロトコルの詳細内の他の変数がプロトコル内で差異があるためである。
異なるストレージプロトコルを支援するために要求される別途のインフラストラクチャはコンピュータシステム全体の設計の柔軟性を制限する。従って、多重プロトコルを支援する共通インフラストラクチャが必要になる。
米国特許第８，０６５，１３３号明細書 米国特許第７，４７８，２２１号明細書 米国特許第７，０７５，７９３号明細書 米国特許出願公開第２０１３／０１６０００１号明細書 米国特許出願公開第２００９／００７７２９９号明細書
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、多重プロトコル入出力インターフェイスを提供するインフラストラクチャを支援するストレージシステム及びコンピューティングシステムを提供することにある。
上記目的を達成するためになされた本発明の一態様によるストレージシステムは、ストレージ装置に連結するための第１ストレージインターフェイスコネクタ、第１アダプタコネクタ、及びホストに連結するためのコネクタを含むストレージマザーボードと、前記第１アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス及び前記ホストと通信するためのホストインターフェイスを支援するように構成された第１ストレージアダプタ回路と、前記第１アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス及び前記ホストと通信するためのホストインターフェイスを支援するように構成された第２ストレージアダプタ回路と、を備え、前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なる。
前記第１ストレージアダプタ回路は、ルーティング回路を含み得る。
前記第１ストレージアダプタ回路は、プロトコル変換回路を更に含み得る。
前記ストレージマザーボードは、第２ストレージインターフェイスコネクタ及び第２アダプタコネクタを更に含み、前記ストレージシステムは、前記第１アダプタコネクタ及び前記第２アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記第１ストレージインターフェイス及び前記ホストインターフェイスを支援するように構成された第３ストレージアダプタ回路を更に備え、前記第３ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なり得る。
前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１マザーボードコネクタで第２ストレージインターフェイスを提供するように更に構成され、前記第２ストレージインターフェイスは、前記第１ストレージアダプタ回路の第１ストレージインターフェイスと同じであり得る。
前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１マザーボードコネクタで第２ストレージインターフェイスを提供するように更に構成され、前記第２ストレージインターフェイスは、前記第１ストレージアダプタ回路の第１ストレージインターフェイスとは異なり得る。
前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、ＳＡＴＡインターフェイスを含み、前記第２ストレージインターフェイスは、ＳＡＳインターフェイスを含み得る。
前記第１ストレージアダプタ回路のホストインターフェイスは、ＰＣＩｅインターフェイスを含み、前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、ＳＡＴＡ、ＳＡＳ、Ｆｉｂｒｅ Ｃｈａｎｎｅｌ、ＮＶＭｅ、Ｅｔｈｅｒｎｅｔ（登録商標）、及びＵＳＢで構成されるグループから選択されるインターフェイスを含み得る。
前記第１ストレージアダプタ回路のホストインターフェイスは、ＰＣＩｅインターフェイスを含み、前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、ＰＣＩｅインターフェイスを含み得る。
前記第１ストレージアダプタ回路のホストインターフェイスは、ＳＡＳインターフェイスを含み、前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、ＳＡＳインターフェイスを含み得る。
前記第１ストレージインターフェイスコネクタは、少なくとも２つの異なるストレージインターフェイスと互換性があり得る。
前記第１ストレージインターフェイスコネクタは、ＳＦＦ８６３９コネクタを含み得る。
上記目的を達成するためになされた本発明の他の態様によるストレージシステムは、ストレージ装置に連結するための第１ストレージインターフェイスコネクタ、第１アダプタコネクタ、及びホストに連結するためのコネクタを含むストレージマザーボードと、前記第１アダプタコネクタと互換性のある第１マザーボードコネクタ、及び第１ストレージコネクタを含む第１ストレージアダプタ回路と、前記第１アダプタコネクタと互換性のある第１マザーボードコネクタ、及び第１ストレージコネクタを含む第２ストレージアダプタ回路と、を備え、前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１ストレージコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス、及び前記第１ストレージアダプタ回路の第１マザーボードコネクタで前記ホストと通信するためのホストインターフェイスを支援し、前記第２ストレージアダプタ回路は、前記第２ストレージアダプタ回路の第１ストレージコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス、及び前記第２ストレージアダプタ回路の第１マザーボードコネクタで前記ホストと通信するためのホストインターフェイスを支援し、前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なる。
前記第１ストレージアダプタ回路の第１ストレージコネクタにデータ経路によって連結されたマスストレージ装置を更に含み、前記データ経路は、ケーブル、複数の印刷回路基板トレイス、及び無線リンクで構成されるグループから選択される経路を含み得る。
前記第１ストレージアダプタ回路の第１マザーボードコネクタは、ＰＣＩｅコネクタを含み、前記第１ストレージアダプタ回路のホストインターフェイスは、ＰＣＩｅであり得る。
前記ストレージマザーボードは、第２ストレージインターフェイスコネクタ及び第２アダプタコネクタを更に含み、前記ストレージシステムは、前記第１アダプタコネクタ及び前記第２アダプタコネクタと互換性のある第１マザーボードコネクタ並びに第１ストレージコネクタを含む第３ストレージアダプタ回路を更に備え、前記第３ストレージアダプタ回路は、前記第３ストレージアダプタ回路の第１ストレージコネクタで前記第１ストレージインターフェイスを支援し、前記第３ストレージアダプタ回路の第１マザーボードコネクタで前記ホストインターフェイスを支援し、前記第３ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なり得る。
上記目的を達成するためになされた本発明の一態様によるコンピューティングシステムは、１９インチラックのためのラックトレイを含むコンピューティングシステムであって、前記ラックトレイは、ＣＰＵ及びメモリを含むホストマザーボード並びにストレージマザーボードを含み、前記ストレージマザーボードは、ストレージ装置に連結するための第１ストレージインターフェイスコネクタ、第１アダプタコネクタ、及びホストに連結するためのコネクタと、前記第１アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス及び前記ホストと通信するためのホストインターフェイスを支援するように構成された第１ストレージアダプタ回路と、前記第１アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス及び前記ホストと通信するためのホストインターフェイスを支援するように構成された第２ストレージアダプタ回路と、を含み、前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なる。
前記ストレージマザーボードは、第２ストレージインターフェイスコネクタ及び第２アダプタコネクタを更に含み、前記コンピューティングシステムは、前記第１アダプタコネクタ及び前記第２アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記第１ストレージインターフェイス及び前記ホストインターフェイスを支援するように構成された第３ストレージアダプタ回路を更に備え、前記第３ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なり得る。
前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１マザーボードコネクタで第２ストレージインターフェイスを提供するように更に構成され、前記第２ストレージインターフェイスは、前記第１ストレージアダプタ回路の第１ストレージインターフェイスと同じであり得る。
前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１マザーボードコネクタで第２ストレージインターフェイスを提供するように更に構成され、前記第２ストレージインターフェイスは、前記第１ストレージアダプタ回路の第１ストレージインターフェイスとは異なり得る。
一実施形態において、ストレージシステムは、ストレージマザーボード及びストレージアダプタ回路コントローラを含み、前記ストレージマザーボードは、複数の第１ストレージインターフェイスコネクダ、ケーブルコネクタ、及びストレージアダプタ回路を含み、前記ストレージアダプタ回路は、前記ケーブルコネクタに連結されたホスト側インターフェイス及び複数の第１ストレージ側インターフェイスを有し、前記複数の第１ストレージ側インターフェイスは、それぞれ前記ストレージインターフェイスコネクタの各々のストレージインターフェイスコネクタに連結され、前記ストレージアダプタ回路は、ホストインターフェイスプロトコルから第１ストレージインターフェイスプロトコルに通信を変換する第１プロトコル変換器と、ホストインターフェイスプロトコルから第２ストレージインターフェイスプロトコルに通信を変換する第２プロトコル変換器と、を有して複数の第１ストレージ装置を前記第１プロトコル変換器に連結し、前記第１ストレージ装置は、それぞれ前記第１プロトコルを通じて通信する第１統合装置及び複数の第２ストレージ装置を前記第２プロトコル変換器に連結し、前記第２ストレージ装置は、それぞれ前記第２プロトコルを通じて通信する第２統合装置を含み、前記ストレージアダプタ回路コントローラは、前記第１マザーボードコネクタで第１ストレージインターフェイス及びホストインターフェイスを支援し、前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスと異なり、前記第１ストレージアダプタ回路のホストインターフェイスは、前記第２ストレージアダプタ回路のホストインターフェイスと異なる。
本発明のストレージシステム及びコンピューティングシステムによれば、コンピュータシステム全体の設計の柔軟性を提供することができる。
本発明の一実施形態によるストレージマザーボードに連結されたホスト及びパワーサプライのブロック図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストの平面図である。 本発明の一実施形態によるストレージマザーボードに連結されたストレージマザーボードの平面図である。 本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。
図面に関連して以下で言及する詳細な説明は多重プロトコル入出力（ＩＯ）インフラストラクチャの例示的な実施形態の説明として意図する。多重プロトコルＩＯインフラストラクチャは本発明によって提供されるフレキシブルストレージプラットフォームのためにある。実施形態の説明は、本発明を構成するか或いは活用する形態のみを示すために意図するものではない。詳細な説明は図示する実施形態に関連して本発明の特徴を言及する。しかし、同一又は等価的な機能及び構造が他の実施形態によって達成されることが理解される。勿論、他の実施形態は本発明の技術的な思想や範囲内に含まれる。他の図面で表示する際に、類似な構成要素の符号は類似な構成要素或いは特徴を示す。
図１は、本発明の一実施形態によるストレージマザーボードに連結されたホスト及びパワーサプライのブロック図である。
図１を参照すると、本実施形態で、ホスト１１０はストレージマザーボード１２０に連結される。ストレージマザーボード１２０はホスト１１０のためのデータストレージ（例えば、永続性データストレージ）を提供する。ホスト１１０は、ＣＰＵ、メモリ、及びホストストレージコネクタを含む。ホストストレージコネクタはストレージマザーボード１２０のようなストレージシステムに連結される。ホスト１１０がホストバスアダプタ（ＨＢＡ）を含む場合、ホストインターフェイス、例えばホスト１１０とストレージマザーボード１２０との間のインターフェイスはストレージインターフェイスになる。また、ホスト１１０がホストバスアダプタ１２２（例えば、図１に示したもの）を含まない場合、ホストインターフェイスは、ホストバスインターフェイス、例えば周辺コンポーネントインターコネクタエクスプレス（ＰＣＩｅ）になる。本実施形態で使用されるストレージインターフェイスはハードディスクドライブやソリッドステートドライブ（ＳＳＤ）のようなマスストレージ装置に対するインターフェイスとして使用されるインターフェイスの範疇に属する。ストレージインターフェイスは、例えばシリアルアドバンスト技術アタッチメント（ＳＡＴＡ：Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）インターフェイス、Ｆｉｂｒｅチャンネルインターフェイス、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）インターフェイス、不揮発性メモリエクスプレス（ＮＶＭｅ：Ｎｏｎ Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）インターフェイス、又はＥｔｈｅｒｎｅｔ（登録商標）やユニバーサルシリアルバス（ＵＳＢ：Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）のような、更に汎用（ｍｏｒｅ ｇｅｎｅｒａｌ−ｐｕｒｐｏｓｅ）のインターフェイスである。本実施形態で、“ホストバスアダプタ”はプロトコル変換器として作用する任意の回路である。ホストバスアダプタは、ストレージマザーボード１２０のホスト側インターフェイスによって使用されるプロトコルとストレージマザーボード１２０のストレージ側インターフェイスによって使用されるプロトコルとの間でプロトコル変換を遂行する。ホストバスアダプタ１２０は、カスタム（ｃｕｓｔｏｍ）応用特定集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、システムオンチップ（ＳＯＣ：ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）、又はその他の素子で具現される。
本実施形態による図１に示したストレージマザーボード１２０は、ホストバスアダプタ１２２、統合装置（ｃｏｎｓｏｌｉｄａｔｉｏｎ ｄｅｖｉｃｅ）１２４、及び複数のマスストレージ装置（ＳＤ）１２６を含む。ホストバスアダプタ１２２及び統合装置１２４は物理的なパッケージ内に共にパッケイジングされ得る。物理的なパッケージは、本発明の実施形態で、ストレージアダプタ回路１３０と称する。マスストレージ装置１２６はソリッドステートドライブ（ＳＳＤｓ）である。統合装置１２４はルーティング回路として作用する。ルーティング回路は、例えばリードリクエストやライトリクエストをそれぞれ指示する。リクエストは統合装置１２４に連結された様々なストレージ装置の中の１つがホスト１１０によって受信されるものである。１つのストレージ装置は、例えばリード又はライトリクエスト内に含まれるストレージアドレスに従って選択される。一実施形態で、統合装置１２４は、ルータ、スイッチ、拡張器（ｅｘｐａｎｄｅｒ）、又はハブである。統合装置１２４はストレージインターフェイスを介して伝送される信号のためのものである。ストレージマザーボード１２０はホスト１１０又は図１に示した別途のパワーサプライ１４０から電源を受給する。ストレージマザーボード１２０は、ストレージアダプタ回路１３０、マスストレージ装置１２６、及びストレージマザーボード１２０に設置されて電源を必要とする他の構成要素に電源を提供する。ストレージマザーボード１２０は印刷回路基板（ＰＣＢ）又は印刷ワイヤリング基板（ＰＷＢ）上に構成される。基板はＰＣＢトレイス（ｔｒａｃｅｓ）の形態で連結を提供する。ストレージマザーボードＰＣＢ上に設置された構成要素がある場合、連結はコネクタと他の電気的な構成要素との間の連結である。また、ＰＣＢはストレージマザーボード１２０の多様な構成要素（例えば、マスストレージ装置１２６）を物理的に支援する。例えば、ＰＣＢはこれらの構成要素を支持するためのブラケット又はネジファスナーと共に使用されるネジ挿入口を有する。従って、構成要素はストレージマザーボード１２０に確実に支持される。
一実施形態で、ストレージアダプタ回路１３０はアダプタコネクタを有する。ストレージアダプタ回路１３０はストレージマザーボード１２０上の対応するアダプタコネクタを介して連結される。アダプタコネクタはストレージアダプタ回路１３０とストレージマザーボード１２０との間の電気的な連結を提供する。また、アダプタコネクタはストレージアダプタ回路１３０をストレージマザーボード１２０に機械的に確保する。ストレージアダプタ回路１３０のホスト側は、例えばアダプタコネクタのホスト側部分を介してホスト１１０とインターフェイスする。ストレージアダプタ回路１３０のストレージ側は、例えばアダプタコネクタのストレージ側部分を介して１つ以上のマスストレージ装置１２６とインターフェイスする。従って、ストレージアダプタ回路１３０は、ホスト１１０から１つ以上のマスストレージ装置１２６までのリード及びライトリクエストを伝達し、マスストレージ装置１２６によって逆にリターンされた何らかの応答をホスト１１０に伝達する。
コネクタによってストレージマザーボード１２０に連結された結果として、ストレージアダプタ回路１３０は、例えば故障の場合や他のストレージアダプタ回路１３０との代替時に交換が容易になる。ストレージアダプタ回路１３０とシステムの他の構成要素との間の連結は、アダプタコネクタを介して作られ、例えばストレージマザーボードＰＣＢ内のＰＣＢトレイスを介して具現される。例えば、ホスト１１０とストレージアダプタ回路１３０との間の連結は以下の構成要素内のコンダクタを含む。即ち、コンダクタは、ホスト１１０上のコネクタ、ホスト１１０上のコネクタとストレージマザーボード上のホストコネクタとの間の連結を形成するケーブル、ストレージマザーボード１２０とアダプタコネクタとの間のＰＣＢトレイス、及びその他の可能な間のアダプタコネクタを含む。一実施形態で、ストレージアダプタ回路１３０に対する連結は、アダプタコネクタを介して作られず、代わりに、例えばマスストレージ装置１２６とストレージアダプタ回路１３０との間に直接的に連結された１つ以上のケーブルによって作られる。
図２Ａ及び図２Ｂは、本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図であり、ストレージアダプタ回路にホストバスアダプタを含み、マスストレージ装置がＳＡＴＡ又はＳＡＳの場合の一例である。
図２Ａを参照すると、本実施形態で、ホスト１１０はホストバスに対する連結を介してストレージマザーボード１２０に連結される。ホストバスは、例えばＰＣＩｅバスである。ストレージアダプタ回路１３０はプロトコル変換回路として作用するホストバスアダプタ１２２を有する。プロトコル変換回路はホストバス（ＰＣＩｅ）のプロトコルと図２Ａで示したようにストレージインターフェイス（例えば、ＳＡＴＡ、ＰＣＩｅ、又はＳＡＳ）のプロトコルとの間を変換する。図２Ａの実施形態で、統合装置１２４はホストバスアダプタ１２２と図示したように複数のマスストレージ装置１２６（ＳＡＴＡ等のストレージ装置）との間に連結される。図２Ａの実施形態で、統合装置１２４はＳＡＴＡ拡張器である。他の実施形態で、統合装置１２４はＰＣＩｅスイッチやＳＡＳ拡張器又はその他の要素である。
一実施形態で、ホストバスアダプタ１２２及び統合装置１２４の回路は単一のカスタムＡＳＩＣに統合される。
一実施形態で、統合装置１２４（又は、ホストバスアダプタ１２２と統合装置１２４の組合せ）はＳＯＣプロセッサである。ＳＯＣプロセッサはマスストレージ装置１２６とコンピュータ資源（例えば、ホスト）のような一部の他のエンティティーとの間でプロトコル変換とルーティングを提供する。また、この実施形態で、ＳＯＣプロセッサは、圧縮、重複排除（ｄｅｄｕｐｌｉｃａｔｉｏｎ）、或いは複製（ｒｅｐｌｉｃａｔｉｏｎ）等のような付加的なプロトコル支援やサービスを提供する。この実施形態で、ＳＯＣプロセッサはコンピューティング容量を提供する。コンピューティング容量は、汎用或いは特定の目的のためにストレージプロトコルの具現の一部として使用されるか、或いはストレージマザーボード１２０の増強された容量として使用される。増強された容量はアプリケーション（“インストレージコンピュート”容量）で使用される。
図２Ａの実施形態で、ホスト１１０及びストレージマザーボード１２０を含むシステム（例えば、サーバークラスター）のオペレータによって、マスストレージ装置１２６は他のストレージインターフェイスを使用するように構成されたマスストレージ装置１２６に容易に代替される。他のストレージインターフェイスは、例えばＳＡＴＡの代わりにＳＡＳを使用するように構成されたマスストレージ装置１２６である。例えば、一部のマスストレージ装置１２６が故障したか、或いはそれらを更に大きいストレージ容量を有するマスストレージ装置１２６に代替する必要がある場合に交換が容易でなければならない。そのようにするために、オペレータは、図２Ａの実施形態のストレージアダプタ回路１３０に図２Ｂで示したような互換性がある適切なストレージアダプタ回路１３０を付加するか、或いはアダプタ回路１３０を互換性がある適切なストレージアダプタ回路１３０に交換する。互換性は、ＰＣＩｅを有してホスト側で互換性のあるものと、ＳＡＳを有してマスストレージ側で互換性のあるものを含む。代替マスストレージ装置１２６のコネクタが、交換されるマスストレージ装置１２６のコネクタと物理的に相互互換性がある（以下で詳細に後述するように、ＳＦＦ８６３９コネクタを利用して多様なストレージインターフェイスに対応する）場合、各々の代替マスストレージ装置１２６は、代替されたマスストレージ装置１２６が削除された時に、空いたコネクタに接続される。他の実施形態で、ストレージマザーボード１２０は、それぞれ異なるストレージインターフェイスのためのそれぞれ異なるコネクタの様々なセット（ｓｅｔｓ）を提供する。様々なセットを提供する理由は、例えば旧（ｏｌｄ）マスストレージ装置１２６を代替する新マスストレージ装置１２６がコネクタに接続（ｐｌｕｇｇｅｄ）されるようにするためである。ここで、コネクタは、旧マスストレージ装置１２６の除去によって空いたコネクタに隣接するコネクタ（空いたコネクタとは異なるコネクタ）である。
図３は、本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図であり、ホストにホストバスアダプタを含む場合の一例である。
図３を参照すると、本実施形態で、ホスト１１０は、ホストインターフェイス（例えば、ホスト１１０とストレージマザーボード１２０との間のインターフェイス）がホストバスインターフェイス（図１の実施形態参照）の代わりにストレージインターフェイスになるため、ホストバスアダプタ１２２を含む。本実施形態で、ストレージアダプタ回路１３０は。統合装置１２４を含み、ホストバスアダプタ１２２が省略される。
図４Ａ及び図４Ｂは、本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図であり、ホストにホストバスアダプタを含み、マスストレージ装置がＳＡＳ又はＳＡＴＡの場合の一例である。
図４Ａを参照すると、本実施形態で、例えばホスト１１０はＳＡＳインターフェイスを提供するホストバスアダプタ１２２を含む。統合装置１２４はＳＡＳ拡張器を含む。ＳＡＳストレージインターフェイスと互換性のある複数のマスストレージ装置１２６は、ストレージアダプタ回路１３０に連結されたストレージマザーボード１２０上に設置される。図４Ｂを参照すると、関連する実施形態で、ホスト１１０はＳＡＴＡインターフェイスを提供するホストバスアダプタ１２２を含む。統合装置１２４はＳＡＴＡ拡張器を含む。ＳＡＴＡストレージインターフェイスと互換性のある複数のマスストレージ装置１２６はストレージアダプタ回路１３０に連結されたストレージマザーボード１２０上に設置される。
図４Ａ及び図４Ｂの実施形態で、ストレージアダプタ回路１３０はＰＣＩｅカードのフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）を有し、アダプタコネクタはＰＣＩｅコネクタであり得る。ＰＣＩｅコネクタは、ストレージアダプタ回路１３０を支援し、ホスト１１０に対する連結を提供する。マスストレージ装置１２６に対する１つ以上の連結はケーブル４１０を利用して作られる。例えば、ケーブル４１０はストレージアダプタ回路１３０上のストレージコネクタ４１５とマスストレージ装置１２６上の対応するストレージコネクタとの間に設置される。
マスストレージ装置１２６のストレージインターフェイスがホストインターフェイスである場合、プロトコル変換はストレージマザーボード１２０及びストレージアダプタ回路１３０内で不要になる。
図５は、本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図であり、ホストバスインターフェイスがＰＣＩｅの場合の一例である。
図５を参照すると、本実施形態で、ストレージアダプタ回路１３０はホストバスアダプタ１２２が省略され、ホストバスインターフェイスはＰＣＩｅである。統合装置１２４はＰＣＩｅスイッチングであり、ストレージ装置はＰＣＩｅドライブである。
図６Ａ及び図６Ｂは、本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図であり、複数のストレージインターフェイスを含む場合の一例である。
図６Ａを参照すると、本実施形態で、ストレージマザーボード１２０は、コネクタを含み、二つ以上のストレージアダプタ回路を同時（ｃｏｎｃｕｒｒｅｎｔｌｙも含む）に支援する。本実施形態で、第１ストレージインターフェイスを使用する複数の第１ストレージ装置は第１ストレージアダプタ回路に連結される。第１ストレージインターフェイスとは異なる第２ストレージインターフェイスを使用する複数の第２ストレージ装置は第２ストレージアダプタ回路に連結される。一実施形態で、一つのストレージインターフェイスはハイパフォーマンスを提供するために選択され、他のストレージインターフェイスは低コスト（例えば、低コスト用マスストレージ装置を収容する）を提供するために選択される。一実施形態で、ストレージマザーボード１２０は二つ以上のストレージアダプタ回路を支援する。
図６Ｂを参照すると、本実施形態で、単一のストレージアダプタ回路は、第１ストレージインターフェイスを使用する複数の第１マスストレージ装置と、第２ストレージインターフェイスを使用する複数の第２マスストレージ装置とを同時（ｃｏｎｃｕｒｒｅｎｔｌｙも含む）に支援する。複数の第１マスストレージ装置を支援するために、ストレージアダプタ回路１３０は第１ホストバスアダプタ１２２及び第１統合装置１２４を含む。第１ホストバスアダプタ１２２はホストバスインターフェイスと第１ストレージインターフェイスとの間のプロトコル変換を遂行する。第１統合装置１２４は複数の第１マスストレージ装置に対するルーティングを遂行する。複数の第２マスストレージ装置を支援するために、ストレージアダプタ回路１３０は第２ホストバスアダプタ１２２及び第２統合装置１２４を含む。第２ホストバスアダプタ１２２はホストバスインターフェイスと第２ストレージインターフェイスとの間のプロトコル変換を遂行する。第２統合装置１２４は複数の第２マスストレージ装置に対するルーティングを遂行する。一実施形態で、ストレージアダプタ回路１３０は二つ以上のホストバスアダプタ及び二つ以上の統合装置を含む。
図７Ａ及び図７Ｂは、本発明の一実施形態によるストレージマザーボードに連結されたホストの平面図である。
図７Ａは、本実施形態におけるストレージマザーボード１２０の配置を示す。第１アダプタコネクタ６１０はマザーボード内に設置されて第１ストレージアダプタ回路を支援する。第２アダプタコネクタ６１５はマザーボード内に設置されて第２ストレージアダプタ回路（図示せず）を支援する。第１アダプタコネクタ６１０は第１ストレージインターフェイスコネクタ６２０のアレイに連結される。第１ストレージインターフェイスコネクタ６２０はそれぞれマスストレージ装置をストレージマザーボード（そして、第１ストレージアダプタ回路）に連結するために使用される。
ストレージインターフェイスコネクタ６２０に使用されるコネクタの種類は多重プロトコルコネクタである。多重プロトコルコネクタは１つ以上のストレージインターフェイスを支援する。例えば、ストレージインターフェイスコネクタ６２０はそれぞれＳＦＦ８６３９コネクタ（Ｕ．２ ｃｏｎｎｅｃｔｏｒとも称される）である。ＳＦＦ８６３９コネクタは様々なストレージインターフェイスと互換される。様々なストレージインターフェイスは、ＳＡＴＡ、ＮＶＭｅ ｏｖｅｒ ＰＣＩｅ、及びＳＡＳを含む。また、Ｅｔｈｅｒｎｅｔ（登録商標）シグナリングを伝送するために、ＳＦＦ８６３９が適用されるか、或いは近い将来に適用される可能性がある。そのような実施形態で、第１ストレージインターフェイスのために構成されたマスストレージ装置の第１セットを第１ストレージインターフェイスとは異なる第２ストレージインターフェイスのために構成されたマスストレージ装置の第２セットに代替することが上述したように可能になる。第１ストレージインターフェイス及び第２ストレージインターフェイスの両方は多重プロトコルコネクタと互換性がある。そのような互換は、代替ドライブを空いたコネクタに直接接続することによって具現され、空いたコネクタは代替されるドライブによって空になる。
第２アダプタコネクタ６１５は第２ストレージインターフェイスコネクタ６２５のアレイに連結される。第２ストレージインターフェイスコネクタ６２５（第１ストレージインターフェイスコネクタ６２０と類似）はそれぞれマスストレージ装置をストレージマザーボード（そして、第２ストレージアダプタ回路）に連結するために使用される。一実施形態で、第１ストレージコネクタ６２０は“２レーン（ｌａｎｅ）”ストレージインターフェイスを使用する。２レーンストレージインターフェイスは、例えばデータを伝送するためにストレージ装置当り２ピン（ｐｉｎｓ）を具備する。第２ストレージコネクタ６２５は“４レーン（ｌａｎｅ）”ストレージインターフェイスを使用する。４レーンストレージインターフェイスは、例えばデータを伝送するためにストレージ装置当り４ピン（ｐｉｎｓ）を具備する。
ホスト（又はサーバー）マザーボード６５０はケーブル６６０を介してストレージマザーボード１２０に連結される。ケーブル６６０はストレージマザーボード上のケーブルコネクタ６６５に連結される。ホストマザーボード６５０及びストレージマザーボード１２０は１９インチラック内のトレイ内（例えば、サイドバイサイド）に設置される。トレイは、１Ｕ ｈｉｇｈ ｔｒａｙ、２Ｕ ｈｉｇｈ ｔｒａｙ、又は３Ｕ ｈｉｇｈ ｔｒａｙである。１９インチラックはＥｌｅｃｔｒｏｎｉｃ Ｉｎｄｕｓｔｒｉｅｓ Ａｌｌｉａｎｃｅ ｓｔａｎｄａｒｄ（ＥＩＡ）−３１０−Ｄに従って製造されたラックである。
本実施形態で、ストレージマザーボードはホストに可用されるストレージ容量全体を増やすために連結されるか或いは従属連結（ｃａｓｃａｄｅｄ）される。図７Ｂを参照すると、本実施形態で、二つのストレージマザーボード１２０はケーブル７６０によって共に連結される。ケーブル６６０はチェーンされたストレージマザーボード１２０をホスト（図示せず）に連結する。１つのストレージマザーボード１２０上（又は１つのストレージアダプタ回路内）の別途の回路はホストから１つ又は他のストレージマザーボード１２０に信号のルーティングを遂行する。二つのストレージマザーボード１２０はトレイ内（例えば、サイドバイサイド）に設置される。ケーブル６６０は同一又は他のラック内で他のトレイに延長される。この実施形態で、二つのストレージマザーボード１２０を収容するトレイは“ＪＢＯＦ（ｊｕｓｔ ａ ｂｕｎｃｈ ｏｆ ｆｌａｓｈ）”と称される。
以下の表１は、特徴的な多様な組合せを含む実施形態の一例を示す。“Ａ”としてラベリングされた第１行（ｒｏｗ）は一実施形態を要約する。この実施形態は、第１アダプタコネクタ６１０に設置されたストレージアダプタ回路がＳＡＳ用のＰＣＩｅホストバスアダプタ１２２及びＳＡＳ拡張器を含むことを示す。第２アダプタコネクタ６１５に設置されたストレージアダプタ回路は、ＰＣＩｅスイッチを含み、階層的に配列される。この実施形態は、ストレージマザーボード１２０がＰＣＩｅホストインターフェイスを有するホストと共にトレイ内に設置されることを許容する。“Ｂ”としてラベリングされた第２行は他の実施形態を要約する。この実施形態は、第１アダプタコネクタ６１０に設置されたストレージアダプタ回路がＳＡＳ用のＰＣＩｅホストバスアダプタ１２２及びＳＡＳ拡張器を含むことを示す。第２アダプタコネクタ６１５に設置されたストレージアダプタ回路はＰＣＩｅスイッチ及びベースボード管理コントローラ（ＢＭＣ）を含む。ベースボード管理コントローラ（ＢＭＣ）は内部ドライブ温度等のような管理データの統合（ｃｏｎｓｏｌｉｄａｔｉｏｎ）を提供する。この実施形態で、ホストインターフェイスはＰＣＩｅであり、二つのストレージマザーボード１２０はＰＣＩｅに基づくＪＢＯＦのユニットを形成するためにトレイ内に共にチェーン（ｃｈａｉｎｅｄ）される。“Ｃ”としてラベリングされた第３行は更に他の実施形態を要約する。この実施形態は、第１アダプタコネクタ６１０に設置されたストレージアダプタ回路がＥｔｈｅｒｎｅｔ（登録商標）スイッチを含むことを示す。第２アダプタコネクタ６１５に設置されたストレージアダプタ回路はベースボード管理コントローラ（ＢＭＣ）を含む。この実施形態で、二つのストレージマザーボード１２０はＥｔｈｅｒｎｅｔ（登録商標）に基づくＪＢＯＦのユニットを形成するためのトレイ内に共にチェーンされる。

Figure 2020173864
一実施形態で、ストレージインターフェイスコネクタ６２０は多重プロトコルコネクタ（例えば、２レーン及び４レーンプロトコルを支援）である。ストレージマザーボードは各々のマスストレージ装置からストレージアダプタ回路までの単一のデータ経路を有する。ストレージマザーボードはデータ経路の一端でマルチプレクサー或いは“ＭＵＸ”のような選択メカニズムを提供する。選択メカニズムは経路活性化の構成を可能にする。経路活性化は可用データ経路“レーン”の中の所定のタイムで活性化されたレーンを示す。例えば、マスストレージ装置或いは統合装置１２４の中の一つの検出ピンが、マスストレージ装置及び／又は統合装置１２４とアクティブデータ経路の遷移によって使用されたプロトコルを究明するために使用される。データ経路の遷移は一つのプロトコルから他のプロトコルへのコネクタ内における遷移である。そのような実施形態で、シングル４レーンケーブルが使用され、シングル４レーンケーブルは、例えばＰＣＩｅ構成に対するレーンの全てを使用するように流動的に構成される。また、シングル４レーンケーブルはＳＡＳ構成に対するレーンの中の２つを使用するように構成される。各々の場合に、シングル４レーンケーブルは所定のプロトコルのためにコネクタ上の適切なピンにデータレーンをマッピングする。
一実施形態で、マスストレージ装置とは異なる装置が上述した実施形態のマスストレージ装置の代わりに使用される。一実施形態は、任意の連結装置に対する汎用アーキテクチャとして考慮される。任意の連結装置は潜在的な多重物理インフラストラクチャを介して潜在的な多重プロトコルに対して同時（ｃｏｎｃｕｒｒｅｎｔを含む）又は順次連結を要求する。例えば、マスストレージ装置のフォームファクタ内のマイクロサーバーはＰＣＩｅ及びＥｔｈｅｒｎｅｔ（登録商標）の両方に連結される。Ｅｔｈｅｒｎｅｔ（登録商標）装着ＳＳＤはＥｔｈｅｒｎｅｔ（登録商標）及び管理データの通信のためのＩ２Ｃバスの両方に装着される。他の実施形態で、マスストレージ装置の代わりに設置される装置はエンクロージャである。エンクロージャは、揮発性ランダムアクセスメモリ（ＲＡＭ）、揮発性ＲＡＭの組合せ、パワーロス時にＲＡＭの状態を維持するためのバッテリ或いはキャパシタ、及びパワーロス発生時にもデータを保持するフラッシュメモリのような永続性メモリ技術（ｐｅｒｓｉｓｔｅｎｔ ｍｅｍｏｒｙ ｔｅｃｈｎｏｌｏｇｙ）を含む。
図８は、本発明の一実施形態によるストレージマザーボードに連結されたホストのブロック図である。
図８を参照すると、本実施形態で、単一のストレージアダプタ回路は複数のプロトコル変換及びルーティング構成要素をビルディングブロック（８０５〜８４５）のように含む。単一のストレージアダプタ回路は多数の他のストレージインターフェイスを支援する。例えば、ストレージアダプタ回路は、ホストバスアダプタのためのオプションとして、ＳＡＳ（８０５）用のＰＣＩｅホストバスアダプタ、及びＳＡＴＡ（８１０）用のＰＣＩｅホストバスアダプタを含む。ストレージアダプタ回路は、統合装置のためのオプションとして、ＳＡＳ拡張器（８３０）、ＳＡＴＡ拡張器（８３５）、ＰＣＩｅスイッチ（８４０）、及びＥｔｈｅｒｎｅｔ（登録商標）（８４５）の各統合装置（ｃｏｎｓｏｌｉｄａｔｉｏｎ ｄｅｖｉｃｅ）を含む。Ｅｔｈｅｒｎｅｔ（登録商標）統合装置８４５は、例えばＥｔｈｅｒｎｅｔ（登録商標）ハブ、スイッチ、又はルータである。他の実施形態で、ホスト側プロトコル（例、Ｅｔｈｅｒｎｅｔ（登録商標）を含む）及びストレージ側プロトコル（例、ＩｎｆｉｎｉＢａｎｄ含む）の任意の組合せに対するホストバスアダプタ及び統合装置はストレージアダプタ回路内に含まれる。ストレージアダプタ回路内のストレージアダプタ回路コントローラ８６０は、スタ−トアップ或いはホスト側やストレージ側で新しい連結が成立した時、新しく連結されたエンティティー（ｅｎｔｉｔｙ）とプロトコルを交渉（ｎｅｇｏｔｉａｔｅ）して結果的にストレージアダプタ回路を構成する。
例えば、ストレージアダプタ回路コントローラ８６０がストレージ側のプロトコルをＳＡＳであるとして検出した場合、ストレージアダプタ回路コントローラ８６０はＳＡＳ（８０５）用のＰＣＩｅホストバスアダプタをストレージアダプタ回路のホスト側インターフェイスに連結する。そして、ストレージアダプタ回路コントローラ８６０はＳＡＳ（８０５）用のＰＣＩｅホストバスアダプタとストレージアダプタ回路のストレージ側インターフェイスとの間にＳＡＳ拡張器（８３０）を連結する。他のビルディングブロック（８１０、８３５、８４０）はこの構成では使用されなくともよい。他の例で、ストレージアダプタ回路コントローラ８６０がホスト側及びストレージ側のプロトコルを同一であるとして検出した場合、プロトコル変換ビルディングブロック（８０５、８１０）は全て未使用となる。ストレージアダプタ回路コントローラ８６０はホスト側インターフェイスとストレージ側インターフェイスとの間で適切なルーティング構成要素（例えば、ホストインターフェイスがＰＣＩｅであり、マスストレージ装置に対するインターフェイスがＰＣＩｅである場合、ＰＣＩｅスイッチ（８４０））を単純に連結する。
一実施形態で、図８のストレージアダプタ回路１３０のストレージアダプタ回路コントローラ８６０は、ホストバスアダプタ（８０５、８１０）の中の少なくとも１つと、ホスト側インターフェイスとストレージアダプタ回路内のストレージ側インターフェイスとの間の統合装置（８３０、８３５、８４０、８４５）の中の少なくとも１つとをどのような場合でも上述したように連結する。他の実施形態で、ストレージアダプタ回路コントローラ８６０は、ホスト側インターフェイスとストレージ側インターフェイスとの間で、１つ以上のホストバスアダプタ（８０５、８１０）と１つ以上の統合装置（８３０、８３５、８４０、８４５）とを同時に連結する。このように、ストレージマザーボードは、他のプロトコルを有し、ストレージアダプタ回路１３０に同時に連結される多重マスストレージディバイスＳＤを含む。
例えば、システムはＳＡＳ及びＮＶＭｅマスストレージ装置の両方を含み、ホストバスプロトコルはＰＣＩｅである。オペレータは一部のＳＡＳマスストレージ装置をＮＶＭｅマスストレージ装置に代替することを望むことがある。一実施形態は、システム内で他の変化を要求すること無しでも、そのような代替を収容することが可能になる。
本明細書に開示した本発明の実施形態によって、ストレージアダプタ回路及び／又は他の関連装置或いは構成要素（ｃｏｍｐｏｎｅｎｔｓ）は、任意の適切なハードウェア、ファームウェア（例えば、アプリケーション特定集積回路）、ソフトウェア、又はソフトウェアファームウェア及びハードウェアの組合せを活用して具現される。例えば、ストレージアダプタ回路の多様な構成要素は１つのＩＣチップや別途のＩＣチップ上に形成される。また、ストレージアダプタ回路の多様な構成要素は、フレキシブル印刷回路フィルム（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）、テープキャリヤーパッケージ（ＴＣＰ：ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）、又は印刷回路基板（ＰＣＢ）上に具現されるか若しくは１つの基板（ｓｕｂｓｔｒａｔｅ）上に形成される。また、ストレージアダプタ回路の多様な構成要素は、１つ以上のコンピューティング装置内の１つ以上のプロセッサによってオペレートされるプロセス又はスレッド（ｔｈｒｅａｄ）である。プロセッサは、コンピュータプログラム命令を実行し、本実施形態に開示した多様な機能を遂行する他のシステム構成要素と連動（ｉｎｔｅｒａｃｔｉｎｇ）する。コンピュータプログラム命令はメモリ内に格納される。メモリはスタンダードメモリ装置を利用してコンピューティング装置内に具現される。スタンダードメモリ装置は、例えばＲＡＭである。また、コンピュータプログラム命令は他の非一時的コンピュータ読み取り可能な記録媒体内に格納される。コンピュータ読み取り可能な記録媒体は、例えばＣＤ−ＲＯＭ、フラッシュドライブ、及び／又はその他の媒体である。本分野に熟練する知識を有する者は、多様なコンピューティング装置の機能が本発明の実施形態を逸脱しない範囲内で１つ以上の他のコンピューティング装置に分散できることが理解される。
第１、第２等のような用語が多様な構成素子、構成要素、領域、層及び／又はセクションを説明するために使用されるが、これらの構成素子、構成要素、領域、層及び／又はセクションはその用語によって制限されない。これらの用語は、１つの構成素子、構成要素、領域、層又はセクションを他の構成素子、構成要素、領域、層又はセクションと区別する場合のみに使用される。例えば、本発明の技術的な思想及び範囲を逸脱せずに以下で言及する第１の構成素子、構成要素、領域、層又はセクションは第２の構成素子、構成要素、領域、層又はセクションと称される。
“下部に（ｂｅｎｅａｔｈ）”、“下に（ｂｅｌｏｗ）”、“低い（ｌｏｗｅｒ）”、“下（ｕｎｄｅｒ）”、“上に（ａｂｏｖｅ）”、及び”上部に（ｕｐｐｅｒ）”のような空間的に相対的な用語は、１つの構成要素、又は図面に示した他の構成要素や特徴との関係を説明するための便宜性のために本明細書内で使用される。空間的に相対的な用語が、図面内で示した方向に加えて、使用や動作の時に該当装置の他の方向も含む場合がある。例えば、図面内で装置が回転された場合、他の要素や特徴（ｆｅａｔｕｒｅｓ、又は品物）に対して“下に”、“下部に”、“下”と言及する要素は他の要素や特徴の“上に”位置する。従って、例示的な用語の“下に”及び“下”は上及び下の方向全てを網羅する。装置は他の方向に配置されることがあり、（９０°又は他の方向に回転）、ここで使用する空間的に相対的な説明は状況によって解釈されるべきである。
本明細書で使用した用語は特別な実施形態を説明するための目的で使用したものであり、本発明のコンセプトを制限するものではない。本明細書で使用した用語“実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）”、大略（ａｂｏｕｔ）、及び類似な用語は近似的な用語として使用し、程度（ｄｅｇｒｅｅ）を示す用語として使用したものではない。そのような用語は、当業者によって認識される測定されるか或いは計算された値であり、本質的な偏差を含むものとして認識する必要がある。本明細書で使用した用語“メジャー構成要素”は組成の重さの少なくとも半分を構成する構成要素を意味する。用語“メジャー部分”は、複数の項目に適用する場合、その項目の少なくとも半分を意味する。
本明細書で使用した単数形態“１つ（ａ）”、及び“一（ａｎ）”は、文脈に明確に異なって示さない限り、複数形態を含む場合がある。また、本明細書で用語“含む”及び／又は“含む”を使用した場合、これは明示された特徴、数字、段階、動作、構成素子、及び／又は構成要素の存在を明示するが、１つ以上の他の特徴、数字、段階、動作、構成素子、構成要素、及び／又はこれらのグループの存在や付加を排除しないことが理解される。本明細書で使用した用語“及び／又は”は関連リスト項目内の一つ以上の何らかの及び全ての組合せを含む。“の中で少なくとも一つ”のような表現は、先行する構成要素のリストがある場合に構成要素のリスト全体を変更するが、そのリストの個別的な構成要素を変更することはない。また、本発明の実施形態の説明で用語“することができる”の使用は“本発明の１つ以上の実施形態”を示す。また、用語“例示的に”は例示が図を示す場合がある。本明細書で使用した用語“使用する”、“使用”及び“使用された”は用語”活用する”、“活用”、及び“活用された”のそれぞれ同義語として考慮される。
構成要素が他の要素に対して“上（ｏｎ）”、“に連結された（ｃｏｎｎｅｃｔｅｄ ｔｏ）”、“に接続された（ｃｏｕｐｌｅｄ ｔｏ）”、又は“に隣接して（ａｄｊａｃｅｎｔ ｔｏ）”として言及する場合、他の要素に対して直接的に“上に”、“に連結された”、“に接続された”、又は“に隣接された”ものであるか、或いは１つ以上の中間要素が介在することが理解される。これに反して、構成要素が他の要素に対して“直接的に上（ｏｎ）に”、“に直接的に連結された（ｃｏｎｎｅｃｔｅｄ ｔｏ）”、“に直接的に接続された（ｃｏｕｐｌｅｄ ｔｏ）”、又は“直ちに隣接して（ｉｍｍｅｄｉａｔｅｌｙ ａｄｊａｃｅｎｔ ｔｏ）”として言及する場合、中間要素は介在しない。
本明細書で引用した数値的な範囲は、引用した範囲内に含まれる（ｓｕｂｓｕｍｅｄ）同一の数値精密度の全ての下位範囲を含むものとして意図する。例えば、“１．０〜１０．０”の範囲は、引用した最小値１．０と引用した最大値１０．０との間（及び含む）の全ての下位範囲を含むものと意図する。例えば、数値的な範囲は、２．４〜７．６のように、最小値１．０以上の値と最大値１０．０以下の値とを有する。本明細書で引用した任意の最大数値限定はその内に含まれる全ての下位数値制限を含むように意図し、引用した任意の最小数値限定はその内に含まれる全ての上位数値制限を含むように意図する場合がある。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
１１０ ホスト
１２０ ストレージマザーボード
１２２ ホストバスアダプタ（ＨＢＡ）
１２４ 統合装置
１２６ マスストレージ装置（ＳＤ）
１３０ ストレージアダプタ回路
１４０ パワーサプライ
４１０、６６０、７６０ ケーブル
４１５ ストレージコネクタ
６１０ 第１アダプタコネクタ
６１５ 第２アダプタコネクタ
６２０ 第１ストレージインターフェイスコネクタ
６２５ 第２ストレージインターフェイスコネクタ
６５０ ホストマザーボード
６６５ ケーブルコネクタ
８０５ ＨＢＡ（ＳＡＳ）
８０６ ＨＢＡ（ＳＡＴＡ）
８３０ 統合装置（ＳＡＳ拡張器）
８３５ 統合装置（ＳＡＴＡ拡張器）
８４０ 統合装置（ＰＣＩｅスイッチ）
８４５ 統合装置（Ｅｔｈｅｒｎｅｔ（登録商標））
８６０ ストレージアダプタ回路コントローラ

Claims (20)

  1. ストレージ装置に連結するための第１ストレージインターフェイスコネクタ、第１アダプタコネクタ、及びホストに連結するためのコネクタを含むストレージマザーボードと、
    前記第１アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス及び前記ホストと通信するためのホストインターフェイスを支援するように構成された第１ストレージアダプタ回路と、
    前記第１アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス及び前記ホストと通信するためのホストインターフェイスを支援するように構成された第２ストレージアダプタ回路と、を備え、
    前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なることを特徴とするストレージシステム。
  2. 前記第１ストレージアダプタ回路は、ルーティング回路を含むことを特徴とする請求項１に記載のストレージシステム。
  3. 前記第１ストレージアダプタ回路は、プロトコル変換回路を更に含むことを特徴とする請求項２に記載のストレージシステム。
  4. 前記ストレージマザーボードは、第２ストレージインターフェイスコネクタ及び第２アダプタコネクタを更に含み、
    前記ストレージシステムは、前記第１アダプタコネクタ及び前記第２アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記第１ストレージインターフェイス及び前記ホストインターフェイスを支援するように構成された第３ストレージアダプタ回路を更に備え、
    前記第３ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なることを特徴とする請求項１に記載のストレージシステム。
  5. 前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１マザーボードコネクタで第２ストレージインターフェイスを提供するように更に構成され、
    前記第２ストレージインターフェイスは、前記第１ストレージアダプタ回路の第１ストレージインターフェイスと同じであることを特徴とする請求項１に記載のストレージシステム。
  6. 前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１マザーボードコネクタで第２ストレージインターフェイスを提供するように更に構成され、
    前記第２ストレージインターフェイスは、前記第１ストレージアダプタ回路の第１ストレージインターフェイスとは異なることを特徴とする請求項１に記載のストレージシステム。
  7. 前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、ＳＡＴＡインターフェイスを含み、
    前記第２ストレージインターフェイスは、ＳＡＳインターフェイスを含むことを特徴とする請求項６に記載のストレージシステム。
  8. 前記第１ストレージアダプタ回路のホストインターフェイスは、ＰＣＩｅインターフェイスを含み、
    前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、ＳＡＴＡ、ＳＡＳ、Ｆｉｂｒｅ Ｃｈａｎｎｅｌ、ＮＶＭｅ、Ｅｔｈｅｒｎｅｔ（登録商標）、及びＵＳＢで構成されるグループから選択されるインターフェイスを含むことを特徴とする請求項１に記載のストレージシステム。
  9. 前記第１ストレージアダプタ回路のホストインターフェイスは、ＰＣＩｅインターフェイスを含み、
    前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、ＰＣＩｅインターフェイスを含むことを特徴とする請求項１に記載のストレージシステム。
  10. 前記第１ストレージアダプタ回路のホストインターフェイスは、ＳＡＳインターフェイスを含み、
    前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、ＳＡＳインターフェイスを含むことを特徴とする請求項１に記載のストレージシステム。
  11. 前記第１ストレージインターフェイスコネクタは、少なくとも２つの異なるストレージインターフェイスと互換性があることを特徴とする請求項１に記載のストレージシステム。
  12. 前記第１ストレージインターフェイスコネクタは、ＳＦＦ８６３９コネクタを含むことを特徴とする請求項１１に記載のストレージシステム。
  13. ストレージ装置に連結するための第１ストレージインターフェイスコネクタ、第１アダプタコネクタ、及びホストに連結するためのコネクタを含むストレージマザーボードと、
    前記第１アダプタコネクタと互換性のある第１マザーボードコネクタ、及び第１ストレージコネクタを含む第１ストレージアダプタ回路と、
    前記第１アダプタコネクタと互換性のある第１マザーボードコネクタ、及び第１ストレージコネクタを含む第２ストレージアダプタ回路と、を備え、
    前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１ストレージコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス、及び前記第１ストレージアダプタ回路の第１マザーボードコネクタで前記ホストと通信するためのホストインターフェイスを支援し、
    前記第２ストレージアダプタ回路は、前記第２ストレージアダプタ回路の第１ストレージコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス、及び前記第２ストレージアダプタ回路の第１マザーボードコネクタで前記ホストと通信するためのホストインターフェイスを支援し、
    前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なることを特徴とするストレージシステム。
  14. 前記第１ストレージアダプタ回路の第１ストレージコネクタにデータ経路によって連結されたマスストレージ装置を更に含み、
    前記データ経路は、ケーブル、複数の印刷回路基板トレイス、及び無線リンクで構成されるグループから選択される経路を含むことを特徴とする請求項１３に記載のストレージシステム。
  15. 前記第１ストレージアダプタ回路の第１マザーボードコネクタは、ＰＣＩｅコネクタを含み、
    前記第１ストレージアダプタ回路のホストインターフェイスは、ＰＣＩｅであることを特徴とする請求項１４に記載のストレージシステム。
  16. 前記ストレージマザーボードは、第２ストレージインターフェイスコネクタ及び第２アダプタコネクタを更に含み、
    前記ストレージシステムは、前記第１アダプタコネクタ及び前記第２アダプタコネクタと互換性のある第１マザーボードコネクタ並びに第１ストレージコネクタを含む第３ストレージアダプタ回路を更に備え、
    前記第３ストレージアダプタ回路は、前記第３ストレージアダプタ回路の第１ストレージコネクタで前記第１ストレージインターフェイスを支援し、前記第３ストレージアダプタ回路の第１マザーボードコネクタで前記ホストインターフェイスを支援し、
    前記第３ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なることを特徴とする請求項１３に記載のストレージシステム。
  17. １９インチラックのためのラックトレイを含むコンピューティングシステムであって、
    前記ラックトレイは、ＣＰＵ及びメモリを含むホストマザーボード並びにストレージマザーボードを含み、
    前記ストレージマザーボードは、
    ストレージ装置に連結するための第１ストレージインターフェイスコネクタ、第１アダプタコネクタ、及びホストに連結するためのコネクタと、
    前記第１アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス及び前記ホストと通信するためのホストインターフェイスを支援するように構成された第１ストレージアダプタ回路と、
    前記第１アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記ストレージ装置と通信するための第１ストレージインターフェイス及び前記ホストと通信するためのホストインターフェイスを支援するように構成された第２ストレージアダプタ回路と、を含み、
    前記第１ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なることを特徴とするコンピューティングシステム。
  18. 前記ストレージマザーボードは、第２ストレージインターフェイスコネクタ及び第２アダプタコネクタを更に含み、
    前記コンピューティングシステムは、前記第１アダプタコネクタ及び前記第２アダプタコネクタと互換性のある第１マザーボードコネクタを含み、前記第１マザーボードコネクタで前記第１ストレージインターフェイス及び前記ホストインターフェイスを支援するように構成された第３ストレージアダプタ回路を更に備え、
    前記第３ストレージアダプタ回路の第１ストレージインターフェイスは、前記第２ストレージアダプタ回路の第１ストレージインターフェイスとは異なることを特徴とする請求項１７に記載のコンピューティングシステム。
  19. 前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１マザーボードコネクタで第２ストレージインターフェイスを提供するように更に構成され、
    前記第２ストレージインターフェイスは、前記第１ストレージアダプタ回路の第１ストレージインターフェイスと同じであることを特徴とする請求項１７に記載のコンピューティングシステム。
  20. 前記第１ストレージアダプタ回路は、前記第１ストレージアダプタ回路の第１マザーボードコネクタで第２ストレージインターフェイスを提供するように更に構成され、
    前記第２ストレージインターフェイスは、前記第１ストレージアダプタ回路の第１ストレージインターフェイスとは異なることを特徴とする請求項１７に記載のコンピューティングシステム。
JP2020127033A 2015-05-08 2020-07-28 多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステム Active JP6799706B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562158714P 2015-05-08 2015-05-08
US62/158,714 2015-05-08
US15/090,409 US10114778B2 (en) 2015-05-08 2016-04-04 Multi-protocol IO infrastructure for a flexible storage platform
US15/090,409 2016-04-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016093778A Division JP6742144B2 (ja) 2015-05-08 2016-05-09 多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステム

Publications (2)

Publication Number Publication Date
JP2020173864A true JP2020173864A (ja) 2020-10-22
JP6799706B2 JP6799706B2 (ja) 2020-12-16

Family

ID=57222656

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016093778A Active JP6742144B2 (ja) 2015-05-08 2016-05-09 多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステム
JP2020127033A Active JP6799706B2 (ja) 2015-05-08 2020-07-28 多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016093778A Active JP6742144B2 (ja) 2015-05-08 2016-05-09 多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステム

Country Status (5)

Country Link
US (6) US10114778B2 (ja)
JP (2) JP6742144B2 (ja)
KR (2) KR102384328B1 (ja)
CN (1) CN106126448B (ja)
TW (2) TWI702502B (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210117298A1 (en) * 2013-02-21 2021-04-22 Advantest Corporation Use of host bus adapter to provide protocol flexibility in automated test equipment
US10114778B2 (en) 2015-05-08 2018-10-30 Samsung Electronics Co., Ltd. Multi-protocol IO infrastructure for a flexible storage platform
TWI536179B (zh) * 2015-07-02 2016-06-01 緯創資通股份有限公司 連接電路及具有該連接電路之計算機系統
US11983138B2 (en) 2015-07-26 2024-05-14 Samsung Electronics Co., Ltd. Self-configuring SSD multi-protocol support in host-less environment
US10691628B2 (en) * 2016-05-06 2020-06-23 Quanta Computer Inc. Systems and methods for flexible HDD/SSD storage support
TWM526712U (zh) * 2016-05-06 2016-08-01 Portwell Inc 可支援並自動辨識ｉｐ硬碟與ｓａｔａ硬碟的伺服器
US10210123B2 (en) 2016-07-26 2019-02-19 Samsung Electronics Co., Ltd. System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices
US10346041B2 (en) 2016-09-14 2019-07-09 Samsung Electronics Co., Ltd. Method for using BMC as proxy NVMeoF discovery controller to provide NVM subsystems to host
US10372659B2 (en) * 2016-07-26 2019-08-06 Samsung Electronics Co., Ltd. Multi-mode NMVE over fabrics devices
US20190109720A1 (en) 2016-07-26 2019-04-11 Samsung Electronics Co., Ltd. Modular system (switch boards and mid-plane) for supporting 50g or 100g ethernet speeds of fpga+ssd
US11461258B2 (en) 2016-09-14 2022-10-04 Samsung Electronics Co., Ltd. Self-configuring baseboard management controller (BMC)
US10620855B2 (en) * 2016-09-06 2020-04-14 Samsung Electronics Co., Ltd. System and method for authenticating critical operations on solid-state drives
US10496566B2 (en) * 2016-12-20 2019-12-03 Samsung Electronics Co., Ltd. Method and apparatus for data recovering during a board replacement
US10255134B2 (en) 2017-01-20 2019-04-09 Samsung Electronics Co., Ltd. Control plane method and apparatus for providing erasure code protection across multiple storage devices
US11543967B2 (en) * 2017-02-23 2023-01-03 Samsung Electronics Co., Ltd. Method for controlling BW SLA in NVME-of ethernet SSD storage systems
US10338838B2 (en) * 2017-03-24 2019-07-02 Samsung Electronics Co., Ltd. Multi-mode NVMe over fabrics device for supporting CAN (controller area network) bus or SMBus interface
CN107728936B (zh) 2017-09-05 2020-10-09 华为技术有限公司 用于传输数据处理请求的方法和装置
US11263508B2 (en) * 2017-09-22 2022-03-01 Samsung Electronics Co., Ltd. Modular NGSFF module to meet different density and length requirements
US11232037B2 (en) * 2017-10-23 2022-01-25 Seagate Technology Llc Using a first-in-first-out (FIFO) wraparound address lookup table (ALT) to manage cached data
TWI636366B (zh) 2017-11-22 2018-09-21 緯穎科技服務股份有限公司 資料冗餘的處理方法及其相關電腦系統
US10884975B2 (en) 2017-11-30 2021-01-05 Samsung Electronics Co., Ltd. Differentiated storage services in ethernet SSD
US10846017B2 (en) 2017-12-14 2020-11-24 Western Digital Technologies, Inc. Secure digital (SD) to NVMe buffer manager
US10534738B2 (en) * 2018-01-17 2020-01-14 Western Digital Technologies, Inc. Host bus adaptor with configurable interface
US11334274B2 (en) 2018-02-09 2022-05-17 Seagate Technology Llc Offloaded data migration between storage devices
US10521378B2 (en) * 2018-03-09 2019-12-31 Samsung Electronics Co., Ltd. Adaptive interface storage device with multiple storage protocols including NVME and NVME over fabrics storage devices
US11307778B2 (en) 2018-03-09 2022-04-19 Kioxia Corporation Power management for solid state drives in a network
KR102637166B1 (ko) * 2018-04-17 2024-02-16 삼성전자주식회사 대용량 데이터를 저장하는 네트워크 스토리지 장치
CN108804360A (zh) * 2018-05-21 2018-11-13 郑州云海信息技术有限公司 一种兼容sas/sata/nvme硬盘的存储卡
CN110609866B (zh) * 2018-06-15 2023-08-11 伊姆西Ip控股有限责任公司 用于协商事务的方法、设备和计算机程序产品
BE1026569B1 (de) * 2018-08-27 2020-03-23 Phoenix Contact Gmbh & Co Steuer- und Datenübertragungsanlage zur Unterstützung verschiedener Kommunikationsprotokolle und ein Adaptermodul
CN109857694B (zh) * 2018-12-10 2021-03-19 联想(北京)有限公司 装置及计算设备
CN109684250A (zh) * 2019-01-10 2019-04-26 中国长城科技集团股份有限公司 兼容sas、sata、nvme硬盘的接口电路及背板
US11500593B2 (en) * 2019-03-20 2022-11-15 Samsung Electronics Co., Ltd. High-speed data transfers through storage device connectors
CN110096112B (zh) * 2019-04-29 2020-11-10 新华三信息技术有限公司 硬盘装置、硬盘转接装置、网络设备与硬盘的连接方法
US10942881B2 (en) 2019-06-25 2021-03-09 Micron Technology, Inc. Parallel operations in aggregated and virtualized solid state drives
US11762798B2 (en) * 2019-06-25 2023-09-19 Micron Technology, Inc. Aggregated and virtualized solid state drives with multiple host interfaces
US10942846B2 (en) 2019-06-25 2021-03-09 Micron Technology, Inc. Aggregated and virtualized solid state drives accessed via multiple logical address spaces
US11573708B2 (en) 2019-06-25 2023-02-07 Micron Technology, Inc. Fail-safe redundancy in aggregated and virtualized solid state drives
US11768613B2 (en) * 2019-06-25 2023-09-26 Micron Technology, Inc. Aggregation and virtualization of solid state drives
US11055249B2 (en) 2019-06-25 2021-07-06 Micron Technology, Inc. Access optimization in aggregated and virtualized solid state drives
US11513923B2 (en) 2019-06-25 2022-11-29 Micron Technology, Inc. Dynamic fail-safe redundancy in aggregated and virtualized solid state drives
US11340796B2 (en) 2019-08-30 2022-05-24 Dell Products L.P. Method for managing sleep mode at a data storage device and system therefor
US20220345414A1 (en) * 2019-08-30 2022-10-27 Unitex Corporation Interface Conversion Device
CN112860606A (zh) * 2019-11-28 2021-05-28 浙江宇视科技有限公司 一种接口转换装置及设备
US20200192832A1 (en) * 2020-02-21 2020-06-18 Intel Corporation Influencing processor governance based on serial bus converged io connection management
US20210279004A1 (en) * 2020-03-03 2021-09-09 Silicon Motion, Inc. Ssd system and ssd control system
US11150842B1 (en) * 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Dynamic memory controller and method for use therewith
US11281399B2 (en) 2020-06-24 2022-03-22 Western Digital Technologies, Inc. Dual-interface storage system and method for use therewith
US11442665B2 (en) 2020-12-04 2022-09-13 Western Digital Technologies, Inc. Storage system and method for dynamic selection of a host interface
US11907587B2 (en) * 2021-06-09 2024-02-20 Western Digital Technologies, Inc. Managing persistent memory regions across multiple protocols
CN114185826A (zh) * 2021-12-13 2022-03-15 深圳市绿联科技股份有限公司 一种用于外接存储设备的接口适配器
US20230325338A1 (en) * 2022-04-06 2023-10-12 Western Digital Technologies, Inc. Protocol indicator for data transfer
US20240004822A1 (en) * 2022-06-30 2024-01-04 Advanced Micro Devices, Inc. Automatic provision of high speed serializer/deserializer lanes by firmware
US20240095199A1 (en) * 2022-09-15 2024-03-21 Micron Technology, Inc. Multi-interface memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006195975A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 複数の種類のストレージ装置を管理するための装置と方法
US20150032917A1 (en) * 2012-02-22 2015-01-29 Vincent Nguyen Multiplexer for signals according to different protocols
JP2015084222A (ja) * 2013-10-25 2015-04-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． サーバシステム及びストレージシステム

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2693575B1 (fr) 1992-07-09 1994-08-19 Gemplus Card Int Carte à mémoire de masse avec fonction entrée/sortie.
US6738937B1 (en) 2000-12-01 2004-05-18 Lsi Logic Corporation Method for nondisruptive testing of device and host attachment to storage subsystems
US7020600B2 (en) 2001-09-07 2006-03-28 Texas Instruments Incorporated Apparatus and method for improvement of communication between an emulator unit and a host device
US6738259B2 (en) 2001-11-19 2004-05-18 Imation Corp. Apparatus supporting multiple memory card formats
US7155546B2 (en) * 2003-12-18 2006-12-26 Intel Corporation Multiple physical interfaces in a slot of a storage enclosure to support different storage interconnect architectures
US7844444B1 (en) 2004-11-23 2010-11-30 Sanblaze Technology, Inc. Fibre channel disk emulator system and method
US7478221B1 (en) 2005-05-03 2009-01-13 Symantec Operating Corporation System and method for using consistent virtual addresses to communicate in cooperative multi-layer virtualization environments
US8065133B1 (en) 2006-06-30 2011-11-22 Sanblaze Technology, Inc. Method for testing a storage network including port level data handling
US20090077299A1 (en) 2007-09-14 2009-03-19 Layerwalker Technology, Inc. Method and System for Accessing Data
US20090172235A1 (en) 2007-12-27 2009-07-02 Mei Yan Megasim card adapter
CN101599053B (zh) * 2008-06-05 2011-05-25 联想(北京)有限公司 支持多种传输协议的串行接口控制器及控制方法
US8051228B2 (en) * 2008-11-13 2011-11-01 International Business Machines Corporation Physical interface macros (PHYS) supporting heterogeneous electrical properties
US8195878B2 (en) 2009-02-19 2012-06-05 Pmc-Sierra, Inc. Hard disk drive with attached solid state drive cache
US8301822B2 (en) 2009-09-23 2012-10-30 Sandisk Il Ltd. Multi-protocol storage device bridge
US9141571B2 (en) * 2010-12-28 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. PCI express switch with logical device capability
JP5816303B2 (ja) 2011-09-13 2015-11-18 株式会社日立製作所 フラッシュメモリを含むストレージシステム、及び記憶制御方法
US9626207B2 (en) 2011-12-16 2017-04-18 International Business Machines Corporation Managing configuration and system operations of a non-shared virtualized input/output adapter as virtual peripheral component interconnect root to single function hierarchies
US8998636B2 (en) * 2013-01-29 2015-04-07 Hewlett-Packard Development Company, L.P. Interconnect assembly
US9424224B2 (en) * 2013-06-18 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. PCIe tunneling through SAS
US8943234B1 (en) 2013-08-05 2015-01-27 Lsi Corporation Multi-protocol storage controller
US9460042B2 (en) * 2013-09-03 2016-10-04 Hewlett Packard Enterprise Development Lp Backplane controller to arbitrate multiplexing of communication
US20160124872A1 (en) * 2013-12-12 2016-05-05 Samsung Electronics Co., Ltd. Disaggregated memory appliance
US10635316B2 (en) * 2014-03-08 2020-04-28 Diamanti, Inc. Methods and systems for data storage using solid state drives
US10311003B2 (en) * 2014-03-26 2019-06-04 Lenovo (Singapore) Pte. Ltd. Detection and identifcation of supported connection protocols in a multi-purpose storage bay
CN204203855U (zh) * 2014-11-24 2015-03-11 浪潮电子信息产业股份有限公司 一种新型外置式sas 12g raid存储卡
US10114778B2 (en) * 2015-05-08 2018-10-30 Samsung Electronics Co., Ltd. Multi-protocol IO infrastructure for a flexible storage platform
US20170068628A1 (en) * 2015-09-08 2017-03-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Reducing ethernet latency in a multi-server chassis
US10235314B2 (en) * 2015-12-28 2019-03-19 EMC IP Holding Company LLC Fabric for modular solid-state storage systems
US10289560B2 (en) * 2016-03-10 2019-05-14 Toshiba Memory Corporation Switch module and storage system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006195975A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 複数の種類のストレージ装置を管理するための装置と方法
US20150032917A1 (en) * 2012-02-22 2015-01-29 Vincent Nguyen Multiplexer for signals according to different protocols
JP2015084222A (ja) * 2013-10-25 2015-04-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． サーバシステム及びストレージシステム

Also Published As

Publication number Publication date
US10776299B2 (en) 2020-09-15
JP6799706B2 (ja) 2020-12-16
TWI702502B (zh) 2020-08-21
US11003609B2 (en) 2021-05-11
KR20160131906A (ko) 2016-11-16
US20160328347A1 (en) 2016-11-10
US20200379933A1 (en) 2020-12-03
CN106126448A (zh) 2016-11-16
US10114778B2 (en) 2018-10-30
US10360166B2 (en) 2019-07-23
JP6742144B2 (ja) 2020-08-19
KR102542578B1 (ko) 2023-06-13
US20180329844A1 (en) 2018-11-15
US11907150B2 (en) 2024-02-20
US20210263871A1 (en) 2021-08-26
US20190286595A1 (en) 2019-09-19
CN106126448B (zh) 2020-09-22
JP2016212880A (ja) 2016-12-15
KR102384328B1 (ko) 2022-04-07
TW201706863A (zh) 2017-02-16
TW202042076A (zh) 2020-11-16
TWI734555B (zh) 2021-07-21
US20240168903A1 (en) 2024-05-23
KR20220044932A (ko) 2022-04-12

Similar Documents

Publication Publication Date Title
JP6799706B2 (ja) 多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステム
US11741040B2 (en) SFF-TA-100X based multi-mode protocols solid state devices
TWI683610B (zh) 用於計算平台的模組化托架形式因子
US10467170B2 (en) Storage array including a bridge module interconnect to provide bridge connections to different protocol bridge protocol modules
EP3158455B1 (en) Modular switched fabric for data storage systems
US10901932B2 (en) Backplane interface sets
US20150370666A1 (en) Failover handling in modular switched fabric for data storage systems
TW202008105A (zh) 具有偏移插槽對準的週邊儲存卡
JP2015084222A (ja) サーバシステム及びストレージシステム
US10545901B2 (en) Memory card expansion
KR20190106680A (ko) 멀티-모드 및/또는 멀티-속도 NVMe-oF 장치
JP6042914B2 (ja) モジュラサーバーシステム、ｉ／ｏモジュール及びスイッチング方法
TWI419154B (zh) 一種資料儲存系統
JP2013137611A (ja) Ｕｓｂハブコントローラ、ｕｓｂホストコントローラ、およびシステム
KR20110030002A (ko) 활성-활성 멀티플렉싱 유닛 또는 포트 선택자 유닛을 가지는 네트워크 직접 연결 저장 장치
US20130212302A1 (en) Disk array apparatus
KR20190055970A (ko) 설계자동화 프로그램을 위한 스토리지 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200728

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200916

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201120

R150 Certificate of patent or registration of utility model

Ref document number: 6799706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250