JP2020160860A - ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラム - Google Patents

ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラム Download PDF

Info

Publication number
JP2020160860A
JP2020160860A JP2019060404A JP2019060404A JP2020160860A JP 2020160860 A JP2020160860 A JP 2020160860A JP 2019060404 A JP2019060404 A JP 2019060404A JP 2019060404 A JP2019060404 A JP 2019060404A JP 2020160860 A JP2020160860 A JP 2020160860A
Authority
JP
Japan
Prior art keywords
storage
host
speed
write
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019060404A
Other languages
English (en)
Other versions
JP6733924B1 (ja
Inventor
康明 中澤
Yasuaki Nakazawa
康明 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2019060404A priority Critical patent/JP6733924B1/ja
Application granted granted Critical
Publication of JP6733924B1 publication Critical patent/JP6733924B1/ja
Publication of JP2020160860A publication Critical patent/JP2020160860A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】ストレージにデータを書き込む速度である書き込み速度を安定させること。【解決手段】ストレージ制御プログラムは、コンピュータに、ホストがストレージにシーケンシャルアクセスしてデータを書き込む速度である書き込み速度を算出する書き込み速度算出機能と、前記書き込み速度が所定の上限値を超えている場合、前記ホストにランダムアクセスを許可するよう前記ストレージを制御し、前記書き込み速度が所定の下限値未満である場合、前記ホストにシーケンシャルアクセスを許可するよう前記ストレージを制御する書き込み方式制御機能と、を実現させる。【選択図】図3

Description

本発明は、ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラムに関する。
近年、人工知能(AI:Artificial Intelligence)の積極的な活用、ビッグデータの積極的な活用、モノのインターネット(IoT:Internet of Things)等が推進されていることに伴い、情報通信システムにおいて取り扱われるデータの数や個々のデータのデータ量が増加している。このような状況における課題の一つとして、データを記憶するストレージへの書き込み速度の安定化が挙げられる。
例えば、特許文献1には、性能要件指定部と、アクセス実行部とを備えるストレージが開示されている。性能要件指定部は、ストレージに対して指定された書き込みアクセスにおいて維持すべき性能の下限と上限を記憶部に保持する。アクセス実行部は、性能要件指定部で指定された書き込みアクセスの性能上限を参照し、書き込みアクセス性能が性能上限を上回る場合には、書き込みコマンドの実行を遅らせる制御を行う。ここで言う書き込みアクセス性能は、ストレージにデータを書き込む速度を含む概念である。
国際公開第2015/076354号
しかしながら、上述したストレージは、書き込みアクセス性能が性能上限を上回る場合、書き込みアクセス性能そのものを制御せず、書き込みコマンドの実行を遅らせる制御を行う。このため、上述したストレージは、データを書き込む速度を不安定にしてしまうことにより、データの書き込みを実行するホストを管理するOS(Operating System)、アプリケーション等の動作に悪影響を与えてしまうことがある。
そこでこの発明は、上述の課題を解決するストレージ制御装置、ストレージ制御方法及びストレージ制御プログラムを提供することを目的としている。
本発明は、上述の課題を解決すべくなされたもので、
上記目的を達成するために、本発明は、本発明は、ホストがストレージにシーケンシャルアクセスしてデータを書き込む速度である書き込み速度を算出する書き込み速度算出部と、前記書き込み速度が所定の上限値を超えている場合、前記ホストにランダムアクセスを許可するよう前記ストレージを制御し、前記書き込み速度が所定の下限値未満である場合、前記ホストにシーケンシャルアクセスを許可するよう前記ストレージを制御する書き込み方式制御部と、を備えるストレージ制御装置である。
また本発明は、ホストがストレージにシーケンシャルアクセスしてデータを書き込む速度である書き込み速度を算出し、前記書き込み速度が所定の上限値を超えている場合、前記ホストにランダムアクセスを許可するよう前記ストレージを制御し、前記書き込み速度が所定の下限値未満である場合、前記ホストにシーケンシャルアクセスを許可するよう前記ストレージを制御するストレージ制御方法である。
また本発明は、コンピュータに、ホストがストレージにシーケンシャルアクセスしてデータを書き込む速度である書き込み速度を算出する書き込み速度算出機能と、前記書き込み速度が所定の上限値を超えている場合、前記ホストにランダムアクセスを許可するよう前記ストレージを制御し、前記書き込み速度が所定の下限値未満である場合、前記ホストにシーケンシャルアクセスを許可するよう前記ストレージを制御する書き込み方式制御機能と、を実現させるためのストレージ制御プログラムである。
本発明によれば、ストレージにデータを書き込む速度である書き込み速度を安定させることが可能である。これにより、ホストを管理するOS、アプリケーション等の動作に悪影響を与えてしまう事態を回避し易くなるという効果が得られる。
本発明の実施形態に係るホスト及びストレージの一例を示す図である。 本発明の実施形態に係るストレージが備えるセルの一例を示す図である。 本発明の実施形態に係るストレージ制御装置の一例を示す図である。 本発明の実施形態に係るストレージ制御装置の動作を説明するための図である。 本発明の実施形態に係るストレージ制御装置が実行する処理の一例を示す図である。
[実施形態]
図1から図4を参照しながら、実施形態に係るストレージ制御装置の最小構成の一例を説明する。
図1は、本発明の実施形態に係るホスト及びストレージの一例を示す図である。図1に示すように、ストレージ10は、半導体メモリを搭載したハードディスクドライブ(HDD:Hard Disk Drive)のように取り扱うことが可能な記憶装置、例えば、ソリッドステートドライブ(SSD:Solid State Drive)である。ストレージ10は、ホスト20からシーケンシャルアクセス又はランダムアクセスによるデータの書き込みを受け付ける。シーケンシャルアクセス及びランダムアクセスについては後述する。
図2は、本発明の実施形態に係るストレージが備えるセルの一例を示す図である。ストレージ10は、例えば、図2に示したセルCL1、セルCL2及びセルCL3を含んでいる。また、セルCL1、セルCL2及びセルCL3は、いずれも記憶領域A、記憶領域B、記憶領域C、記憶領域D、記憶領域E、記憶領域F、記憶領域G、記憶領域H、記憶領域I、記憶領域J、記憶領域K及び記憶領域Lを含んでいる。これらの記憶領域の記憶容量は、ホスト20からシーケンシャルアクセス又はランダムアクセスによるデータの書き込み受け付ける場合におけるデータ量の最小単位に等しい。この最小単位は、例えば、512バイトである。また、これらの内容は、ストレージ10に含まれている他のセルについても当てはまる。
シーケンシャルアクセスによるデータの書き込みは、ストレージ10内の一つのセルに含まれる記憶領域に順番にアクセスし、各記憶領域の記憶容量に等しいデータ量のデータを書き込んでいくことを指す。例えば、ホスト20は、セルCL1に含まれる記憶領域A、記憶領域B、記憶領域C、記憶領域D、記憶領域E、記憶領域F、記憶領域G、記憶領域H、記憶領域I、記憶領域J、記憶領域K及び記憶領域Lにこの順番にアクセスし、これらの記憶領域に512バイトのデータを順番に書き込んでいく。また、シーケンシャルアクセスによるデータの書き込みは、データを書き込むことが可能な連続した記憶領域を断片化するフラグメンテーションを抑止するため、次に実行されるシーケンシャルアクセスによるデータの書き込みの速度を向上させる。
ランダムアクセスによるデータの書き込みは、ストレージ10内のいずれかのセルに含まれる記憶領域に無作為にアクセスし、各記憶領域の記憶容量に等しいデータ量のデータを書き込んでいくことを指す。例えば、ホスト20は、セルCL3に含まれる記憶領域Bにアクセスして512バイトのデータを書き込み、セルCL1に含まれる記憶領域Bにアクセスして512バイトのデータを書き込み、セルCL3に含まれる記憶領域Hにアクセスして512バイトのデータを書き込む。また、ランダムアクセスによるデータの書き込みは、フラグメンテーションを引き起こすことがあるため、次に実行されるシーケンシャルアクセスによるデータの書き込みの速度を低下させることがある。
図3は、本発明の実施形態に係るストレージ制御装置の一例を示す図である。図3に示すように、ストレージ制御装置30は、書き込み速度算出部31と、書き込み方式制御部32とを含んでおり、例えば、CPU(Central Processing Unit)により実行される。なお、ストレージ制御装置30は、ストレージ10又はホスト20に含まれている。或いは、ストレージ制御装置30は、ストレージ10及びホスト20以外の他の機器に含まれている。
書き込み速度算出部31は、ホスト20がストレージ10にシーケンシャルアクセスしてデータを書き込む速度である書き込み速度を算出する。具体的には、書き込み速度算出部31は、ホスト20からストレージ10に転送されるデータのデータ量を当該データの転送に要した時間で除算することにより書き込み速度を算出する。なお、この書き込み速度は、スループットとも呼ばれる。
書き込み方式制御部32は、書き込み速度が所定の上限値を超えている場合、ホスト20にランダムアクセスを許可するようストレージ10を制御し、書き込み速度が所定の下限値未満である場合、ホスト20にシーケンシャルアクセスを許可するようストレージ10を制御する。
図4は、本発明の実施形態に係るストレージ制御装置の動作を説明するための図である。例えば、図4に示すように、書き込み方式制御部32は、書き込み速度算出部31により算出された書き込み速度がランダムアクセスによるデータの書き込みにより低下し、破線Xで示した書き込み速度の下限値未満となった場合、ホスト20にシーケンシャルアクセスを許可するようストレージ10を制御する。一方、図4に示すように、書き込み方式制御部32は、書き込み速度算出部31により算出された書き込み速度がシーケンシャルアクセスによるデータの書き込みにより向上し、破線Yで示した書き込み速度の上限値を超えた場合、ホスト20にランダムアクセスを許可するようストレージ10を制御する。
なお、図4に破線Yで示した上限値を示すデータ及び図4に破線Xで示した下限値を示すデータは、ホスト20に含まれている記憶装置又はストレージ10に格納されている。或いは、これら二つのデータは、ストレージ10及びホスト20以外の他の機器に含まれている記憶装置に格納されている。
次に、図5を参照しながら、実施形態に係るストレージ制御装置が実行する処理の一例を説明する。図5は、本発明の実施形態に係るストレージ制御装置が実行する処理の一例を示す図である。ストレージ制御装置30は、図5に示した処理を開始する時間及び当該処理を終了する時間を任意に設定する。また、ストレージ制御装置30は、当該処理を任意の回数だけ実行する。
ステップS10において、書き込み速度算出部31は、ホスト20がストレージ10にシーケンシャルアクセスしてデータを書き込む速度である書き込み速度を算出する。
ステップS20において、書き込み方式制御部32は、ステップS10で算出された書き込み速度が所定の上限値を超えているか否かを判定する。書き込み方式制御部32は、ステップS10で算出された書き込み速度が所定の上限値を超えていると判定した場合(ステップS20:YES)、処理をステップS30に進める。一方、書き込み方式制御部32は、ステップS10で算出された書き込み速度が所定の上限値以下であると判定した場合(ステップS20:NO)、処理をステップS40に進める。
ステップS30において、書き込み方式制御部32は、ホスト20にランダムアクセスを許可するようストレージ10を制御し、処理を終了させる。
ステップS40において、書き込み方式制御部32は、ステップS10で算出された書き込み速度が所定の下限値未満であるか否かを判定する。書き込み方式制御部32は、ステップS10で算出された書き込み速度が所定の下限値未満であると判定した場合(ステップS40:YES)、処理をステップS50に進める。一方、書き込み方式制御部32は、ステップS10で算出された書き込み速度が所定の下限値以上であると判定した場合(ステップS40:NO)、処理を終了させる。
ステップS50において、書き込み方式制御部32は、ホスト20にシーケンシャルアクセスを許可するようストレージ10を制御し、処理を終了させる。
以上、実施形態に係るストレージ制御装置30について説明した。ストレージ制御装置30は、書き込み速度が所定の上限値を超えている場合、ホスト20にランダムアクセスを許可するようストレージ10を制御し、書き込み速度が所定の下限値未満である場合、ホスト20がストレージ10にシーケンシャルアクセスを許可するようストレージ10を制御する。これにより、ストレージ制御装置30は、ホスト20がストレージ10にシーケンシャルアクセスしてデータを書き込む速度を所定の下限値から所定の上限値までの範囲に収める。したがって、ストレージ制御装置30は、ホスト20がストレージ10にシーケンシャルアクセスしてデータを書き込む速度である書き込み速度が大きく変化し、ホスト20を管理するOS、アプリケーション等の動作に悪影響が及んでしまう事態を回避することができる。
なお、上述した実施形態におけるストレージ制御装置30の一部、例えば、書き込み速度制御部31、書き込み方式制御部32などをコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、制御装置1に内蔵されたコンピュータシステムであって、OSや周辺機器等のハードウェアを含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。
また、上述した実施形態における制御装置1の一部、または全部を、LSI(Large Scale Integration)等の集積回路として実現してもよい。制御装置1の各機能部は個別にプロセッサ化してもよいし、一部、または全部を集積してプロセッサ化してもよい。また、集積回路化の手法はLSIに限らず専用回路、または汎用プロセッサで実現してもよい。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。また、本発明の一態様は、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。また、上記各実施形態や変形例に記載された要素であり、同様の効果を奏する要素同士を置換した構成も含まれる。
10…ストレージ、20…ホスト、30…ストレージ制御装置、31…書き込み速度算出機能、32…書き込み方式制御機能
また本発明は、ホストがストレージにシーケンシャルアクセスしてデータを書き込む速度である書き込み速度をストレージ制御装置の書き込み速度算出部により算出し、前記書き込み速度が所定の上限値を超えている場合、前記ホストにランダムアクセスを許可するよう前記ストレージをストレージ制御装置の書き込み方式制御部により制御し、前記書き込み速度が所定の下限値未満である場合、前記ホストにシーケンシャルアクセスを許可するよう前記ストレージをストレージ制御装置の書き込み方式制御部により制御する、ストレージ制御方法である。

Claims (4)

  1. ホストがストレージにシーケンシャルアクセスしてデータを書き込む速度である書き込み速度を算出する書き込み速度算出部と、
    前記書き込み速度が所定の上限値を超えている場合、前記ホストにランダムアクセスを許可するよう前記ストレージを制御し、前記書き込み速度が所定の下限値未満である場合、前記ホストにシーケンシャルアクセスを許可するよう前記ストレージを制御する書き込み方式制御部と、
    を備えるストレージ制御装置。
  2. 前記書き込み速度算出部は、前記ホストが前記ストレージにシーケンシャルアクセスして転送したデータのデータ量を転送に要した時間で除算することにより前記書き込み速度を算出する、
    請求項1に記載のストレージ制御装置。
  3. ホストがストレージにシーケンシャルアクセスしてデータを書き込む速度である書き込み速度を算出し、
    前記書き込み速度が所定の上限値を超えている場合、前記ホストにランダムアクセスを許可するよう前記ストレージを制御し、前記書き込み速度が所定の下限値未満である場合、前記ホストにシーケンシャルアクセスを許可するよう前記ストレージを制御する、
    ストレージ制御方法。
  4. コンピュータに、
    ホストがストレージにシーケンシャルアクセスしてデータを書き込む速度である書き込み速度を算出する書き込み速度算出機能と、
    前記書き込み速度が所定の上限値を超えている場合、前記ホストにランダムアクセスを許可するよう前記ストレージを制御し、前記書き込み速度が所定の下限値未満である場合、前記ホストにシーケンシャルアクセスを許可するよう前記ストレージを制御する書き込み方式制御機能と、
    を実現させるためのストレージ制御プログラム。
JP2019060404A 2019-03-27 2019-03-27 ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラム Active JP6733924B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019060404A JP6733924B1 (ja) 2019-03-27 2019-03-27 ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019060404A JP6733924B1 (ja) 2019-03-27 2019-03-27 ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラム

Publications (2)

Publication Number Publication Date
JP6733924B1 JP6733924B1 (ja) 2020-08-05
JP2020160860A true JP2020160860A (ja) 2020-10-01

Family

ID=71892262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019060404A Active JP6733924B1 (ja) 2019-03-27 2019-03-27 ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラム

Country Status (1)

Country Link
JP (1) JP6733924B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001043028A (ja) * 1999-07-29 2001-02-16 Fujitsu Ltd ディスク・タイムシェアリング装置及び方法
JP2006277406A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 動作試験方法、動作試験装置及びプログラム
JP2006301820A (ja) * 2005-04-19 2006-11-02 Hitachi Ltd ストレージシステム及びストレージシステムのデータ移行方法
JP2010026873A (ja) * 2008-07-22 2010-02-04 Hitachi Ltd ストレージ装置及びその制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001043028A (ja) * 1999-07-29 2001-02-16 Fujitsu Ltd ディスク・タイムシェアリング装置及び方法
JP2006277406A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 動作試験方法、動作試験装置及びプログラム
JP2006301820A (ja) * 2005-04-19 2006-11-02 Hitachi Ltd ストレージシステム及びストレージシステムのデータ移行方法
JP2010026873A (ja) * 2008-07-22 2010-02-04 Hitachi Ltd ストレージ装置及びその制御方法

Also Published As

Publication number Publication date
JP6733924B1 (ja) 2020-08-05

Similar Documents

Publication Publication Date Title
JP7174739B2 (ja) リモートアクセスされるデータの効率的なライブマイグレーション
US10817412B2 (en) Methods for migrating information stored in memory using an intermediate depth map
US10223254B1 (en) Namespace change propagation in non-volatile memory devices
US10191662B2 (en) Dynamic allocation of segments in a flash storage system
KR20170088743A (ko) 이중화 저장 블록들 및 분산 소프트웨어 스택들을 위한 동적 가비지 컬렉션 p/e 정책들
US20180113614A1 (en) Direct data move between dram and storage on a memory module
US11379381B2 (en) Main memory device having heterogeneous memories, computer system including the same, and data management method thereof
US11675709B2 (en) Reading sequential data from memory using a pivot table
US20180285012A1 (en) Apparatus and method for accessing storage system that includes a plurality of storage devices with different access speeds
US20200042456A1 (en) Hybrid memory module and system and method of operating the same
US11907129B2 (en) Information processing device, access controller, information processing method, and computer program for issuing access requests from a processor to a sub-processor
JP2017041076A (ja) ストレージ制御装置、ストレージ制御方法、およびストレージ制御プログラム
CN111065997A (zh) 用于存储介质的协同数据迁移
JP2019133703A (ja) 記憶システム
US9817583B2 (en) Storage system and method for allocating virtual volumes based on access frequency
US20220253380A1 (en) Memory module having volatile and non-volatile memory subsystems and method of operation
JP2013539111A (ja) キャッシングに対応したストレージ装置上における効率的なシーケンシャルロギングのためのシステム及び方法
TWI617972B (zh) 記憶體裝置及方法
CN110908595B (zh) 存储装置及信息处理系统
JP6733924B1 (ja) ストレージ制御装置、ストレージ制御方法及びストレージ制御プログラム
JP6254986B2 (ja) 情報処理装置、アクセスコントローラ、および情報処理方法
JP6243884B2 (ja) 情報処理装置、プロセッサ、および情報処理方法
WO2021079535A1 (ja) 情報処理装置
TWI530787B (zh) 電子裝置以及資料寫入方法
JP7067256B2 (ja) データ転送装置およびデータ転送方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200702

R150 Certificate of patent or registration of utility model

Ref document number: 6733924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150