JP2020150086A - 半導体装置及び半導体装置の作製方法 - Google Patents

Abstract

【課題】長期的な信頼性を有する電気特性を有する半導体装置及び半導体装置の作製方法を提供すること。【解決手段】半導体装置は、基材と、前記基材の上に設けられる下地層と、前記下地層の上に設けられる半導体層と、前記半導体層の上に設けられる絶縁層と、前記絶縁層の上に設けられるゲート電極と、を有し、前記下地層と前記半導体層とのうち、前記ゲート電極と重畳する部分において、前記下地層に含まれる不純物元素のイオン濃度の最大値は、前記半導体層に含まれる不純物元素のイオン濃度の最大値の１／５未満である。【選択図】図１

Description

本発明は、半導体装置及び半導体装置の作製方法に関する。

近年、表示装置の柔軟化又は薄型化の要求に対して、いわゆるフレキシブルディスプレイ（シートディスプレイ）の開発が進められている。表示装置は半導体装置を含む複数の画素を有している。半導体装置は例えばトランジスタである。各画素のトランジスタの駆動を制御することで、表示装置は映像を表示することができる。トランジスタのチャネルに用いられる材料の一つに低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ、ＬＴＰＳ）がある。低温ポリシリコンを用いた薄膜トランジスタ（低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ−Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＬＴＰＳ−ＴＦＴ））は、単純な構造かつ低温プロセスで表示装置を作製することができる。一般的に、表示装置のプロセスにおいて、不純物（例えば、ホウ素（Ｂｏｒｏｎ、Ｂ））イオンが低温ポリシリコン薄膜に注入されることによって、ＬＴＰＳ−ＴＦＴのトランジスタ特性の一つである閾値（Ｖｔｈ）を調整し、ＬＴＰＳ−ＴＦＴのトランジスタの電気特性の向上を図ることができる。一方、不純物イオンを低温ポリシリコン薄膜に注入することによって、低温ポリシリコン薄膜の結晶構造は破壊される。しかし、低温ポリシリコン薄膜を熱処理（アニール）することによって、低温ポリシリコン薄膜の結晶構造を回復し、低温ポリシリコン薄膜中のキャリア（電子又はホール）を移動可能にできる。即ち、低温ポリシリコン薄膜を熱処理することによって、ＬＴＰＳ−ＴＦＴのトランジスタの電気特性の向上を図ることができる。

従来技術の一例として、特許文献１には、ＴＦＴの閾値を制御するため、ドーズ量及び加速電圧をそれぞれ１×１０¹²／ｃｍ²〜８×１０¹²／ｃｍ²程度及び１０ｋＶに設定し、目的のイオン種であるＢ＋イオンを注入する薄膜半導体装置の作製方法が開示されている。

特開２００２−１３４７５４

本発明の課題の一つは、長期的な信頼性を有する電気特性を有する半導体装置及び半導体装置の作製方法を提供することを課題の一つとする。

半導体装置であって、基材と、基材の上に設けられる下地層と、下地層の上に設けられる半導体層と、半導体層の上に設けられる絶縁層と、絶縁層の上に設けられるゲート電極と、を有し、下地層と半導体層とのうち、前記ゲート電極と重畳する部分において、下地層に含まれる不純物元素のイオン濃度の最大値は、半導体層に含まれる不純物元素のイオン濃度の最大値の１／５未満である。

半導体装置の作製方法であって、下地層を形成し、下地層の上に半導体層を形成し、半導体層を形成したのち、加速電圧が４．５ｋＶ以上５．５ｋＶ以下で、下地層及び半導体層に不純物元素を注入し、半導体層の上に絶縁層を形成し、絶縁層の上にゲート電極を形成すること、を含み、下地層と半導体層とのうち、前記ゲート電極と重畳する部分において、下地層に含まれる不純物元素のイオン濃度の最大値は、半導体層に含まれる不純物元素のイオン濃度の最大値の１／５未満である。

本発明の一実施形態に係る半導体装置の構成を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置のイオン注入の結果を示す図である。 本発明の一実施形態に係る半導体装置の電気特性の結果を示す図である。 本発明の一実施形態に係る半導体装置の電気特性の結果を示す図である。 本発明の一実施形態に係る半導体装置の電気特性の結果を示す図である。 従来技術の一実施形態に係る半導体装置の電気特性の結果を示す図である。 本発明の一実施形態に係る表示装置の構成を示す模式的な平面図である。 （Ａ）及び（Ｂ）は本発明の一実施形態に係る半導体装置の作製方法を示す模式的な断面図である。 （Ａ）及び（Ｂ）は本発明の一実施形態に係る半導体装置の作製方法を示す模式的な断面図である。 本発明の一実施形態に係る半導体装置の作製方法を示す模式的な断面図である。

以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の構成等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。なお、各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。

本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視においては、第１基材に対して第２基材が配置される側を「上」又は「上方」といい、その逆を「下」又は「下方」として説明する。また、第１基材の上に絶縁層、半導体層および導電層の各層、あるいはトランジスタおよび発光素子等の各素子が設けられる。

本発明の一実施形態に係る半導体装置は、低温ポリシリコンを用いた薄膜トランジスタ（低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ−Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＬＴＰＳ−ＴＦＴ））を例に説明される。本発明の一実施形態に係る表示装置は、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置（ＥＬ表示装置）を例に説明される。

１．第１実施形態
１−１．半導体装置１２０の構成
図１及び図２を参照し、本発明の一実施形態に係る半導体装置について説明する。図１は、本発明の一実施形態に係る半導体装置１２０の構成を示す模式的な断面図である。図２は、本発明の一実施形態に係る半導体装置１２０の不純物元素のイオン注入の結果を示す図である。

図１に示されるように、半導体装置１２０は、第１基材１１２及び第２基材１０１の上方に設けられ、下地層１１３、半導体層１１４、絶縁層１１５、開口部１１１ａ及び開口部１１１ｂ、ゲート電極１１６、層間絶縁層１２２、ソース電極又はドレイン電極１１７ａ、及びソース電極又はドレイン電極１１７ｂを有する。

第２基材１０１が第１基材１１２の上に設けられる。例えば、第１基材１１２は絶縁性を有する基板であり、第２基材１０１は有機樹脂からなる基板である。なお、基材の構成は、第１基材１１２と第２基材１０１とを積層した２層からなる構成でなく、第１基材１１２又は第２基材１０１の何れか一方からなる構成でもよいし、３層以上からなる構成でもよい。下地層１１３、及び半導体層１１４が、第２基材１０１の上に、順に設けられる。絶縁層１１５が半導体層１１４を覆うように設けられる。ゲート電極１１６が絶縁層１１５の上に設けられる。絶縁層１１５は、ゲート電極１１６と半導体層１１４とを絶縁する所謂ゲート絶縁膜である。層間絶縁層１２２がゲート電極１１６、絶縁層１１５を覆うように設けられる。開口部１１１ａ及び開口部１１１ｂが層間絶縁層１２２及び絶縁層１１５を開口し、半導体層１１４を露出するように設けられる。ソース電極又はドレイン電極１１７ａ及びソース電極又はドレイン電極１１７ｂが、層間絶縁層１２２、絶縁層１１５及び半導体層１１４に接するように設けられる。

半導体層１１４は、第１部分１８０、第２部分１８２、及び第３部分１８４を有する。第３部分１８４は第１部分１８０と第２部分１８２との間に設けられ、第１部分１８０及び第２部分１８２に接続される。また、第３部分１８４はゲート電極１１６に重なるように設けられたチャネルである。

第１部分１８０及び第２部分１８２は、それぞれ、低抵抗部１９０及び高抵抗部１９２を有する。低抵抗部１９０は高抵抗部１９２に接続され、高抵抗部１９２は第３部分１８４に接続される。即ち、高抵抗部１９２はチャネルに接続される。

第１部分１８０は、ソース電極又はドレイン電極１１７ａと接続される。第２部分１８２は、ソース電極又はドレイン電極１１７ｂと接続される。例えば、第１部分１８０がソース電極のとき、第２部分１８２がドレイン電極となる。また、第１部分１８０がソース電極のとき、ソース電極又はドレイン電極１１７ａは入力電極となり、第２部分１８２がドレイン電極のとき、ソース電極又はドレイン電極１１７ｂは出力電極となる。

図１に示される構成によって、半導体装置１２０は、例えば、入力電極であるソース電極又はドレイン電極１１７ａと、出力電極であるソース電極又はドレイン電極１１７ｂとの間に電位差を与え、ゲート電極１１６に入力電極よりも大きな電圧を印加することによって、半導体層１１４の第２部分１８２から第３部分１８４を経由して第１部分１８０に向かって電流を流すことができる。

詳細は後述するが、本発明の一実施形態に係る半導体装置１２０の作製方法において、下地層１１３の上に半導体層１１４を設けたのち、半導体層１１４に不純物元素のイオンを注入する。例えば、下地層１１３の上に半導体層１１４を８０ｎｍ設け、不純物元素のイオンを半導体層１１４に注入した際のイオン注入の結果であるプロファイルを示した図が、図２である。図２において、横軸は半導体層１１４から下地層１１３に向かう深さを示し、縦軸は深さ（単位はｎｍ）に対して半導体層１１４又は下地層１１３に含まれる不純物元素イオン濃度（単位はａｔｏｍ／ｃｍ³）を示す。なお、本発明の一実施形態に係る半導体装置１２０において、半導体層１１４に注入される不純物元素はホウ素（Ｂｏｒｏｎ、Ｂ）である。

イオン注入を行う際のイオン注入装置の設定にドーズ量及び加速電圧がある。本発明の一実施形態に係る半導体装置１２０において、加速電圧の設定は５ｋＶであり、ドーズ量の設定は８×１０¹²／ｃｍ²である。なお、図２には、従来技術の一実施形態に係る半導体装置の設定である加速電圧の設定が１０ｋＶ、ドーズ量の設定が３×１０¹²／ｃｍ²のプロファイルも併記される。

図２に示されるように、本発明の一実施形態に係る半導体装置１２０において、深さが０ｎｍ以上３０ｎｍ近傍までの半導体層１１４内では、不純物元素イオン濃度は２．０ｅ¹⁶ａｔｏｍｓ／ｃｍ³から５．５ｅ¹⁷ａｔｏｍｓ／ｃｍ³まで概ね増加する。深さが３０ｎｍ近傍から４０ｎｍ近傍までの半導体層１１４内では、不純物元素イオン濃度は４．０ｅ¹⁷ａｔｏｍｓ／ｃｍ³から５．５ｅ¹⁷ａｔｏｍｓ／ｃｍ³近傍で概ね安定する。なお、深さが３０ｎｍ近傍の半導体層１１４内において、不純物元素イオン濃度は最大値５．６ｅ¹⁷ａｔｏｍｓ／ｃｍ³となる。深さが４０ｎｍ近傍から８０ｎｍ近傍までの半導体層１１４内では、不純物元素イオン濃度は５．５ｅ¹⁷ａｔｏｍｓ／ｃｍ³から９．２ｅ¹⁶ａｔｏｍｓ／ｃｍ³近傍まで概ね減少する。なお、本明細書等において、ｅ^aは１０^aである。例えば、２．０ｅ¹⁶ａｔｏｍｓ／ｃｍ³から５．５ｅ¹⁷ａｔｏｍｓ／ｃｍ³は、２．０×１０¹⁶ａｔｏｍｓ／ｃｍ³から５．５×１０¹⁷ａｔｏｍｓ／ｃｍ³である。以下において、ｅ^aは１０^aと表される。

深さ８０ｎｍは、設計上の半導体層１１４と下地層１１３との境界である。したがって、深さ８０ｎｍ近傍において、半導体層１１４と下地層１１３との両者に含まれる不純物元素イオン濃度が、９．２×１０¹⁶ａｔｏｍｓ／ｃｍ³近傍と言い換えることができる。なお、深さが８０ｎｍ近傍の半導体層１１４内及び下地層１１３内において、不純物元素イオン濃度は９．２×１０¹⁶ａｔｏｍｓ／ｃｍ³となる。下地層１１３内においては、不純物元素イオン濃度の最大値は９．２×１０¹⁶ａｔｏｍｓ／ｃｍ³である。

本発明の一実施形態に係る半導体装置１２０において、半導体層１１４に含まれる不純物元素のイオン濃度の最大値は５．６×１０¹⁷ａｔｏｍｓ／ｃｍ³、下地層１１３に含まれる不純物元素イオン濃度の最大値は９．２×１０¹⁶ａｔｏｍｓ／ｃｍ³である。よって、下地層１１３に含まれる不純物元素のイオン濃度の最大値は、半導体層１１４に含まれる不純物元素のイオン濃度の最大値の１／５未満である。

一方、従来技術の加速電圧の設定が１０ｋＶにおいては、深さが０ｎｍ以上６０ｎｍ近傍までの半導体層１１４内では、不純物元素イオン濃度は２．０×１０¹⁶ａｔｏｍｓ／ｃｍ³から５．０×１０¹⁷ａｔｏｍｓ／ｃｍ³まで概ね増加する。深さが６０ｎｍ近傍から８０ｎｍ近傍までの半導体層１１４内では、不純物元素イオン濃度は４．０×１０¹⁷ａｔｏｍｓ／ｃｍ³から５．０×１０¹⁷ａｔｏｍｓ／ｃｍ³近傍で概ね安定する。また、深さが８０ｎｍから９０ｎｍ近傍までの下地層１１３内においても、不純物元素イオン濃度は４．０×１０¹⁷ａｔｏｍｓ／ｃｍ³から４．５×１０¹⁶ａｔｏｍｓ／ｃｍ³近傍で概ね安定する。即ち、図２に示されるように、従来技術の加速電圧の設定が１０ｋＶにおいては、半導体層１１４内では、不純物元素イオン濃度は増加から減少に転じていない。

本発明の一実施形態に係る半導体装置１２０においては、従来技術における半導体装置と比較して、低い加速電圧でホウ素イオンが注入されることによって、半導体層１１４内の深さ方向に対してホウ素のイオン濃度が最大値をとり、半導体層１１４内の深さ方向に対してホウ素のイオン濃度が増加から減少に転じるように形成される。また、本発明の一実施形態に係る半導体装置１２０においては、従来技術における半導体装置と比較して、低い加速電圧でホウ素イオンが注入されることによって、下地層１１３に注入されるホウ素のイオン濃度が低減される。よって、本発明の一実施形態に係る半導体装置１２０においては、従来技術における半導体装置と比較して、イオン注入による下地層１１３へのダメージを低減できる。また、本発明の一実施形態に係る半導体装置１２０においては、従来技術における半導体装置と比較して、下地層１１３に注入されるホウ素のイオン濃度が低減できるため、熱処理の温度を低減することができる。したがって、本発明の一実施形態に係る半導体装置１２０においては、従来技術における半導体装置と比較して、下地層１１３へのダメージがさらに低減されるため、本発明の一実施形態に係る半導体装置１２０の劣化はさらに抑制される。

１−２．半導体装置１２０の電気特性
図３乃至図６を参照し、本発明の一実施形態に係る半導体装置１２０の電気特性について説明する。図１及び図２と同一、または類似する構成の説明は省略される。

図３乃至図５は、本発明の一実施形態に係る半導体装置１２０の電気特性の結果を示す図である。図６は、従来技術の一実施形態に係る半導体装置の電気特性の結果を示す図である。なお、図３乃至図５においては、イオン注入装置の加速電圧の設定は５ｋＶである。また、図３乃至図５においては、イオン注入装置の不純物元素のイオンのドーズ量の設定は、それぞれ、４×１０¹²／ｃｍ²、６×１０¹²／ｃｍ²、及び８×１０¹²／ｃｍ²である。図６においては、イオン注入装置の加速電圧の設定は１０ｋＶであり、イオン注入装置の不純物元素のイオンのドーズ量の設定は５×１０¹²／ｃｍ²である。

図３乃至図６は、入力電極であるソース電極又はドレイン電極１１７ａと、出力電極であるソース電極又はドレイン電極１１７ｂとの間に電位差を与え、ゲート電極１１６に入力電極よりも大きな電圧を印加することによって、半導体層１１４の第２部分１８２から第３部分１８４を経由して第１部分１８０に向かって電流を流した場合の電気特性である。図３乃至図６において、横軸はゲート電圧である。また、第１縦軸はドレイン電流である。第２軸は移動度である。ここで、ゲート電圧はゲート電極１１６に印加された電圧であり、ドレイン電流は半導体層１１４の第２部分１８２から第３部分１８４を経由して第１部分１８０に向かって流れた電流である。

なお、図３乃至図６は、半導体装置にストレスを印加する前後の状態における電気特性を示した図である。

図３乃至図６において、移動度に着目する。図３によれば、ストレス印加前の移動度の最大値は７７ｃｍ²／Ｖｓであり、ストレス印加後の移動度の最大値は４５ｃｍ²／Ｖｓである。移動度の低下は約４２％である。図４によれば、ストレス印加前の移動度の最大値は８０ｃｍ²／Ｖｓであり、ストレス印加後の移動度の最大値は４７ｃｍ²／Ｖｓである。移動度の低下は約４２％である。図５によれば、ストレス印加前の移動度の最大値は８１ｃｍ²／Ｖｓであり、ストレス印加後の移動度の最大値は４７ｃｍ²／Ｖｓである。移動度の低下は約４２％である。図６によれば、ストレス印加前の移動度の最大値は４１ｃｍ²／Ｖｓであり、ストレス印加後の移動度の最大値は１９ｃｍ²／Ｖｓである。移動度の低下は約５３％である。

したがって、本発明の一実施形態に係る半導体装置１２０は、「１−１．半導体装置１２０の構成」において説明された構成を有することによって、従来技術に係る半導体装置と比較して、移動度の最大値が大きく、移動度の劣化は抑制される。

１−３．表示装置１００の構成
図７乃至図１０を参照し、本発明の一実施形態に係る表示装置１００の構成について説明する。図１乃至図６と同一、または類似する構成の説明は省略される。

図７は、本発明の一実施形態に係る表示装置１００の構成を示す模式的な平面図である。図７は、表示装置１００を平面視した場合における概略構成が示されている。本明細書等では、表示装置１００を画面（表示部１０３）に垂直な方向から見た様子を「平面視」と呼ぶ。

表示装置１００は、絶縁表面上に形成された表示部１０３と、走査信号線駆動回路１０４と、ドライバＩＣ１０６と、を有する。また、表示部１０３、走査信号線駆動回路１０４の上方には、対向基板１０２が設けられている。走査信号線駆動回路１０４には、複数の走査信号線１０５が接続されている。複数の走査信号線１０５は表示装置１００のｘ方向に配置されている。ドライバＩＣ１０６は、走査信号線駆動回路１０４に信号を与える制御部として機能する。ドライバＩＣ１０６には、映像信号線駆動回路が内蔵されている。なお、図示は省略しているが、ドライバＩＣ１０６には、複数の映像信号線が接続されている。複数の映像信号線は、ｘ方向と交差するｙ方向に配置される。また、ドライバＩＣ１０６は、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式でフレキシブルプリント基板１０８上に設けられているが、ドライバＩＣ１０６は、第２基材１０１上に設けられてもよい。フレキシブルプリント基板１０８は、周辺領域１１０に設けられた端子１０７と接続される。

ここで、絶縁表面は、第２基材１０１の表面である。第２基材１０１は、第２基材１０１の表面上に設けられる半導体装置１２０及び発光素子などを構成する各層を支持する。第２基材１０１は、例えば、ガラス基板、又は半導体基板を使用することができる。また、第２基材１０１は、折り曲げ可能な基板を用いてもよい。折り曲げ可能な基板は、例えば、ポリイミド、アクリル、又はポリエチレンテレフタラートの有機樹脂材料を用いることができる。また、対向基板１０２は、第２基材１０１と同様の材料を用いてもよい。

表示部１０３には、複数の画素が、互いに交差する方向（例えば、互いに交差するｘ方向及びｙ方向）に沿うようにマトリクス状に配置される。複数の画素の各々は、第１の色で発光する発光素子、第２の色で発光する発光素子、及び第３の色で発光する発光素子のいずれかを有する。本明細書等において、表示装置１００が、Ｒ（赤色）、Ｇ（緑色）、及びＢ（青色）の発光素子を有する場合、１画素とは、３色のうちのいずれか一色を発光する発光素子を有する領域をいう。なお、発光素子が発光する色は、３色に限定されず、４色以上であってもよい。図７においては、複数の赤色の画素１０９Ｒ（画素１０９Ｒ）、複数の緑色の画素１０９Ｇ（画素１０９Ｇ）、複数の青色の画素１０９Ｂ（画素１０９Ｂ）のそれぞれが、表示部１０３の一方向（ｙ方向）に沿って配置される、ストライプ配列の場合について説明する。

画素１０９Ｒ、画素１０９Ｇ、及び画素１０９Ｂの各々は、後述する画素電極と、発光素子と、を含む。発光素子は、当該画素電極の一部（アノード）と、該画素電極上に積層された発光層を含む有機層及び陰極（カソード）からなる。図７において、画素１０９Ｒ、画素１０９Ｇ、及び画素１０９Ｂの各々の画素電極を露出させる部分が開口部１７０である。詳細は後述するが、第１絶縁層１２６が有する開口部１７０は、画素電極の周辺部を覆い、画素電極を露出させる。また、開口部１７０によって露出された画素電極の一部１７１は、複数の有機層のうち、画素電極に最も近い層と接する。有機層と画素電極とが接する部分である。図７は、各画素の開口部１７０の面積が略同じである例を示しているが、各画素の開口部１７０の面積は、色毎に異なっていてもよい。また、図７は、開口部１７０によって露出された画素電極の一部１７１の形状は、長方形状である例を示しているが、当該形状は、円状、多角形状であってもよい。

画素１０９Ｒ、画素１０９Ｇ、及び画素１０９Ｂの各々には、ドライバＩＣ１０６に内蔵された映像信号線駆動回路から画像データに応じたデータ信号が与えられる。例えば、画素１０９Ｒに設けられた画素電極に電気的に接続された半導体装置１２０が、画像データに応じたデータ信号に従って駆動されることによって、当該画像データに応じた画像が画素１０９Ｒに表示される。画素１０９Ｒと同様に、画素１０９Ｇ、及び画素１０９Ｂも当該画素に設けられた画素電極に電気的に接続された半導体装置１２０が画像データに応じたデータ信号に従って駆動されることによって、表示装置１００は画像データに応じた画像を表示することができる。

１−４．半導体装置１２０及び表示装置１００の作製方法
図７乃至図１０を参照し、本発明の一実施形態に係る半導体装置１２０及び表示装置１００の作製方法について説明する。図８（Ａ）及び図８（Ｂ）は、本発明の一実施形態に係る半導体装置１２０及び表示装置１００の作製方法を示す模式的な断面図である。図９（Ａ）及び図９（Ｂ）は、本発明の一実施形態に係る半導体装置１２０及び表示装置１００の作製方法を示す模式的な断面図である。図１０は、本発明の一実施形態に係る半導体装置１２０及び表示装置１００の作製方法を示す模式的な断面図である。図１乃至図７と同一、または類似する構成の説明は省略される。

図８乃至図１０は、図７に示す表示装置のＡ１−Ａ２線に沿った断面の概略図である。また、図８乃至図１０は、表示部１０３に含まれる画素１０９Ｒ、画素１０９Ｇ、及び画素１０９Ｂの３つの画素の断面の概略図である。

図８（Ａ）に示されるように、第２基材１０１が第１基材１１２の上に設けられる。第１基材１１２は、例えば、ガラス基板、又は半導体基板を使用することができる。また、第２基材１０１は、折り曲げ可能な基板を用いてもよい。折り曲げ可能な基板は、例えば、ポリイミド、アクリル、又はポリエチレンテレフタラートの有機樹脂材料を用いることができる。また、第１基材１１２も、第２基材１０１と同様に折り曲げ可能な基板を用いてもよい。折り曲げ可能な基板は、本発明の一実施形態では、一例として、第１基材１１２はガラス基板を用い、第２基材１０１はポリイミドを用いる。なお、ポリイミド形成時の温度は、好ましくは３００度以上４５０度以下、より好ましくは４００度以上４５０度以下である。

下地層１１３が、第２基材１０１の上に形成される。下地層１１３は、絶縁層である。下地層１１３を形成する材料は、例えば、酸化シリコン、窒化シリコン、又は酸化アルミニウム等の無機材料である。本実施形態では、下地層１１３は、一つの層で形成される例を示すが、例えば、酸化シリコン層と窒化シリコン層とを積層し、形成してもよい。下地層１１３は、第２基材１０１との密着性や、後述する半導体装置１２０に対するガスバリア性を考慮して適宜決定すれば良い。

半導体層１１４が、下地層１１３の上に形成される。半導体層１１４を形成する材料は、例えば、ポリシリコン、アモルファスシリコン、又はＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）に代表される酸化物半導体を用いることができる。本発明の一実施形態では、半導体層１１４を形成する材料は、一例として、ポリシリコンを用いる。

半導体層１１４が形成されたのち、第１のイオン注入が行われる。第１のイオン注入においては、イオン注入装置によって、不純物元素のイオンが、半導体層１１４に注入される。不純物元素は、例えば、ホウ素、リンなどである。本発明の一実施形態では、第１のイオン注入における不純物元素は、ホウ素を用いた。イオン注入装置の加速電圧の設定は、好ましくは４．５ｋＶ以上５．５ｋＶ以下である。また、ドーズ量の設定は、好ましくは４×１０¹²／ｃｍ²以上８×１０¹²／ｃｍ²以下である。なお、本発明の一実施形態では、加速電圧の設定は５ｋＶであり、ドーズ量の設定は８×１０¹²／ｃｍ²である。このとき、半導体層１１４に含まれるホウ素のイオン濃度の最大値は、５．６×１０¹⁷ａｔｏｍｓ／ｃｍ³未満であり、下地層１１３に含まれる不ホウ素のイオン濃度の最大値は、９．１×１０¹⁷ａｔｏｍｓ／ｃｍ³未満である。よって、下地層１１３に含まれる不純物元素のイオン濃度の最大値が半導体層１１４に含まれる不純物元素のイオン濃度の最大値の１／５未満になるように、不純物元素のイオンが半導体層１１４に注入される。

第１のイオン注入ののち、半導体層１１４は熱処理（アニール）されてもよい。熱処理（アニール）することによって、半導体層１１４は、結晶構造を回復することができる。

図８（Ｂ）に示されるように、絶縁層１１５が、半導体層１１４を覆うように形成される。絶縁層１１５を形成する材料は、例えば、酸化シリコン又は窒化シリコンを用いることができる。

ゲート電極１１６が、絶縁層１１５の上に形成される。ゲート電極１１６を形成する材料は、例えば、銅、チタン、モリブデン、タンタル、タングステン又はアルミニウムなどの金属材料を用いることができる。なお、図示を省略するが、ゲート電極１１６と同じ層には、ゲート電極１１６を形成する材料と同一の材料で形成された第１配線を設けることができる。第１配線は、例えば、走査信号線駆動回路１０４によって駆動される走査信号線１０５である。また、ゲート電極１１６は、下地層１１３に含まれる不純物元素のイオン濃度の最大値が半導体層１１４に含まれる不純物元素のイオン濃度の最大値の１／５未満になるように不純物元素を注入された下地層１１３及び半導体層１１４に重畳し、かつ、絶縁層１１５の上に設けられる。

ゲート電極１１６が形成されたのち、第２のイオン注入が行われる。第２のイオン注入においては、イオン注入装置によって、不純物元素のイオンが、ゲート電極１１６をマスクとして、ゲート電極と重ならない半導体層１１４に注入される。第２のイオン注入における不純物元素は、リンを用いた。第２のイオン注入によって、ゲート電極と重ならない半導体層１１４内では、第１のイオン注入によって注入されたホウ素に基づくキャリア（ホール）は、第２のイオン注入によって注入されたリンに基づくキャリア（電子）によって中和される。ゲート電極１１６と重ならない半導体層１１４内では、第２のイオン注入によって注入されたリンに基づくキャリア（電子）が僅かに存在する。よって、ゲート電極と重ならない半導体層１１４は高抵抗部１９２となる。なお、ゲート電極と重なった半導体層１１４は内では、第１のイオン注入によって注入されたボロンに基づくキャリア（ホール）が支配的である。ゲート電極と重なった半導体層１１４はチャネルである。

図９（Ａ）に示されるように、レジスト１９４が、ゲート電極１１６及び絶縁層１１５の上に形成される。続いて、第３のイオン注入が行われる。第３のイオン注入においては、イオン注入装置によって、不純物元素のイオンが、レジスト１９４をマスクとして、レジスト１９４と重ならない半導体層１１４に注入される。第２のイオン注入における不純物元素は、リンを用いた。第３のイオン注入によって、レジスト１９４と重ならない半導体層１１４内では、第３のイオン注入によって注入されたリンに基づくキャリア（電子）が増加する。よって、レジスト１９４と重ならない半導体層１１４は低抵抗部１９０となる。なお、低抵抗部１９０は、高抵抗部１９２と比較して、抵抗が低い。すなわち、レジスト１９４と重ならない半導体層１１４は導電率が高い。なお、第３のイオン注入において、加速電圧の設定は５．５ｋＶよりも大きい電圧であることが好ましい。

ここで、レジスト１９４を剥離したのち、例えば、酸化シリコン又は窒化シリコンなどの絶縁膜を形成し、半導体層１１４が熱処理（アニール）されてもよい。熱処理（アニール）することによって、半導体層１１４の結晶構造を回復し、半導体層１１４中のキャリア（電子又はホール）を移動可能にできる。したがって、半導体層１１４を熱処理することによって、半導体装置１２０の電気特性の向上を図ることができる。

図９（Ｂ）に示されるように、層間絶縁層１２２がゲート電極１１６を覆うように形成される。層間絶縁層１２２を形成する材料は、例えば、酸化シリコン又は窒化シリコンを用いることができる。また、層間絶縁層１２２は、トランジスタやその他の半導体素子に起因する凹凸を吸収して平坦な表面を与える機能を有していてもよい。層間絶縁層１２２が平坦な表面を与える機能を有する場合、層間絶縁層１２２を形成する材料は、公知の有機樹脂材料を用いることができる。公知の有機樹脂材料は、例えば、ポリイミド、又はアクリルである。なお、本発明の一実施形態では、層間絶縁層１２２は一つの層で形成される例を示すが、例えば、層間絶縁層１２２は二つ以上の層が積層され、形成されてもよい。

層間絶縁層１２２、及び絶縁層１１５には、半導体層１１４に達する開口部１１１ａ及び開口部１１１ｂが設けられる。なお、図示は省略するが、同時に、ゲート電極１１６に達する開口部が設けられてもよい。開口部１１１ａ及び開口部１１１ｂの底面では、半導体層１１４が露出される。

ソース電極又はドレイン電極１１７、及び、ソース電極又はドレイン電極１１８が、層間絶縁層１２２の上に形成される。ソース電極又はドレイン電極１１７は、開口部１１１ｂによって、半導体層１１４の一方の低抵抗部１９０、即ち、第１部分１８０と電気的に接続される。ソース電極又はドレイン電極１１８は、開口部１１１ａによって、半導体層１１４の他方の低抵抗部１９０、即ち、第２部分１８２と電気的に接続される。ソース電極又はドレイン電極１１７、及び、ソース電極又はドレイン電極１１８を形成する材料は、ゲート電極１１６を形成する材料と同様の材料を用いることができる。また、図示を省略するが、ソース電極又はドレイン電極１１７、及び、ソース電極又はドレイン電極１１８と同じ層には、第１配線と交差する方向に延在する第２配線を設けることができる。第２配線は、例えば、映像信号線駆動回路によって駆動される映像信号線である。

なお、絶縁層１１５介して、ソース電極又はドレイン電極１１７（ソース電極又はドレイン電極１１８）を一方の電極とし、半導体層１１４の低抵抗部１９０を他方の電極とする容量を形成してもよい。画素が容量を有することによって、画像データ又は閾値に相当する電荷を保持することができる。

以上説明したような作製方法により、半導体装置１２０を形成することができる。なお、半導体装置１２０を構成する各層の材料は、本発明の一実施形態に記載された材料に限定されず、一般的な表示装置の作製において用いられている材料を用いることができる。

続いて、図１０に示されるように、平坦化膜１２３が半導体装置１２０上に形成される。平坦化膜１２３を形成する材料は、公知の有機樹脂材料を用いることができる。公知の有機樹脂材料は、例えば、ポリイミド、又はアクリルである。平坦化膜１２３は、半導体装置１２０を構成するゲート電極１１６、ソース電極又はドレイン電極１１７、及び、ソース電極又はドレイン電極１１８などの、凹凸を緩和し、膜の表面を略平坦にすることができる。なお、本実施形態では、平坦化膜１２３は、一つの層で形成される例を示すが、例えば、有機樹脂材料を含む層と無機絶縁層とが積層され、形成されてもよい。

続いて、コンタクトホールが、平坦化膜１２３に形成される。コンタクトホールは、ソース電極又はドレイン電極１１８の一部を露出させる。また、後述する画素電極１２５とソース電極又はドレイン電極１１８が、コンタクトホールによって、電気的に接続される。したがって、コンタクトホールは、ソース電極又はドレイン電極１１８の一部に重畳して設けられる。コンタクトホールの底面では、ソース電極又はドレイン電極１１８が露出される。

続いて、保護膜１２４が平坦化膜１２３上に形成される。保護膜１２４は、平坦化膜１２３に形成されたコンタクトホールに重畳する。保護膜１２４は、水分や酸素に対するバリア機能を有することが好ましい。保護膜１２４を形成する材料は、例えば、窒化シリコン膜、又は酸化アルミニウムなどの無機絶縁材料を用いることができる。

引き続き、画素電極１２５が保護膜１２４上に形成される。画素電極１２５は、保護膜１２４及び平坦化膜１２３に設けられたコンタクトホールを介して、ソース電極又はドレイン電極１１８と電気的に接続される。本実施形態の表示装置１００において、画素電極１２５は、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂを構成する陽極（アノード）として機能する。画素電極１２５は、表示装置１００がトップエミッション型であるかボトムエミッション型であるかで異なる構成とする。例えば、表示装置１００がトップエミッション型である場合、画素電極１２５を形成する材料は、反射率の高い金属材料を用いる。また、表示装置１００がトップエミッション型である場合、画素電極１２５を形成する材料は、酸化インジウム系透明導電性材料（例えば、Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ（ＩＴＯ））や酸化亜鉛系透明導電性材料（例えば、Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ（ＩＺＯ）、Ｚｉｎｃ Ｏｘｉｄｅ（ＺｎＯ））といった仕事関数の高い透明導電性材料と金属材料との積層構造を用いることもできる。また、例えば、表示装置１００がボトムエミッション型である場合、画素電極１２５の材料は、上述した透明導電性材料を用いる。本実施形態では、トップエミッション型の有機ＥＬ表示装置を例に挙げて説明する。

第１絶縁層１２６が画素電極１２５上に形成される。第１絶縁層１２６を形成する材料は、平坦化膜１２３と同様を形成する材料と同様の材料を用いることができる。第１絶縁層１２６は、開口部１７０を有する。開口部１７０は、画素電極１２５上の一部を露出させる（露出された画素電極の一部１７１）。第１絶縁層１２６は、互いに隣接する画素電極１２５の間に、画素電極１２５の周辺部（端部、エッジ部）を覆うように設けられる。したがって、第１絶縁層１２６は、隣接する画素電極１２５を離隔する部材として機能する。第１絶縁層１２６は、一般的に「隔壁」、「バンク」とも呼ばれる。第１絶縁層１２６の開口部１７０は、内壁がテーパー形状となるようにしておくことが好ましい。第１絶縁層１２６の開口部１７０の内壁をテーパー形状とすることによって、後述する発光層の形成時に、画素電極１２５の端部におけるカバレッジ不良を低減することができる。また、第１絶縁層１２６は、画素電極１２５の端部を覆うだけでなく、平坦化膜１２３及び保護膜１２４が有するコンタクトホールに起因する凹部を埋める充填材として機能させてもよい。

有機層１２７が画素電極１２５上に形成される。有機層１２７は、少なくとも有機材料で構成される発光層を有し、発光層の少なくとも一部が発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂの発光領域として機能する。有機層１２７には、発光層以外に、正孔注入層、正孔輸送層、電子注入層、及び電子輸送層などが含まれる。有機層１２７は、第１絶縁層１２６の開口部１７０を覆うように設けられる。即ち、開口部１７０によって、複数の有機層のうち、画素電極１２５に最も近い層と画素電極１２５とが接する。

なお、本発明の一実施形態に係る表示装置１００では、所望の色の光を発する発光層を含む有機層１２７を設ける。また、本発明の一実施形態に係る表示装置１００では、各画素電極１２５上には、異なる発光層を含む有機層１２７を形成することで、ＲＧＢの各色を表示する構成とする。本発明の一実施形態に係る表示装置１００において、有機層の発光層は、隣接する画素電極１２５と間では不連続である。なお、有機層１２７は、公知の構造や公知の材料で形成することが可能であり、特に本発明の一実施形態に係る表示装置１００の構成に限定されるものではない。

対向電極１２８が有機層１２７上及び第１絶縁層１２６上に形成される。対向電極１２８は、発光素子１３０を構成する陰極（カソード）として機能する。本発明の一実施形態に係る表示装置１００は、トップエミッション型であるため、対向電極１２８は透明電極を用いる。透明電極を構成する薄膜は、ＭｇＡｇ薄膜、もしくは、ＩＴＯやＩＺＯなどの材料を用いた透明導電層を用いる。対向電極１２８は、画素１０９Ｒ、画素１０９Ｇ、及び画素１０９Ｂ間を跨いで第１絶縁層１２６上にも設けられる。対向電極１２８は、表示部１０３の端部付近の周辺領域において、下層の導電層を介して外部端子へと電気的に接続される。上述したように、本実施形態において、発光素子１３０は、第１絶縁層１２６から露出した画素電極１２５の一部（アノード）、有機層及び対向電極１２８（カソード）によって構成される。

さらに、絶縁膜１５１が各々の発光素子上に形成される。絶縁膜１５１を形成する材料は、例えば、酸化シリコン（ＳｉＯ₂）などの無機絶縁材料を用いることができる。

次に、有機絶縁層１３２、及び無機絶縁層１３３が絶縁膜１５１上に形成される。有機絶縁層１３２、及び無機絶縁層１３３は、発光素子１３０に水や酸素が侵入することを防止するための封止膜として機能する。表示部１０３上に封止膜を設けることで、発光素子１３０に水や酸素が侵入することを防止することができる。その結果、表示装置１００の長期的な信頼性を向上させることができる。無機絶縁層１３３を形成する材料は、例えば、窒化シリコン（Ｓｉ_xＮ_y）、酸化窒化シリコン（ＳｉＯ_xＮ_y）、窒化酸化シリコン（ＳｉＮ_xＯ_y）、酸化アルミニウム（Ａｌ_xＯ_y）、窒化アルミニウム（Ａｌ_xＮ_y）、酸化窒化アルミニウム（Ａｌ_xＯ_yＮ_z））、窒化酸化アルミニウム（Ａｌ_xＮ_yＯ_z）などを用いることができる（ｘ、ｙ、ｚは任意）。また、有機絶縁層１３２を形成する材料は、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。

対向基板１０２が、無機絶縁層１３３上に設けされる。対向基板１０２は、粘着層１３５によって無機絶縁層１３３と貼り合わされる。粘着層１３５を形成する材料は、例えば、アクリル系、ゴム系、シリコン系、ウレタン系の粘着材を用いることができる。対向基板１０２を形成する材料は、第１基材１１２及び第２基材１０１で例示した材料と同じ材料を使用することができる。

対向基板１０２には、例えば、平坦化を兼ねてオーバーコート層が設けられてもよい。また、有機層が白色光を発光する場合、対向基板１０２には、ＲＧＢの各色のそれぞれに対応するカラーフィルタが設けられてもよい。また、ＲＧＢの各色のそれぞれに対応するカラーフィルタ間には、ブラックマトリクスが設けられていてもよい。なお、対向基板１０２側にカラーフィルタを形成しない場合、例えば、封止膜上に直接カラーフィルタを形成し、その上から粘着層１３５を形成すればよい。また、偏光板１３８が対向基板１０２の上に設けられていてもよい。

以上説明した作製方法を用いることによって、不純物元素のイオンを低い加速電圧で半導体層１１４に注入することができる。よって、下地層１１３に到達する不純物元素のイオン濃度が低減されるため、下地層１１３へのダメージを低減することができる。また、下地層１１３に到達する不純物元素のイオン濃度が低減されるため、熱処理温度が低くても、半導体層１１４中のキャリアを十分に移動可能にすることができる。よって、半導体装置１２０において、閾値が調整され、入力電極及び出力電極と電気的に接続される低抵抗部１９０を十分に低抵抗化し、チャネルと入力電極及び出力電極との接続とを確実に行うことができる。したがって、以上説明した作製方法を用いることで、電気特性の劣化が少なく、長期的な信頼性を有する半導体装置及び半導体装置を提供することができる。

上述した各実施形態の態様によりもたらされる作用効果とは異なる別の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１００：表示装置、１０１：第２基材、１０２：対向基板、１０３：表示部、１０４：走査信号線駆動回路、１０５：走査信号線、１０７：端子、１０８：フレキシブルプリント基板、１０９Ｂ：画素、１０９Ｇ：画素、１０９Ｒ：画素、１１０：周辺領域、１１１ａ：開口部、１１１ｂ：開口部、１１２：第１基材、１１３：下地層、１１４：半導体層、１１５：絶縁層、１１６：ゲート電極、１１７：ドレイン電極、１１７ａ：ドレイン電極、１１７ｂ：ドレイン電極、１１８：ドレイン電極、１２０：半導体装置、１２２：層間絶縁層、１２３：平坦化膜、１２４：保護膜、１２５：画素電極、１２６：第１絶縁層、１２７：有機層、１２８：対向電極、１３０：発光素子、１３０Ｂ：発光素子、１３０Ｇ：発光素子、１３０Ｒ：発光素子、１３２：有機絶縁層、１３３：無機絶縁層、１３５：粘着層、１３８：偏光板、１５１：絶縁膜、１７０：開口部、１７１：一部、１８０：第１部分、１８２：第２部分、１８４：第３部分、１９０：低抵抗部、１９２：高抵抗部、１９４：レジスト

Claims (11)

1. 基材と、
   前記基材の上に設けられる下地層と、
   前記下地層の上に設けられる半導体層と、
   前記半導体層の上に設けられる絶縁層と、
   前記絶縁層の上に設けられるゲート電極と、を有し、
   前記下地層と前記半導体層とのうち、前記ゲート電極と重畳する部分において、前記下地層に含まれる不純物元素のイオン濃度の最大値は、前記半導体層に含まれる前記不純物元素のイオン濃度の最大値の１／５未満である、
   半導体装置。
2. 前記半導体層に含まれる前記不純物元素のイオン濃度は、前記半導体層内の深さ方向に対して増加から減少に転じる、
   請求項１に記載の半導体装置。
3. 前記半導体層に含まれる前記不純物元素のイオン濃度の最大値は、５．６×１０¹⁷ａｔｏｍｓ／ｃｍ³未満である、
   請求項１に記載の半導体装置。
4. 前記下地層に含まれる前記不純物元素のイオン濃度の最大値は、９．１×１０¹⁷ａｔｏｍｓ／ｃｍ³未満である、
   請求項１に記載の半導体装置。
5. 下地層を形成し、
   前記下地層の上に半導体層を形成し、
   前記半導体層を形成したのち、加速電圧が４．５ｋＶ以上５．５ｋＶ以下で、前記下地層及び前記半導体層に不純物元素を注入し、
   前記半導体層の上に絶縁層を形成し、
   前記絶縁層の上にゲート電極を形成すること、を含み、
   前記下地層と前記半導体層とのうち、前記ゲート電極と重畳する部分において、前記下地層に含まれる不純物元素のイオン濃度の最大値は、前記半導体層に含まれる前記不純物元素のイオン濃度の最大値の１／５未満である、
   半導体装置の作製方法。
6. 前記半導体層に含まれる前記不純物元素のイオン濃度は、前記半導体層内の深さ方向に対して増加から減少に転じるように、前記不純物元素が前記半導体層に注入される、
   請求項５に記載の半導体装置の作製方法。
7. ドーズ量が４×１０¹²以上８×１０¹²／ｃｍ²以下で、前記半導体層に前記不純物元素を注入する、
   請求項５に記載の半導体装置の作製方法。
8. 前記半導体層に含まれる前記不純物元素のイオン濃度の最大値は、５．６×１０¹⁷ａｔｏｍｓ／ｃｍ³未満である、
   請求項５に記載の半導体装置の作製方法。
9. 前記下地層に含まれる前記不純物元素のイオン濃度の最大値は、９．２×１０¹⁶ａｔｏｍｓ／ｃｍ³未満である、
   請求項５に記載の半導体装置の作製方法。
10. 前記半導体層は、第１部分、第２部分、及び第３部分を含み、
    前記第３部分は前記第１部分と前記第２部分との間に設けられ、前記第１部分及び前記第２部分に接続され、
    前記第３部分は前記ゲート電極に重なるように設けられたチャネルであり、
    前記ゲート電極を形成したのち、前記第１部分及び前記第２部分に、５．５ｋＶよりも大きい加速電圧で、前記不純物元素とは異なる不純物元素のイオンを注入する、
    請求項５に記載の半導体装置の作製方法。
11. 前記ゲート電極を形成したのち、
    前記第１部分の上に設けられ前記第１部分と接続される入力電極と、
    前記第２部分の上に設けられ前記第２部分と接続される出力電極と、を形成する、
    請求項１０に記載の半導体装置の作製方法。

Images