JP2020141480A - Surge protection circuit - Google Patents
Surge protection circuit Download PDFInfo
- Publication number
- JP2020141480A JP2020141480A JP2019035400A JP2019035400A JP2020141480A JP 2020141480 A JP2020141480 A JP 2020141480A JP 2019035400 A JP2019035400 A JP 2019035400A JP 2019035400 A JP2019035400 A JP 2019035400A JP 2020141480 A JP2020141480 A JP 2020141480A
- Authority
- JP
- Japan
- Prior art keywords
- surge protection
- resistor
- voltage
- protection circuit
- communication line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
Description
本発明は、電子機器の通信線などに備えられるサージ保護回路に関する。 The present invention relates to a surge protection circuit provided in a communication line of an electronic device or the like.
パソコンやゲーム機、ハードディスクレコーダなどの映像送信機器と、モニタディスプレイやテレビなどの映像受信機器との間を相互に接続する通信規格としてHDMI(登録商標)(High−Definition Multimedia Interface)が用いられている。 HDMI (registered trademark) (High-Definition Multimedia Interface) is used as a communication standard for interconnecting video transmitting devices such as personal computers, game consoles, and hard disk recorders with video receiving devices such as monitor displays and televisions. There is.
また、車載機器に携帯端末を接続して、携帯端末に格納された映像や音楽などのコンテンツを車載機器のディスプレイやスピーカから出力させることが行われているが、この際の車載機器と携帯端末の接続にもHDMIが用いられることがある。 In addition, a mobile terminal is connected to an in-vehicle device to output contents such as video and music stored in the mobile terminal from the display or speaker of the in-vehicle device. At this time, the in-vehicle device and the mobile terminal are used. HDMI may also be used for the connection.
図1はHDMIによる機器間の接続の模式図であり、通信ケーブル4とコネクタ3を用いて、ソース機器2(映像等を送信する機器。パソコン、ゲーム機、携帯端末等)とシンク機器1(映像等を受信する機器、モニタディスプレイ、テレビ、車載機器等)とが接続され、シンク機器1のレシーバ10と、ソース機器2のトランスミッタ20とがそれぞれ有する通信部101、201の間で通信が行われる。
FIG. 1 is a schematic diagram of a connection between devices by HDMI. Using a communication cable 4 and a
ここでDDC(Display Data Channel)は、シンク機器1とソース機器2との間でディスプレイの設定に関する情報を相互に通信する通信線であり、1つのデータ線で双方向に通信を行うため、通信部101、201の出力回路はオープンコレクタ(オープンドレイン)接続になっており、DDC通信線はプルアップ抵抗Rp1、Rp2等で電源電圧V0(例:+5V)にプルアップされている。
Here, the DDC (Display Data Channel) is a communication line that mutually communicates information related to display settings between the
HPD(Hot Plug Detect)および+Vはソース機器2がシンク機器1の接続の有無を検知するための接続検知信号を伝達するための通信線であり、ソース機器2は自身が+Vに出力した電源電圧V0がシンク機器1でループバックされてHPDで検出されることにより、シンク機器1が接続されていることを検知することができる。
HPD (Hot Plug Detector) and + V are communication lines for transmitting a connection detection signal for the
また、シンク機器1もソース機器2が出力する電源電圧V0を+V検出部102で検出することによってソース機器2の接続の有無を検知することができるほか、シンク機器1の映像出力設定等が変更された時に、HPD制御部103によってSWを一時的にオープンにして、ソース機器2にシンク機器1の接続が解除されたと認識させることで再接続を促すことができる。
Further, the
HDMIには、このほかに映像・音声が伝送されるTMDS(Transition Minimized Differential Signaling)や、機器間の制御に用いられるCEC(Consumer Electronics Control)等の通信線があるが、図示および説明は省略する。 HDMI also includes communication lines such as TMDS (Transition Minimized Differential Signaling) for transmitting video and audio, and CEC (Consumer Electricals Control) used for control between devices, but illustration and description are omitted. ..
シンク機器1のDDC通信線には、主としてシンク機器1のコネクタ3にソース機器2が接続されていないとき(オープン状態)において、コネクタ3を通じて外部から印可される静電気(ESD)等のサージによって、レシーバ10等の内部回路が破壊されることを防止するために、ダイオードD1、ツェナーダイオードZD、バリスタVa1、Va2、および保護抵抗R1からなるサージ保護回路11が設けられている。
When the
ダイオードD1はDDC通信線とグランドの間に設けられ、コネクタ3に印可された負のサージを略グランド電圧(例:0V)にクランプする。
The diode D1 is provided between the DDC communication line and the ground, and clamps the negative surge applied to the
ツェナーダイオードZDはDDC通信線とグランドの間に設けられ、コネクタ3に印可された正のサージを所定のツェナー電圧(例:+15V)にクランプする。
The Zener diode ZD is provided between the DDC communication line and the ground, and clamps the positive surge applied to the
バリスタVa1、Va2は両端子間の電圧差が小さい場合には電気抵抗が大きいが、ある程度以上に電圧差が大きくなると急激に電気抵抗が小さくなる性質を持つ非直線性抵抗素子であり、DDC通信線とグランドの間に設けられ、コネクタ3に印可された正および負のサージを所定のON電圧(例:正負各30V)にクランプする。
Varistors Va1 and Va2 are non-linear resistance elements that have the property that the electrical resistance is large when the voltage difference between both terminals is small, but the electrical resistance suddenly decreases when the voltage difference is larger than a certain level, and DDC communication. The positive and negative surges provided between the wire and the ground and applied to the
保護抵抗R1はDDC通信線のコネクタ3とレシーバ10の間に直列に挿入されており、コネクタ3にサージが印可されたとき、レシーバ10等へ流れ込む電流を制限することでレシーバ10等の内部回路を保護する。
The protection resistor R1 is inserted in series between the
ここで、特許文献1の図3には入力端子とグランドとの間だけでなく、入力端子と電源電圧VCCとの間にもクランプダイオードを挿入し、正のサージを略電源電圧VCCにクランプするサージ保護回路が記載されている。この入力端子と電源電圧VCCとの間のクランプダイオードに相当するものを図1に破線で示した(図中のA)。
Here, in FIG. 3 of
しかしながら、DDC通信線は、先に述べたようにプルアップ抵抗Rp1、Rp2によりプルアップされているため、ダイオードをAの位置に挿入すると、例えばソース機器2の電源がONで、シンク機器1の電源がOFFである場合に、ソース機器2の電源電圧V0がプルアップ抵抗Rp1とダイオードを介してシンク機器1に流れ込んでしまう「回り込み」が発生することから、実際にはDDC通信線には正のサージ対策として電源電圧V0との間にダイオードを挿入することができない。
However, since the DDC communication line is pulled up by the pull-up resistors Rp1 and Rp2 as described above, when the diode is inserted at the position A, for example, the power of the
またサージに対する耐性を高めるためには保護抵抗R1の値を大きくすることが有効だが、シンク機器1からソース機器2へデータを送信する際の、Loレベル電圧VLoは、プルアップ抵抗Rp1、Rp2の並列合成抵抗Rppと保護抵抗R1との分圧比で決まるため、保護抵抗R1の値を大きくすると、Loレベル電圧のグランド電圧からの「浮き」が大きくなってしまう。このためサージ対策として保護抵抗R1を大きくすることができない。
It is effective to increase the value of the protection resistor R1 in order to increase the resistance to surge, but the Lo level voltage VLo when transmitting data from the
以上のように従来のサージ保護回路11は、通信線と電源電圧V0の間に、正のサージをクランプするダイオードを挿入できないこと、保護抵抗R1の値を大きくできないこと等の制約から、十分なサージ保護性能を持たせるために、多くの半導体素子(ツェナーダイオードZD、バリスタVa1、Va2)を組み合わせて使用する必要があり、コストの上昇を招いていた。 As described above, the conventional surge protection circuit 11 is sufficient due to restrictions such as the inability to insert a diode that clamps a positive surge between the communication line and the power supply voltage V0 and the inability to increase the value of the protection resistor R1. In order to have surge protection performance, it is necessary to use many semiconductor elements (Zener diode ZD, varistor Va1, Va2) in combination, which has caused an increase in cost.
本発明の目的は、使用する半導体素子の個数を減らしつつ、十分な保護性能を備えたサージ保護回路を提供することである。 An object of the present invention is to provide a surge protection circuit having sufficient protection performance while reducing the number of semiconductor elements used.
上記目的を達成するために本発明の第一の実施形態に係るサージ保護回路は、電子機器の、他の電子機器と接続されて、該他の電子機器と通信を行うための通信線に設けられたサージ保護回路であって、前記通信線に直列に介装されたサージ保護素子と、前記通信線に他の電子機器が接続されたことを検知して、前記サージ保護素子をバイパスするバイパス回路と、を備える。 In order to achieve the above object, the surge protection circuit according to the first embodiment of the present invention is provided on a communication line of an electronic device for connecting to another electronic device and communicating with the other electronic device. A bypass that bypasses the surge protection element by detecting that a surge protection element interposed in series with the communication line and another electronic device are connected to the communication line. It is equipped with a circuit.
また、本発明の他の実施形態に係るサージ保護回路は、第一の実施形態に係るサージ保護回路において、前記バイパス回路は、前記通信線に接続される他の電子機器からの接続検知信号を検知することにより、前記サージ保護素子をバイパスする。 Further, the surge protection circuit according to another embodiment of the present invention is the surge protection circuit according to the first embodiment, and the bypass circuit receives a connection detection signal from another electronic device connected to the communication line. By detecting, the surge protection element is bypassed.
また、本発明のその他の実施形態に係るサージ保護回路は、前記サージ保護素子が抵抗、またはダイオードである。 Further, in the surge protection circuit according to another embodiment of the present invention, the surge protection element is a resistor or a diode.
本発明によれば、バイパス回路が他の電子機器が接続されてことを検知して保護素子をバイパスするので、通信線のLoレベル電圧のグランド電圧からの「浮き」を抑制しつつ、他の電子機器が接続されていないときは保護素子が有効になり、外部から印可される静電気(ESD)等のサージに対して十分な保護を図ることができる According to the present invention, since the bypass circuit detects that another electronic device is connected and bypasses the protection element, it suppresses "floating" of the Lo level voltage of the communication line from the ground voltage and other devices. When an electronic device is not connected, the protective element is effective, and sufficient protection can be provided against surges such as static electricity (ESD) applied from the outside.
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or corresponding parts in the drawings are designated by the same reference numerals and the description thereof will not be repeated.
<1.第一の実施形態>
図2は本発明の第一の実施形態に係るサージ保護回路12を備えた電子機器の通信インターフェース部分の概略を表す。なお図2ではシンク機器1のみを記載し、ソース機器2は省略している。
<1−1.サージ保護回路12の構成>
<1. First Embodiment>
FIG. 2 shows an outline of a communication interface portion of an electronic device provided with a surge protection circuit 12 according to the first embodiment of the present invention. Note that in FIG. 2, only the
<1-1. Configuration of surge protection circuit 12>
本実施形態におけるサージ保護回路12は、ダイオードD1、ツェナーダイオードZD、バリスタVa2に代えて、バイパス回路121を備える点が図1に示した従来のサージ保護回路11と異なる。 The surge protection circuit 12 in this embodiment is different from the conventional surge protection circuit 11 shown in FIG. 1 in that it includes a bypass circuit 121 instead of the diode D1, the Zener diode ZD, and the varistor Va2.
バイパス回路121はNPNトランジスタTr1(以下、単にTr1という)、抵抗R0、R2、およびR3を備える。 The bypass circuit 121 includes an NPN transistor Tr1 (hereinafter, simply referred to as Tr1), resistors R0, R2, and R3.
保護抵抗R1はDDC通信線のコネクタ3とレシーバ10の間に直列に挿入されている。
The protection resistor R1 is inserted in series between the
Tr1のベースは抵抗R3を経てコネクタ3のV0通信線に接続されるとともに、抵抗R2を経てエミッタに接続されている。エミッタは保護抵抗R1のレシーバ10側に接続されている。コレクタは抵抗R0を経て、保護抵抗R1のコネクタ3側に接続されている。
The base of Tr1 is connected to the V0 communication line of the
本実施形態におけるサージ保護回路12では、主として保護抵抗R1がサージ保護素子として機能する。 In the surge protection circuit 12 of the present embodiment, the protection resistor R1 mainly functions as a surge protection element.
なお、サージ保護回路12はバリスタVa1を備えるが、これはTr1の耐圧を超えるサージが印可された時にTr1を保護するためのものであり、想定されるサージの大きさに対して十分に耐圧の大きいTr1を使用できるときは削除しても構わない。
<1−2.サージ保護回路12の動作>
The surge protection circuit 12 includes a varistor Va1, which protects the Tr1 when a surge exceeding the withstand voltage of the Tr1 is applied, and has a sufficient withstand voltage against the assumed surge magnitude. If a large Tr1 can be used, it may be deleted.
<1-2. Operation of surge protection circuit 12>
以下、図3および図4を用いて、サージ保護回路12の動作を説明する。 Hereinafter, the operation of the surge protection circuit 12 will be described with reference to FIGS. 3 and 4.
まず、図3(a)はシンク機器1、ソース機器2のいずれもが、データを送信していない状態を表す。
First, FIG. 3A shows a state in which neither the
この状態では、通信部101、201の出力回路のトランジスタ101b、201bはOFFにされており、入・出力端子101a、201aはオープン(ハイインピーダンス)であり、プルアップ抵抗Rp1等によってDDC通信線は電源電圧V0(Hiレベル電圧。例+5V)にプルアップされている。
In this state, the transistors 101b and 201b of the output circuits of the
なお、このとき、シンク機器1では保護抵抗R1および、抵抗R2、R3の直列合成抵抗がプルアップ抵抗として機能している。またTr1のベース・エミッタ・コレクタはすべて電源電圧V0で同電圧であるため、Tr1はOFFになっている。
At this time, in the
次に、図3(b)はシンク機器1からソース機器2へデータを送信する場合を表す。
Next, FIG. 3B shows a case where data is transmitted from the
シンク機器1からデータを送信(Loレベルを送出)するときは、通信部101の出力回路のトランジスタ101bがONにされて、入・出力端子101aがグランドに短絡される。
When data is transmitted (Lo level is transmitted) from the
すると電源電圧V0から抵抗R3、R2を経由して入・出力端子101aに電流I1が流れ込み、これにより抵抗R2の両端電圧がTr1のベース・エミッタ間のON電圧VBEonを超えるとTr1のベース・エミッタ間が導通し、同時にコレクタ・エミッタ間が導通する。
Then, the current I1 flows from the power supply voltage V0 to the input /
Tr1のコレクタ・エミッタ間が導通することによって、保護抵抗R1は抵抗R0によってバイパスされ、電源電圧V0からプルアップ抵抗Rpと抵抗R0を経由して入・出力端子101aに電流I2が流れ込む。
By conducting between the collector and the emitter of Tr1, the protection resistor R1 is bypassed by the resistor R0, and the current I2 flows from the power supply voltage V0 to the input /
このとき、ソース機器2の通信部201の入・出力端子201aの電圧(Loレベル電圧)VLoBは、
VLoB=V0×R0/(Rp1+R0) (1)
で表せるので、抵抗R0の値をプルアップ抵抗Rp1に比べて十分に小さくしておけば、Loレベル電圧のグランド電圧からの「浮き」を十分に小さくすることができる(例:V0=5V、Rp1=2kΩ、R0=100Ωとすると、VLoB=5V×100Ω/(2kΩ+100Ω)≒0.24V)。
At this time, the voltage (Lo level voltage) VLoB of the input /
VLoB = V0 × R0 / (Rp1 + R0) (1)
Therefore, if the value of the resistor R0 is made sufficiently smaller than the pull-up resistor Rp1, the "floating" of the Lo level voltage from the ground voltage can be made sufficiently small (example: V0 = 5V, Assuming that Rp1 = 2kΩ and R0 = 100Ω, VLoB = 5V × 100Ω / (2kΩ + 100Ω) ≈ 0.24V).
次に、図3(c)はソース機器2からシンク機器1へデータを送信する場合を表す。
Next, FIG. 3C shows a case where data is transmitted from the
ソース機器2からデータを送信(Loレベルを送出)するときは、通信部201の出力回路のトランジスタ201bがONにされて、入・出力端子201aがグランドに短絡される。
When data is transmitted (Lo level is transmitted) from the
すると電源電圧V0から抵抗R3、R2および保護抵抗R1を経由して入・出力端子201aに電流I3が流れ込み、これにより抵抗R2の両端電圧差がTr1のベース・エミッタ間のON電圧VBEonを超えるとTr1のベース・エミッタ間が導通する。
Then, when the current I3 flows from the power supply voltage V0 to the input /
また、同時にTr1のベース・コレクタ間のPN接合も抵抗R3、R0によって順方向にバイアスされるため、Tr1のベース・コレクタ間が導通し、電源電圧V0から抵抗R3、R0を経由して入・出力端子201aに電流I4が流れ込む。
At the same time, the PN junction between the base and collector of Tr1 is also biased in the forward direction by the resistors R3 and R0, so that the base and collector of Tr1 are conducted and input from the power supply voltage V0 via the resistors R3 and R0. The current I4 flows into the
抵抗R0の値は保護抵抗R1に比べ十分小さく設定されているため、このとき抵抗R3を流れる電流は、ほとんどが抵抗R0を流れ、(I4>>I3、つまり保護抵抗R1をバイパスし)、Tr1のベース電圧は抵抗R3と抵抗R0の分圧比でほぼ決まる。 Since the value of the resistor R0 is set sufficiently smaller than the protection resistor R1, most of the current flowing through the resistor R3 flows through the resistor R0 (I4 >> I3, that is, bypassing the protection resistor R1), and Tr1 The base voltage of is almost determined by the voltage division ratio of the resistor R3 and the resistor R0.
また、ベース・コレクタ間のON電圧VBConは、VBEonとほぼ等しい(VBCon≒VBEon)ことから、Tr1のコレクタとエミッタはベース電圧を基準として、ほぼ同電圧となっている。 Further, since the ON voltage VBCon between the base and collector is substantially equal to VBEon (VBCon≈VBEon), the collector and emitter of Tr1 are substantially the same voltage with respect to the base voltage.
したがって、このときの通信部101の入・出力端子101aの電圧(Loレベル電圧)VLoAは、図4(c)から明らかなように、
VLoA≒(V0−VBCon)×R0/(R3+R0) (2)
で表わされ、抵抗R0の値を抵抗R3に比べて十分に小さくしておけば、Loレベル電圧のグランド電圧からの「浮き」を十分に小さくすることができる(例:V0=5V、VBCon=0.7V、R3=47kΩ、R0=100Ωとすると、VLoA=(5V−0.7V)×100Ω/(47kΩ+100Ω)≒0.01V)。
Therefore, the voltage (Lo level voltage) VLoA of the input /
VLoA ≒ (V0-VBCon) × R0 / (R3 + R0) (2)
If the value of the resistor R0 is made sufficiently smaller than that of the resistor R3, the "floating" of the Lo level voltage from the ground voltage can be made sufficiently small (example: V0 = 5V, VBCon). If = 0.7V, R3 = 47kΩ, and R0 = 100Ω, VLoA = (5V-0.7V) × 100Ω / (47kΩ + 100Ω) ≈ 0.01V).
図4は第一の実施形態に係るサージ保護回路12における各部の信号波形のシミュレーション結果を示す。 FIG. 4 shows a simulation result of a signal waveform of each part in the surge protection circuit 12 according to the first embodiment.
図4(a)はシンク機器1からデータを送信したときのソース機器2の通信部201の入・出力端子201aの信号波形を示す。シンク機器1の通信部101の入・出力端子101aがオープン(ハイインピーダンス)の期間(図中「B」の期間)では信号は電源電圧V0に等しい+5Vになっている。
FIG. 4A shows a signal waveform of the input /
一方、入・出力端子101aがグランド電圧(0V)の期間(図中「C」の期間)では、信号はほぼ0V(約0.2V)になっており、Loレベル電圧のグランド電圧からの「浮き」が発生していない(十分小さい)ことがわかる。
On the other hand, during the period when the input /
次に図4(b)はソース機器2からデータを送信したときのシンク機器1の通信部101の入・出力端子101aの信号波形を示す。ソース機器2の通信部201の入・出力端子201aがオープン(ハイインピーダンス)の期間(図中「D」の期間)では信号は電源電圧V0に等しい+5Vになっている。
Next, FIG. 4B shows the signal waveform of the input /
一方、入・出力端子101aがグランド電圧(0V)の期間(図中「E」の期間)では、信号はほぼ0Vになっており、Loレベル電圧のグランド電圧からの「浮き」が発生していない(十分小さい)ことがわかる。
On the other hand, during the period when the input /
以上のように、第一の実施形態に係るサージ保護回路12は、保護抵抗R1を大きな値としても、データ送信時(Loレベル送出時)はバイパス回路121によって保護抵抗R1をバイパスするため、Loレベル電圧のグランド電圧からの「浮き」を十分小さくすることができる。 As described above, in the surge protection circuit 12 according to the first embodiment, even if the protection resistor R1 is set to a large value, the protection resistor R1 is bypassed by the bypass circuit 121 at the time of data transmission (at the time of Lo level transmission), so that Lo. The "float" of the level voltage from the ground voltage can be made sufficiently small.
そして、コネクタ3にソース機器2が接続されていないときは、ソース機器2からバイパス回路121のTr1のベースに電源電圧V0が供給されないため、Tr1はOFF(コレクタ・エミッタ間が遮断状態)であり保護抵抗R1がバイパスされずに有効になるため、コネクタ3を通じて外部から印可される静電気(ESD)等のサージに対して十分な保護を行うことができる。
When the
また、バリスタVa1を除けば必要な半導体素子は一個のトランジスタTr1だけであり、サージ保護のために多くの半導体素子を使用する必要がない。 Further, except for the varistor Va1, the required semiconductor element is only one transistor Tr1, and it is not necessary to use many semiconductor elements for surge protection.
なお、保護抵抗R1、抵抗R2、R3、R0の値は任意に設定可能であるが、すくなくとも、ソース機器2からデータを送信する際に、通信部201の入・出力端子201aがグランド電圧(0V)の時にTr1のベース・エミッタ間がONになるために、例えば以下の条件を満たしていることが必要である。
V0×R2/(R1+R2+R3)≧VBEon (3)
The values of the protection resistors R1, resistors R2, R3, and R0 can be set arbitrarily, but at least when data is transmitted from the
V0 × R2 / (R1 + R2 + R3) ≧ VBEon (3)
また、シンク機器1においては保護抵抗R1、抵抗R2、R3の直列合成抵抗がDDC通信線のプルアップ抵抗として機能していることから、この直列合成抵抗値が、通信線の規格で定められたプルアップ抵抗値と略等しくなるように設定することもできる。
<2.第二の実施形態>
Further, in the
<2. Second embodiment>
図5は本発明の第二の実施形態に係るサージ保護回路13を備えた電子機器の通信インターフェース部分の概略を表す。なお図5ではシンク機器1のみを記載し、ソース機器2は省略している。
FIG. 5 shows an outline of a communication interface portion of an electronic device provided with a surge protection circuit 13 according to a second embodiment of the present invention. Note that in FIG. 5, only the
<2−1.サージ保護回路13の構成>
本実施形態におけるサージ保護回路13は、保護抵抗R1に代えてダイオードD2を備え、また、バイパス回路121に代えてバイパス回路131を備え、さらに抵抗R0’を備える点が図2に示した第一の実施形態に係るサージ保護回路12と異なる。
<2-1. Configuration of surge protection circuit 13>
The first point shown in FIG. 2 is that the surge protection circuit 13 in the present embodiment includes a diode D2 in place of the protection resistor R1, a bypass circuit 131 in place of the bypass circuit 121, and a resistor R0'. It is different from the surge protection circuit 12 according to the embodiment of.
バイパス回路131はバイパス回路121の抵抗R0のあった部分が短絡されている点がバイパス回路121と異なり、それ以外はバイパス回路121と同様である。 The bypass circuit 131 is different from the bypass circuit 121 in that the portion of the bypass circuit 121 where the resistor R0 is located is short-circuited, and is the same as the bypass circuit 121 except that.
ダイオードD2はDDC通信線にコネクタ3側がカソード、レシーバ10側がアノードになるように直列に挿入されている。
The diode D2 is inserted in series with the DDC communication line so that the
Tr1のコレクタはダイオードD2のカソードに、エミッタはアノードにそれぞれ接続されている。 The collector of Tr1 is connected to the cathode of the diode D2, and the emitter is connected to the anode.
抵抗R0’はDDC通信線のコネクタ3とダイオードD2のカソードの間に直列に挿入されている。
The resistor R0'is inserted in series between the
本実施形態におけるサージ保護回路13では、主としてダイオードD2がサージ保護素子として機能する。 In the surge protection circuit 13 of the present embodiment, the diode D2 mainly functions as a surge protection element.
なお、サージ保護回路13はバリスタVa1を備えるが、これはTr1やダイオードD2の耐圧を超えるサージが印可された時にTr1やダイオードD2を保護するためのものであり、想定されるサージの大きさに対して十分に耐圧の大きいTr1やダイオードD2を使用できるときは削除しても構わない。
<2−2.サージ保護回路13の動作>
The surge protection circuit 13 includes a varistor Va1, which is for protecting Tr1 and diode D2 when a surge exceeding the withstand voltage of Tr1 and diode D2 is applied, and the expected surge magnitude is increased. On the other hand, if Tr1 or diode D2 having a sufficiently large withstand voltage can be used, it may be deleted.
<2-2. Operation of surge protection circuit 13>
サージ保護回路13の動作は、サージ保護回路12とほぼ同じである。まず、シンク機器1、ソース機器2のいずれもが、データを送信していない状態では第一の実施形態の説明で述べたようにDDC通信線は電源電圧V0(Hiレベル電圧。例+5V)にプルアップされている。
The operation of the surge protection circuit 13 is almost the same as that of the surge protection circuit 12. First, in a state where neither the
次に、シンク機器1からデータを送信(Loレベルを送出)するときは、通信部101の入・出力端子101aがグランドに短絡されることで、電源電圧V0から抵抗R3、R2を経由して入・出力端子101aに電流が流れ込み、これによりTr1のベース・エミッタ間が導通し、同時にコレクタ・エミッタ間が導通してダイオードD2をバイパスする。
Next, when data is transmitted from the sink device 1 (Lo level is transmitted), the input /
このとき、ソース機器2の通信部201の入・出力端子201aの電圧(Loレベル電圧)VLoBは、
VLoB≒V0×R0’/(Rp1+R0’) (4)
で表せるので、抵抗R0’の値をプルアップ抵抗Rp1に比べて十分に小さくしておけば、Loレベル電圧のグランド電圧からの「浮き」を十分に小さくすることができる(例:V0=5V、Rp1=2kΩ、R0’=100Ωとすると、VLoB=5V×100Ω/(2kΩ+100Ω)≒0.24V)。
At this time, the voltage (Lo level voltage) VLoB of the input /
VLoB ≒ V0 × R0'/ (Rp1 + R0') (4)
Therefore, if the value of the resistor R0'is made sufficiently smaller than the pull-up resistor Rp1, the "floating" of the Lo level voltage from the ground voltage can be made sufficiently small (example: V0 = 5V). , Rp1 = 2kΩ, R0'= 100Ω, VLoB = 5V × 100Ω / (2kΩ + 100Ω) ≈ 0.24V).
次に、ソース機器2からデータを送信(Loレベルを送出)するときは、通信部201の入・出力端子201aがグランドに短絡されことで電電電圧V0から抵抗R3、R2およびダイオードD2を経由して入・出力端子201aに電流が流れ込み、これによりTr1のベース・エミッタ間が導通する。
Next, when data is transmitted from the source device 2 (Lo level is transmitted), the input /
また、同時にTr1のベース・コレクタ間のPN接合も抵抗R3、R0’によって順方向にバイアスされるため、Tr1のベース・コレクタ間も導通する。 At the same time, the PN junction between the base and collector of Tr1 is also biased in the forward direction by the resistors R3 and R0', so that the base and collector of Tr1 also conduct with each other.
これによりダイオードD2はバイパスされるため、シンク機器1の通信部101の入・出力端子101aの電圧(Loレベル電圧)VLoAは、第一の実施形態の動作の説明で述べたのと同様に、
VLoA≒(V0−VBCon)×R0’/(R3+R0’) (5)
で表せるので、抵抗R0’の値を抵抗R3に比べて十分に小さくしておけばLoレベル電圧のグランド電圧からの「浮き」を十分に小さくすることができる(例:V0=5V、VBCon=0.7V、R3=47kΩ、R0’=100Ωとすると、VLoA=(5V−0.7V)×100Ω/(47kΩ+100Ω)≒0.01V)。
Since the diode D2 is bypassed by this, the voltage (Lo level voltage) VLoA of the input /
VLoA ≒ (V0-VBCon) × R0'/ (R3 + R0') (5)
Therefore, if the value of the resistor R0'is made sufficiently smaller than that of the resistor R3, the "floating" of the Lo level voltage from the ground voltage can be made sufficiently small (example: V0 = 5V, VBCon =). Assuming 0.7V, R3 = 47kΩ, and R0'= 100Ω, VLoA = (5V-0.7V) × 100Ω / (47kΩ + 100Ω) ≈ 0.01V).
以上のように、第二の実施形態に係るサージ保護回路13は、第一の実施形態に係るサージ保護回路12と同様に、データ送信時(Loレベル送出時)はバイパス回路131によってダイオードD2をバイパスするため、Loレベル電圧のグランド電圧からの「浮き」を十分小さくすることができる。 As described above, the surge protection circuit 13 according to the second embodiment uses the bypass circuit 131 to connect the diode D2 at the time of data transmission (at the time of Lo level transmission), similarly to the surge protection circuit 12 according to the first embodiment. Since it is bypassed, the "floating" of the Lo level voltage from the ground voltage can be sufficiently reduced.
そして、コネクタ3にソース機器2が接続されていないときはバイパス回路131のTr1がOFFになるため、ダイオードD2がバイパスされずに有効になる。ダイオードは逆方向には高い絶縁性を示すことから、コネクタ3を通じて外部から印可される静電気(ESD)等のサージに対してより確実な保護を行うことができる。
Then, when the
また、バリスタVa1を除けば必要な半導体素子は一個のトランジスタTr1と一個のダイオードD2だけであり、サージ保護のために多くの半導体素子を使用する必要がない。
<4.その他>
Further, except for the varistor Va1, the required semiconductor elements are only one transistor Tr1 and one diode D2, and it is not necessary to use many semiconductor elements for surge protection.
<4. Others>
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。 Although the embodiment of the present invention has been described above, the above-described embodiment is merely an example for carrying out the present invention. Therefore, the present invention is not limited to the above-described embodiment, and the above-described embodiment can be appropriately modified and implemented within a range that does not deviate from the gist thereof.
また、以上では、HDMIの通信線に備えられたサージ保護回路を例に説明したが、本発明のサージ保護回路は他の規格の通信線にも適用可能であり、例えばDVI(Digital Visual Interface)や、その他のオープンコレクタ(オープンドレイン)出力による通信を行う方式の通信線にも適用可能であることは言うまでもない。 Further, in the above, the surge protection circuit provided in the HDMI communication line has been described as an example, but the surge protection circuit of the present invention can also be applied to communication lines of other standards, for example, DVI (Digital Visual Interface). Needless to say, it can also be applied to communication lines of other open collector (open drain) output communication methods.
1 シンク機器
2 ソース機器
3 コネクタ
4 ケーブル
10 レシーバ
20 トランスミッタ
101、201 通信部
11、12、13 サージ保護回路
121、131 バイパス回路
R1 保護抵抗
D1、D2 ダイオード
Tr1 NPNトランジスタ
ZD ツェナーダイオード
Va1、Va2 バリスタ
1
R1 protection resistor D1, D2 diode Tr1 NPN transistor ZD Zener diode Va1, Va2 varistor
Claims (3)
前記通信線に直列に介装されたサージ保護素子と、
前記通信線に他の電子機器が接続されたことを検知して、前記サージ保護素子をバイパスするバイパス回路と、を備えるサージ保護回路。 A surge protection circuit provided on a communication line for connecting to another electronic device of an electronic device and communicating with the other electronic device.
A surge protection element interposed in series with the communication line,
A surge protection circuit including a bypass circuit that detects that another electronic device is connected to the communication line and bypasses the surge protection element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019035400A JP7152967B2 (en) | 2019-02-28 | 2019-02-28 | surge protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019035400A JP7152967B2 (en) | 2019-02-28 | 2019-02-28 | surge protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020141480A true JP2020141480A (en) | 2020-09-03 |
JP7152967B2 JP7152967B2 (en) | 2022-10-13 |
Family
ID=72265341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019035400A Active JP7152967B2 (en) | 2019-02-28 | 2019-02-28 | surge protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7152967B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11081840B2 (en) * | 2018-11-23 | 2021-08-03 | Asustek Computer Inc. | Detection circuit applied to a connecting port |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141894A (en) * | 2006-12-04 | 2008-06-19 | Mitsubishi Electric Corp | Rush current preventing circuit |
JP2009260919A (en) * | 2008-03-17 | 2009-11-05 | Nippon Soken Inc | Receiving device |
JP2013149465A (en) * | 2012-01-19 | 2013-08-01 | Iwasaki Electric Co Ltd | Lightning resistance circuit for illumination system, and illumination system |
JP2014011776A (en) * | 2012-07-03 | 2014-01-20 | Nippon Soken Inc | Receiver unit |
JP2015144542A (en) * | 2013-12-27 | 2015-08-06 | ダイキン工業株式会社 | Overvoltage protection circuit and power conversion equipment having the same |
-
2019
- 2019-02-28 JP JP2019035400A patent/JP7152967B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141894A (en) * | 2006-12-04 | 2008-06-19 | Mitsubishi Electric Corp | Rush current preventing circuit |
JP2009260919A (en) * | 2008-03-17 | 2009-11-05 | Nippon Soken Inc | Receiving device |
JP2013149465A (en) * | 2012-01-19 | 2013-08-01 | Iwasaki Electric Co Ltd | Lightning resistance circuit for illumination system, and illumination system |
JP2014011776A (en) * | 2012-07-03 | 2014-01-20 | Nippon Soken Inc | Receiver unit |
JP2015144542A (en) * | 2013-12-27 | 2015-08-06 | ダイキン工業株式会社 | Overvoltage protection circuit and power conversion equipment having the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11081840B2 (en) * | 2018-11-23 | 2021-08-03 | Asustek Computer Inc. | Detection circuit applied to a connecting port |
Also Published As
Publication number | Publication date |
---|---|
JP7152967B2 (en) | 2022-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9904642B2 (en) | Detection circuit of universal serial bus | |
US9083175B2 (en) | Protection circuit | |
CN102148951B (en) | For automatically detecting the reflector of receiver power down and comprising the system of this reflector | |
JP7152967B2 (en) | surge protection circuit | |
US6377434B1 (en) | Individual secondary protection device | |
JP5077596B2 (en) | Electronics | |
CN109066627B (en) | Protection circuit for hot plug detection port with HPD and ESD | |
CN103491412A (en) | MHL device identification circuit with standby charging function | |
KR100447295B1 (en) | Serial bus protection | |
CN216649235U (en) | HDMI port protection circuit and HDMI port protection device | |
US11272245B2 (en) | Video output system, video output device, and cable | |
TW202025637A (en) | Connection circuit and connection method thereof | |
US7633340B2 (en) | Apparatus and method for determining the voltage level of an input signal | |
US11418052B2 (en) | Power circuit and driving method thereof | |
US9197454B2 (en) | Differential signal transmitters | |
US8553156B2 (en) | HDMI and VGA compatible interface circuit | |
CN219937940U (en) | Protective circuit | |
TWI677151B (en) | Method for electrostatic discharge protection in receiver, and associated receiver | |
CN111277769A (en) | Switching device and image switching system and method thereof | |
CN111404538B (en) | Connection circuit and connection method thereof | |
JPWO2019049232A1 (en) | Video equipment and connection determination method | |
JP7375796B2 (en) | Electronics | |
CN111404562A (en) | Method for electrostatic discharge protection of a receiver, and receiver | |
CN115225958A (en) | HDMI interface circuit | |
CN114974070A (en) | Display module and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7152967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |