JP2020136860A - Image pickup device, reading method thereof, and imaging apparatus - Google Patents

Image pickup device, reading method thereof, and imaging apparatus Download PDF

Info

Publication number
JP2020136860A
JP2020136860A JP2019026679A JP2019026679A JP2020136860A JP 2020136860 A JP2020136860 A JP 2020136860A JP 2019026679 A JP2019026679 A JP 2019026679A JP 2019026679 A JP2019026679 A JP 2019026679A JP 2020136860 A JP2020136860 A JP 2020136860A
Authority
JP
Japan
Prior art keywords
light
shielding
aperture
block
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019026679A
Other languages
Japanese (ja)
Other versions
JP7250555B2 (en
JP2020136860A5 (en
Inventor
聡 熊木
Satoshi Kumaki
聡 熊木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019026679A priority Critical patent/JP7250555B2/en
Publication of JP2020136860A publication Critical patent/JP2020136860A/en
Publication of JP2020136860A5 publication Critical patent/JP2020136860A5/en
Application granted granted Critical
Publication of JP7250555B2 publication Critical patent/JP7250555B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

To provide an image pickup device which has a plurality of pixels divided into a plurality of blocks, and can read out a signal from a light-shielded pixel even in a block which does not have the light-shielded pixel.SOLUTION: An image pickup device 100 includes: a first substrate 200 on which a plurality of pixels are arrayed; a plurality of output lines 406 and 407 that are provided in each of a plurality of blocks which divide the plurality of pixels into at least light-shielded pixels 303 and a part of aperture pixels 302, and are connected to a plurality of pixels contained in the blocks; a readout circuit 305 that is provided so as to correspond to an aperture block 304 which does not contain the light-shielded pixel 303; and a first switch 408 that connects the light-shielded output line 407 of a light-shielded block 306 which contains the light-shielded pixel 303, with the aperture output line 406 of the aperture block. The readout circuit 305 reads out a signal from the light-shielded pixel 303 that is contained in the light-shielded block 306, through the light-shielded output line 407, the first switch 408, and the aperture output line 406.SELECTED DRAWING: Figure 3

Description

本発明は、撮像素子に関する。 The present invention relates to an image sensor.

撮像素子は、光電変換のための複数の開口画素が配列される第一基板、を有する。そして、読出回路は、たとえば、開口画素から読み出した信号をAD変換する。このAD変換値は、開口画素が光電変換した光量などに応じた値を有し、開口画素の受光量を示す画素値として用いることができる。 The image pickup device has a first substrate on which a plurality of aperture pixels for photoelectric conversion are arranged. Then, the reading circuit AD-converts the signal read from the aperture pixel, for example. This AD conversion value has a value corresponding to the amount of light photoelectrically converted by the aperture pixel, and can be used as a pixel value indicating the amount of light received by the aperture pixel.

特開2009−177207号公報JP-A-2009-177207 特開2014−155175号公報Japanese Unexamined Patent Publication No. 2014-155175

ところで、撮像素子には、複数の画素を、第一基板のエリアごとに複数のブロックに分けて、ブロックごとに対応して設けられる読出回路により、ブロックごとに開口画素から信号を読み出すものがある(特許文献1、2)。しかしながら、複数の画素を複数のブロックに分けた場合、複数のブロックには、光を受光しない遮光画素を有さないブロックが生じる可能性がある。遮光画素を有さないブロックに対応する読出回路は、遮光画素から信号を読み出すことができない。その結果、複数の画素を複数のブロックに分けた撮像素子では、読出回路に接続される信号処理回路が、開口画素から読み出した信号を、遮光画素に基づく信号により補正することができなくなる可能性がある。 By the way, some image pickup devices divide a plurality of pixels into a plurality of blocks for each area of the first substrate, and read a signal from the aperture pixel for each block by a read circuit provided corresponding to each block. (Patent Documents 1 and 2). However, when a plurality of pixels are divided into a plurality of blocks, there is a possibility that the plurality of blocks may have blocks that do not have light-shielding pixels that do not receive light. The read circuit corresponding to the block having no light-shielding pixel cannot read the signal from the light-shielding pixel. As a result, in an image sensor in which a plurality of pixels are divided into a plurality of blocks, the signal processing circuit connected to the reading circuit may not be able to correct the signal read from the aperture pixel by the signal based on the light-shielding pixel. There is.

このように、複数の画素を複数のブロックに分ける撮像素子では、またはそれを用いる撮像装置では、遮光画素を有さないブロックにおいても、遮光画素から信号を読み出すことができるようにすることが求められている。 In this way, in an image sensor that divides a plurality of pixels into a plurality of blocks, or in an image pickup device that uses the image sensor, it is required that a signal can be read from the light-shielding pixels even in a block that does not have the light-shielding pixels. Has been done.

本発明ら係る撮像素子は、遮光画素および光電変換のための開口画素を含む複数の画素が配列される第一基板と、複数の前記画素を少なくとも遮光画素と一部の開口画素とを分ける複数のブロックごとに設けられ、前記ブロックに含まれる複数の画素に接続される複数の出力線と、前記遮光画素を含まない前記ブロックである開口ブロックに対応して設けられ、前記開口ブロックに含まれる複数の画素から前記出力線を通じて信号を読み出す読出回路と、前記遮光画素を含む前記ブロックである遮光ブロックの前記出力線である遮光出力線と前記開口ブロックの前記出力線である開口出力線とを接続する第一スイッチと、を有し、前記開口ブロックに対応する前記読出回路は、前記遮光出力線、前記第一スイッチおよび前記開口出力線を通じて、前記遮光ブロックに含まれる遮光画素から信号を読み出す。 The imaging device according to the present invention has a first substrate in which a plurality of pixels including a light-shielding pixel and an aperture pixel for photoelectric conversion are arranged, and a plurality of the plurality of pixels that separate at least a light-shielding pixel and a part of the aperture pixel. It is provided for each block and is provided corresponding to a plurality of output lines connected to a plurality of pixels included in the block and an opening block which is the block not including the light-shielding pixel, and is included in the opening block. A read circuit that reads signals from a plurality of pixels through the output lines, a light-shielding output line that is the output line of the light-shielding block that is the block including the light-shielding pixels, and an aperture output line that is the output line of the opening block. The read circuit, which has a first switch to be connected and corresponds to the opening block, reads a signal from a light-shielding pixel included in the light-shielding block through the light-shielding output line, the first switch, and the opening output line. ..

本発明では、複数の画素を複数のブロックに分ける撮像素子において、遮光画素を有さないブロックにおいても、遮光画素から信号を読み出すことができる。 In the present invention, in an image sensor that divides a plurality of pixels into a plurality of blocks, a signal can be read from the light-shielding pixels even in a block that does not have the light-shielding pixels.

本発明の第一実施形態に係る撮像素子を有する撮像装置の構成を示すブロック図である。It is a block diagram which shows the structure of the image pickup apparatus which has the image pickup element which concerns on 1st Embodiment of this invention. 図1の撮像素子についての複数のチップ状基板の積層構造を模式的に説明する図である。It is a figure schematically explaining the laminated structure of a plurality of chip-shaped substrates about the image pickup device of FIG. 図2の画素基板および読出基板における機能レイアウトを模式的に示す図である。It is a figure which shows typically the functional layout in the pixel substrate and the reading substrate of FIG. 図3の撮像素子に実装する回路の説明図である。It is explanatory drawing of the circuit mounted on the image sensor of FIG. 図4の信号処理回路によるクランプ処理の説明図である。It is explanatory drawing of the clamp processing by the signal processing circuit of FIG. 開口画素の信号を読み出す処理のタイミングチャートである。It is a timing chart of the process of reading a signal of an aperture pixel. 図3の撮像素子が1フレームの画像データを出力する際の、複数の画素の画素データとしての信号を読み出す処理のタイミングチャートである。6 is a timing chart of a process of reading signals as pixel data of a plurality of pixels when the image sensor of FIG. 3 outputs one frame of image data. 本発明の第二実施形態に係る撮像素子の機能レイアウト図である。It is a functional layout diagram of the image pickup device which concerns on 2nd Embodiment of this invention. 図8の撮像素子に実装する回路の説明図である。It is explanatory drawing of the circuit mounted on the image sensor of FIG. 図8の撮像素子の全体において複数の画素から信号を読み出す処理のタイミングチャートである。It is a timing chart of the process of reading a signal from a plurality of pixels in the whole image sensor of FIG. 本発明の第三実施形態に係る撮像素子の機能レイアウト図である。It is a functional layout diagram of the image pickup device which concerns on 3rd Embodiment of this invention. 図11の撮像素子に実装する回路の説明図である。It is explanatory drawing of the circuit mounted on the image sensor of FIG. 図11の撮像素子の全体において複数の画素から信号を読み出す処理のタイミングチャートである。It is a timing chart of the process of reading a signal from a plurality of pixels in the whole image sensor of FIG.

以下、本発明の実施形態について図面を参照しながら詳細に説明する。しかしながら、以下の実施形態に記載されている構成はあくまで例示に過ぎず、本発明の範囲は実施形態に記載されている構成によって限定されることはない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the configurations described in the following embodiments are merely examples, and the scope of the present invention is not limited by the configurations described in the embodiments.

[第一実施形態]
図1は、本発明の第一実施形態に係る撮像素子100を有する撮像装置1の構成を示すブロック図である。図1の撮像装置1は、撮像素子100、撮像レンズ101、レンズ駆動部102、メモリ部104、表示部105、記録部106、操作部107、およびこれらが接続される全体制御演算部103、を有する。撮像レンズ101は、たとえば図示外のフォーカスレンズ、絞り、を有する。撮像レンズ101は、被写体の光を撮像素子100に集光する。レンズ駆動部102は、撮像レンズ101に対してフォーカス駆動、絞り駆動を行う。撮像素子100は、撮像レンズ101により結像する光学像を撮像する。撮像素子100は、撮像した画像についての信号を出力する。メモリ部104は、撮像素子100により撮像された画像データを保存する。表示部105は、たとえば液晶表示デバイスである。表示部105は、撮像のための各種の設定画面、撮像画像を表示する。操作部107は、たとえばレリーズボタン、設定ボタン、タッチパネルデバイス、を有する。操作部107は、撮像のためにユーザにより操作される。記録部106は、たとえば撮像装置1に取外可能に装着される半導体メモリデバイス、ハードディスクデバイス、である。記録部106は、撮像装置1の動作を制御するためのプログラム、設定データ、撮像した画像データ、などを記録する。全体制御演算部103は、たとえばCPUである。CPUは、記録部106からプログラムを読み込んで実行する。これにより、全体制御演算部103は、撮像装置1の全体の動作を制御する制御部として機能する。たとえば、全体制御演算部103は、レリーズボタンが操作された場合、撮像素子100に撮像を指示して撮像素子100を制御する。全体制御演算部103は、撮像素子100から撮像画像の信号を取得し、画像データを生成し、記録部106に記録する。また、全体制御演算部103は、撮像中または撮像後の画像データを表示部105へ出力し、表示部105に画像を表示させる。
[First Embodiment]
FIG. 1 is a block diagram showing a configuration of an image pickup device 1 having an image pickup device 100 according to the first embodiment of the present invention. The image pickup device 1 of FIG. 1 includes an image pickup element 100, an image pickup lens 101, a lens drive unit 102, a memory unit 104, a display unit 105, a recording unit 106, an operation unit 107, and an overall control calculation unit 103 to which these are connected. Have. The imaging lens 101 has, for example, a focus lens and an aperture (not shown). The image pickup lens 101 collects the light of the subject on the image pickup element 100. The lens drive unit 102 performs focus drive and aperture drive on the image pickup lens 101. The image sensor 100 captures an optical image imaged by the image pickup lens 101. The image sensor 100 outputs a signal for the captured image. The memory unit 104 stores the image data captured by the image sensor 100. The display unit 105 is, for example, a liquid crystal display device. The display unit 105 displays various setting screens for imaging and captured images. The operation unit 107 includes, for example, a release button, a setting button, and a touch panel device. The operation unit 107 is operated by the user for imaging. The recording unit 106 is, for example, a semiconductor memory device or a hard disk device that is detachably attached to the image pickup apparatus 1. The recording unit 106 records a program for controlling the operation of the image pickup apparatus 1, setting data, captured image data, and the like. The overall control calculation unit 103 is, for example, a CPU. The CPU reads the program from the recording unit 106 and executes it. As a result, the overall control calculation unit 103 functions as a control unit that controls the overall operation of the image pickup apparatus 1. For example, when the release button is operated, the overall control calculation unit 103 instructs the image sensor 100 to take an image and controls the image sensor 100. The overall control calculation unit 103 acquires a signal of the captured image from the image sensor 100, generates image data, and records it in the recording unit 106. Further, the overall control calculation unit 103 outputs the image data during or after imaging to the display unit 105, and causes the display unit 105 to display the image.

図2は、図1の撮像素子100についての複数のチップ状基板の積層構造を模式的に説明する図である。図2の撮像素子100は、第一基板としての画素基板200、第二基板としての読出基板201、を有する。画素基板200および読出基板201は、たとえば半導体基板である。画素基板200には、機能ブロックとして、画素領域202、垂直制御回路203、水平制御回路204、が形成される。読出基板201には、機能ブロックとして、読出領域205、タイミングジェネレータ(TG)206、信号処理回路207、デジタル信号出力回路208、が形成される。読出基板201は、画素基板200についての、光を受ける画素領域202の裏側に重ねて配置される。読出基板201の上述した各部と、画素基板200の上述した各部とは、図示外の電極やコネクタなどを用いて電気的に接続される。 FIG. 2 is a diagram schematically illustrating a laminated structure of a plurality of chip-shaped substrates for the image pickup device 100 of FIG. 1. The image pickup device 100 of FIG. 2 has a pixel substrate 200 as a first substrate and a read substrate 201 as a second substrate. The pixel substrate 200 and the read substrate 201 are, for example, semiconductor substrates. A pixel region 202, a vertical control circuit 203, and a horizontal control circuit 204 are formed on the pixel substrate 200 as functional blocks. A read area 205, a timing generator (TG) 206, a signal processing circuit 207, and a digital signal output circuit 208 are formed on the read board 201 as functional blocks. The reading substrate 201 is arranged so as to be overlapped on the back side of the pixel region 202 that receives light of the pixel substrate 200. The above-mentioned parts of the reading board 201 and the above-mentioned parts of the pixel board 200 are electrically connected by using electrodes or connectors (not shown).

図3は、図2の画素基板200および読出基板201における機能レイアウトを模式的に示す図である。画素領域202には、遮光領域300と、開口領域301とに分けて、複数の画素が配列される。複数の画素は、縦方向および横方向に沿って行列状に配列される。画素基板200には、その受光面に、遮光画素303および光電変換のための開口画素302を含む複数の画素が配列される。開口領域301には、光学的に被写体像を受光することができる複数の画素が、形成される。以下、このように光学的に遮光されておらず、被写体の光を受けることができる画素を、開口画素302という。遮光領域300には、光学的に遮光される複数の画素が形成される。図3において、遮光領域300は、開口領域301の上側に配置されている。以下、このように光学的に遮光されている画素を、遮光画素303という。図3では、複数の遮光画素303(0)〜303(23)は、行列状に配列される複数の画素についての、図の最上の一行において一列に並べて設けられる。そして、開口領域301には、複数の開口ブロック304が配列される。開口ブロック304は、開口領域301に配列される複数の開口画素302の一部を含み、遮光画素303を含まない。たとえば、図3では、開口領域301には、4行×6列の配列により合計24の開口ブロック304が設定される。開口ブロック304には、4行×4列の配列により合計16の開口画素302が含まれる。遮光領域300には、開口ブロック304と対応するように、複数の遮光ブロック306が配列される。遮光ブロック306は、開口ブロック304と同じ列数の複数の遮光画素303を含む。 FIG. 3 is a diagram schematically showing the functional layout of the pixel substrate 200 and the readout substrate 201 of FIG. In the pixel area 202, a plurality of pixels are arranged by dividing into a light-shielding area 300 and an opening area 301. The plurality of pixels are arranged in a matrix along the vertical direction and the horizontal direction. A plurality of pixels including a light-shielding pixel 303 and an aperture pixel 302 for photoelectric conversion are arranged on the light receiving surface of the pixel substrate 200. A plurality of pixels capable of optically receiving a subject image are formed in the opening region 301. Hereinafter, a pixel that is not optically shaded and can receive the light of the subject is referred to as an aperture pixel 302. A plurality of pixels that are optically shaded are formed in the light-shielding region 300. In FIG. 3, the light-shielding region 300 is arranged above the opening region 301. Hereinafter, the pixel that is optically shaded in this way is referred to as a light-shielding pixel 303. In FIG. 3, the plurality of light-shielding pixels 303 (0) to 303 (23) are provided in a row in the uppermost row of the figure for the plurality of pixels arranged in a matrix. Then, a plurality of opening blocks 304 are arranged in the opening region 301. The aperture block 304 includes a part of the plurality of aperture pixels 302 arranged in the aperture region 301, and does not include the light-shielding pixel 303. For example, in FIG. 3, a total of 24 opening blocks 304 are set in the opening area 301 by an array of 4 rows × 6 columns. The aperture block 304 includes a total of 16 aperture pixels 302 in an array of 4 rows × 4 columns. In the light-shielding region 300, a plurality of light-shielding blocks 306 are arranged so as to correspond to the opening block 304. The light-shielding block 306 includes a plurality of light-shielding pixels 303 having the same number of rows as the opening block 304.

読出領域205には、各開口ブロック304と重なる位置ごとに、複数の読出回路305が形成される。図3では、読出領域205には、4行×6列の配列により合計24の読出回路305が形成される。以下において、複数の読出回路305を互いに区別する場合、各読出回路305には、図の左上から右下へ向けて(0,0)から(5,3)の座標を付加する。読出回路305は、対応する開口ブロック304と接続される。図3において開口ブロック304と読出回路305とは、6行×4列の行列状に配置されている。この場合、たとえば、最上左端の開口ブロック304(0,0)は、最上左端の読出回路305(0,0)に接続される。このように図2において上下に重ねられる開口ブロック304と読出回路305とを接続することにより、それらの間を連結する配線を短くすることができる。連結配線の配線抵抗を最小限に抑えることができる。なお、図3では、遮光画素303が一行であり、開口ブロック304が4行×4列の合計16個の開口画素302からなるが、これとは異なる画素数であってよい。開口ブロック304、および読出回路305は、それぞれ6×4=24個であるが、これとは異なる開口ブロック304数であってもよい。たとえば、実際の撮像素子100は数十行の遮光画素303と、数千万個の開口画素302からなる。開口ブロック304と読出回路305とは、半導体基板の面積に応じて適した数で設けられてよい。 In the read area 205, a plurality of read circuits 305 are formed at positions overlapping each opening block 304. In FIG. 3, a total of 24 read circuits 305 are formed in the read area 205 by an arrangement of 4 rows × 6 columns. In the following, when a plurality of read circuits 305 are distinguished from each other, coordinates (0, 0) to (5, 3) are added to each read circuit 305 from the upper left to the lower right of the figure. The read circuit 305 is connected to the corresponding aperture block 304. In FIG. 3, the opening block 304 and the reading circuit 305 are arranged in a matrix of 6 rows × 4 columns. In this case, for example, the leftmost opening block 304 (0,0) is connected to the leftmost read circuit 305 (0,0). By connecting the opening blocks 304 and the reading circuit 305 that are vertically stacked in FIG. 2 in this way, the wiring that connects them can be shortened. The wiring resistance of the connecting wiring can be minimized. In FIG. 3, the light-shielding pixel 303 is in one row, and the aperture block 304 is composed of a total of 16 aperture pixels 302 in 4 rows × 4 columns, but the number of pixels may be different from this. The number of opening blocks 304 and the number of reading circuits 305 are 6 × 4 = 24, respectively, but the number of opening blocks 304 may be different from this. For example, the actual image sensor 100 includes dozens of rows of light-shielding pixels 303 and tens of millions of aperture pixels 302. The opening blocks 304 and the reading circuits 305 may be provided in an appropriate number depending on the area of the semiconductor substrate.

タイミングジェネレータ206は、撮像素子100に設けられる垂直制御回路203、水平制御回路204、信号処理回路207、デジタル信号出力回路208といった各部に接続される。タイミングジェネレータ206は、撮像装置1の全体制御演算部103の制御の下で、垂直制御回路203、水平制御回路204、読出回路305、信号処理回路207、およびデジタル信号出力回路208の動作タイミングを制御する。垂直制御回路203および水平制御回路204は、タイミングジェネレータ206の制御による動作タイミングにおいて、画素領域202に形成される複数の画素に対して駆動信号を出力し、各画素からの信号読出を制御する。読出制御では、画素の電荷リセット、画素での光電変換による電荷蓄積、読出回路305への電荷転送、読出回路305からの信号出力、などの処理が含まれる。読出回路305は、たとえば開口画素302から信号を読み出して、AD変換し、開口画素302の画素データとしてデジタル値を出力する。信号処理回路207は、複数の読出回路305に接続される。信号処理回路207は、読出回路305から出力される各開口画素302のAD変換値である画素データを補正する。信号処理回路207は、たとえば遮光画素303のAD変換値である画素データを、基準信号レベルへのクランプ処理の補正値に用いて、開口画素302の画素データを減算補正する。これにより、開口画素302の受光量を示す画素値として、開口画素302が光電変換した光量に良好に応じた値を得ることが可能になる。デジタル信号出力回路208は、信号処理回路207により処理された開口画素302の画素データを、全体制御演算部103へ出力する。 The timing generator 206 is connected to each part such as a vertical control circuit 203, a horizontal control circuit 204, a signal processing circuit 207, and a digital signal output circuit 208 provided in the image sensor 100. The timing generator 206 controls the operation timings of the vertical control circuit 203, the horizontal control circuit 204, the read circuit 305, the signal processing circuit 207, and the digital signal output circuit 208 under the control of the overall control calculation unit 103 of the image pickup apparatus 1. To do. The vertical control circuit 203 and the horizontal control circuit 204 output drive signals to a plurality of pixels formed in the pixel area 202 at the operation timing controlled by the timing generator 206, and control the signal reading from each pixel. Read control includes processes such as pixel charge reset, charge accumulation by photoelectric conversion in pixels, charge transfer to the read circuit 305, and signal output from the read circuit 305. The read circuit 305 reads a signal from, for example, the aperture pixel 302, performs AD conversion, and outputs a digital value as pixel data of the aperture pixel 302. The signal processing circuit 207 is connected to a plurality of read circuits 305. The signal processing circuit 207 corrects the pixel data which is the AD conversion value of each aperture pixel 302 output from the reading circuit 305. The signal processing circuit 207 uses, for example, the pixel data which is the AD conversion value of the light-shielding pixel 303 as the correction value of the clamping process to the reference signal level, and subtracts and corrects the pixel data of the opening pixel 302. As a result, as a pixel value indicating the amount of light received by the aperture pixel 302, it is possible to obtain a value satisfactorily corresponding to the amount of light photoelectrically converted by the aperture pixel 302. The digital signal output circuit 208 outputs the pixel data of the aperture pixels 302 processed by the signal processing circuit 207 to the overall control calculation unit 103.

ところで、このように撮像素子100の複数の画素を、画素基板200のエリアごとに複数の開口ブロック304に分けた場合、複数の開口ブロック304は、光を受光しない遮光画素303を有さないようになる。撮像素子100は通常、信号レベルの基準信号となる信号(黒基準信号)を得るために、光に反応しないように遮光された遮光画素303を備えており、開口画素302の信号は遮光画素303の信号レベルを基準として補正演算される。これにより、開口画素302の画素データは、所定のレベルにクランプすることができる。開口画素302の画素データに含まれる、長時間露光による暗電流などを補正することができる。しかしながら、遮光画素303を有さない開口ブロック304に対応する読出回路305は、遮光画素303から信号を読み出すことができない。その結果、複数の画素を複数の開口ブロック304に分けた撮像素子100では、読出回路305に接続される信号処理回路207が、開口画素302から読み出した信号を、遮光画素303に基づく信号により補正することができなくなる可能性がある。このように、複数の画素を複数の開口ブロック304に分ける撮像素子100では、遮光画素303を有さない開口ブロック304においても、遮光画素303から信号を読み出すことができるようにすることが求められている。 By the way, when the plurality of pixels of the image sensor 100 are divided into a plurality of aperture blocks 304 for each area of the pixel substrate 200, the plurality of aperture blocks 304 do not have the light-shielding pixels 303 that do not receive light. become. The image sensor 100 usually includes a light-shielding pixel 303 that is shielded from light so as not to react to light in order to obtain a signal (black reference signal) that serves as a signal level reference signal, and the signal of the aperture pixel 302 is a light-shielding pixel 303. The correction calculation is performed based on the signal level of. As a result, the pixel data of the aperture pixel 302 can be clamped to a predetermined level. It is possible to correct the dark current due to long-time exposure included in the pixel data of the aperture pixel 302. However, the read circuit 305 corresponding to the aperture block 304 that does not have the light-shielding pixel 303 cannot read the signal from the light-shielding pixel 303. As a result, in the image sensor 100 in which the plurality of pixels are divided into the plurality of aperture blocks 304, the signal processing circuit 207 connected to the read circuit 305 corrects the signal read from the aperture pixels 302 by the signal based on the light-shielding pixels 303. You may not be able to. As described above, in the image sensor 100 that divides a plurality of pixels into a plurality of aperture blocks 304, it is required that the signal can be read from the light-shielding pixel 303 even in the aperture block 304 that does not have the light-shielding pixel 303. ing.

図4は、図3の撮像素子100に実装する回路の説明図である。図4には、図3の撮像素子100の回路のうち、列方向に一例に並べられる複数の開口ブロック304についての、開口画素302、遮光画素303、読出回路305、および信号処理回路207、が示されている。複数の開口画素302は、画素基板200において、開口ブロック304ごとに分けて図示されている。複数の遮光画素303は、画素基板200において、遮光領域300に図示されている。複数の読出回路305は、読出基板201において、開口ブロック304に対応して図示されている。図中の中央の破線は、画素基板200の回路と、読出基板201の回路との境界を示している。 FIG. 4 is an explanatory diagram of a circuit mounted on the image sensor 100 of FIG. In FIG. 4, among the circuits of the image sensor 100 of FIG. 3, the aperture pixels 302, the light-shielding pixels 303, the read circuit 305, and the signal processing circuit 207 for a plurality of aperture blocks 304 arranged in the column direction as an example are shown. It is shown. The plurality of aperture pixels 302 are shown separately for each aperture block 304 on the pixel substrate 200. The plurality of light-shielding pixels 303 are shown in the light-shielding region 300 on the pixel substrate 200. The plurality of read circuits 305 are shown in the read board 201 corresponding to the opening block 304. The broken line in the center of the figure indicates the boundary between the circuit of the pixel substrate 200 and the circuit of the readout substrate 201.

開口画素302は、フォトダイオード(PD)400、転送トランジスタ401、フローティングディフュージョン(FD)402、増幅トランジスタ404、選択トランジスタ405、開口出力線406、リセットトランジスタ403、を有する。フォトダイオード400は、光電変換素子である。フォトダイオード400は、画素基板200において、撮像レンズ101によって集光された光を受けて、受けた光量に応じた電荷を生成する。転送トランジスタ401は、フォトダイオード400とフローティングディフュージョン402との間に接続される。転送トランジスタ401は、オン状態である場合、フォトダイオード400とフローティングディフュージョン402とを接続する。転送トランジスタ401をオン状態からオフ状態へ切り替えると、フローティングディフュージョン402には、フォトダイオード400がオン期間において生成した電荷に応じた電圧を保持する。リセットトランジスタ403は、電源とフローティングディフュージョン402との間に接続される。リセットトランジスタ403は、オン状態になると、フローティングディフュージョン402の電位を、電源電位にリセットする。リセットトランジスタ403とともに転送トランジスタ401がオン状態に制御されると、フォトダイオード400から蓄積電荷を放出させて、フォトダイオード400をリセットする。増幅トランジスタ404のソース端子には、フローティングディフュージョン402が接続される。増幅トランジスタ404は、ソースフォロワアンプとして機能する。選択トランジスタ405は、増幅トランジスタ404と開口出力線406との間に接続される。選択トランジスタ405がオン状態であると、フローティングディフュージョン402に応じた電圧が、開口出力線406に出力される。開口出力線406は、開口ブロック304において、列方向に配列される複数の開口画素302の選択トランジスタ405に共通に接続される。開口出力線406は、開口ブロック304に対応する読出回路305に接続される。開口出力線406は、開口ブロック304ごとに設けられ、開口ブロック304に含まれる複数の画素に接続される。なお、転送トランジスタ401、リセットトランジスタ403、選択トランジスタ405は、垂直制御回路203または水平制御回路204に接続される。転送トランジスタ401は、駆動信号φTXの信号レベルによりオンオフ制御される。リセットトランジスタ403は、駆動信号φRESの信号レベルによりオンオフ制御される。選択トランジスタ405は、駆動信号φSELの信号レベルによりオンオフ制御される。垂直制御回路203は、各駆動信号を行方向に配列される複数の開口画素302へ共有の信号として出力する。水平制御回路204は、各駆動信号を列方向に配列される複数の開口画素302へ共有の信号として出力する。駆動信号φTX、φRES、φSELにより、画素領域202の任意の開口画素302からの信号の読み出しが制御される。 The aperture pixel 302 includes a photodiode (PD) 400, a transfer transistor 401, a floating diffusion (FD) 402, an amplification transistor 404, a selection transistor 405, an aperture output line 406, and a reset transistor 403. The photodiode 400 is a photoelectric conversion element. The photodiode 400 receives the light focused by the image pickup lens 101 on the pixel substrate 200, and generates an electric charge according to the amount of the received light. The transfer transistor 401 is connected between the photodiode 400 and the floating diffusion 402. When the transfer transistor 401 is in the ON state, it connects the photodiode 400 and the floating diffusion 402. When the transfer transistor 401 is switched from the on state to the off state, the floating diffusion 402 holds a voltage corresponding to the electric charge generated by the photodiode 400 during the on period. The reset transistor 403 is connected between the power supply and the floating diffusion 402. When the reset transistor 403 is turned on, the potential of the floating diffusion 402 is reset to the power supply potential. When the transfer transistor 401 is controlled to be on together with the reset transistor 403, the stored charge is discharged from the photodiode 400 to reset the photodiode 400. A floating diffusion 402 is connected to the source terminal of the amplification transistor 404. The amplification transistor 404 functions as a source follower amplifier. The selection transistor 405 is connected between the amplification transistor 404 and the aperture output line 406. When the selection transistor 405 is in the ON state, the voltage corresponding to the floating diffusion 402 is output to the aperture output line 406. The aperture output line 406 is commonly connected to the selection transistors 405 of the plurality of aperture pixels 302 arranged in the column direction in the aperture block 304. The aperture output line 406 is connected to the read circuit 305 corresponding to the aperture block 304. The aperture output line 406 is provided for each aperture block 304 and is connected to a plurality of pixels included in the aperture block 304. The transfer transistor 401, the reset transistor 403, and the selection transistor 405 are connected to the vertical control circuit 203 or the horizontal control circuit 204. The transfer transistor 401 is on / off controlled by the signal level of the drive signal φTX. The reset transistor 403 is on / off controlled by the signal level of the drive signal φRES. The selection transistor 405 is on / off controlled by the signal level of the drive signal φSEL. The vertical control circuit 203 outputs each drive signal as a shared signal to a plurality of aperture pixels 302 arranged in the row direction. The horizontal control circuit 204 outputs each drive signal as a shared signal to a plurality of aperture pixels 302 arranged in the column direction. The drive signals φTX, φRES, and φSEL control the reading of a signal from an arbitrary aperture pixel 302 in the pixel area 202.

読出回路305は、電流源410、S/H(サンプルホールド)スイッチ411、S/Hキャパシタ412、比較器413、カウンタ414、メモリ・CDS回路415、を有する。開口ブロック304の開口出力線406は、S/Hスイッチ411を介して比較器413に接続される。電流源410は、開口出力線406に接続される。電流源410は、増幅トランジスタ404の負荷として機能する。S/Hキャパシタ412は、S/Hスイッチ411と比較器413との間に接続される。S/Hスイッチ411は、たとえば駆動信号φS/Hにより制御される。S/Hスイッチ411がオン状態である場合、開口画素302から出力される電圧が、S/Hキャパシタ412に印加される。その後、S/Hスイッチ411をオン状態からオフ状態に制御すると、S/Hキャパシタ412は、印加された電圧を保持する。比較器413は、S/Hキャパシタ412に保持される保持電圧と、不図示の参照電圧生成回路から供給される参照電圧Vslopeとの大小関係に応じてLowレベル、またはハイレベルを出力する。比較器413は、保持電圧が参照電圧化Vslopeより低い場合、ローレベルの電圧を出力する。保持電圧が参照電圧化Vslopeより高い場合、比較器413は、ハイレベルの電圧を出力する。不図示の参照電圧生成回路は、出力する参照電圧Vslopeを、一定の傾きで電圧が増加または減少するように制御する。参照電圧Vslopeの変化開始と同時にカウンタ414が有効になる。カウンタ414は、CLKに対応してカウントアップ動作する。カウンタ414は、保持電圧が参照電圧Vslopeより高くなり、比較器413からハイレベルの電圧が出力されると、カウントを停止する。カウンタ414は、ランプ変化する参照電圧Vslopeが保持電圧より高くなるまでの期間で、クロック数をカウントする。カウンタ414は、比較器413の出力がローレベルとなって参照電圧Vslopeの変化が開始されるタイミングからの期間でカウントする。これにより、保持電圧に対応するカウント値が得られる。保持電圧は、デジタル値へAD変換される。メモリ・CDS回路415は、図示しない内部メモリを有する。メモリ・CDS回路415は、内部メモリに保持する補正値を用いて、フォトダイオード400により蓄積された電荷に応じた信号(以下「S−N信号」)を生成する。内部メモリは、たとえば、フローティングディフュージョン402のリセットレベルの信号(以下、「N信号」)をAD変換したデジタル値を記録する。この場合、メモリ・CDS回路415は、カウント値から、N信号のデジタル値を減算し、S−N信号を生成する。メモリ・CDS回路415は、タイミングジェネレータ206により制御されるタイミングにおいて、S−N信号を、デジタル出力線416を通じて、信号処理回路207へ出力する。複数の読出回路305は、それらの出力同士が重複しないように、順次S−N信号を共通のデジタル出力線416を通じて、信号処理回路207へ出力する。このように読出回路305は、遮光画素303を含まない開口ブロック304に対応して設けられる。読出回路305は、開口ブロック304に含まれる複数の開口画素302から開口出力線406を通じて信号を読み出す。 The read circuit 305 includes a current source 410, an S / H (sample hold) switch 411, an S / H capacitor 412, a comparator 413, a counter 414, and a memory / CDS circuit 415. The aperture output line 406 of the aperture block 304 is connected to the comparator 413 via the S / H switch 411. The current source 410 is connected to the aperture output line 406. The current source 410 functions as a load for the amplification transistor 404. The S / H capacitor 412 is connected between the S / H switch 411 and the comparator 413. The S / H switch 411 is controlled by, for example, the drive signal φS / H. When the S / H switch 411 is in the ON state, the voltage output from the aperture pixel 302 is applied to the S / H capacitor 412. After that, when the S / H switch 411 is controlled from the on state to the off state, the S / H capacitor 412 holds the applied voltage. The comparator 413 outputs a Low level or a high level depending on the magnitude relationship between the holding voltage held in the S / H capacitor 412 and the reference voltage Vslope supplied from a reference voltage generation circuit (not shown). The comparator 413 outputs a low level voltage when the holding voltage is lower than the reference voltageized Vslope. If the holding voltage is higher than the reference voltageized Vslope, the comparator 413 outputs a high level voltage. The reference voltage generation circuit (not shown) controls the output reference voltage Vslope so that the voltage increases or decreases with a constant slope. The counter 414 becomes effective at the same time as the change of the reference voltage Vslope starts. The counter 414 counts up in response to CLK. The counter 414 stops counting when the holding voltage becomes higher than the reference voltage Vslope and a high level voltage is output from the comparator 413. The counter 414 counts the number of clocks in the period until the reference voltage Vslope at which the lamp changes becomes higher than the holding voltage. The counter 414 counts the period from the timing when the output of the comparator 413 becomes low level and the change of the reference voltage Vslope is started. As a result, a count value corresponding to the holding voltage can be obtained. The holding voltage is AD converted to a digital value. The memory / CDS circuit 415 has an internal memory (not shown). The memory / CDS circuit 415 generates a signal (hereinafter, “SN signal”) corresponding to the electric charge accumulated by the photodiode 400 by using the correction value held in the internal memory. The internal memory records, for example, a digital value obtained by AD-converting a reset level signal (hereinafter, “N signal”) of the floating diffusion 402. In this case, the memory / CDS circuit 415 subtracts the digital value of the N signal from the count value to generate the SN signal. The memory / CDS circuit 415 outputs an SN signal to the signal processing circuit 207 through the digital output line 416 at the timing controlled by the timing generator 206. The plurality of read circuits 305 sequentially output SN signals to the signal processing circuit 207 through the common digital output line 416 so that their outputs do not overlap with each other. In this way, the read circuit 305 is provided corresponding to the opening block 304 that does not include the light-shielding pixel 303. The read circuit 305 reads a signal from the plurality of aperture pixels 302 included in the aperture block 304 through the aperture output line 406.

遮光画素303は、上述した開口画素302と同様の構成を有する。ただし、遮光画素303のフォトダイオード400は、光を受けないように遮光される。垂直制御回路203および水平制御回路204は、複数の開口画素302と同様に、複数の遮光画素303からの信号の読み出しを制御する。複数の遮光画素303は、開口ブロック304での複数の開口画素302の列数に対応する個数ごとに、図では4つごとに、共通の1つの遮光出力線407に接続される。複数の遮光画素303は、複数の開口画素302と同様に、開口ブロック304の列ごとに、複数の遮光ブロック306に分割される。ただし、読出基板201には、遮光ブロック306に対応する読出回路305は設けない。また、遮光ブロック306において開口出力線406に対応して設けられる遮光出力線407は、遮光ブロック306に一列で含まれる複数の遮光画素303のすべてに接続される。 The light-shielding pixel 303 has the same configuration as the aperture pixel 302 described above. However, the photodiode 400 of the light-shielding pixel 303 is shielded from light so as not to receive light. The vertical control circuit 203 and the horizontal control circuit 204 control the reading of signals from the plurality of light-shielding pixels 303, similarly to the plurality of aperture pixels 302. The plurality of light-shielding pixels 303 are connected to one common light-shielding output line 407 for each number corresponding to the number of rows of the plurality of aperture pixels 302 in the opening block 304, and for every four in the figure. Similar to the plurality of aperture pixels 302, the plurality of light-shielding pixels 303 are divided into a plurality of light-shielding blocks 306 for each row of the aperture blocks 304. However, the reading board 201 is not provided with the reading circuit 305 corresponding to the light-shielding block 306. Further, the light-shielding output line 407 provided in the light-shielding block 306 corresponding to the aperture output line 406 is connected to all of the plurality of light-shielding pixels 303 included in the light-shielding block 306 in a row.

そして、遮光ブロック306の遮光出力線407は、列方向において隣接する開口ブロック304の開口出力線406と、第一スイッチ408により接続される。また、各開口ブロック304の開口出力線406は、列方向に隣接する他の開口ブロック304の開口出力線406と、第二スイッチ409により接続される。遮光ブロック306と、第一スイッチ408により遮光ブロック306と接続される開口ブロック304と、第二スイッチ409により他の開口ブロック304と接続される開口ブロック304とは、画素基板200において、列方向に並べて設けられる。第一スイッチ408および第二スイッチ409は、たとえば駆動信号φSWにより、列ごとに一括で制御される。第一スイッチ408および第二スイッチ409がオン状態にある場合、遮光出力線407と、それと列方向に並ぶ複数の開口出力線406とが互いに接続される。列方向に並ぶ複数の読出回路305のすべてには、同じ信号が入力される。この状態で遮光画素303が選択されると、列方向のすべての読出回路305に、遮光画素303からの信号が入力される。読出回路305は、遮光画素303の信号を読み込んでAD変換し、遮光画素303の画素データを出力することができる。遮光ブロック306に隣接する開口ブロック304に対応する読出回路305は、遮光出力線407、第一スイッチ408および開口出力線406を通じて、遮光画素303から信号を読み出す。遮光ブロック306に隣接しない開口ブロック304に対応する読出回路305は、遮光出力線407、第一スイッチ408、他の開口出力線406、第二スイッチ409、および自身の開口出力線406を通じて、遮光画素303から信号を読み出す。列方向に並べて設けられる複数の読出回路305は、共通の遮光画素303から信号を同時に読み出すことが可能である。なお、開口出力線406同士を接続する場合、複数の読出回路305では、それらの中の1つの電流源410のみを開口出力線406に接続するのが望ましい。この場合、その他の読出回路305では、電流源410を開口出力線406から切り離すとよい。 Then, the light-shielding output line 407 of the light-shielding block 306 is connected to the aperture output line 406 of the opening block 304 adjacent in the row direction by the first switch 408. Further, the opening output line 406 of each opening block 304 is connected to the opening output line 406 of another opening block 304 adjacent in the row direction by the second switch 409. The light-shielding block 306, the opening block 304 connected to the light-shielding block 306 by the first switch 408, and the opening block 304 connected to the other opening block 304 by the second switch 409 are arranged in the row direction on the pixel substrate 200. It is installed side by side. The first switch 408 and the second switch 409 are collectively controlled for each row by, for example, the drive signal φSW. When the first switch 408 and the second switch 409 are in the ON state, the light-shielding output line 407 and a plurality of aperture output lines 406 arranged in the row direction are connected to each other. The same signal is input to all of the plurality of read circuits 305 arranged in the column direction. When the light-shielding pixel 303 is selected in this state, the signal from the light-shielding pixel 303 is input to all the read circuits 305 in the column direction. The read circuit 305 can read the signal of the light-shielding pixel 303, perform AD conversion, and output the pixel data of the light-shielding pixel 303. The read circuit 305 corresponding to the aperture block 304 adjacent to the light-shielding block 306 reads a signal from the light-shielding pixel 303 through the light-shielding output line 407, the first switch 408, and the aperture output line 406. The read circuit 305 corresponding to the aperture block 304 not adjacent to the shading block 306 passes through the shading output line 407, the first switch 408, the other aperture output line 406, the second switch 409, and its own aperture output line 406. Read the signal from 303. A plurality of reading circuits 305 provided side by side in the column direction can simultaneously read signals from a common light-shielding pixel 303. When connecting the aperture output lines 406 to each other, it is desirable that in the plurality of read circuits 305, only one of the current sources 410 is connected to the aperture output lines 406. In this case, in the other read circuit 305, the current source 410 may be disconnected from the aperture output line 406.

図5は、図4の信号処理回路207によるクランプ処理の説明図である。図5の信号処理回路207は、クランプ値生成部600、減算回路601、を有する。信号処理回路207には、読出回路305から、開口画素302のS−N信号と、遮光画素303のS−N信号とが入力され得る。クランプ値生成部600は、タイミングジェネレータ206からの駆動信号により、取得した遮光画素303のS−N信号を、黒基準信号としてのクランプ値として保持する。クランプ値生成部600は、複数の遮光画素303のS−N信号を取得している場合、それらの平均化処理した値を、黒基準信号としてのクランプ値として保持してよい。クランプ値生成部600は、複数の読出回路305から得られる複数の遮光画素303の画素データのたとえば平均値または中央値を用いてよい。これにより、クランプ値生成部600は、個別の読出回路305に起因する誤差を低減したクランプ値を保持してよい。開口画素302のS−N信号が入力されると、減算回路601は、開口画素302のS−N信号の値から、クランプ値生成部600のクランプ値を減算する。これにより、開口画素302の画素データから、暗電流などの影響による黒レベルのずれ分を取り除くことができる。開口画素302の画素データを、信号の黒レベルを基準とした値に補正することができる。信号処理回路207は、減算回路601によりクランプ処理された開口画素302の画素データを、出力する。 FIG. 5 is an explanatory diagram of clamping processing by the signal processing circuit 207 of FIG. The signal processing circuit 207 of FIG. 5 has a clamp value generation unit 600 and a subtraction circuit 601. The SN signal of the aperture pixel 302 and the SN signal of the light-shielding pixel 303 can be input to the signal processing circuit 207 from the read circuit 305. The clamp value generation unit 600 holds the acquired SN signal of the light-shielding pixel 303 as a clamp value as a black reference signal by the drive signal from the timing generator 206. When the clamp value generation unit 600 has acquired the SN signals of the plurality of light-shielding pixels 303, the clamp value generation unit 600 may hold the value obtained by averaging them as the clamp value as the black reference signal. The clamp value generation unit 600 may use, for example, the average value or the median value of the pixel data of the plurality of light-shielding pixels 303 obtained from the plurality of read circuits 305. As a result, the clamp value generation unit 600 may hold the clamp value with the error caused by the individual read circuit 305 reduced. When the SN signal of the opening pixel 302 is input, the subtraction circuit 601 subtracts the clamp value of the clamp value generating unit 600 from the value of the SN signal of the opening pixel 302. As a result, it is possible to remove the deviation of the black level due to the influence of dark current or the like from the pixel data of the aperture pixel 302. The pixel data of the aperture pixel 302 can be corrected to a value based on the black level of the signal. The signal processing circuit 207 outputs the pixel data of the aperture pixels 302 clamped by the subtraction circuit 601.

図6は、開口画素302の信号を読み出す処理のタイミングチャートである。図6(A)は、選択トランジスタ405のオンオフ状態を制御する駆動信号φSELである。図6(B)は、リセットトランジスタ403のオンオフ状態を制御する駆動信号φRESである。図6(C)は、転送トランジスタ401のオンオフ状態を制御する駆動信号φTXである。図6(D)は、S/Hスイッチ411のオンオフ状態を制御する駆動信号φS/Hである。図6(E)は、比較器413に入力される参照電圧Vslopeおよび保持電圧VS/Hである。また、Vpixは、開口画素302から出力される開口出力線406の電圧である。これらの駆動信号および参照電圧Vslopeは、垂直制御回路203、水平制御回路204、または信号処理回路207から出力される。タイミングジェネレータ206は、これらの駆動信号および参照電圧Vslopeのタイミングを制御する。図6(F)は、比較器413の出力である。図6(G)は、カウンタ414の動作状態である。図において、時間は左から右へ進む。 FIG. 6 is a timing chart of the process of reading the signal of the aperture pixel 302. FIG. 6A is a drive signal φSEL that controls the on / off state of the selection transistor 405. FIG. 6B is a drive signal φRES that controls the on / off state of the reset transistor 403. FIG. 6C is a drive signal φTX that controls the on / off state of the transfer transistor 401. FIG. 6D is a drive signal φS / H that controls the on / off state of the S / H switch 411. FIG. 6E shows a reference voltage Vslope and a holding voltage VS / H input to the comparator 413. Further, Vpix is the voltage of the aperture output line 406 output from the aperture pixel 302. These drive signals and the reference voltage Vslope are output from the vertical control circuit 203, the horizontal control circuit 204, or the signal processing circuit 207. The timing generator 206 controls the timing of these drive signals and the reference voltage Vslope. FIG. 6F is the output of the comparator 413. FIG. 6 (G) shows the operating state of the counter 414. In the figure, time goes from left to right.

図6では、撮像素子100は、まず、開口画素302をリセットする。その後、撮像素子100は、リセット後に開口画素302のフォトダイオード400に蓄積された電荷を読み出して読出回路305にてAD変換する。タイミングt500において、タイミングジェネレータ206は、駆動信号φRESをハイレベルへ切り替える。リセットトランジスタ403は、オフ状態からオン状態になる。開口画素302のフローティングディフュージョン402の電圧は、リセットされる。同時に、タイミングジェネレータ206は、駆動信号φSELをハイレベルへ切り替える。選択トランジスタ405は、オフ状態からオン状態になる。リセットされたフローティングディフュージョン402の電圧に応じて、N信号が開口出力線406へ出力される。タイミングt501において、タイミングジェネレータ206は、駆動信号φS/Hをハイレベルへ切り替える。S/Hスイッチ411は、オフ状態からオン状態になる。その後に駆動信号φS/HがLowレベルに制御されると、S/Hスイッチ411がオフ状態になる。S/Hキャパシタ412は、N信号を保持する。タイミングt502において、タイミングジェネレータ206は、参照電圧Vslopeを一定の傾きでの変化を開始するとともに、カウンタ414によるカウントアップを開始する。タイミングt503にて、N信号の保持電圧と参照電圧Vslopeの大小関係が反転する。比較器413は、出力をハイレベルに切り替える。カウンタ414は、カウントアップを終了する。これにより、N信号の保持電圧は、カウントによるデジタル値へAD変換される。メモリ・CDS回路415は、AD変換されたN信号を保持する。その後、タイミングt504にて、タイミングジェネレータ206は、参照電圧Vslopeを最大値へ戻す。タイミングt505において、タイミングジェネレータ206は、駆動信号φTXをハイレベルへ切り替える。転送トランジスタ401は、オフ状態からオン状態になる。これにより、リセット後にフォトダイオード400の光電変換により生成された電荷がフローティングディフュージョン402へ転送される。開口出力線406には、S信号が出力される。タイミングt506において、タイミングジェネレータ206は、駆動信号φS/Hをハイレベルへ切り替える。S/Hキャパシタ412は、S信号を保持する。タイミングt507において、参照電圧Vslopeを一定の傾きでの変化を開始するとともに、カウンタ414によるカウントアップを開始する。タイミングt508にて、N信号の保持電圧と参照電圧Vslopeの大小関係が反転する。比較器413は、出力をハイレベルに切り替える。カウンタ414は、カウントアップを終了する。これにより、S信号の保持電圧は、カウントによるデジタル値へAD変換される。メモリ・CDS回路415は、AD変換されたS信号を保持する。その後、タイミングt509にて、タイミングジェネレータ206は、参照電圧Vslopeを最大値へ戻す。読出回路305は、メモリ・CDS回路415に保持されているS信号の値からN信号の値を減算する。読出回路305は、S−N信号を信号処理回路207へ出力する。読出回路305は、開口画素302のフォトダイオード400の光電変換により生成された電荷量に対応する画素データとして、S−N信号を信号処理回路207へ出力する。なお、上述した説明は、タイミングジェネレータ206が第一スイッチ408と第二スイッチ409とがオフ状態に制御している場合のものである。タイミングジェネレータ206は、第一スイッチ408と第二スイッチ409とは、オン状態に制御できる。この場合、読出回路305は、図6と同様の制御により、遮光画素303のS−N信号を信号処理回路207へ出力することができる。 In FIG. 6, the image sensor 100 first resets the aperture pixel 302. After that, the image sensor 100 reads out the electric charge accumulated in the photodiode 400 of the aperture pixel 302 after reset and AD-converts it by the reading circuit 305. At the timing t500, the timing generator 206 switches the drive signal φRES to a high level. The reset transistor 403 goes from the off state to the on state. The voltage of the floating diffusion 402 of the aperture pixel 302 is reset. At the same time, the timing generator 206 switches the drive signal φSEL to a high level. The selection transistor 405 goes from the off state to the on state. An N signal is output to the aperture output line 406 according to the reset voltage of the floating diffusion 402. At the timing t501, the timing generator 206 switches the drive signal φS / H to a high level. The S / H switch 411 goes from the off state to the on state. After that, when the drive signal φS / H is controlled to the Low level, the S / H switch 411 is turned off. The S / H capacitor 412 holds an N signal. At the timing t502, the timing generator 206 starts changing the reference voltage Vslope with a constant slope and starts counting up by the counter 414. At the timing t503, the magnitude relationship between the holding voltage of the N signal and the reference voltage Vslope is reversed. The comparator 413 switches the output to a high level. The counter 414 ends the count-up. As a result, the holding voltage of the N signal is AD-converted to a digital value by counting. The memory / CDS circuit 415 holds the AD-converted N signal. After that, at the timing t504, the timing generator 206 returns the reference voltage Vslope to the maximum value. At timing t505, the timing generator 206 switches the drive signal φTX to a high level. The transfer transistor 401 goes from the off state to the on state. As a result, after the reset, the electric charge generated by the photoelectric conversion of the photodiode 400 is transferred to the floating diffusion 402. An S signal is output to the aperture output line 406. At the timing t506, the timing generator 206 switches the drive signal φS / H to a high level. The S / H capacitor 412 holds the S signal. At the timing t507, the reference voltage Vslope starts to change with a constant slope, and the counter 414 starts counting up. At the timing t508, the magnitude relationship between the holding voltage of the N signal and the reference voltage Vslope is reversed. The comparator 413 switches the output to a high level. The counter 414 ends the count-up. As a result, the holding voltage of the S signal is AD-converted to a digital value by counting. The memory / CDS circuit 415 holds the AD-converted S signal. After that, at the timing t509, the timing generator 206 returns the reference voltage Vslope to the maximum value. The read circuit 305 subtracts the value of the N signal from the value of the S signal held in the memory / CDS circuit 415. The read circuit 305 outputs an SN signal to the signal processing circuit 207. The read circuit 305 outputs an SN signal to the signal processing circuit 207 as pixel data corresponding to the amount of charge generated by the photoelectric conversion of the photodiode 400 of the aperture pixel 302. The above description is for the case where the timing generator 206 controls the first switch 408 and the second switch 409 in the off state. The timing generator 206 can control the first switch 408 and the second switch 409 in the ON state. In this case, the read circuit 305 can output the SN signal of the light-shielding pixel 303 to the signal processing circuit 207 under the same control as in FIG.

図7は、図3の撮像素子100が1フレームの画像データを出力する際の、複数の画素の画素データとしての信号を読み出す処理のタイミングチャートである。図7(A)は、図3の左端列の最上の開口ブロック304および読出回路305(0,0)についてのタイミングチャートである。図7(B)は、図3の左端列の最下の開口ブロック304および読出回路305(0,3)についてのタイミングチャートである。図7(C)は、図3の左から二列目の最上の開口ブロック304および読出回路305(1,0)についてのタイミングチャートである。図7(D)は、図3の左から二列目の最下の開口ブロック304および読出回路305(1,3)についてのタイミングチャートである。図7(E)は、図3の左から三列目の最上の開口ブロック304および読出回路305(2,0)についてのタイミングチャートである。図7(F)は、図3の左から三列目の最下の開口ブロック304および読出回路305(2,3)についてのタイミングチャートである。図7(G)は、図3の右端列の最下の開口ブロック304および読出回路305(5,3)についてのタイミングチャートである。図7(H)は、第一スイッチ408および第二スイッチ409のオンオフ状態を制御する駆動信号φSWである。図7(I)は、撮像素子100の出力信号である。 FIG. 7 is a timing chart of a process of reading signals as pixel data of a plurality of pixels when the image sensor 100 of FIG. 3 outputs one frame of image data. FIG. 7A is a timing chart for the uppermost opening block 304 and the read circuit 305 (0,0) in the leftmost row of FIG. FIG. 7B is a timing chart for the lowermost opening block 304 and the reading circuit 305 (0,3) in the leftmost row of FIG. FIG. 7C is a timing chart for the uppermost opening block 304 and the read circuit 305 (1,0) in the second row from the left in FIG. FIG. 7D is a timing chart for the lowermost opening block 304 and the reading circuit 305 (1, 3) in the second row from the left in FIG. FIG. 7 (E) is a timing chart for the uppermost opening block 304 and the read circuit 305 (2,0) in the third row from the left in FIG. FIG. 7 (F) is a timing chart for the lowermost opening block 304 and the read circuit 305 (2, 3) in the third row from the left in FIG. FIG. 7 (G) is a timing chart for the lowermost opening block 304 and the read circuit 305 (5, 3) in the rightmost row of FIG. FIG. 7H is a drive signal φSW that controls the on / off state of the first switch 408 and the second switch 409. FIG. 7 (I) is an output signal of the image sensor 100.

タイミングジェネレータ206は、撮像装置1の全体制御演算部103からの画像取得指示に基づいて、1フレームの画像を出力する動作を開始する。タイミングジェネレータ206は、タイミングt510において、駆動信号φSWをハイレベルに制御して第一スイッチ408および第二スイッチ409をオン状態とする。これにより、遮光ブロック306の遮光出力線407と、それと列方向に並んでいる複数の開口ブロック304の開口出力線406とは、第一スイッチ408および第二スイッチ409により互いに連結される。同時に、タイミングジェネレータ206は、遮光画素303の画素データの信号を読み出す。各組の開口ブロック304および読出回路305は、図6の処理により、遮光画素303の画素データの信号を出力する。読出回路305は、遮光画素303のフォトダイオード400に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路207は、遮光画素303の画素データとしてのS−N信号を取得して、クランプ処理の補正値として保持する。読出回路305は、対応する開口ブロック304の開口画素302から信号を読み出す前に、遮光画素303から信号を読み出す。その後、タイミングジェネレータ206は、タイミングt511において、駆動信号φSWをローレベルに制御して第一スイッチ408および第二スイッチ409をオフ状態とする。同時に、タイミングジェネレータ206は、複数の開口ブロック304から最初の開口画素302の画素データの信号を読み出す。各組の開口ブロック304および読出回路305は、図6の処理により、開口ブロック304の最初の開口画素302の画素データの信号を出力する。信号処理回路207は、開口画素302の画素データを、保持している遮光画素303の画素データで補正する。撮像素子100は、タイミングt512の後に、補正された開口画素302の画素データの信号を出力する。また、タイミングジェネレータ206は、タイミングt511に続けて、タイミングt512、・・・、t513において、開口ブロック304から他の開口画素302の画素データの信号を読み出す。タイミングジェネレータ206は、開口ブロック304のすべての開口画素302から画素データの信号を読み出す。タイミングt514の以降に、撮像素子100は、最後の開口画素302の画素データを出力する。撮像素子100は、1つの画像を構成する1フレーム分の複数の開口画像の画素データを出力する。このように複数の開口画素302を、開口ブロック304ごとに並列に読み出すことにより、撮像素子100は、短時間ですべての開口画素302の画素データを出力することができる。ところで、図7に示すように、タイミングジェネレータ206は、遮光画素303の画素データを読み出す期間t510〜t511を、開口画素302画素データを読み出す期間t511〜t512より長くする。遮光画素303の信号は、たとえば、遮光出力線407、第一スイッチ408、他の開口ブロック304の開口出力線406、第二スイッチ409、自身の開口ブロック304の開口出力線406を通じて、読出回路305へ出力される。これにより、遮光画素303の増幅トランジスタ404の駆動負荷が増大し、信号の電圧が安定するまで時間がかかるとしても、読出回路305は安定した信号を読み出すことができる。読出回路305は、対応する開口ブロック304の開口画素302から信号を読み出す場合よりも長い期間により、遮光画素303から信号を読み出す。 The timing generator 206 starts an operation of outputting an image of one frame based on an image acquisition instruction from the overall control calculation unit 103 of the image pickup apparatus 1. The timing generator 206 controls the drive signal φSW to a high level at the timing t510 to turn on the first switch 408 and the second switch 409. As a result, the light-shielding output line 407 of the light-shielding block 306 and the aperture output lines 406 of the plurality of opening blocks 304 arranged in the row direction are connected to each other by the first switch 408 and the second switch 409. At the same time, the timing generator 206 reads out the signal of the pixel data of the light-shielding pixel 303. The opening block 304 and the reading circuit 305 of each set output the signal of the pixel data of the light-shielding pixel 303 by the processing of FIG. The read circuit 305 outputs a signal corresponding to the electric charge due to the dark current stored in the photodiode 400 of the light-shielding pixel 303. The signal processing circuit 207 acquires the SN signal as the pixel data of the light-shielding pixel 303 and holds it as a correction value for the clamping process. The read circuit 305 reads a signal from the light-shielding pixel 303 before reading the signal from the aperture pixel 302 of the corresponding aperture block 304. After that, the timing generator 206 controls the drive signal φSW to a low level at the timing t511 to turn off the first switch 408 and the second switch 409. At the same time, the timing generator 206 reads the pixel data signal of the first aperture pixel 302 from the plurality of aperture blocks 304. The opening block 304 and the reading circuit 305 of each set output the signal of the pixel data of the first opening pixel 302 of the opening block 304 by the process of FIG. The signal processing circuit 207 corrects the pixel data of the aperture pixel 302 with the pixel data of the holding light-shielding pixel 303. The image sensor 100 outputs the signal of the pixel data of the corrected aperture pixel 302 after the timing t512. Further, the timing generator 206 reads out the pixel data signals of the other aperture pixels 302 from the aperture block 304 at the timings t512, ..., T513 following the timing t511. The timing generator 206 reads a pixel data signal from all the aperture pixels 302 of the aperture block 304. After the timing t514, the image sensor 100 outputs the pixel data of the last aperture pixel 302. The image sensor 100 outputs pixel data of a plurality of aperture images for one frame constituting one image. By reading out the plurality of aperture pixels 302 in parallel for each aperture block 304 in this way, the image sensor 100 can output the pixel data of all the aperture pixels 302 in a short time. By the way, as shown in FIG. 7, the timing generator 206 makes the period t510 to t511 for reading the pixel data of the light-shielding pixel 303 longer than the period t511 to t512 for reading the aperture pixel 302 pixel data. The signal of the light-shielding pixel 303 is read through, for example, a light-shielding output line 407, a first switch 408, an opening output line 406 of another opening block 304, a second switch 409, and an opening output line 406 of its own opening block 304. Is output to. As a result, even if the drive load of the amplification transistor 404 of the light-shielding pixel 303 increases and it takes time for the signal voltage to stabilize, the read circuit 305 can read a stable signal. The read circuit 305 reads the signal from the light-shielding pixel 303 for a longer period than when the signal is read from the aperture pixel 302 of the corresponding aperture block 304.

以上のように、本実施形態では、遮光画素303を含む遮光ブロック306の遮光出力線407と、遮光画素303を含まない開口ブロック304の開口出力線406とは、第一スイッチ408により接続される。したがって、開口ブロック304に対応する読出回路305は、遮光出力線407、第一スイッチ408および開口出力線406を通じて、遮光ブロック306に含まれる遮光画素303から信号を読み出すことができる。本実施形態では、さらに、第一スイッチ408により遮光ブロック306の遮光出力線407と接続される開口ブロック304の開口出力線406と、第二の開口ブロック304の開口出力線406とは、第二スイッチ409により接続される。したがって、読出回路305は、遮光出力線407、第一スイッチ408、他の開口ブロック304の開口出力線406、第二スイッチ409、および自身の開口ブロック304の開口出力線406を通じて、遮光画素303から信号を読み出すことができる。このように1つの遮光画素303から信号を読み出すことにより、開口画素302から信号を読み出す場合と同等の条件の下で遮光画素303から信号を読み出すことができる。開口画素302と同等のノイズの影響が生じていると考えられる信号を、遮光画素303から読み出すことができる。 As described above, in the present embodiment, the light-shielding output line 407 of the light-shielding block 306 including the light-shielding pixel 303 and the aperture output line 406 of the aperture block 304 not including the light-shielding pixel 303 are connected by the first switch 408. .. Therefore, the read circuit 305 corresponding to the aperture block 304 can read a signal from the light-shielding pixel 303 included in the light-shielding block 306 through the light-shielding output line 407, the first switch 408, and the aperture output line 406. In the present embodiment, the opening output line 406 of the opening block 304 connected to the light-shielding output line 407 of the light-shielding block 306 by the first switch 408 and the opening output line 406 of the second opening block 304 are second. Connected by switch 409. Therefore, the read circuit 305 is transmitted from the light-shielding pixel 303 through the light-shielding output line 407, the first switch 408, the aperture output line 406 of the other opening block 304, the second switch 409, and the aperture output line 406 of its own opening block 304. The signal can be read. By reading the signal from one light-shielding pixel 303 in this way, the signal can be read from the light-shielding pixel 303 under the same conditions as when reading the signal from the aperture pixel 302. A signal that is considered to be affected by noise equivalent to that of the aperture pixel 302 can be read from the light-shielding pixel 303.

本実施形態では、読出回路305は、対応する開口ブロック304の開口画素302から信号を読み出す前に、遮光画素303から信号を読み出す。よって、読出回路305に接続される信号処理回路207は、読出回路305から出力される開口画素302に基づくAD変換値を、先に読み出した遮光画素303に基づくAD変換値に応じて補正することができる。本実施形態では、フレームメモリなどを追加することなく、適切にクランプ処理を行うことができる。特に、開口ブロック304に対応して設けられる多数の読出回路305が並列して遮光画素303の信号をAD変換する。これにより、本実施形態では、読出回路305に発生するノイズに起因する誤差を平均化できる。本実施形態では、複数の遮光画素303からまとめて信号を読み出すことにより、複数の遮光画素303における平均的なノイズの影響が生じていると考えられる信号を、遮光画素303から読み出すことができる。本実施形態では、精度のよいクランプ処理を行うことができる。読出回路305に固有の黒レベルの誤差を、それぞれ取り除くことができる。 In this embodiment, the read circuit 305 reads a signal from the light-shielding pixel 303 before reading the signal from the aperture pixel 302 of the corresponding aperture block 304. Therefore, the signal processing circuit 207 connected to the read circuit 305 corrects the AD conversion value based on the aperture pixel 302 output from the read circuit 305 according to the AD conversion value based on the light-shielding pixel 303 read earlier. Can be done. In the present embodiment, the clamping process can be appropriately performed without adding a frame memory or the like. In particular, a large number of read circuits 305 provided corresponding to the aperture block 304 perform AD conversion of the signal of the light-shielding pixel 303 in parallel. Thereby, in the present embodiment, the error caused by the noise generated in the read circuit 305 can be averaged. In the present embodiment, by reading the signals from the plurality of light-shielding pixels 303 collectively, it is possible to read out the signal considered to be affected by the average noise in the plurality of light-shielding pixels 303 from the light-shielding pixels 303. In the present embodiment, accurate clamping processing can be performed. The black level error inherent in the read circuit 305 can be removed.

本実施形態では、遮光画素303からの信号の読み出し経路である、遮光出力線407から第二の開口ブロック304の開口出力線406までの配線を、必要最小限に抑えることができる。よって、遮光画素303から読み出す信号は、配線容量などの影響があったとしても、開口画素302から読み出す信号より少しだけ長い読み出し期間により、適切に読み出すことができる。本実施形態では、第一の開口ブロック304に対応する読出回路305と、第二の開口ブロック304に対応する読出回路305とは、共通の遮光画素303から信号を同時に読み出す。これにより、遮光画素303から読み出す複数の信号を、1つの信号を遮光画素303から読み出す場合と同等の短い期間で得ることができる。本実施形態の撮像装置1によれば、開口画素302の信号読み出しに先だって遮光画素303の信号を読み出す。これにより、本実施形態では、開口ブロック304ごとに読出回路305が対応して配置される撮像素子100において適切に遮光画素303の黒基準信号を用いて補正することできる。 In the present embodiment, the wiring from the light-shielding output line 407 to the aperture output line 406 of the second aperture block 304, which is the signal reading path from the light-shielding pixel 303, can be suppressed to the minimum necessary. Therefore, the signal read from the light-shielding pixel 303 can be appropriately read with a read period slightly longer than the signal read from the aperture pixel 302, even if it is affected by the wiring capacitance or the like. In the present embodiment, the read circuit 305 corresponding to the first opening block 304 and the read circuit 305 corresponding to the second opening block 304 simultaneously read signals from the common light-shielding pixel 303. As a result, a plurality of signals read from the light-shielding pixel 303 can be obtained in a short period equivalent to the case where one signal is read from the light-shielding pixel 303. According to the image pickup apparatus 1 of the present embodiment, the signal of the light-shielding pixel 303 is read out prior to the signal reading of the aperture pixel 302. Thereby, in the present embodiment, the image sensor 100 in which the read circuit 305 is correspondingly arranged for each aperture block 304 can be appropriately corrected by using the black reference signal of the light-shielding pixel 303.

なお、読出回路305は、複数の遮光画素303から複数の画素データを読出してもよい。信号処理回路207は、読出回路305と1対1で対応するように設けてもよい。この場合、信号処理回路207は、対応する読出回路305ごとのクランプ処理を実施することになる。信号処理回路207によるクランプ処理は、撮像素子100ではなく、撮像装置1の全体制御演算部103にて実行してもよい。信号処理回路207または全体制御演算部103は、撮像装置1が出力する撮像画像を、複数の開口画素302を遮光した状態での、開口画素302の画素データと遮光画素303の画素データとの差分により補正してもよい。 The reading circuit 305 may read a plurality of pixel data from the plurality of light-shielding pixels 303. The signal processing circuit 207 may be provided so as to have a one-to-one correspondence with the reading circuit 305. In this case, the signal processing circuit 207 will perform the clamping process for each corresponding read circuit 305. The clamping process by the signal processing circuit 207 may be executed not by the image sensor 100 but by the overall control calculation unit 103 of the image pickup device 1. The signal processing circuit 207 or the overall control calculation unit 103 determines the difference between the pixel data of the aperture pixels 302 and the pixel data of the light-shielding pixels 303 in the captured image output by the image pickup device 1 in a state where the plurality of aperture pixels 302 are shielded from light. May be corrected by.

[第二実施形態]
次に、本発明の第二実施形態に係る撮像装置1を説明する。以下の説明では、主に上述した実施形態の撮像装置1との相違点について説明する。
[Second Embodiment]
Next, the image pickup apparatus 1 according to the second embodiment of the present invention will be described. In the following description, the differences from the image pickup apparatus 1 of the above-described embodiment will be mainly described.

図8は、本発明の第二実施形態に係る撮像素子100の機能レイアウト図である。図8の撮像素子100は、画素基板200において行列状に配列される複数の開口ブロック704の上下に遮光領域700が設けられる。開口ブロック704は、複数の開口画素702を含む。図8において、開口ブロック704は、8行×12列で配列されている。遮光領域700には、開口ブロック704と同じ列数の複数の遮光ブロック706が、行方向へ一行に配列される。複数の読出回路705は、読出基板201において、複数の開口ブロック704と対応して設けられる。図8には、後述する回路構成の説明のために、開口領域701および読出領域205の列方向での中央位置707が破線で示されている。中央位置707より上側の読出回路705は、上側の遮光領域700から、遮光画素703の信号を読出す。中央位置707より下側の読出回路705は、下側の遮光領域700から、遮光画素703の信号を読出す。 FIG. 8 is a functional layout diagram of the image sensor 100 according to the second embodiment of the present invention. In the image pickup device 100 of FIG. 8, light-shielding regions 700 are provided above and below the plurality of opening blocks 704 arranged in a matrix on the pixel substrate 200. The aperture block 704 includes a plurality of aperture pixels 702. In FIG. 8, the opening blocks 704 are arranged in 8 rows × 12 columns. In the light-shielding region 700, a plurality of light-shielding blocks 706 having the same number of columns as the opening block 704 are arranged in one row in the row direction. The plurality of read circuits 705 are provided in the read substrate 201 in correspondence with the plurality of opening blocks 704. In FIG. 8, the central position 707 of the opening region 701 and the reading region 205 in the column direction is shown by a broken line for the purpose of explaining the circuit configuration described later. The read circuit 705 above the central position 707 reads the signal of the light-shielding pixel 703 from the light-shielding region 700 on the upper side. The read circuit 705 below the central position 707 reads the signal of the light-shielding pixel 703 from the light-shielding region 700 below.

図9は、図8の撮像素子100に実装する回路の説明図である。図9には、図8の撮像素子100の回路のうち、列方向に一例に並べられる複数の開口ブロック704についての、開口画素702、遮光画素703、読出回路705、および信号処理回路207、が示されている。上側の遮光ブロック706には、複数の遮光画素703が行方向に配列される。遮光ブロック706は、遮光画素703ごとの複数の遮光出力線801を有する。遮光出力線801は、遮光ブロック706において1つの遮光画素703に接続される。開口ブロック704は、複数の開口画素702の列ごとの開口出力線800を有する。各遮光出力線801は、隣接する開口ブロック704の開口出力線800と、上側の第一スイッチ802により接続される。遮光出力線801、第一スイッチ802および開口出力線800は、複数組で設けられる。読出回路705は、複数の開口出力線800に個別に接続される複数の列選択スイッチ(CSW)804、を有する。列選択スイッチ804は、開口出力線800とS/Hスイッチ411とを接続する。中央位置707より上側の開口ブロック704の開口出力線800は、直上の開口ブロック704の開口出力線800と、第二スイッチ803により接続される。中央位置707より下側の遮光ブロック706および開口ブロック704も、上側と同様に接続される。中央位置707には、第二スイッチ803が形成されない。開口出力線800は、第一スイッチ802および第二スイッチ803により、列ごとに、中央位置707の上下で分かれて、遮光出力線801に接続される。ここで、開口ブロック704において4列に配置される開口出力線800には、互いに区別する場合には左から順に(0)〜(3)の記号を付す。遮光出力線801、第一スイッチ802、第二スイッチ803、列選択スイッチ804、列選択スイッチ804の駆動信号φCSWについても同様である。第一スイッチ802(0)〜(3)および第二スイッチ803(0)〜(3)は、共通の駆動信号φSWで制御される。列選択スイッチ804(0)〜(3)は、行方向に並ぶ読出回路705に対して同一の駆動信号φCSW(0)〜(3)が入力される。 FIG. 9 is an explanatory diagram of a circuit mounted on the image sensor 100 of FIG. In FIG. 9, among the circuits of the image sensor 100 of FIG. 8, aperture pixels 702, light-shielding pixels 703, read-out circuits 705, and signal processing circuits 207 for a plurality of aperture blocks 704 arranged in the column direction as an example are shown. It is shown. A plurality of light-shielding pixels 703 are arranged in the row direction in the light-shielding block 706 on the upper side. The light-shielding block 706 has a plurality of light-shielding output lines 801 for each light-shielding pixel 703. The light-shielding output line 801 is connected to one light-shielding pixel 703 in the light-shielding block 706. The aperture block 704 has an aperture output line 800 for each row of the plurality of aperture pixels 702. Each light-shielding output line 801 is connected to the opening output line 800 of the adjacent opening block 704 by the upper first switch 802. The light-shielding output line 801 and the first switch 802 and the aperture output line 800 are provided in a plurality of sets. The read circuit 705 includes a plurality of column selection switches (CSW) 804, which are individually connected to the plurality of aperture output lines 800. The column selection switch 804 connects the aperture output line 800 and the S / H switch 411. The opening output line 800 of the opening block 704 above the central position 707 is connected to the opening output line 800 of the opening block 704 directly above by the second switch 803. The light-shielding block 706 and the opening block 704 below the central position 707 are also connected in the same manner as above. The second switch 803 is not formed at the central position 707. The aperture output line 800 is divided into upper and lower parts of the central position 707 for each row by the first switch 802 and the second switch 803, and is connected to the light-shielding output line 801. Here, the aperture output lines 800 arranged in four rows in the aperture block 704 are designated by the symbols (0) to (3) in order from the left when distinguishing them from each other. The same applies to the drive signal φCSW of the light-shielding output line 801, the first switch 802, the second switch 803, the row selection switch 804, and the row selection switch 804. The first switches 802 (0) to (3) and the second switches 803 (0) to (3) are controlled by a common drive signal φSW. The column selection switches 804 (0) to (3) input the same drive signals φCSW (0) to (3) to the read circuits 705 arranged in the row direction.

図10は、図8の撮像素子100の全体において複数の画素から信号を読み出す処理のタイミングチャートである。図10(A)は、図8の左端列の最上の開口ブロック704および読出回路705(0,0)についてのタイミングチャートである。図10(B)は、図3の左端列の上から二番目の開口ブロック704および読出回路705(0,1)についてのタイミングチャートである。図10(C)は、図3の左端列の上から四番目の開口ブロック704および読出回路705(0,3)についてのタイミングチャートである。図10(D)は、図3の左端列の上から五番目の開口ブロック704および読出回路705(0,4)についてのタイミングチャートである。図10(E)は、図3の左端列の上から八番目の開口ブロック704および読出回路705(0,7)についてのタイミングチャートである。図10(F)は、第一スイッチ802および第二スイッチ803のオンオフ状態を制御する駆動信号φSWである。図10(G)は、撮像素子100の出力信号である。 FIG. 10 is a timing chart of a process of reading signals from a plurality of pixels in the entire image sensor 100 of FIG. FIG. 10A is a timing chart for the uppermost opening block 704 and the read circuit 705 (0,0) in the leftmost row of FIG. FIG. 10B is a timing chart for the second opening block 704 and the read circuit 705 (0,1) from the top in the leftmost row of FIG. FIG. 10C is a timing chart for the fourth opening block 704 and the read circuit 705 (0,3) from the top in the leftmost row of FIG. FIG. 10D is a timing chart for the fifth opening block 704 and the read circuit 705 (0,4) from the top in the leftmost column of FIG. FIG. 10E is a timing chart for the eighth opening block 704 and the read circuit 705 (0,7) from the top in the leftmost row of FIG. FIG. 10F is a drive signal φSW that controls the on / off state of the first switch 802 and the second switch 803. FIG. 10 (G) is an output signal of the image sensor 100.

タイミングジェネレータ206は、撮像装置1の全体制御演算部103からの画像取得指示に基づいて、1フレームの画像を出力する動作を開始する。タイミングジェネレータ206は、タイミングt910において、駆動信号φSWをハイレベルに制御して第一スイッチ802および第二スイッチ803をオン状態とする。これにより、遮光ブロック706の遮光出力線801と、それと列方向に並んでいる複数の開口ブロック704の開口出力線800とは、第一スイッチ802および第二スイッチ803により互いに連結される。同時に、タイミングジェネレータ206は、複数の読出回路705において、互いに異なる列に対応する列選択スイッチ804をオン状態とする。これにより、複数の読出回路705は、互いに異なる列の遮光画素703から、画素データの信号を同時に読み出す。各組の開口ブロック704および読出回路705は、図6の処理により、互いに異なる列の遮光画素703の画素データの信号を出力する。読出回路705は、遮光画素703のフォトダイオード400に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路207は、遮光画素703の画素データとしてのS−N信号を取得して、クランプ処理の補正値として保持する。読出回路705は、対応する開口ブロック704の開口画素702から信号を読み出す前に、遮光画素703から信号を読み出す。 The timing generator 206 starts an operation of outputting an image of one frame based on an image acquisition instruction from the overall control calculation unit 103 of the image pickup apparatus 1. The timing generator 206 controls the drive signal φSW to a high level at the timing t910 to turn on the first switch 802 and the second switch 803. As a result, the light-shielding output line 801 of the light-shielding block 706 and the aperture output lines 800 of the plurality of opening blocks 704 arranged in the row direction are connected to each other by the first switch 802 and the second switch 803. At the same time, the timing generator 206 turns on the column selection switches 804 corresponding to different columns in the plurality of read circuits 705. As a result, the plurality of read circuits 705 simultaneously read the pixel data signal from the light-shielding pixels 703 in different rows. The opening block 704 and the reading circuit 705 of each set output the signal of the pixel data of the light-shielding pixels 703 in different rows from each other by the processing of FIG. The read circuit 705 outputs a signal corresponding to the electric charge due to the dark current stored in the photodiode 400 of the light-shielding pixel 703. The signal processing circuit 207 acquires the SN signal as the pixel data of the light-shielding pixel 703 and holds it as a correction value for the clamping process. The read circuit 705 reads a signal from the light-shielding pixel 703 before reading the signal from the aperture pixel 702 of the corresponding aperture block 704.

その後、タイミングジェネレータ206は、タイミングt901において、駆動信号φSWをローレベルに制御して第一スイッチ802および第二スイッチ803をオフ状態とする。同時に、タイミングジェネレータ206は、複数の開口ブロック704からの開口画素702の画素データの信号の読出しを開始する。各組の開口ブロック704および読出回路705は、開口画素702ごとに図6の処理により、開口ブロック704の複数の開口画素702の画素データの信号を出力する。信号処理回路207は、開口画素702の画素データを、保持している遮光画素703の画素データで補正する。撮像素子100は、補正された開口画素702の画素データの信号を出力する。タイミングt902の以降に、撮像素子100は、最後の開口画素702の画素データを出力する。撮像素子100は、1つの画像を構成する1フレーム分の複数の開口画像の画素データを出力する。このように複数の開口画素702を、開口ブロック704ごとに並列に読み出すことにより、撮像素子100は、短時間ですべての開口画素702の画素データを出力することができる。 After that, the timing generator 206 controls the drive signal φSW to a low level at the timing t901 to turn off the first switch 802 and the second switch 803. At the same time, the timing generator 206 starts reading the signal of the pixel data of the aperture pixels 702 from the plurality of aperture blocks 704. The opening block 704 and the reading circuit 705 of each set output the signal of the pixel data of the plurality of opening pixels 702 of the opening block 704 by the processing of FIG. 6 for each opening pixel 702. The signal processing circuit 207 corrects the pixel data of the aperture pixel 702 with the pixel data of the holding light-shielding pixel 703. The image sensor 100 outputs a signal of pixel data of the corrected aperture pixel 702. After the timing t902, the image sensor 100 outputs the pixel data of the last aperture pixel 702. The image sensor 100 outputs pixel data of a plurality of aperture images for one frame constituting one image. By reading out the plurality of aperture pixels 702 in parallel for each aperture block 704 in this way, the image sensor 100 can output the pixel data of all the aperture pixels 702 in a short time.

以上のように、本実施形態では、列方向に並ぶ複数の読出回路705は、互いに異なる複数の開口出力線800に接続される複数の列選択スイッチ804、を有する。よって、複数の読出回路705は、互いに異なる列の列選択スイッチ804をオン状態切り換えて、互いに異なる列の遮光画素703から信号を読み出すことができる。たとえば列の最上の開口ブロック704に対応する読出回路705と、その下側の開口ブロック704に対応する読出回路705とは、異なる遮光画素703から信号を同時に読み出す。これにより、本実施形態では、複数の遮光画素703から読み出す複数の信号を、1つの信号を遮光画素703から読み出す場合と同等の短い期間で得ることができる。その結果、本実施形態では、行列状に配置された複数の読出回路705を用いて、すべての遮光画素703から並列的に同時に信号を読み出すことができる。本実施形態では、すべての遮光画素703からの信号の読出しを、短時間で行うことができる。これにより、本実施形態では、クランプ処理の補正値の生成に用いる遮光画素703の数を増やすことができる。本実施形態では、たとえば複数の遮光画素703の平均値などを補正に用いることにより、各遮光画素703の特性ばらつきを減らして、補正に係る暗電流の推定精度を高めることができる。 As described above, in the present embodiment, the plurality of read circuits 705 arranged in the column direction have a plurality of column selection switches 804 connected to a plurality of aperture output lines 800 different from each other. Therefore, the plurality of read circuits 705 can switch the row selection switches 804 in different rows to the ON state and read signals from the light-shielding pixels 703 in different rows. For example, the read circuit 705 corresponding to the opening block 704 at the top of the row and the read circuit 705 corresponding to the opening block 704 below it read signals from different light-shielding pixels 703 at the same time. Thereby, in the present embodiment, a plurality of signals read from the plurality of light-shielding pixels 703 can be obtained in a short period equivalent to the case where one signal is read from the light-shielding pixels 703. As a result, in the present embodiment, signals can be simultaneously read from all the light-shielding pixels 703 by using a plurality of read circuits 705 arranged in a matrix. In the present embodiment, signals can be read out from all the light-shielding pixels 703 in a short time. Thereby, in this embodiment, the number of light-shielding pixels 703 used for generating the correction value of the clamping process can be increased. In the present embodiment, for example, by using the average value of a plurality of light-shielding pixels 703 for correction, it is possible to reduce the characteristic variation of each light-shielding pixel 703 and improve the estimation accuracy of the dark current related to the correction.

[第三実施形態]
次に、本発明の第三実施形態に係る撮像装置1を説明する。以下の説明では、主に上述した実施形態の撮像装置1との相違点について説明する。
[Third Embodiment]
Next, the image pickup apparatus 1 according to the third embodiment of the present invention will be described. In the following description, the differences from the image pickup apparatus 1 of the above-described embodiment will be mainly described.

図11は、本発明の第三実施形態に係る撮像素子100の機能レイアウト図である。図11の撮像素子100は、画素基板200において行列状に配列される複数の開口ブロック1004の上側に遮光領域1000が設けられる。図11において、開口ブロック1004は、8行×12列で配列されている。遮光領域1000には、開口ブロック1004と同じ列数の複数の遮光ブロック1006が、複数行に配列される。図11において、遮光画素1003は、4行×24列で配列される。遮光画素1003は、互いに区別する場合、それぞれの配置位置の記号(0,0)〜(23,3)を付す。複数の読出回路1005は、読出基板201において、複数の開口ブロック1004と対応して設けられる。 FIG. 11 is a functional layout diagram of the image sensor 100 according to the third embodiment of the present invention. The image sensor 100 of FIG. 11 is provided with a light-shielding region 1000 on the upper side of a plurality of aperture blocks 1004 arranged in a matrix on the pixel substrate 200. In FIG. 11, the opening blocks 1004 are arranged in 8 rows × 12 columns. In the light-shielding region 1000, a plurality of light-shielding blocks 1006 having the same number of columns as the opening block 1004 are arranged in a plurality of rows. In FIG. 11, the shading pixels 1003 are arranged in 4 rows × 24 columns. When the light-shielding pixels 1003 are distinguished from each other, the symbols (0,0) to (23,3) of the respective arrangement positions are attached. The plurality of read circuits 1005 are provided in the read substrate 201 in correspondence with the plurality of opening blocks 1004.

図12は、図11の撮像素子100に実装する回路の説明図である。図12には、図11の撮像素子100の回路のうち、列方向に一例に並べられる複数の開口ブロック1004についての、開口画素1002、遮光画素1003、読出回路1005、および信号処理回路207、が示されている。遮光ブロック1006には、複数の遮光画素1003が行列状に配列される。遮光画素1003は、遮光ブロック1006において4行×2列に配列される。遮光ブロック1006は、遮光画素1003の列ごとの複数の遮光出力線1101を有する。遮光出力線1101は、遮光ブロック1006において列ごとに複数の遮光画素1003に接続される。開口ブロック1004は、複数の開口画素1002の列ごとの開口出力線1100を有する。ここでは、開口ブロック1004は、2行×2列の開口画素1002を有する。各遮光出力線1101は、列方向に隣接する開口ブロック1004の開口出力線1100と、第一スイッチ1102により接続される。遮光出力線1101、第一スイッチ1102および開口出力線1100は、複数組で設けられる。読出回路1005は、複数の開口出力線1100に個別に接続される複数の列選択スイッチ(CSW)1104、を有する。列選択スイッチ1104は、開口出力線1100とS/Hスイッチ411とを接続する。上から二番目の開口ブロック1004およびそれより下側の開口ブロック1004の開口出力線1100は、直上の開口ブロック1004の開口出力線1100と、第二スイッチ1103により接続される。開口出力線1100は、第一スイッチ1102および第二スイッチ1103により、列ごとに、遮光出力線1101に接続される。ここで、開口ブロック1004において2列に配置される開口出力線1100は、互いに区別する場合には左から順に(0)〜(1)の記号を付す。遮光出力線1101、第一スイッチ1102、第二スイッチ1103、列選択スイッチ1104、列選択スイッチ1104の駆動信号φCSWについても、同様である。第一スイッチ1102(0)〜(1)および第二スイッチ1103(0)〜(1)は、共通の駆動信号φSWで制御される。列選択スイッチ1104(0)〜(1)は、行方向に並ぶ読出回路1005に対して同一の駆動信号φCSW(0)〜(1)が入力される。 FIG. 12 is an explanatory diagram of a circuit mounted on the image pickup device 100 of FIG. In FIG. 12, among the circuits of the image pickup device 100 of FIG. 11, the aperture pixels 1002, the light-shielding pixels 1003, the read circuit 1005, and the signal processing circuit 207 for a plurality of aperture blocks 1004 arranged in the column direction as an example are shown. It is shown. A plurality of light-shielding pixels 1003 are arranged in a matrix in the light-shielding block 1006. The light-shielding pixels 1003 are arranged in 4 rows × 2 columns in the light-shielding block 1006. The light-shielding block 1006 has a plurality of light-shielding output lines 1101 for each row of light-shielding pixels 1003. The light-shielding output line 1101 is connected to a plurality of light-shielding pixels 1003 in each row in the light-shielding block 1006. The aperture block 1004 has an aperture output line 1100 for each row of the plurality of aperture pixels 1002. Here, the aperture block 1004 has 2 rows × 2 columns of aperture pixels 1002. Each light-shielding output line 1101 is connected to an opening output line 1100 of an opening block 1004 adjacent to each other in the row direction by a first switch 1102. The light-shielding output line 1101, the first switch 1102, and the aperture output line 1100 are provided in a plurality of sets. The read circuit 1005 has a plurality of column selection switches (CSW) 1104, which are individually connected to the plurality of aperture output lines 1100. The column selection switch 1104 connects the aperture output line 1100 and the S / H switch 411. The opening output line 1100 of the opening block 1004 second from the top and the opening block 1004 below it is connected to the opening output line 1100 of the opening block 1004 directly above by the second switch 1103. The aperture output line 1100 is connected to the light-shielding output line 1101 for each row by the first switch 1102 and the second switch 1103. Here, the aperture output lines 1100 arranged in two rows in the aperture block 1004 are designated by the symbols (0) to (1) in order from the left when distinguishing them from each other. The same applies to the drive signal φCSW of the light-shielding output line 1101, the first switch 1102, the second switch 1103, the column selection switch 1104, and the column selection switch 1104. The first switches 1102 (0) to (1) and the second switches 1103 (0) to (1) are controlled by a common drive signal φSW. The column selection switches 1104 (0) to (1) receive the same drive signals φCSW (0) to (1) to the read circuits 1005 arranged in the row direction.

図13は、図11の撮像素子100の全体において複数の画素から信号を読み出す処理のタイミングチャートである。図13(A)は、図11の左端列の上から一番目の開口ブロック1004および読出回路1005(0,0)についてのタイミングチャートである。図13(B)は、図11の左端列の上から二番目の開口ブロック1004および読出回路1005(0,1)についてのタイミングチャートである。図13(C)は、図11の左端列の上から三番目の開口ブロック1004および読出回路1005(0,2)についてのタイミングチャートである。図13(D)は、図11の左端列の上から四番目の開口ブロック1004および読出回路1005(0,3)についてのタイミングチャートである。図13(E)は、図11の左端列の上から七番目の開口ブロック1004および読出回路1005(0,6)についてのタイミングチャートである。図13(F)は、図11の左端列の上から八番目の開口ブロック1004および読出回路1005(0,7)についてのタイミングチャートである。図13(G)は、第一スイッチ1102および第二スイッチ1103のオンオフ状態を制御する駆動信号φSWである。図13(H)は、撮像素子100の出力信号である。 FIG. 13 is a timing chart of a process of reading signals from a plurality of pixels in the entire image sensor 100 of FIG. FIG. 13A is a timing chart for the first opening block 1004 and the read circuit 1005 (0,0) from the top in the leftmost row of FIG. FIG. 13B is a timing chart for the second opening block 1004 and the read circuit 1005 (0,1) from the top in the leftmost row of FIG. FIG. 13C is a timing chart for the third opening block 1004 and the read circuit 1005 (0,2) from the top in the leftmost row of FIG. FIG. 13 (D) is a timing chart for the fourth opening block 1004 and the read circuit 1005 (0,3) from the top in the leftmost row of FIG. FIG. 13 (E) is a timing chart for the seventh opening block 1004 and the read circuit 1005 (0,6) from the top in the leftmost row of FIG. FIG. 13 (F) is a timing chart for the eighth opening block 1004 and the read circuit 1005 (0,7) from the top in the leftmost row of FIG. FIG. 13 (G) is a drive signal φSW that controls the on / off state of the first switch 1102 and the second switch 1103. FIG. 13H is an output signal of the image sensor 100.

タイミングジェネレータ206は、撮像装置1の全体制御演算部103からの画像取得指示に基づいて、1フレームの画像を出力する動作を開始する。タイミングジェネレータ206は、タイミングt1200からt1202において、対応する開口ブロック1004の開口画素1002から信号を読み出す前に、複数の読出回路1005により遮光画素1003から信号を読み出す。タイミングジェネレータ206は、駆動信号φSWをハイレベルに制御して第一スイッチ1102および第二スイッチ1103をオン状態とする。これにより、遮光ブロック1006の遮光出力線1101と、それと列方向に並んでいる複数の開口ブロック1004の開口出力線1100とは、第一スイッチ1102および第二スイッチ1103により互いに連結される。同時に、タイミングジェネレータ206は、上から一番目の開口ブロック1004に対応する読出回路1005において、左列に対応する列選択スイッチ1104をオン状態とする。また、タイミングジェネレータ206は、上から二番目の開口ブロック1004に対応する読出回路1005において、右列に対応する列選択スイッチ1104をオン状態とする。タイミングジェネレータ206は、同時に読み出しを行う複数の読出回路1005において、互いに異なる列に対応する列選択スイッチ1104をオン状態とする。また、タイミングジェネレータ206は、読出回路1005の列選択スイッチ1104(0)、1104(1)へ駆動信号CSWを出力するとともに、遮光ブロック1006の一行目の遮光画素1003を駆動する。これにより、複数の読出回路1005は、遮光ブロック1006の一行目において互いに異なる列の遮光画素1003から、画素データの信号を同時に読み出す。2組の開口ブロック1004および読出回路1005は、図6の処理により、遮光ブロック1006の一行目において互いに異なる列の遮光画素1003の画素データの信号を出力する。読出回路1005は、遮光画素1003のフォトダイオード400に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路207は、遮光ブロック1006の一行目における2つの遮光画素1003の画素データとしてのS−N信号を取得して、クランプ処理の補正値として保持する。 The timing generator 206 starts an operation of outputting an image of one frame based on an image acquisition instruction from the overall control calculation unit 103 of the image pickup apparatus 1. At timings t1200 to t1202, the timing generator 206 reads a signal from the light-shielding pixel 1003 by a plurality of reading circuits 1005 before reading the signal from the aperture pixel 1002 of the corresponding aperture block 1004. The timing generator 206 controls the drive signal φSW to a high level to turn on the first switch 1102 and the second switch 1103. As a result, the light-shielding output line 1101 of the light-shielding block 1006 and the aperture output lines 1100 of the plurality of opening blocks 1004 arranged in the row direction are connected to each other by the first switch 1102 and the second switch 1103. At the same time, the timing generator 206 turns on the column selection switch 1104 corresponding to the left column in the read circuit 1005 corresponding to the first opening block 1004 from the top. Further, the timing generator 206 turns on the column selection switch 1104 corresponding to the right column in the read circuit 1005 corresponding to the second opening block 1004 from the top. The timing generator 206 turns on the column selection switches 1104 corresponding to different columns in the plurality of read circuits 1005 that read simultaneously. Further, the timing generator 206 outputs the drive signal CSW to the column selection switches 1104 (0) and 1104 (1) of the read circuit 1005, and drives the light-shielding pixels 1003 in the first row of the light-shielding block 1006. As a result, the plurality of reading circuits 1005 simultaneously read the pixel data signals from the light-shielding pixels 1003 in different columns in the first row of the light-shielding block 1006. The two sets of the aperture block 1004 and the reading circuit 1005 output the signal of the pixel data of the light-shielding pixels 1003 in different columns in the first row of the light-shielding block 1006 by the processing of FIG. The read circuit 1005 outputs a signal corresponding to the electric charge due to the dark current stored in the photodiode 400 of the light-shielding pixel 1003. The signal processing circuit 207 acquires the SN signal as the pixel data of the two light-shielding pixels 1003 in the first line of the light-shielding block 1006 and holds it as a correction value for the clamping process.

タイミングt1201において、タイミングジェネレータ206は、上から三番目の開口ブロック1004に対応する読出回路1005において、左列に対応する列選択スイッチ1104をオン状態とする。また、タイミングジェネレータ206は、上から四番目の開口ブロック1004に対応する読出回路1005において、右列に対応する列選択スイッチ1104をオン状態とする。タイミングジェネレータ206は、同時に読み出しを行う複数の読出回路1005において、互いに異なる列に対応する列選択スイッチ1104をオン状態とする。また、タイミングジェネレータ206は、読出回路1005の列選択スイッチ1104(2)、1104(3)へ駆動信号CSWを出力するとともに、遮光ブロック1006の二行目の遮光画素1003を駆動する。これにより、複数の読出回路1005は、遮光ブロック1006の二行目において互いに異なる列の遮光画素1003から、画素データの信号を同時に読み出す。2組の開口ブロック1004および読出回路1005は、図6の処理により、遮光ブロック1006の二行目において互いに異なる列の遮光画素1003の画素データの信号を出力する。読出回路1005は、遮光画素1003のフォトダイオード400に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路207は、遮光画素1003の画素データとしてのS−N信号を取得して、クランプ処理の補正値として保持する。このように、タイミングジェネレータ206は、遮光画素1003の画素データの読出しにおいて、各列の複数の開口ブロック1004に対応する読出回路1005を、上から2個ずつ順番に切り替えて選択する。また、タイミングジェネレータ206は、遮光ブロック1006で駆動する遮光画素1003を切り換える。これにより、タイミングt1202では、すべての読出回路1005は、遮光ブロック1006のすべての行のすべての列の遮光画素1003の画素データの信号を読み出す。読出回路1005は、遮光画素1003のフォトダイオード400に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路207は、すべての遮光画素1003の画素データとしてのS−N信号を取得して、クランプ処理の補正値として保持する。信号処理回路207は、すべての遮光画素1003の画素データとしてのS−N信号のたとえば平均値を、クランプ処理の補正値として保持する。クランプ値の算出において遮光画素1003の画素データを平均化することで、読出回路1005ごとのノイズの誤差を低減でき、精度のよいクランプ処理を期待できる。 At the timing t1201, the timing generator 206 turns on the column selection switch 1104 corresponding to the left column in the read circuit 1005 corresponding to the third opening block 1004 from the top. Further, the timing generator 206 turns on the column selection switch 1104 corresponding to the right column in the read circuit 1005 corresponding to the fourth opening block 1004 from the top. The timing generator 206 turns on the column selection switches 1104 corresponding to different columns in the plurality of read circuits 1005 that read simultaneously. Further, the timing generator 206 outputs the drive signal CSW to the column selection switches 1104 (2) and 1104 (3) of the read circuit 1005, and drives the light-shielding pixel 1003 in the second row of the light-shielding block 1006. As a result, the plurality of reading circuits 1005 simultaneously read the pixel data signal from the light-shielding pixels 1003 in different columns in the second row of the light-shielding block 1006. The two sets of the aperture block 1004 and the reading circuit 1005 output the signal of the pixel data of the light-shielding pixels 1003 in different columns in the second row of the light-shielding block 1006 by the process of FIG. The read circuit 1005 outputs a signal corresponding to the electric charge due to the dark current stored in the photodiode 400 of the light-shielding pixel 1003. The signal processing circuit 207 acquires the SN signal as the pixel data of the light-shielding pixel 1003 and holds it as a correction value for the clamping process. As described above, the timing generator 206 selects the reading circuits 1005 corresponding to the plurality of opening blocks 1004 in each row by sequentially switching two from the top in order to read the pixel data of the light-shielding pixels 1003. Further, the timing generator 206 switches the light-shielding pixel 1003 driven by the light-shielding block 1006. As a result, at the timing t1202, all the read circuits 1005 read the signal of the pixel data of the light-shielding pixels 1003 in all the rows and all columns of the light-shielding block 1006. The read circuit 1005 outputs a signal corresponding to the electric charge due to the dark current stored in the photodiode 400 of the light-shielding pixel 1003. The signal processing circuit 207 acquires the SN signal as pixel data of all the light-shielding pixels 1003 and holds it as a correction value for the clamping process. The signal processing circuit 207 holds, for example, an average value of SN signals as pixel data of all the light-shielding pixels 1003 as a correction value for clamping processing. By averaging the pixel data of the light-shielding pixels 1003 in the calculation of the clamp value, it is possible to reduce the error of noise for each read circuit 1005, and accurate clamping processing can be expected.

その後、タイミングジェネレータ206は、タイミングt901において、駆動信号φSWをローレベルに制御して第一スイッチ1102および第二スイッチ1103をオフ状態とする。同時に、タイミングジェネレータ206は、複数の開口ブロック1004からの開口画素1002の画素データの信号の読出しを開始する。各組の開口ブロック1004および読出回路1005は、開口画素1002ごとに図6の処理により、開口ブロック1004の複数の開口画素1002の画素データの信号を出力する。信号処理回路207は、開口画素1002の画素データを、保持している遮光画素1003の画素データで補正する。撮像素子100は、補正された開口画素1002の画素データの信号を出力する。タイミングt902の以降に、撮像素子100は、最後の開口画素1002の画素データを出力する。撮像素子100は、1つの画像を構成する1フレーム分の複数の開口画像の画素データを出力する。このように複数の開口画素1002を、開口ブロック1004ごとに並列に読み出すことにより、撮像素子100は、短時間ですべての開口画素1002の画素データを出力することができる。 After that, the timing generator 206 controls the drive signal φSW to a low level at the timing t901 to turn off the first switch 1102 and the second switch 1103. At the same time, the timing generator 206 starts reading the signal of the pixel data of the aperture pixels 1002 from the plurality of aperture blocks 1004. The opening block 1004 and the reading circuit 1005 of each set output the signal of the pixel data of the plurality of opening pixels 1002 of the opening block 1004 by the processing of FIG. 6 for each opening pixel 1002. The signal processing circuit 207 corrects the pixel data of the aperture pixel 1002 with the pixel data of the holding light-shielding pixel 1003. The image sensor 100 outputs a signal of pixel data of the corrected aperture pixel 1002. After the timing t902, the image sensor 100 outputs the pixel data of the last aperture pixel 1002. The image sensor 100 outputs pixel data of a plurality of aperture images for one frame constituting one image. By reading out the plurality of aperture pixels 1002 in parallel for each aperture block 1004 in this way, the image pickup element 100 can output the pixel data of all the aperture pixels 1002 in a short time.

以上のように、本実施形態では、直前に遮光画素1003の信号を読み出した読出回路1005の信号処理中に、次の読出回路1005が次の遮光画素1003から信号を読み出す。これにより、本実施形態では、遮光画素1003からの信号の読み出しを複数回で実行しているにもかかわらず、読出しと処理とを時間を重ねて実行し、その合計の期間t1200〜t1202を短くすることができる。これにより、本実施形態では、遮光画素1003を配置する数・開口出力線1100の本数・読出回路1005を配置する数の関係が限られることなく、すべての遮光画素1003を短時間で読み出すことが可能である。 As described above, in the present embodiment, during the signal processing of the read circuit 1005 that has read the signal of the light-shielding pixel 1003 immediately before, the next read circuit 1005 reads the signal from the next light-shielding pixel 1003. As a result, in the present embodiment, although the signal from the light-shielding pixel 1003 is read out a plurality of times, the reading and processing are executed over time, and the total period t1200 to t1202 is shortened. can do. As a result, in the present embodiment, all the light-shielding pixels 1003 can be read out in a short time without limiting the relationship between the number of light-shielding pixels 1003 arranged, the number of aperture output lines 1100, and the number of reading circuits 1005 arranged. It is possible.

なお、本実施形態では、遮光画素1003の読み出しに使用する読出回路1005を順次切り替える駆動としているが、これに限られない。たとえば、遮光領域1000に近い読出回路1005を、遮光画素1003の読み出しに使用し続けてよい。これにより、遮光画素1003の読み出しに使用しない読出回路1005に対して、第二スイッチ1103を設ける必要がない。遮光画素1003の増幅トランジスタ404の出力負荷を軽減できる。遮光画素1003からの信号の読み出しに必要となる期間を短縮できる。 遮光画素1003領域202の遮光画素1003の行数および列数は、本実施形態に限られない。 In this embodiment, the read circuit 1005 used for reading the light-shielding pixel 1003 is sequentially switched, but the present invention is not limited to this. For example, the read circuit 1005 close to the light-shielding region 1000 may continue to be used for reading the light-shielding pixels 1003. As a result, it is not necessary to provide the second switch 1103 for the read circuit 1005 that is not used for reading the light-shielding pixel 1003. The output load of the amplification transistor 404 of the light-shielding pixel 1003 can be reduced. The period required for reading the signal from the light-shielding pixel 1003 can be shortened. The number of rows and columns of the light-shielding pixel 1003 in the light-shielding pixel 1003 area 202 is not limited to this embodiment.

以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。 Although the present invention has been described in detail based on the preferred embodiments thereof, the present invention is not limited to these specific embodiments, and various embodiments within the scope of the gist of the present invention are also included in the present invention. included.

本発明は、上述の実施の形態の1以上の機能を実現するプログラムを、ネットワークや記憶媒体を介してシステムや装置に供給し、そのシステム又は装置のコンピュータの1つ以上のプロセッサーがプログラムを読み出して実行する処理でも実現可能である。また、本発明は、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。 The present invention supplies a program that realizes one or more functions of the above-described embodiment to a system or device via a network or storage medium, and one or more processors of the computer of the system or device reads the program. It can also be realized by the processing to be executed. The present invention can also be realized by a circuit (for example, ASIC) that realizes one or more functions.

1 撮像装置
100 撮像素子
200 画素基板
201 読出基板
206 タイミングジェネレータ
207 信号処理回路
302,702,1002 開口画素
303,703,1003 遮光画素
304,704,1004 開口ブロック
305,705,1005 読出回路
306,706,1006 遮光ブロック
406,800,1100 開口出力線
407,801,1101 遮光出力線
408,802,1102 第一スイッチ
409,803,1103 第二スイッチ
600 クランプ値生成部
601 減算回路
804,1104 列選択スイッチ
1 Imaging device 100 Imaging element 200 Pixel board 201 Read board 206 Timing generator 207 Signal processing circuit 302, 702, 1002 Aperture pixel 303, 703, 1003 Shading pixel 304, 704, 1004 Aperture block 305, 705, 1005 Read circuit 306, 706 , 1006 Shading block 406,800,1100 Opening output line 407,801,1101 Shading output line 408,802,1102 First switch 409,803,1103 Second switch 600 Clamp value generator 601 Subtraction circuit 804,1104 Column selection switch

Claims (14)

遮光画素および光電変換のための開口画素を含む複数の画素が配列される第一基板と、
複数の前記画素を少なくとも遮光画素と一部の開口画素とを分ける複数のブロックごとに設けられ、前記ブロックに含まれる複数の画素に接続される複数の出力線と、
前記遮光画素を含まない前記ブロックである開口ブロックに対応して設けられ、前記開口ブロックに含まれる複数の画素から前記出力線を通じて信号を読み出す読出回路と、
前記遮光画素を含む前記ブロックである遮光ブロックの前記出力線である遮光出力線と前記開口ブロックの前記出力線である開口出力線とを接続する第一スイッチと、
を有し、
前記開口ブロックに対応する前記読出回路は、前記遮光出力線、前記第一スイッチおよび前記開口出力線を通じて、前記遮光ブロックに含まれる遮光画素から信号を読み出す、
撮像素子。
A first substrate on which a plurality of pixels including light-shielding pixels and aperture pixels for photoelectric conversion are arranged,
A plurality of output lines are provided for each of a plurality of blocks that separate at least a light-shielding pixel and a part of the aperture pixels, and are connected to the plurality of pixels included in the block.
A read circuit provided corresponding to the aperture block which is the block that does not include the light-shielding pixel and reads a signal from a plurality of pixels included in the aperture block through the output line.
A first switch that connects the light-shielding output line, which is the output line of the light-shielding block, which is the block including the light-shielding pixel, and the aperture output line, which is the output line of the aperture block.
Have,
The reading circuit corresponding to the aperture block reads a signal from the shading pixels included in the shading block through the shading output line, the first switch, and the aperture output line.
Image sensor.
前記第一スイッチにより前記遮光ブロックの前記遮光出力線と接続される第一の前記開口ブロックの前記開口出力線と、第二の前記開口ブロックの開口出力線とを接続する第二スイッチ、を有し、
第二の前記開口ブロックに対応する前記読出回路は、前記遮光出力線、前記第一スイッチ、第一の前記開口ブロックの前記開口出力線、前記第二スイッチ、および第二の前記開口ブロックの前記開口出力線を通じて、前記遮光ブロックに含まれる遮光画素から信号を読み出す、
請求項1記載の撮像素子。
It has a second switch that connects the opening output line of the first opening block and the opening output line of the second opening block, which are connected to the light-shielding output line of the light-shielding block by the first switch. And
The read circuit corresponding to the second opening block is the light-shielding output line, the first switch, the opening output line of the first opening block, the second switch, and the second opening block. A signal is read from the light-shielding pixels included in the light-shielding block through the aperture output line.
The image pickup device according to claim 1.
前記遮光出力線は、前記遮光ブロックにおいて1つの遮光画素に接続される、
請求項1または2記載の撮像素子。
The shading output line is connected to one shading pixel in the shading block.
The image pickup device according to claim 1 or 2.
前記遮光出力線は、前記遮光ブロックにおいて複数の遮光画素に接続される、
請求項1または2記載の撮像素子。
The shading output line is connected to a plurality of shading pixels in the shading block.
The image pickup device according to claim 1 or 2.
前記遮光出力線、前記第一スイッチおよび前記開口出力線は、複数組で設けられ、
前記読出回路は、複数の前記開口出力線に接続される複数の選択スイッチ、を有する、
請求項1から4のいずれか一項記載の撮像素子。
The light-shielding output line, the first switch, and the aperture output line are provided in a plurality of sets.
The read circuit has a plurality of selection switches, which are connected to the plurality of aperture output lines.
The image pickup device according to any one of claims 1 to 4.
前記読出回路は、対応する前記開口ブロックの開口画素から信号を読み出す前に、前記遮光画素から信号を読み出す、
請求項1から5のいずれか一項記載の撮像素子。
The read circuit reads a signal from the light-shielding pixel before reading the signal from the aperture pixel of the corresponding aperture block.
The image pickup device according to any one of claims 1 to 5.
前記読出回路は、読み出す信号をAD変換し、
前記読出回路に接続され、前記読出回路から出力される前記開口画素に基づくAD変換値を、前記遮光画素に基づくAD変換値に応じて補正する信号処理回路、を有する、
請求項1から6のいずれか一項記載の撮像素子。
The read circuit AD-converts the read signal and converts it.
It has a signal processing circuit that is connected to the read circuit and corrects an AD conversion value based on the aperture pixel output from the read circuit according to an AD conversion value based on the light-shielding pixel.
The image pickup device according to any one of claims 1 to 6.
前記遮光ブロックと、前記第一スイッチにより前記遮光ブロックと接続される第一の前記開口ブロックと、前記第二スイッチにより第一の前記開口ブロックと接続される第二の前記開口ブロックとは、前記第一基板において、並べて設けられる、
請求項2記載の撮像素子。
The light-shielding block, the first opening block connected to the light-shielding block by the first switch, and the second opening block connected to the first opening block by the second switch are described as described above. Provided side by side on the first substrate,
The image pickup device according to claim 2.
前記第一の前記開口ブロックに対応する前記読出回路と、前記第二の前記開口ブロックに対応する前記読出回路とは、共通の前記遮光画素から信号を同時に読み出すことが可能である、
請求項2または8記載の撮像素子。
The read circuit corresponding to the first opening block and the read circuit corresponding to the second opening block can simultaneously read a signal from the common light-shielding pixel.
The image pickup device according to claim 2 or 8.
前記第一の前記開口ブロックに対応する前記読出回路と、前記第二の前記開口ブロックに対応する前記読出回路とは、異なる前記遮光画素から信号を同時に読み出すことが可能である、
請求項2または8記載の撮像素子。
The read circuit corresponding to the first opening block and the read circuit corresponding to the second opening block can simultaneously read signals from different light-shielding pixels.
The image pickup device according to claim 2 or 8.
前記第二の前記開口ブロックに対応する前記読出回路は、前記第一の前記開口ブロックに対応する前記読出回路が前記遮光画素から信号を読み出した後の信号処理中に、前記遮光画素から信号を読み出すことが可能である、
請求項2または8記載の撮像素子。
The read circuit corresponding to the second opening block outputs a signal from the light-shielding pixel during signal processing after the read circuit corresponding to the first opening block reads a signal from the light-shielding pixel. Can be read,
The image pickup device according to claim 2 or 8.
前記読出回路は、対応する前記開口ブロックの前記開口画素から信号を読み出す場合よりも長い期間により、前記遮光画素から信号を読み出す、
請求項1から11のいずれか一項記載の撮像素子。
The read circuit reads a signal from the light-shielding pixel for a longer period than when the signal is read from the aperture pixel of the corresponding aperture block.
The image pickup device according to any one of claims 1 to 11.
遮光画素および光電変換のための開口画素を含む複数の画素が、前記遮光画素を含まない開口ブロックと前記遮光画素を含む遮光ブロックとに分けて設けられる撮像素子の読出方法であって、
前記遮光ブロックの遮光画素から信号を読み出すための遮光出力線と前記開口ブロックの開口画素から信号を読み出すための開口出力線とを第一スイッチにより接続して、前記遮光出力線、前記第一スイッチおよび前記開口出力線を通じて、遮光画素から信号を読み出す工程と、
第一スイッチを開いた状態で、前記開口出力線を通じて、前記開口ブロックの開口画素から信号を読み出す工程と、
を有する、撮像素子の読出方法。
A method of reading an image sensor, wherein a plurality of pixels including a light-shielding pixel and an aperture pixel for photoelectric conversion are separately provided as an aperture block not including the light-shielding pixel and a light-shielding block including the light-shielding pixel.
The light-shielding output line for reading a signal from the light-shielding pixel of the light-shielding block and the aperture output line for reading a signal from the aperture pixel of the aperture block are connected by a first switch, and the light-shielding output line and the first switch And the process of reading a signal from the light-shielding pixel through the aperture output line,
A step of reading a signal from the aperture pixel of the aperture block through the aperture output line with the first switch open, and
A method for reading an image sensor.
光電変換のための撮像素子と、(撮像素子に読み出しを指示することにより)撮像素子による読出を制御する制御部と、を有する撮像装置であって、
前記撮像素子は、
遮光画素および光電変換のための開口画素を含む複数の画素が配列される第一基板と、
複数の前記画素を少なくとも遮光画素と一部の開口画素とを分ける複数のブロックごとに設けられ、前記ブロックに含まれる複数の画素に接続される複数の出力線と、
前記遮光画素を含まない前記ブロックである開口ブロックに対応して設けられ、前記開口ブロックに含まれる複数の画素から前記出力線を通じて信号を読み出す読出回路と、
前記遮光画素を含む前記ブロックである遮光ブロックの前記出力線である遮光出力線と前記開口ブロックの前記出力線である開口出力線とを接続する第一スイッチと、
を有し、
前記開口ブロックに対応する前記読出回路は、前記遮光出力線、前記第一スイッチおよび前記開口出力線を通じて、前記遮光ブロックに含まれる遮光画素から信号を読み出す、
撮像装置。
An image pickup apparatus including an image pickup element for photoelectric conversion and a control unit for controlling reading by the image pickup element (by instructing the image pickup element to read out).
The image sensor is
A first substrate on which a plurality of pixels including light-shielding pixels and aperture pixels for photoelectric conversion are arranged,
A plurality of output lines are provided for each of a plurality of blocks that separate at least a light-shielding pixel and a part of the aperture pixels, and are connected to the plurality of pixels included in the block.
A read circuit provided corresponding to the aperture block which is the block that does not include the light-shielding pixel and reads a signal from a plurality of pixels included in the aperture block through the output line.
A first switch that connects the light-shielding output line, which is the output line of the light-shielding block, which is the block including the light-shielding pixel, and the aperture output line, which is the output line of the aperture block.
Have,
The read circuit corresponding to the aperture block reads a signal from the light-shielding pixels included in the light-shielding block through the light-shielding output line, the first switch, and the aperture output line.
Imaging device.
JP2019026679A 2019-02-18 2019-02-18 Imaging element and imaging device Active JP7250555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019026679A JP7250555B2 (en) 2019-02-18 2019-02-18 Imaging element and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019026679A JP7250555B2 (en) 2019-02-18 2019-02-18 Imaging element and imaging device

Publications (3)

Publication Number Publication Date
JP2020136860A true JP2020136860A (en) 2020-08-31
JP2020136860A5 JP2020136860A5 (en) 2022-02-22
JP7250555B2 JP7250555B2 (en) 2023-04-03

Family

ID=72263712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019026679A Active JP7250555B2 (en) 2019-02-18 2019-02-18 Imaging element and imaging device

Country Status (1)

Country Link
JP (1) JP7250555B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173950A (en) * 2005-12-19 2007-07-05 Toshiba Corp Solid-state imaging apparatus and pixel-averaging processing method thereof
JP2010021697A (en) * 2008-07-09 2010-01-28 Sony Corp Image sensor, camera, method of controlling image sensor and program
JP2018082494A (en) * 2012-03-30 2018-05-24 株式会社ニコン Imaging device and imaging apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173950A (en) * 2005-12-19 2007-07-05 Toshiba Corp Solid-state imaging apparatus and pixel-averaging processing method thereof
JP2010021697A (en) * 2008-07-09 2010-01-28 Sony Corp Image sensor, camera, method of controlling image sensor and program
JP2018082494A (en) * 2012-03-30 2018-05-24 株式会社ニコン Imaging device and imaging apparatus

Also Published As

Publication number Publication date
JP7250555B2 (en) 2023-04-03

Similar Documents

Publication Publication Date Title
US8537252B2 (en) Solid-state imaging device and camera system which performs clamp processing
JP6946046B2 (en) Photoelectric conversion device and its driving method
US8780236B2 (en) Imaging apparatus for correcting noise when a quantity of pixels in an invalid pixel area is small
JP6474737B2 (en) Solid-state imaging device and imaging system
US9456161B2 (en) Photoelectric conversion apparatus, image pickup system, and driving method of the photoelectric conversion apparatus
JP2015026938A (en) Image sensor, control method and electronic apparatus
US20170318248A1 (en) Image capturing apparatus and image capturing system
JP2019216316A (en) Imaging apparatus, semiconductor device, and camera
US10136086B2 (en) Image pickup apparatus and image pickup method
JP2018011272A (en) Solid-state imaging device, driving method for solid-state imaging device, and electronic apparatus
JP7250555B2 (en) Imaging element and imaging device
US11381772B2 (en) Image pickup element, its control method, and image pickup apparatus with improved focus detection and pixel readout processing
US9307174B2 (en) Solid-state imaging apparatus using counter to count a clock signal at start of change in level of a reference signal
US11252354B2 (en) Image sensor, control method thereof, and image capturing apparatus
JP2017011346A (en) Imaging apparatus and imaging system
US9838591B2 (en) Imaging apparatus and imaging system for generating a signal for focus detection
JP6641135B2 (en) Imaging device and imaging device
US10834353B2 (en) Image sensor and control method therefor, and image capturing apparatus
US10531018B2 (en) Image sensor for suppressing readout time of image signal and focus detection signal, control method therefor, and image capturing apparatus
JP2013143636A (en) Solid state image pickup device, signal processing method for solid state image pickup device, and electronic apparatus
US11303841B2 (en) Sensor, apparatus and method of controlling readout of signals
JP2014042211A (en) Solid state image pickup device and imaging device
JP2016208421A (en) Imaging apparatus and control method of the same
JP2015177256A (en) Solid-state imaging apparatus
JP2020136860A5 (en) Image sensor and image sensor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230322

R151 Written notification of patent or utility model registration

Ref document number: 7250555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151