JP2020120086A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2020120086A
JP2020120086A JP2019012470A JP2019012470A JP2020120086A JP 2020120086 A JP2020120086 A JP 2020120086A JP 2019012470 A JP2019012470 A JP 2019012470A JP 2019012470 A JP2019012470 A JP 2019012470A JP 2020120086 A JP2020120086 A JP 2020120086A
Authority
JP
Japan
Prior art keywords
insulating film
nitride semiconductor
semiconductor substrate
contact hole
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019012470A
Other languages
Japanese (ja)
Other versions
JP7120051B2 (en
Inventor
智史 池田
Satoshi Ikeda
智史 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2019012470A priority Critical patent/JP7120051B2/en
Publication of JP2020120086A publication Critical patent/JP2020120086A/en
Application granted granted Critical
Publication of JP7120051B2 publication Critical patent/JP7120051B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

To form a contact hole and an electrode while suppressing damage from being generated on a surface of a nitride semiconductor substrate in the contact hole.SOLUTION: A method of manufacturing a semiconductor device includes the steps of: forming an insulating film having a contact hole on a surface of a dummy substrate; attaching the insulating film formed on the surface of the dummy substrate to the surface of a nitride semiconductor substrate; removing the dummy substrate; and forming an electrode in contact with the surface of the nitride semiconductor substrate in the contact hole.SELECTED DRAWING: Figure 9

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。 The technology disclosed in this specification relates to a method for manufacturing a semiconductor device.

特許文献１には、窒化物半導体基板を有する半導体装置の製造方法が開示されている。この製造方法は、絶縁膜形成工程、コンタクトホール形成工程、及び、電極形成工程を有する。絶縁膜形成工程では、窒化物半導体基板の表面に絶縁膜を形成する。コンタクトホール形成工程では、絶縁膜を部分的にドライエッチングすることによってコンタクトホールを形成する。電極形成工程では、コンタクトホール内の窒化物半導体基板の表面に接する電極を形成する。 Patent Document 1 discloses a method of manufacturing a semiconductor device having a nitride semiconductor substrate. This manufacturing method includes an insulating film forming step, a contact hole forming step, and an electrode forming step. In the insulating film forming step, an insulating film is formed on the surface of the nitride semiconductor substrate. In the contact hole forming step, a contact hole is formed by partially dry etching the insulating film. In the electrode forming step, an electrode is formed in contact with the surface of the nitride semiconductor substrate in the contact hole.

特開２００９−９９６１３号公報JP, 2009-99613, A

特許文献１の製造方法のコンタクトホール形成工程では、絶縁膜を部分的にドライエッチングすることによってコンタクトホールを形成する。コンタクトホール内に窒化物半導体基板の表面を確実に露出させるためにオーバーエッチングを行う必要がある。このため、コンタクトホール内の窒化物半導体基板の表面もドライエッチングされる。したがって、コンタクトホール内の窒化物半導体基板の表面にダメージが生じる。このようにダメージを受けた窒化物半導体基板の表面（すなわち、コンタクトホール内の窒化物半導体基板の表面）に電極を形成すると、電極の窒化物半導体基板に対する接触抵抗が高くなり、また、当該接触抵抗のばらつきが大きくなるという問題が生じる。したがって、本明細書では、コンタクトホール内の窒化物半導体基板の表面にダメージが生じることを抑制しながら、コンタクトホール及び電極を形成する技術を提案する。 In the contact hole forming step of the manufacturing method of Patent Document 1, the contact hole is formed by partially dry etching the insulating film. It is necessary to perform over-etching to surely expose the surface of the nitride semiconductor substrate in the contact hole. Therefore, the surface of the nitride semiconductor substrate in the contact hole is also dry-etched. Therefore, the surface of the nitride semiconductor substrate in the contact hole is damaged. When the electrode is formed on the surface of the nitride semiconductor substrate thus damaged (that is, the surface of the nitride semiconductor substrate in the contact hole), the contact resistance of the electrode with respect to the nitride semiconductor substrate increases, and the contact There is a problem that the variation in resistance becomes large. Therefore, the present specification proposes a technique for forming a contact hole and an electrode while suppressing damage on the surface of the nitride semiconductor substrate in the contact hole.

本明細書が開示する半導体装置の製造方法は、絶縁膜形成工程と、絶縁膜貼り付け工程と、ダミー基板除去工程と、電極形成工程を有する。前記絶縁膜形成工程では、ダミー基板の表面に、コンタクトホールを有する絶縁膜を形成する。前記絶縁膜貼り付け工程では、窒化物半導体基板の表面に前記ダミー基板の前記表面に形成された前記絶縁膜を貼り付ける。前記ダミー基板除去工程では、前記ダミー基板を除去する。前記電極形成工程では、前記コンタクトホール内の前記窒化物半導体基板の前記表面に接する電極を形成する。 The method for manufacturing a semiconductor device disclosed in this specification includes an insulating film forming step, an insulating film attaching step, a dummy substrate removing step, and an electrode forming step. In the insulating film forming step, an insulating film having a contact hole is formed on the surface of the dummy substrate. In the insulating film attaching step, the insulating film formed on the surface of the dummy substrate is attached to the surface of the nitride semiconductor substrate. In the dummy substrate removing step, the dummy substrate is removed. In the electrode forming step, an electrode in contact with the surface of the nitride semiconductor substrate in the contact hole is formed.

この製造方法では、ダミー基板の表面に、コンタクトホールを有する絶縁膜を形成する。そして、ダミー基板の表面に形成された絶縁膜を、窒化物半導体基板の表面に張り付ける。その後、ダミー基板が除去される。その結果、窒化物半導体基板の表面に、コンタクトホールを有する絶縁膜が残存する。絶縁膜のコンタクトホール内には、窒化物半導体基板の表面が露出する。この方法によれば、コンタクトホール内の窒化物半導体基板の表面がドライエッチングされないので、コンタクトホール内の窒化物半導体基板の表面にダメージがほとんど生じない。その後、コンタクトホール内の窒化物半導体基板の表面に電極が形成される。コンタクトホール内の窒化物半導体基板の表面が有するダメージが小さいので、窒化物半導体基板に対する接触抵抗が低い電極を安定して形成することができる。 In this manufacturing method, an insulating film having a contact hole is formed on the surface of the dummy substrate. Then, the insulating film formed on the surface of the dummy substrate is attached to the surface of the nitride semiconductor substrate. Then, the dummy substrate is removed. As a result, the insulating film having the contact holes remains on the surface of the nitride semiconductor substrate. The surface of the nitride semiconductor substrate is exposed in the contact hole of the insulating film. According to this method, since the surface of the nitride semiconductor substrate in the contact hole is not dry-etched, the surface of the nitride semiconductor substrate in the contact hole is hardly damaged. Then, an electrode is formed on the surface of the nitride semiconductor substrate in the contact hole. Since the damage of the surface of the nitride semiconductor substrate in the contact hole is small, it is possible to stably form an electrode having a low contact resistance with the nitride semiconductor substrate.

絶縁膜形成工程の説明図。Explanatory drawing of an insulating film formation process. 絶縁膜形成工程の説明図。Explanatory drawing of an insulating film formation process. 絶縁膜形成工程の説明図。Explanatory drawing of an insulating film formation process. 素子構造形成工程の説明図。Explanatory drawing of an element structure formation process. 素子構造形成工程の説明図。Explanatory drawing of an element structure formation process. 素子構造形成工程の説明図。Explanatory drawing of an element structure formation process. 素子構造形成工程の説明図。Explanatory drawing of an element structure formation process. 素子構造形成工程の説明図。Explanatory drawing of an element structure formation process. 絶縁膜貼り付け工程の説明図。Explanatory drawing of an insulating film pasting process. ダミー基板除去工程の説明図。Explanatory drawing of a dummy substrate removal process. ダミー基板除去工程の説明図。Explanatory drawing of a dummy substrate removal process. 電極形成工程の説明図。Explanatory drawing of an electrode formation process.

実施形態の半導体装置の製造方法について説明する。実施形態の製造方法は、絶縁膜形成工程、素子構造形成工程、絶縁膜貼り付け工程、ダミー基板除去工程、及び、電極形成工程を有する。絶縁膜形成工程では、ダミー基板の表面に絶縁膜を形成する。素子構造形成工程では、窒化物半導体基板内に半導体素子構造を形成する。絶縁膜貼り付け工程では、ダミー基板の表面に形成された絶縁膜を、窒化物半導体基板の表面に張り付ける。ダミー基板除去工程では、窒化物半導体基板に張り付けられたダミー基板を除去する。電極形成工程では、窒化物半導体基板の表面に電極を形成する。以下に、各工程について説明する。 A method of manufacturing the semiconductor device of the embodiment will be described. The manufacturing method of the embodiment includes an insulating film forming step, an element structure forming step, an insulating film attaching step, a dummy substrate removing step, and an electrode forming step. In the insulating film forming step, an insulating film is formed on the surface of the dummy substrate. In the device structure forming step, a semiconductor device structure is formed in the nitride semiconductor substrate. In the insulating film attaching step, the insulating film formed on the surface of the dummy substrate is attached to the surface of the nitride semiconductor substrate. In the dummy substrate removing step, the dummy substrate attached to the nitride semiconductor substrate is removed. In the electrode forming step, an electrode is formed on the surface of the nitride semiconductor substrate. Each step will be described below.

（絶縁膜形成工程）
図１〜３は、絶縁膜形成工程を示している。ここでは、ダミー基板１２として、シリコンにより構成された半導体基板を用意する。最初に、図１に示すように、ダミー基板１２の表面に絶縁膜１４を形成する。ここでは、熱酸化法によってダミー基板１２の表面を酸化させることによって、絶縁膜１４（すなわち、酸化シリコン膜）を形成する。次に、図２に示すように、絶縁膜１４とダミー基板１２を部分的にドライエッチングすることによって、アライメントマーク１６を形成する。次に、図３に示すように、絶縁膜１４を部分的にドライエッチングすることによって、絶縁膜１４に複数のコンタクトホール１８を形成する。各コンタクトホール１８は、絶縁膜１４を貫通するように形成される。したがって、各コンタクトホール１８内に、ダミー基板１２の表面が露出する。各コンタクトホール１８を形成するときに、コンタクトホール１８内のダミー基板１２の表面がドライエッチングによってダメージを受ける。 (Insulating film forming process)
1 to 3 show an insulating film forming step. Here, a semiconductor substrate made of silicon is prepared as the dummy substrate 12. First, as shown in FIG. 1, the insulating film 14 is formed on the surface of the dummy substrate 12. Here, the insulating film 14 (that is, a silicon oxide film) is formed by oxidizing the surface of the dummy substrate 12 by a thermal oxidation method. Next, as shown in FIG. 2, the insulating film 14 and the dummy substrate 12 are partially dry-etched to form the alignment mark 16. Next, as shown in FIG. 3, the insulating film 14 is partially dry-etched to form a plurality of contact holes 18 in the insulating film 14. Each contact hole 18 is formed so as to penetrate the insulating film 14. Therefore, the surface of the dummy substrate 12 is exposed in each contact hole 18. When forming each contact hole 18, the surface of the dummy substrate 12 in the contact hole 18 is damaged by dry etching.

（素子構造形成工程）
図４〜８は、素子構造形成工程を示している。素子形成工程では、まず、図４に示すように、ｎ型のＧａＮ（窒化ガリウム）により構成されたＧａＮ基板２２上にｎ型のドリフト層２４をエピタキシャル成長させる。さらに、ドリフト層２４上に、ｐ型のボディ層２６をエピタキシャル成長させる。ドリフト層２４とボディ層２６は、ＧａＮにより構成されている。ドリフト層２４のｎ型不純物濃度は、ＧａＮ基板２２のｎ型不純物濃度よりも低い。以下では、ＧａＮ基板２２、ドリフト層２４、及び、ボディ層２６の全体を、窒化物半導体基板２０という。 (Element structure forming process)
4 to 8 show the element structure forming process. In the element forming step, first, as shown in FIG. 4, an n-type drift layer 24 is epitaxially grown on a GaN substrate 22 made of n-type GaN (gallium nitride). Further, the p-type body layer 26 is epitaxially grown on the drift layer 24. The drift layer 24 and the body layer 26 are made of GaN. The n-type impurity concentration of the drift layer 24 is lower than the n-type impurity concentration of the GaN substrate 22. Hereinafter, the GaN substrate 22, the drift layer 24, and the body layer 26 are collectively referred to as the nitride semiconductor substrate 20.

次に、図５に示すように、ＧａＮ基板２２の下面を部分的にドライエッチングすることによって、アライメントマーク２０ａを形成する。 Next, as shown in FIG. 5, the lower surface of the GaN substrate 22 is partially dry-etched to form the alignment mark 20a.

次に、図６に示すように、ボディ層２６の上面の一部をドライエッチングすることによって、ボディ層２６の上面に溝２６ａを形成する。ここでは、溝２６ａの底面にドリフト層２４が露出するように、溝２６ａを形成する。次に、溝２６ａの内面とボディ層２６の上面に、ｎ型のＧａＮ層２８をエピタキシャル成長させる。ＧａＮ層２８のｎ型不純物濃度は、ドリフト層２４のｎ型不純物濃度と略等しい。 Next, as shown in FIG. 6, a part of the upper surface of the body layer 26 is dry-etched to form a groove 26 a in the upper surface of the body layer 26. Here, the groove 26a is formed so that the drift layer 24 is exposed on the bottom surface of the groove 26a. Next, an n-type GaN layer 28 is epitaxially grown on the inner surface of the groove 26a and the upper surface of the body layer 26. The n-type impurity concentration of the GaN layer 28 is substantially equal to the n-type impurity concentration of the drift layer 24.

次に、図７に示すように、ＣＭＰ（chemical mechanical polishing）によってＧａＮ層２８を研磨することによって、ボディ層２６の上面よりも上側のＧａＮ層２８を除去する。 Next, as shown in FIG. 7, the GaN layer 28 is polished by CMP (chemical mechanical polishing) to remove the GaN layer 28 above the upper surface of the body layer 26.

次に、図８に示すように、イオン注入によってボディ層２６の一部にｎ型のソース層３０を形成する。より詳細には、まず、ボディ層２６の一部にシリコンイオンを注入する。次に、窒化物半導体基板２０をアニールして、注入したシリコンイオンを活性化させる。これによって、ソース層３０を形成する。 Next, as shown in FIG. 8, an n-type source layer 30 is formed on a part of the body layer 26 by ion implantation. More specifically, first, silicon ions are implanted into a part of the body layer 26. Next, the nitride semiconductor substrate 20 is annealed to activate the implanted silicon ions. Thereby, the source layer 30 is formed.

（絶縁膜貼り付け工程）
絶縁膜形成工程と素子構造形成工程が完了したら、図９に示すように、ダミー基板１２の表面に設けられた絶縁膜１４の表面が窒化物半導体基板２０の上面に接触するように、絶縁膜１４を窒化物半導体基板２０に張り付ける。このとき、窒化物半導体基板２０の下面側からアライメントマーク１６とアライメントマーク２０ａを撮影して、絶縁膜１４と窒化物半導体基板２０の相対位置を調節する。これによって、コンタクトホール１８を窒化物半導体基板２０に対して正確に位置決めする。 (Insulation film pasting process)
After the insulating film forming step and the device structure forming step are completed, as shown in FIG. 9, the insulating film 14 is provided on the surface of the dummy substrate 12 so that the surface of the insulating film 14 contacts the upper surface of the nitride semiconductor substrate 20. 14 is attached to the nitride semiconductor substrate 20. At this time, the alignment mark 16 and the alignment mark 20a are photographed from the lower surface side of the nitride semiconductor substrate 20 to adjust the relative positions of the insulating film 14 and the nitride semiconductor substrate 20. As a result, the contact hole 18 is accurately positioned with respect to the nitride semiconductor substrate 20.

（ダミー基板除去工程）
次に、図１０に示すように、ＣＭＰによってダミー基板１２の表面を研磨することによって、ダミー基板１２を薄板化する。さらに、図１１に示すように、ダミー基板１２をウェットエッチングすることによって、ダミー基板１２を除去する。その結果、図１１に示すように、窒化物半導体基板２０の上面に、絶縁膜１４が残存する。なお、ダミー基板１２をウェットエッチングするときに、窒化物半導体基板２０がエッチング液に曝される。しかしながら、窒化物半導体基板２０がエッチング液に曝されても、窒化物半導体基板２０にダメージはほとんど生じない。したがって、コンタクトホール１８内に露出する窒化物半導体基板２０の上面にダメージが生じることを抑制することができる。ダミー基板１２を除去したら、窒化物半導体基板２０をアニールして、絶縁膜１４と窒化物半導体基板２０の界面における界面準位密度を低減する。 (Dummy substrate removal process)
Next, as shown in FIG. 10, the dummy substrate 12 is thinned by polishing the surface of the dummy substrate 12 by CMP. Further, as shown in FIG. 11, the dummy substrate 12 is removed by wet etching the dummy substrate 12. As a result, as shown in FIG. 11, the insulating film 14 remains on the upper surface of the nitride semiconductor substrate 20. When the dummy substrate 12 is wet-etched, the nitride semiconductor substrate 20 is exposed to the etching solution. However, even if the nitride semiconductor substrate 20 is exposed to the etching solution, the nitride semiconductor substrate 20 is hardly damaged. Therefore, it is possible to prevent the upper surface of the nitride semiconductor substrate 20 exposed in the contact hole 18 from being damaged. After removing the dummy substrate 12, the nitride semiconductor substrate 20 is annealed to reduce the interface state density at the interface between the insulating film 14 and the nitride semiconductor substrate 20.

（電極形成工程）
次に、図１２に示すように、蒸着またはスパッタリングによって、ソース電極４０、ボディ電極４２、ゲート電極４４、及び、ドレイン電極４６を形成する。ソース電極４０は、コンタクトホール１８内で窒化物半導体基板２０の上面に接するように形成される。ソース電極４０は、ソース層３０に接続される。コンタクトホール１８内の窒化物半導体基板２０の上面にダメージがほとんど生じていないので、ソース電極４０はソース層３０に対して低い接触抵抗でオーミック接触する。この製造方法によれば、ソース層３０に対する接触抵抗が低いソース電極４０を安定して形成することができる。ボディ電極４２は、コンタクトホール１８内で窒化物半導体基板２０の上面に接するように形成される。ボディ電極４２は、ボディ層２６に接続される。コンタクトホール１８内の窒化物半導体基板２０の上面にダメージがほとんど生じていないので、ボディ電極４２はボディ層２６に対して低い接触抵抗でオーミック接触する。この製造方法によれば、ボディ層２６に対する接触抵抗が低いボディ電極４２を安定して形成することができる。ゲート電極４４は、絶縁膜１４上に形成される。ドレイン電極４６は、窒化物半導体基板２０の下面に形成される。以上の工程によって、ｎチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）の構造が完成する。ゲート電極４４の下部の絶縁膜１４は、ゲート絶縁膜として機能する。その後、窒化物半導体基板２０をダイシングすることで、半導体装置が完成する。ダイシング時に、アライメントマーク２０ａが除去される。 (Electrode forming process)
Next, as shown in FIG. 12, the source electrode 40, the body electrode 42, the gate electrode 44, and the drain electrode 46 are formed by vapor deposition or sputtering. The source electrode 40 is formed in the contact hole 18 so as to contact the upper surface of the nitride semiconductor substrate 20. The source electrode 40 is connected to the source layer 30. Since the upper surface of the nitride semiconductor substrate 20 in the contact hole 18 is hardly damaged, the source electrode 40 makes ohmic contact with the source layer 30 with low contact resistance. According to this manufacturing method, the source electrode 40 having a low contact resistance with the source layer 30 can be stably formed. The body electrode 42 is formed in the contact hole 18 so as to contact the upper surface of the nitride semiconductor substrate 20. The body electrode 42 is connected to the body layer 26. Since the upper surface of the nitride semiconductor substrate 20 in the contact hole 18 is hardly damaged, the body electrode 42 makes ohmic contact with the body layer 26 with low contact resistance. According to this manufacturing method, the body electrode 42 having a low contact resistance with the body layer 26 can be stably formed. The gate electrode 44 is formed on the insulating film 14. The drain electrode 46 is formed on the lower surface of the nitride semiconductor substrate 20. Through the above steps, the structure of an n-channel MOSFET (metal-oxide-semiconductor field effect transistor) is completed. The insulating film 14 below the gate electrode 44 functions as a gate insulating film. After that, the semiconductor device is completed by dicing the nitride semiconductor substrate 20. The alignment mark 20a is removed during dicing.

以上に説明したように、本実施形態の製造方法では、ダミー基板１２の表面にコンタクトホール１８を有する絶縁膜１４を形成し、絶縁膜１４を窒化物半導体基板２０の上面に貼り付ける。そして、ダミー基板１２を除去し、窒化物半導体基板２０の上面に絶縁膜１４を残存させる。この方法によれば、コンタクトホール１８内の窒化物半導体基板２０の上面にダメージが生じ難い。したがって、その後にコンタクトホール１８内にソース電極４０及びボディ電極４２を形成するときに、ソース電極４０及びボディ電極４２が窒化物半導体基板２０に対して低い接触抵抗で接触することができる。このように、この製造方法によれば、コンタクトホール１８内に、接触抵抗が低い電極を安定して形成することができる。 As described above, in the manufacturing method of this embodiment, the insulating film 14 having the contact holes 18 is formed on the surface of the dummy substrate 12, and the insulating film 14 is attached to the upper surface of the nitride semiconductor substrate 20. Then, the dummy substrate 12 is removed, and the insulating film 14 is left on the upper surface of the nitride semiconductor substrate 20. According to this method, the upper surface of the nitride semiconductor substrate 20 in the contact hole 18 is unlikely to be damaged. Therefore, when the source electrode 40 and the body electrode 42 are subsequently formed in the contact hole 18, the source electrode 40 and the body electrode 42 can contact the nitride semiconductor substrate 20 with low contact resistance. As described above, according to this manufacturing method, an electrode having a low contact resistance can be stably formed in the contact hole 18.

また、本実施形態の製造方法では、ダミー基板１２がシリコンにより構成されており、ダミー基板１２を酸化させることで絶縁膜１４を形成する。この方法によれば、高品質の絶縁膜１４を形成することができる。このようにして形成された絶縁膜１４がゲート絶縁膜として利用されるので、本実施形態の製造方法により製造される半導体装置は、優れた特性を有する。 In the manufacturing method of this embodiment, the dummy substrate 12 is made of silicon, and the insulating film 14 is formed by oxidizing the dummy substrate 12. According to this method, a high quality insulating film 14 can be formed. Since the insulating film 14 thus formed is used as a gate insulating film, the semiconductor device manufactured by the manufacturing method of this embodiment has excellent characteristics.

本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。 The technical elements disclosed in this specification are listed below. The following technical elements are useful independently of each other.

上述した実施形態の製造方法では、ダミー基板がシリコンにより構成されていてもよい。この場合、絶縁膜が、ダミー基板を酸化することによって形成されてもよい。 In the manufacturing method of the above-described embodiment, the dummy substrate may be made of silicon. In this case, the insulating film may be formed by oxidizing the dummy substrate.

この構成によれば、高品質の絶縁膜を形成することができる。 According to this structure, a high quality insulating film can be formed.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical utility alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Further, the technique illustrated in the present specification or the drawings achieves a plurality of purposes at the same time, and achieving the one purpose among them has technical utility.

１２ ：ダミー基板
１４ ：絶縁膜
１６ ：アライメントマーク
１８ ：コンタクトホール
２０ ：窒化物半導体基板
２０ａ ：アライメントマーク
２２ ：ＧａＮ基板
２４ ：ドリフト層
２６ ：ボディ層
２８ ：ＧａＮ層
３０ ：ソース層
４０ ：ソース電極
４２ ：ボディ電極
４４ ：ゲート電極
４６ ：ドレイン電極 12: dummy substrate 14: insulating film 16: alignment mark 18: contact hole 20: nitride semiconductor substrate 20a: alignment mark 22: GaN substrate 24: drift layer 26: body layer 28: GaN layer 30: source layer 40: source electrode 42: body electrode 44: gate electrode 46: drain electrode

Claims (1)

半導体装置の製造方法であって、
ダミー基板の表面に、コンタクトホールを有する絶縁膜を形成する工程と、
窒化物半導体基板の表面に前記ダミー基板の前記表面に形成された前記絶縁膜を貼り付ける工程と、
前記ダミー基板を除去する工程と、
前記コンタクトホール内の前記窒化物半導体基板の前記表面に接する電極を形成する工程、
を有する製造方法。 A method of manufacturing a semiconductor device, comprising:
A step of forming an insulating film having a contact hole on the surface of the dummy substrate,
Bonding the insulating film formed on the surface of the dummy substrate to the surface of the nitride semiconductor substrate,
Removing the dummy substrate,
Forming an electrode in contact with the surface of the nitride semiconductor substrate in the contact hole,
And a manufacturing method.
JP2019012470A 2019-01-28 2019-01-28 Semiconductor device manufacturing method Active JP7120051B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019012470A JP7120051B2 (en) 2019-01-28 2019-01-28 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019012470A JP7120051B2 (en) 2019-01-28 2019-01-28 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2020120086A true JP2020120086A (en) 2020-08-06
JP7120051B2 JP7120051B2 (en) 2022-08-17

Family

ID=71892227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019012470A Active JP7120051B2 (en) 2019-01-28 2019-01-28 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP7120051B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223636A (en) * 1997-02-12 1998-08-21 Nec Yamagata Ltd Manufacture of semiconductor integrated circuit device
JP2003100737A (en) * 2001-09-27 2003-04-04 Dainippon Screen Mfg Co Ltd Thin-film forming device and thin-film forming method
JP2006237521A (en) * 2005-02-28 2006-09-07 Seiko Epson Corp Manufacturing process of semiconductor device and electronic apparatus
JP2007058849A (en) * 2005-07-29 2007-03-08 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2008041834A (en) * 2006-08-03 2008-02-21 Toyota Central Res & Dev Lab Inc Contact hole forming method, and semiconductor device having contact hole
JP2009099613A (en) * 2007-10-12 2009-05-07 Toyota Motor Corp Method of manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223636A (en) * 1997-02-12 1998-08-21 Nec Yamagata Ltd Manufacture of semiconductor integrated circuit device
JP2003100737A (en) * 2001-09-27 2003-04-04 Dainippon Screen Mfg Co Ltd Thin-film forming device and thin-film forming method
JP2006237521A (en) * 2005-02-28 2006-09-07 Seiko Epson Corp Manufacturing process of semiconductor device and electronic apparatus
JP2007058849A (en) * 2005-07-29 2007-03-08 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2008041834A (en) * 2006-08-03 2008-02-21 Toyota Central Res & Dev Lab Inc Contact hole forming method, and semiconductor device having contact hole
JP2009099613A (en) * 2007-10-12 2009-05-07 Toyota Motor Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP7120051B2 (en) 2022-08-17

Similar Documents

Publication Publication Date Title
JP7059257B2 (en) Electronic power device integrated with processed circuit board
TWI696242B (en) Method for forming a thin semiconductor-on-insulator (soi) substrate
US10242869B2 (en) Method of manufacturing switching element having gallium nitride substrate
CN109216470B (en) Semiconductor structure and forming method thereof
TWI701835B (en) High electron mobility transistor
CN108807284B (en) Epitaxial bonding substrate and manufacturing method thereof
JP6125568B2 (en) Optimization layer for semiconductors
US10411098B2 (en) Semiconductor device and manufacturing method thereof
JP7120051B2 (en) Semiconductor device manufacturing method
TWI653666B (en) Epitaxial bonding substrate and manufacturing method thereof
CN111834286B (en) Semiconductor insulating substrate, transistor and preparation method thereof
JP6289738B2 (en) Manufacturing method of semiconductor device
JP6623772B2 (en) Method for manufacturing silicon carbide semiconductor device
KR20140131681A (en) Substrate for power device, method of fabricating thereof and power device including the same
JP2019186429A (en) Nitride semiconductor device and manufacturing method thereof
US20070037369A1 (en) Method of manufacturing silicon carbide semiconductor device
KR102008460B1 (en) Method of Manufacturing of Super Self-Alignment Bipolar Transistor
JP2023124126A (en) Method for manufacturing semiconductor element
CN117597784A (en) Method for producing a vertical power semiconductor component and vertical power semiconductor component
JP2016219475A (en) Manufacturing method for silicon carbide semiconductor device
JP2004289041A (en) Silicon carbide semiconductor device and its manufacturing method
KR20150031122A (en) Method manufacturing for semiconductor device
JPS62272571A (en) Semiconductor device
KR101371491B1 (en) Semiconductor device and method manufacturing the same
CN117613079A (en) GaN HEMT device structure and preparation method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R151 Written notification of patent or utility model registration

Ref document number: 7120051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151