JP2020107734A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2020107734A JP2020107734A JP2018245197A JP2018245197A JP2020107734A JP 2020107734 A JP2020107734 A JP 2020107734A JP 2018245197 A JP2018245197 A JP 2018245197A JP 2018245197 A JP2018245197 A JP 2018245197A JP 2020107734 A JP2020107734 A JP 2020107734A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- lead frame
- semiconductor device
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、リードフレームと半導体チップとをワイヤを介さずに接続した構造を備える半導体装置に関する。 The present invention relates to a semiconductor device having a structure in which a lead frame and a semiconductor chip are connected without a wire.
近年、電子機器の小型化や軽量化に伴い、これに搭載される半導体装置についても小型化や軽量化が要求されている。また、外部と高周波信号のやり取りが行われる半導体チップを備える半導体装置は、高周波信号の損失を低減するため、高周波信号の伝送経路におけるインダクタンスを小さくすることが要求される。このような要求に応える構造とされた半導体装置としては、例えば、特許文献１に記載の半導体装置が挙げられる。
2. Description of the Related Art In recent years, as electronic devices have become smaller and lighter, semiconductor devices mounted therein have also been required to be smaller and lighter. Further, a semiconductor device including a semiconductor chip that exchanges high-frequency signals with the outside is required to reduce inductance in a transmission path of high-frequency signals in order to reduce loss of high-frequency signals. As a semiconductor device having a structure that meets such requirements, for example, the semiconductor device described in
特許文献１に記載の半導体装置は、半導体チップと、リードフレームと、これらを覆うモールド樹脂とを備え、リードフレーム上にはんだを介して半導体チップが搭載されると共に、アウターリード以外がモールド樹脂に覆われたフルモールド構造とされている。
The semiconductor device described in
この半導体装置は、上面視にて半導体チップとリードフレームと一部重畳しているため、平面サイズの小型化が可能な構造である。また、この半導体装置では、半導体チップとリードフレームとがはんだにより接続されているため、ワイヤで接続される場合に比べて、高周波信号の伝送経路のインダクタンスが小さくなるため、高周波信号の伝送における損失を低減できる。 This semiconductor device has a structure in which the semiconductor chip and the lead frame partially overlap each other in a top view, and thus the planar size can be reduced. Further, in this semiconductor device, since the semiconductor chip and the lead frame are connected by solder, the inductance of the transmission path of the high frequency signal becomes smaller than that in the case where they are connected by a wire, so that the loss in the transmission of the high frequency signal is reduced. Can be reduced.
しかしながら、この半導体装置は、半導体チップがすべて熱伝導性の低い樹脂材料で構成されたモールド樹脂に覆われており、半導体チップの熱が外部に放出されにくい構造である。 However, in this semiconductor device, all the semiconductor chips are covered with a mold resin made of a resin material having a low thermal conductivity, and the heat of the semiconductor chip is difficult to be released to the outside.
本発明は、上記の点に鑑みてなされたものであり、高周波信号の伝送における損失を低減すると共に、平面サイズの小型化および半導体チップの放熱性向上が両立できる構造の半導体装置を提供することを目的とする。 The present invention has been made in view of the above points, and provides a semiconductor device having a structure capable of reducing loss in transmission of a high-frequency signal, and achieving both miniaturization of a planar size and improvement of heat dissipation of a semiconductor chip. With the goal.
上記目的を達成するため、請求項１に記載の半導体装置は、表面（１ａ）と裏面（１ｂ）とを有し、高周波信号を伝送する半導体チップ（１）と、複数のリード（２１）を有してなるリードフレーム（２）と、表面上に配置されたはんだ（３）と、半導体チップの一部およびリードフレームの一部を覆うモールド樹脂（４）とを備える。このような構成において、リードは、薄肉部（２１１）と厚肉部（２１２）とによりなり、薄肉部は、リードのうち半導体チップ側の一端に位置し、表面に対する法線方向から見て表面の一部と重畳すると共に、はんだを介して半導体チップと電気的に接続されており、半導体チップは、裏面がモールド樹脂から露出すると共に、表面の一部が薄肉部の一部と重なっている。
To achieve the above object, the semiconductor device according to
これにより、半導体チップが、表面に対する法線方向から見て、その表面の一部がリードのうち薄肉部の一部と重なることとなる。言い換えると、半導体チップが、リードの厚肉部と薄肉部との段差により生じる空間に一部が収容されることで、表面に対する法線方向から見て、半導体チップとリードフレームとが一部重畳した配置とされた構造となり、平面サイズが従来よりも小型化できる。また、半導体チップが表面に配置されたはんだを介してリードと電気的に接続されており、ワイヤを用いる場合よりもインダクタンスが小さく、高周波信号の伝送における損失を低減できる。さらに、半導体チップの裏面がモールド樹脂から露出した構造であるため、半導体チップで生じる熱を熱伝導性の低い樹脂材料を介さずに外部に放出でき、放熱性が向上する。 As a result, when the semiconductor chip is viewed from the direction normal to the surface, part of the surface overlaps with part of the thin portion of the lead. In other words, since the semiconductor chip is partially housed in the space created by the step between the thick portion and the thin portion of the lead, the semiconductor chip and the lead frame partially overlap each other when viewed in the direction normal to the surface. The structure is arranged as described above, and the planar size can be made smaller than the conventional size. Further, since the semiconductor chip is electrically connected to the leads through the solder arranged on the surface, the inductance is smaller than that in the case of using the wire, and the loss in the transmission of the high frequency signal can be reduced. Further, since the back surface of the semiconductor chip is exposed from the molding resin, heat generated in the semiconductor chip can be released to the outside without passing through the resin material having low thermal conductivity, and the heat dissipation is improved.
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 The reference numerals in parentheses attached to the respective components and the like indicate an example of a correspondence relationship between the components and the like and specific components and the like described in the embodiments described later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, the same or equivalent portions will be denoted by the same reference numerals for description.
（第１実施形態）
第１実施形態の半導体装置Ｓ１について、図１〜図３を参照して述べる。本実施形態の半導体装置Ｓ１は、例えば、携帯電話などの小型の電子部品において、高周波スイッチング電源などの高周波信号が用いられる用途に適用されると好適であるが、勿論、他の用途にも適用され得る。
(First embodiment)
The semiconductor device S1 of the first embodiment will be described with reference to FIGS. The semiconductor device S1 of the present embodiment is suitable for application to a high-frequency signal such as a high-frequency switching power supply in a small electronic component such as a mobile phone, but of course, it is also applied to other applications. Can be done.
図１では、見易くして理解を助けるため、後述するモールド樹脂４の外郭を二点鎖線で示し、モールド樹脂４に覆われた後述する半導体チップ１およびリードフレーム２を実線で示している。図２では、構成の理解を助けるため、リードフレーム２のうちモールド樹脂４で覆われた部分を破線で示している。
In FIG. 1, the outline of the
半導体装置Ｓ１は、例えば図１に示すように、半導体チップ１と、リードフレーム２と、モールド樹脂４とを備える。半導体装置Ｓ１は、例えば図３に示すように、半導体チップ１の表面１ａとリードフレーム２の一部とを電気的に接続するはんだ３をさらに有してなる。半導体装置Ｓ１は、例えば図２に示すように、半導体チップ１の裏面１ｂがモールド樹脂４から露出しており、半導体チップ１の放熱に優れたいわゆるハーフモールド構造とされている。半導体装置Ｓ１は、本実施形態では、例えば図２に示すように、リードフレーム２のうち半導体チップ１の裏面１ｂ側の面がモールド樹脂４から露出しており、ＱＦＮ（Quad Flat Non-lead packageの略）構造とされている。
The semiconductor device S1 includes, for example, as shown in FIG. 1, a
半導体チップ１は、主としてシリコンなどの半導体材料により構成され、例えば、図３に示すように、表裏の関係にある表面１ａおよび裏面１ｂと、表面１ａと裏面１ｂとを繋ぐ面である側面１ｃとを有する四角形板状とされる。半導体チップ１は、高周波信号の伝送が行われる図示しない集積回路および電極パッドが表面１ａ側に形成されており、通常の半導体プロセスで製造される。
The
半導体チップ１は、図１、図２に示すように、平面視にてその周囲にリードフレーム２を構成する複数のリード２１が配置されると共に、図３に示すように、図示しない電極パッド上にはんだ３が配置され、はんだ３を介してリード２１と電気的に接続されている。半導体チップ１は、図１に示すように、表面１ａに対する法線方向（以下「表面法線方向」という）から見て、表面１ａの一部がリード２１の一部と重畳する配置とされている。
As shown in FIGS. 1 and 2, the
具体的には、半導体チップ１は、その一部が、図３に示すように、リード２１のうち薄肉部２１１と厚肉部２１２との段差により生じる空間に収容され、薄肉部２１１の一部と重畳する配置とされている。これにより、半導体チップ１とリード２１との距離が短くなり、半導体装置Ｓ１の平面サイズが小型化される。
Specifically, as shown in FIG. 3, the
半導体チップ１は、側面１ｃにモールド樹脂４との密着性の高い材料で構成された図示しない剥離防止膜が形成されていてもよい。この場合、例えば温度変化が大きい環境に晒された際に、線膨張係数差に起因する半導体チップ１とモールド樹脂４との伸縮差が生じても、これらの界面における剥離発生を抑制できる。なお、モールド樹脂４との密着性の高い材料は、任意であるが、例えばポリイミドなどが用いられ得る。
The
半導体チップ１は、裏面１ｂに電極処理、例えばＴｉ／Ｎｉ／Ａｕなどの薄膜が形成されていてもよい。これにより、半導体チップ１の放熱性がさらに向上する効果が得られると共に、裏面１ｂがはんだなどにより外部の基板のランドに接続されることで、半導体チップ１の電位を固定することも可能となる。
The
なお、半導体チップ１は、板状とされていればよく、四角形板状に限られず、多角形板状などの他の任意の形状とされ得る。
The
リードフレーム２は、例えばＣｕやＦｅなどの金属材料によりなり、図１に示すように、上面視にて半導体チップ１の周囲に配置された複数のリード２１を有してなる。リードフレーム２は、例えば、１枚の金属板にプレス打ち抜き加工などを施し、複数のリード２１となる領域を成形した後、エッチングにより後述する薄肉部２１１を形成することにより得られる。
The
リード２１は、例えば図３に示すように、表裏の関係にある一面２１ａおよび他面２１ｂを有する板状とされると共に、一面２１ａと他面２１ｂとを繋ぐ厚み方向における厚みが異なる薄肉部２１１と厚肉部２１２とを有してなる。一面２１ａは、図３に示すように、半導体チップ１の表面１ａと同じ側の面である。他面２１ｂは、半導体チップ１の裏面１ｂと同じ側の面である。
For example, as shown in FIG. 3, the
なお、平面視にてリード２１のうち半導体チップ１側の一端とその反対側の他端とを繋ぐ方向を当該リード２１の延設方向として、図１、２では、平面視にて、複数のリード２１が四方それぞれにおいて４本ずつ延設方向を揃えて配置された例を示している。しかしながら、複数のリード２１は、半導体チップ１を囲むように配置されていればよく、上記の例に限定されず、本数や配置については適宜変更されてもよい。
In addition, a direction connecting one end of the
薄肉部２１１は、図３に示すように、リード２１のうち半導体チップ１側の一端側に配置されると共に、はんだ３を介して半導体チップ１と電気的に接続されている。薄肉部２１１は、例えばリード２１の他面２１ｂ側からエッチングを行うことにより形成される。
As shown in FIG. 3, the
厚肉部２１２は、図３に示すように、リード２１のうち半導体チップ１の反対側の他端側に配置されている。図３に示すように、厚肉部２１２のうち一面２１ａと他面２１ｂとを繋ぐ面を壁面２１ｃとして、厚肉部２１２は、本実施形態では、壁面２１ｃおよび他面２１ｂがモールド樹脂４から露出している。
As shown in FIG. 3, the
なお、厚肉部２１２は、図２に示すように、平面視にてモールド樹脂４の外郭の内側に配置されているが、同外郭の外側まで延設されていてもよいし、同外郭よりも内側に配置され、壁面２１ｃがモールド樹脂４に覆われていてもよい。また、厚肉部２１２は、四角柱状とされているが、これに限られず、円柱状などの他の形状とされてもよい。
As shown in FIG. 2, the thick-
薄肉部２１１と厚肉部２１２との段差は、半導体チップ１の厚みとはんだ３の厚みとを加算した厚みと同程度である。例えば、リード２１の厚みが２００μｍ、半導体チップ１の厚みが８０μｍ、はんだ３の厚みが２０μｍである場合、薄肉部２１１と厚肉部２１２との段差は、１００μｍ程度とされる。言い換えると、薄肉部２１１を形成する際のエッチングでは、はんだ３が配置された半導体チップ１が収容できるように、そのエッチングの深さが決定される。
The step between the
はんだ３は、図２に示すように、半導体チップ１の表面１ａ上に配置され、半導体チップ１とリード２１の薄肉部２１１とを電気的に接続している。はんだ３は、例えば、電解メッキなどにより、半導体チップ１の表面１ａの図示しない電極パッド上にバンプとして形成される。なお、本実施形態では、バンプとしてのはんだ３を例としているが、半導体チップ１とリード２１とを接続できる構成であればよく、例えば柱状のメタルピラーにＳｎなどを接合材として載せた物として構成されてもよい。
As shown in FIG. 2, the
モールド樹脂４は、図２に示すように、半導体チップ１の一部、リードフレーム２の一部およびはんだ３を覆う封止部材であり、例えばエポキシ樹脂などの樹脂材料により構成される。モールド樹脂４は、本実施形態では、半導体チップ１の裏面１ｂ、リード２１の他面２１ｂおよび壁面２１ｃ以外の部分を覆っており、例えば、コンプレッション成形などにより成形される。
As shown in FIG. 2, the
以上が、本実施形態の半導体装置Ｓ１の基本的な構成である。この半導体装置Ｓ１は、高周波信号の伝送経路が半導体チップ１、はんだ３およびリード２１で構成されるため、リード２１と半導体チップ１とがワイヤで接続される場合よりもインダクタンスが小さく、高周波信号の伝送時の損失が低減される構造である。
The above is the basic configuration of the semiconductor device S1 of the present embodiment. In this semiconductor device S1, since the transmission path of the high frequency signal is composed of the
次に、本実施形態の半導体装置Ｓ１の製造方法の一例について、図４Ａ〜図４Ｅを参照して説明する。 Next, an example of a method of manufacturing the semiconductor device S1 of the present embodiment will be described with reference to FIGS. 4A to 4E.
まず、図４Ａに示すように、通常の半導体プロセスにより製造される半導体チップ１を用意する。この半導体チップ１は、表面１ａに図示しない集積回路および電極パッドが形成されており、不図示の電極パッド上にバンプとしてのはんだ３を備える。
First, as shown in FIG. 4A, a
また、図４Ｂに示すように、複数のリード２１が形成された金属板２０を用意する。例えば、Ｃｕなどによりなる金属板２０をプレス打ち抜き加工を施し、リード２１となる部分を複数形成したのち、エッチングにより薄肉部２１１を形成することで、図４Ｂに示した状態の金属板２０となる。このとき、金属板２０のうち複数のリード２１を構成する部分は、平面視にて枠体状のタイバー２０１により連結された状態とされている。
Further, as shown in FIG. 4B, a
なお、図４Ａ、図４Ｂに示す工程は、どちらが先に行われてもよいし、並行して行われてもよい。また、リード２１を構成する厚肉部２１２とタイバー２０１との間の部分については、後述するリードカットの工程で切断しやすくするため、図４Ｂに示すように、薄肉部２１１と同様に他の部分よりも肉厚が薄くされる。
Either of the steps shown in FIGS. 4A and 4B may be performed first, or may be performed in parallel. In addition, in order to make it easier to cut the portion between the
続いて、図４Ｃに示すように、半導体チップ１および金属板２０を接着してこれらを保持するための保持部材１００を用意し、半導体チップ１と金属板２０とを一時的に保持する。このとき、例えば、半導体チップ１もしくは金属板２０またはその両方に図示しないアライメントマークを形成しておき、薄肉部２１１と半導体チップ１のバンプ（はんだ３）とが所定の位置で当接するように配置する。なお、保持部材１００は、半導体チップ１および金属板２０を少なくともモールド樹脂４の成形工程まで一時的に保持できるものであればよく、例えばシリコン樹脂などにより構成される。そして、この状態とされたワークを加熱することで、バンプを溶融させ、再硬化させることで、図４Ｃに示す状態となる。
Subsequently, as shown in FIG. 4C, a holding
なお、このような工程でリード２１と半導体チップ１とをはんだ３で接合することで、複数のリード２１と半導体チップ１とを一括接合でき、個々のリード２１と半導体チップ１とを順次接合するワイヤボンディングに比べて、接合工程をより短時間化できる。そのため、生産性が向上する効果が得られる。また、第１リード２１と半導体チップ１との接合後、半導体チップ１の側面１ｃに、モールド樹脂４を構成する樹脂材料との密着性の高いポリイミドを含む塗液をスプレー塗布し、剥離防止膜を形成してもよい。
By joining the
次いで、図４Ｄに示すように、モールド樹脂４の外形に沿った形状とされたキャビティ３０１ａを備える上型３０１と、下型３０２と、によりなる金型３００を用意し、この金型３００に図４Ｃに示す工程後のワークをセットする。このとき、図４Ｄに示すように、ワークのうち半導体チップ１およびリード２１を構成する部分をキャビティ３０１ａ内に配置する。また、この金型３００のキャビティ３０１ａに、モールド樹脂４を構成する樹脂材料を投入する。そして、例えばコンプレッション成形などにより、半導体チップ１およびリード２１を覆うモールド樹脂４を形成する。モールド樹脂４の成形後、ワークを金型３００から離型する。
Next, as shown in FIG. 4D, a
なお、モールド樹脂４の成形時に保持部材１００に半導体チップ１の裏面１ｂおよびリード２１の他面２１ｂが覆われていることで、これらの部分がモールド樹脂４から露出することとなる。また、モールド樹脂４の成形後に保持部材１００をワークから剥離するが、次のリードカットの工程後に保持部材１００を剥離しても構わない。
Since the
そして、図４Ｅの破線矢印で示すように、厚肉部２１２とタイバー２０１とをプレス打ち抜き加工などにより切断して分離する。また、必要に応じて、半導体チップ１の裏面１ｂに放熱性をさらに向上させるための電極処理を施してもよい。この電極処理は、半導体チップ１を用意する段階でなされてもよいし、モールド樹脂４の成形後であってもよく、任意の時点で行われる。
Then, as shown by the broken line arrow in FIG. 4E, the
以上の工程により、本実施形態の半導体装置Ｓ１を製造することができる。なお、上記の製造方法は、一例であり、工程の順番などが適宜変更されてもよい。また、モールド樹脂４を成形する前に、リードカットの工程を行うと、リード２１の壁面２１ｃがモールド樹脂４で覆われた構造の半導体装置を製造できる。
Through the above steps, the semiconductor device S1 of this embodiment can be manufactured. The above manufacturing method is an example, and the order of steps and the like may be appropriately changed. If the lead cutting step is performed before the
本実施形態によれば、半導体チップ１とリードフレーム２とをはんだ３により接合しているため、ワイヤボンディングに比べて、高周波信号の伝送経路におけるインダクタンスが小さくなり、高周波信号の伝送での損失が低減される。また、半導体チップ１がリード２１の薄肉部２１１と厚肉部２１２との段差により生じる空間に収容され、半導体チップ１とリード２１の一部とが上面視にて重畳する配置とされることで、平面サイズが小型化される。さらに、半導体チップ１の裏面１ｂがモールド樹脂４から露出しているため、半導体チップ１で生じる熱を外部に放出しやすくなり、放熱性が向上する。
According to the present embodiment, since the
そのため、本実施形態の半導体装置Ｓ１は、平面サイズの小型化および放熱性向上が両立すると共に、高周波信号の伝送での損失が低減される構造となる。 Therefore, the semiconductor device S1 of the present embodiment has a structure in which the reduction in the planar size and the improvement of the heat dissipation are compatible with each other, and the loss in the transmission of the high frequency signal is reduced.
なお、本実施形態の半導体装置Ｓ１は、半導体チップ１がリード２１の薄肉部２１１と厚肉部２１２との段差により生じる空間に収容され、かつワイヤを用いずにリード２１と半導体チップ１１とが接続される。そのため、半導体チップ１がリードフレーム２上に搭載される構造に比べて、半導体チップ１の厚み分だけ低背化でき、ワイヤを用いないことでモールド樹脂４の厚みを減らすことができる。つまり、本実施形態の半導体装置Ｓ１は、従来の構造に比べて、薄型化の効果が得られる。
In the semiconductor device S1 of the present embodiment, the
（第２実施形態）
第２実施形態の半導体装置Ｓ２について、図５〜図７を参照して述べる。
(Second embodiment)
The semiconductor device S2 of the second embodiment will be described with reference to FIGS.
図５では、図１と同様に、モールド樹脂４の外郭を二点鎖線で示し、半導体チップ１および後述するリードフレーム５を実線で示している。図６では、図２と同様に、半導体装置Ｓ２のうちモールド樹脂４で覆われた部分を破線で示している。
In FIG. 5, as in FIG. 1, the outer contour of the
本実施形態の半導体装置Ｓ２は、図７に示すように、厚み方向においてリードフレーム２とは寸法が異なる第２のリードフレーム５をさらに有し、第２のリードフレーム５もはんだ３を介して半導体チップ１に接合されている点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
As shown in FIG. 7, the semiconductor device S2 of the present embodiment further includes a
以下、リードフレーム２とリードフレーム５とを区別し、構成の理解を助けるため、便宜的に、前者を「第１リードフレーム２」と称し、後者を「第２リードフレーム５」と称する。また、同様の目的で、便宜的に、第１リードフレーム２を構成するリード２１を「第１リード２１」と称し、第２リードフレーム５を構成する後述のリード５１を「第２リード５１」と称する。
Hereinafter, in order to distinguish between the
半導体チップ１は、本実施形態では、図７に示すように、第１リード２１との接続に用いられるバンプ（はんだ３）よりもチップ中心側に、第２リード５１との接続に用いられるバンプ（はんだ３）が複数配置されている。
In the present embodiment, as shown in FIG. 7, the
第１リードフレーム２は、本実施形態では、図６に示すように、厚肉部２１２の他面２１ｂのみがモールド樹脂４から露出している。
In the
第２リードフレーム５は、例えば第１リードフレーム２と同様にＣｕなどの金属材料で構成され、図５に示すように、複数の第２リード５１を有してなる。第２リードフレーム５は、第１リードフレーム２と同様に、例えば金属板にプレス打ち抜き加工を施した後、エッチングにより後述する薄肉部５１１を形成することで得られる。
The
第２リード５１は、図７に示すように、厚み方向の寸法が第１リード２１よりも大きく、半導体チップ１側の一端とその反対側の他端とを繋ぐ延設方向における寸法が第１リード２１のそれよりも大きくされている。第２リード５１は、図７に示すように、断面視にて第１リード２１を跨ぐと共に、モールド樹脂４を隔てた配置とされている。第２リード５１は、図５に示すように、表面法線方向から見て、第１リード２１と重畳する配置とされ、第１リード２１を覆っている。第２リード５１は、裏面１ｂに対する法線方向から見て、第１リード２１よりも外側において、厚肉部５１２がモールド樹脂４から露出している。
As shown in FIG. 7, the
なお、図５、図６では、第２リード５１が第１リード２１と延設方向を揃えて配置され、その延設方向における外郭が第１リード２１のそれと完全に重なった状態で重畳した配置の例を示しているが、この例に限定されるものではない。例えば、第２リード５１は、第１リード２１の少なくとも一部と重畳し、厚み方向の異なる位置に配置された多層配線として機能すればよく、その数や配置については適宜変更されてもよい。
In FIG. 5 and FIG. 6, the
複数の第２リード５１は、図５に示すように、平面視にて半導体チップ１の周囲に配置されている。第２リード５１は、図７に示すように、薄肉部５１１と厚肉部５１２とを有してなり、薄肉部５１１のうち半導体チップ１と接続される部分が当該薄肉部５１１の残部よりも厚みが大きい接続部５１３とされている。第２リード５１は、図７に示すように、表裏の関係にある上面５１ａおよび下面５１ｂを有してなり、厚肉部５１２のうち半導体チップ１の裏面１ｂ側の面が下面５１ｂとされ、その反対側が上面５１ａとされている。
As shown in FIG. 5, the plurality of second leads 51 are arranged around the
薄肉部５１１は、図７に示すように、第１リード２１と同様に、半導体チップ１側の一端側に配置されると共に、その端部が接続部５１３とされている。接続部５１３は、はんだ３を介して半導体チップ１と電気的に接続されている。薄肉部５１１および接続部５１３は、例えばエッチングを二段階で行うことなどにより形成されることができる。例えば、一段階目のエッチングにより第２リード５１の一部の領域を所定の厚みとなるまで削った後、図示しないマスクを用いて接続部５１３および厚肉部５１２となる部分を覆い、二段階のエッチングにより残部を薄くする。例えば、このような方法により、薄肉部５１１、厚肉部５１２および接続部５１３を備える第２リード５１を形成できる。
As shown in FIG. 7, the
厚肉部５１２は、図６に示すように、下面５１ｂがモールド樹脂４から露出すると共に、図７に示すように、第１リード２１の厚肉部２１２よりも厚みが大きくされている。
As shown in FIG. 6, the
薄肉部５１１と厚肉部５１２との段差は、第１リード２１と薄肉部５１１とが接触しないように、第１リード２１の厚肉部２１２の厚みよりも大きくされている。
The step between the
なお、厚み方向における第１リード２１と第２リード５１との隙間は、モールド樹脂４の成形時にその樹脂材料が入り込むことができる程度の寸法（例えば、限定するものではないが、１０μｍ〜２０μｍ）とされている。また、第１リード２１の薄肉部２１１および厚肉部２１２をそれぞれ「第１薄肉部」、「第１厚肉部」とした場合、第２リード５１の薄肉部５１１および厚肉部５１２は、それぞれ「第２薄肉部」、「第２厚肉部」と称し得る。
The gap between the
次に、本実施形態の半導体装置Ｓ２の製造方法の一例について、図８Ａ〜図８Ｉを参照して説明する。 Next, an example of a method of manufacturing the semiconductor device S2 of this embodiment will be described with reference to FIGS. 8A to 8I.
図８Ｃでは、断面を示すものではないが、見易くするため、はんだ３にハッチングを施すと共に、表面法線方向からは目視できないタイバー２０１、薄肉部２１１および厚肉部２１２の境界部分を破線で示している。図８Ｇでは、表面法線方向からは目視できないタイバー５０１、薄肉部５１１、厚肉部５１２および接続部５１３の境界部分を破線で示している。
In FIG. 8C, the cross section is not shown, but the
なお、ここでは、本実施形態の半導体装置Ｓ２の製造工程のうち上記第１実施形態の半導体装置Ｓ１と相違する部分を主に説明し、重複する部分については簡単に説明する。 Note that, here, of the manufacturing process of the semiconductor device S2 of the present embodiment, the parts that are different from the semiconductor device S1 of the first embodiment will be mainly described, and overlapping parts will be briefly described.
まず、図８Ａに示すように、第１リード２１および第２リード５１との接合に用いられるバンプ（はんだ３）が形成された半導体チップ１を用意する。そして、上記第１実施形態と同様に、第１リード２１を備える金属板２０を用意し、プレス打ち抜き加工およびエッチングを行い、薄肉部２１１を形成する。その後、図８Ｂに示すように、保持部材１００に半導体チップ１と金属板２０とを位置合わせしつつ貼り付けて、これらの保持を行う。
First, as shown in FIG. 8A, a
なお、このとき、半導体チップ１は、図８Ｃに示すように、表面法線方向から見て、第１リード２１の薄肉部２１１により外郭側のバンプ（はんだ３）が覆われつつ、当該バンプよりもチップ中心側のバンプ（はんだ３）が金属板２０から露出した状態となる。その後、このワークを加熱し、バンプを溶融させ、再硬化させることで、第１リード２１と半導体チップ１とを電気的に接続する。
At this time, as shown in FIG. 8C, the
続いて、図８Ｄに示すように、保持部材１００に半導体チップ１および金属板２０を保持した状態でリードカットを行い、タイバー２０１を切断して分離する。また、図８Ｅに示すように、複数の第２リード５１を備える金属板５０を用意する。この金属板５０は、複数の第１リード２１を備える金属板２０と同様に、プレス打ち抜き加工およびエッチングを施すことで、複数の第２リード５１が形成された状態とされる。また、金属板５０は、この時点では、複数の第２リード５１が枠体状のタイバー５０１により連結された状態とされている。
Then, as shown in FIG. 8D, lead cutting is performed while the
次いで、図８Ｆに示すように、保持部材１００にさらに金属板５０を貼り付け、半導体チップ１のうち第１リード２１と接続されていないバンプと、第２リード５１のうち接続部５１３とを当接させる。このとき、例えば金属板５０に図示しないアライメントマークを印字しておき、このアライメントマークを目印に半導体チップ１と金属板５０との位置合わせを行う。そして、この状態のワークを加熱し、バンプを溶融・再硬化をさせることで、図８Ｆに示すように、第２リード５１の接続部５１３と半導体チップ１とがはんだ３を介して電気的に接続する。
Next, as shown in FIG. 8F, a
なお、図８Ｆの工程後のワークを平面視すると、図８Ｇに示すように、半導体チップ１のバンプが第２リード５１の接続部５１３に覆い隠されると共に、第１リード２１が第２リード５１に覆い隠された状態となる。
When the work after the step of FIG. 8F is viewed in a plan view, the bumps of the
そして、第１リードフレーム２と同様の手順で、リードカットを行い、第２リード５１とタイバー５０１とを切断・分離し、図８Ｈに示す状態とする。続けて、図８Ｉに示すように、モールド樹脂４の外形に沿った形状とされたキャビティ３１１ａを有する上型３１１と、下型３１２とによりなる金型３１０を用意する。その後、このワークを金型３１０にセットし、半導体チップ１、第１リードフレーム２および第２リードフレーム５をキャビティ３１１ａ内に配置する。そして、モールド樹脂４を構成する樹脂材料をキャビティ３１１ａ内に投入し、例えばコンプレッション成形によりモールド樹脂４を成形する。
Then, lead cutting is performed in the same procedure as that of the
モールド樹脂４を成形した後、ワークを金型３１０から離型し、保持部材１００をワークから剥がす。
After the
なお、必要に応じて、第１リード２１の他面２１ｂおよび第２リード５１の下面５１ｂ上に電解メッキなどによりバンプを形成してもよい。また、上記第１実施形態と同様に、半導体チップ１の側面１ｃにポリイミドなどによる剥離防止膜を形成してもよく、さらに裏面１ｂに放熱性向上のための電極処理を施してもよい。
If necessary, bumps may be formed on the
以上の工程により、本実施形態の半導体装置Ｓ２を製造することができるが、上記の例は一例であり、工程の順序や方法などが一部変更されてもよい。 Although the semiconductor device S2 of the present embodiment can be manufactured by the above steps, the above example is an example, and the order of the steps and the method may be partially changed.
例えば、第１リード２１を備える金属板２０と半導体チップ１との位置合わせおよび仮固定としては、図９Ａに示すように、金属板２０の一面２１ａを保持部材１００に貼り付け、その薄肉部２１１にバンプが当接するように半導体チップ１を載せてもよい。この状態でワークを加熱し、半導体チップ１の表面１ａ上のバンプを溶解・再硬化させることで、第１リード２１と半導体チップ１とを接合する。その後、図９Ｂに示すように、別途用意した第２の保持部材１１０に半導体チップ１の裏面１ｂおよび第１リード２１の他面２１ｂを貼り付け、これを反転させる。そして、ワークを第２の保持部材１１０に保持させたまま、保持部材１００をこのワークから剥がすことで、図８Ｂと同様の状態になる。このように、半導体装置Ｓ２の製造工程の一部を適宜変更してもよい。
For example, as shown in FIG. 9A, for aligning and temporarily fixing the
本実施形態によれば、第２リード５１が第１リード２１を跨ぎつつ、第２リード５１の薄肉部５１１の一部が半導体チップ１の表面１ａの一部と重畳する配置とされるため、第２リード５１と半導体チップ１との平面上の距離が短くできる構造である。そのため、上記第１実施形態と同様に、平面サイズの小型化および放熱性向上が両立できる半導体装置Ｓ２となる。また、第１リードフレーム２と第２リードフレーム５とが重畳されているため、多層配線の機能が付加された構造となる。
According to the present embodiment, since the
（第３実施形態）
第３実施形態の半導体装置Ｓ３について、図１０〜図１６を参照して述べる。
(Third Embodiment)
A semiconductor device S3 according to the third embodiment will be described with reference to FIGS.
図１０では、図１と同様に、モールド樹脂４の外郭を二点鎖線で示し、半導体チップ１、第２リードフレーム５および後述する電子部品６を実線で示している。図１１では、図２と同様に、半導体装置Ｓ３のうちモールド樹脂４で覆われた部分を破線で示すと共に、見易くするため、後述するバンプ７および連結用バンプ８を省略している。図１４では、見易くするため、モールド樹脂４を省略している。図１５では、後述する被連結リード２２と連結リード５２との配置を分かり易くするため、連結リード５２の外郭を破線で示している。
In FIG. 10, as in FIG. 1, the outer contour of the
本実施形態の半導体装置Ｓ３は、図１０に示すように、第１リードフレーム２と第２リードフレーム５とを有してなり、かつ複数の第２リード５１の一部であって隣接する２つの第２リード５１に高周波信号のノイズ低減に用いられる電子部品６が搭載されている。半導体装置Ｓ３は、図１２および図１３に示すように、バンプ７と連結用バンプ８とをさらに備え、電子部品６が搭載される２つの第２リード５１の一方が、複数の第１リード２１のうちの１つと連結用バンプ８を介して電気的に接続されている。半導体装置Ｓ３は、これらの点で上記第１実施形態と相違する。本実施形態では、この相違点のうち上記第２実施形態と異なる点について主に説明し、上記第２実施形態と共通する点については簡単に説明する。
As shown in FIG. 10, the semiconductor device S3 of the present embodiment includes a
第１リードフレーム２は、本実施形態では、図１０に示すように、複数の第１リード２１に加えて、第２リードフレーム５の一部と電気的に接続された被連結リード２２を有してなる。
In the present embodiment, as shown in FIG. 10, the
第２リードフレーム５は、本実施形態では、図１０に示すように、複数の第２リード５１に加えて、被連結リード２２と電気的に接続された連結リード５２と、連結リード５２に隣接するリードである隣接リード５３とを有してなる。
In the present embodiment, as shown in FIG. 10, the
被連結リード２２は、図１３に示すように、第１リード２１とほぼ同様の構成であり、はんだ３を介して半導体チップ１と電気的に接続されている。被連結リード２２は、図１４に示すように、第１リード２１でいう厚肉部２１２に相当する部分が、厚み方向に沿って形成された貫通孔２２２を備える第１連結部２２１とされている点において第１リード２１と相違する。被連結リード２２は、図１１に示すように、例えば、隣接する第１リード２１とその延設方向を揃えて配置されている。
As shown in FIG. 13, the
第１連結部２２１は、本実施形態では、例えば四角柱筒状とされ、円柱状の貫通孔２２２が形成されている。第１連結部２２１は、図１４もしくは図１５に示すように、貫通孔２２２内に連結リード５２に形成された第２連結部５２３が挿入されている。第１連結部２２１は、図１３もしくは図１４に示すように、半導体チップ１の裏面１ｂと同様に、裏面１ｂ側において第２連結部５２３と共にモールド樹脂４から露出している。
In the present embodiment, the first connecting
なお、第１連結部２２１は、第２連結部５２３が挿入される形状であればよく、上記した形状に限られず、円柱筒状などの他の形状とされてもよい。また、貫通孔２２２についても同様に、円柱状に限られず、第２連結部５２３の立体的形状に合わせて、四角柱状などの他の形状とされてもよい。
The first connecting
第１連結部２２１および第２連結部５２３のうち裏面１ｂ側においてモールド樹脂４から露出した部分は、図１４に示すように、１つの連結用バンプ８により覆われており、この連結用バンプ８を介して電気的に接続されている。このような構成とされることで、被連結リード２２は、連結リード５２と電気的に接続されている。
The portions of the first connecting
連結リード５２は、１つの薄肉部５２１および２つの厚肉部５２２を備え、薄肉部５２１の両端が厚肉部５２２に接続された構成とされている。連結リード５２は、例えば図１０に示すように、電気的に接続される被連結リード２２と交差する方向に延設されている。連結リード５２は、図１４に示すように、２つの厚肉部５２２のうち一方が被連結リード２２の貫通孔２２２に挿入される第２連結部５２３とされている。連結リード５２は、図１１に示すように、半導体チップ１の裏面１ｂに対する法線方向から見て、第２連結部５２３および厚肉部５２２がモールド樹脂４から露出している。連結リード５２は、図１３に示すように、裏面１ｂ側において、第２連結部５２３が連結用バンプ８に覆われている。
The connecting
なお、連結リード５２は、図１３に示す例では、厚肉部５２２が裏面１ｂ側においてバンプ７に覆われているが、バンプ７により覆われていなくてもよい。例えば、連結リード５２がグラウンド電位とされ、連結用バンプ８が外部の回路基板のうちグラウンド電位とされた部分に接続されるような場合には、厚肉部５２２が裏面１ｂ側においてバンプ７に覆われていなくても特に支障はない。
Although the
第２連結部５２３は、第１連結部２２１と対をなす部位であり、例えば、円柱形状とされ、厚肉部５２２と同じ厚みとされている。第２連結部５２３は、第１連結部２２１と当接しておらず、第１連結部２２１と距離を隔てて配置されている。第１連結部２２１と第２連結部５２３との隙間は、モールド樹脂４の成形時にこれを構成する樹脂材料が入り込んでも下面のバンプで導通を取ることができる間隔であれば良い。この間隔は、例えば、はんだでバンプを形成するのであれば２０μｍ以下とされるのが望ましい。
The second connecting
隣接リード５３は、例えば図１０に示すように、連結リード５２とその延設方向を揃えた配置とされると共に、延設方向に対して交差する方向に形成され、電子部品６が搭載された被搭載部５３１を有してなる。隣接リード５３は、第２リード５１とほぼ同じ構成であるが、薄肉部５１１から延設された被搭載部５３１をさらに備える点で第２リード５１と相違する。
For example, as shown in FIG. 10, the
被搭載部５３１は、図１０に示すように、その領域の一部に電子部品６が搭載される部位である。被搭載部５３１のうち電子部品６が搭載される部分は、図１６に示すように、厚肉部５１２とされ、電子部品６が載せられることによる隣接リード５３の撓みを抑止する構造とされている。被搭載部５３１のうち厚肉部分は、図１１に示すように、裏面１ｂ側においてモールド樹脂４から露出しているが、この露出部分がバンプ７に覆われていてもよいし、覆われていなくてもよい。
As shown in FIG. 10, the mounted
電子部品６は、複数の第２リードフレーム５のうち高周波信号の伝送経路に配置され、高周波信号のノイズを低減するための部品であり、例えばインダクタやコンデンサとされる。電子部品６は、例えば、図１０や図１６に示すように、その一端が連結リード５２のうち厚肉部５１２に搭載され、他端が隣接リード５３のうち被搭載部５３１の厚肉部５１２に搭載されている。つまり、電子部品６は、不図示のはんだにより、連結リード５２および隣接リード５３に搭載され、これらのリードを橋渡ししている。なお、電子部品６の静電容量や抵抗値などの電気的特性は、半導体装置Ｓ３の設計に合わせて適宜変更される。
The
バンプ７および連結用バンプ８は、外部の回路基板などに接続する際に用いられる接続部材であり、はんだなどの金属材料により構成される。バンプ７および連結用バンプ８は、例えば、すずの電解メッキなどにより同時に形成される。
The
バンプ７は、裏面１ｂ側において第１リード２１および第２リード５１がモールド樹脂４から露出する部分、および裏面１ｂ側において隣接リード５３がモールド樹脂４から露出する部分であって、被搭載部５３１と異なる部分を覆っている。
The
連結用バンプ８は、図１３に示すように、裏面１ｂ側において第１連結部２２１および第２連結部５２３がモールド樹脂４から露出する部分を跨ぎつつ、これらを覆っている。
As shown in FIG. 13, the connecting
本実施形態の半導体装置Ｓ３は、例えば、連結リード５２および隣接リード５３の一方が高周波信号の伝送経路、他方がグラウンド電位とされ、コンデンサとされた電子部品６がこれらのリードを橋渡ししており、高周波信号のノイズが低減される構成とされる。
In the semiconductor device S3 of the present embodiment, for example, one of the connecting
次に、本実施形態の半導体装置Ｓ３の製造方法の一例について、図１７Ａ〜図１７Ｆを参照して説明する。 Next, an example of a method of manufacturing the semiconductor device S3 of this embodiment will be described with reference to FIGS. 17A to 17F.
図１７Ｃ、図１７Ｄ、図１７Ｅでは、理解を助けるため、表面法線方向からでは見えない厚肉部５２２および第２連結部５２３の境界部分を破線で示し、図１７Ｆでは、第２連結部５２３の境界部分を破線で示している。
17C, 17D, and 17E, in order to facilitate understanding, a boundary portion between the
なお、ここでは、本実施形態の半導体装置Ｓ３の製造工程のうち上記各実施形態の半導体装置Ｓ１およびＳ２と相違する部分を主に説明し、重複する部分については簡単に説明する。 Note that, here, in the manufacturing process of the semiconductor device S3 of the present embodiment, parts different from the semiconductor devices S1 and S2 of the above-described embodiments will be mainly described, and overlapping parts will be briefly described.
まず、図１７Ａに示すように、半導体チップ１と、複数の第１リード２１および被連結リード２２を有してなる第１リードフレーム２を備える金属板２０とを用意し、不図示の保持部材１００上に半導体チップ１と金属板２０とを貼り付けて保持する。そして、この状態のワークを加熱し、半導体チップ１の表面１ａ上のバンプを溶解させた後、再硬化させることで、半導体チップ１と複数のリード２１および被連結リード２２とを電気的に接続する。この時点では、複数の第１リード２１および被連結リード２２は、枠体状のタイバー２０１により連結された状態とされている。また、図１７Ａに示す金属板２０は、例えば、Ｃｕなどの金属板にプレス打ち抜き加工およびエッチングを施すことにより得られる。
First, as shown in FIG. 17A, a
なお、半導体チップ１および金属板２０を不図示の保持部材１００に貼り付ける際には、不図示のアライメントマークにより、半導体チップ１と第１リードフレーム２との位置合わせを行う。
When the
続いて、プレス打ち抜き加工により、複数のリード２１および被連結リード２２とタイバー２０１とを切断・分離すると、図１７Ｂに示す状態となる。また、図１７Ｃに示すように、複数の第２リード５１、連結リード５２および隣接リード５３を有してなる金属板５０を用意する。なお、この金属板５０は、金属板２０と同様の工程により得られる。
Subsequently, when the leads 21 and the connected leads 22 and the
次いで、図１７Ｄに示すように、第１リードフレーム２が接続された半導体チップ１と、金属板５０とを不図示のアライメントマークなどにより位置合わせしつつ、不図示の保持部材１００に貼り付けてこれらを保持する。そして、半導体チップ１の表面１ａ上のバンプを再溶解させ、再硬化させることで、半導体チップ１と第２リード５１および隣接リード５３とを電気的に接続する。
Then, as shown in FIG. 17D, the
なお、この時点において、例えば図１５に示すように、被連結リード２２は、貫通孔２２２に連結リード５２の第２連結部５２３が挿入されている。ただ、被連結リード２２は、第２連結部５２３と当接しておらず、連結用バンプ８が形成されていない状態であるため、まだ連結リード５２とは電気的に接続されていない。
At this point, for example, as shown in FIG. 15, in the
そして、図１７Ｅに示すように、連結リード５２のうち厚肉部５２２と隣接リード５３の被搭載部５３１のうち厚肉部とを橋渡しするように、電子部品６をはんだ付けにより搭載する。
Then, as shown in FIG. 17E, the
続いて、プレス打ち抜き加工により、第２リード５１、連結リード５２および隣接リード５３と、タイバー５０１とを切断・分離する。これにより、ワークは、図１７Ｆに示す状態となる。その後、上記第２実施形態と同様に、不図示の金型を用意して図１７Ｆに示す状態のワークをセットし、コンプレッション成形によりモールド樹脂４を成形する。
Then, the
最後に、モールド樹脂４成形後のワークを不図示の金型から離型した後、電解メッキなどによりバンプ７および連結用バンプ８を形成する。これにより、第１連結部２２１と第２連結部５２３とが連結用バンプ８を介して接続され、被連結リード２２と連結リード５２とが電気的に接続される。
Finally, the work after molding the
なお、第１連結部２２１と第２連結部５２３との隙間すべてがモールド樹脂４に充填されなかった場合であっても、連結用バンプ８を形成することは可能である。例えば、第１連結部２２１および第２連結部５２３それぞれに独立したバンプを形成し、これらを溶解させ、一体化させる。その後に、一体化した溶解バンプを再硬化させることにより、第１連結部２２１と第２連結部５２３とを跨ぐ１つの連結用バンプ８を形成できる。
Even if the entire gap between the first connecting
本実施形態によれば、上記第２実施形態と同じ効果が得られるのに加え、高周波信号の伝送経路に電子部品６が配置されることで、高周波信号のノイズを低減できる効果が得られる構造の半導体装置Ｓ３となる。また、半導体装置Ｓ３の内部にノイズ低減用の電子部品６を内蔵しているため、高周波信号の伝送経路をその分だけ短くすることができ、より高周波信号の伝送時の損失を低減できる。
According to the present embodiment, in addition to the same effect as the second embodiment, the structure in which the
（他の実施形態）
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The semiconductor device shown in each of the above-described embodiments is an example of the semiconductor device of the present invention, and is not limited to each of the above-described embodiments, but within the scope of the claims. Can be changed as appropriate.
（１）例えば、上記各実施形態では、１つの第１リードフレーム２を備える１つの金属板２０と、１つの半導体チップ１とを位置合わせし、これらをはんだ３を介して接合する製造方法について説明したが、これに限定されるものではない。例えば、複数の半導体チップ１と、図１８に示すように複数の第１リードフレーム２を備える１つの金属板２０とを用意し、複数の半導体チップ１と複数の第１リードフレーム２とを同時に位置合わせし、接合してもよい。これは、第２リードフレーム５を備える金属板５０についても同様である。
(1) For example, in each of the above-described embodiments, a manufacturing method in which one
（２）上記第２実施形態では、図９Ａ、図９Ｂに示したように、半導体チップ１と金属板２０との位置合わせおよび接合の工程の他の一例を示したが、上記第１、第３実施形態の半導体装置Ｓ１、Ｓ３の製造工程に適用されてもよい。
(2) In the second embodiment, as shown in FIGS. 9A and 9B, another example of the step of aligning and joining the
１ 半導体チップ
２ 第１リードフレーム
２１ 第１リード
２２ 被連結リード
２１１、５１１ 薄肉部
２１２、５１２ 厚肉部
３ バンプもしくは柱状のメタルピラーにＳｎなどを接合材として載せた物
４ モールド樹脂
５ 第２リードフレーム
５１ 第２リード
５２ 連結リード
５３ 隣接リード
６ 電子部品
Claims (6)
複数のリード（２１）を有してなるリードフレーム（２）と、
前記表面上に配置されたはんだ（３）と、
前記半導体チップの一部および前記リードフレームの一部を覆うモールド樹脂（４）とを備え、
前記リードは、薄肉部（２１１）と厚肉部（２１２）とによりなり、
前記薄肉部は、前記リードのうち前記半導体チップ側の一端に位置し、前記表面に対する法線方向から見て前記表面の一部と重畳すると共に、前記はんだを介して前記半導体チップと電気的に接続されており、
前記半導体チップは、前記裏面が前記モールド樹脂から露出すると共に、前記表面の一部が前記薄肉部の一部と重なっている、半導体装置。 A semiconductor chip (1) having a front surface (1a) and a back surface (1b) and transmitting a high frequency signal;
A lead frame (2) having a plurality of leads (21);
Solder (3) arranged on said surface,
A mold resin (4) covering a part of the semiconductor chip and a part of the lead frame,
The lead includes a thin portion (211) and a thick portion (212),
The thin portion is located at one end of the lead on the side of the semiconductor chip, overlaps with a part of the surface when viewed from a direction normal to the surface, and is electrically connected to the semiconductor chip via the solder. Connected,
A semiconductor device in which the back surface of the semiconductor chip is exposed from the mold resin and a part of the front surface overlaps with a part of the thin portion.
前記第１リードフレームとは前記モールド樹脂を隔てて配置され、前記第１リードフレームよりも厚み方向の寸法が大きい第２リードフレーム（５）をさらに有し、
前記第２リードフレームは、複数の第２リード（５１）を有してなり、
前記第２リードは、第２薄肉部（５１１）と第２厚肉部（５１２）とを有してなり、
前記第２薄肉部は、前記第２リードのうち前記半導体チップ側の一端に位置し、前記法線方向から見て前記表面の一部と重畳すると共に、前記はんだを介して前記半導体チップと電気的に接続されており、
前記第２薄肉部のうち前記はんだと接合する部分は、その厚みが前記第２薄肉部の残部より大きく、前記第２厚肉部よりも小さい接続部（５１３）とされている、請求項１に記載の半導体装置。 The lead frame is a first lead frame, the lead is a first lead, the thin portion is a first thin portion, the thick portion is a first thick portion,
A second lead frame (5), which is arranged to be separated from the first lead frame by the mold resin and has a larger dimension in the thickness direction than the first lead frame;
The second lead frame has a plurality of second leads (51),
The second lead has a second thin portion (511) and a second thick portion (512),
The second thin portion is located at one end of the second lead on the semiconductor chip side, overlaps with a part of the surface when viewed from the normal direction, and is electrically connected to the semiconductor chip via the solder. Connected to each other,
The portion of the second thin-walled portion that is to be joined to the solder is a connection portion (513) whose thickness is larger than the remaining portion of the second thin-walled portion and smaller than the second thick-walled portion. The semiconductor device according to 1.
前記第１リードフレームは、前記第２リードフレームの一部と電気的に接続された被連結リード（２２）をさらに有してなり、
前記第２リードフレームは、前記被連結リードと電気的に接続された連結リード（５２）と、前記連結リードに隣接する隣接リード（５３）とをさらに有してなり、
前記電子部品は、一端が前記連結リードに搭載され、他端が前記隣接リードに搭載されている、請求項２に記載の半導体装置。 An electronic component (6) arranged on the transmission path of the high-frequency signal in the second lead frame,
The first lead frame further includes a connected lead (22) electrically connected to a part of the second lead frame,
The second lead frame further includes a connecting lead (52) electrically connected to the connected lead, and an adjacent lead (53) adjacent to the connecting lead.
The semiconductor device according to claim 2, wherein one end of the electronic component is mounted on the connecting lead and the other end is mounted on the adjacent lead.
前記第１連結部および前記第２連結部は、前記裏面に対する法線方向から見て、連結用バンプ（８）に覆われており、
前記連結用バンプは、前記第１連結部および前記第２連結部それぞれに電気的に接続されることで、前記連結リードと前記被連結リードとを電気的に接続している、請求項３に記載の半導体装置。 The connected lead has a first connecting portion (221) having a through hole (222) formed along the thickness direction in the first thick portion, and a part of the connecting lead is provided in the through hole. A certain second connecting part (523) is inserted,
The first connecting portion and the second connecting portion are covered with the connecting bumps (8) when viewed from a direction normal to the back surface,
The connection bump is electrically connected to each of the first connection portion and the second connection portion to electrically connect the connection lead and the connected lead. The semiconductor device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018245197A JP2020107734A (en) | 2018-12-27 | 2018-12-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018245197A JP2020107734A (en) | 2018-12-27 | 2018-12-27 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020107734A true JP2020107734A (en) | 2020-07-09 |
Family
ID=71450921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018245197A Pending JP2020107734A (en) | 2018-12-27 | 2018-12-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020107734A (en) |
-
2018
- 2018-12-27 JP JP2018245197A patent/JP2020107734A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101193416B1 (en) | Three-dimensionally integrated semiconductor device and method for manufacturing the same | |
| JP5271886B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3481444B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3938742B2 (en) | Electronic component device and manufacturing method thereof | |
| JP6125332B2 (en) | Semiconductor device | |
| JP2011040602A (en) | Electronic device and manufacturing method therefor | |
| JPH05129473A (en) | Resin-sealed surface-mounting semiconductor device | |
| JPH06295962A (en) | Electronic part mounting substrate and manufacture thereof as well as electronic part mounting device | |
| JPH0448767A (en) | Resin-sealed semiconductor device | |
| KR960019680A (en) | Semiconductor device package method and device package | |
| JPWO2012137714A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR20120001621A (en) | Manufacturing method of semiconductor packages | |
| JP2010199148A (en) | Semiconductor sensor device and method of manufacturing thereof, package and method of manufacturing thereof, module and method of manufacturing thereof, and electronic device | |
| JP4614584B2 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
| JP2017028228A (en) | Multichip module and manufacturing method thereof | |
| WO2019111873A1 (en) | Module | |
| JP2020107734A (en) | Semiconductor device | |
| TWI387067B (en) | Substrateless chip package and fabricating method | |
| TW201804584A (en) | Double-sided electronic package | |
| WO2017038264A1 (en) | Module and method for manufacturing same | |
| TWI515808B (en) | Method for manufacturing chip package structure | |
| JP3914094B2 (en) | Semiconductor device | |
| KR101134706B1 (en) | Leadframe and method for manufacturing the same | |
| JP2007329372A (en) | Semiconductor package and its manufacturing method | |
| JP7382167B2 (en) | Electronic device and method for manufacturing electronic device |