JP2020092283A - マイクロ電子構造体における相互接続パッドの表面仕上げ材 - Google Patents
マイクロ電子構造体における相互接続パッドの表面仕上げ材 Download PDFInfo
- Publication number
- JP2020092283A JP2020092283A JP2020034984A JP2020034984A JP2020092283A JP 2020092283 A JP2020092283 A JP 2020092283A JP 2020034984 A JP2020034984 A JP 2020034984A JP 2020034984 A JP2020034984 A JP 2020034984A JP 2020092283 A JP2020092283 A JP 2020092283A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interconnect
- microelectronic
- solder
- resistant layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
(項目1)
相互接続パッドと、
上記相互接続パッド上の表面仕上げ材と、
上記表面仕上げ材上のはんだ相互接続部と
を備え、
上記表面仕上げ材は、少なくとも1つの展延性層及び少なくとも1つのエレクトロマイグレーション耐性層を含む多層の層間構造体を有する、
マイクロ電子構造体。
(項目2)
上記少なくとも1つの展延性層は、約2重量%〜10重量%の間のリン含量を有するニッケル材料を含む、項目1に記載のマイクロ電子構造体。
(項目3)
上記少なくとも1つのエレクトロマイグレーション耐性層は、約11重量%〜20重量%の間のリン含量を有するニッケル材料を含む、項目1又は2に記載のマイクロ電子構造体。
(項目4)
上記少なくとも1つのエレクトロマイグレーション耐性層は、高原子量金属を含む、項目1又は2に記載のマイクロ電子構造体。
(項目5)
上記高原子量金属は、ニッケル、コバルト及び鉄からなる群から選択される、項目項目4に記載のマイクロ電子構造体。
(項目6)
上記エレクトロマイグレーション耐性層は、耐火金属と組み合わせた、ニッケル、コバルト及び鉄からなる群から選択される金属を含む、項目1又は2に記載のマイクロ電子構造体。
(項目7)
上記エレクトロマイグレーション耐性層はさらにリンを含み、上記耐火金属は、タングステン、モリブデン及びレニウムからなる群から選択される、項目6に記載のマイクロ電子構造体。
(項目8)
上記少なくとも1つのエレクトロマイグレーション耐性層は、アモルファス層を含む、項目1又は2に記載のマイクロ電子構造体。
(項目9)
上記表面仕上げ材は、上記相互接続パッド上の第1のエレクトロマイグレーション耐性層と、上記エレクトロマイグレーション耐性層上の展延性層とを有する、項目1又は2に記載のマイクロ電子構造体。
(項目10)
上記表面仕上げ材は、上記相互接続パッド上の第1の展延性層と、上記第1の展延性層上のエレクトロマイグレーション耐性層と、上記エレクトロマイグレーション耐性層上の第2の展延性層とを有する、項目1に記載のマイクロ電子構造体。
(項目11)
相互接続パッドを形成する段階と、
上記相互接続パッド上に表面仕上げ材を形成する段階と、
上記表面仕上げ材上にはんだ相互接続部を形成する段階と
を備え、
上記表面仕上げ材は、少なくとも1つの展延性層及び少なくとも1つのエレクトロマイグレーション耐性層を含む多層の層間構造体を有する、
マイクロ電子構造体を製造する方法。
(項目12)
上記表面仕上げ材を形成する段階は、約2重量%〜10重量%の間のリン含量を有するニッケル材料を含む上記少なくとも1つの展延性層を形成する段階を有する、項目11に記載の方法。
(項目13)
上記少なくとも1つのエレクトロマイグレーション耐性層を形成する段階は、約11重量%〜20重量%の間のリン含量を有するニッケル材料層を形成する段階を含む、項目11又は12に記載の方法。
(項目14)
上記表面仕上げ材を形成する段階は、高原子量金属を含む上記少なくとも1つのエレクトロマイグレーション耐性層を形成する段階を有する、項目11又は12に記載の方法。
(項目15)
上記表面仕上げ材を形成する段階は、ニッケル、コバルト及び鉄からなる群から選択される上記高原子量金属を形成する段階を有する、項目14に記載の方法。
(項目16)
上記表面仕上げ材を形成する段階は、耐火金属と組み合わせた、ニッケル、コバルト及び鉄からなる群から選択される上記エレクトロマイグレーション耐性層を形成する段階を有する、項目11又は12に記載の方法。
(項目17)
上記エレクトロマイグレーション耐性層はさらにリンを含み、上記耐火金属は、タングステン、モリブデン及びレニウムからなる群から選択される金属を含む、項目16に記載の方法。
(項目18)
上記少なくとも1つのエレクトロマイグレーション耐性層を形成する段階は、アモルファス層を形成する段階を含む、項目11又は12に記載の方法。
(項目19)
上記表面仕上げ材を形成する段階は、上記相互接続パッド上に第1のエレクトロマイグレーション耐性層を形成する段階と、上記エレクトロマイグレーション耐性層上に展延性層を形成する段階とを有する、項目11又は12に記載の方法。
(項目20)
上記表面仕上げ材を形成する段階は、上記相互接続パッド上に第1の展延性層を形成する段階と、上記第1の展延性層上にエレクトロマイグレーション耐性層を形成する段階と、上記エレクトロマイグレーション耐性層上に第2の展延性層を形成する段階とを有する、項目11に記載の方法。
(項目21)
ボードと、
上記ボードに取り付けられたマイクロ電子構造体と
を備え、
上記マイクロ電子構造体及び上記ボードのうちの少なくとも1つは、
相互接続パッドと、
上記相互接続パッド上の表面仕上げ材と、
上記表面仕上げ材上のはんだ相互接続部と
を有し、
上記表面仕上げ材は、少なくとも1つの展延性層及び少なくとも1つのエレクトロマイグレーション耐性層を含む多層の層間構造体を含む、
電子システム。
(項目22)
上記少なくとも1つの展延性層は、約2重量%〜10重量%の間のリン含量を有するニッケル材料を含む、項目21に記載の電子システム。
(項目23)
上記少なくとも1つのエレクトロマイグレーション耐性層は、約11重量%〜20重量%の間のリン含量を有するニッケル材料を含む、項目21又は22に記載の電子システム。
(項目24)
上記少なくとも1つのエレクトロマイグレーション耐性層は、耐火金属及びリンと組み合わせた、ニッケル、コバルト及び鉄からなる群から選択される高原子量金属を含む、請求項21又は22に記載の電子システム。
(項目25)
上記表面仕上げ材は、上記相互接続パッド上の第1の展延性層と、上記第1の展延性層上のエレクトロマイグレーション耐性層と、上記エレクトロマイグレーション耐性層上の第2の展延性層とを有する、項目21又は22に記載の電子システム。
Claims (4)
- 銅を含む相互接続パッドと、
前記相互接続パッド直上の相互接続パッド展延性層と、
前記相互接続パッド展延性層直上のエレクトロマイグレーション耐性層と、
前記エレクトロマイグレーション耐性層直上のはんだ相互接続層と、
前記はんだ相互接続層の上部のはんだ相互接続部と
を備え、
前記相互接続パッド展延性層は、ニッケルを含む材料を有し、2重量%と10重量%の間の第1のリン含有量を有し、
前記エレクトロマイグレーション耐性層は、ニッケルを含み、前記第1のリン含有量より多く20重量%未満である第2のリン含有量を有し、
前記はんだ相互接続層は、前記エレクトロマイグレーション耐性層よりも少ないリン含有量を有するニッケルを含む材料を有し、
前記はんだ相互接続部は、スズおよび銀を含む、
マイクロ電子構造体。 - 前記第2のリン含有量は、11重量%と20重量%の間である、請求項1に記載のマイクロ電子構造体。
- 前記はんだ相互接続層の上方のバリア層をさらに備え、前記バリア層はパラジウムを含む、請求項1に記載のマイクロ電子構造体。
- 前記バリア層の上方の耐酸化層をさらに備え、前記耐酸化層は、金を含み、前記はんだ相互接続層は、前記耐酸化層の上方にある、請求項3に記載のマイクロ電子構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020034984A JP7015489B2 (ja) | 2020-03-02 | 2020-03-02 | マイクロ電子構造体における相互接続パッドの表面仕上げ材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020034984A JP7015489B2 (ja) | 2020-03-02 | 2020-03-02 | マイクロ電子構造体における相互接続パッドの表面仕上げ材 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017539002A Division JP6699846B2 (ja) | 2015-02-25 | 2015-02-25 | マイクロ電子構造体における相互接続パッドの表面仕上げ材 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020092283A true JP2020092283A (ja) | 2020-06-11 |
JP7015489B2 JP7015489B2 (ja) | 2022-02-03 |
Family
ID=71013124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020034984A Active JP7015489B2 (ja) | 2020-03-02 | 2020-03-02 | マイクロ電子構造体における相互接続パッドの表面仕上げ材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7015489B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000038682A (ja) * | 1998-07-24 | 2000-02-08 | Fujitsu Ltd | ニッケルめっき方法及び半導体装置 |
JP2001060760A (ja) * | 1999-06-18 | 2001-03-06 | Mitsubishi Electric Corp | 回路電極およびその形成方法 |
JP2002203925A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | 外部接続端子及び半導体装置 |
JP2011211057A (ja) * | 2010-03-30 | 2011-10-20 | Yamagata Prefecture | 鉛フリーはんだ用プリント配線基板およびその製造方法 |
-
2020
- 2020-03-02 JP JP2020034984A patent/JP7015489B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000038682A (ja) * | 1998-07-24 | 2000-02-08 | Fujitsu Ltd | ニッケルめっき方法及び半導体装置 |
JP2001060760A (ja) * | 1999-06-18 | 2001-03-06 | Mitsubishi Electric Corp | 回路電極およびその形成方法 |
JP2002203925A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | 外部接続端子及び半導体装置 |
JP2011211057A (ja) * | 2010-03-30 | 2011-10-20 | Yamagata Prefecture | 鉛フリーはんだ用プリント配線基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7015489B2 (ja) | 2022-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9461014B2 (en) | Methods of forming ultra thin package structures including low temperature solder and structures formed therby | |
US11444033B2 (en) | Hybrid microelectronic substrate and methods for fabricating the same | |
US9565787B2 (en) | Heat dissipation device loading mechanisms | |
JP6699846B2 (ja) | マイクロ電子構造体における相互接続パッドの表面仕上げ材 | |
TW202203392A (zh) | 積體電路封裝之模具材料層內的高導熱性、高模數結構 | |
JP7015489B2 (ja) | マイクロ電子構造体における相互接続パッドの表面仕上げ材 | |
EP4057783A1 (en) | Dielectric-to-metal adhesion promotion material | |
TWI712124B (zh) | 用於在微電子結構中的互連墊之表面修整層 | |
US11417592B2 (en) | Methods of utilizing low temperature solder assisted mounting techniques for package structures | |
US20220139792A1 (en) | Electronic substrates having heterogeneous dielectric layers | |
TWI620485B (zh) | 具有銅合金導電線路結構之微電子基板 | |
US10716214B2 (en) | Hybrid microelectronic substrate and methods for fabricating the same | |
US20190287915A1 (en) | Methods of forming barrier structures in high density package substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220107 |