図1は、本発明の第1の実施の形態に係る電力変換装置の回路図である。電力変換装置10は、直流電源電圧を入力する第1入力端IN1、第2入力端IN2と、直流電源と並列に直列接続された第1のフライングキャパシタ回路11及び第2のフライングキャパシタ回路12と、直流電源及び直列接続された第1のフライングキャパシタ回路11及び第2のフライングキャパシタ回路12と並列に直列接続された第3のフライングキャパシタ回路13及び第4のフライングキャパシタ回路14と、第1のフライングキャパシタ回路11及び第2のフライングキャパシタ回路12の出力端子間に直列接続された第1のスイッチング素子S1及び第2のスイッチング素子S2と、第3のフライングキャパシタ回路13及び第4のフライングキャパシタ回路14の出力端子間に直列接続された第3のスイッチング素子S3及び第4のスイッチング素子S4と、直列接続された第1のスイッチング素子S1及び第2のスイッチング素子S2の中点に設けられた第1出力端OUT1と、直列接続された第3つのスイッチング素子S3及び第4のスイッチング素子S4の中点に設けられた第2出力端OUT2とを備える。
以降の説明では、直流電源電圧を第1入力端IN1及び第2入力端IN2から入力し、交流電力を第1出力端OUT1及び第2出力端OUT2から出力する場合の動作について主に説明するが、この電力変換装置10は双方向性を有しており、交流側から直流側に電力を送ることも可能である。この場合は、入力と出力が逆転し、第1出力端OUT1及び第2出力端OUT2は第1入力端IN1及び第2入力端IN2となり、第1入力端IN1及び第2入力端IN2は第1出力端OUT1及び第2出力端OUT2となる。
図1に示した電力変換装置10では、第1〜第4のフライングキャパシタ回路11〜14として、3レベルの電圧を出力可能な3レベル回路が使用されているが、後述するように、第1〜第4のフライングキャパシタ回路11〜14として、(2N+3)レベル(ただし、Nは自然数)の電圧を出力可能なマルチレベル回路が使用されてもよい。
第1入力端IN1と第2入力端IN2との間には、容量値が同じである2つのキャパシタC1及びC2が直列接続される。2つのキャパシタC1及びC2が同じ容量値を有するので、2つのキャパシタC1及びC2のそれぞれの端子間電圧は直流電源電圧Eの半分(E/2)に等しい。したがって、第1入力端IN1の電位をE[V]、第2入力端IN2の電位を0[V]とすると、キャパシタC1とキャパシタC2との接続点の電位はE/2[V]となる。このように、図1に示した電力変換装置10では、2つのキャパシタC1及びC2により直流電源電圧を分圧しているが、別の例では、2つの抵抗器により直流電源電圧を分圧してもよいし、それぞれE/2[V]である2つの直流電源が接続されてもよい。第1のフライングキャパシタ回路11と第2のフライングキャパシタ回路12の接続点、及び第3のフライングキャパシタ回路13と第4のフライングキャパシタ回路14の接続点は、2つのキャパシタC1及びC2により分圧された直流電源電圧の中点に接続される。
第1〜第4のフライングキャパシタ回路11〜14は、全て、フライングキャパシタ形の3レベル回路であり、それぞれ、直列接続された4つのスイッチング素子と、1つのフライングキャパシタにより構成される。なお、別の例では、フライングキャパシタ形以外の3レベル回路が使用されてもよいし、3よりも多いレベルのマルチレベル回路が使用されてもよい。
第1のフライングキャパシタ回路11は、4つのスイッチング素子S5a、S5b、S5c、S5dと、1つのフライングキャパシタFC1により構成される。4つのスイッチング素子S5a〜S5dは、NチャネルのMOSFETにより構成され、それぞれのMOSFETのソース・ドレイン間にボディーダイオードが接続されている。4つのスイッチング素子S5a〜S5dは、S5a、S5b、S5c、S5dの順に直列接続され、スイッチング素子S5aは第1入力端IN1に接続され、スイッチング素子S5dはキャパシタC1とキャパシタC2との接続点に接続される。フライングキャパシタFC1の一端はスイッチング素子S5aとスイッチング素子S5bとの接続点に接続され、フライングキャパシタFC1の他端はスイッチング素子S5cとスイッチング素子S5dとの接続点に接続される。したがって、スイッチング素子S5bとスイッチング素子S5cとの接続点に設けられた出力端からは、スイッチング素子S5aから入力される電位E[V]と、スイッチング素子S5dから入力される電位E/2[V]の間の範囲の電位が出力されるが、フライングキャパシタFC1はE/4[V]の電圧になるようにプリチャージされ、E/4[V]の電圧を中心として充放電を繰り返されるので、第1のフライングキャパシタ回路11からは、概ね、E[V]、3E/4[V]、E/2[V]の3レベルの電位が出力されることになる。
第2のフライングキャパシタ回路12は、4つのスイッチング素子S6a、S6b、S6c、S6dと、1つのフライングキャパシタFC2により構成される。4つのスイッチング素子S6a〜S6dは、NチャネルのMOSFETにより構成され、それぞれのMOSFETのソース・ドレイン間にボディーダイオードが接続されている。4つのスイッチング素子S6a〜S6dは、S6a、S6b、S6c、S6dの順に直列接続され、スイッチング素子S6aはキャパシタC1とキャパシタC2との接続点に接続され、スイッチング素子S6dは第2入力端IN2に接続される。フライングキャパシタFC2の一端はスイッチング素子S6aとスイッチング素子S6bとの接続点に接続され、フライングキャパシタFC2の他端はスイッチング素子S6cとスイッチング素子S6dとの接続点に接続される。したがって、スイッチング素子S6bとスイッチング素子S6cとの接続点に設けられた出力端からは、スイッチング素子S6aから入力される電位E/2[V]と、スイッチング素子S6dから入力される電位0[V]の間の範囲の電位が出力されるが、フライングキャパシタFC2はE/4[V]の電圧になるようにプリチャージされ、E/4[V]の電圧を中心として充放電を繰り返されるので、第2のフライングキャパシタ回路12からは、概ね、E/2[V]、E/4[V]、0[V]の3レベルの電位が出力されることになる。
第3のフライングキャパシタ回路13は、4つのスイッチング素子S7a、S7b、S7c、S7dと、1つのフライングキャパシタFC3により構成される。4つのスイッチング素子S7a〜S7dは、NチャネルのMOSFETにより構成され、それぞれのMOSFETのソース・ドレイン間にボディーダイオードが接続されている。4つのスイッチング素子S7a〜S7dは、S7a、S7b、S7c、S7dの順に直列接続され、スイッチング素子S7aは第1入力端IN1に接続され、スイッチング素子S7dはキャパシタC1とキャパシタC2との接続点に接続される。フライングキャパシタFC3の一端はスイッチング素子S7aとスイッチング素子S7bとの接続点に接続され、フライングキャパシタFC3の他端はスイッチング素子S7cとスイッチング素子S7dとの接続点に接続される。したがって、スイッチング素子S7bとスイッチング素子S7cとの接続点に設けられた出力端からは、スイッチング素子S7aから入力される電位E[V]と、スイッチング素子S7dから入力される電位E/2[V]の間の範囲の電位が出力されるが、フライングキャパシタFC3はE/4[V]の電圧になるようにプリチャージされ、E/4[V]の電圧を中心として充放電を繰り返されるので、第3のフライングキャパシタ回路13からは、概ね、E[V]、3E/4[V]、E/2[V]の3レベルの電位が出力されることになる。
第4のフライングキャパシタ回路14は、4つのスイッチング素子S8a、S8b、S8c、S8dと、1つのフライングキャパシタFC4により構成される。4つのスイッチング素子S8a〜S8dは、NチャネルのMOSFETにより構成され、それぞれのMOSFETのソース・ドレイン間にボディーダイオードが接続されている。4つのスイッチング素子S8a〜S8dは、S8a、S8b、S8c、S8dの順に直列接続され、スイッチング素子S8aはキャパシタC1とキャパシタC2との接続点に接続され、スイッチング素子S8dは第2入力端IN2に接続される。フライングキャパシタFC4の一端はスイッチング素子S8aとスイッチング素子S8bとの接続点に接続され、フライングキャパシタFC4の他端はスイッチング素子S8cとスイッチング素子S8dとの接続点に接続される。したがって、スイッチング素子S8bとスイッチング素子S8cとの接続点に設けられた出力端からは、スイッチング素子S8aから入力される電位E/2[V]と、スイッチング素子S8dから入力される電位0[V]の間の範囲の電位が出力されるが、フライングキャパシタFC4はE/4[V]の電圧になるようにプリチャージされ、E/4[V]の電圧を中心として充放電を繰り返されるので、第4のフライングキャパシタ回路14からは、概ね、E/2[V]、E/4[V]、0[V]の3レベルの電位が出力されることになる。
本実施の形態に係る電力変換装置10では、4つの3レベル回路を全てフライングキャパシタ形の3レベル回路により構成するので、4つのフライングキャパシタ回路11〜14を構成する全てのスイッチング素子の耐圧をE/4[V]とすることができる。これにより、安価で高性能なMOSFETなどの低耐圧スイッチング素子を使用することができるので、安価で高性能な電力変換装置を提供することができる。なお、別の例では、4つのフライングキャパシタ回路11〜14を構成するスイッチング素子の一部または全部を、IGBT(Insulated Gate Bipolar Transistor)などの他のスイッチング素子により構成してもよい。
後述するように、本実施の形態に係る電力変換装置の制御方法では、直列接続された2つのフライングキャパシタ回路11及び12の出力電圧の差がE/2[V]以下となるように、2つのフライングキャパシタ回路11及び12を制御する。また、直列接続された2つのフライングキャパシタ回路13及び14の出力電圧の差もE/2[V]以下となるように、2つのフライングキャパシタ回路13及び14を制御する。したがって、出力段のスイッチング素子S1〜S4として、耐圧がE/2[V]であるスイッチング素子を使用することができる。これにより、安価で高性能なMOSFETなどの低耐圧スイッチング素子を出力段にも使用することができるので、安価で高性能な電力変換装置を提供することができる。また、低耐圧スイッチング素子を使用することにより、スイッチング素子の切り替えの際に生じるリカバリ電流を低減させることができるので、リカバリ電流に起因する素子の損傷を抑えることができる。
また、後述するように、本実施の形態に係る電力変換装置の制御方法では、出力段のスイッチング素子S1〜S4は、出力電圧の極性が切り替えられる時のみに動作するように制御する。そのため、スイッチング素子S1〜S4のデューティー制御の周波数は、4つのフライングキャパシタ回路11〜14を構成するスイッチング素子のデューティー制御の周波数よりもかなり低くなる。したがって、それぞれのスイッチング素子S1〜S4に代えて、より耐圧の低い複数のスイッチング素子を直列に接続した構成とすることができる。本実施の形態に係る電力変換装置10では、出力段のスイッチング素子において、直列に接続された複数のスイッチング素子に入力される制御信号の立ち上がりまたは立ち下がりのタイミングのずれや、スイッチング素子の特性の差異などに起因する、複数のスイッチング素子のオンオフのタイミングの多少のずれが生じても、スナバ回路などにより電圧の急上昇を抑制し、適切に保護することができるからである。なお、後述する制御方法の第2の例におけるスイッチングパターンにおいては、電圧がゼロの状態でスイッチング素子S1〜S4をスイッチングすることができるので、更にタイミングのずれが許容される。
図2は、本発明の第2の実施の形態に係る電力変換装置の回路図である。図2に示した電力変換装置10は、図1に示した電力変換装置10の出力段のスイッチング素子S1〜S4が、それぞれ、直列接続された2つのスイッチング素子に置き換えられている。それ以外の構成は、図1と同様である。
このような構成によれば、出力段のスイッチング素子の耐圧を、図1に示した電力変換装置10と比べてさらに半分にすることができるので、出力段のスイッチング素子S1a〜S4bの耐圧は全てE/4[V]となる。したがって、図2に示した電力変換装置10を構成する全てのスイッチング素子として、耐圧がE/4[V]であるスイッチング素子を使用することができる。例えば、直流電源電圧が600[V]である場合、全てのスイッチング素子を、より安価で高性能な、耐圧が150[V]であるスイッチング素子により構成することができるので、安価で高性能な電力変換装置を提供することができる。
以下、図2に示した電力変換装置の回路を用いて、本発明の実施の形態に係る電力変換装置の制御方法について説明する。図2に示した電力変換装置10を構成する全てのスイッチング素子はMOSFETにより構成され、それぞれのスイッチング素子のゲート端子には、図示しない制御回路からゲート信号が供給されてオンオフが制御されるものとする。
図3は、実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第1の例において、U相が+でW相が−である極性の出力電圧を出力する時のスイッチングパターンを示す。図3では、図を見やすくするために、スイッチング素子を簡略化して図示している。
図3(a)は、+E[V]の出力電圧を出力するためのスイッチングパターン(1)を示す。スイッチングパターン(1)においては、第1のフライングキャパシタ回路11のスイッチング素子S5a及びS5bをオン、S5c及びS5dをオフにして、第1のフライングキャパシタ回路11からE[V]を出力させるとともに、出力段のスイッチング素子S1a及びS1bをオン、S2a及びS2bをオフにして、第1のフライングキャパシタ回路11から出力されるE[V]を第1出力端OUT1から出力させる。また、第4のフライングキャパシタ回路14のスイッチング素子S8c及びS8dをオン、S8a及びS8bをオフにして、第4のフライングキャパシタ回路14から0[V]を出力させるとともに、出力段のスイッチング素子S4a及びS4bをオン、S3a及びS3bをオフにして、第4のフライングキャパシタ回路14から出力される0[V]を第2出力端OUT2から出力させる。これにより、第1出力端OUT1及び第2出力端OUT2から+E[V]の出力電圧が出力される。
このとき、第1のフライングキャパシタ回路11と直列接続された第2のフライングキャパシタ回路12を、第1のフライングキャパシタ回路11と連動して同じスイッチングパターンで制御すると、第1のフライングキャパシタ回路11から出力される電位と第2のフライングキャパシタ回路12から出力される電位の差をE/2[V]とすることができる。具体的には、第2のフライングキャパシタ回路12のスイッチング素子S6a及びS6bをオン、S6c及びS6dをオフにして、第2のフライングキャパシタ回路12からE/2[V]を出力させると、第1のフライングキャパシタ回路11から出力される電位E[V]と第2のフライングキャパシタ回路12から出力される電位E/2[V]の差はE/2[V]となる。
同様に、第4のフライングキャパシタ回路14と直列接続された第3のフライングキャパシタ回路13を、第4のフライングキャパシタ回路14と連動して同じスイッチングパターンで制御すると、第3のフライングキャパシタ回路13から出力される電位と第4のフライングキャパシタ回路14から出力される電位の差をE/2[V]とすることができる。具体的には、第3のフライングキャパシタ回路13のスイッチング素子S7c及びS7dをオン、S7a及びS7bをオフにして、第3のフライングキャパシタ回路13からE/2[V]を出力させると、第3のフライングキャパシタ回路13から出力される電位E/2[V]と第4のフライングキャパシタ回路14から出力される電位0[V]の差はE/2[V]となる。
スイッチングパターン(1)において、4つのフライングキャパシタFC1〜FC4は充電も放電もされず、電荷が維持される。
図3(b)は、+E/2[V]の出力電圧を出力するためのスイッチングパターン(2)を示す。スイッチングパターン(2)においては、第1のフライングキャパシタ回路11のスイッチング素子S5a及びS5cをオン、S5b及びS5dをオフにして、第1のフライングキャパシタ回路11から3E/4[V]を出力させるとともに、出力段のスイッチング素子S1a及びS1bをオン、S2a及びS2bをオフにして、第1のフライングキャパシタ回路11から出力される3E/4[V]を第1出力端OUT1から出力させる。また、第4のフライングキャパシタ回路14のスイッチング素子S8b及びS8dをオン、S8a及びS8cをオフにして、第4のフライングキャパシタ回路14からE/4[V]を出力させるとともに、出力段のスイッチング素子S4a及びS4bをオン、S3a及びS3bをオフにして、第4のフライングキャパシタ回路14から出力されるE/4[V]を第2出力端OUT2から出力させる。これにより、第1出力端OUT1及び第2出力端OUT2から+E/2[V]の出力電圧が出力される。
このとき、第2のフライングキャパシタ回路12のスイッチング素子S6a及びS6cをオン、S6b及びS6dをオフにして、第2のフライングキャパシタ回路12からE/4[V]を出力させると、第1のフライングキャパシタ回路11から出力される電位3E/4[V]と第2のフライングキャパシタ回路12から出力される電位E/4[V]の差はE/2[V]となる。
同様に、第3のフライングキャパシタ回路13のスイッチング素子S7b及びS7dをオン、S7a及びS7cをオフにして、第3のフライングキャパシタ回路13から3E/4[V]を出力させると、第3のフライングキャパシタ回路13から出力される電位3E/4[V]と第4のフライングキャパシタ回路14から出力される電位E/4[V]の差はE/2[V]となる。
スイッチングパターン(2)において、フライングキャパシタFC1及びFC4は充電され、フライングキャパシタFC2及びFC3は充放電されない。
図3(c)は、+E/2[V]の出力電圧を出力するためのスイッチングパターン(3)を示す。スイッチングパターン(3)においては、第1のフライングキャパシタ回路11のスイッチング素子S5b及びS5dをオン、S5a及びS5cをオフにして、第1のフライングキャパシタ回路11から3E/4[V]を出力させるとともに、出力段のスイッチング素子S1a及びS1bをオン、S2a及びS2bをオフにして、第1のフライングキャパシタ回路11から出力される3E/4[V]を第1出力端OUT1から出力させる。また、第4のフライングキャパシタ回路14のスイッチング素子S8a及びS8cをオン、S8b及びS8dをオフにして、第4のフライングキャパシタ回路14からE/4[V]を出力させるとともに、出力段のスイッチング素子S4a及びS4bをオン、S3a及びS3bをオフにして、第4のフライングキャパシタ回路14から出力されるE/4[V]を第2出力端OUT2から出力させる。これにより、第1出力端OUT1及び第2出力端OUT2から+E/2[V]の出力電圧が出力される。
このとき、第2のフライングキャパシタ回路12のスイッチング素子S6b及びS6dをオン、S6a及びS6cをオフにして、第2のフライングキャパシタ回路12からE/4[V]を出力させると、第1のフライングキャパシタ回路11から出力される電位3E/4[V]と第2のフライングキャパシタ回路12から出力される電位E/4[V]の差はE/2[V]となる。
同様に、第3のフライングキャパシタ回路13のスイッチング素子S7a及びS7cをオン、S7b及びS7dをオフにして、第3のフライングキャパシタ回路13から3E/4[V]を出力させると、第3のフライングキャパシタ回路13から出力される電位3E/4[V]と第4のフライングキャパシタ回路14から出力される電位E/4[V]の差はE/2[V]となる。
スイッチングパターン(3)において、フライングキャパシタFC1及びFC4は放電され、フライングキャパシタFC2及びFC3は充放電されない。
図3(d)は、+E/2[V]の出力電圧を出力するためのスイッチングパターン(4)を示す。スイッチングパターン(4)においては、第1のフライングキャパシタ回路11のスイッチング素子S5c及びS5dをオン、S5a及びS5bをオフにして、第1のフライングキャパシタ回路11からE/2[V]を出力させるとともに、出力段のスイッチング素子S1a及びS1bをオン、S2a及びS2bをオフにして、第1のフライングキャパシタ回路11から出力されるE/2[V]を第1出力端OUT1から出力させる。また、第4のフライングキャパシタ回路14のスイッチング素子S8a及びS8bをオン、S8c及びS8dをオフにして、第4のフライングキャパシタ回路14からE/2[V]を出力させるとともに、出力段のスイッチング素子S4a及びS4bをオン、S3a及びS3bをオフにして、第4のフライングキャパシタ回路14から出力されるE/2[V]を第2出力端OUT2から出力させる。これにより、第1出力端OUT1及び第2出力端OUT2から+0[V]の出力電圧が出力される。
このとき、第2のフライングキャパシタ回路12のスイッチング素子S6c及びS6dをオン、S6a及びS6bをオフにして、第2のフライングキャパシタ回路12から0[V]を出力させると、第1のフライングキャパシタ回路11から出力される電位E/2[V]と第2のフライングキャパシタ回路12から出力される電位0[V]の差はE/2[V]となる。
同様に、第3のフライングキャパシタ回路13のスイッチング素子S7a及びS7bをオン、S7c及びS7dをオフにして、第3のフライングキャパシタ回路13からE[V]を出力させると、第3のフライングキャパシタ回路13から出力される電位E[V]と第4のフライングキャパシタ回路14から出力される電位E/2[V]の差はE/2[V]となる。
スイッチングパターン(4)において、4つのフライングキャパシタFC1〜FC4は充電も放電もされず、電荷が維持される。
図4は、実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第1の例において、U相が−でW相が+である極性の出力電圧を出力する時のスイッチングパターンを示す。図4でも、図を見やすくするために、スイッチング素子を簡略化して図示している。
図4(a)は、−E[V]の出力電圧を出力するためのスイッチングパターン(1)を示す。スイッチングパターン(1)においては、第2のフライングキャパシタ回路12のスイッチング素子S6c及びS6dをオン、S6a及びS6bをオフにして、第2のフライングキャパシタ回路12から0[V]を出力させるとともに、出力段のスイッチング素子S2a及びS2bをオン、S1a及びS1bをオフにして、第2のフライングキャパシタ回路12から出力される0[V]を第1出力端OUT1から出力させる。また、第3のフライングキャパシタ回路13のスイッチング素子S7a及びS7bをオン、S7c及びS7dをオフにして、第3のフライングキャパシタ回路13からE[V]を出力させるとともに、出力段のスイッチング素子S3a及びS3bをオン、S4a及びS4bをオフにして、第3のフライングキャパシタ回路13から出力されるE[V]を第2出力端OUT2から出力させる。これにより、第1出力端OUT1及び第2出力端OUT2から−E[V]の出力電圧が出力される。
このとき、第1のフライングキャパシタ回路11のスイッチング素子S5c及びS5dをオン、S5a及びS5bをオフにして、第1のフライングキャパシタ回路11からE/2[V]を出力させると、第1のフライングキャパシタ回路11から出力される電位E/2[V]と第2のフライングキャパシタ回路12から出力される電位0[V]の差はE/2[V]となる。
同様に、第4のフライングキャパシタ回路14のスイッチング素子S8a及びS8bをオン、S8c及びS8dをオフにして、第4のフライングキャパシタ回路14からE/2[V]を出力させると、第3のフライングキャパシタ回路13から出力される電位E[V]と第4のフライングキャパシタ回路14から出力される電位E/2[V]の差はE/2[V]となる。
スイッチングパターン(1)において、4つのフライングキャパシタFC1〜FC4は充電も放電もされず、電荷が維持される。
図4(b)は、−E/2[V]の出力電圧を出力するためのスイッチングパターン(2)を示す。スイッチングパターン(2)においては、第2のフライングキャパシタ回路12のスイッチング素子S6b及びS6dをオン、S6a及びS6cをオフにして、第2のフライングキャパシタ回路12からE/4[V]を出力させるとともに、出力段のスイッチング素子S2a及びS2bをオン、S1a及びS1bをオフにして、第2のフライングキャパシタ回路12から出力されるE/4[V]を第1出力端OUT1から出力させる。また、第3のフライングキャパシタ回路13のスイッチング素子S7a及びS7cをオン、S7b及びS7dをオフにして、第3のフライングキャパシタ回路13から3E/4[V]を出力させるとともに、出力段のスイッチング素子S3a及びS3bをオン、S4a及びS4bをオフにして、第3のフライングキャパシタ回路13から出力される3E/4[V]を第2出力端OUT2から出力させる。これにより、第1出力端OUT1及び第2出力端OUT2から−E/2[V]の出力電圧が出力される。
このとき、第1のフライングキャパシタ回路11のスイッチング素子S5b及びS5dをオン、S5a及びS5cをオフにして、第1のフライングキャパシタ回路11から3E/4[V]を出力させると、第1のフライングキャパシタ回路11から出力される電位3E/4[V]と第2のフライングキャパシタ回路12から出力される電位E/4[V]の差はE/2[V]となる。
同様に、第4のフライングキャパシタ回路14のスイッチング素子S8a及びS8cをオン、S8b及びS8dをオフにして、第4のフライングキャパシタ回路14からE/4[V]を出力させると、第3のフライングキャパシタ回路13から出力される電位3E/4[V]と第4のフライングキャパシタ回路14から出力される電位E/4[V]の差はE/2[V]となる。
スイッチングパターン(2)において、フライングキャパシタFC2及びFC3は充電され、フライングキャパシタFC1及びFC4は充放電されない。
図4(c)は、−E/2[V]の出力電圧を出力するためのスイッチングパターン(3)を示す。スイッチングパターン(3)においては、第2のフライングキャパシタ回路12のスイッチング素子S6a及びS6cをオン、S6b及びS6dをオフにして、第2のフライングキャパシタ回路12からE/4[V]を出力させるとともに、出力段のスイッチング素子S2a及びS2bをオン、S1a及びS1bをオフにして、第2のフライングキャパシタ回路12から出力されるE/4[V]を第1出力端OUT1から出力させる。また、第3のフライングキャパシタ回路13のスイッチング素子S7b及びS7dをオン、S7a及びS7cをオフにして、第3のフライングキャパシタ回路13から3E/4[V]を出力させるとともに、出力段のスイッチング素子S3a及びS3bをオン、S4a及びS4bをオフにして、第3のフライングキャパシタ回路13から出力される3E/4[V]を第2出力端OUT2から出力させる。これにより、第1出力端OUT1及び第2出力端OUT2から−E/2[V]の出力電圧が出力される。
このとき、第1のフライングキャパシタ回路11のスイッチング素子S5a及びS5cをオン、S5b及びS5dをオフにして、第1のフライングキャパシタ回路11から3E/4[V]を出力させると、第1のフライングキャパシタ回路11から出力される電位3E/4[V]と第2のフライングキャパシタ回路12から出力される電位E/4[V]の差はE/2[V]となる。
同様に、第4のフライングキャパシタ回路14のスイッチング素子S8b及びS8dをオン、S8a及びS8cをオフにして、第4のフライングキャパシタ回路14からE/4[V]を出力させると、第3のフライングキャパシタ回路13から出力される電位3E/4[V]と第4のフライングキャパシタ回路14から出力される電位E/4[V]の差はE/2[V]となる。
スイッチングパターン(3)において、フライングキャパシタFC2及びFC3は放電され、フライングキャパシタFC1及びFC4は充放電されない。
図4(d)は、−0[V]の出力電圧を出力するためのスイッチングパターン(4)を示す。スイッチングパターン(4)においては、第2のフライングキャパシタ回路12のスイッチング素子S6a及びS6bをオン、S6c及びS6dをオフにして、第2のフライングキャパシタ回路12からE/2[V]を出力させるとともに、出力段のスイッチング素子S2a及びS2bをオン、S1a及びS1bをオフにして、第2のフライングキャパシタ回路12から出力されるE/2[V]を第1出力端OUT1から出力させる。また、第3のフライングキャパシタ回路13のスイッチング素子S7c及びS7dをオン、S7a及びS7bをオフにして、第3のフライングキャパシタ回路13からE/2[V]を出力させるとともに、出力段のスイッチング素子S3a及びS3bをオン、S4a及びS4bをオフにして、第3のフライングキャパシタ回路13から出力されるE/2[V]を第2出力端OUT2から出力させる。これにより、第1出力端OUT1及び第2出力端OUT2から−0[V]の出力電圧が出力される。
このとき、第1のフライングキャパシタ回路11のスイッチング素子S5a及びS5bをオン、S5c及びS5dをオフにして、第1のフライングキャパシタ回路11からE[V]を出力させると、第1のフライングキャパシタ回路11から出力される電位E[V]と第2のフライングキャパシタ回路12から出力される電位E/2[V]の差はE/2[V]となる。
同様に、第4のフライングキャパシタ回路14のスイッチング素子S8c及びS8dをオン、S8a及びS8bをオフにして、第4のフライングキャパシタ回路14から0[V]を出力させると、第3のフライングキャパシタ回路13から出力される電位E/2[V]と第4のフライングキャパシタ回路14から出力される電位0[V]の差はE/2[V]となる。
スイッチングパターン(4)において、4つのフライングキャパシタFC1〜FC4は充電も放電もされず、電荷が維持される。
以上のように、本実施の形態に係る電力変換装置10は、−E、−E/2、0、+E/2、+Eの5段階の電圧を出力することができるが、第1の例における全てのスイッチングパターンにおいて、第1のフライングキャパシタ回路11の出力電圧と第2のフライングキャパシタ回路12の出力電圧の差はE/2[V]以下であり、第3のフライングキャパシタ回路13の出力電圧と第4のフライングキャパシタ回路14の出力電圧の差もE/2[V]以下である。また、図3に示すように、交流電力の半波を生成するために、U相が+でW相が−である極性の出力電圧を出力する間は、出力段のスイッチング素子S1a、S1b、S4a、S4bはオンで、S2a、S2b、S3a、S3bはオフである。また、図4に示すように、交流電力の逆極性の半波を生成するために、U相が−でW相が+である極性の出力電圧を出力する間は、出力段のスイッチング素子S2a、S2b、S3a、S3bはオンで、S1a、S1b、S4a、S4bはオフである。このように、出力段のスイッチング素子は、電力変換装置10の出力電圧の極性が切り替わる時のみにオンオフが切り替えられる。
図5は、実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第2の例において、U相が+でW相が−である極性の出力電圧を出力する時のスイッチングパターンを示す。図5(a)〜(d)に示すスイッチングパターン(1)〜(4)において、第1のフライングキャパシタ回路11及び第4のフライングキャパシタ回路14を構成するスイッチング素子と、出力段のスイッチング素子のスイッチングパターンは、図3(a)〜(d)に示した第1の例におけるスイッチングパターン(1)〜(4)とそれぞれ同じである。したがって、第1出力端OUT1及び第2出力端OUT2から出力される電圧と、フライングキャパシタFC1及びFC4の充放電の状態も、図3(a)〜(d)に示した第1の例におけるスイッチングパターン(1)〜(4)の場合とそれぞれ同じである。
図5(a)〜(d)に示すスイッチングパターン(1)〜(4)において、第2のフライングキャパシタ回路12及び第3のフライングキャパシタ回路13を構成するスイッチング素子のスイッチングパターンは全て同じであり、スイッチング素子S6a、S6b、S7c、及びS7dはずっとオンのままであり、スイッチング素子S6c、S6d、S7a、及びS7bはずっとオフのままである。したがって、第2のフライングキャパシタ回路12の出力電圧も、第3のフライングキャパシタ回路13の出力電圧も、ずっとE/2[V]のままである。
そうすると、第1のフライングキャパシタ回路11の出力電圧と第2のフライングキャパシタ回路12の出力電圧の差は、スイッチングパターン(1)ではE/2[V]、スイッチングパターン(2)及び(3)ではE/4[V]、スイッチングパターン(4)では0[V]となる。また、第3のフライングキャパシタ回路13の出力電圧と第4のフライングキャパシタ回路14の出力電圧の差も、スイッチングパターン(1)ではE/2[V]、スイッチングパターン(2)及び(3)ではE/4[V]、スイッチングパターン(4)では0[V]となる。したがって、第2の例においても、第1のフライングキャパシタ回路11の出力電圧と第2のフライングキャパシタ回路12の出力電圧の差、及び、第3のフライングキャパシタ回路13の出力電圧と第4のフライングキャパシタ回路14の出力電圧の差がE/2[V]以下となるように制御することができる。
図6は、実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第2の例において、U相が−でW相が+である極性の出力電圧を出力する時のスイッチングパターンを示す。図6(a)〜(d)に示すスイッチングパターン(1)〜(4)において、第2のフライングキャパシタ回路12及び第3のフライングキャパシタ回路13を構成するスイッチング素子と、出力段のスイッチング素子のスイッチングパターンは、図4(a)〜(d)に示した第1の例におけるスイッチングパターン(1)〜(4)とそれぞれ同じである。したがって、第1出力端OUT1及び第2出力端OUT2から出力される電圧と、フライングキャパシタFC2及びFC3の充放電の状態も、図4(a)〜(d)に示した第1の例におけるスイッチングパターン(1)〜(4)の場合とそれぞれ同じである。
図6(a)〜(d)に示すスイッチングパターン(1)〜(4)において、第1のフライングキャパシタ回路11及び第4のフライングキャパシタ回路14を構成するスイッチング素子のスイッチングパターンは全て同じであり、スイッチング素子S5c、S5d、S8a、及びS8bはずっとオンのままであり、スイッチング素子S5a、S5b、S8c、及びS8dはずっとオフのままである。したがって、第1のフライングキャパシタ回路11の出力電圧も、第4のフライングキャパシタ回路14の出力電圧も、ずっとE/2[V]のままである。
そうすると、第1のフライングキャパシタ回路11の出力電圧と第2のフライングキャパシタ回路12の出力電圧の差は、スイッチングパターン(1)ではE/2[V]、スイッチングパターン(2)及び(3)ではE/4[V]、スイッチングパターン(4)では0[V]となる。また、第3のフライングキャパシタ回路13の出力電圧と第4のフライングキャパシタ回路14の出力電圧の差も、スイッチングパターン(1)ではE/2[V]、スイッチングパターン(2)及び(3)ではE/4[V]、スイッチングパターン(4)では0[V]となる。したがって、第2の例においても、第1のフライングキャパシタ回路11の出力電圧と第2のフライングキャパシタ回路12の出力電圧の差、及び、第3のフライングキャパシタ回路13の出力電圧と第4のフライングキャパシタ回路14の出力電圧の差がE/2[V]以下となるように制御することができる。
第2の例においては、出力電圧の極性が切り替わる時、すなわち、スイッチングパターン(4)の時には、第1のフライングキャパシタ回路11の出力電圧と第2のフライングキャパシタ回路12の出力電圧の差も、第3のフライングキャパシタ回路13の出力電圧と第4のフライングキャパシタ回路14の出力電圧の差も、0[V]となる。したがって、出力段のスイッチング素子を、ゼロ電圧スイッチング(ZVS)で制御することができるので、スイッチングの際に生じる損失や負荷などを低減させることができる。
本実施の形態に係る電力変換装置の制御方法においては、図3(b)及び図3(c)、図5(b)及び図5(c)に示すように、同じ電圧+E/2[V]を異なるスイッチングパターン(2)及び(3)により出力することができるが、スイッチングパターン(2)ではフライングキャパシタFC1及びFC4が充電され、スイッチングパターン(3)ではフライングキャパシタFC1及びFC4が放電される。したがって、+E/2[V]の出力電圧を出力するためのスイッチングパターン(2)とスイッチングパターン(3)のデューティー比を制御することにより、フライングキャパシタFC1及びFC4の電圧を一定に保つことができる。同様に、図4(b)及び図4(c)、図6(b)及び図6(C)に示すように、同じ電圧−E/2[V]を異なるスイッチングパターン(2)及び(3)により出力することができるが、スイッチングパターン(2)ではフライングキャパシタFC2及びFC3が充電され、スイッチングパターン(3)ではフライングキャパシタFC2及びFC3が放電される。したがって、−E/2[V]の出力電圧を出力するスイッチングパターン(2)とスイッチングパターン(3)のデューティー比を制御することにより、フライングキャパシタFC2及びFC3の電圧を一定に保つことができる。これにより、電力変換装置10の出力電圧をより精確かつ効率的に制御することができる。
なお、図3(b)、図3(c)、図4(b)、図4(c)、図5(b)、図5(c)、図6(b)、及び図6(c)に示したスイッチングパターンでは2つのフライングキャパシタの双方が充電され、または放電されるが、一方を充電しつつ他方を放電するように制御することも可能である。
図7は、図3(b)に示したスイッチングパターン(2)及び図3(c)に示したスイッチングパターン(3)の別の例を示す。図7(a)に示すスイッチングパターンは、図3(b)に示したスイッチングパターン(2)と同じであり、図7(c)に示すスイッチングパターンは、図3(c)に示したスイッチングパターン(3)と同じであるが、比較のために再度示している。図7(b)に示すスイッチングパターン(2’)では、U相側の2つのフライングキャパシタ回路11及び12を構成するスイッチング素子のスイッチングパターンは、スイッチングパターン(2)と同じであるが、W相側の2つのフライングキャパシタ回路13及び14を構成するスイッチング素子のスイッチングパターンは、スイッチングパターン(3)と同じであるので、フライングキャパシタFC1は充電される一方、フライングキャパシタFC4は放電される。図7(d)に示すスイッチングパターン(3’)では、U相側の2つのフライングキャパシタ回路11及び12を構成するスイッチング素子のスイッチングパターンは、スイッチングパターン(3)と同じであるが、W相側の2つのフライングキャパシタ回路13及び14を構成するスイッチング素子のスイッチングパターンは、スイッチングパターン(2)と同じであるので、フライングキャパシタFC1は放電される一方、フライングキャパシタFC4は充電される。図4(b)、図5(b)、及び図6(b)に示したスイッチングパターン(2)及び図4(c)、図5(c)、及び図6(c)に示したスイッチングパターン(3)についても同様である。
本実施の形態に係る電力変換装置10の制御方法におけるスイッチングパターンの第1の例において、スイッチングパターン(2)と(3)のみを用い、スイッチングパターン(2’)及び(3’)を用いない場合には、図3及び図4に示した全てのスイッチングパターンにおいて、直列接続された2つのフライングキャパシタ回路を構成するスイッチング素子のスイッチングパターンは互いに連動しており、並列に接続された対向するアームの直列接続された2つのフライングキャパシタ回路を構成するスイッチング素子のスイッチングパターンは反転となっている。すなわち、第1のフライングキャパシタ回路11と第2のフライングキャパシタ回路12とは連動制御され、第3のフライングキャパシタ回路13と第4のフライングキャパシタ回路14も連動制御され、第1のフライングキャパシタ回路11及び第2のフライングキャパシタ回路12と第3のフライングキャパシタ回路13及び第4のフライングキャパシタ回路14とは反転制御される。また、出力段のスイッチング素子S1a及びS1bとS4a及びS4bは連動制御され、スイッチング素子S2a及びS2bとS3a及びS3bも連動制御され、スイッチング素子S1a、S1b、S4a、及びS4bと、スイッチング素子S2a、S2b、S3a、及びS3bとは反転制御される。したがって、制御回路から電力変換装置10を構成する各スイッチング素子のゲート端子にゲート信号を供給するための制御線は、フライングキャパシタ回路11〜14を構成するスイッチング素子を制御するための4本と、出力段のスイッチング素子により出力電圧の極性を制御するための2本の、計6本でよい。第3のフライングキャパシタ回路13及び第4のフライングキャパシタ回路14を構成するスイッチング素子には、第1のフライングキャパシタ回路11及び第2のフライングキャパシタ回路12を構成するスイッチング素子に供給される制御信号の反転信号が供給される。このように、本実施の形態に係る電力変換装置10によれば、制御線の構成を簡略化することができるので、安価で小型な電力変換装置を提供することができる。また、制御を簡略化することができるので、誤動作や故障の発生を低減させることができる。
本実施の形態に係る電力変換装置10の制御方法におけるスイッチングパターンの第1の例において、スイッチングパターン(2)及び(3)だけでなく、スイッチングパターン(2’)及び(3’)も併用する場合には、フライングキャパシタFC1とFC4、または、FC2とFC3の電圧にずれが生じた場合であっても、それぞれのフライングキャパシタを独立して充放電することができるので、よりきめ細かくフライングキャパシタの電圧を調整し、一定に保つことができる。この場合も、第1のフライングキャパシタ回路11と第2のフライングキャパシタ回路12とは連動制御され、第3のフライングキャパシタ回路13と第4のフライングキャパシタ回路14とは連動制御されるので、制御回路から電力変換装置10を構成する各スイッチング素子のゲート端子にゲート信号を供給するための制御線は、フライングキャパシタ回路11及び12を構成するスイッチング素子を制御するための4本と、フライングキャパシタ回路13及び14を構成するスイッチング素子を制御するための4本と、出力段のスイッチング素子により出力電圧の極性を制御するための2本の、計10本でよい。
上記で説明したスイッチングパターンは、全て直流側から交流側に電力を送る場合のスイッチングパターンであるが、前述したように、本実施の形態に係る電力変換装置10は、交流側から直流側に電力を送ることも可能である。この場合、電流の向きが逆になるので、フライングキャパシタの充電と放電は反対になる。
以下、本実施の形態に係る電力変換装置の制御方法において、フライングキャパシタの電圧を一定に保つための技術について説明する。
図8は、実施の形態に係る電力変換装置の制御方法の第1の例を示す。第1の例では、2つの搬送波を用いてスイッチング素子のデューティー比を制御する。最上段に示すように、制御回路において、三角波である第1の搬送波(実線)と、デューティー制御のための参照信号との比較により、ゲート信号Gu1及びGu4が生成され、第1の搬送波の位相を反転させた第2の搬送波破線)と、デューティー制御のための参照信号との比較により、ゲート信号Gu2及びGu3が生成される。生成されるゲート信号Gu1〜Gu4を第2〜5段に示す。デューティー制御のための参照信号は、電力変換装置10が出力すべき電圧に応じて調整される。
生成されたゲート信号Gu1〜Gu4は、制御線を介してそれぞれのスイッチング素子へ供給される。第1の例では、スイッチングパターン(2’)及び(3’)は用いられず、スイッチングパターン(2)及び(3)が用いられる。したがって、スイッチング素子S5a及びS6aにゲート信号Gu1が供給され、S7a及びS8aにゲート信号Gu1の反転信号が供給され、S5b及びS6bにゲート信号Gu2が供給され、S7b及びS8bにゲート信号Gu2の反転信号が供給され、スイッチング素子S5c及びS6cにゲート信号Gu3が供給され、S7c及びS8cにゲート信号Gu3の反転信号が供給され、S5d及びS6dにゲート信号Gu4が供給され、S7d及びS8dにゲート信号Gu4の反転信号が供給される。ゲート信号Gu1〜Gu4により実現されるスイッチングパターンを第6段に示し、フライングキャパシタの充放電の状態を第7段に示す。
第1の例では、位相が反転された2つの搬送波を用いてゲート信号を生成し、生成されたゲート信号によりスイッチングパターンのデューティー比を制御するので、第7段に示すように、各周期において、スイッチングパターン(2)においてフライングキャパシタFC1及びFC4(FC2及びFC3)が充電される期間と、スイッチングパターン(3)においてフライングキャパシタFC1及びFC4(FC2及びFC3)が放電される期間とを常に等しくすることができる。これにより、簡易な構成及び制御により、フライングキャパシタの充放電の期間を均衡させることができ、フライングキャパシタの電圧を一定に保つことができる。
図9は、実施の形態に係る電力変換装置の制御方法の第2の例を示す。第2の例でも、第1の例と同様に、2つの搬送波を用いてスイッチング素子のデューティー比を制御するが、第2の例では、フライングキャパシタの電圧に応じて搬送波のレベルを調整することにより、デューティー比を調整可能とする。第1の例のように、フライングキャパシタの充電期間と放電期間が常に等しくなるようにデューティー制御していても、素子の特性のばらつきや負荷の状況などに起因して、フライングキャパシタの電圧にばらつきが生じ、所定の電圧からずれることがある。第2の例によれば、フライングキャパシタの電圧が所定の値、例えばE/4[V]からずれたとしても、フライングキャパシタの充電期間と放電期間を調整可能とすることにより、フライングキャパシタの電圧を所定の電圧に保つことができる。
最上段に示すように、第1周期においては、位相が反転された2つの搬送波が同じレベルになっているが、第2周期においては、実線で示す第1の搬送波のレベルが低くなるように調整されている。これにより、第1の搬送波により生成されるゲート信号Gu2がハイレベルになる期間が第1周期よりも長くなり、第1の搬送波により生成されるゲート信号Gu3がローレベルになる期間が第1周期よりも長くなるので、スイッチングパターン(3)とされる期間がスイッチングパターン(2)とされる期間よりも長くなる。したがって、フライングキャパシタが充電される期間が放電される期間よりも長くなるので、結果としてフライングキャパシタは充電され、電圧が上昇する。
第2の例においても、第1の例と同様に、スイッチングパターン(2’)及び(3’)を用いず、スイッチングパターン(2)及び(3)を用いて、6本の制御線によりスイッチング素子を制御してもよいが、スイッチングパターン(2’)及び(3’)も併用する方が、U相側のフライングキャパシタとW相側のフライングキャパシタの電圧を独立して調整することができるので、フライングキャパシタの電圧のばらつきをより細かく平滑化し、所定の電圧に保つことができる。スイッチングパターン(2’)及び(3’)に制御するときには、ゲート信号Gu1〜Gu4を反転させずに、W相側の第3のフライングキャパシタ回路13及び第4のフライングキャパシタ回路14を構成するスイッチング素子に供給する。
この場合、第1のフライングキャパシタ回路11を構成するフライングキャパシタFC1または第2のフライングキャパシタ回路12を構成するフライングキャパシタFC2の電圧を所定の電圧と比較する図示しない第1の比較回路と、第3のフライングキャパシタ回路13を構成するフライングキャパシタFC3または第4のフライングキャパシタ回路14を構成するフライングキャパシタFC4の電圧を所定の電圧と比較する図示しない第2の比較回路とがさらに設けられる。
フライングキャパシタFC1またはFC2の電圧がE/4[V]よりも低い場合は、次回以降の周期において、フライングキャパシタFC1またはFC2の充電期間が放電期間よりも長くなるように搬送波のレベルを調整し、レベルが調整された搬送波により生成されたゲート信号を第1のフライングキャパシタ回路11及び第2のフライングキャパシタ回路12を構成するスイッチング素子に供給する。フライングキャパシタFC1またはFC2の電圧がE/4[V]よりも高い場合は、次回以降の周期において、フライングキャパシタFC1またはFC2の充電期間が放電期間よりも短くなるように搬送波のレベルを調整し、レベルが調整された搬送波により生成されたゲート信号を第1のフライングキャパシタ回路11及び第2のフライングキャパシタ回路12を構成するスイッチング素子に供給する。
フライングキャパシタFC3またはFC4の電圧がE/4[V]よりも低い場合は、次回以降の周期において、フライングキャパシタFC3またはFC4の充電期間が放電期間よりも長くなるように搬送波のレベルを調整し、レベルが調整された搬送波により生成されたゲート信号を第3のフライングキャパシタ回路13及び第4のフライングキャパシタ回路14を構成するスイッチング素子に供給する。フライングキャパシタFC3またはFC4の電圧がE/4[V]よりも高い場合は、次回以降の周期において、フライングキャパシタFC3またはFC4の充電期間が放電期間よりも短くなるように搬送波のレベルを調整し、レベルが調整された搬送波により生成されたゲート信号を第3のフライングキャパシタ回路13及び第4のフライングキャパシタ回路14を構成するスイッチング素子に供給する。
第1の比較回路において、U相の出力段のスイッチング素子S1a、S1b、S2a、及びS2bのうちオンしているスイッチング素子に接続されている方のフライングキャパシタ回路を構成するフライングキャパシタの電圧が所定の電圧と比較され、第2の比較回路において、W相の出力段のスイッチング素子S3a、S3b、S4a、及びS4bのうちオンしているスイッチング素子に接続されている方のフライングキャパシタ回路を構成するフライングキャパシタの電圧が所定の電圧と比較されてもよい。例えば、ハイサイドのスイッチング素子S1a及びS1b、または、S3a及びS3bがオンしている場合には、上段の第1のフライングキャパシタ回路11または第3のフライングキャパシタ回路13を構成するフライングキャパシタFC1またはFC3の電圧が所定の電圧と比較され、ローサイドのスイッチング素子S2a及びS2b、または、S4a及びS4bがオンしている場合には、下段の第2のフライングキャパシタ回路12または第4のフライングキャパシタ回路14を構成するフライングキャパシタFC2またはFC4の電圧が所定の電圧と比較されてもよい。これにより、大電流が流れている側の、変化が大きいフライングキャパシタの電圧に基づいて、フライングキャパシタの充放電を制御することができるので、フライングキャパシタの電圧をより精確に均衡させ、一定に保つことができる。
フライングキャパシタFC1〜FC4のそれぞれの電圧を所定の電圧と比較するための4つの比較回路が設けられ、それぞれのフライングキャパシタの電圧を独立して調整可能としてもよい。また、フライングキャパシタFC1〜FC4のうち1つの電圧を所定の電圧と比較するための比較回路のみが設けられ、そのフライングキャパシタの電圧に基づいて全てのフライングキャパシタの電圧が調整されてもよい。
図10は、実施の形態に係る電力変換装置の制御方法の第3の例を示す。第3の例でも、第1および第2の例と同様に、2つの搬送波を用いてスイッチング素子のデューティー比を制御するが、第3の例では、図7に示したスイッチングパターン(2’)(3’)を使用可能とすることにより、対向するアームのフライングキャパシタの一方を充電しつつ他方を放電することを可能とする。
第1の例では、スイッチングパターン(2’)および(3’)は用いられず、スイッチングパターン(2)および(3)が用いられるので、直列接続されたフライングキャパシタ回路のスイッチング素子は連動制御され、並列に接続された対向するアームのフライングキャパシタ回路のスイッチング素子は反転制御される。したがって、フライングキャパシタFC1とフライングキャパシタFC4は同時に充電または放電され、フライングキャパシタFC2とフライングキャパシタFC3は同時に充電または放電される。しかし、上述したように、スイッチングパターン(2’)および(3’)を用いると、フライングキャパシタFC1とフライングキャパシタFC4の一方を充電しつつ他方を放電したり、フライングキャパシタFC2とフライングキャパシタFC3の一方を充電しつつ他方を放電したりすることができるので、よりきめ細かくフライングキャパシタの電圧を調整し、一定に保つことができる。
第3の例では、最小限の回路構成によりスイッチングパターン(2’)および(3’)を使用可能とするために、生成されたゲート信号をそのままスイッチング素子に入力するか反転してからスイッチング素子に入力するかを切り替えるための切替部を更に設ける。
図11は、切替部の例を示す。図11(a)に示すように、切替部は、第1の搬送波および第2の搬送波と参照信号との比較により生成された信号PWM1〜PWM4を入力し、ゲート信号Gu1〜Gu4を出力する回路である。切替部には、入力信号PWM1〜PWM4をそのまま出力するか反転して出力するかを指定するための切替信号が入力される。
スイッチングパターン(2’)および(3’)以外のスイッチングパターンに制御する場合は、生成された信号PWM1〜PWM4をそのままゲート信号Gu1〜Gu4とすればよい。したがって、図11(b)に示すように、切替部は、反転をオフとするための切替信号が入力されたとき、入力された信号PWM1〜PWM4をそのままゲート信号Gu1〜Gu4としてそれぞれ出力する。
スイッチングパターン(2’)または(3’)に制御する場合は、生成された信号PWM1〜PWM4を反転した信号をゲート信号Gu1〜Gu4として出力すればよい。入力された信号PWM1〜PWM4のそれぞれを反転させるための回路が設けられてもよいが、隣接するスイッチング素子に供給される信号を生成するためのPWM1とPWM2は必ず互いに反転した信号となっており、同様に隣接するスイッチング素子に供給される信号を生成するためのPWM3とPWM4も必ず互いに反転した信号となっているので、これらの信号を入れ替えて出力すれば、入力された信号PWM1〜PWM4を反転してゲート信号Gu1〜Gu4として出力することができる。したがって、図11(c)に示すように、切替部は、反転をオンとするための切替信号が入力されたとき、入力された信号PWM1をゲート信号Gu2として出力し、入力された信号PWM2をゲート信号Gu1として出力する。また、入力された信号PWM3をゲート信号Gu4として出力し、入力された信号PWM4をゲート信号Gu3として出力する。
このような動作を実現するために、切替部は、信号PWM1〜PWM4の入力端子とゲート信号Gu1〜Gu4の出力端子をそれぞれ接続するストレート配線と、信号PWM1およびPWM2の入力端子とゲート信号Gu2およびGu1の出力端子をそれぞれ接続し、信号PWM3およびPWM4の入力端子とゲート信号Gu4およびGu3の出力端子をそれぞれ接続するクロス配線とを備える。切替部は、切替信号の入力端子に入力された信号に応じて、ストレート配線とクロス配線とを切り替えて入力端子と出力端子を接続するように構成される。これにより、スイッチングパターン(2’)および(3’)を用いるための回路構成を簡略化することができるので、回路の増大を抑えつつ、フライングキャパシタの電圧をきめ細かく調整可能な回路を実現することができる。
スイッチングパターン(2)および(3)とスイッチングパターン(2’)および(3’)の違いは、対向するアームを連動制御するか反転制御するかであるから、切替部を両相に設ける必要はなく、いずれか一方の相のみに設けられればよい。これにより、回路を簡略化することができるので、小型で安価な電力変換装置を提供することができる。
第3の例でも、第2の例と同様に、第1のフライングキャパシタ回路11を構成するフライングキャパシタFC1または第2のフライングキャパシタ回路12を構成するフライングキャパシタFC2の電圧を所定の電圧と比較する図示しない第1の比較回路と、第3のフライングキャパシタ回路13を構成するフライングキャパシタFC3または第4のフライングキャパシタ回路14を構成するフライングキャパシタFC4の電圧を所定の電圧と比較する図示しない第2の比較回路とがさらに設けられる。
フライングキャパシタFC1またはFC2の電圧と、フライングキャパシタFC3またはFC4の電圧の双方がE/4[V]よりも低い場合は、次回以降の周期において、スイッチングパターン(2)を用いて、フライングキャパシタFC1またはFC2とフライングキャパシタFC3またはFC4の双方を充電する。この場合、切替部には反転をオフとするための切替信号が入力される。
フライングキャパシタFC1またはFC2の電圧がE/4[V]よりも低く、フライングキャパシタFC3またはFC4の電圧がE/4[V]よりも高い場合は、次回以降の周期において、スイッチングパターン(2’)を用いて、フライングキャパシタFC1またはFC2を充電しつつフライングキャパシタFC3またはFC4を放電する。この場合、切替部には反転をオンとするための切替信号が入力される。
フライングキャパシタFC1またはFC2の電圧がE/4[V]よりも高く、フライングキャパシタFC3またはFC4の電圧がE/4[V]よりも低い場合は、次回以降の周期において、スイッチングパターン(3’)を用いて、フライングキャパシタFC1またはFC2を放電しつつフライングキャパシタFC3またはFC4を充電する。この場合、切替部には反転をオンとするための切替信号が入力される。
フライングキャパシタFC1またはFC2の電圧と、フライングキャパシタFC3またはFC4の電圧の双方がE/4[V]よりも高い場合は、次回以降の周期において、スイッチングパターン(3)を用いて、フライングキャパシタFC1またはFC2とフライングキャパシタFC3またはFC4の双方を放電する。この場合、切替部には反転をオフとするための切替信号が入力される。
制御回路は、第1の比較回路および第2の比較回路の比較結果に基づいて、フライングキャパシタFC1〜FC4を充電または放電するためのスイッチングパターンの切替タイミングを制御する。制御回路は、フライングキャパシタFC1とフライングキャパシタFC4の電圧差、または、フライングキャパシタFC2とフライングキャパシタFC3の電圧差が閾値以上である場合は、所定値以上の電流がフライングキャパシタに流れるときにフライングキャパシタが充電または放電されるように、スイッチングパターンを切り替えるための切替信号を切替部に入力する。これにより、大きな電圧差が生じたときに迅速に平滑化することができる。制御回路は、フライングキャパシタFC1とフライングキャパシタFC4の電圧差、または、フライングキャパシタFC2とフライングキャパシタFC3の電圧差が閾値未満である場合は、所定値未満の電流がフライングキャパシタに流れるタイミングでフライングキャパシタが充電または放電されるように、スイッチングパターンを切り替えるための切替信号を切替部に入力する。これにより、小さな電圧差が生じたときに精確に微調整することができる。
制御回路は、フライングキャパシタFC1〜FC4のいずれかの電圧と基準電圧との差が閾値以上である場合は、所定値以上の電流がフライングキャパシタに流れるタイミングでフライングキャパシタが充電または放電されるようにスイッチングパターンを切り替えてもよい。これにより、フライングキャパシタの電圧が基準電圧から大きくずれたときに迅速に基準電圧に戻すことができる。制御回路は、フライングキャパシタFC1〜FC4のいずれかの電圧と基準電圧との差が閾値未満である場合は、所定値未満の電流がフライングキャパシタに流れるタイミングでフライングキャパシタが充電または放電されるようにスイッチングパターンを切り替えてもよい。これにより、フライングキャパシタの電圧が基準電圧から少しずれたときに精確に基準電圧に微調整することができる。
制御回路は、2以上の閾値を用いて多段階に切替タイミングを制御してもよいし、電圧差に基づいた演算により切替タイミングを任意に調整することができるように構成してもよい。
制御回路は、図10の第1段に示すように、決定された切替タイミングを実現するために、搬送波と比較される参照信号のレベルを調整する。制御回路は、図10の第6段に示すように、切替部における反転をオンオフするための切替信号を、PWM信号と同期して切替部に入力する。このとき、制御回路は、オンオフの際の遅延を考慮して挿入されるデッドタイムの時間分だけ先に切替信号を切替部に入力する。これにより、誤点弧を防止することができる。
図12は、実施の形態に係る電力変換装置の制御方法の第4の例を示す。第4の例では、第1から第3の例と異なり、単一の搬送波を用いてスイッチング素子のデューティー比を制御する。
最上段に示す搬送波とデューティー制御のための参照信号により、第2段に示す制御信号A及び第3段に示す制御信号Bが生成される。制御信号Bは制御信号Aの反転信号である。第3の例でも、第2の例と同様に、フライングキャパシタの電圧と所定の電圧とを比較するための比較回路が設けられ、比較回路の出力が第4段に示す充放電制御信号として使用される。フライングキャパシタの電圧が所定の電圧よりも低い場合は、次回の周期において充電を示すハイレベルの信号が出力され、フライングキャパシタの電圧が所定の電圧よりも高い場合は、次回の周期において放電を示すローレベルの信号が出力される。
第5〜8段に示すゲート信号Gu1〜Gu4には、充放電制御信号の状態に応じて、制御信号Aと制御信号Bのいずれかが振り分けられる。具体的には、充放電制御信号が充電を示すハイレベルである場合には、フライングキャパシタを充電するためのスイッチングパターンとなるようなゲート信号が生成され、充放電制御信号が放電を示すローレベルである場合には、フライングキャパシタを放電するためのスイッチングパターンとなるようなゲート信号が生成される。ゲート信号Gu1〜Gu4により実現されるスイッチングパターンを第9段に示し、フライングキャパシタの充放電の状態を第10段に示す。
第4の例でも、第2の例と同様、スイッチングパターン(2’)及び(3’)を用いずに、フライングキャパシタFC1〜FC4のいずれかの電圧を基準として第1〜第4のフライングキャパシタ回路を構成する全てのスイッチング素子を連動して制御してもよいし、第3の例と同様、スイッチングパターン(2’)及び(3’)を併用して、U相側の第1または第2のフライングキャパシタ回路を構成するフライングキャパシタFC1またはFC2の電圧を基準として第1及び第2のフライングキャパシタ回路を構成するスイッチング素子を連動して制御しつつ、W相側の第3または第4のフライングキャパシタ回路を構成するフライングキャパシタFC3またはFC4の電圧を基準として第3及び第4のフライングキャパシタ回路を構成するスイッチング素子を連動して制御してもよい。また、フライングキャパシタFC1〜FC4のそれぞれの電圧を所定の電圧と比較するための4つの比較回路が設けられ、それぞれのフライングキャパシタの電圧を独立して調整可能としてもよいし、フライングキャパシタFC1〜FC4のうち1つの電圧を所定の電圧と比較するための比較回路のみが設けられ、そのフライングキャパシタの電圧に基づいて全てのフライングキャパシタの電圧が調整されてもよい。
図13は、実施の形態に係る電力変換装置10のフライングキャパシタ回路の別の例を示す。上記では、3レベルのフライングキャパシタ回路を使用した電力変換装置10について説明したが、電力変換装置10の第1〜第4のフライングキャパシタ回路11〜14として、3よりも多いレベルの出力電圧を出力可能なフライングキャパシタ回路が使用されてもよい。例えば、2段のフライングキャパシタ回路を使用する場合、1段のフライングキャパシタ回路を構成する4個のスイッチング素子の高電位側と低電位側にそれぞれ1個ずつのスイッチング素子が更に直列接続され、追加した2個のスイッチング素子と既存のスイッチング素子とのそれぞれの接続点の間に、第2のフライングキャパシタFC(2)が更に接続される。以降同様にして、N(Nは自然数)段のフライングキャパシタ回路は、(2N+4)個のスイッチングスイッチング素子と、N個のフライングキャパシタとにより構成される。
1番目のキャパシタFC(1)の電圧は、直流電源電圧Eの(1/(2N+2))倍の電圧になるように制御され、2番目のキャパシタFC(2)の電圧は、直流電源電圧Eの(2/(2N+2))倍の電圧になるように制御され、N番目のキャパシタFC(N)の電圧は、直流電源電圧Eの(N/(2N+2))倍の電圧になるように制御される。これにより、N段のフライングキャパシタ回路は、(2N+1)レベルの出力電圧を出力可能となるので、N段のフライングキャパシタ回路4個により構成された電力変換装置10は、第1出力端OUT1と第2出力端OUT2から(2N+3)レベルの電圧を出力可能となる。
本発明の一態様の概要は、次の通りである。本発明のある態様の電力変換装置は、直流電源と並列に直列接続された第1のフライングキャパシタ回路および第2のフライングキャパシタ回路と、直流電源および直列接続された第1のフライングキャパシタ回路および第2のフライングキャパシタ回路と並列に直列接続された第3のフライングキャパシタ回路および第4のフライングキャパシタ回路と、第1のフライングキャパシタ回路および第2のフライングキャパシタ回路の出力端子間に直列接続された第1のスイッチング素子および第2のスイッチング素子と、第3のフライングキャパシタ回路および第4のフライングキャパシタ回路の出力端子間に直列接続された第3のスイッチング素子および第4のスイッチング素子と、直列接続された第1のスイッチング素子および第2のスイッチング素子の中点に設けられた第1の出力端子と、直列接続された第3のスイッチング素子および第4のスイッチング素子の中点に設けられた第2の出力端子と、を備える。第1のフライングキャパシタ回路と第2のフライングキャパシタ回路の接続点、および第3のフライングキャパシタ回路と第4のフライングキャパシタ回路の接続点は、直流電源電圧の中点に接続され、第1の出力端子との第2出力端子から交流電力が出力される。第1のフライングキャパシタ回路の出力電圧と第2のフライングキャパシタ回路の出力電圧の差、および、第3のフライングキャパシタ回路の出力電圧と第4のフライングキャパシタ回路の出力電圧の差が、直流電源電圧の半分の電圧以下となるように制御される。第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、および第4のスイッチング素子は、第1の出力端子および第2の出力端子から出力される交流電力の極性が切り替えられるときに動作するように制御される。第1の出力端子と第2の出力端子から直流電源電圧の半分の電圧を出力するときの、第1のフライングキャパシタ回路、第2のフライングキャパシタ回路、第3のフライングキャパシタ回路、および第4のフライングキャパシタ回路を構成するスイッチング素子のスイッチングパターンとして、第1のフライングキャパシタ回路または第2のフライングキャパシタ回路を構成するフライングキャパシタと、第3のフライングキャパシタ回路または第4のフライングキャパシタ回路を構成するフライングキャパシタとが双方とも充電または放電される第1のスイッチングパターンと、第1のフライングキャパシタ回路または第2のフライングキャパシタ回路を構成するフライングキャパシタと、第3のフライングキャパシタ回路または第4のフライングキャパシタ回路を構成するフライングキャパシタとのうち一方が充電され他方が放電される第2のスイッチングパターンがある。第1のフライングキャパシタ回路、第2のフライングキャパシタ回路、第3のフライングキャパシタ回路、および第4のフライングキャパシタ回路を構成するスイッチング素子に供給する信号を、第1のスイッチングパターンを実現するための信号と第2のスイッチングパターンを実現するための信号との間で切り替える切替部を更に備える。
この態様によると、回路の過度な増大を抑えつつ、フライングキャパシタの電圧を適切に調整することができるので、安価で高性能な電力変換装置を実現することができる。
切替部は、直列接続された第1のフライングキャパシタ回路および第2のフライングキャパシタ回路と、直列接続された第3のフライングキャパシタ回路および第4のフライングキャパシタ回路のうち、いずれか一方に設けられてもよい。
この態様によると、フライングキャパシタの電圧を適切に調整するための回路を簡略化することができるので、安価で高性能な電力変換装置を実現することができる。
第1のスイッチングパターンにおいて、第1のフライングキャパシタ回路を構成するスイッチング素子および第2のフライングキャパシタ回路を構成するスイッチング素子には、第1の制御信号が同様に供給され、第3のフライングキャパシタ回路を構成するスイッチング素子および第4のフライングキャパシタ回路を構成するスイッチング素子には、第1の制御信号を反転させた第2の制御信号が同様に供給されてもよく、第2のスイッチングパターンにおいて、第1のフライングキャパシタ回路を構成するスイッチング素子および第2のフライングキャパシタ回路を構成するスイッチング素子には、第1の制御信号が同様に供給され、第3のフライングキャパシタ回路を構成するスイッチング素子および第4のフライングキャパシタ回路を構成するスイッチング素子にも、第1の制御信号が同様に供給されてもよい。
この態様によると、フライングキャパシタの電圧を適切に調整するための回路を簡略化することができるので、安価で高性能な電力変換装置を実現することができる。
切替部は、第1の制御信号を入力し、そのまま第1の制御信号として出力する状態と、第1の制御信号を入力し、反転させて第2の制御信号として出力する状態との間で切替可能に構成されてもよい。
この態様によると、フライングキャパシタの電圧を適切に調整するための切替部の構成を簡略化することができるので、安価で高性能な電力変換装置を実現することができる。
切替部は、第1の制御信号を構成する複数の信号をそのまま出力する状態と、第1の制御信号を構成する複数の信号のうち隣接するスイッチング素子に供給される信号を入れ替えて出力する状態との間で切替可能に構成されてもよい。
この態様によると、フライングキャパシタの電圧を適切に調整するための切替部の構成を簡略化することができるので、安価で高性能な電力変換装置を実現することができる。
切替部は、出力信号を第1のスイッチングパターンを実現するための信号と第2のスイッチングパターンを実現するための信号との間で切り替えるよう指定するための切替信号の入力端子を備えてもよく、切替信号は、切替部に入力される入力信号と同期して、デッドタイムの時間分早く入力端子に入力されてもよい。
この態様によると、誤点弧を防ぐことができる。
切替部は、第1のフライングキャパシタ回路または第2のフライングキャパシタ回路を構成するフライングキャパシタと、第3のフライングキャパシタ回路または第4のフライングキャパシタ回路を構成するフライングキャパシタとの間の電圧差が閾値以上である場合、所定値以上の電流がフライングキャパシタに流れるときに第2のスイッチングパターンを実現するための信号を出力し、電圧差が閾値未満である場合、所定値未満の電流がフライングキャパシタに流れるときに第2のスイッチングパターンを実現するための信号を出力するように切り替えられてもよい。
この態様によると、迅速かつ精確にフライングキャパシタの電圧差を平滑化することができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。