JP2020077710A - Manufacturing method of semiconductor substrate for light emitting element and manufacturing method of light emitting element - Google Patents

Manufacturing method of semiconductor substrate for light emitting element and manufacturing method of light emitting element Download PDF

Info

Publication number
JP2020077710A
JP2020077710A JP2018209032A JP2018209032A JP2020077710A JP 2020077710 A JP2020077710 A JP 2020077710A JP 2018209032 A JP2018209032 A JP 2018209032A JP 2018209032 A JP2018209032 A JP 2018209032A JP 2020077710 A JP2020077710 A JP 2020077710A
Authority
JP
Japan
Prior art keywords
substrate
layer
light emitting
starting
selective etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018209032A
Other languages
Japanese (ja)
Inventor
石崎 順也
Junya Ishizaki
順也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018209032A priority Critical patent/JP2020077710A/en
Priority to PCT/JP2019/039934 priority patent/WO2020095610A1/en
Priority to TW108138141A priority patent/TW202027289A/en
Publication of JP2020077710A publication Critical patent/JP2020077710A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Abstract

To provide a manufacturing method of a semiconductor substrate for a light emitting element, which enables reuse of a starting substrate by lifting off the starting substrate from an epitaxial functional layer by selectively etching only a selective etching layer and achieving cost reduction.SOLUTION: A manufacturing method of a semiconductor substrate for a light emitting element includes a step S11 of forming a selective etching layer on a starting substrate, a step S12 of forming a light emitting portion by sequentially forming a first semiconductor layer, an active layer, and a second semiconductor layer by epitaxial growth, a step S14 of joining a support substrate and the starting substrate to form a joined substrate, and a step S15 of removing the starting substrate from the jointed substrate by removing the selective etching layer by etching, and the support substrate having a warp with a convex bonding surface side is prepared, and the selective etching layer is gradually etched inward from the outer periphery of the joined substrate by using the warp of the support substrate to separate the starting substrate from the joined substrate.SELECTED DRAWING: Figure 1

Description

本発明は、発光素子用半導体基板の製造方法及び発光素子の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor substrate for a light emitting device and a method for manufacturing a light emitting device.

GaAsなどの出発基板上に機能層(LEDや電子デバイス)を形成し、支持基板と接合することで能動デバイスあるいは受動デバイスを作製する場合、接合後の接合基板を構成する出発基板は、接合後、ウェットエッチング法によって出発基板を全て溶解させる方法が一般的である。この場合、出発基板の除去に際して、機能層(能動デバイス部あるいは受動デバイス部)との間にエッチングストップ層を設け、段階的な選択エッチングにより出発基板を除去する方法が採用されている。エッチングストップ層は1μm以下の厚さで良く、全体のエピタキシャルコストに比較して形成コストは安価である。   When an active device or a passive device is produced by forming a functional layer (LED or electronic device) on a starting substrate such as GaAs and joining it to a supporting substrate, the starting substrate constituting the joined substrate after joining is Generally, a method of completely dissolving the starting substrate by a wet etching method is used. In this case, when the starting substrate is removed, a method is adopted in which an etching stop layer is provided between the functional substrate (active device portion or passive device portion) and the starting substrate is removed by stepwise selective etching. The etching stop layer may have a thickness of 1 μm or less, and the formation cost is low compared to the total epitaxial cost.

エッチングストップ層はエッチング選択性を有するため、エッチングストップ層のみをエッチングすることで出発基板をリフトオフする方法が最も効率的である。同様の構造・厚さでウェーハリフトオフが実現すれば、接合工程を用いる機能層形成に際し、コストが低減する。しかし、産業利用上、ウェーハリフトオフ法は採用されていないのが現実である。   Since the etching stop layer has etching selectivity, the most efficient method is to lift off the starting substrate by etching only the etching stop layer. If wafer lift-off is realized with the same structure and thickness, cost can be reduced in forming a functional layer using a bonding process. However, in reality, the wafer lift-off method is not adopted for industrial use.

特許文献1には選択エッチング層のみをエッチングするウェーハリフトオフ方法が開示されている。特許文献1中にも示されているように、開示技術では選択エッチング層で発生した酸化物がエッチングを阻害する。   Patent Document 1 discloses a wafer lift-off method of etching only a selective etching layer. As disclosed in Patent Document 1, in the disclosed technique, the oxide generated in the selective etching layer hinders etching.

特表2014−523848号公報Japanese Patent Publication No. 2014-523848

現在、産業上利用されている1μm以下のエッチングストップ層を採用した場合、エッチングに伴って発生した酸化物の影響により、エッチングが停止する。厚さ1μm以下の選択エッチング層では、被エッチング空間に発生した酸化物を超音波・温度による対流等の物理的な力で排除することができない。従って、選択エッチング層のエッチングを阻害し、最終的にはエッチングが停止し、ウェーハリフトオフは実現しない。発生した酸化物を被エッチング空間から排除するためには、選択エッチング層を1μm超の厚さにすればよい。しかし、1μm超の厚さの選択エッチング層は、デバイスによっては機能層(能動機能層・受動機能層)と同等程度の厚さになる。エピタキシャル層形成コストは高価であり、選択エッチング層の厚さを厚くすることは、出発基板の温存と再利用によるコスト低減効果を相殺するか、むしろコストアップにつながる。このことが産業上、ウェーハリフトオフが採用されていない理由である。   When an etching stop layer having a thickness of 1 μm or less, which is currently used industrially, is adopted, the etching is stopped due to the influence of the oxide generated by the etching. In the selective etching layer having a thickness of 1 μm or less, the oxide generated in the etched space cannot be removed by physical force such as convection due to ultrasonic waves and temperature. Therefore, the etching of the selective etching layer is hindered, the etching is stopped eventually, and the wafer lift-off is not realized. In order to remove the generated oxide from the space to be etched, the selective etching layer may have a thickness of more than 1 μm. However, the selective etching layer having a thickness of more than 1 μm has the same thickness as the functional layer (active functional layer / passive functional layer) depending on the device. The cost of forming the epitaxial layer is high, and increasing the thickness of the selective etching layer offsets the cost reduction effect of preserving and reusing the starting substrate, or rather increases the cost. This is the reason why wafer lift-off is not adopted in industry.

本発明は上記の課題に鑑みてなされたものであって、選択エッチング層のみを選択的にエッチングすることで出発基板をエピタキシャル機能層からリフトオフすることで出発基板の再利用が可能となり低コスト化を図ることができる発光素子用半導体基板の製造方法を提供すること、及び、そのような発光素子用半導体基板から発光素子を製造する方法を提供することを目的とする。   The present invention has been made in view of the above problems, and the starting substrate can be reused by lowering the cost by lifting off the starting substrate from the epitaxial functional layer by selectively etching only the selective etching layer. It is an object of the present invention to provide a method for manufacturing a semiconductor substrate for a light emitting device that can achieve the above, and a method for manufacturing a light emitting device from such a semiconductor substrate for a light emitting device.

上記目的を達成するために、本発明は、出発基板上に選択エッチング層を形成する工程と、前記出発基板と格子整合する格子整合系の材料により、少なくとも第一半導体層、活性層及び第二半導体層を順次エピタキシャル成長により前記選択エッチング層より上に形成することで、少なくとも前記第一半導体層、前記活性層及び前記第二半導体層を具備する発光部を形成する工程と、支持基板を準備する工程と、前記支持基板と、前記発光部を有する前記出発基板を接合して接合基板とする接合工程と、前記接合基板の前記選択エッチング層をエッチングにより除去することにより、前記接合基板から前記出発基板を除去する工程と、前記第一半導体層の表面に第一オーミック電極を形成する工程と、前記第二半導体層に電気的に接続した第二オーミック電極を形成する工程とを少なくとも有する発光素子用半導体基板の製造方法において、前記支持基板を準備する工程において、前記発光部を有する前記出発基板と接合する側の面である接合面側が凸形状となる反りを有する支持基板を準備し、前記出発基板を除去する工程を、前記支持基板の前記反りを利用して前記選択エッチング層を前記接合基板の外周部から徐々に内側にエッチングすることで、前記出発基板を前記接合基板から剥離することにより行うことを特徴とする発光素子用半導体基板の製造方法を提供する。   In order to achieve the above object, the present invention provides at least a first semiconductor layer, an active layer and a second layer by using a step of forming a selective etching layer on a starting substrate and a material of a lattice matching system that lattice matches the starting substrate. A semiconductor substrate is sequentially formed by epitaxial growth above the selective etching layer to form a light emitting portion including at least the first semiconductor layer, the active layer, and the second semiconductor layer, and a supporting substrate is prepared. A step of joining the supporting substrate and the starting substrate having the light emitting portion to form a joining substrate; and removing the selective etching layer of the joining substrate by etching, thereby removing the starting material from the joining substrate. A light emitting device having at least a step of removing a substrate, a step of forming a first ohmic electrode on the surface of the first semiconductor layer, and a step of forming a second ohmic electrode electrically connected to the second semiconductor layer. In the method for manufacturing a semiconductor substrate for use, in the step of preparing the supporting substrate, a supporting substrate having a warp in which a bonding surface side, which is a surface on the side to be bonded to the starting substrate having the light emitting portion, has a convex shape is prepared. In the step of removing the starting substrate, the starting substrate is separated from the bonding substrate by gradually etching the selective etching layer inward from the outer peripheral portion of the bonding substrate using the warpage of the supporting substrate. The present invention provides a method for manufacturing a semiconductor substrate for a light emitting device, characterized in that

このように、支持基板に反りを形成して、発光部を有する出発基板(エピタキシャル基板)に接合した後、反りを利用して選択エッチング層をエッチングすることで出発基板をほとんどエッチングすることなく分離できる。その結果、出発基板の再利用が可能となりコストを削減できる。   In this way, after forming a warp on the supporting substrate and joining it to the starting substrate (epitaxial substrate) having the light emitting portion, the selective etching layer is etched by using the warping to separate the starting substrate with almost no etching. it can. As a result, the starting substrate can be reused and the cost can be reduced.

このとき、前記支持基板の反りの形成を、前記支持基板の前記接合面に、砥石粗さ#2000以下の機械加工を行い、前記接合面の表面にダメージを形成することにより行うことが好ましい。   At this time, it is preferable that the warp of the support substrate is formed by performing mechanical processing on the bonding surface of the support substrate with a grindstone roughness of # 2000 or less to form damage on the surface of the bonding surface.

このような機械加工により支持基板の表面にダメージを形成することで、比較的容易に反りを形成することができる。   By forming damage on the surface of the supporting substrate by such mechanical processing, the warp can be formed relatively easily.

また、前記支持基板の厚さを150μm以下とすることが好ましい。   Further, it is preferable that the thickness of the supporting substrate is 150 μm or less.

このように、支持基板の厚さを150μm以下とすることで、更に支持基板が反りやすくすることができる。   By setting the thickness of the supporting substrate to 150 μm or less, the supporting substrate can be more easily warped.

また、本発明は、上記のいずれかの発光素子用半導体基板の製造方法により前記発光素子用半導体基板を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離する工程を有することを特徴とする発光素子の製造方法を提供する。   Further, the present invention has a step of, after manufacturing the semiconductor substrate for a light emitting element by any one of the methods for manufacturing a semiconductor substrate for a light emitting element, separating the light emitting element from the semiconductor substrate for a light emitting element into a die shape. A method of manufacturing a light emitting device is provided.

このような発光素子の製造方法であれば、発光素子用半導体基板の製造時の出発基板の再利用が可能となり、発光素子の製造コストを削減することができる。   With such a method for manufacturing a light emitting device, the starting substrate can be reused when manufacturing the semiconductor substrate for a light emitting device, and the manufacturing cost of the light emitting device can be reduced.

本発明の発光素子用半導体基板の製造方法は、支持基板に反りを形成して、発光部を有する出発基板(エピタキシャル基板)に接合した後、反りを利用して選択エッチング層をエッチングすることで出発基板をほとんどエッチングすることなく分離できる。その結果、出発基板の再利用が可能となりコストを削減できる。また、選択エッチング層を厚くする必要がないので、この点でもコストの低減を図ることができる。特には、選択エッチング層の厚さを1μm以下とすることが可能である。   In the method for manufacturing a semiconductor substrate for a light emitting device of the present invention, a warp is formed on a supporting substrate, the substrate is bonded to a starting substrate (epitaxial substrate) having a light emitting portion, and then the selective etching layer is etched using the warp. The starting substrate can be separated with almost no etching. As a result, the starting substrate can be reused and the cost can be reduced. Further, since it is not necessary to thicken the selective etching layer, the cost can be reduced also in this respect. In particular, the thickness of the selective etching layer can be set to 1 μm or less.

本発明の発光素子用半導体基板の製造方法を示すフローチャートである。6 is a flowchart showing a method for manufacturing a semiconductor substrate for a light emitting device of the present invention. 本発明の第一の実施形態の経過における一段階として、反りを有する支持基板を示す概略断面図である。It is a schematic sectional drawing which shows the support substrate which has a curvature as one step in the progress of 1st embodiment of this invention. 本発明の第一の実施形態の経過における一段階として、選択エッチング層及び発光部を形成した出発基板を示す概略断面図である。It is a schematic sectional drawing which shows the starting substrate which formed the selective etching layer and the light emission part as one step in the progress of 1st embodiment of this invention. 本発明の第一の実施形態の経過における一段階として、発光部上にオーミック電極層、誘電体層、第二金属層を形成した出発基板を示す概略断面図である。It is a schematic sectional drawing which shows the starting substrate which formed the ohmic electrode layer, the dielectric material layer, and the 2nd metal layer on the light emission part as one step in the progress of 1st embodiment of this invention. 本発明の第一の実施形態の経過における一段階として、出発基板と支持基板の接合前の状態を示す概略断面図である。It is a schematic sectional drawing which shows the state before joining of a starting substrate and a support substrate as one step in the progress of 1st embodiment of this invention. 本発明の第一の実施形態の経過における一段階として、出発基板と支持基板を接合した接合基板を示す概略断面図である。It is a schematic sectional drawing which shows the joining board | substrate which joined the starting board | substrate and the support substrate as one step in the progress of 1st embodiment of this invention. 本発明の第一の実施形態の経過における一段階として、出発基板の分離工程を示す概略断面図である。It is a schematic sectional drawing which shows the isolation | separation process of a starting board | substrate as one step in the progress of 1st embodiment of this invention. 本発明の第一の実施形態の経過における一段階として、分離後の発光素子用半導体基板を示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor substrate for light emitting elements after isolation | separation as one step in the progress of 1st embodiment of this invention. 本発明の第二の実施形態の経過における一段階として、反りを有する支持基板を示す概略断面図である。It is a schematic sectional drawing which shows the support substrate which has a curvature as one step in the progress of 2nd embodiment of this invention. 本発明の第二の実施形態の経過における一段階として、選択エッチング層及び発光部を形成した出発基板を示す概略断面図である。It is a schematic sectional drawing which shows the starting substrate which formed the selective etching layer and the light emitting part as one step in the progress of 2nd embodiment of this invention. 本発明の第二の実施形態の経過における一段階として、発光部上に第二誘電体層及び接着層を形成した出発基板を示す概略断面図である。FIG. 6 is a schematic cross-sectional view showing a starting substrate on which a second dielectric layer and an adhesive layer are formed on a light emitting portion as one step in the progress of the second embodiment of the present invention. 本発明の第二の実施形態の経過における一段階として、出発基板と支持基板の接合前の状態を示す概略断面図である。It is a schematic sectional drawing which shows the state before joining of a starting substrate and a support substrate as one step in the progress of 2nd embodiment of this invention. 本発明の第二の実施形態の経過における一段階として、出発基板と支持基板を接合した接合基板を示す概略断面図である。It is a schematic sectional drawing which shows the joining board | substrate which joined the starting board | substrate and the support substrate as one step in the progress of 2nd embodiment of this invention. 本発明の第二の実施形態の経過における一段階として、出発基板の分離工程を示す概略断面図である。It is a schematic sectional drawing which shows the isolation | separation process of a starting substrate as one step in the progress of 2nd embodiment of this invention. 本発明の第二の実施形態の経過における一段階として、分離後の発光素子用半導体基板を示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor substrate for light emitting elements after isolation | separation as one step in the progress of 2nd embodiment of this invention. ウェーハ厚さ150μmのシリコンウェーハを平面研削したときの砥石粗さの番手と、リフトオフ可能面積の関係を示すグラフである。It is a graph which shows the number of the grindstone roughness at the time of carrying out the surface grinding of the silicon wafer of wafer thickness 150 micrometers, and the relationship of the lift-off possible area. シリコンウェーハの表面を砥石粗さ#2000で平面研削したときのウェーハ厚さとリフトオフ可能面積の関係を示すグラフである。It is a graph which shows the relationship between the wafer thickness and the lift-off possible area when the surface of a silicon wafer is surface-ground with a grindstone roughness # 2000.

以下、本発明について、実施形態を図を参照しながら更に詳細に説明するが、本発明はこれに限定されるものではない。   Hereinafter, the present invention will be described in more detail with reference to the embodiments, but the present invention is not limited thereto.

図1を参照し、本発明の発光素子用半導体基板の製造方法を説明する。   A method for manufacturing a semiconductor substrate for a light emitting device according to the present invention will be described with reference to FIG.

まず、図1のS11に示したように、出発基板上に選択エッチング層を形成する(工程S11)。この場合、本発明では選択エッチング層の厚さは1μm以下とすることができる。   First, as shown in S11 of FIG. 1, a selective etching layer is formed on a starting substrate (step S11). In this case, in the present invention, the thickness of the selective etching layer can be 1 μm or less.

次に、図1のS12に示したように、選択エッチング層を形成した出発基板に発光層を形成する。このとき、出発基板と格子整合する格子整合系の材料により、少なくとも第一半導体層、活性層及び第二半導体層を順次エピタキシャル成長により、選択エッチング層より上に形成する。これにより、少なくとも第一半導体層、活性層及び第二半導体層を具備する発光部を形成する(工程S12)。   Next, as shown in S12 of FIG. 1, a light emitting layer is formed on the starting substrate on which the selective etching layer is formed. At this time, at least the first semiconductor layer, the active layer, and the second semiconductor layer are sequentially formed by epitaxial growth using a lattice-matching material that is lattice-matched with the starting substrate above the selective etching layer. Thus, the light emitting unit including at least the first semiconductor layer, the active layer and the second semiconductor layer is formed (step S12).

また、出発基板に対する工程S11、S12とは別に、図1のS13に示したように、支持基板を準備する(工程S13)。この工程S13で準備する支持基板は、凸形状となる反りを有する支持基板とする。さらに、この支持基板は、後述するS14で支持基板と接合する発光部を有する出発基板と接合する側の面が凸形状である。   In addition to the steps S11 and S12 for the starting substrate, a supporting substrate is prepared as shown in S13 of FIG. 1 (step S13). The supporting substrate prepared in this step S13 is a supporting substrate having a warp having a convex shape. Further, this support substrate has a convex surface on the side to be joined to the starting substrate having a light emitting portion to be joined to the support substrate in S14 described later.

出発基板に対する工程である工程S11及び工程S12と、支持基板を準備する工程S13は、どちらを先に行ってもよいし、同時に行っても良い。   Either step S11 or step S12, which is a step for the starting substrate, or step S13 for preparing the supporting substrate may be performed first, or may be performed simultaneously.

工程S12及び工程S13が完了した後、図1のS14に示したように、支持基板と、発光部を有する出発基板を接合して接合基板とする(工程S14)。この際、上記のように、支持基板の凸形状の反りを有する側を接合面として、出発基板の発光部側(すなわち、第二半導体層側)を接合する。この接合工程は、例えば、片方の基板又は両方の基板に接合用の層を形成した上で行うことができる。   After the steps S12 and S13 are completed, as shown in S14 of FIG. 1, the supporting substrate and the starting substrate having the light emitting portion are bonded to form a bonded substrate (step S14). At this time, as described above, the light emitting portion side (that is, the second semiconductor layer side) of the starting substrate is bonded using the side having the convex warp of the supporting substrate as the bonding surface. This joining step can be performed, for example, after forming a joining layer on one substrate or both substrates.

次に、図1のS15に示したように、接合基板の選択エッチング層をエッチングにより除去することにより、接合基板から出発基板を除去する(工程S15)。この出発基板を除去する工程S15について、本発明では、支持基板の反りを利用して選択エッチング層を接合基板の外周部から徐々に内側にエッチングする。これにより、出発基板を接合基板から剥離する。   Next, as shown in S15 of FIG. 1, the starting substrate is removed from the bonded substrate by removing the selective etching layer of the bonded substrate by etching (step S15). Regarding the step S15 of removing the starting substrate, in the present invention, the selective etching layer is gradually etched inward from the outer peripheral portion of the bonding substrate by utilizing the warp of the supporting substrate. As a result, the starting substrate is separated from the bonded substrate.

次に、図1のS16に示したように、第一半導体層の表面に第一オーミック電極を形成する(工程S16)。また、図1のS17に示したように、第二半導体層に電気的に接続した第二オーミック電極を形成する(工程S17)。工程S16及び工程S17はどちらを先に行ってもよい。また、オーミック電極は、選択エッチング層のエッチング(工程S15)よりも前に、出発基板上で形成することもできる。   Next, as shown in S16 of FIG. 1, a first ohmic electrode is formed on the surface of the first semiconductor layer (step S16). Further, as shown in S17 of FIG. 1, a second ohmic electrode electrically connected to the second semiconductor layer is formed (step S17). Either step S16 or step S17 may be performed first. Further, the ohmic electrode can be formed on the starting substrate before the etching of the selective etching layer (step S15).

以上のようにして発光素子用半導体基板を製造することができる。また、このように発光素子用半導体基板を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離する工程により、発光素子を製造することができる。   The semiconductor substrate for a light emitting device can be manufactured as described above. In addition, after the semiconductor substrate for a light emitting element is manufactured in this manner, the light emitting element can be manufactured by a step of separating the light emitting element from the semiconductor substrate for a light emitting element into a die shape.

以下では、本発明の発光素子用半導体基板の製造方法を、より具体的な例(第一の実施形態及び第二の実施形態)を挙げて説明する。   Hereinafter, the method for manufacturing a semiconductor substrate for a light emitting device of the present invention will be described with reference to more specific examples (first embodiment and second embodiment).

(第一の実施形態)
図2〜8を用いて、本発明の第一の実施形態を説明する。
(First embodiment)
The first embodiment of the present invention will be described with reference to FIGS.

まず、図2に示すように、例えばシリコン基板からなる支持基板101を準備する。この工程は、図1の工程S13に対応する。この支持基板101は、図2に示しているように、凸形状となる反りを有する支持基板とする。支持基板101の凸形状の表面(図2中の上側の表面)が、出発基板(発光部等を有する)と接合する側の表面(接合面101a)となる。なお、図2には、支持基板101上に、図1のS14で示した接合工程において接合に用いるための第一金属層104(第一接触層102及び第一接合層103)を形成した状態(接合用支持基板105)を示している。   First, as shown in FIG. 2, a support substrate 101 made of, for example, a silicon substrate is prepared. This step corresponds to step S13 in FIG. As shown in FIG. 2, the support substrate 101 is a support substrate having a convex warp. The convex surface (upper surface in FIG. 2) of the supporting substrate 101 becomes a surface (bonding surface 101a) on the side that is bonded to the starting substrate (having a light emitting portion and the like). Note that, in FIG. 2, a state in which a first metal layer 104 (first contact layer 102 and first bonding layer 103) used for bonding in the bonding step shown in S14 of FIG. 1 is formed on the support substrate 101. The (bonding support substrate 105) is shown.

支持基板101の反りの形状(接合面101aの凸形状の表面)の形成は、支持基板101の接合面101aに、機械加工を行い、接合面101aの表面にダメージを形成することにより行うことができる。例えば平面研削盤の砥石粗さを#3000以下として平面研削を行って、加工ダメージを残留させることにより支持基板101の反りを形成することができる。また、平面研削後の支持基板101の厚さは、例えば200μm以下とすることができる。このとき、平面研削用の砥石粗さは#2000以下とすることが好ましい。砥石粗さは#200以上であれば十分である。また、平面研削後の支持基板101の厚さは150μm以下とするのがより好ましい。また、平面研削後の支持基板101の厚さは、基板強度や扱いやすさの理由から、70μm以上とするのがより好ましい。   The warped shape of the support substrate 101 (the convex surface of the bonding surface 101a) can be formed by machining the bonding surface 101a of the supporting substrate 101 and forming damage on the surface of the bonding surface 101a. it can. For example, it is possible to form the warp of the support substrate 101 by performing surface grinding with a grindstone roughness of a surface grinder of # 3000 or less to leave processing damage. Further, the thickness of the support substrate 101 after the surface grinding can be set to, for example, 200 μm or less. At this time, the roughness of the grindstone for surface grinding is preferably # 2000 or less. It is sufficient if the grindstone roughness is # 200 or more. Further, the thickness of the support substrate 101 after the surface grinding is more preferably 150 μm or less. In addition, the thickness of the support substrate 101 after the surface grinding is more preferably 70 μm or more for reasons of substrate strength and easiness of handling.

ここで、図16に厚さ150μmのシリコンウェーハを平面研削したときの砥石粗さの番手と、この研削後のシリコンウェーハを支持基板として用いたときのリフトオフ可能面積の関係を示す。この関係は、加工後の厚さを一定とし、加工砥石の粗さを変えてシリコンウェーハの加工を行い、発光部を有する出発基板に接合後、選択エッチング層を選択的にエッチングし、出発基板をリフトオフさせることを試みた際の、リフトオフされた面積率を調査するという実験から得られたものである。ここで、図中のリフトオフ可能面積100%は完全に選択エッチング層がエッチングされ、出発基板と発光部が分離されたことを意味し、100%未満のデータは一部領域で選択エッチング層がエッチングされず、出発基板と発光部が完全には分離されなかったことを意味する。図16の結果から、平面研削に用いた砥粒の番手が細かい番手になるにつれて(数字が大きくなるにつれて)反りが減少するため、リフトオフ可能面積が減少することがわかる。この図からわかるように、平面研削盤の砥石粗さを#2000以下として平面研削を行うことがより好ましいことがわかる。   Here, FIG. 16 shows the relationship between the number of grindstone roughness when a 150 μm-thick silicon wafer is surface-ground and the lift-off possible area when the ground silicon wafer is used as a support substrate. The relationship is that the thickness after processing is constant, the roughness of the processing grindstone is changed to process the silicon wafer, and after bonding to the starting substrate having the light emitting portion, the selective etching layer is selectively etched to obtain the starting substrate. It was obtained from the experiment of investigating the lifted-off area ratio when trying to lift off. Here, 100% of the lift-off possible area in the figure means that the selective etching layer was completely etched, and the starting substrate and the light emitting part were separated, and the data of less than 100% means that the selective etching layer was partially etched. This means that the starting substrate and the light emitting unit were not completely separated. From the results of FIG. 16, it can be seen that as the count of the abrasive grains used for surface grinding becomes finer (as the number increases), the warp decreases, so that the lift-off possible area decreases. As can be seen from this figure, it is more preferable to carry out the surface grinding with the grindstone roughness of the surface grinder being # 2000 or less.

また、図17にシリコンウェーハの表面を砥粒粗さ#2000で平面研削したときのウェーハ厚さと、この研削後のシリコンウェーハを支持基板として用いたときのリフトオフ可能面積の関係を示す。これも上記図16と同様の実験を、ウェーハ厚さを種々設けて行ったものである。ウェーハ厚さが減少するにつれて反りが増加するため、リフトオフ可能面積が増加することがわかる。   FIG. 17 shows the relationship between the wafer thickness when the surface of a silicon wafer is surface-ground with an abrasive grain roughness of # 2000 and the lift-off possible area when the ground silicon wafer is used as a support substrate. This is also an experiment similar to that shown in FIG. 16 but performed with various wafer thicknesses. As the wafer thickness decreases, the warp increases, so that the lift-off possible area increases.

このように平面研削により、支持基板101の接合面101a側に凸状の反りが発生する。研削後のウェーハ反りは厚みが薄くなるほど発生しやすくなるが、接合時のウェーハ破損を防止するため所定の厚さがあった方がよい。そのため、支持基板101の平面研削後の厚さは70〜200μm(特に150μm以下)の範囲の厚さに制御することが好適である。   As described above, by the surface grinding, a convex warp is generated on the bonding surface 101a side of the support substrate 101. Wafer warpage after grinding becomes more likely to occur as the thickness decreases, but it is preferable that the wafer has a predetermined thickness in order to prevent wafer damage during bonding. Therefore, it is preferable to control the thickness of the support substrate 101 after the surface grinding to a thickness in the range of 70 to 200 μm (particularly 150 μm or less).

支持基板101の加工後の表面が鏡面であることが必要な場合、表面にポリッシュ等の加工を加えることができる。反りが失われない程度のポリッシュを行うことで、支持基板101の反りを維持しつつ鏡面加工を行うことが可能である。例えば、支持基板101に対して砥粒粗さ#2000の平面研削により反り発生加工を行った場合、ポリッシュ厚さは0.2μm未満であれば、反りを維持しつつ、表面を鏡面加工することが可能である。   When the processed surface of the support substrate 101 needs to be a mirror surface, processing such as polishing can be applied to the surface. By performing polishing to such an extent that the warp is not lost, it is possible to perform mirror finishing while maintaining the warp of the support substrate 101. For example, when the warp generation processing is performed on the support substrate 101 by surface grinding with an abrasive grain roughness of # 2000, if the polish thickness is less than 0.2 μm, the surface should be mirror-finished while maintaining the warp. Is possible.

支持基板101に反りを形成した後は、図2に示したように、接合面101aに第一金属層104を形成することができる。この第一金属層104の材質や厚さは特に限定されない。第一金属層104は、例えば、Ti/Auからなる積層構造とすることができる。この場合、第一接触層102としてTi厚を例えば100nmとすることができる。また、第一接合層103としてAu厚を例えば500nmとすることができる。第一接合層103に代えてAg、In、Gaを含む金属で構成しても良く、第一接触層102と第一接合層103の間にPtやMo、W、Pd、Irなどの高融点金属を踏む積層構造を用いてもよい。   After forming the warp in the support substrate 101, as shown in FIG. 2, the first metal layer 104 can be formed on the bonding surface 101a. The material and thickness of the first metal layer 104 are not particularly limited. The first metal layer 104 can have a laminated structure made of, for example, Ti / Au. In this case, the Ti thickness of the first contact layer 102 can be set to 100 nm, for example. The Au thickness of the first bonding layer 103 can be set to, for example, 500 nm. The first bonding layer 103 may be replaced by a metal containing Ag, In, Ga, and a high melting point such as Pt, Mo, W, Pd, or Ir may be formed between the first contact layer 102 and the first bonding layer 103. You may use the laminated structure which steps on a metal.

次に、図3に示すように出発基板111上に発光部(機能層)119を積層したエピタキシャル基板120を準備する。出発基板111と発光部(機能層)119との間には、選択エッチング層112及び選択エッチング層112とは異なるエッチング性を有する層で、電極コンタクト性向上の場合など必要に応じて選択エッチング層113が挿入される。これらの工程は、図1の工程S11及び工程S12に対応する。   Next, as shown in FIG. 3, an epitaxial substrate 120 in which a light emitting portion (functional layer) 119 is laminated on a starting substrate 111 is prepared. A selective etching layer 112 and a layer having an etching property different from that of the selective etching layer 112 are provided between the starting substrate 111 and the light emitting portion (functional layer) 119. 113 is inserted. These steps correspond to step S11 and step S12 in FIG.

出発基板111を例えばGaAsとし、発光部(機能層)119を発光ダイオード構造とすることができる。発光ダイオード構造は、出発基板111側より、第一半導体層(n型AlGaInP層)114、活性層(AlGaInP活性層)115、第二半導体層(p型AlGaInP層)116とすることができる。発光部119はこれら以外の層を有していてもよい。第一半導体層(n型AlGaInP層)114、活性層(AlGaInP活性層)115、第二半導体層(p型AlGaInP層)116の各層の厚さは0.5〜2μm程度の厚さを有することができ、複数の組成層の積層構造とすることができる。発光部(機能層)119は有機金属気相成長(MOVPE)法や分子線エピタキシー(MBE)法、化学線エピタキシー(CBE)法等で製造することができる。また、選択エッチング層112をAlAs、選択エッチング層113をGaAsとすることができ、それぞれの厚さを例えば0.5μmとすることができる。選択エッチング層の材料はこれらに限らず、エッチング液に対して選択性があり、かつ、成長可能な材料であればどのような組み合わせでも良く、例えばAlAsに代えてAlInPあるいはAlGaAs、GaAsに代えてGaInPあるいはZnSeあるいはGeなどの材料を選択してもよい。   The starting substrate 111 may be GaAs, for example, and the light emitting portion (functional layer) 119 may have a light emitting diode structure. The light emitting diode structure may include a first semiconductor layer (n-type AlGaInP layer) 114, an active layer (AlGaInP active layer) 115, and a second semiconductor layer (p-type AlGaInP layer) 116 from the side of the starting substrate 111. The light emitting unit 119 may have layers other than these. Each of the first semiconductor layer (n-type AlGaInP layer) 114, the active layer (AlGaInP active layer) 115, and the second semiconductor layer (p-type AlGaInP layer) 116 has a thickness of about 0.5 to 2 μm. It is possible to have a laminated structure of a plurality of composition layers. The light emitting portion (functional layer) 119 can be manufactured by a metal organic chemical vapor deposition (MOVPE) method, a molecular beam epitaxy (MBE) method, an actinic ray epitaxy (CBE) method, or the like. Further, the selective etching layer 112 can be made of AlAs and the selective etching layer 113 can be made of GaAs, and the thickness of each can be set to 0.5 μm, for example. The material of the selective etching layer is not limited to these, and may be any combination as long as it is a material that is selective to the etching solution and can grow, for example, AlInP or AlGaAs or GaAs instead of AlAs. A material such as GaInP, ZnSe, or Ge may be selected.

発光部(機能層)119は、AlGaInPを主成分とする発光ダイオード構造に限られるものではなく、出発基板111をGaAsとして利用する、AlGaAs系や歪InGaAs系を活性層に有する発光ダイオード構造とすることができる。   The light emitting portion (functional layer) 119 is not limited to a light emitting diode structure containing AlGaInP as a main component, and has a light emitting diode structure having an AlGaAs system or a strained InGaAs system as an active layer, which uses the starting substrate 111 as GaAs. be able to.

また、出発基板111もGaAsに限られるものではなく、InPやSiなどの材料を同様に適用可能であり、各エピタキシャル層の材料も、前記出発基板111にエピタキシャル成長可能な材料であれば適用可能である。   Further, the starting substrate 111 is not limited to GaAs, and materials such as InP and Si can be similarly applied, and the material of each epitaxial layer can also be applied as long as it can be epitaxially grown on the starting substrate 111. is there.

次に、図4に示すように、エピタキシャル基板120の表面の一部にオーミック電極層131を形成することができる。また、エピタキシャル基板表面のオーミック電極層131が形成された領域以外の領域の一部に誘電体層132を形成することができる。オーミック電極層131と誘電体層132の厚さは略同一である方が好適であるが、相互に50%程度の厚さ差異は許容することができる。なお、このオーミック電極層131は、第二半導体層116に電気的に接続した第二オーミック電極となるものである。すなわち、この工程は、図1の工程S17に対応する。   Next, as shown in FIG. 4, the ohmic electrode layer 131 can be formed on a part of the surface of the epitaxial substrate 120. Further, the dielectric layer 132 can be formed on a part of the region other than the region where the ohmic electrode layer 131 is formed on the surface of the epitaxial substrate. It is preferable that the ohmic electrode layer 131 and the dielectric layer 132 have substantially the same thickness, but a thickness difference of about 50% can be allowed. The ohmic electrode layer 131 serves as a second ohmic electrode electrically connected to the second semiconductor layer 116. That is, this step corresponds to step S17 in FIG.

次に、エピタキシャル基板120の表面、すなわち、オーミック電極層131と誘電体層132の双方の少なくとも一部を被覆する第二金属層137を形成することができる。これにより、接合用エピタキシャル基板140とすることができる。第二金属層137は、例えば、Ti/Auからなる積層構造で、例えばTi厚を100nm、Au厚を500nmとすることができる。図4では、第二金属層137が、第二接触層(例えばTi層)135及び第二接合層(例えばAu層)136からなる例を示している。なお、第二金属層137は、Auの他、Ag、In、Gaなどの比較的やわらかい金属、あるいは金属合金を用いても良い。   Next, a second metal layer 137 that covers at least a part of both the ohmic electrode layer 131 and the dielectric layer 132 can be formed on the surface of the epitaxial substrate 120. Thereby, the epitaxial substrate for bonding 140 can be obtained. The second metal layer 137 has a laminated structure made of, for example, Ti / Au, and can have a Ti thickness of 100 nm and an Au thickness of 500 nm, for example. FIG. 4 shows an example in which the second metal layer 137 includes the second contact layer (for example, Ti layer) 135 and the second bonding layer (for example, Au layer) 136. The second metal layer 137 may be made of Au, or a relatively soft metal such as Ag, In, or Ga, or a metal alloy.

次に、図5に示すように、接合用エピタキシャル基板140と接合用支持基板105を第一金属層104と第二金属層137の少なくとも一部を接する形で対向させ、熱と圧力を加えて接合する。この工程は、図1の工程S14に対応する。接合に当たっての温度は、例えば、300℃、圧力は10N/cmとすることができる。接合の温度、圧力はこの条件に限られるものではなく、接合を実現できる条件であれば、どの温度、圧力も選択可能である。 Next, as shown in FIG. 5, the bonding epitaxial substrate 140 and the bonding support substrate 105 are opposed to each other so that at least a part of the first metal layer 104 and the second metal layer 137 are in contact with each other, and heat and pressure are applied. To join. This step corresponds to step S14 in FIG. The temperature at the time of joining can be, for example, 300 ° C. and the pressure can be 10 N / cm 2 . The joining temperature and pressure are not limited to these conditions, and any temperature and pressure can be selected as long as the joining can be realized.

次に、図6に示すように第一金属層104と第二金属層137の接合により、接合用支持基板105と接合用エピタキシャル基板140が接合した接合基板150を得る。このとき、出発基板111より支持基板101の方が相対的に薄くなっていると好ましく、その場合、支持基板101側の反りは減少し、接合基板150は、エピタキシャル基板120の有する反りと略同一となることができる。   Next, as shown in FIG. 6, by joining the first metal layer 104 and the second metal layer 137, the joining substrate 150 in which the joining supporting substrate 105 and the joining epitaxial substrate 140 are joined is obtained. At this time, it is preferable that the support substrate 101 is relatively thinner than the starting substrate 111. In that case, the warp on the support substrate 101 side is reduced, and the bonding substrate 150 is substantially the same as the warp of the epitaxial substrate 120. Can be.

次に図7に示すように、選択エッチング層112、113のエッチングを行う。選択エッチング層112、113のエッチングには弗酸含有液を用いて行うことができる。接合基板150のウェーハ外周部から選択エッチング層112、113のエッチングが進み、除去される。この工程は、図1の工程S15に対応する。   Next, as shown in FIG. 7, the selective etching layers 112 and 113 are etched. The selective etching layers 112 and 113 can be etched using a hydrofluoric acid-containing liquid. The selective etching layers 112 and 113 are etched and removed from the outer peripheral portion of the wafer of the bonding substrate 150. This step corresponds to step S15 in FIG.

選択エッチング層112、113のエッチングにより、発光部(機能層)119と出発基板111は物理的に分離される。支持基板101は表面の加工ダメージにより、曲率がほぼ一定の反りを有しており、一部でも出発基板111との分離が発生すると分離領域は選択エッチング層112、113以上の幅で出発基板111と分離する。選択エッチング層112、113の除去過程で、被エッチング材料の酸化物が形成され、エッチング阻害が始まるが、支持基板101との離間により、選択エッチング層112、113の幅(例えば、1μm以下)以上の幅が形成されるため、エッチング液の侵入により酸化物が除去され、エッチング阻害が選択エッチング層112、113のエッチングを停止するまでには至らない。   By etching the selective etching layers 112 and 113, the light emitting portion (functional layer) 119 and the starting substrate 111 are physically separated. The support substrate 101 has a curvature with a substantially constant curvature due to processing damage on the surface, and even if a part of the support substrate 101 is separated from the starting substrate 111, the separation region is wider than the selective etching layers 112 and 113 and the starting substrate 111. And separate. In the process of removing the selective etching layers 112 and 113, an oxide of the material to be etched is formed and etching inhibition starts. However, due to the distance from the supporting substrate 101, the width of the selective etching layers 112 and 113 (for example, 1 μm or less) or more. Since the width is formed, the oxide is removed by the invasion of the etching solution, and the etching inhibition does not stop the etching of the selective etching layers 112 and 113.

その結果、出発基板111と発光部(機能層)119は選択エッチング層112、113の除去により分離され、出発基板111を発光部(機能層)119からリフトオフすることができる。   As a result, the starting substrate 111 and the light emitting portion (functional layer) 119 are separated by removing the selective etching layers 112 and 113, and the starting substrate 111 can be lifted off from the light emitting portion (functional layer) 119.

次に図8に示すように出発基板111のリフトオフ後、リフトオフ面に電極(第一オーミック電極163)を形成する。この工程は、図1の工程S16に対応する。また、支持基板101の裏面側にオーミック電極層131(第二オーミック電極)に接続した電極を形成し、発光素子構造を実現することができる。また、適宜保護膜165を形成することができる。このようにして発光素子用半導体基板160を製造することができる。発光素子用半導体基板160を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離して、発光素子を製造することができる。   Next, as shown in FIG. 8, after lift-off of the starting substrate 111, an electrode (first ohmic electrode 163) is formed on the lift-off surface. This step corresponds to step S16 in FIG. Further, an electrode connected to the ohmic electrode layer 131 (second ohmic electrode) can be formed on the back surface side of the support substrate 101 to realize a light emitting device structure. Further, the protective film 165 can be formed as appropriate. In this way, the semiconductor substrate 160 for a light emitting device can be manufactured. After the semiconductor substrate 160 for a light emitting element is manufactured, the light emitting element can be separated from the semiconductor substrate for a light emitting element in a die shape to manufacture the light emitting element.

(第二の実施形態)
次に図9〜15を用いて、本発明の第二の実施形態を説明する。
(Second embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS.

まず、図9に示すように、例えばサファイアからなる支持基板201を準備する。この工程は、図1の工程S13に対応する。この支持基板201は、図9に示しているように、凸形状となる反りを有する支持基板とする。支持基板201の凸形状の表面(図9中の上側の表面)が、出発基板(発光部等を有する)と接合する側の表面(接合面201a)となる。なお、図9には、支持基板201上に、図1のS14で示した接合工程において接合に用いるための第一誘電体層202を形成した状態(接合用支持基板205)を示している。   First, as shown in FIG. 9, a support substrate 201 made of, for example, sapphire is prepared. This step corresponds to step S13 in FIG. As shown in FIG. 9, the support substrate 201 is a support substrate having a convex warp. The convex surface (the upper surface in FIG. 9) of the supporting substrate 201 is the surface (bonding surface 201a) on the side to be bonded to the starting substrate (having the light emitting portion and the like). Note that FIG. 9 shows a state in which the first dielectric layer 202 to be used for bonding in the bonding step shown in S14 of FIG. 1 is formed on the supporting substrate 201 (bonding supporting substrate 205).

支持基板201の反りの形状(接合面201aの凸形状の表面)は、支持基板201の接合面201aに、機械加工を行い、接合面201の表面にダメージを形成することにより行うことができる。この工程は、第一の実施形態と同様の条件により行うことができる。例えば平面研削盤の砥石粗さを#200〜#3000として平面研削を行い加工ダメージを残留させ、平面研削後の厚さを70〜200μmとする。また、砥石粗さは#2000以下、平面研削後の厚さは150μm以下とするのがより好ましい。このように平面研削により、接合面201a側に凸状の反りが発生する。研削後のウェーハ反りは厚みが薄くなるほど発生しやすくなるが、薄すぎると接合時にウェーハ破損が発生する。そのため、平面研削後の厚さは70〜200μmの範囲の厚さに制御することが好適である。   The warp shape of the support substrate 201 (the convex surface of the bonding surface 201a) can be obtained by machining the bonding surface 201a of the supporting substrate 201 and forming damage on the surface of the bonding surface 201. This step can be performed under the same conditions as in the first embodiment. For example, the surface grinding is performed by setting the grindstone roughness of the surface grinder to # 200 to # 3000 to leave processing damage, and the thickness after the surface grinding is set to 70 to 200 μm. More preferably, the grindstone roughness is # 2000 or less, and the thickness after surface grinding is 150 μm or less. As described above, by the surface grinding, a convex warp is generated on the joint surface 201a side. Wafer warpage after grinding is more likely to occur as the thickness becomes thinner, but if it is too thin, wafer damage will occur at the time of bonding. Therefore, it is preferable to control the thickness after the surface grinding to a thickness in the range of 70 to 200 μm.

加工後の表面が鏡面であることが必要な場合、表面にポリッシュ等の加工を加えることができる。反りが失われない程度のポリッシュを行うことで反りを維持しつつ鏡面加工を行うことが可能である。例えば、#2000により反り発生加工を行った場合、ポリッシュ厚さは0.2μm未満であれば、反りを維持しつつ、表面を鏡面加工することが可能である。支持基板201の接合面201a側に第一誘電体層202を形成する。第一誘電体層202はSiOを用いることができ、厚さは例えば300nmとすることができる。誘電体層202としてSiOの他に、SiNなど他の透明絶縁膜を用いても良い。 When the surface after processing needs to be a mirror surface, processing such as polishing can be added to the surface. By performing polishing to the extent that the warp is not lost, it is possible to perform mirror finishing while maintaining the warp. For example, when the warpage generation process is performed with # 2000 and the polish thickness is less than 0.2 μm, the surface can be mirror-finished while maintaining the warpage. The first dielectric layer 202 is formed on the bonding surface 201a side of the support substrate 201. The first dielectric layer 202 can use SiO 2 and can have a thickness of, for example, 300 nm. Other than SiO 2 as the dielectric layer 202, another transparent insulating film such as SiN x may be used.

次に図10に示すように、出発基板211上に発光部(機能層)219を積層したエピタキシャル基板を準備する。出発基板211と発光部(機能層)219との間には、選択エッチング層212及び選択エッチング層212とは異なるエッチング性を有する層で、電極コンタクト性向上の場合など必要に応じて選択エッチング層213が挿入される。これらの工程は、図1の工程S11及び工程S12に対応する。   Next, as shown in FIG. 10, an epitaxial substrate in which a light emitting portion (functional layer) 219 is laminated on a starting substrate 211 is prepared. Between the starting substrate 211 and the light emitting portion (functional layer) 219, a selective etching layer 212 and a layer having an etching property different from that of the selective etching layer 212 are provided. 213 is inserted. These steps correspond to step S11 and step S12 in FIG.

出発基板211は例えばGaAsとし、発光部(機能層)219を発光ダイオード構造とすることができる。発光ダイオード構造は、例えば出発基板211側より、第一半導体層(n型AlGaInP層)214、活性層(AlGaInP活性層)215、前記第二半導体層(p型AlGaInP層)216とし、各層の厚さは0.5〜2μm程度の厚さを有し、複数の組成層の積層構造から成るものとすることができる。発光部(機能層)219は有機金属気相成長(MOVPE)法や分子線エピタキシー(MBE)法、化学線エピタキシー(CBE)法等で製造することができる。また、選択エッチング層212をAlAs、選択エッチング層213をGaAsとすることができ、それぞれの厚さを例えば0.5μmとすることができる。選択エッチング層の材料はこれらに限らず、エッチング液に対して選択性があり、かつ、成長可能な材料であればどのような組み合わせでも良く、例えばAlAsに代えてAlInPあるいはAlGaAs、GaAsに代えてGaInPあるいはZnSeあるいはGeなどの材料を選択しても良い。   The starting substrate 211 can be, for example, GaAs, and the light emitting portion (functional layer) 219 can have a light emitting diode structure. The light emitting diode structure has, for example, a first semiconductor layer (n-type AlGaInP layer) 214, an active layer (AlGaInP active layer) 215, and a second semiconductor layer (p-type AlGaInP layer) 216 from the side of the starting substrate 211, and the thickness of each layer. It has a thickness of about 0.5 to 2 μm, and may have a laminated structure of a plurality of composition layers. The light emitting portion (functional layer) 219 can be manufactured by a metal organic chemical vapor deposition (MOVPE) method, a molecular beam epitaxy (MBE) method, an actinic ray epitaxy (CBE) method, or the like. Further, the selective etching layer 212 can be made of AlAs and the selective etching layer 213 can be made of GaAs, and the thickness of each can be set to 0.5 μm, for example. The material of the selective etching layer is not limited to these, and may be any combination as long as it is a material that is selective to the etching solution and can grow, for example, AlInP or AlGaAs or GaAs instead of AlAs. A material such as GaInP, ZnSe, or Ge may be selected.

発光部(機能層)219はAlGaInPを主成分とするものに限らず、AlGaAs系や歪InGaAs系を活性層に有する発光ダイオード構造とすることができる。   The light emitting portion (functional layer) 219 is not limited to one having AlGaInP as a main component, and may have a light emitting diode structure having an AlGaAs type or a strained InGaAs type active layer.

また、出発基板211もGaAsに限られるものではなく、InPやSiなどの材料を同様に適用可能であり、エピタキシャル層の材料も、前記出発基板211にエピタキシャル成長可能な材料であれば適用可能である。   Further, the starting substrate 211 is not limited to GaAs, and materials such as InP and Si can be similarly applied, and the material of the epitaxial layer can also be applied as long as it can be epitaxially grown on the starting substrate 211. ..

次に、図11に示すようにエピタキシャル基板220の表面の少なくとも一部に第二誘電体層231を形成することができる。更に第二誘電体層231上に例えばBCB(ベンゾシクロブテン)からなる接着層232を形成することができる。接着層232はBCBに限らず、透明で接合可能な材料であればどのような材料を選択しても可能であり、BCBに代えてたとえばエポキシ樹脂を選択することも可能である。また、接合工程では、接着層232に代えて(接着層232を使用せず)、第一誘電体層202と第二誘電体層231との直接接合法を用いても良い。   Next, as shown in FIG. 11, a second dielectric layer 231 may be formed on at least a part of the surface of the epitaxial substrate 220. Further, an adhesive layer 232 made of, for example, BCB (benzocyclobutene) can be formed on the second dielectric layer 231. The adhesive layer 232 is not limited to BCB, and any material can be selected as long as it is a transparent and bondable material. For example, an epoxy resin can be selected instead of BCB. Further, in the joining process, a direct joining method of the first dielectric layer 202 and the second dielectric layer 231 may be used instead of the adhesive layer 232 (without using the adhesive layer 232).

次に、図12に示すように、エピタキシャル基板と支持基板を第一誘電体層202と接着層(BCB接着層)232とを対向させ、熱と圧力を加えて接合する。この工程は、図1の工程S14に対応する。接合に当たっての温度は例えば300℃、圧力は10N/cmとすることができる。接合の温度、圧力はこの条件に限られるものではなく、接合を実現できる条件であれば、どの温度、圧力も選択可能である。 Next, as shown in FIG. 12, the epitaxial substrate and the supporting substrate are bonded to each other by facing the first dielectric layer 202 and the adhesive layer (BCB adhesive layer) 232 and applying heat and pressure. This step corresponds to step S14 in FIG. The temperature at the time of joining can be, for example, 300 ° C., and the pressure can be 10 N / cm 2 . The joining temperature and pressure are not limited to these conditions, and any temperature and pressure can be selected as long as the joining can be realized.

そして図13に示すように第一誘電体層202と接着層(BCB接着層)232の接合により、支持基板205と接合用エピタキシャル基板240が接合した接合基板250を得る。   Then, as shown in FIG. 13, by joining the first dielectric layer 202 and the adhesive layer (BCB adhesive layer) 232, the joining substrate 250 in which the supporting substrate 205 and the joining epitaxial substrate 240 are joined is obtained.

出発基板211より支持基板201の方が相対的に薄くなっていると好ましく、その場合、支持基板201側の反りは減少し、接合基板250は、エピタキシャル基板220の有する反りと略同一となることができる。   It is preferable that the support substrate 201 is relatively thinner than the starting substrate 211. In that case, the warp on the support substrate 201 side is reduced, and the bonding substrate 250 is substantially the same as the warp of the epitaxial substrate 220. You can

次に、図14に示すように選択エッチング層212、213のエッチングを行う。選択エッチング層212、213のエッチングには弗酸含有液を用いて行うことができる。ウェーハ外周部から選択エッチング層212、213のエッチングが進み、除去される。この工程は、図1の工程S15に対応する。   Next, as shown in FIG. 14, the selective etching layers 212 and 213 are etched. The selective etching layers 212 and 213 can be etched using a hydrofluoric acid-containing liquid. The selective etching layers 212 and 213 are etched and removed from the outer peripheral portion of the wafer. This step corresponds to step S15 in FIG.

選択エッチング層212、213のエッチングにより、発光部(機能層)219と出発基板211は物理的に分離される。支持基板201は表面の加工ダメージにより、曲率がほぼ一定の反りを有しており、一部でも出発基板211との分離が発生すると分離領域は選択エッチング層以上の幅で出発基板211と離間する。選択エッチング層212、213の除去過程で、被エッチング材料の酸化物が形成され、エッチング阻害が始まるが、支持基板201との離間により、選択エッチング層212、213の幅(例えば、1μm以下)以上の幅が形成されるため、エッチング液の侵入により酸化物が除去され、エッチング阻害が選択エッチング層212、213のエッチングを停止するまでには至らない。   By etching the selective etching layers 212 and 213, the light emitting portion (functional layer) 219 and the starting substrate 211 are physically separated. The support substrate 201 has a warp with a substantially constant curvature due to processing damage on the surface, and even if a part of the support substrate 201 is separated from the starting substrate 211, the separation region is separated from the starting substrate 211 by a width equal to or larger than the selective etching layer. .. In the process of removing the selective etching layers 212 and 213, an oxide of the material to be etched is formed and etching inhibition starts, but due to the distance from the supporting substrate 201, the width of the selective etching layers 212 and 213 (for example, 1 μm or less) or more. Therefore, the oxide is removed by the invasion of the etching solution and the etching inhibition does not stop the etching of the selective etching layers 212 and 213.

その結果、出発基板211と発光部(機能層)219は選択エッチング層212、213の除去により分離され、出発基板211を発光部(機能層)219からリフトオフすることができる。   As a result, the starting substrate 211 and the light emitting portion (functional layer) 219 are separated by removing the selective etching layers 212 and 213, and the starting substrate 211 can be lifted off from the light emitting portion (functional layer) 219.

次に図15に示すように出発基板のリフトオフ後、リフトオフ面に極性の異なる電極(第一オーミック電極263、第二オーミック電極261)を形成し、発光素子構造を実現することができる。また、適宜保護膜265を形成することができる。このようにして発光素子用半導体基板260を製造することができる。発光素子用半導体基板260を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離して、発光素子を製造することができる。   Next, as shown in FIG. 15, after lift-off of the starting substrate, electrodes having different polarities (first ohmic electrode 263 and second ohmic electrode 261) are formed on the lift-off surface to realize a light emitting device structure. Further, the protective film 265 can be formed as appropriate. In this way, the semiconductor substrate 260 for a light emitting element can be manufactured. After the semiconductor substrate 260 for a light emitting element is manufactured, the light emitting element can be separated from the semiconductor substrate for a light emitting element in a die shape to manufacture the light emitting element.

このように本発明では反りを残留させたウェーハを支持基板として用いることで、材料によらず、エピタキシャルリフトオフを実現することができる。反りを残留させさえすれば、デバイス構造に最も適した(低い電気抵抗、あるいは、低い熱抵抗、あるいは、低い光吸収係数、などを有する)材料を支持基板として選択することができる。   As described above, in the present invention, by using the wafer with the warp remaining as the supporting substrate, the epitaxial lift-off can be realized regardless of the material. The material most suitable for the device structure (low electrical resistance, low thermal resistance, low light absorption coefficient, etc.) can be selected as the supporting substrate as long as the warpage is left.

以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。   Hereinafter, the present invention will be described more specifically by showing Examples and Comparative Examples of the present invention, but the present invention is not limited thereto.

(実施例1)
図2に示したように、支持基板101に、砥石粗さ#2000の平面研削を行い、接合面側に凸の反りを有する厚さ100μmのシリコンからなる支持基板101を準備した(図1の工程S13)。この支持基板101に、Tiからなる厚さ100nmの第一接触層102とAuからなる厚さ500nmの第一接合層103を含む第一金属層104を形成し、接合用支持基板105を準備した。
(Example 1)
As shown in FIG. 2, the supporting substrate 101 was subjected to surface grinding with a grindstone roughness of # 2000 to prepare a supporting substrate 101 made of silicon having a convex warp on the bonding surface side and having a thickness of 100 μm (see FIG. 1). Step S13). On this support substrate 101, a first metal layer 104 including a first contact layer 102 made of Ti and having a thickness of 100 nm and a first bonding layer 103 made of Au and having a thickness of 500 nm was formed, and a support substrate 105 for bonding was prepared. ..

次に、図3に示したように、GaAsからなる出発基板111を準備した。この出発基板111に、0.5μm厚のAlAsからなる選択エッチング層112及び0.5μm厚のGaAsからなる選択エッチング層113を形成した(図1の工程S11)。さらに、出発基板111に形成した、選択エッチング層112、113上に有機金属気相成長(MOVPE)法にて、(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)からなる活性層115と、活性層115よりバンドギャップの大きい(AlGa1−xIn1−yP(0≦x≦1,0.4≦y≦0.6)から成るクラッド層(第一半導体層114、第二第半導体層116)を活性層115の両側に配置した発光部(ダブルヘテロ(DH)構造)119を作製した(図1の工程S12)。このようにして、出発基板111と発光部(DH構造)119との間に、0.5μm厚のAlAsからなる選択エッチング層112及び0.5μm厚のGaAsからなる選択エッチング層113を形成した。 Next, as shown in FIG. 3, a starting substrate 111 made of GaAs was prepared. On this starting substrate 111, a selective etching layer 112 made of AlAs having a thickness of 0.5 μm and a selective etching layer 113 made of GaAs having a thickness of 0.5 μm were formed (step S11 in FIG. 1). Further, on the selective etching layers 112 and 113 formed on the starting substrate 111, (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, by metal organic chemical vapor deposition (MOVPE) method. 0.4 ≦ y ≦ 0.6), and (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦) having a bandgap larger than that of the active layer 115. A light emitting portion (double hetero (DH) structure) 119 in which a cladding layer (first semiconductor layer 114, second semiconductor layer 116) composed of y ≦ 0.6 is arranged on both sides of the active layer 115 was produced (FIG. 1). Step S12). In this way, the selective etching layer 112 made of AlAs having a thickness of 0.5 μm and the selective etching layer 113 made of GaAs having a thickness of 0.5 μm were formed between the starting substrate 111 and the light emitting portion (DH structure) 119.

発光部(DH構造)119は、出発基板111側より、第一半導体層(n型クラッド層)114として(AlGa1−xIn1−yP(x=1、y≒0.5)を約1.0μm、活性層115として(AlGa1−xIn1−yP(x≒0.1、y≒0.5)を約0.5μm、第二第半導体層(p型クラッド層)116として(AlGa1−xIn1−yP(x≒0.85、y≒0.5)を約1.0μmとし、厚さ450μmのエピタキシャル基板120を得た。 The light emitting unit (DH structure) 119 is (Al x Ga 1-x ) y In 1-y P (x = 1, y≈0. 1) as the first semiconductor layer (n-type cladding layer) 114 from the side of the starting substrate 111. 5) is about 1.0 μm, the active layer 115 is (Al x Ga 1-x ) y In 1-y P (x≈0.1, y≈0.5) is about 0.5 μm, and the second semiconductor layer is As the (p-type cladding layer) 116, (Al x Ga 1-x ) y In 1-y P (x≈0.85, y≈0.5) is set to about 1.0 μm, and the epitaxial substrate 120 having a thickness of 450 μm is formed. Obtained.

次に、図4に示したように、エピタキシャル基板120表面の一部にオーミック電極層(第二オーミック電極)131を形成し、オーミック電極層131が形成された領域以外の領域に第一誘電体層132を形成した(図1の工程S17の第二オーミック電極形成)。   Next, as shown in FIG. 4, an ohmic electrode layer (second ohmic electrode) 131 is formed on a part of the surface of the epitaxial substrate 120, and the first dielectric is formed in a region other than the region where the ohmic electrode layer 131 is formed. The layer 132 was formed (formation of the second ohmic electrode in step S17 of FIG. 1).

次に、図5、図6に示したように、エピタキシャル基板120表面、オーミック電極層131と第一誘電体層132の双方を被覆する第二金属層137を形成した厚さ450μmの接合用エピタキシャル基板140を形成した。第二金属層137は、第二接触層135をTi層100nmと、第二接合層136をAu層500nmとして、順に成膜した。次に、接合用エピタキシャル基板140と接合用支持基板105を、第一金属層104と第二金属層137の少なくとも一部を接する形で対向させ、熱と圧力を加えて接合した(図1の工程S14)。接合に当たっての温度は300℃、圧力は10N/cmとした。第一金属層104と第二金属層137の接合により、接合用支持基板105と接合用エピタキシャル基板140が接合した接合基板150を得た。 Next, as shown in FIGS. 5 and 6, a bonding metal epitaxial layer having a thickness of 450 μm, in which a second metal layer 137 covering both the surface of the epitaxial substrate 120 and the ohmic electrode layer 131 and the first dielectric layer 132 is formed. The substrate 140 was formed. The second metal layer 137 was formed by sequentially forming the second contact layer 135 as the Ti layer 100 nm and the second bonding layer 136 as the Au layer 500 nm. Next, the bonding epitaxial substrate 140 and the bonding support substrate 105 are opposed to each other so that at least a part of the first metal layer 104 and the second metal layer 137 are in contact with each other, and they are bonded together by applying heat and pressure (see FIG. 1). Step S14). The temperature at the time of joining was 300 ° C. and the pressure was 10 N / cm 2 . By joining the first metal layer 104 and the second metal layer 137, the joining substrate 150 in which the joining supporting substrate 105 and the joining epitaxial substrate 140 are joined was obtained.

次に、図7に示したように、弗酸含有液を用いて選択エッチング層112のエッチングを行った。接合基板150の外周部から選択エッチング層112のエッチングが進み、選択エッチング層112は徐々に除去され、出発基板111は反りを元に戻そうとする変化が起こるため、エッチングの進行に伴って離間幅は増大し、発光部(DH構造)119と出発基板111は物理的に分離された(図1の工程S15)。出発基板111のリフトオフ後、リフトオフ面に電極を形成した(図1の工程S16)。支持基板101の裏面側に電極(オーミック電極層131)に接続した電極(第二オーミック電極)を形成し、発光素子を製造した(図8)。   Next, as shown in FIG. 7, the selective etching layer 112 was etched using a hydrofluoric acid-containing liquid. The etching of the selective etching layer 112 proceeds from the outer peripheral portion of the bonding substrate 150, the selective etching layer 112 is gradually removed, and the starting substrate 111 changes so as to restore the warp. The width was increased, and the light emitting portion (DH structure) 119 and the starting substrate 111 were physically separated (step S15 in FIG. 1). After lift-off of the starting substrate 111, electrodes were formed on the lift-off surface (step S16 in FIG. 1). An electrode (second ohmic electrode) connected to the electrode (ohmic electrode layer 131) was formed on the back surface side of the support substrate 101 to manufacture a light emitting device (FIG. 8).

(比較例1)
支持基板101の表面の平面研削を行わないことを除き、実施例1と同様に発光素子の製造を行った。この場合、選択エッチングにより除去された選択エッチング層112の離間幅が変化しないためエッチング中の酸化物の除去ができなくなり、酸化物によりエッチングが阻害され出発基板111を分離することができなかった。
(Comparative Example 1)
A light emitting device was manufactured in the same manner as in Example 1 except that the surface of the supporting substrate 101 was not ground. In this case, since the separation width of the selective etching layer 112 removed by the selective etching does not change, the oxide during etching cannot be removed, and the oxide inhibits the etching, so that the starting substrate 111 cannot be separated.

(実施例2)
図9に示したように、支持基板201に、砥石粗さ#2000の平面研削を行い、接合面側に凸の反りを有する厚さ100μmのサファイアからなる支持基板201を準備した(図1の工程S13)。次に、この支持基板201に、厚さ300nmのSiOからなる第一誘電体層202を形成した接合用支持基板205を準備した。
(Example 2)
As shown in FIG. 9, the supporting substrate 201 was subjected to surface grinding with a grindstone roughness of # 2000 to prepare a supporting substrate 201 made of sapphire having a thickness of 100 μm and having a convex warp on the bonding surface side (see FIG. 1). Step S13). Next, a supporting substrate 205 for bonding, in which the first dielectric layer 202 made of SiO 2 and having a thickness of 300 nm was formed on the supporting substrate 201, was prepared.

次に、図10に示したように、出発基板211をGaAsとした。この出発基板211に、0.5μm厚のAlAsからなる選択エッチング層212及び0.5μm厚のGaAsからなる選択エッチング層213を形成した(図1の工程S11)。出発基板211上に有機金属気相成長法(MOVPE)法にて、(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)からなる活性層215と、活性層よりバンドギャップの大きい(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)から成るクラッド層214、216を活性層215の両側に配置した発光部(DH構造)219を作製した(図1の工程S12)。このようにして、出発基板211と発光部(DH構造)219との間には0.5μm厚のAlAsからなる選択エッチング層212及び0.5μm厚のGaAsからなる選択エッチング層213を形成した。 Next, as shown in FIG. 10, the starting substrate 211 was GaAs. On the starting substrate 211, a selective etching layer 212 made of AlAs having a thickness of 0.5 μm and a selective etching layer 213 made of GaAs having a thickness of 0.5 μm were formed (step S11 in FIG. 1). From (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) by metalorganic vapor phase epitaxy (MOVPE) method on the starting substrate 211. And a clad layer 214 composed of (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) having a larger bandgap than the active layer. A light emitting portion (DH structure) 219 having 216 arranged on both sides of the active layer 215 was produced (step S12 in FIG. 1). Thus, the selective etching layer 212 made of AlAs having a thickness of 0.5 μm and the selective etching layer 213 made of GaAs having a thickness of 0.5 μm were formed between the starting substrate 211 and the light emitting portion (DH structure) 219.

発光部(DH構造)219は、出発基板211側より、第一半導体層(n型クラッド層)214として(AlGa1−xIn1−yP(x=1、y≒0.5)を約1.0μm、活性層215として(AlGa1−xIn1−yP(x≒0.1、y≒0.5)を約0.5μm、第二半導体層(p型クラッド層)216として(AlGa1−xIn1−yP(x≒0.85、y≒0.5)を約1.0μmとし、厚さ450μmのエピタキシャル基板220を得た。 The light emitting part (DH structure) 219 is (Al x Ga 1-x ) y In 1-y P (x = 1, y≈0.) As the first semiconductor layer (n-type cladding layer) 214 from the side of the starting substrate 211. 5) is about 1.0 μm, (Al x Ga 1-x ) y In 1-y P (x≈0.1, y≈0.5) is about 0.5 μm as the active layer 215, and the second semiconductor layer ( As (p-type clad layer) 216, (Al x Ga 1-x ) y In 1-y P (x≈0.85, y≈0.5) is set to about 1.0 μm to obtain an epitaxial substrate 220 having a thickness of 450 μm. It was

次に、図11に示したように、エピタキシャル基板220表面に第二誘電体層231を形成し、第二誘電体層231上にBCBからなる接着層232を形成した。   Next, as shown in FIG. 11, a second dielectric layer 231 was formed on the surface of the epitaxial substrate 220, and an adhesive layer 232 made of BCB was formed on the second dielectric layer 231.

次に、図12、図13に示したように、第一誘電体層202と接着層232とを対向させ、熱と圧力を加えて接合した(図1の工程S14)。接合に当たっての温度は300℃、圧力は10N/cmとした。第一誘電体層202と接着層231の接合により、接合用支持基板205と接合用エピタキシャル基板240が接合した接合基板250を得た。 Next, as shown in FIGS. 12 and 13, the first dielectric layer 202 and the adhesive layer 232 were opposed to each other, and heat and pressure were applied to bond them (step S14 in FIG. 1). The temperature at the time of joining was 300 ° C. and the pressure was 10 N / cm 2 . By joining the first dielectric layer 202 and the adhesive layer 231, a joining substrate 250 in which the joining supporting substrate 205 and the joining epitaxial substrate 240 are joined was obtained.

次に、図14に示したように、選択エッチング層212のエッチングを行った。選択エッチング層212のエッチングには弗酸含有液を用いて行った。接合基板250の外周部から選択エッチング層212のエッチングが進み、選択エッチング層212は徐々に除去され、出発基板211は反りを元に戻そうとする変化が起こるため、エッチングの進行に伴って離間幅は増大し発光部(DH構造)219と出発基板211は物理的に分離された(図1の工程S15)。   Next, as shown in FIG. 14, the selective etching layer 212 was etched. The selective etching layer 212 was etched using a hydrofluoric acid-containing liquid. The etching of the selective etching layer 212 progresses from the outer periphery of the bonding substrate 250, the selective etching layer 212 is gradually removed, and the starting substrate 211 undergoes a change in an attempt to restore the warp. The width was increased and the light emitting portion (DH structure) 219 and the starting substrate 211 were physically separated (step S15 in FIG. 1).

出発基板211のリフトオフ後、リフトオフ面に極性の異なる電極を形成し、発光素子を製造した(図1の工程S16、S17)。   After lift-off of the starting substrate 211, electrodes having different polarities were formed on the lift-off surface to manufacture a light emitting device (steps S16 and S17 in FIG. 1).

(比較例2)
支持基板表面の平面研削を行わないことを除き実施例2と同様に発光素子の製造を行ったが、選択エッチングにより除去された選択エッチング層212の離間幅が変化しないためエッチング中の酸化物の除去ができなくなり、酸化物によりエッチングが阻害され出発基板を分離することができなかった。
(Comparative example 2)
A light emitting device was manufactured in the same manner as in Example 2 except that the surface grinding of the surface of the supporting substrate was not carried out. However, since the separation width of the selective etching layer 212 removed by the selective etching does not change, the oxide during etching is not changed. It could not be removed, and the oxide could hinder the etching to separate the starting substrate.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, has substantially the same configuration as the technical idea described in the scope of the claims of the present invention, and has the same operational effect It is included in the technical scope of the invention.

101…支持基板、 101a…接合面、
102…第一接触層、 103…第一接合層、 104…第一金属層、
105…接合用支持基板、
111…出発基板、
112…選択エッチング層、 113…選択エッチング層、
114…第一半導体層、 115…活性層、 116…第二半導体層、
119…発光部、
120…エピタキシャル基板(発光部を有する出発基板)、
131…オーミック電極層(第二オーミック電極)、 132…誘電体層、
135…第二接触層、 136…第二接合層、 137…第二金属層、
140…接合用エピタキシャル基板、
150…接合基板、
160…発光素子用半導体基板、163…第一オーミック電極、
165…保護膜、
201…支持基板、 201a…接合面、 202…第一誘電体層、
205…接合用支持基板、
211…出発基板、
212…選択エッチング層、 213…選択エッチング層、
214…第一半導体層、 215…活性層、 216…第二半導体層、
219…発光部、
220…エピタキシャル基板(発光部を有する出発基板)、
231…第二誘電体層、 232…接着層、
240…接合用エピタキシャル基板、
250…接合基板、
260…発光素子用半導体基板、
261…第二オーミック電極、263…第一オーミック電極、
265…保護膜。
101 ... Support substrate, 101a ... Bonding surface,
102 ... 1st contact layer, 103 ... 1st joining layer, 104 ... 1st metal layer,
105 ... Support substrate for bonding,
111 ... Starting board,
112 ... Selective etching layer, 113 ... Selective etching layer,
114 ... First semiconductor layer, 115 ... Active layer, 116 ... Second semiconductor layer,
119 ... a light emitting part,
120 ... Epitaxial substrate (starting substrate having light emitting portion),
131 ... Ohmic electrode layer (second ohmic electrode), 132 ... Dielectric layer,
135 ... Second contact layer, 136 ... Second bonding layer, 137 ... Second metal layer,
140 ... Epitaxial substrate for bonding,
150 ... Bonding substrate,
160 ... Semiconductor substrate for light emitting element, 163 ... First ohmic electrode,
165 ... Protective film,
201 ... Support substrate, 201a ... Bonding surface, 202 ... First dielectric layer,
205 ... Support substrate for bonding,
211 ... Starting board,
212 ... Selective etching layer, 213 ... Selective etching layer,
214 ... First semiconductor layer, 215 ... Active layer, 216 ... Second semiconductor layer,
219 ... a light emitting part,
220 ... Epitaxial substrate (starting substrate having light emitting portion),
231 ... Second dielectric layer, 232 ... Adhesive layer,
240 ... Epitaxial substrate for bonding,
250 ... Bonding substrate,
260 ... Semiconductor substrate for light emitting element,
261 ... Second ohmic electrode, 263 ... First ohmic electrode,
265 ... Protective film.

Claims (4)

出発基板上に選択エッチング層を形成する工程と、
前記出発基板と格子整合する格子整合系の材料により、少なくとも第一半導体層、活性層及び第二半導体層を順次エピタキシャル成長により前記選択エッチング層より上に形成することで、少なくとも前記第一半導体層、前記活性層及び前記第二半導体層を具備する発光部を形成する工程と、
支持基板を準備する工程と、
前記支持基板と、前記発光部を有する前記出発基板を接合して接合基板とする接合工程と、
前記接合基板の前記選択エッチング層をエッチングにより除去することにより、前記接合基板から前記出発基板を除去する工程と、
前記第一半導体層の表面に第一オーミック電極を形成する工程と、
前記第二半導体層に電気的に接続した第二オーミック電極を形成する工程と
を少なくとも有する発光素子用半導体基板の製造方法において、
前記支持基板を準備する工程において、前記発光部を有する前記出発基板と接合する側の面である接合面側が凸形状となる反りを有する支持基板を準備し、
前記出発基板を除去する工程を、前記支持基板の前記反りを利用して前記選択エッチング層を前記接合基板の外周部から徐々に内側にエッチングすることで、前記出発基板を前記接合基板から剥離することにより行うことを特徴とする発光素子用半導体基板の製造方法。
Forming a selective etching layer on the starting substrate,
At least the first semiconductor layer, by forming at least a first semiconductor layer, an active layer and a second semiconductor layer above the selective etching layer by sequential epitaxial growth using a material of a lattice-matching system that is lattice-matched with the starting substrate. Forming a light emitting portion comprising the active layer and the second semiconductor layer;
A step of preparing a supporting substrate,
A joining step of joining the supporting substrate and the starting substrate having the light emitting unit to form a joining substrate;
Removing the starting substrate from the bonding substrate by removing the selective etching layer of the bonding substrate by etching,
Forming a first ohmic electrode on the surface of the first semiconductor layer;
In a method for manufacturing a semiconductor substrate for a light emitting device, which comprises at least a step of forming a second ohmic electrode electrically connected to the second semiconductor layer,
In the step of preparing the support substrate, a support substrate having a warp in which the bonding surface side, which is a surface on the side to be bonded to the starting substrate having the light emitting portion, has a convex shape is prepared,
In the step of removing the starting substrate, the starting substrate is separated from the bonding substrate by gradually etching the selective etching layer inward from the outer peripheral portion of the bonding substrate using the warpage of the supporting substrate. A method for manufacturing a semiconductor substrate for a light emitting device, which is characterized by the above.
前記支持基板の反りの形成を、前記支持基板の前記接合面に、砥石粗さ#2000以下の機械加工を行い、前記接合面の表面にダメージを形成することにより行うことを特徴とする請求項1に記載の発光素子用半導体基板の製造方法。   The warp of the support substrate is formed by subjecting the joint surface of the support substrate to machining with a grindstone roughness of # 2000 or less to form damage on the surface of the joint surface. 1. A method for manufacturing a semiconductor substrate for a light emitting device according to 1. 前記支持基板の厚さを150μm以下とすることを特徴とする請求項1又は請求項2に記載の発光素子用半導体基板の製造方法。   The method for manufacturing a semiconductor substrate for a light emitting device according to claim 1, wherein the thickness of the support substrate is 150 μm or less. 請求項1から請求項3のいずれか1項の発光素子用半導体基板の製造方法により前記発光素子用半導体基板を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離する工程を有することを特徴とする発光素子の製造方法。   A step of manufacturing the semiconductor substrate for a light emitting element by the method for manufacturing a semiconductor substrate for a light emitting element according to any one of claims 1 to 3 and then separating the light emitting element from the semiconductor substrate for a light emitting element in a die shape. A method for manufacturing a light-emitting element, comprising:
JP2018209032A 2018-11-06 2018-11-06 Manufacturing method of semiconductor substrate for light emitting element and manufacturing method of light emitting element Pending JP2020077710A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018209032A JP2020077710A (en) 2018-11-06 2018-11-06 Manufacturing method of semiconductor substrate for light emitting element and manufacturing method of light emitting element
PCT/JP2019/039934 WO2020095610A1 (en) 2018-11-06 2019-10-10 Method for manufacturing semiconductor substrate for light-emitting element, and method for manufacturing light-emitting element
TW108138141A TW202027289A (en) 2018-11-06 2019-10-23 Method for manufacturing semiconductor substrate for light-emitting element, and method for manufacturing light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018209032A JP2020077710A (en) 2018-11-06 2018-11-06 Manufacturing method of semiconductor substrate for light emitting element and manufacturing method of light emitting element

Publications (1)

Publication Number Publication Date
JP2020077710A true JP2020077710A (en) 2020-05-21

Family

ID=70611987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018209032A Pending JP2020077710A (en) 2018-11-06 2018-11-06 Manufacturing method of semiconductor substrate for light emitting element and manufacturing method of light emitting element

Country Status (3)

Country Link
JP (1) JP2020077710A (en)
TW (1) TW202027289A (en)
WO (1) WO2020095610A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223869A (en) * 2022-09-01 2022-10-21 深圳市威兆半导体股份有限公司 Insulated gate bipolar transistor and manufacturing method thereof

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883561A (en) * 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
JPH08321445A (en) * 1995-05-25 1996-12-03 Sumitomo Electric Ind Ltd Microdevice substrate and manufacture thereof
US20040033651A1 (en) * 2000-10-18 2004-02-19 Schermer Johannes Jacobus Method for separating a film and a substrate
JP2004168622A (en) * 2002-11-22 2004-06-17 Kyocera Corp Single crystal sapphire substrate and its manufacturing method
JP2005136167A (en) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd Nitride semiconductor substrate and manufacturing method thereof
JP2006032784A (en) * 2004-07-20 2006-02-02 Sharp Corp Semiconductor device and method for manufacturing the same
JP2006237074A (en) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd Method of manufacturing nitride semiconductor element and nitride semiconductor element
JP2009253240A (en) * 2008-04-11 2009-10-29 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate
JP2011522426A (en) * 2008-05-30 2011-07-28 アルタ デバイセズ,インコーポレイテッド Epitaxial lift-off stack and method
WO2013187079A1 (en) * 2012-06-15 2013-12-19 住友化学株式会社 Method for producing composite substrate and composite substrate
JP2015525479A (en) * 2012-06-04 2015-09-03 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン Strain control to promote epitaxial lift-off
US20170062232A1 (en) * 2015-08-28 2017-03-02 International Business Machines Corporation Epitaxial lift-off process with guided etching
US20170069491A1 (en) * 2015-09-04 2017-03-09 International Business Machines Corporation Stress Assisted Wet and Dry Epitaxial Lift Off

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883561A (en) * 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
JPH08321445A (en) * 1995-05-25 1996-12-03 Sumitomo Electric Ind Ltd Microdevice substrate and manufacture thereof
US20040033651A1 (en) * 2000-10-18 2004-02-19 Schermer Johannes Jacobus Method for separating a film and a substrate
JP2004168622A (en) * 2002-11-22 2004-06-17 Kyocera Corp Single crystal sapphire substrate and its manufacturing method
JP2005136167A (en) * 2003-10-30 2005-05-26 Sumitomo Electric Ind Ltd Nitride semiconductor substrate and manufacturing method thereof
JP2006032784A (en) * 2004-07-20 2006-02-02 Sharp Corp Semiconductor device and method for manufacturing the same
JP2006237074A (en) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd Method of manufacturing nitride semiconductor element and nitride semiconductor element
JP2009253240A (en) * 2008-04-11 2009-10-29 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate
JP2011522426A (en) * 2008-05-30 2011-07-28 アルタ デバイセズ,インコーポレイテッド Epitaxial lift-off stack and method
JP2015525479A (en) * 2012-06-04 2015-09-03 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン Strain control to promote epitaxial lift-off
WO2013187079A1 (en) * 2012-06-15 2013-12-19 住友化学株式会社 Method for producing composite substrate and composite substrate
US20170062232A1 (en) * 2015-08-28 2017-03-02 International Business Machines Corporation Epitaxial lift-off process with guided etching
US20170069491A1 (en) * 2015-09-04 2017-03-09 International Business Machines Corporation Stress Assisted Wet and Dry Epitaxial Lift Off

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223869A (en) * 2022-09-01 2022-10-21 深圳市威兆半导体股份有限公司 Insulated gate bipolar transistor and manufacturing method thereof
CN115223869B (en) * 2022-09-01 2023-04-28 深圳市威兆半导体股份有限公司 Insulated gate bipolar transistor and manufacturing method thereof

Also Published As

Publication number Publication date
TW202027289A (en) 2020-07-16
WO2020095610A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
US10510577B2 (en) Lift off process for chip scale package solid state devices on engineered substrate
JP4771510B2 (en) Semiconductor layer manufacturing method and substrate manufacturing method
US7550305B2 (en) Method of forming light-emitting element
US10680132B2 (en) Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
US6607931B2 (en) Method of producing an optically transparent substrate and method of producing a light-emitting semiconductor chip
US8222063B2 (en) Method for fabricating robust light-emitting diodes
US7256101B2 (en) Methods for preparing a semiconductor assembly
CN101262118A (en) Method of fabricating semiconductor laser element and semiconductor laser element
US20170011964A1 (en) Reusable semiconductor substrates
JP2009094144A (en) Method of manufacturing light emitting device
JP2013511853A (en) III-V light emitting device having thin n-type region
JP2018514083A (en) Strain relaxation epitaxial lift-off via pre-patterned mesa
WO2020095610A1 (en) Method for manufacturing semiconductor substrate for light-emitting element, and method for manufacturing light-emitting element
JP5879964B2 (en) Composite substrate manufacturing method and semiconductor device manufacturing method
EP2761677B1 (en) Light emitting diode fabricated by epitaxial lift-off
US20170186919A1 (en) Optoelectronic Semiconductor Devices with Enhanced Light Output
JP2010267813A (en) Light emitting device, and method for manufacturing the same
JP2007103932A (en) Epitaxial substrate and module manufactured of the same, and suitable manufacturing method
JP2006287120A (en) Light emitting element and its manufacturing method
JP7363193B2 (en) Method for manufacturing semiconductor devices
JP7165858B2 (en) Method for manufacturing light-emitting element
WO2020070986A1 (en) Method for manufacturing semiconductor element and semiconductor substrate
US20190019730A1 (en) Effective compound substrate for non-destructive epitaxial lift-off
JP2021077909A5 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220705