JP2020074200A - Display device and method for manufacturing the same - Google Patents
Display device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2020074200A JP2020074200A JP2020009857A JP2020009857A JP2020074200A JP 2020074200 A JP2020074200 A JP 2020074200A JP 2020009857 A JP2020009857 A JP 2020009857A JP 2020009857 A JP2020009857 A JP 2020009857A JP 2020074200 A JP2020074200 A JP 2020074200A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- pixel
- contact hole
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 42
- 238000000034 method Methods 0.000 title abstract description 18
- 238000001514 detection method Methods 0.000 claims description 37
- 239000004973 liquid crystal related substance Substances 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 50
- 239000002184 metal Substances 0.000 abstract description 50
- 238000009413 insulation Methods 0.000 abstract 8
- 239000010410 layer Substances 0.000 description 285
- 239000000758 substrate Substances 0.000 description 62
- 239000000463 material Substances 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 18
- 239000010408 film Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明は、タッチセンサを備えた表示装置及びその製造方法に関する。 The present invention relates to a display device including a touch sensor and a method for manufacturing the display device.
近年、携帯端末機、パーソナルコンピュータ、カーナビゲーションシステム等の電子機器において、液晶表示装置等の表示画面の画像を視認しながら、指先やペン先等を接触させてタッチ位置を検出することによってデータ入力をするタッチパネルが広く普及している。 In recent years, in electronic devices such as mobile terminals, personal computers, car navigation systems, etc., data input is performed by visually detecting an image on a display screen of a liquid crystal display device or the like and touching a fingertip or a pen tip to detect a touch position. Touch panels that operate are widely used.
例えば特許文献１には、下部基板の上にゲートラインが第２方向（横方向）に沿って形成され、その上にゲート絶縁層が形成され、ゲート絶縁層の上にデータラインが第１方向（縦方向）に形成され、その上に第１保護層が形成され、その上に各画素領域の画素電極と信号ラインが形成され、その上に第２保護層が形成され、その上に共通電極及びタッチ電極の役割を果たす一つの電極が形成され、その上に液晶層が形成され、その上にブラックマトリックス、カラーフィルターなどが形成された上部基板が配置される表示装置が開示されている。 For example, in Patent Document 1, a gate line is formed on a lower substrate in a second direction (lateral direction), a gate insulating layer is formed thereon, and a data line is formed on the gate insulating layer in a first direction. It is formed in the (vertical direction), the first protective layer is formed on it, the pixel electrodes and signal lines of each pixel region are formed on it, and the second protective layer is formed on it, and in common on it. Disclosed is a display device in which one electrode that functions as an electrode and a touch electrode is formed, a liquid crystal layer is formed on the electrode, and an upper substrate on which a black matrix, a color filter, and the like are formed is arranged thereon. ..
また、例えば特許文献２には、第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、前記液晶表示パネルは、マトリクス状に配置された複数の画素を有する液晶表示装置において、前記第１基板は、前記各画素の少なくとも一部に設けた透過表示領域に、前記第１基板に近い側から順に、第１透明電極、第１絶縁膜、第２透明電極、第２絶縁膜、第３透明電極の積層構造を有し、前記第１透明電極と前記第２透明電極とは電気的に絶縁されており、前記第１絶縁膜を介して第１保持容量を形成し、前記第２透明電極と前記第３透明電極とは電気的に絶縁されており、前記第２絶縁膜を介して第２保持容量を形成する表示装置が開示されている。 Further, for example, Patent Document 2 includes a liquid crystal display panel having a first substrate, a second substrate, and liquid crystal sandwiched between the first substrate and the second substrate, and the liquid crystal display panel is In a liquid crystal display device having a plurality of pixels arranged in a matrix, the first substrate is provided in a transmissive display region provided in at least a part of each pixel in order from a side closer to the first substrate. It has a laminated structure of a transparent electrode, a first insulating film, a second transparent electrode, a second insulating film and a third transparent electrode, and the first transparent electrode and the second transparent electrode are electrically insulated from each other, A first storage capacitor is formed via the first insulating film, the second transparent electrode and the third transparent electrode are electrically insulated, and a second storage capacitor is formed via the second insulating film. A display device to be formed is disclosed.
特許文献１に記載された発明のような、液晶表示装置とタッチセンサとが一体に形成された所謂インセル型のタッチパネルの製造においては、例えば、信号ラインと、共通電極及びタッチ電極の役割を果たす一つの電極とを接続するためのコンタクトホールを形成する工程が別途必要になるなど、製造工程が煩雑になるという課題がある。 In the manufacture of a so-called in-cell type touch panel in which a liquid crystal display device and a touch sensor are integrally formed as in the invention described in Patent Document 1, for example, a role of a signal line, a common electrode and a touch electrode is fulfilled. There is a problem that the manufacturing process becomes complicated, such as a separate process for forming a contact hole for connecting to one electrode.
しかしながら、特許文献１には、画素電極と同じ層に形成された信号ラインと、共通電極及びタッチ電極の役割を果たす一つの電極とを接続するための構成及びその製造方法について開示されていない。 However, Patent Document 1 does not disclose a configuration for connecting a signal line formed in the same layer as a pixel electrode and one electrode that functions as a common electrode and a touch electrode and a manufacturing method thereof.
また、特許文献２に記載された発明では、画素寸法が微細化された液晶表示パネルを有する表示装置において、充分な大きさの保持容量を構成する課題を解決することを目的としており、タッチセンサは備えられていない。 Further, the invention described in Patent Document 2 aims to solve the problem of forming a storage capacitor having a sufficient size in a display device having a liquid crystal display panel in which the pixel size is miniaturized. Is not provided.
そこで本発明は、タッチセンサを備えた表示装置において、その製造のためのマスク数の増加を抑制し、フォトリソグラフィ工程の増加を抑制することができる構成及びその製造方法を提供することを目的の一つとする。 Therefore, it is an object of the present invention to provide a display device including a touch sensor, which can suppress an increase in the number of masks for manufacturing the display device and can suppress an increase in the photolithography process, and a manufacturing method thereof. One
本発明の一実施形態に係る表示装置は、複数の画素に映像信号を供給する複数の映像信号線と、前記複数の映像信号線を覆う第１有機絶縁層と、前記第１有機絶縁層の上層に、前記複数の映像信号線のいずれかに沿って設けられた第１金属層と、前記第１有機絶縁層の上層に、前記複数の画素の各々に設けられ、第１コンタクトホールを介して前記画素が有するスイッチング素子に接続された第１導電層と、前記第１導電層及び前記第１金属層を覆う第１無機絶縁層と、前記第１無機絶縁層の上層に、複数の画素群の各々に設けられ、前記第1金属層に電気的に接続された第２導電層と、前記第２導電層の上層に、前記複数の画素に亘って設けられた第２無機絶縁層と、前記第２無機絶縁層の上層に、前記複数の画素の各々に設けられ、第２コンタクトホールを介して前記第１導電層に接続された第３導電層と、前記第２無機絶縁層の上層に、前記複数の画素群の各々に設けられた第３コンタクトホールを介して前記複数の第１金属層のいずれかに接続され、第４コンタクトホールを介して前記第２導電層に接続された第４導電層とを備る。 A display device according to an embodiment of the present invention includes a plurality of video signal lines that supply video signals to a plurality of pixels, a first organic insulating layer that covers the plurality of video signal lines, and a first organic insulating layer. A first metal layer provided on an upper layer along any of the plurality of video signal lines, and an upper layer on the first organic insulating layer provided on each of the plurality of pixels via a first contact hole. A plurality of pixels on a first conductive layer connected to a switching element included in the pixel, a first inorganic insulating layer covering the first conductive layer and the first metal layer, and an upper layer of the first inorganic insulating layer. A second conductive layer provided in each of the groups and electrically connected to the first metal layer, and a second inorganic insulating layer provided over the plurality of pixels on the second conductive layer. A second layer provided on each of the plurality of pixels on the second inorganic insulating layer. The third conductive layer connected to the first conductive layer via a contact hole, and the third contact hole provided in each of the plurality of pixel groups on the second inorganic insulating layer. And a fourth conductive layer connected to any of the first metal layers and connected to the second conductive layer through a fourth contact hole.
本発明の一実施形態に係る表示装置の製造方法は、複数の画素に映像信号を供給する複数の映像信号線を形成し、前記複数の映像信号線を覆う第１有機絶縁層を形成し、前記複数の画素の各々に、前記画素が有するスイッチング素子に到達する第１コンタクトホールを形成し、前記第１有機絶縁層の上層に、前記複数の映像信号線のいずれかに沿って延びる第１金属層を形成し、前記第１有機絶縁層の上層に、前記複数の画素の各々に、前記第１コンタクトホールを介して前記画素が有するスイッチング素子に接続された第１導電層を形成し、前記第１金属層及び前記第１導電層を覆う第１無機絶縁層を形成し、前記第１無機絶縁層の上層に、複数の画素群の各々に第２導電層を形成し、前記第２導電層の上層に、前記複数の画素を覆う第２無機絶縁層を形成し、前記複数の画素群の各々に、前記第１導電層に到達する第２コンタクトホールと、前記第1金属層に到達する第３コンタクトホールとを形成すると共に、前記第２導電層に到達する第４コンタクトホールを形成し、前記第２無機絶縁層の上層に、前記複数の画素の各々に、前記第２コンタクトホールを介して前記第１導電層に接続された第３導電層と共に、前記複数の画素群の各々に、前記第３コンタクトホールを介して前記第１金属層に接続され、且つ前記第４コンタクトホールを介して前記第２導電層に接続された第４導電層を形成することを含む。 A method of manufacturing a display device according to an exemplary embodiment of the present invention includes forming a plurality of video signal lines for supplying a video signal to a plurality of pixels, forming a first organic insulating layer covering the plurality of video signal lines, A first contact hole reaching a switching element included in the pixel is formed in each of the plurality of pixels, and a first contact hole extending along one of the plurality of video signal lines is formed on an upper layer of the first organic insulating layer. A metal layer is formed, and a first conductive layer connected to a switching element included in the pixel through the first contact hole is formed on each of the plurality of pixels on the first organic insulating layer. A first inorganic insulating layer is formed to cover the first metal layer and the first conductive layer, a second conductive layer is formed on each of a plurality of pixel groups on the first inorganic insulating layer, and the second conductive layer is formed on the second inorganic layer. A second layer on the conductive layer, the second layer covering the plurality of pixels; An insulating layer is formed, a second contact hole reaching the first conductive layer and a third contact hole reaching the first metal layer are formed in each of the plurality of pixel groups. A fourth contact hole reaching the second conductive layer is formed, and a fourth contact hole is formed on the upper layer of the second inorganic insulating layer, connected to the first conductive layer through each of the plurality of pixels through the second contact hole. Along with a third conductive layer, each of the plurality of pixel groups is connected to the first metal layer through the third contact hole, and is connected to the second conductive layer through the fourth contact hole. 4 forming a conductive layer.
以下、図面を参照して、本発明の実施形態による表示装置の構成及びその製造方法について詳細に説明する。なお、本発明の表示装置は以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。また、図面の寸法比率は、説明の都合上、実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。 Hereinafter, a configuration of a display device and a manufacturing method thereof according to an exemplary embodiment of the present invention will be described in detail with reference to the drawings. The display device of the present invention is not limited to the following embodiments, and various modifications can be carried out. Further, the dimensional ratios in the drawings may be different from the actual ratios for convenience of description, or a part of the configuration may be omitted from the drawings.
＜第１実施形態＞
本実施形態に係る表示装置１００の概略構成、回路構成、画素の構成及び表示装置１００の製造方法について説明する。
<First Embodiment>
A schematic configuration, a circuit configuration, a pixel configuration, and a manufacturing method of the
［概略構成］
図１は、本実施形態に係る表示装置１００の概略構成を説明する斜視図である。本実施形態に係る表示装置１００は、アレイ基板１０２と、対向基板１０６と、複数の接続端子１１２とを有している。
[Schematic configuration]
FIG. 1 is a perspective view illustrating a schematic configuration of a
アレイ基板１０２は、少なくとも第１基板１０４及び複数の画素１１０を有している。第１基板１０４は、その表面に表示領域１０４ａ及び端子領域１０４ｂを有している。第１基板１０４は、複数の画素１１０の支持体としての役割を果たす。第１基板１０４の材料としては、ガラス基板、アクリル樹脂基板、アルミナ基板、ポリイミド基板等を用いることができる。
The
複数の画素１１０は、第１基板１０４の一表面に配列されている。画像表示に寄与する複数の画素１１０が配列される領域が、表示領域１０４ａである。本実施形態においては、複数の画素１１０は、行列状に配列されている。複数の画素１１０の配列数は任意である。例えば、行方向にｍ個、列方向にｎ個の画素１１０が配列される（ｍ及びｎは整数）。尚、複数の画素１１０の配列は行列状ではなく、デルタ配列やペンタイル配列など、その他の配列を適宜用いることができる。
The plurality of
対向基板１０６は、第２基板１０８を有している。第２基板１０８は、第１基板１０４と同様の基板を用いてもよい。第２基板１０８は、表示領域１０４ａの上面に、第１基板１０４と対向するように設けられている。第２基板１０８は表示領域１０４ａを囲むシール材１１４によって、第１基板１０４に固定されている。第１基板１０４に配置された表示領域１０４ａは、第２基板１０８とシール材１１４とによって封止されている。
The
尚、本実施形態に係る表示装置１００は前述のような第２基板１０８を有しているが、板状の部材に限定されず、フィルム基材、樹脂等がコーティングされた封止基材に置換えられてもよい。
Although the
対向基板１０６は、図示はしないが、カラーフィルタ、遮光層、偏光板、位相板等を更に有していてもよい。カラーフィルタは、複数の画素１１０の各々に対向した位置に配置される。遮光層（ブラックマトリクスとも呼ばれる）は、複数の画素１１０の各々を区画する位置に配置される。偏光板及び位相板は、複数の画素１１０を覆い、対向基板１０６の外側表面に配置される。
Although not shown, the
複数の接続端子１１２は、第１基板１０４の一端部、且つ第２基板１０８の外側に配列されている。複数の接続端子１１２が配列される領域が、端子領域１０４ｂである。複数の接続端子１１２には、映像信号を出力する機器や電源などと表示装置１００とを接続する配線基板（図示せず）が接続される。配線基板と接続される複数の接続端子１１２との接点は、外部に露出している。
The plurality of
以上、本実施形態に係る表示装置１００の概略構成について説明した。次いで、図面を参照して本実施形態に係る表示装置１００の回路構成について説明する。
The schematic configuration of the
［回路構成］
図２は、本実施形態に係る表示装置１００の、表示に係る回路構成を説明する回路図である。図３は、本実施形態に係る表示装置１００の、タッチ検出に係る回路構成を説明する回路図である。
[Circuit configuration]
FIG. 2 is a circuit diagram illustrating a display-related circuit configuration of the
本実施形態に係る表示装置１００は、複数の画素回路と、複数の走査信号線１２２と、複数の映像信号線１２４と、複数のタッチ信号線１２７と、走査線駆動回路１２８と、映像線駆動回路１３０と、タッチ走査検出回路１３２とを備えている。
The
複数の画素回路の各々は、複数の画素１１０の各々に設けられる。複数の画素回路の各々は、行列状に配列されている。
Each of the plurality of pixel circuits is provided in each of the plurality of
複数の走査信号線１２２の各々は、図２に示すように、水平方向に延び、行列状に配列された複数の画素回路の内、同じ画素行内に配列された画素回路に接続されている。
As shown in FIG. 2, each of the plurality of
複数の映像信号線１２４の各々は、図２に示すように、垂直方向に延び、行列状に配列された複数の画素回路の内、同じ画素列内に配列された画素回路に接続されている。
As shown in FIG. 2, each of the plurality of
複数のタッチ信号線１２７の各々は、図３に示すように、垂直方向に延び、複数のタッチ検出電極１３５のいずれか一に接続されている。つまり、複数のタッチ信号線１２７は、少なくとも複数のタッチ検出電極１３５の数だけ配置されている。尚、本実施形態においては複数のタッチ信号線１２７は垂直方向に延びている態様を示しているが、水平方向に延びていても構わない。
As shown in FIG. 3, each of the plurality of
走査線駆動回路１２８は、図２に示すように、複数の走査信号線１２２に接続されている。走査線駆動回路１２８は、画素行を複数の走査信号線１２２を介して順番に選択する。
The scanning
映像線駆動回路１３０は、図２に示すように、複数の映像信号線１２４に接続されている。映像線駆動回路１３０は、走査線駆動回路１２８による走査信号線１２２介した画素行の選択に合わせて、選択された画素行の映像信号に応じた電圧を複数の映像信号線１２４の各々を介して書き込む。
The video
図２において、複数の画素回路１２０に対して配置されている共通電極１３４を示した。共通電極１３４は、複数の画素群ごとに区画されている。つまり、複数に区画された共通電極１３４の各々は、一画素群に亘って配置されている。一画素群は、例えば、行方向にｍ１個、列方向にｎ１個（ｍ１及びｎ１はそれぞれ、ｍ及びｎよりも小さい整数）が配列された画素１１０によって構成される。一画素群の各々に亘って配置される共通電極１３４は、タッチ駆動モードにおいてはタッチ検出電極１３５として機能する。
In FIG. 2, the
タッチ走査検出回路１３２は、図３に示すように、複数のタッチ信号線１２７に接続されている。複数のタッチ信号線１２７の各々は、複数のタッチ検出電極１３５のいずれかに接続されている。複数のタッチ検出電極１３５の各々は、一画素群に亘って設けられている。複数のタッチ検出電極１３５の各々のサイズとしては、タッチ検出において必要且つ十分な分解能を有するサイズであればよい。このことを考慮すると、複数のタッチ検出電極１３５の各々のサイズは、例えば４ｍｍ四方から５ｍｍ四方程度であればよい。一画素群を構成する画素１１０の配列数は、このサイズを考慮して決定すればよい。複数のタッチ検出電極１３５は、表示モードにおいては前述の共通電極１３４として機能する。また、複数のタッチ信号線１２７は、表示モードにおいては共通電位線１２６として機能する。
The touch
タッチ走査検出回路１３２は、タッチ駆動モード時に、複数のタッチ検出電極１３５にタッチ駆動信号を順次印加して複数のタッチ検出電極１３５の容量変動分を取得し、タッチの位置を検出する。
In the touch drive mode, the touch
図４は、図２に示した表示に係る回路構成を説明する回路図において、一画素群１１１の回路構成を説明する回路図である。図５は、図３に示したタッチ検出に係る回路構成を説明する回路図において、一画素群１１１の回路構成を説明する回路図である。
FIG. 4 is a circuit diagram illustrating the circuit configuration of one
複数の画素群１１１の各々は、複数の画素回路１２０から構成されている。前述のように、本実施形態においては、複数の画素群１１１の各々は、ｍ１行ｎ１列に配列された複数の画素回路１２０から構成されている。図４に示すように、複数の画素回路の各々は、スイッチング素子１３６と、液晶容量１３８と、保持容量１４０とを含んでいる。
Each of the plurality of
スイッチング素子１３６は、本実施形態においては、薄膜トランジスタである。薄膜トランジスタのゲートは、走査信号線１２２に接続されている。薄膜トランジスタのソースは、映像信号線１２４に接続されている。薄膜トランジスタのドレインは、液晶容量１３８の一端及び保持容量１４０の一端に接続されている。
The switching
液晶容量１３８の一端は、薄膜トランジスタのドレインに接続されている。液晶容量１３８の他端は、共通電位線１２６に接続されている。更に具体的には、液晶容量１３８の他端は、共通電極１３４を介して共通電位線１２６に接続されている。共通電位線１２６は、タッチ駆動モードにおいては、タッチ信号線１２７として機能する。一画素群において、同じ画素行に配列された画素回路１２０が有する液晶容量１３８の他端は、同じ共通電極１３４に接続されている。
One end of the
保持容量１４０の一端は、薄膜トランジスタのドレインに接続されている。保持容量１４０の他端は、共通電位線１２６に接続されている。更に具体的には、保持容量１４０の他端は、共通電極１３４を介して共通電位線１２６に接続されている。一画素群において、同じ画素行に配列された画素回路１２０が有する保持容量１４０の他端は、同じ共通電極１３４に接続されている。
One end of the
図５に示すように、一画素群１１１において、タッチ検出電極１３５は、複数の短冊状に配置されている。複数の短冊状のタッチ検出電極１３５の各々は、一画素群１１１内における画素行に配列された画素１１０に対して設けられる。一画素群１１１内の複数の短冊状のタッチ検出電極１３５は、複数のタッチ信号線１２７のいずれか一に接続されている。
As shown in FIG. 5, in one
以上、本実施形態に係る表示装置１００の回路構成について説明した。次いで、図面を参照して本実施形態に係る表示装置１００が有する画素１１０の構成について詳細に説明する。
The circuit configuration of the
［画素の構成］
図６は、本実施形態に係る表示装置１００が有する画素１１０の構成を説明する平面図である。図７は、本実施形態に係る表示装置１００が有する画素１１０の構成を説明する断面図であり、図６のＡ−Ａ´に沿った断面を示している。図８は、図７に示した画素１１０の構成を説明する断面図において、Ｃの部分を拡大した断面図である。図９は、図７に示した画素１１０の構成を説明する断面図において、Ｄの部分を拡大した断面図である。図１０は、図８に示した画素１１０の構成を説明する断面図において、Ｄの部分を拡大した断面図である。図１０は、本実施形態に係る表示装置１００が有する画素１１０の構成を説明する断面図であり、図６のＢ−Ｂ´に沿った断面を示している。
[Pixel configuration]
FIG. 6 is a plan view illustrating the configuration of the
本実施形態に係る表示装置１００は、第１基板１０４と、第２基板１０８と、複数のスイッチング素子１３６と、複数の走査信号線１２２と、複数の映像信号線１２４と、第１有機絶縁層１４２と、第１金属層１４４と、第１導電層１５０と、第１無機絶縁層１５４と、第２導電層１４８と、第２無機絶縁層１５６と、第３導電層１４６と、第４導電層１５２と、液晶層１５８とを備えている。
The
第１基板１０４は、複数の画素１１０の支持体としての役割を果たす。第１基板１０４の材料としては、ガラス基板、アクリル樹脂基板、アルミナ基板、ポリイミド基板等を用いることができる。
The
複数のスイッチング素子１３６の各々は、複数の画素１１０の各々に設けられている。本実施形態においては、スイッチング素子１３６は、薄膜トランジスタである。
Each of the plurality of switching
複数の走査信号線１２２は、複数の画素１１０の水平方向の並び（画素行）毎に設けられている。複数の走査信号線１２２の各々は、図６に示すように、一画素１１０において、スイッチング素子１３６のゲートに接続されている。本実施形態においては、複数の走査信号線１２２の各々は、一画素１１０において、突出部を有し、当該突出部がスイッチング素子１３６のゲートとして機能する。
The plurality of
複数の映像信号線１２４は、複数の画素１１０の垂直方向の並び（画素列）毎に設けられている。複数の映像信号線１２４の各々は、図６に示すように、一画素１１０において、スイッチング素子１３６のソースに接続されている。本実施形態においては、複数の映像信号線１２４の各々は、一画素１１０において、突出部を有し、当該突出部がスイッチング素子１３６のソースとして機能する。複数の映像信号線１２４は、複数の画素１１０に映像信号を供給する。
The plurality of
第１有機絶縁層１４２は、複数のスイッチング素子１３６、複数の走査信号線１２２及び複数の映像信号線１２４を覆う。第１有機絶縁層１４２には、第１コンタクトホール１６８が設けられている。第１コンタクトホール１６８は、複数の画素１１０の各々に設けられたスイッチング素子１３６のドレインと、第１導電層１５０とを接続するためのコンタクトホールである。
The first organic insulating
第１有機絶縁層１４２の材料としては、例えばポリイミド樹脂、アクリル樹脂、又はそれらの組み合わせ等を用いることができる。
As a material for the first organic insulating
第１金属層１４４は、表示モードにおいては共通電位線１２６として機能し、タッチ駆動モードにおいてはタッチ信号線１２７として機能する層である。第１金属層１４４は、第１有機絶縁層１４２の上層に設けられている。更に第１金属層１４４は、平面視において複数の映像信号線１２４のいずれかに沿って設けられている。第１金属層１４４は、複数の画素群の各々に設けられた第２導電層１４８に接続されればよい。そのため、必要な第１金属層１４４の本数と、映像信号線１２４の本数は必ずしも一致しない。よって、複数の映像信号線１２４の一部には、その上層に第１金属層１４４が設けられていなくてもよい。尚、表示装置１００の視認性の観点からは、複数の映像信号線１２４の各々に、ダミーとしての第１金属層１４４も含めて設けてもよい。
The
第１金属層１４４の材料としては、例えばＷ、ＭｏＷ、Ｍｏ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｔｉ等の遮光性を有する金属を用いることができる。
As the material of the
第１導電層１５０は、表示モードにおいては保持容量１４０の一方の電極として機能する層である。第１導電層１５０は、第１有機絶縁層１４２の上層に、複数の画素１１０の各々に設けられている。更に、第１導電層１５０は、第１コンタクトホール１６８を介して画素１１０が有するスイッチング素子１３６のドレインに接続されている。
The first
第１導電層１５０の材料としては、例えばＩＴＯ（酸化スズ添加酸化インジウム）やＩＺＯ（酸化インジウム・酸化亜鉛）等の透明導電材料を用いることができる。また、それらの任意の組み合わせを用いてもよい。また、第１導電層１５０の材料として、ＩＴＯやＩＺＯ以外にも遮光性を有する金属材料により形成しても良い。この場合、遮光性を有する金属材料は第１金属層１４４と同じ材料を用い同じ工程で加工することが望ましい。また、本実施例においては第１導電層１５０は後述する第３導電層１４６よりも大きく形成される。
As a material of the first
第１無機絶縁層１５４は、保持容量１４０の誘電体層として機能する層である。第１無機絶縁層１５４は、第１導電層１５０及び第１金属層１４４を覆う。第１無機絶縁層１５４の材料としては、例えば酸化シリコン、窒化シリコン、又はそれらの組み合わせ等を用いることができる。
The first inorganic insulating
第２導電層１４８は、タッチ検出モードにおいてはタッチ検出電極１３５として機能する層である。また、第２導電層１４８は、表示モードにおいては共通電極１３４及び保持容量１４０の他方の電極として機能する層である。第２導電層１４８は、第１無機絶縁層１５４の上層に、複数の画素群の各々に設けられている。第２導電層１４８は、隣接する画素群の間に沿ってスリットを有する。更に、本実施形態においては、第２導電層１４８は、複数の画素群の各々において、複数の島状に配置されている。具体的には、第２導電層１４８は、複数の画素群の各々において、複数の画素行の各々に、短冊状に配置されている。そのため、一画素１１０においては、第２導電層１４８に覆われる領域と、第２導電層１４８に覆われない領域とを含む。第２導電層１４８の材料としては、前述した第１導電層１５０と同じ材料を用いることができる。また、第１導電層１５０を透明電極材料で形成し、第２導電層１４８を遮光性の材料で形成するなどといった組合せであっても良い。
The second
第２無機絶縁層１５６は、第２導電層１４８の上層に、複数の画素１１０に亘って設けられている。ここで、前述のように、第２導電層１４８は、複数の画素群の各々において、複数の画素行の各々に、短冊状に配置されている。そのため、複数の画素１１０の各々において、第１無機絶縁層１５４及び第２無機絶縁層１５６が第２導電層１４８を挟持する領域と、１無機絶縁層及び第２無機絶縁層１５６が第２導電層１４８を挟持しない領域とを含む。
The second inorganic insulating
１無機絶縁層及び第２無機絶縁層１５６が第２導電層１４８を挟持しない領域、つまり、第２導電層１４８に設けられたスリットの領域には、第２コンタクトホール１７０及び第３コンタクトホール１７２が設けられている。第２コンタクトホール１７０及び第３コンタクトホール１７２は、いずれも第２無機絶縁層１５６及び第１無機絶縁層１５４を貫通する。第２コンタクトホール１７０は、第１導電層１５０に到達する。第３コンタクトホール１７２は、第１金属層１４４に到達する。第２コンタクトホールの径及び第３コンタクトホールの径は実質的に同程度の大きさである。
In the region where the first inorganic insulating layer and the second inorganic insulating
ここで、本実施形態においては、複数の画素１１０の各々において、第１コンタクトホール１６８の位置は、第２コンタクトホール１７０の位置と異なる。つまり、スイッチング素子１３６のドレインにおいて第１コンタクトホール１６８が開口する領域と、第１導電層１５０において第２コンタクトホール１７０が開口する領域とは、互いに重畳する領域が無い。
Here, in the present embodiment, the position of the
尚、第１コンタクトホール１６８の位置と、第２コンタクトホール１７０の位置とは、重畳するように配置されてもよい。例えば、平面視において、スイッチング素子１３６のドレインにおいて第１コンタクトホール１６８が開口する領域は、第１導電層１５０において第２コンタクトホール１７０が開口する領域を含むように形成してもよい。
The position of the
第１無機絶縁層１５４及び第２無機絶縁層１５６が第２導電層１４８を挟持する領域には、第４コンタクトホール１７４が設けられている。第４コンタクトホール１７４は、第２無機絶縁層１５６を貫通し、第２導電層１４８に到達する。
A
ここで、図６に示したように、第４コンタクトホール１７４は、第３コンタクトホール１７２及び第２コンタクトホール１７０よりも大きくてもよい。
Here, as shown in FIG. 6, the
第２無機絶縁層１５６の材料としては、前述した第１無機絶縁層１５４と同じ材料を用いることができる。
As the material of the second inorganic insulating
第３導電層１４６は、表示モードにおいては画素電極として機能する層である。第３導電層１４６は、第２無機絶縁層１５６の上層に、複数の画素１１０の各々に設けられている。更に、第３導電層１４６は、第２コンタクトホール１７０を介して第１導電層１５０に接続されている。第３導電層１４６は、複数の画素１１０の各々においてスリット１４６ａを有する。尚、本実施形態においては第３導電層１４６は第１導電層１５０よりも小さく形成される。また、第1導電層１５０にはスリットは形成されないが、第３導電層１５０にはスリット１４６aが形成される。図６においてはスリット１４６aは一本であるが、スリットは２本以上であっても良い。
The third
第３導電層１４６の材料としては、前述した第２導電層１４８又は第１導電層１５０と同じ材料を用いることができる。また、第２導電層１４８を遮光性の金属材料とし、第３導電層１４６を透明電極とするといった組合せ構造も可能である。
As the material of the third
第４導電層１５２は、第２無機絶縁層１５６の上層に、複数の画素群の各々に設けられている。より詳細には複数の画素群１１１内に複数設けられる。更に、第４導電層１５２は、第３コンタクトホール１７２を介して複数の第１金属層１４４のいずれかに接続され、第４コンタクトホール１７４を介して第２導電層１４８に接続されている。つまり、第２導電層１４８は、第４導電層１５２を介して第１金属層１４４に接続される。
The fourth
前述のように、第２導電層１４８はタッチ駆動モードにおいてはタッチ検出電極１３５として機能する層である。一方、第１金属層１４４は、タッチ駆動モードにおいてはタッチ信号線１２７として機能する層である。よって、上記の様な構成を有することによって、タッチ検出電極１３５は、第４導電層１５２を介してタッチ信号線１２７に接続されることができる。
As described above, the second
第４導電層１５２は、詳細は後述するが、製造工程において第３導電層１４６と同じフォトリソグラフィ工程によって形成することができる。そのため、第４導電層１５２の材料としては、前述した第３導電層１４６と同じ材料を用いることができる。
Although described in detail later, the fourth
第３導電層１４６及び第４導電層１５２の上層には、配向膜１６４が配置されている。配向膜１６４は、液晶層１５８が有する液晶分子を所定の方向に配向させるために設けられている。
An
第２基板１０８は、表示領域１０４ａの上面に、第１基板１０４と対向するように設けられている。第２基板１０８の第１基板１０４に対向する表面には、カラーフィルタ１６０、遮光層１６２及び配向膜１６６が配置されている。カラーフィルタ１６０は、複数の画素１１０の各々に対向した位置に配置される。遮光層１６２（ブラックマトリクスとも呼ばれる）は、複数の画素１１０の各々を区画する位置に配置される。配向膜１６６は、液晶層１５８が有する液晶分子を所定の方向に配向させるために設けられている。第２基板１０８は、第１基板１０４と同様の基板を用いることができる。液晶層１５８は、第１基板１０４及び第２基板１０８に挟持されている。
The
以上、本実施形態に係る表示装置１００の画素１１０の構成について説明した。次いで、図面を参照して本実施形態に係る表示装置１００の製造方法について説明する。
The configuration of the
［製造方法］
図１２Ａ乃至図２０Ｂは、本実施形態に係る表示装置１００の製造方法を説明する断面図である。これらの図は、図６のＡ−Ａ´又はＢ−Ｂ´に沿った断面に対応している。本実施形態に係る表示装置１００の製造方法は、以下の工程を含む。以下では、表示装置１００の、アレイ基板側の製造方法について説明する。
[Production method]
12A to 20B are cross-sectional views illustrating the method of manufacturing the
先ず、第１基板１０４上に、複数のスイッチング素子１３６、複数の走査信号線１２２及び複数の映像信号線１２４を形成する（図１２Ａ及び図１２Ｂ）。複数のスイッチング素子１３６の各々は、複数の画素１１０の各々に設けられる。複数のスイッチング素子１３６は、本実施形態においては、薄膜トランジスタである。複数の走査信号線１２２は、映像信号を供給する複数の画素行を順番に選択するための配線である。複数の映像信号線１２４は、複数の画素１１０に映像信号を供給するための配線である。
First, the plurality of switching
複数の映像信号線１２４を覆う第１有機絶縁層１４２を形成する。第１有機絶縁層１４２の材料としては、例えばポリイミド樹脂、アクリル樹脂、又はそれらの組み合わせ等を用いることができる。成膜方法としては、塗布法等を用いることができる。
A first organic insulating
次いで、複数の画素１１０の各々に、画素１１０が有するスイッチング素子１３６に到達する第１コンタクトホール１６８を形成する（図１３Ａ及び図１３Ｂ）。本実施形態においては、第１有機絶縁層１４２に対し、フォトリソグラフィ工程により、複数の画素１１０の各々に設けられたスイッチング素子１３６のドレインに到達するように第１コンタクトホール１６８を形成する。
Next, a
次いで、第１有機絶縁層１４２の上層に、複数の映像信号線１２４のいずれかに沿って延びる第１金属層１４４を形成する（図１４Ａ及び図１４Ｂ）。
Next, a
第１金属層１４４の材料としては、例えばＷ、ＭｏＷ、Ｍｏ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｔｉ等を用いることができる。成膜方法としては、スパッタリング法を用いることができる。一例では、走査信号線１２２をＭｏＷ、映像信号線をＴｉ／Ａｌ／Ｔｉ、第1金属層をＭｏ／Ａｌ／Ｍｏで形成し、３つの配線はそれぞれ異なる金属材料により形成されている。
As the material of the
次いで、第１有機絶縁層１４２の上層に、複数の画素１１０の各々に、第１導電層１５０を形成する（図１５Ａ及び図１５Ｂ）。ここで、第１導電層１５０は、第１金属層１４４と離間するように形成する。これによって、第１導電層１５０は、第１コンタクトホール１６８を介して画素１１０が有するスイッチング素子１３６に接続される。
Next, the first
第１導電層１５０の材料としては、例えばＩＴＯ（酸化スズ添加酸化インジウム）やＩＺＯ（酸化インジウム・酸化亜鉛）等を用いることができる。また、それらの任意の組み合わせを用いてもよい。成膜方法としては、スパッタリング法を用いることができる。また、第１導電層１５０を透明電極ではなく第１金属層と同じ材料で形成することもできる。第1導電層１５０が第１金属層１４４と同じ材料である場合、同じ加工プロセス工程にて一括加工が可能となる。
As a material for the first
次いで、第１金属層１４４及び第１導電層１５０を覆う第１無機絶縁層１５４を形成する（図１６Ａ及び図１６Ｂ）。第１無機絶縁層１５４の材料としては、例えば酸化シリコン、窒化シリコン、又はそれらの組み合わせ等を用いることができる。成膜方法としては、例えばＣＶＤ法、スパッタリング法等を用いることができる。
Next, a first inorganic insulating
次いで、第１無機絶縁層１５４の上層に、複数の画素群の各々に第２導電層１４８を形成する（図１７Ａ及び図１７Ｂ）。本実施形態においては、前述のように、第１導電層１５０は、複数の画素群の各々において、複数の画素行の各々に、短冊状に配置されている。そのため、一画素１１０においては、第２導電層１４８に覆われる領域と、第２導電層１４８に覆われない領域とを含む。
Next, a second
次いで、第２導電層１４８の上層に、複数の画素１１０を覆う第２無機絶縁層１５６を形成する（図１８Ａ及び図１８Ｂ）。第２無機絶縁層１５６の材料及び成膜方法については、前述の第１無機絶縁層１５４と同様であってよい。
Next, a second inorganic insulating
次いで、複数の画素１１０の各々に、第２導電層１４８に到達する第２コンタクトホール１７０を形成する。更に、第２コンタクトホール１７０を形成すると共に、複数の画素群の各々に、第１金属層１４４に到達する第３コンタクトホール１７２と、第２導電層１４８に到達する第４コンタクトホール１７４を形成する（図１９Ａ及び図１９Ｂ）。つまり、第２コンタクトホール１７０及び第３コンタクトホール１７２は、共に第１無機絶縁層１５４及び第２無機絶縁層１５６を貫通する。一方、第４コンタクトホール１７４は、第２無機絶縁層１５６のみを貫通する。
Then, a
ここで、第２コンタクトホール１７０の形成については第３導電層１４６、第３コンタクトホール１７２の形成については第１金属層１４４、第４コンタクトホール１７４の形成については第２導電層１４８がそれぞれエッチングストッパとして機能する。そのため、前述のように貫通する層構造が異なる第２コンタクトホール１７０、第３コンタクトホール１７２及び第４コンタクトホール１７４を、一回のフォトリソグラフィ工程で同時に形成することができる。また、第２電極１４８がエッチングストッパとして機能するため、第２無機絶縁層１５６の第４コンタクトホール１７４は第２コンタクトホール１７０及び第３コンタクトホール１７２よりも比較的大きく形成される。また、第１有機絶縁層１４２は第１無機絶縁層１５４や第２無機絶縁層１５６に比べ厚い膜であるため第１コンタクトホール１６８は他のコンタクトホール（１７０，１７２，１７４）よりも比較的大きく形成される。コンタクトホール形成条件が同じである第２コンタクトホール１７０と第３コンタクトホール１７２は略同じ大きさとなる。
Here, the third
ここで、第１コンタクトホールの領域とは、第１有機絶縁層がスイッチング素子のドレインを開口する領域であり、スイッチング素子のドレインと第１導電層１５０とが接触する領域である。また、第２コンタクトホールの領域とは、第１無機絶縁層１５４が第１導電層１５０を開口する領域であり、第３導電層と第１導電層１５０とが接触する領域である。また、第３コンタクトホールの領域とは、第１無機絶縁層１５４が第１金属層を開口する領域であり、第４金属層１４４と第１金属層とが接触する領域である。また、第４コンタクトホールの領域とは、第２無機絶縁層１５６が第２導電層１４８を開口する領域であり、第４導電層と第１金属層とが接触する領域である。
Here, the region of the first contact hole is a region in which the drain of the switching element is opened by the first organic insulating layer, and the drain of the switching element and the first
次いで、第２無機絶縁層１５６の上層に、複数の画素１１０の各々に、第２コンタクトホール１７０を介して第１導電層１５０に接続された第３導電層１４６を成膜する（図２０Ａ及び図２０Ｂ）。次いで、フォトリソグラフィ工程により、複数の画素群の各々に、第３コンタクトホール１７２を介して第１金属層１４４に接続され、且つ第４コンタクトホール１７４を介して第２導電層１４８に接続された第４導電層１５２を、第３導電層１４６から分離して形成する（図２１Ａ及び図２１Ｂ）。
Next, a third
第４導電層１５２は、第２無機絶縁層１５６の上層に、複数の画素群の各々に設けられている。更に、第４導電層１５２は、第３コンタクトホール１７２を介して複数の第１金属層１４４のいずれかに接続され、第４コンタクトホール１７４を介して第２導電層１４８に接続されている。つまり、第２導電層１４８は、第４導電層１５２を介して第１金属層１４４に接続される。第４導電層１５２は、本実施形態においては矩形状であり、第４導電層１５２、第４コンタクトホール１７４、第３コンタクトホール１７２は対向基板の遮光層と重畳する。
The fourth
前述のように、第２導電層１４８はタッチ駆動モードにおいてはタッチ検出電極１３５として機能する層である。また、第１金属層１４４は、タッチ駆動モードにおいてはタッチ信号線１２７として機能する層である。よって、上記のような製造方法によって、第４導電層１５２を介して、タッチ検出電極１３５とタッチ信号線１２７とを接続することができる。
As described above, the second
ここで、本実施形態のように、第２導電層１４８（共通電極１３４又はタッチ検出電極１３５）が、第４導電層１５２を介して第１金属層１４４（共通電位線１２６又タッチ信号線１２７）に接続されるのではなく、従来のように、第２導電層１４８（共通電極１３４又はタッチ検出電極１３５）が、第１金属層１４４（共通電位線１２６又はタッチ信号線１２７）に直接接続される場合について検討する。そのような場合、第１無機絶縁層１５４の形成後、第２導電層１４８の形成前に、第１無機絶縁層１５４に対して第１金属層１４４に到達するコンタクトホールを形成する工程が必要になる。その後、第２導電層１４８の形成することによって、当該コンタクトホールを介して第２導電層１４８が第１金属層１４４に接続される。
Here, as in the present embodiment, the second conductive layer 148 (the
本実施形態のような製造方法によれば、上記工程を省略することができるため、必要なマスク数の増加を抑制し、フォトリソグラフィ工程の増加を抑制することができる。 According to the manufacturing method as in the present embodiment, since the above steps can be omitted, it is possible to suppress an increase in the number of required masks and an increase in photolithography steps.
以上、本実施形態に係る表示装置１００の製造方法について説明した。本実施形態に係る表示装置１００の製造方法によれば、必要なマスク数の増加を抑制し、フォトリソグラフィ工程の増加を抑制することができる。
The method of manufacturing the
以上、本発明の実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention, and they are also within the scope of the present invention. It goes without saying that it is included within.
１００：表示装置 １０２：アレイ基板 １０４：第１基板 １０４ａ：表示領域 １０４ｂ：端子領域 １０６：対向基板 １０８：第２基板 １１０：画素 １１１：画素群 １１２：接続端子 １１４：シール材 １２０：画素回路 １２２：走査信号線 １２４：映像信号線 １２６：共通電位線 １２７：タッチ信号線 １２８：走査線駆動回路 １３０：映像線駆動回路 １３２：タッチ走査検出回路 １３４：共通電極 １３５：タッチ検出電極 １３６：スイッチング素子 １３８：液晶容量 １４０：保持容量 １４２：第１有機絶縁層 １４４：第１金属層 １４６：第３導電層 １４６ａ：スリット １４８：第２導電層 １５０：第１導電層 １５２：第４導電層 １５４：第１無機絶縁層 １５６：第２無機絶縁層 １５８：液晶層 １６０：カラーフィルタ １６２：遮光層 １６４、１６６：配向膜 １６８：第１コンタクトホール １７０：第２コンタクトホール １７２：第３コンタクトホール １７４：第４コンタクトホール
100: display device 102: array substrate 104:
Claims (9)
前記映像信号線を覆う第１有機絶縁層と、
前記第１有機絶縁層の上層に、前記映像信号線に沿って設けられたタッチ信号線と、
前記第１有機絶縁層の上層に、前記画素に設けられ、第１コンタクトホールを介して前記画素が有するスイッチング素子に接続された導電層と、
前記導電層及び前記タッチ信号線を覆う第１無機絶縁層と、
前記第１無機絶縁層の上層に、マトリクス状に配置された複数のタッチ検出電極と、
前記複数のタッチ検出電極の上層に設けられた第２無機絶縁層と、
前記第２無機絶縁層の上層に、前記画素に設けられ、第２コンタクトホールを介して前記導電層に接続された画素電極と、
を備え、
前記タッチ信号線は、前記複数のタッチ検出電極の一つに接続され、
前記画素において、前記タッチ検出電極は前記導電層と前記画素電極との間にあることを特徴とする液晶表示装置。 A video signal line for supplying a video signal to the pixel,
A first organic insulating layer covering the video signal line,
A touch signal line provided on the first organic insulating layer along the video signal line;
A conductive layer provided on the pixel on the upper layer of the first organic insulating layer and connected to a switching element included in the pixel through a first contact hole;
A first inorganic insulating layer that covers the conductive layer and the touch signal line;
A plurality of touch detection electrodes arranged in a matrix on the first inorganic insulating layer,
A second inorganic insulating layer provided on the upper layers of the plurality of touch detection electrodes;
A pixel electrode provided on the pixel on the second inorganic insulating layer, the pixel electrode being connected to the conductive layer through a second contact hole;
Equipped with
The touch signal line is connected to one of the plurality of touch detection electrodes,
In the pixel, the touch detection electrode is between the conductive layer and the pixel electrode, and a liquid crystal display device.
前記接続電極は前記第１無機絶縁層及び前記第２無機絶縁層に形成された第３コンタクトホールにおいて前記タッチ信号線に接続され、
前記接続電極は前記第２無機絶縁層に形成された第４コンタクトホールにおいて前記タッチ検出電極に接続されることを特徴とする請求項１に記載の液晶表示装置。 A connection electrode is formed on the second inorganic insulating layer,
The connection electrode is connected to the touch signal line through a third contact hole formed in the first inorganic insulating layer and the second inorganic insulating layer,
The liquid crystal display device according to claim 1, wherein the connection electrode is connected to the touch detection electrode through a fourth contact hole formed in the second inorganic insulating layer.
前記第３コンタクトホール及び前記第４コンタクトホールは前記映像信号線に重畳することを特徴とする請求項６に記載の液晶表示装置。 The fourth contact hole is larger than the third contact hole,
7. The liquid crystal display device according to claim 6, wherein the third contact hole and the fourth contact hole are overlapped with the video signal line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020009857A JP6800355B2 (en) | 2020-01-24 | 2020-01-24 | Display device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020009857A JP6800355B2 (en) | 2020-01-24 | 2020-01-24 | Display device and its manufacturing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016181726A Division JP6652901B2 (en) | 2016-09-16 | 2016-09-16 | Display device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020074200A true JP2020074200A (en) | 2020-05-14 |
| JP6800355B2 JP6800355B2 (en) | 2020-12-16 |
Family
ID=70610359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020009857A Active JP6800355B2 (en) | 2020-01-24 | 2020-01-24 | Display device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6800355B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009058913A (en) * | 2007-09-04 | 2009-03-19 | Hitachi Displays Ltd | Liquid crystal display device |
| JP2016126336A (en) * | 2014-12-31 | 2016-07-11 | エルジー ディスプレイ カンパニー リミテッド | In-cell touch liquid crystal display device and manufacturing method of the same |
| JP2016126325A (en) * | 2014-12-30 | 2016-07-11 | エルジー ディスプレイ カンパニー リミテッド | Ultra-high resolution display device having in-cell touch sensor |
-
2020
- 2020-01-24 JP JP2020009857A patent/JP6800355B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009058913A (en) * | 2007-09-04 | 2009-03-19 | Hitachi Displays Ltd | Liquid crystal display device |
| JP2016126325A (en) * | 2014-12-30 | 2016-07-11 | エルジー ディスプレイ カンパニー リミテッド | Ultra-high resolution display device having in-cell touch sensor |
| JP2016126336A (en) * | 2014-12-31 | 2016-07-11 | エルジー ディスプレイ カンパニー リミテッド | In-cell touch liquid crystal display device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6800355B2 (en) | 2020-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101564332B1 (en) | Touch screen panel integrated with liquid crystal display method of manufacturing the same and method of touch sensing | |
| US9606390B2 (en) | Capacitive in-cell touch panel and display device | |
| US8378993B2 (en) | Capacitive touch display panel | |
| US9423916B2 (en) | In-cell touch panel and display device | |
| WO2019196632A1 (en) | Array substrate and preparation method therefor, and display panel and display device | |
| KR20080099142A (en) | Liquid crystal device and electronic apparatus | |
| KR20160145121A (en) | Array substrate and manufacturing method and driving method therefor, and display device | |
| US9064470B2 (en) | Liquid crystal display panel | |
| EP3662355B1 (en) | Touch control array substrate and touch control display apparatus | |
| US20110096019A1 (en) | Touch panel and touch display device | |
| US20140340597A1 (en) | Electronic component and electronic device using the same | |
| CN110045881B (en) | Touch control display panel | |
| KR20140016593A (en) | Liquid crystal display and manufacturing method thereof | |
| US20120162109A1 (en) | Display apparatus | |
| JP2009176182A (en) | Display device and electronic device | |
| US9019221B2 (en) | Display device integrated with touch screen panel | |
| US10884542B2 (en) | Display device | |
| JP5573540B2 (en) | Touch panel | |
| US20120013593A1 (en) | Display device | |
| JP6800355B2 (en) | Display device and its manufacturing method | |
| US8907934B2 (en) | Pixel array substrate and display panel using the same | |
| JP2009176183A (en) | Display device and electronic device | |
| JP5034434B2 (en) | Electro-optic device | |
| US10649293B2 (en) | Display device | |
| JP2023064656A (en) | Active matrix substrate, display panel, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201124 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6800355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |