JP2020072322A - 固体撮像装置、及び電子機器 - Google Patents

固体撮像装置、及び電子機器 Download PDF

Info

Publication number
JP2020072322A
JP2020072322A JP2018203546A JP2018203546A JP2020072322A JP 2020072322 A JP2020072322 A JP 2020072322A JP 2018203546 A JP2018203546 A JP 2018203546A JP 2018203546 A JP2018203546 A JP 2018203546A JP 2020072322 A JP2020072322 A JP 2020072322A
Authority
JP
Japan
Prior art keywords
unit
comparison
column
pixel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018203546A
Other languages
English (en)
Inventor
隆 細江
Takashi Hosoe
隆 細江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018203546A priority Critical patent/JP2020072322A/ja
Priority to PCT/JP2019/040575 priority patent/WO2020090459A1/ja
Publication of JP2020072322A publication Critical patent/JP2020072322A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】消費電力を削減することができるようにする。【解決手段】複数の画素が２次元状に配列された画素アレイ部と、画素から読み出された画素信号をAD変換するAD変換部とを備え、AD変換部は、画素信号と参照信号とを比較する比較部と、複数の比較部により共有されるカウンタ部と、複数の比較部による比較結果に基づいて、カウンタ部により複数の比較部の各比較部の比較結果を識別可能にカウントするための論理演算を行い、その演算結果をカウンタ部に出力する論理回路部とを有し、カウンタ部は、論理回路部から出力される演算結果をカウントする固体撮像装置が提供される。本開示は、例えば、CMOSイメージセンサに適用することができる。【選択図】図５

Description

本開示は、固体撮像装置、及び電子機器に関し、特に、消費電力を削減することができるようにした固体撮像装置、及び電子機器に関する。
近年、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等のイメージセンサが普及し、様々な分野で利用されているが、例えばIoT(Internet of Things)や携帯機器向けなどのイメージセンサにおいては、低消費電力化が求められる。
例えば、本出願人は、カラムADC(Analog to Digital Converter)方式のイメージセンサにおける消費電力を削減するための技術を先に提案している（例えば、特許文献１参照）。
特開2009-60327号公報
ところで、例えばIoTや携帯機器向けなどのイメージセンサにおいては、低消費電力化を図ることが常に要求されるため、さらなる消費電力の削減が求められている。
本開示はこのような状況に鑑みてなされたものであり、消費電力を削減することができるようにするものである。
本開示の一側面の固体撮像装置は、複数の画素が２次元状に配列された画素アレイ部と、前記画素から読み出された画素信号をAD変換するAD変換部とを備え、前記AD変換部は、前記画素信号と参照信号とを比較する比較部と、複数の前記比較部により共有されるカウンタ部と、複数の前記比較部による比較結果に基づいて、前記カウンタ部により複数の前記比較部の各比較部の比較結果を識別可能にカウントするための論理演算を行い、その演算結果を前記カウンタ部に出力する論理回路部とを有し、前記カウンタ部は、前記論理回路部から出力される演算結果をカウントする固体撮像装置である。
本開示の一側面の電子機器は、複数の画素が２次元状に配列された画素アレイ部と、前記画素から読み出された画素信号をAD変換するAD変換部とを備え、前記AD変換部は、前記画素信号と参照信号とを比較する比較部と、複数の前記比較部により共有されるカウンタ部と、複数の前記比較部による比較結果に基づいて、前記カウンタ部により複数の前記比較部の各比較部の比較結果を識別可能にカウントするための論理演算を行い、その演算結果を前記カウンタ部に出力する論理回路部とを有し、前記カウンタ部は、前記論理回路部から出力される演算結果をカウントする固体撮像装置を搭載した電子機器である。
本開示の一側面の固体撮像装置、及び電子機器においては、比較部によって、画素信号と参照信号とが比較され、論理回路部によって、複数の比較部による比較結果に基づいて、複数の比較部により共有されるカウンタ部により複数の比較部の各比較部の比較結果を識別可能にカウントするための論理演算が行われ、その演算結果がカウンタ部に出力され、カウンタ部によって、論理回路部から出力される演算結果がカウントされる。
本開示の一側面の固体撮像装置、又は電子機器は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。
固体撮像装置の構成を示すブロック図である。 図１のカラムAD変換部の詳細な構成を示す図である。 図１のカラムAD変換部の動作を示すタイミングチャートである。 本開示に係る技術を適用した固体撮像装置の構成の例を示すブロック図である。 本開示に係る技術を適用したカラムAD変換部の構成の例を示す図である。 図４のカラムAD変換部の詳細な構成の例を示す図である。 図４のカラムAD変換部の動作の例を示すタイミングチャートである。 図４のカラムAD変換部とデジタル演算部の動作の例を示すタイミングチャートである。 本開示に係る技術を適用した固体撮像装置の構成の他の例を示すブロック図である。 カラムAD変換部における論理回路部の他の構成の第１の例を示す図である。 カラムAD変換部における論理回路部の他の構成の第２の例を示す図である。 本開示に係る技術を適用した固体撮像装置の構成の他の例を示すブロック図である。 図１２のカラムAD変換部の詳細な構成を示す図である。 図１２のカラムAD変換部動作の例を示すタイミングチャートである。 画素ADC方式を採用した画素AD変換部の構成の例を示す図である。 複数の画素部を２次元状に配列した画素アレイ部の構成の例を示す図である。 本開示に係る技術を適用した固体撮像装置を搭載した電子機器の構成の例を示すブロック図である。 本開示に係る技術を適用した固体撮像装置の使用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照しながら本開示に係る技術（本技術）の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
１．第１の実施の形態：基本の構成
２．第２の実施の形態：画素の色ごとに共有した構成
３．第３の実施の形態：他の論理回路を用いた構成
４．第４の実施の形態：複数のカラムで共有した構成
５．第５の実施の形態：画素ADC方式を用いた構成
６．第６の実施の形態：画素部を配列した構成
７．変形例
８．電子機器の構成
９．固体撮像装置の使用例
１０．移動体への応用例
＜１．第１の実施の形態＞
（固体撮像装置の構成）
図１は、固体撮像装置の構成を示すブロック図である。
図１の固体撮像装置９０は、例えば、CMOS(Complementary Metal Oxide Semiconductor)を用いたイメージセンサ等から構成される。
図１において、固体撮像装置９０は、画素アレイ部９１、垂直走査部９２、制御部９３、カラムAD変換部９４、水平走査部９５、センスアンプ９６、デジタル演算部９７、及びI/F部９８から構成される。
画素アレイ部９１には、複数の画素９００が２次元状（行列状）に配列される。画素９００は、光電変換部としてのフォトダイオード（PD：Photodiode）と、複数の画素トランジスタを有して構成される。例えば、画素トランジスタは、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタを含む。
なお、図１において、画素アレイ部９１に配列された画素９００のｉ行ｊ列（ｉ，ｊ：１以上の整数）を、画素９００−ｉｊと表記している。この表記は、後述する他の図でも同様とされる。
垂直走査部９２は、例えばシフトレジスタによって構成され、所定の画素駆動線９１１−ｉを選択して、選択された画素駆動線９１１−ｉに画素９００−ｉｊを駆動するためのパルスを供給し、行単位で画素９００−ｉｊを駆動する。すなわち、垂直走査部９２は、画素アレイ部９１の各画素９００−ｉｊを行単位で順次垂直方向に選択走査し、各画素９００−ｉｊのフォトダイオードにおいて受光量に応じて生成された信号電荷（電荷）に基づく画素信号を、垂直信号線９１２−ｊを通してカラムAD変換部９４に供給する。
制御部９３は、固体撮像装置９０の各部の動作を制御する。例えば、制御部９３は、タイミング制御信号やクロック信号を生成し、垂直走査部９２、カラムAD変換部９４、及び水平走査部９５などに供給する。
制御部９３は、タイミング生成部９２１及びクロック生成部９２２を含む。タイミング生成部９２１は、カラムAD変換部９４等の動作の基準となるタイミング制御信号を生成する。クロック生成部９２２は、カラムAD変換部９４等の動作の基準となるクロック信号を生成する。
カラムAD変換部９４は、画素９００−ｉｊの列ごとに配置されており、１行分の画素９００−ｉｊから出力される信号を画素列ごとにAD(Analog Digital)変換を行う。カラムAD変換部９４は、画素列ごとに配置された複数のカラムADCを有する。各カラムADCは、比較部９３２−ｊ、カウンタ部９３３−ｊ、及びメモリ部９３４−ｊを含む。
比較部９３２−ｊは、DAC９３１からのランプ波（参照信号）と、画素９００−ｉｊからの画素信号とを比較し、その比較結果を示す比較信号をカウンタ部９３３−ｊに出力する。カウンタ部９３３−ｊは、比較部９３２−ｊに応じて、所定のクロック信号をカウントし、そのカウント値をメモリ部９３４−ｊに出力する。メモリ部９３４−ｊに保持されたカウント値は適宜読み出され、データ信号として処理される。
なお、カラムAD変換部９４（のカラムADC）の動作の詳細は、図２、図３を参照して後述する。また、読み出し電流制御部９３０は、垂直信号線９１２−ｊを介して画素９００−ｉｊの画素トランジスタに接続され、画素９００−ｉｊから画素信号を読み出す際の電流を制御する。
水平走査部９５は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラムAD変換部９４の各々を順番に選択し、カラムAD変換部９４の各々からデータ信号を水平信号線９３５に出力させる。このデータ信号は、センスアンプ９６を介してデジタル演算部９７に出力される。
デジタル演算部９７は、カラムAD変換部９４の各々から水平信号線９３５を通して順次に供給されるデータ信号に対して各種のデジタル信号処理を施し、その結果得られる画素データを、I/F部９８を介して外部の回路（不図示）に出力する。
以上のように構成される固体撮像装置９０（図１）は、AD変換処理を行うカラムAD変換部９４のADC（カラムADC）が画素列ごとに配置されたカラムAD方式と呼ばれるイメージセンサ（例えば、CMOSイメージセンサ）とされる。
（カラムAD変換部の動作）
ここで、図２は、図１のカラムAD変換部９４の詳細な構成を示している。なお、図２においては、カラムAD変換部９４における複数のカラムADCのうち、１列目ないし４列目のカラムADCを図示している。これらのカラムADCは、シングルスロープ方式のAD変換を行う。
比較部９３２−１には、DAC９３１からのランプ波と、垂直信号線９１２−１からの画素信号が入力される。なお、DAC９３１は、参照信号としてのランプ波（Ramp）を生成し、比較部９３２−１に入力する。また、垂直信号線９１２−１には、画素９００−１１ないし画素９００−ｉ１がそれぞれ接続される。
比較部９３２−１は、DAC９３１からの参照信号と、画素９００−ｉ１からの画素信号とを比較し、その比較結果を示す比較信号を、カウンタ部９３３−１に出力する。
カウンタ部９３３−１は、比較部９３２−１から入力される比較信号に応じて、所定のクロック信号をカウントし、そのカウント値をメモリ部９３４−１（図１）に出力する。
同様にして、比較部９３２−２ないし比較部９３２−４においては、DAC９３１からの参照信号と、画素９００−ｉ２ないし画素９００−ｉ４のそれぞれからの画素信号とが比較され、それらの比較信号が、カウンタ部９３３−２ないしカウンタ部９３３−４にそれぞれ出力される。
そして、カウンタ部９３３−２ないしカウンタ部９３３−４においては、比較部９３２−２ないし比較部９３２−４から入力される比較信号に応じて、所定のクロック信号がそれぞれカウントされ、それらのカウント値がメモリ部９３４−２ないしメモリ部９３４−４（図１）にそれぞれ出力される。
ここで、図３は、カラムAD変換部９４において、１列目と２列目のカラムADCに注目したときのタイミングチャートを示している。
図３において、図３のＡは、比較部９３２−１により比較される参照信号（Ramp）と画素信号（VSL）のタイミングチャートを示し、図３のＢは、比較部９３２−１の比較信号VA（図２の「VA」）のタイミングチャートを示している。すなわち、この比較信号VAの電圧レベルは、垂直信号線９１２−１を介して入力される画素信号のレベルに応じてHレベル又はLレベルとなる。
また、図３のＣは、比較部９３２−２により比較される参照信号（Ramp）と画素信号（VSL）のタイミングチャートを示し、図３のＤは、比較部９３２−２の比較信号VB（図２の「VB」）のタイミングチャートを示している。すなわち、この比較信号VBの電圧レベルは、垂直信号線９１２−２を介して入力される画素信号のレベルに応じてHレベル又はLレベルとなる。
さらに、図３のＥは、カウンタ部９３３−１によりカウントされる比較信号VAのタイミングチャートを示し、図３のＦは、カウンタ部９３３−２によりカウントされる比較信号VBのタイミングチャートを示している。
このとき、図３のＥのタイミングチャートに注目すれば、カウンタ部９３３−１では、時刻t12における比較信号VAの電圧レベルの立ち上がり（図３のＢのLレベルからHレベルへの変化）に応じてカウントが開始され、時刻t13における比較信号VAの電圧レベルの立ち下がり（図３のＢのHレベルからLレベルへの変化）に応じてカウントが終了される。
すなわち、時刻t12から時刻t13までの期間（図３のＥのハッチングが施された期間）が、カウンタ部９３３−１の有効期間とされ、この有効期間内でカウント動作が行われる。
また、図３のＦのタイミングチャートに注目すれば、カウンタ部９３３−２では、時刻t12における比較信号VBの電圧レベルの立ち上がり（図３のＤのLレベルからHレベルへの変化）に応じてカウントが開始され、時刻t14における比較信号VBの電圧レベルの立ち下がり（図３のＤのHレベルからLレベルへの変化）に応じてカウントが終了される。
すなわち、時刻t12から時刻t14までの期間（図３のＦのハッチングが施された期間）が、カウンタ部９３３−２の有効期間とされ、この有効期間内でカウント動作が行われる。
このように、図１の固体撮像装置９０において、カラムAD変換部９４では、画素アレイ部９１に配列された画素９００の列ごとに設けられたカラムADCごとに独立してカウンタ動作が行われ、各カラムADCでは有効期間内でカウント動作が行われる。そのため、各カラムADCにおいて、有効期間に対応するビット数が増加すれば、それに応じてカウント数も増加することになり、カラムAD変換部９４における消費電力は、カラムADCの数に比例して増加することになる。
そこで、本開示に係る技術を適用した固体撮像装置では、各カラムADCにおける他のカラムADCと同一の動作を共通化して重複動作を削減することで、消費電力を削減する。具体的には、カラムAD変換部において、各カラムADCが他のカラムADCとカウンタ部を共有することで、消費電力が削減されるようにする。
（固体撮像装置の構成）
図４は、本開示に係る技術を適用した固体撮像装置の構成の例を示すブロック図である。
図４において、固体撮像装置１０Ａは、例えば、CMOSを用いたイメージセンサ等から構成され、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
固体撮像装置１０Ａ（図４）において、画素アレイ部１１ないしI/F部１８は、上述した固体撮像装置９０（図１）における画素アレイ部９１ないしI/F部９８に対応しており、同一の部分については適宜説明を省略する。また、図４の画素駆動線１１１−ｉ、垂直信号線１１２−ｊ、及び水平信号線１３５は、上述した図１の画素駆動線９１１−ｉ、垂直信号線９１２−ｊ、及び水平信号線９３５に対応している。
すなわち、固体撮像装置１０Ａ（図４）において、カラムAD変換部１４では、上述したカラムAD変換部９４（図１）と比べて、隣接するカラムADC（の比較部１３２）によりカウンタ回路部１３３（カウンタ部）を共有してAD変換が行われる点が異なる。
カラムAD変換部１４は、DAC１３１、比較部１３２−ｊ、カウンタ回路部１３３−ｎ、及びメモリ部１３４−ｎを含む。すなわち、カラムAD変換部１４では、隣接する２つの比較部１３２−ｊ，１３２−（ｊ＋１）に対し、１つのカウンタ回路部１３３−ｎ（ｎ：１以上の整数）とメモリ部１３４−ｎが設けられる。
ここで、図５は、隣接するカラムADCに含まれる比較部１３２−１と比較部１３２−２により、カウンタ回路部１３３が共有される場合の構成の例を示している。なお、図５においては、画素アレイ部１１に配列された画素１００−ｉｊのうち、１行目の画素１００−１１と、画素１００−１２が選択された場合を例示している。
比較部１３２−１には、DAC１３１からのランプ波（Ramp）と、垂直信号線１１２−１を介して画素１００−１１からの画素信号が入力される。比較部１３２−１は、DAC１３１からの参照信号と、画素１００−１１からの画素信号とを比較し、その比較結果を示す比較信号を、カウンタ回路部１３３に出力する。
比較部１３２−２には、DAC１３１からのランプ波（Ramp）と、垂直信号線１１２−２を介して画素１００−１２からの画素信号が入力される。比較部１３２−２は、DAC１３１からの参照信号と、画素１００−１２からの画素信号とを比較し、その比較結果を示す比較信号を、カウンタ回路部１３３に出力する。
カウンタ回路部１３３は、論理回路部１４１及びカウンタ部１４２を含む。
論理回路部１４１は、各種の論理回路から構成される。論理回路部１４１は、比較部１３２−１からの比較信号と、比較部１３２−２からの比較信号を入力信号として、カウンタ部１４２により比較部１３２−１と比較部１３２−２の比較信号を識別可能にカウントするための論理演算を行い、その演算結果を示す演算信号を、カウンタ部１４２に出力する。
カウンタ部１４２は、論理回路部１４１から出力される演算信号に応じて、所定のクロック信号をカウントして、そのカウント値をメモリ部１３４（図４）に出力する。ここでは、例えば、論理回路部１４１によって、共通カウント期間と差分カウント期間を定める（生成する）ための論理演算が行われることで、カウンタ部１４２では、共通カウント期間内でのカウント動作と、差分カウント期間内でのカウント動作が行われる。
なお、ここでの共通カウント期間は、比較部１３２−１の比較信号と比較部１３２−２の比較信号に応じて定められる共通にカウントする期間（第１の期間）であると言える。また、差分カウント期間は、比較部１３２−１の比較信号と比較部１３２−２の比較信号に応じて定められる共通カウント期間に対する差分をカウントする期間（第２の期間）であると言える。
以上のように構成される固体撮像装置１０Ａ（図４）は、AD変換処理を行うカラムAD変換部１４のADC（カラムADC）が画素列ごとに配置されたカラムAD方式のイメージセンサとされるが、隣接するカラムADC（の比較部１３２）によりカウンタ回路部１３３（のカウンタ部１４２）が共有されている。
（カラムAD変換部の動作）
次に、図６ないし図８を参照して、図４のカラムAD変換部１４の動作の詳細を説明する。
図６は、図４のカラムAD変換部１４の構成の例を示している。なお、図６においては、カラムAD変換部１４における列ごとのカラムADCのうち、１列目ないし４列目のカラムADCを図示しているが、隣接する２つのカラムADCでカウンタ部１４２が共有されている。
比較部１３２−１には、DAC１３１からのランプ波（Ramp）と、垂直信号線１１２−１からの画素信号が入力される。なお、垂直信号線１１２−１には、画素１００−１１ないし画素１００−ｉ１が接続される。
比較部１３２−１は、DAC１３１からの参照信号と、画素１００−ｉ１からの画素信号とを比較し、その比較結果を示す比較信号を、論理回路部１４１Ａに出力する。
同様にして、比較部１３２−２ないし比較部１３２−４においては、DAC１３１からの参照信号と、画素１００−ｉ２ないし画素１００−ｉ４のそれぞれからの画素信号とが比較され、それらの比較信号が、論理回路部１４１Ａにそれぞれ出力される。
論理回路部１４１Ａは、隣接するカラムADCの組み合わせに応じた各種の論理回路として、AND回路１５１及びXOR回路１５２を含む。
AND回路１５１−１は、そこに入力される比較部１３２−１の比較信号と比較部１３２−２の比較信号との論理積を演算し、その演算結果を示す演算信号を、カウンタ部１４２−１に出力する。
XOR回路１５２−１は、そこに入力される比較部１３２−１の比較信号と比較部１３２−２の比較信号との排他的論理和を演算し、その演算結果を示す演算信号を、カウンタ部１４２−１に出力する。
カウンタ部１４２−１は、論理回路部１４１Ａから入力される論理積の演算結果と排他的論理和の演算結果を示す演算信号に応じて、所定のクロック信号をカウントして、そのカウント値をメモリ部１３４−１（図４）に出力する。
なお、図示は省略しているが、論理回路部１４１Ａにおいては、比較部１３２−３と比較部１３２−４に対してAND回路１５１−２及びXOR回路１５２−２とが設けられており、それらの演算信号がそれぞれ、カウンタ部１４２−２に出力され、カウント動作が行われる。
さらに、繰り返しになるので説明は省略するが、比較部１３２−５ないし１３２−ｊにおける隣接する比較部１３２の組み合わせに対しても、AND回路１５１とXOR回路１５２による論理演算が行われ、その演算信号が、対応するカウンタ部１４２−３ないし１４２−ｎに出力される。そして、カウンタ部１４２−３ないし１４２−ｎにおいては、カウンタ部１４２−１と同様にしてカウント動作が行われる。
ここで、図７は、カラムAD変換部１４において、カウンタ部１４２−１を共有した１列目と２列目のカラムADCに注目したときのタイミングチャートを示している。
図７において、図７のＡは、比較部１３２−１により比較される参照信号（Ramp）と画素信号(VSL)のタイミングチャートを示し、図７のＢは、比較部１３２−１の比較信号VA（図６の「VA」）のタイミングチャートを示している。この比較信号VAの電圧レベルは、垂直信号線１１２−１を介して入力される画素信号のレベルに応じてHレベル又はLレベルとなる。
また、図７のＣは、比較部１３２−２により比較される参照信号（Ramp）と画素信号（VSL）のタイミングチャートを示し、図７のＤは、比較部１３２−２の比較信号VB（図６の「VB」）のタイミングチャートを示している。すなわち、この比較信号VBの電圧レベルは、垂直信号線１１２−２を介して入力される画素信号のレベルに応じてHレベル又はLレベルとなる。
図７のＥは、カウンタ部１４２−１によりカウントされる論理積（VA AND VB）の演算信号VA'（図６の「VA'」）のタイミングチャートを示している。すなわち、この演算信号VA'の電圧レベルは、比較信号VAと比較信号VBとで電圧レベルが共通となる期間（比較信号VA，VBが共にHレベルとなる期間）を表しており、この期間は、いわば共通カウント期間であると言える。
例えば、時刻t22から時刻t23までの期間（図７のＥのハッチングが施された期間）が、カウンタ部１４２−１における共通カウント期間とされ、この共通カウント期間内でカウント動作が行われる。
一方で、図７のＦは、カウンタ部１４２−１によりカウントされる排他的論理和（VA XOR VB）の演算信号VB'（図６の「VB'」）のタイミングチャートを示している。すなわち、この演算信号VB'の電圧レベルは、比較信号VAと比較信号VBとの電圧レベルの差分の期間（一方の比較信号VA（VB）がHレベルで、かつ、他方の比較信号VB（VA）がLレベルとなる期間）を表しており、この期間は、いわば差分カウント期間であると言える。
例えば、時刻t23から時刻t24までの期間（図７のＦのハッチングが施された期間）が、カウンタ部１４２−１における差分カウント期間とされ、この差分カウント期間内でカウント動作が行われる。
このとき、図７のＧのタイミングチャートに注目すれば、カウンタ部１４２−１によって、図７のＥに示した共通カウント期間内でカウント動作と、図７のＦに示した差分カウント期間内でカウント動作とを、同一の時間軸上で行うことができる。そのため、隣接する比較部１３２−１と比較部１３２−２のそれぞれの比較信号の共通部分と差分部分が、１つのカウンタ部１４２−１によりカウントされることになる（１カラムADC内で処理可能である）。
図８は、カラムAD変換部１４において、カウンタ回路部１３３によりカウントされたカウント値（に応じたデータ信号）を転送する場合のタイミングチャートを示している。
図８において、図８のＡは、図７のＡと同様に、比較部１３２−１により比較される参照信号（Ramp）と画素信号(VSL)のタイミングチャートを示している。また、図８のＢは、比較部１３２−１の比較信号VA（図６の「VA」）と、比較信号VAを所定の時間だけ遅延させた遅延信号Delay VAと、そのエッジに相当するエッジ信号Edge VAのタイミングチャートを示している。
また、図８のＣは、図７のＣと同様に、比較部１３２−２により比較される参照信号（Ramp）と画素信号（VSL）のタイミングチャートを示している。また、図８のＤは、比較部１３２−２の比較信号VB（図６の「VB」）と、比較信号VBを所定の時間だけ遅延させた遅延信号Delay VBと、そのエッジに相当するエッジ信号Edge VBのタイミングチャートを示している。
図８のＥは、カウンタ部１４２−１によりカウントされる論理積（Delay VA AND Delay VB）の演算信号VA'（図６の「VA'」）のタイミングチャートを示している。すなわち、この演算信号VA'の電圧レベルは、遅延信号Delay VAと遅延信号Delay VBとが共通となる期間を表しており、この共通カウント期間としては、例えば、時刻t34から時刻t36までの期間が相当する。
一方で、図８のＦは、カウンタ部１４２−１によりカウントされる排他的論理和（Delay VA XOR Delay VB）の演算信号VB'（図６の「VB'」）のタイミングチャートを示している。すなわち、この演算信号VB'の電圧レベルは、遅延信号Delay VAと遅延信号Delay VBとの差分の期間を表しており、この差分カウント期間としては、例えば、時刻t36から時刻t38までの期間が相当する。
図８のＧは、クロック生成部１２２からカウンタ部１４２−１に入力されるクロック信号CLKのタイミングチャートを示している。
以上、図８のＡないしＧのタイミングチャートが、カラムAD変換部１４に関連する信号の関係を示している。一方で、図８のＨ，Ｉのタイミングチャートは、カラムAD変換部１４からのデータ信号が転送されるデジタル演算部１７に関連する信号の関係を示している。
図８のＨは、デジタル演算部１７により処理されるワードＡとワードＢのタイミングチャートを示している。ここで、例えば、ワードＡは、カラムAD変換部１４（のカウンタ部１４２−１）から、デジタル演算部１７に転送されるデータ信号であって、共通部分（の演算信号VA'）に応じたカウント値に相当するリセット信号並びにデータ信号とされる。一方で、例えば、ワードＢは、差分部分（の演算信号VB'）に応じたカウント値に相当するリセット信号並びにデータ信号とされる。
ここで、デジタル演算部１７では、カラムAD変換部１４から転送されるエッジ信号（Edge VA，Edge VB）に基づき、カラムAD変換部１４から転送されるリセット信号並びにデータ信号が、共通部分に応じたカウント値に相当する信号であるのか、又は差分部分に応じたカウント値に相当する信号であるのかを識別（判別）することができる。このように、エッジ信号（Edge VA，Edge VB）は、データ信号の識別信号として機能する。
そして、デジタル演算部１７では、例えば、ワードＡとして処理される共通部分に応じたカウント値に相当する信号や、ワードＢとして処理される差分部分に応じたカウント値に相当する信号を得るために、データ信号の足し合わせや、並び替えなどの処理が行われる。
このように、カラムAD変換部１４側で、デジタル演算部１７に対して、データ信号（演算信号VA'，VB'に応じたカウント値）とともに、比較信号VA（遅延信号Delay VA）に応じたエッジ信号Edge VAと、比較信号VB（遅延信号Delay VB）に応じたエッジ信号Edge VBを転送することで、デジタル演算部１７では、ワードＡ（共通部分）とワードＢ（共通部分と差分部分）を処理することができる。
そして、デジタル演算部１７では、相関二重サンプリング（CDS：Correlated Double Sampling）を適用したデータとして、垂直信号線１１２−１を介して比較部１３２−１に接続された画素１００−ｉ１の画素データと、垂直信号線１１２−２を介して比較部１３２−２に接続された画素１００−ｉ２の画素データがそれぞれ得られる（図８のＩのCDS Ａと、CDS Ｂ）。なお、相関二重サンプリング（CDS）は、例えばデータ信号からリセット信号を差し引くことで、画素固有の固定パターンノイズを除去する処理である。
なお、図８においては、カラムAD変換部１４から転送されるデータ信号を識別（判別）するために、デジタル演算部１７に対し、エッジ信号（Edge VA，Edge VB）を転送する場合を一例に説明したが、エッジ信号の転送に限らず、例えば、データ信号に対してインデックス用のビットを付加するなど、他の手法を用いるようにしてもよい。
また、図８の例では、カラムAD変換部１４の各カラムADCにラッチ回路（例えば、図５のメモリ部１３４−ｎ）を設けずに、カウンタ回路部１３３−ｎ（のカウンタ部１４２）によりカウントされたカウント値（に応じたデータ信号）を、カウント終了後に、デジタル演算部１７に転送する場合を示したが、カラムAD変換部１４の各カラムADCのラッチ回路（例えば、図５のメモリ部１３４−ｎ）を利用してラッチするようにしてもよい。すなわち、図４に示した構成では、カラムAD変換部１４の各カラムADCに、ラッチ回路を設けた構成を示したが、ラッチ回路は、カラムAD変換部１４側に設けてもよいし、あるいはデジタル演算部１７側に設けてもよい。
以上、本開示に係る技術を適用した固体撮像装置では、カラムAD変換部において、各カラムADCが他のカラムADCとカウンタ部を共有することにより、各カラムADCにおける他のカラムADCと同一の動作を共通化して重複動作を削減することが可能となり、結果として、カラムAD変換部（のカウンタ部）における消費電力を削減することができる。
近年、CMOSイメージセンサ等のイメージセンサが普及し、様々な分野で利用されているが、特に、IoTや携帯機器向けなどのイメージセンサには、低消費電力化が求められる一方で、高速化や高解像度化の需要が高まっており、それらの関係は、トレードオフの関係にある。また、多くのイメージセンサでは、カラムADC方式のAD変換回路を用いているため、列ごとに各カラムADCに接続された画素の画素信号をAD変換するため、高解像度化（言い換えれば、カラム数（カラムADC数）の増加）に比例して、AD変換回路で消費される電力が増加していた。
ここで、図１に示したように、カラムADC方式のAD変換回路（AD変換部）では、カラム数に応じた比較器（比較部）とカウンタを設けるのが一般的であるため、多画素化に伴い、消費電力が大きくなる。AD変換回路の消費電流低減の手法の１つとして、１つのカウンタ回路（カウンタ部）からのカウント値を、比較器からの比較結果に従って、各カラム（カラムADC）においてラッチする構成にすることで、（カウンタ回路の削減分の）消費電力を低減する手法がある。
しかしながら、この構成を採用した場合には、カウンタ回路からの配線遅延に応じた誤差がカラムごとに発生する問題がある。上述した特許文献１に開示されている技術では、この問題を解決するために、カウンタ回路をブロックごとに分散・配置して、同様に共通のカウンタ回路からのカウント値を、各カラム信号に応じて各カラムでラッチする構成を提案している。この構成により、上記の問題は改善するが、高速化に伴い消費電力が大きくなるという懸念が依然として残る。
そこで、本開示に係る技術では、上記の問題を改善しつつ、消費電力の低減を実現するために、AD変換回路において隣接するカラムでカウンタ回路を共有して、各共有カウンタ回路にて各カラム信号に応じたカウント動作を行っている。
また、本開示に係る技術では、カラムAD変換部において、トータル電流を下げることができるため、ピーク電流の軽減にもつながり、バンドノイズやDACリニアリティ等の特性改善を実現できる。さらに、カラムAD変換部においては、各カラムADCが他のカラムADCとカウンタ部を共有するため、カウンタ回路を削減することが可能となり、結果として回路規模の削減を実現できる。
＜２．第２の実施の形態＞
固体撮像装置１０Ａ（図４）において、カラムAD変換部１４の構成として、隣接する２つのカラムADC（の比較部１３２）によりカウンタ回路部１３３（のカウンタ部１４２）が共有される場合を説明したが、カウンタ回路部１３３（のカウンタ部１４２）を共有するカラムADCは隣接したものに限らず、画素アレイ部１１に配列された画素１００が対応する色成分に応じて、複数のカラムADC（の比較部１３２）により共有されてもよい。
図９は、画素１００が対応する色成分に応じて、任意の数のカラムADC（の比較部１３２）によりカウンタ回路部１３３（のカウンタ部１４２）が共有される場合の構成を示している。
なお、固体撮像装置１０Ｂ（図９）において、画素アレイ部１１ないしI/F部１８は、上述した固体撮像装置１０Ａ（図４）における画素アレイ部９１ないしI/F部９８に対応しており、同一の部分については適宜説明を省略する。
すなわち、固体撮像装置１０Ｂ（図９）において、カラムAD変換部１４は、カラムAD変換部１４（図４）と比べて、隣接するカラムADCを共有するのではなく、同一の色成分に対応した画素１００−ｉｊごとにカラムADCが共有されている点が異なる。
ここで、固体撮像装置１０Ｂにおいて、画素アレイ部１１に配列される画素１００−ｉｊは、所定の配列パターンで規則的に配列され、ベイヤー配列となっている。ここで、ベイヤー配列とは、緑（Ｇ）のＧ画素が市松状に配され、残った部分に、赤（Ｒ）のＲ画素と、青（Ｂ）のＢ画素とが一列ごとに交互に配される配列パターンである。
なお、ここでは、カラーフィルタとして、赤（Ｒ）の波長に対応したカラーフィルタが設けられ、このＲカラーフィルタを透過した光から、赤（Ｒ）成分の光に対応した電荷が得られる画素を、Ｒ画素と称する。また、緑（Ｇ）の波長に対応したカラーフィルタを透過した光から、緑（Ｇ）成分の光に対応した電荷が得られる画素を、Ｇ画素と称する。また、青（Ｂ）の波長に対応したカラーフィルタを透過した光から、青（Ｂ）成分の光に対応した電荷が得られる画素を、Ｂ画素と称する。
図９において、カラムAD変換部１４では、列ごとのカラムADCのうち、１列目と３列目のカラムADCでカウンタ回路部１３３を共有し、２列目と４列目のカラムADCでカウンタ回路部１３３を共有している。
すなわち、１列目や３列目等の奇数列の垂直信号線１１２−ｊ（ｊ＝１，３，・・・）には、Ｂ画素１００とＧ画素１００とが交互に接続されるため、行単位で画素１００を駆動することで、同色（青（Ｂ）又は緑（Ｇ））の画素１００からの画素信号が、カウンタ回路部１３３を共有している奇数列のカラムADCにそれぞれ入力される。
例えば、奇数列のカラムADCのうち、比較部１３２−１と比較部１３２−３を代表して説明すれば、カラムAD変換部１４では、比較部１３２−１からの比較信号と、比較部１３２−３の比較信号とが論理回路部１４１に入力され、各種の論理回路（例えば、図６のAND回路１５１とXOR回路１５２）による論理演算が行われる。そして、論理回路部１４１の演算信号が、カウンタ部１４２−１に入力され、共通カウント期間と差分カウント期間に応じたカウントが行われる。
また、２列目や４列目等の偶数列の垂直信号線１１２−ｊ（ｊ＝２，４，・・・）には、Ｇ画素１００とＲ画素１００とが交互に接続されるため、行単位で画素１００を駆動することで、同色（緑（Ｇ）又は赤（Ｒ））の画素１００からの画素信号が、カウンタ回路部１３３を共有している偶数列のカラムADCにそれぞれ入力される。
例えば、偶数列のカラムADCのうち、比較部１３２−２と比較部１３２−４を代表して説明すれば、カラムAD変換部１４では、比較部１３２−２からの比較信号と、比較部１３２−４からの比較信号とが論理回路部１４１に入力され、各種の論理回路（例えば、図６のAND回路１５１とXOR回路１５２）による論理演算が行われる。そして、論理回路部１４１の演算信号が、カウンタ部１４２−２に入力され、共通カウント期間と差分カウント期間に応じたカウントが行われる。
このように、カラムAD変換部１４においては、Ｒ画素１００、Ｇ画素１００、又はＢ画素１００等の画素１００が対応する色成分に応じて、画素１００の列ごとに設けられたカラムADC（の比較部１３２）によりカウンタ回路部１３３（のカウンタ部１４２）を共有することができる。これにより、信号の相関が強い同色のカラムADCにてカウンタ部１４２を共有することが可能となり、より一層の電力削減が可能となる。つまり、例えば、隣接する同色の画素１００では、信号レベルが近似しているため、カウンタ部１４２によるカウンタ値として、差分部分が少なくなって共通部分が支配的になるため、効率のよいカウントを実現可能である。
なお、図９の例では、画素１００が対応する色成分に応じてカラムADCによりカウンタ部１４２が共有される場合の構成を示したが、色成分に限らず、何らかの所定の規則に応じて、カラムADCによりカウンタ部１４２が共有されてもよい。また、図９の例では、画素アレイ部１１に配列される画素１００−ｉｊがベイヤー配列となる場合を説明したが、他の配列パターンを用いてもよい。
＜３．第３の実施の形態＞
固体撮像装置１０Ａ（図４）において、カラムAD変換部１４のカウンタ回路部１３３の論理回路部１４１（図５）の構成として、AND回路１５１及びXOR回路１５２を含む論理回路部１４１Ａを説明したが、他の論理回路を用いてもよい。
（他の論理回路の第１の例）
例えば、図１０において、論理回路部１４１Ｂは、隣接するカラムADCの組み合わせに応じた各種の論路回路として、AND回路１６１、OR回路１６２、NOT回路１６３、及びAND回路１６４を含む。
AND回路１６１−１は、そこに入力される比較部１３２−１の比較信号と比較部１３２−２の比較信号との論理積を演算し、その演算結果を示す演算信号を、カウンタ部１４２−１及びNOT回路１６３−１に出力する。
OR回路１６２−１は、そこに入力される比較部１３２−１の比較信号と比較部１３２−２の比較信号との論理和を演算し、その演算結果を示す演算信号を、AND回路１６４−１に出力する。
NOT回路１６３−１は、そこに入力されるAND回路１６１−１の演算信号の論理否定を演算し、その演算結果を示す演算信号を、AND回路１６４−１に出力する。
AND回路１６４−１は、そこに入力されるOR回路１６２−１の演算信号とNOT回路１６３−１の演算信号との論理積を演算し、その演算結果を示す演算信号を、カウンタ部１４２−１に出力する。
ここで、比較部１３２−１の比較信号（図１０の「VA」）は、上述した図７のＢのタイミングチャートに相当し、比較部１３２−２の比較信号（図１０の「VB」）は、上述した図７のＤのタイミングチャートに相当する。
また、カウンタ部１４２−１によりカウントされるAND回路１６１−１の演算信号（図１０の「VA'」）は、上述した図７のＥのタイミングチャートに相当し、カウンタ部１４２−１によりカウントされるAND回路１６４−１の演算信号（図１０の「VB'」）は、上述した図７のＦのタイミングチャートに相当する。
すなわち、論理回路部１４１Ｂ（図１０）によって、ANDゲートとORゲートをベースにした論理演算を行うことで、カウンタ部１４２−１によるカウントに際して、上述した図７のＥと図７のＦのタイミングチャートに対応する共通カウント期間と差分カウント期間を定めることができる。
（他の論理回路の第２の例）
また、例えば、図１１において、論理回路部１４１Ｃは、隣接するカラムADCの組み合わせに応じた各種の論理回路として、NAND回路１７１、OR回路１７２、NOT回路１７３、及びAND回路１７４を含む。
NAND回路１７１−１は、そこに入力される比較部１３２−１の比較信号と比較部１３２−２の比較信号との否定論理積を演算し、その演算結果を示す演算信号を、NOT回路１７３−１及びAND回路１７４−１に出力する。
OR回路１７２−１は、そこに入力される比較部１３２−１の比較信号と比較部１３２−２の比較信号との論理和を演算し、その演算結果を示す演算信号を、AND回路１７４−１に出力する。
NOT回路１７３−１は、そこに入力されるNAND回路１７１−１の演算信号の論理否定を演算し、その演算結果を示す演算信号を、カウンタ部１４２−１に出力する。
AND回路１７４−１は、そこに入力されるNAND回路１７１−１の演算信号とOR回路１７２−１の演算信号との論理積を演算し、その演算結果を示す演算信号を、カウンタ部１４２−１に出力する。
ここで、比較部１３２−１の比較信号（図１１の「VA」）は、上述した図７のＢのタイミングチャートに相当し、比較部１３２−２の比較信号（図１１の「VB」）は、上述した図７のＤのタイミングチャートに相当する。
また、カウンタ部１４２−１によりカウントされるNOT回路１７３−１の演算信号（図１１の「VA'」）は、上述した図７のＥのタイミングチャートに相当し、カウンタ部１４２−１によりカウントされるAND回路１７４−１の演算信号（図１１の「VB'」）は、上述した図７のＦのタイミングチャートに相当する。
すなわち、論理回路部１４１Ｃ（図１１）によって、NANDゲートとORゲートをベースにした論理演算を行うことで、カウンタ部１４２−１によるカウントに際して、上述した図７のＥと図７のＦのタイミングチャートに対応する共通カウント期間と差分カウント期間を定めることができる。
なお、ここでは、他の論理回路を有する論理回路部１４１として、論理回路部１４１Ｂ（図１０）と論理回路部１４１Ｃ（図１１）を説明したが、要は、カウンタ部１４２によるカウントに際して共通カウント期間と差分カウント期間をカウント可能にすればよいのであって、そのための論理回路の組み合わせは任意である。
＜４．第４の実施の形態＞
固体撮像装置１０Ａ（図４）において、カラムAD変換部１４の構成として、隣接する２つのカラムADC（の比較部１３２）によりカウンタ回路部１３３（のカウンタ部１４２）が共有される場合を説明したが、カウンタ回路部１３３（のカウンタ部１４２）を共有するカラムADCの数は２つに限定されず、３つ以上（任意の数）のカラムADCにより共有されてもよい。
図１２は、３つ以上のカラムADC（の比較部１３２）によりカウンタ回路部１３３（のカウンタ部１４２）が共有される場合の構成を示している。
なお、固体撮像装置１０Ｃ（図１２）において、画素アレイ部１１ないしI/F部１８は、上述した固体撮像装置１０Ａ（図４）における画素アレイ部９１ないしI/F部９８に対応しており、同一の部分については適宜説明を省略する。
すなわち、図１２の固体撮像装置１０Ｃ（図１２）において、カラムAD変換部１４では、ｍ個（例えば、ｍは３以上の整数）の比較部１３２−ｊに対し、１つのカウンタ回路部１３３−ｎが設けられる。カウンタ回路部１３３−ｎは、論理回路部１４１とカウンタ部１４２から構成される。
ここで、図１３は、図１２のカラムAD変換部１４の構成の例を示している。なお、図１３においては、カラムAD変換部１４における１列目ないし３列目のカラムADCを図示しているが、この例では、隣接する３つのカラムADCでカウンタ部１４２を共有する場合を示している。
比較部１３２−１には、DAC１３１からのランプ波と、垂直信号線１１２−１からの画素信号が入力される。比較部１３２−１は、DAC１３１からの参照信号と、画素１００−ｉ１からの画素信号とを比較し、その比較結果を示す比較信号を、論理回路部１４１Ｄに出力する。
同様にして、比較部１３２−２ないし比較部１３２−３においては、DAC１３１からの参照信号と、画素１００−ｉ２ないし画素１００−ｉ３のそれぞれからの画素信号とが比較され、それらの比較結果が、論理回路部１４１Ｄにそれぞれ出力される。
論理回路部１４１Ｄは、隣接する３つのカラムADCの組み合わせに応じた各種の論理回路として、AND回路１８１、XOR回路１８２、XOR回路１８３、及びXOR回路１８４を含む。
AND回路１８１−１は、そこに入力される比較部１３２−１の比較信号と、比較部１３２−２の比較信号と、比較部１３２−３の比較信号との論理積を演算し、その演算結果を示す演算信号を、XOR回路１８２−１に出力する。
XOR回路１８２−１は、そこに入力される比較部１３２−１の比較信号とAND回路１８１−１の演算信号との排他的論理和を演算し、その演算結果を示す演算信号を、カウンタ部１４２−１に出力する。
XOR回路１８２−２は、そこに入力される比較部１３２−１の比較信号と比較部１３２−２の比較信号との排他的論理和を演算し、その演算結果を示す演算信号を、カウンタ部１４２−１に出力する。
XOR回路１８２−３は、そこに入力される比較部１３２−１の比較信号と比較部１３２−３の比較信号との排他的論理和を演算し、その演算結果を示す演算信号を、カウンタ部１４２−１に出力する。
カウンタ部１４２−１は、論理回路部１４１Ｄから入力される論理回路の演算結果を示す演算信号に応じて、所定のクロック信号をカウントする。
ここで、図１４は、カラムAD変換部１４において、カウンタ部１４２−１を共有した３つのカラムADCに注目したときのタイミングチャートを示している。
図１４において、図１４のＡは、比較部１３２−１により比較される参照信号（Ramp）と画素信号(VSL)のタイミングチャートを示している。また、図１４のＢは、比較部１３２−１の比較信号VAと、比較信号VAを遅延させた遅延信号Delay VAと、そのエッジに相当するエッジ信号Edge VAのタイミングチャートを示している。
また、図１４のＣは、比較部１３２−２により比較される参照信号（Ramp）と画素信号（VSL）のタイミングチャートを示している。また、図１４のＤは、比較部１３２−２の比較信号VBと、比較信号VBを遅延させた遅延信号Delay VBと、そのエッジに相当するエッジ信号Edge VBのタイミングチャートを示している。
また、図１４のＥは、比較部１３２−３により比較される参照信号（Ramp）と画素信号（VSL）のタイミングチャートを示している。また、図１４のＦは、比較部１３２−３の比較信号Vcと、比較信号Vcを遅延させた遅延信号Delay Vcと、そのエッジに相当するエッジ信号Edge Vcのタイミングチャートを示している。
図１４のＧは、カウンタ部１４２−１によりカウントされる論理積（Delay VA AND Delay VB AND Delay VC）の演算信号VA'のタイミングチャートを示している。すなわち、この演算信号VA'の電圧レベルは、遅延信号Delay VAと遅延信号Delay VBと遅延信号Delay VCとが共通となる期間を表しており、この共通カウント期間としては、例えば、時刻t44から時刻t46までの期間が相当する。
一方で、図１４のＨは、カウンタ部１４２−１によりカウントされる排他的論理和（VA' XOR Delay VA）の演算信号のタイミングチャートを示している。すなわち、この演算結果の電圧レベルは、演算信号VA'と遅延信号Delay VAとの差分の期間を表しており、この差分カウント期間としては、例えば、時刻t46から時刻t48までの期間が相当する。
また、図１４のＩは、カウンタ部１４２−１によりカウントされる排他的論理和（VA' XOR Delay VB）の演算信号のタイミングチャートを示している。すなわち、この演算結果の電圧レベルは、演算信号VA'と遅延信号Delay VBとの差分の期間を表しており、この差分カウント期間として、図１４の例では、それらの差分の期間が存在していない。
さらに、図１４のＪは、カウンタ部１４２−１によりカウントされる排他的論理和（VA' XOR Delay VC）の演算信号のタイミングチャートを示している。すなわち、この演算結果の電圧レベルは、演算信号VA'と遅延信号Delay VCとの差分の期間を表しており、この差分カウント期間としては、例えば、時刻t46から時刻t49までの期間が相当する。
図１４のＫは、カウンタ部１４２−１に入力されるクロック信号CLKのタイミングチャートを示している。
また、図１４のＬは、図８のＨのタイミングチャートと同様に、カウンタ回路部１３３によりカウントされたカウント値（に応じたデータ信号）を転送する場合に、デジタル演算部１７により処理されるワードＡとワードＢとワードＣのタイミングチャートを示している。
例えば、ワードＡは、共通部分（の演算信号VA'）に応じたカウント値に相当するデータ信号とされる。また、例えば、ワードＢは、共通部分（の演算信号VA'）と差分部分（の演算信号（VA' XOR Delay VA））に応じたカウント値に相当するデータ信号とされる。さらに、例えば、ワードＣは、共通部分（の演算信号VA'）と差分部分（の演算信号（VA' XOR Delay Vc））に応じたカウント値に相当するデータ信号とされる。なお、ここでも、エッジ信号（Edge VA，Edge VB，Edge Vc）を用いた識別処理が行われる。
なお、ここでは、３つのカラムADCが共有される場合の構成を示したが、４つ以上のカラムADCが共有される場合でも、論理回路部１４１Ｄにおける論理回路の拡張によって、カウンタ部１４２によるカウントに際して共通カウント期間と差分カウント期間をカウント可能にすることができる。
＜５．第５の実施の形態＞
固体撮像装置１０Ａ（図４）において、AD変換部の構成として、カラムAD方式のカラムAD変換部１４を説明したが、AD変換方式としては、カラムAD方式に限定されず、例えば画素ADC方式等の他のAD変換方式を用いてもよい。
例えば、図１５は、画素ADC方式を採用した画素AD変換部２１の構成の例を示している。
図１５において、画素AD変換部２１は、画素アレイ部１１に２次元状に配列された画素１００−ｉｊに対応したADC２００−ｉｊ（ｉ，ｊ：１以上の整数）を２次元状に配列している。画素AD変換部２１においては、ADC２００−ｉｊのそれぞれによって、対応する画素１００−ｉｊからの画素信号がAD変換される。そのため、画素AD変換部２１では、画素アレイ部１１に配列された画素１００−ｉｊのそれぞれに対するAD変換を並列処理することができる。
ここで、画素AD変換部２１においては、複数のADC２００−ｉｊによりカウンタ部が共有される。例えば、図１５の例では、ADC２００−１１とADC２００−１２、又はADC２００−１３とADC２００−１４など、同一の行の隣接する２つのADCごとにカウンタ部を共有している。なお、繰り返しになるので図示はしないが、図５に示したように、複数のADC２００−ｉｊに対して各種の論理回路から構成される論理回路部１４１を設けることで、共有されるカウンタ部では、例えば、共通カウント期間と差分カウント期間をカウントすることが可能になる。
なお、図１５の例では、同一の行の２つのADCごとに共有する場合の構成を示したが、３つ以上のADCが共有されてもよい。また、図１５の例では、隣接するADCを共有する場合の構成を示したが、隣接するADCに限らず、例えば、Ｒ画素やＧ画素、Ｂ画素等の対応する画素１００−ｉｊの色ごとに、ADCが共有されてもよい。要は、論理回路部１４１によって、カウンタ部によるカウントに際して共通カウント期間と差分カウント期間がカウント可能になればよいのであって、例えば周辺のADC２００−ｉｊなど、共有するADCの組み合わせは任意である。
＜６．第６の実施の形態＞
固体撮像装置１０Ａ（図４）において、画素アレイ部１１の構成として、画素１００−ｉｊをベイヤー配列等の配列パターンで２次元状に配列する場合を説明したが、他の配列パターンを用いてもよい。
例えば、図１６は、複数の画素部を２次元状に配列した画素アレイ部１１の構成の例を示している。
図１６において、画素アレイ部１１には、同色の４つの画素１００−ｉｊ（２×２の４画素）から構成される画素部３００−ｋｌ（ｋ，ｌ：１以上の整数）が２次元状に配列されている。
画素部３００−ｋｌは、同色の４つの画素１００−ｉｊとして、Ｒ画素、Ｇ画素、又はＢ画素のいずれかの色の画素から構成される。また、画素部３００−ｋｌは、同色の４つの画素１００−ｉｊにより画素回路が共有された共有画素として構成される。
このように、画素アレイ部１１においては、赤（Ｒ）の４画素（２×２画素）から構成されるＲ画素部３００と、緑（Ｇ）の４画素（２×２画素）から構成されるＧ画素部３００と、青（Ｂ）の４画素（２×２画素）から構成されるＢ画素部３００とが、所定の配列パターンで規則的に配列され、ベイヤー配列となっている。
ここで、図１６に示した画素の配列パターンを有する画素アレイ部１１に対する、カラムAD変換部１４の構成として、例えば、画素部３００−ｋｌの列ごとに配置されたカラムADCを、隣接する２つの画素部ごとに共有することができる。
例えば、図１６の例では、画素部３００−１１と画素部３００−１２、又は画素部３００−１３と画素部３００−１４など、同一の行の隣接する２つの画素部３００に対応したカラムADCごとにカウンタ部を共有している。ここでも、繰り返しになるため、図示はしないが、図５に示したように、隣接する２つの画素部３００に対応したカラムADCに対して各種の論理回路から構成される論理回路部１４１を設けることで、共有されるカウンタ部では、例えば、共通カウント期間と差分カウント期間をカウントすることが可能になる。
なお、ここでは、隣接する２つの画素部３００に対応したカラムADCごとに共有する場合に限らず、例えば、３つ以上の画素部３００に対応したカラムADCが共有されてもよいし、あるいは、Ｒ画素部３００やＧ画素部３００、Ｂ画素部などの同色の４画素（２×２画素）ごとに、カラムADCが共有されてもよい。要は、論理回路部１４１によって、カウンタ部によるカウントに際して共通カウント期間と差分カウント期間がカウント可能になればよいのであって、共有するADCの組み合わせは任意である。
また、図１６の例では、画素部３００−ｋｌが、同色の４画素（２×２画素）により構成されるとして説明したが、画素部３００を構成する画素数は、４画素に限らず、例えば、１６画素（４×４画素）などでもよい。さらに、図１６の例では、画素アレイ部１１に配列される画素部３００−ｋｌがベイヤー配列になる場合を示したが、他の配列パターンを用いてもよい。
＜７．変形例＞
（実施の形態の組み合わせの例）
上述した第１の実施の形態ないし第６の実施の形態は、それぞれが単独の実施の形態として成立することは勿論、複数の実施の形態の全て又は一部を可能な範囲で組み合わせた形態を採用するようにしてもよい。
例えば、第２の実施の形態と第３の実施の形態とを組み合わせて、固体撮像装置１０Ｂ（図９）におけるカラムAD変換部１４のカウンタ回路部１３３の論理回路部１４１として、論理回路部１４１Ｂ（図１０）や論理回路部１４１Ｃ（図１１）などを用いることができる。
（固体撮像装置の他の例）
また、上述した実施の形態では、固体撮像装置１０（１０Ａ，１０Ｂ，１０Ｃ）として、CMOSイメージセンサを一例に説明したが、本開示に係る技術は、画素が２次元状に配列された固体撮像装置全般に対して適用可能である。また、本開示に係る技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対しても適用可能である。
＜８．電子機器の構成＞
図１７は、本開示に係る技術を適用した固体撮像装置を搭載した電子機器の構成例を示すブロック図である。
電子機器１０００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの撮像機能を有する電子機器である。
電子機器１０００は、レンズ部１０１１、固体撮像装置１０１２、信号処理部１０１３、制御部１０１４、表示部１０１５、記録部１０１６、操作部１０１７、通信部１０１８、及び電源部１０１９から構成される。また、電子機器１０００において、信号処理部１０１３ないし電源部１０１９は、バス１０２１を介して相互に接続されている。
レンズ部１０１１は、ズームレンズやフォーカスレンズ等から構成され、被写体からの光を集光する。レンズ部１０１１により集光された光（被写体光）は、固体撮像装置１０１２に入射される。
固体撮像装置１０１２は、本開示に係る技術を適用した固体撮像装置（例えば、上述した固体撮像装置１０（１０Ａ，１０Ｂ，１０Ｃ））である。固体撮像装置１０１２は、レンズ部１０１１を介して受光した光（被写体光）を光電変換してその結果得られる画素信号をAD変換し、その結果得られる信号を、信号処理部１０１３に供給する。
信号処理部１０１３は、例えばDSP(Digital Signal Processor)回路等の信号処理回路から構成され、固体撮像装置１０１２から供給される信号に対する信号処理を行う。例えば、信号処理部１０１３は、固体撮像装置１０１２からの信号に対して信号処理を施すことで、静止画又は動画の画像データを生成し、表示部１０１５又は記録部１０１６に供給する。
制御部１０１４は、例えば、CPU(Central Processing Unit)やマイクロプロセッサ、FPGA(Field Programmable Gate Array)などとして構成される。制御部１０１４は、電子機器１０００の各部の動作を制御する。
表示部１０１５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等の表示装置として構成される。表示部１０１５は、信号処理部１０１３から供給される画像データに応じた静止画又は動画を表示する。
記録部１０１６は、例えば、半導体メモリやハードディスク等の記録媒体として構成される。記録部１０１６は、信号処理部１０１３から供給される画像データを記録する。また、記録部１０１６は、制御部１０１４からの制御に従い、記録されている画像データを供給する。
操作部１０１７は、例えば、物理的なボタンのほか、表示部１０１５と組み合わせて、タッチパネルとして構成される。操作部１０１７は、ユーザによる操作に応じて、電子機器１０００が有する各種の機能についての操作指令を出力する。制御部１０１４は、操作部１０１７から供給される操作指令に基づき、各部の動作を制御する。
通信部１０１８は、例えば、通信インターフェース回路などとして構成される。通信部１０１８は、所定の通信方式に従い、無線通信又は有線通信によって、外部の機器との間でデータのやりとりを行う。
電源部１０１９は、信号処理部１０１３ないし通信部１０１８の動作電源となる各種の電源を、これらの供給対象に対して適宜供給する。
電子機器１０００は、以上のように構成される。
本開示に係る技術は、以上説明したように、固体撮像装置１０１２に適用される。固体撮像装置１０１２に本開示に係る技術を適用することで、固体撮像装置１０１２を低消費電力で動作させることが可能となるため、例えば、電源部１０１９によりバッテリ駆動される電子機器１０００をより長い時間使用することができる。
＜９．固体撮像装置の使用例＞
図１８は、本開示に係る技術を適用した固体撮像装置の使用例を示す図である。
固体撮像装置１０は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図１８に示すように、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、固体撮像装置１０を使用することができる。
具体的には、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば、図１７の電子機器１０００）で、固体撮像装置１０を使用することができる。
交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、固体撮像装置１０を使用することができる。なお、このような移動体への応用例については、図１９及び図２０を参照して後述する。
家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、固体撮像装置１０を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、固体撮像装置１０を使用することができる。
セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、固体撮像装置１０を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、固体撮像装置１０を使用することができる。
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、固体撮像装置１０を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、固体撮像装置１０を使用することができる。
＜１０．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２０は、撮像部１２０３１の設置位置の例を示す図である。
図２０では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、固体撮像装置１０は、撮像部１２０３１に含めることができる。撮像部１２０３１に本開示に係る技術を適用することにより、低消費電力化を実現して高解像度化も可能となるため、より高精細な画像を生成することができる。そのため、上述した認識処理を行うに際して、認識精度を向上させることが可能となり、例えば、人、車、障害物、標識又は路面上の文字等の物体を、より正確に認識することができる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
また、本開示に係る技術は、以下のような構成をとることができる。
（１）
複数の画素が２次元状に配列された画素アレイ部と、
前記画素から読み出された画素信号をAD変換するAD変換部と
を備え、
前記AD変換部は、
前記画素信号と参照信号とを比較する比較部と、
複数の前記比較部により共有されるカウンタ部と、
複数の前記比較部による比較結果に基づいて、前記カウンタ部により複数の前記比較部の各比較部の比較結果を識別可能にカウントするための論理演算を行い、その演算結果を前記カウンタ部に出力する論理回路部と
を有し、
前記カウンタ部は、前記論理回路部から出力される演算結果をカウントする
固体撮像装置。
（２）
前記論理回路部は、複数の前記比較部の比較結果に応じて共通にカウントする期間である第１の期間と、前記各比較部の比較結果に応じて前記第１の期間に対する差分をカウントする期間である第２の期間を定めるための論理演算を行う
前記（１）に記載の固体撮像装置。
（３）
前記AD変換部は、前記画素アレイ部に２次元状に配列された前記画素を列ごとにAD変換するカラムADC(Analog to Digital Converter)を含むカラムAD変換部である
前記（１）又は（２）に記載の固体撮像装置。
（４）
前記カラムAD変換部は、任意の数の前記カラムADCに含まれる前記比較部ごとに前記カウンタ部を共有する
前記（３）に記載の固体撮像装置。
（５）
前記カラムAD変換部は、隣接する２つの前記カラムADCに含まれる前記比較部ごとに前記カウンタ部を共有する
前記（４）に記載の固体撮像装置。
（６）
前記カラムAD変換部は、所定の規則に応じて、前記カラムADCに含まれる前記比較部により前記カウンタ部を共有する
前記（３）ないし（５）のいずれかに記載の固体撮像装置。
（７）
前記カラムAD変換部は、前記画素が対応する色成分に応じて、複数の前記比較部により前記カウンタ部を共有する
前記（６）に記載の固体撮像装置。
（８）
前記画素アレイ部は、ベイヤー配列により複数の前記画素を配列し、
前記カラムAD変換部は、
赤（Ｒ）成分の画素と緑（Ｇ）成分の画素の列に設けられた前記カラムADCに含まれる前記比較部により前記カウンタ部を共有し、
緑（Ｇ）成分の画素と青（Ｂ）成分の画素の列に設けられた前記カラムADCに含まれる前記比較部により前記カウンタ部を共有する
前記（７）に記載の固体撮像装置。
（９）
前記論理回路部は、前記第１の期間と前記第２の期間を定めるための各種の論理回路から構成される
前記（３）ないし（８）のいずれかに記載の固体撮像装置。
（１０）
前記カラムAD変換部は、隣接する第１のカラムADCの第１の比較部と、第２のカラムADCの第２の比較部により前記カウンタ部を共有し、
前記論理回路部は、
前記第１の比較部の比較結果と、前記第２の比較部の比較結果との論理積を演算し、その演算結果を、前記カウンタ部に出力するAND回路と、
前記第１の比較部の比較結果と、前記第２の比較部の比較結果との排他的論理和を演算し、その演算結果を、前記カウンタ部に出力するXOR回路と
を有する
前記（９）に記載の固体撮像装置。
（１１）
前記カラムAD変換部は、隣接する第１のカラムADCの第１の比較部と、第２のカラムADCの第２の比較部により前記カウンタ部を共有し、
前記論理回路部は、
前記第１の比較部の比較結果と、前記第２の比較部の比較結果との論理積を演算し、その演算結果を、前記カウンタ部に出力する第１のAND回路と、
前記第１の比較部の比較結果と、前記第２の比較部の比較結果との論理和を演算するOR回路と、
前記第１のAND回路の演算結果の論理否定を演算するNOT回路と、
前記OR回路の演算結果と、前記NOT回路の演算結果との論理積を演算し、その演算結果を、前記カウンタ部に出力する第２のAND回路と
を有する
前記（９）に記載の固体撮像装置。
（１２）
前記カラムAD変換部は、隣接する第１のカラムADCの第１の比較部と、第２のカラムADCの第２の比較部により前記カウンタ部を共有し、
前記論理回路部は、
前記第１の比較部の比較結果と、前記第２の比較部の比較結果との否定論理積を演算するNAND回路と、
前記第１の比較部の比較結果と、前記第２の比較部の比較結果との論理和を演算するOR回路と、
前記NAND回路の演算結果の論理否定を演算し、その演算結果を、前記カウンタ部に出力するNOT回路と、
前記NAND回路の演算結果と、前記OR回路の演算結果との論理積を演算し、その演算結果を、前記カウンタ部に出力するAND回路と
を有する
前記（９）に記載の固体撮像装置。
（１３）
前記カラムAD変換部は、隣接する第１のカラムADCの第１の比較部と、第２のカラムADCの第２の比較部と、第３のカラムADCの第３の比較部により前記カウンタ部を共有し、
前記論理回路部は、
前記第１の比較部の比較結果と、前記第２の比較部の比較結果と、前記第３の比較部の比較結果との論理積を演算するAND回路と、
前記第１の比較部の比較結果と、前記AND回路の演算結果との排他的論理和を演算し、その演算結果を、前記カウンタ部に出力する第１のXOR回路と、
前記第１の比較部の比較結果と、前記第２の比較部の比較結果との排他的論理和を演算し、その演算結果を、前記カウンタ部に出力する第２のXOR回路と、
前記第１の比較部の比較結果と、前記第３の比較部の比較結果との排他的論理和を演算し、その演算結果を、前記カウンタ部に出力する第３のXOR回路と
を有する
前記（９）に記載の固体撮像装置。
（１４）
前記AD変換部からの信号に基づいて、各画素に対応した画素データを演算する演算部をさらに備える
前記（２）ないし（１３）のいずれかに記載の固体撮像装置。
（１５）
前記演算部は、複数の前記比較部による比較結果を示す比較信号に対応した識別信号に基づいて、前記第１の期間でのカウントに応じた第１のデータ信号と、前記第２の期間でのカウントに応じた第２のデータ信号とを識別する
前記（１４）に記載の固体撮像装置。
（１６）
前記演算部は、前記第１のデータ信号及び前記第２のデータ信号を処理して、共通部分のデータ及び共通部分と差分部分のデータから、前記画素データを演算する
前記（１５）に記載の固体撮像装置。
（１７）
前記カラムADCは、シングルスロープ方式のAD変換を行う
前記（３）ないし（１３）のいずれかに記載の固体撮像装置。
（１８）
前記AD変換部は、
前記画素アレイ部に配列された前記画素に対応したADCを２次元状に配列した画素AD変換部であり、
任意のADCごとに前記カウンタ部を共有する
前記（１）又は（２）に記載の固体撮像装置。
（１９）
前記画素アレイ部は、同一の色成分に対応した複数の前記画素から構成される画素部を、所定の配列パターンで配列する
前記（１）ないし（１８）のいずれかに記載の固体撮像装置。
（２０）
複数の画素が２次元状に配列された画素アレイ部と、
前記画素から読み出された画素信号をAD変換するAD変換部と
を備え、
前記AD変換部は、
前記画素信号と参照信号とを比較する比較部と、
複数の前記比較部により共有されるカウンタ部と、
複数の前記比較部による比較結果に基づいて、前記カウンタ部により複数の前記比較部の各比較部の比較結果を識別可能にカウントするための論理演算を行い、その演算結果を前記カウンタ部に出力する論理回路部と
を有し、
前記カウンタ部は、前記論理回路部から出力される演算結果をカウントする
固体撮像装置を搭載した電子機器。
１０，１０Ａ，１０Ｂ，１０Ｃ 固体撮像装置， １１ 画素アレイ部， １２ 垂直走査部， １３ 制御部， １４ カラムAD変換部， １５ 水平走査部， １７ デジタル演算部， ２１ 画素AD変換部， １００ 画素， １１２ 垂直信号線， １２１ タイミング生成部， １２２ クロック生成部， １３１ DAC， １３２ 比較部， １３３ カウンタ回路部， １３４ メモリ部， １４１，１４１Ａ，１４１Ｂ，１４１Ｃ，１４１Ｄ 論理回路部， １４２ カウンタ部， １５１ AND回路， １５２ XOR回路， １６１ AND回路， １６２ OR回路， １６３ NOT回路， １６４ AND回路， １７１ NAND回路， １７２ OR回路， １７３ NOT回路， １７４ AND回路， １８１ AND回路， １８２ XOR回路， １８３ XOR回路， １８４ XOR回路， ２００ ADC， ３００ 画素部， １０００ 電子機器， １００１ 固体撮像装置

Claims (20)

  1. 複数の画素が２次元状に配列された画素アレイ部と、
    前記画素から読み出された画素信号をAD変換するAD変換部と
    を備え、
    前記AD変換部は、
    前記画素信号と参照信号とを比較する比較部と、
    複数の前記比較部により共有されるカウンタ部と、
    複数の前記比較部による比較結果に基づいて、前記カウンタ部により複数の前記比較部の各比較部の比較結果を識別可能にカウントするための論理演算を行い、その演算結果を前記カウンタ部に出力する論理回路部と
    を有し、
    前記カウンタ部は、前記論理回路部から出力される演算結果をカウントする
    固体撮像装置。
  2. 前記論理回路部は、複数の前記比較部の比較結果に応じて共通にカウントする期間である第１の期間と、前記各比較部の比較結果に応じて前記第１の期間に対する差分をカウントする期間である第２の期間を定めるための論理演算を行う
    請求項１に記載の固体撮像装置。
  3. 前記AD変換部は、前記画素アレイ部に２次元状に配列された前記画素を列ごとにAD変換するカラムADC(Analog to Digital Converter)を含むカラムAD変換部である
    請求項２に記載の固体撮像装置。
  4. 前記カラムAD変換部は、任意の数の前記カラムADCに含まれる前記比較部ごとに前記カウンタ部を共有する
    請求項３に記載の固体撮像装置。
  5. 前記カラムAD変換部は、隣接する２つの前記カラムADCに含まれる前記比較部ごとに前記カウンタ部を共有する
    請求項４に記載の固体撮像装置。
  6. 前記カラムAD変換部は、所定の規則に応じて、前記カラムADCに含まれる前記比較部により前記カウンタ部を共有する
    請求項３に記載の固体撮像装置。
  7. 前記カラムAD変換部は、前記画素が対応する色成分に応じて、複数の前記比較部により前記カウンタ部を共有する
    請求項６に記載の固体撮像装置。
  8. 前記画素アレイ部は、ベイヤー配列により複数の前記画素を配列し、
    前記カラムAD変換部は、
    赤（Ｒ）成分の画素と緑（Ｇ）成分の画素の列に設けられた前記カラムADCに含まれる前記比較部により前記カウンタ部を共有し、
    緑（Ｇ）成分の画素と青（Ｂ）成分の画素の列に設けられた前記カラムADCに含まれる前記比較部により前記カウンタ部を共有する
    請求項７に記載の固体撮像装置。
  9. 前記論理回路部は、前記第１の期間と前記第２の期間を定めるための各種の論理回路から構成される
    請求項３に記載の固体撮像装置。
  10. 前記カラムAD変換部は、隣接する第１のカラムADCの第１の比較部と、第２のカラムADCの第２の比較部により前記カウンタ部を共有し、
    前記論理回路部は、
    前記第１の比較部の比較結果と、前記第２の比較部の比較結果との論理積を演算し、その演算結果を、前記カウンタ部に出力するAND回路と、
    前記第１の比較部の比較結果と、前記第２の比較部の比較結果との排他的論理和を演算し、その演算結果を、前記カウンタ部に出力するXOR回路と
    を有する
    請求項９に記載の固体撮像装置。
  11. 前記カラムAD変換部は、隣接する第１のカラムADCの第１の比較部と、第２のカラムADCの第２の比較部により前記カウンタ部を共有し、
    前記論理回路部は、
    前記第１の比較部の比較結果と、前記第２の比較部の比較結果との論理積を演算し、その演算結果を、前記カウンタ部に出力する第１のAND回路と、
    前記第１の比較部の比較結果と、前記第２の比較部の比較結果との論理和を演算するOR回路と、
    前記第１のAND回路の演算結果の論理否定を演算するNOT回路と、
    前記OR回路の演算結果と、前記NOT回路の演算結果との論理積を演算し、その演算結果を、前記カウンタ部に出力する第２のAND回路と
    を有する
    請求項９に記載の固体撮像装置。
  12. 前記カラムAD変換部は、隣接する第１のカラムADCの第１の比較部と、第２のカラムADCの第２の比較部により前記カウンタ部を共有し、
    前記論理回路部は、
    前記第１の比較部の比較結果と、前記第２の比較部の比較結果との否定論理積を演算するNAND回路と、
    前記第１の比較部の比較結果と、前記第２の比較部の比較結果との論理和を演算するOR回路と、
    前記NAND回路の演算結果の論理否定を演算し、その演算結果を、前記カウンタ部に出力するNOT回路と、
    前記NAND回路の演算結果と、前記OR回路の演算結果との論理積を演算し、その演算結果を、前記カウンタ部に出力するAND回路と
    を有する
    請求項９に記載の固体撮像装置。
  13. 前記カラムAD変換部は、隣接する第１のカラムADCの第１の比較部と、第２のカラムADCの第２の比較部と、第３のカラムADCの第３の比較部により前記カウンタ部を共有し、
    前記論理回路部は、
    前記第１の比較部の比較結果と、前記第２の比較部の比較結果と、前記第３の比較部の比較結果との論理積を演算するAND回路と、
    前記第１の比較部の比較結果と、前記AND回路の演算結果との排他的論理和を演算し、その演算結果を、前記カウンタ部に出力する第１のXOR回路と、
    前記第１の比較部の比較結果と、前記第２の比較部の比較結果との排他的論理和を演算し、その演算結果を、前記カウンタ部に出力する第２のXOR回路と、
    前記第１の比較部の比較結果と、前記第３の比較部の比較結果との排他的論理和を演算し、その演算結果を、前記カウンタ部に出力する第３のXOR回路と
    を有する
    請求項９に記載の固体撮像装置。
  14. 前記AD変換部からの信号に基づいて、各画素に対応した画素データを演算する演算部をさらに備える
    請求項２に記載の固体撮像装置。
  15. 前記演算部は、複数の前記比較部による比較結果を示す比較信号に対応した識別信号に基づいて、前記第１の期間でのカウントに応じた第１のデータ信号と、前記第２の期間でのカウントに応じた第２のデータ信号とを識別する
    請求項１４に記載の固体撮像装置。
  16. 前記演算部は、前記第１のデータ信号及び前記第２のデータ信号を処理して、共通部分のデータ及び共通部分と差分部分のデータから、前記画素データを演算する
    請求項１５に記載の固体撮像装置。
  17. 前記カラムADCは、シングルスロープ方式のAD変換を行う
    請求項３に記載の固体撮像装置。
  18. 前記AD変換部は、
    前記画素アレイ部に配列された前記画素に対応したADCを２次元状に配列した画素AD変換部であり、
    任意のADCごとに前記カウンタ部を共有する
    請求項１に記載の固体撮像装置。
  19. 前記画素アレイ部は、同一の色成分に対応した複数の前記画素から構成される画素部を、所定の配列パターンで配列する
    請求項１に記載の固体撮像装置。
  20. 複数の画素が２次元状に配列された画素アレイ部と、
    前記画素から読み出された画素信号をAD変換するAD変換部と
    を備え、
    前記AD変換部は、
    前記画素信号と参照信号とを比較する比較部と、
    複数の前記比較部により共有されるカウンタ部と、
    複数の前記比較部による比較結果に基づいて、前記カウンタ部により複数の前記比較部の各比較部の比較結果を識別可能にカウントするための論理演算を行い、その演算結果を前記カウンタ部に出力する論理回路部と
    を有し、
    前記カウンタ部は、前記論理回路部から出力される演算結果をカウントする
    固体撮像装置を搭載した電子機器。
JP2018203546A 2018-10-30 2018-10-30 固体撮像装置、及び電子機器 Pending JP2020072322A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018203546A JP2020072322A (ja) 2018-10-30 2018-10-30 固体撮像装置、及び電子機器
PCT/JP2019/040575 WO2020090459A1 (ja) 2018-10-30 2019-10-16 固体撮像装置、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018203546A JP2020072322A (ja) 2018-10-30 2018-10-30 固体撮像装置、及び電子機器

Publications (1)

Publication Number Publication Date
JP2020072322A true JP2020072322A (ja) 2020-05-07

Family

ID=70464412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018203546A Pending JP2020072322A (ja) 2018-10-30 2018-10-30 固体撮像装置、及び電子機器

Country Status (2)

Country Link
JP (1) JP2020072322A (ja)
WO (1) WO2020090459A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113411524B (zh) * 2021-06-08 2022-11-01 天津大学 应用于图像传感器的低功耗列并行单斜式模数转换器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5040449B2 (ja) * 2007-05-31 2012-10-03 富士通セミコンダクター株式会社 固体撮像素子および固体撮像素子を用いた信号処理方法
JP4386118B2 (ja) * 2007-08-31 2009-12-16 ソニー株式会社 撮像回路
JP5935274B2 (ja) * 2011-09-22 2016-06-15 ソニー株式会社 固体撮像装置、固体撮像装置の制御方法および固体撮像装置の制御プログラム

Also Published As

Publication number Publication date
WO2020090459A1 (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
JP7171199B2 (ja) 固体撮像装置、及び電子機器
US11632510B2 (en) Solid-state imaging device and electronic device
JP2021119723A (ja) 固体撮像装置
JP2022028982A (ja) 固体撮像装置、信号処理チップ、および、電子機器
US20210218923A1 (en) Solid-state imaging device and electronic device
US20230402475A1 (en) Imaging apparatus and electronic device
WO2022130888A1 (ja) 撮像装置
JP2020065231A (ja) 固体撮像装置および電子機器
WO2019193801A1 (ja) 固体撮像素子、電子機器および固体撮像素子の制御方法
WO2020195936A1 (ja) 固体撮像装置、及び電子機器
WO2020090459A1 (ja) 固体撮像装置、及び電子機器
WO2020105301A1 (ja) 固体撮像素子、および、撮像装置
WO2017212722A1 (ja) 制御装置及び制御方法
JP7309713B2 (ja) コンパレータ及び撮像装置
WO2018211985A1 (ja) 撮像素子、および撮像素子の制御方法、撮像装置、並びに電子機器
WO2023074177A1 (ja) 撮像装置
WO2017199487A1 (ja) 制御装置、制御方法、およびプログラム
WO2023243222A1 (ja) 撮像装置
WO2022158246A1 (ja) 撮像装置
WO2023021774A1 (ja) 撮像装置及び撮像装置を備える電子機器
WO2022118630A1 (ja) 撮像装置及び電子機器