JP2020046393A - Device for inspecting chip body - Google Patents
Device for inspecting chip body Download PDFInfo
- Publication number
- JP2020046393A JP2020046393A JP2018177139A JP2018177139A JP2020046393A JP 2020046393 A JP2020046393 A JP 2020046393A JP 2018177139 A JP2018177139 A JP 2018177139A JP 2018177139 A JP2018177139 A JP 2018177139A JP 2020046393 A JP2020046393 A JP 2020046393A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- chip body
- information
- image
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、検査エリア内のチップ体を撮像した画像を処理して当該チップ体を検査する装置に関する。 The present invention relates to an apparatus for processing an image of a chip in an inspection area and inspecting the chip.
フォトルミネッセンス特性を有するLEDチップに励起光を照射して発せられる蛍光波長の光を測定することで当該LEDチップの良否を判定する技術が知られている(例えば、特許文献1)。 2. Description of the Related Art A technique is known in which an LED chip having photoluminescence characteristics is irradiated with excitation light to measure light having a fluorescence wavelength emitted from the LED chip to determine the quality of the LED chip (for example, Patent Document 1).
また、ICパッケージ(被検査体)を含む画像を取り込んで、被検査体の外観検査を行う外観検査方法において、画像データから所定の暗い部分と明るい部分とを除いた前記被検査体の画像データに基づいて明るさの平均値を求め、当該平均値に基づいて閾値を求め、当該閾値により画像データを二値化する技術が提案されている(例えば、特許文献2)。 Further, in an appearance inspection method for taking in an image including an IC package (inspection object) and inspecting the appearance of the inspection object, the image data of the inspection object obtained by removing predetermined dark portions and bright portions from image data. A technique has been proposed in which an average value of brightness is obtained based on the threshold value, a threshold value is obtained based on the average value, and the image data is binarized using the threshold value (for example, Patent Document 2).
そして特許文献2には、平均値の算出として、A:画像データの明るさに対する画素数のヒストグラムに対して予め設定された固定範囲の明るさから平均値を求めたり、B:ヒストグラムのピークの明るさの画素数に対して所定の割合の画素を持つ明るさの範囲から平均値を求めたり、C:ヒストグラムのピークの明るさを中心として所定範囲の明るさから平均値を求める手法が示されている。 Japanese Patent Application Laid-Open No. H11-163,086 discloses that an average value is calculated from a predetermined fixed range of brightness for a histogram of the number of pixels with respect to the brightness of image data. A method of obtaining an average value from a brightness range having a predetermined ratio of pixels to the number of brightness pixels, and a method of obtaining an average value from a predetermined range of brightness centering on the peak brightness of the histogram. Have been.
画像内アライメントにて輝度情報を抽出するための有効画素を指定するが、チップ体を撮像する有効画素の総数が十分に多ければ、画像内アライメントの位置が少しずれたとしても、所望の輝度情報を得ることができていた。 Although the effective pixels for extracting the luminance information by the alignment in the image are designated, if the total number of the effective pixels for imaging the chip body is sufficiently large, the desired luminance information is obtained even if the position of the alignment in the image is slightly shifted. Was able to get.
しかし、多数のチップ体を低倍率で撮像したり、微小サイズのチップ体を撮像したりする場合など、1つのチップ体を撮像する有効画素の総数が比較的少ない場合、画像内アライメントの位置ずれの有無によって有効画素内の輝度情報にバラツキが生じてしまう。 However, when the number of effective pixels for imaging one chip body is relatively small, such as when imaging a large number of chip bodies at a low magnification or when imaging a chip body having a very small size, misalignment of the alignment in the image is required. The luminance information in the effective pixels varies depending on the presence or absence of the pixel.
また、画像内アライメントの位置ずれの影響が起きないように、チップ体(検査対象部位)とその周辺の非検査部位を含めて有効画素に指定してしまうと、有効画素内の輝度情報にバラツキは無くなるが、非検査部位の輝度情報が多く含まれてしまうため、所望の輝度情報を得ることができなかった。 Also, if the effective pixel is designated to include the chip (inspection target part) and the non-inspection part around it so that the influence of the positional deviation in the image alignment does not occur, the luminance information in the effective pixel varies. However, desired luminance information could not be obtained because a large amount of luminance information of a non-inspection site was included.
そこで本発明は、上記問題点に鑑みてなされたものであり、
検査画像に含まれる非検査部位の輝度情報の影響を減らし、所望の精度で検査結果を得ることができる、チップ体の検査装置を提供することを目的としている。
Therefore, the present invention has been made in view of the above problems,
It is an object of the present invention to provide a chip body inspection apparatus capable of reducing the influence of luminance information of a non-inspection site included in an inspection image and obtaining an inspection result with desired accuracy.
以上の課題を解決するために、本発明に係る一態様は、
チップ体およびその周辺領域を含む検査エリアを撮像した検査画像を処理して当該チップ体を検査するチップ体の検査装置であって、
検査画像を取得する検査画像取得部と、
検査画像から検査用データを生成する処理部と、
検査用データおよび予め登録された判断基準に基づいて、チップ体を検査する検査部とを備え、
処理部は、
検査画像の検査エリア内の画素毎の輝度情報を記憶する輝度情報記憶部と、
輝度情報から、最大輝度値を基準としてチップ体のチップ体の検査対象部位の面積に応じた画素数分の輝度上位画素の輝度情報を取得し、取得した輝度情報を検査エリア内の有効画素情報として決定する、有効画素情報決定部とを備え、
有効画素情報に基づいて検査用データを生成する
ことを特徴としている。
In order to solve the above problems, one embodiment of the present invention provides:
A chip body inspection apparatus for processing an inspection image obtained by imaging an inspection area including a chip body and a peripheral area thereof and inspecting the chip body,
An inspection image acquisition unit that acquires an inspection image;
A processing unit that generates inspection data from the inspection image;
An inspection unit that inspects the chip body based on the inspection data and a pre-registered determination criterion,
The processing unit
A luminance information storage unit that stores luminance information for each pixel in the inspection area of the inspection image,
From the luminance information, the luminance information of the luminance upper pixels corresponding to the number of pixels according to the area of the inspection target portion of the chip body of the chip body is acquired based on the maximum luminance value, and the acquired luminance information is used as valid pixel information in the inspection area. And an effective pixel information determining unit,
It is characterized in that inspection data is generated based on valid pixel information.
本発明によれば、検査画像に含まれる非検査部位の輝度情報の影響を減らし、所望の精度で検査結果を得ることができる。 ADVANTAGE OF THE INVENTION According to this invention, the influence of the brightness information of the non-inspection part contained in an inspection image can be reduced and an inspection result can be obtained with desired precision.
以下に、本発明を実施するための形態について、図を用いながら説明する。 An embodiment for carrying out the present invention will be described below with reference to the drawings.
なお、以下の説明では、直交座標系の3軸をX、Y、Zとし、水平方向をX方向、Y方向と表現し、XY平面に垂直な方向(つまり、重力方向)をZ方向と表現する。また、Z方向は、重力に逆らう方向を上、重力がはたらく方向を下と表現する。また、Z方向を中心軸として回転する方向をθ方向とする。 In the following description, three axes of the rectangular coordinate system are represented by X, Y, and Z, the horizontal direction is represented by the X direction and the Y direction, and the direction perpendicular to the XY plane (that is, the direction of gravity) is represented by the Z direction. I do. In the Z direction, the direction against gravity is expressed as “up”, and the direction in which gravity acts is expressed as “down”. The direction in which the Z direction rotates about the center axis is defined as the θ direction.
図1は、本発明を具現化する形態の一例の全体構成を示す概略図である。図1には、本発明に係るチップ装置1の概略図が示されている。
FIG. 1 is a schematic diagram showing an entire configuration of an example of an embodiment embodying the present invention. FIG. 1 shows a schematic diagram of a
チップ検査装置1は、検査エリアR内のチップ体を撮像した画像を処理して当該チップ体を検査するものである。
The
なお検査には、異物や欠陥等の有無や程度の判定、良否判定、識別、分類、特性評価、試験、診断支援などが含まれる。ここでは、半導体デバイスの回路部をチップ体C(C1〜Cn)として例示し、チップ体Cに照明光L1を照射し、チップ体Cの表面で反射ないし散乱した光L2を撮像して、チップ体Cに異物や欠陥等の有無を検査する形態(いわゆる、チップ体の外観検査)を例示して説明する。 Note that the inspection includes determination of presence or absence and degree of foreign matter or defect, quality determination, identification, classification, characteristic evaluation, test, diagnosis support, and the like. Here, the circuit portion of the semiconductor device is illustrated as a chip body C (C1 to Cn), the chip body C is irradiated with illumination light L1, and the light L2 reflected or scattered on the surface of the chip body C is imaged. An example in which the body C is inspected for the presence or absence of foreign matter, defects, and the like (so-called chip body appearance inspection) will be described as an example.
具体的には、チップ検査装置1は、ワーク保持部2、照明部3、撮像部4、画像取得部5、処理部6、検査部7、コンピュータCN等を備えている。
Specifically, the
ワーク保持部2は、チップCが配置されたワークWを所定の姿勢で保持するものである。具体的には、ワーク保持部2は、ワーク載置台20、相対移動部MT、吸引機構(不図示)を備えている。ここでは、ワークWとして、円形の基板を例示する。
The
ワーク載置台20は、ワークWの下面や側面と接しつつ、ワークWの下面や側面に摩擦力や吸引力等をはたらかせることで、ワークWを所定の姿勢で保持するものである。具体的には、ワーク載置台20は、上面が水平となるように配置された板状部材の上面に吸引用の溝や孔が設けられて、切換バルブ等を介して吸引機構に接続されている構成(いわゆる負圧吸着プレート)や静電吸着プレート、開閉機構を備えた把持チャック機構などが例示できる。 The work mounting table 20 holds the work W in a predetermined posture by applying a frictional force, a suction force, or the like to the lower surface or the side surface of the work W while being in contact with the lower surface or the side surface of the work W. Specifically, the work mounting table 20 is provided with a suction groove or a hole on the upper surface of a plate-shaped member arranged so that the upper surface is horizontal, and is connected to a suction mechanism via a switching valve or the like. Configuration (so-called negative pressure suction plate), an electrostatic suction plate, a gripping chuck mechanism having an opening / closing mechanism, and the like.
相対移動部MTは、ワークWを保持したワーク載置台20と、照明部3および撮像部4とを相対移動させるものである。具体的には、相対移動部MTは、X軸ステージM1、Y軸ステージM2、θ軸ステージM3等を備えている。
The relative moving unit MT relatively moves the work mounting table 20 holding the work W, the
X軸ステージM1は、ワーク載置台20をX方向に移動させたり、所定位置で静止させたりするものであり、装置フレーム1fの上に取り付けられている。 The X-axis stage M1 moves the work mounting table 20 in the X direction or stops at a predetermined position, and is mounted on the apparatus frame 1f.
Y軸ステージM2は、ワーク載置台20をY方向に移動させたり、所定位置で静止させたりするものであり、X軸ステージM1に取り付けられている。 The Y-axis stage M2 moves the work mounting table 20 in the Y-direction or stops at a predetermined position, and is attached to the X-axis stage M1.
θ軸ステージM3は、ワーク載置台20を回転させたり、所定角度で静止させたりするものであり、Y軸ステージM2に取り付けられている。 The θ-axis stage M3 is for rotating the work table 20 or stopping at a predetermined angle, and is attached to the Y-axis stage M2.
照明部3は、チップ体Cに向けて照明光L1を照射するものである。具体的には、照明部3は、光源31を備えている。
The
光源31は、照明光L1として用いる波長の光を発するものである。具体的には、光源31として、可視光領域の光を発するLED照明やキセノンランプ、メタルハライドランプや蛍光灯のほか、所定波長の光を発するレーザダイオードなどが例示できる。
The
撮像部4は、LEDチップCおよびその周辺領域Bを含む検査エリアRを撮像し、検査画像IMとして外部機器に出力するものである。具体的には、撮像部4は、視野F内に収められたチップ体Cおよびその周辺領域Bを含む検査エリアRの画像(つまり、検査画像IM)を外部機器へ出力する。より具体的には、撮像部4は、撮像カメラ41を備えている。
The
光源31および撮像カメラ41は、鏡筒30に取り付けられており、鏡筒30は、連結金具(不図示)を介して装置フレーム1fに取り付けられている。
The
鏡筒30は、光源31から発した光を照明光L1としてチップ体Cに向けて照射しつつ、チップ体Cの表面で反射ないし散乱した光(いわゆる、観察光)L2を撮像カメラ41に導光するものであり、ハーフミラー32、対物レンズ33a、33b、レボルバー機構34等を備えている。
The lens barrel 30 irradiates the light emitted from the
ハーフミラー32は、光源31から発した光を反射させつつ、観察光L2を透過させるものである。
The
対物レンズ33a、33bは、ワークW上の所定範囲に照明光L1を照射させつつ、ワークW上の視野F内の像を撮像カメラ41に投射・結像させるものである。対物レンズ33a、33bは、複数のレンズを組み合わせて構成されており、それぞれ倍率が異なる。
The
レボルバー機構34は、対物レンズ33a、33bを切り替え、撮像カメラ41で撮像する倍率(視野Fの範囲)を変更するものである。
The
撮像カメラ41は、CCDやCMOS等の撮像素子(いわゆる、イメージセンサ)を備えており、観察光L2が対物レンズ33a、33b等を介して撮像素子に結像された視野F内の像を、映像信号や画像データとして外部機器へ出力する。
The
図2は、本発明を具現化する形態の一例における検査エリア等を示す概略図である。図2には、撮像部4の視野F内に収められたチップ体Cおよびその周辺領域Bを含む検査エリアRの様子が例示されている。
FIG. 2 is a schematic diagram showing an inspection area and the like in an example of an embodiment embodying the present invention. FIG. 2 exemplifies a state of an inspection area R including a chip body C and a peripheral area B contained in a visual field F of the
コンピュータCNは、画像取得部5、処理部6、検査部7を構成しつつ、ワーク保持部2、照明部3、撮像部4等を制御するものである。具体的には、コンピュータCNは、撮像部4から出力された検査画像IMを取得し、検査画像IMに対して所定の処理(画像処理、演算処理、データ処理等)を行ない、生成した検査用データXDに基づいてチップ体Cを検査するものである。より具体的には、コンピュータCNは、入出力装置、記憶装置、画像処理装置、演算処理装置などのハードウェアと、所定の処理を実行する実行プログラム等(ソフトウェア)を備えている。
The computer CN controls the
検査画像取得部5は、検査画像IMを取得するものである。
具体的には、検査画像取得部5は、撮像部4で撮像されたチップ体Cおよびその周辺領域Bを含む検査エリアRの画像(つまり、検査画像IM)を、映像信号や画像データとして取得する。より具体的には、検査エリアRの画像(つまり、検査画像IM)を取得しても良いし、当該画像が含まれた視野Fの全体画像を取得しても良い。
The inspection
Specifically, the inspection
処理部6は、検査画像IMから検査用データXDを生成する処理を行うものである。なお、検査画像取得部5で視野Fの全体画像を取得した場合は、処理部6にて視野Fの全体画像から検査エリアRの画像(検査画像IM)を生成する処理を行う。
The
具体的には、処理部6は、輝度情報記憶部61と、有効画素情報決定部62とを備えている。
Specifically, the
図3は、本発明を具現化する形態の一例における検査画像IMおよび輝度情報DMの概念図である。図3(a)には、検査画像IMにおける各画素の座標(いわゆる、アドレス)と明暗イメージが例示されており、図3(b)には、輝度情報DMの一例として、検査画像IMの画素毎の座標(H,V)と輝度値IBとが紐付けられたデータ配列が示されている。具体的には、検査画像IMにおいて、明部に対する画素の輝度値IBが200前後、暗部に対する画素の輝度値IBが100前後として例示されている。より具体的には、明部を撮像した座標(j、k)、(j+1,k)、(j+2,k)等の画素は、輝度値IBが197〜204である。一方、暗部を撮像した座標(1,1)、(2,1)、(m,1)、(1,n)、(m,n)等の画素は、輝度値IBが95〜105である。なお、j,k,m,nは、所定の自然数である。 FIG. 3 is a conceptual diagram of an inspection image IM and luminance information DM according to an example of an embodiment embodying the present invention. FIG. 3A illustrates the coordinates (so-called addresses) of each pixel in the inspection image IM and a light / dark image, and FIG. 3B illustrates a pixel of the inspection image IM as an example of the luminance information DM. The data array in which the coordinates (H, V) for each and the luminance value IB are linked. Specifically, in the inspection image IM, the luminance value IB of the pixel for the bright part is about 200, and the luminance value IB of the pixel for the dark part is about 100. More specifically, the pixels at the coordinates (j, k), (j + 1, k), (j + 2, k), etc., at which the bright portion is imaged have luminance values IB of 197 to 204. On the other hand, the pixels at coordinates (1, 1), (2, 1), (m, 1), (1, n), (m, n), etc., at which the dark portion is imaged have a luminance value IB of 95 to 105. . Note that j, k, m, and n are predetermined natural numbers.
輝度情報記憶部61は、検査画像IMの検査エリアR内の画素毎の輝度情報DMを記憶するものである。具体的には、輝度情報記憶部61には、図3(b)に示す様なデータ配列が輝度情報DMとして記憶されている。なお、図3(b)に例示したデータ配列の先頭行は、いわゆるタイトル行であり、実際のデータ配列から省略されることもある。
The luminance
有効画素情報決定部62は、輝度情報DMから、最大輝度値を基準としてチップ体Cの検査対象部位の面積に応じた画素数分の輝度上位画素の輝度情報を取得し、取得した輝度情報DMを検査エリア内の有効画素情報として決定するものである。
The effective pixel
具体例として、検査対象である矩形のチップ体Cを撮像した検査画像IMにおいて、検査エリアRが縦横18×18画素に相当し、チップ体Cの面積が36画素数分(縦横6×6)に相当する場合について説明する。 As a specific example, in the inspection image IM obtained by imaging the rectangular chip body C to be inspected, the inspection area R corresponds to 18 × 18 pixels in the vertical and horizontal directions, and the area of the chip body C is equal to 36 pixels (6 × 6 in the vertical and horizontal directions). A case corresponding to the above will be described.
このチップ体Cに照明光L1を照射すると、チップ体Cの表面から明るい光(強い反射光や散乱光)が放射される。一方、チップ体Cの周りの周辺領域Bからは弱い光(弱い反射光や散乱光)が放射される。そして、このチップ体Cに照明光L1を照射して撮像した検査画像IMは、チップ体Cを撮像した画素が明部(輝度値が200前後)として撮像され、周辺領域Bを撮像した画素が暗部(輝度値が100前後)として撮像される。この検査画像IMは、検査画像取得部5で取得され、輝度情報DMとして輝度情報記憶部61に記憶される。
When the chip body C is irradiated with the illumination light L1, bright light (strong reflected light or scattered light) is emitted from the surface of the chip body C. On the other hand, weak light (weak reflected light or scattered light) is emitted from the peripheral region B around the chip body C. Then, in the inspection image IM obtained by irradiating the chip body C with the illumination light L1, a pixel obtained by imaging the chip body C is captured as a bright portion (a luminance value is about 200), and a pixel obtained by imaging the peripheral region B is obtained. An image is captured as a dark part (a luminance value is around 100). The inspection image IM is acquired by the inspection
輝度情報記憶部61に記憶された輝度情報DMは、検査画像IMの全画素(つまり、324画素分)の座標順に座標(H,V)と輝度値IBが、それぞれ紐付けられたデータ配列として記憶されている。この輝度情報DMに含まれているデータ配列のうち、明部を撮像した36画素については輝度値が200前後、暗部を撮像した他の画素(つまり、288画素分)については輝度値が100前後である。
The brightness information DM stored in the brightness
有効画素情報決定部62は、輝度情報DMに含まれる全画素(324画素分)のデータ配列の中から、輝度値を基軸にして、輝度値IBが最も大きいものを抽出すると共に、次に輝度値IBが大きいものを35画素分抽出し、これら輝度上位36画素を先ず抽出する。そして、これら輝度上位36画素を、検査エリアR内の有効画素に指定する。そして、これら有効画素の輝度情報を取得し、検査エリアR内の有効画素情報として決定する。
The effective pixel
具体的には、有効画素情報決定部62は、輝度情報DMに対して演算処理やデータ処理等を行い、輝度情報DMの輝度値を基軸にして、各データ列を輝度値順(例えば、降順)にソートしたり、輝度値の大きいデータ列が残るようにフィルタリングしたり、輝度情報DMの各データ列に輝度順位情報やフラッグ情報等を付加したりして、最大輝度値から輝度上位36画素分の画素を、有効画素に指定する処理を行う。そして、これら有効画素の輝度情報(アドレス値や輝度値等)を取得し、検査エリアR内の有効画素情報として決定する処理を行う。
Specifically, the effective pixel
そして、処理部6は、この有効画素情報に基づいて検査用データXDを生成する構成をしている。具体的には、処理部6は、輝度情報DMにおいて検査エリアR内の有効画素情報として決定されたデータ列のうち、後述の検査に必要なデータ(例えば、有効画素とされた輝度上位36画素の輝度値のデータ列や、これらを平均化した平均輝度値など)を、検査用データXDとして生成する。
The
検査部7は、検査用データXDおよび予め登録された判断基準に基づいて、チップ体Cを検査するものである。
具体的には、検査部7は、検査対象となるチップ体Cに対して、所定の判断基準(検査条件とも言う)を予め登録しておく。所定の判断基準としては、輝度値の最大値や最小値、平均値、中央値、分散値、分布パターン等が挙げられ、異物や欠陥等の有無や程度の判定、良否判定、識別、分類、特性評価、試験、診断支援など(検査項目、検査形態とも言う)に応じて適宜設定しておく。そして、検査部7は、この判断基準を検査用データXDと対比させる処理を行うことで、所望の検査を行う。
The inspection unit 7 inspects the chip body C based on the inspection data XD and a pre-registered criterion.
Specifically, the inspection unit 7 registers in advance a predetermined criterion (also referred to as an inspection condition) for the chip body C to be inspected. The predetermined criterion includes a maximum value and a minimum value of the luminance value, an average value, a median value, a variance value, a distribution pattern, and the like. It is set appropriately according to characteristics evaluation, tests, diagnosis support, etc. (also referred to as inspection items and inspection forms). Then, the inspection unit 7 performs a desired inspection by performing a process of comparing the determination criterion with the inspection data XD.
<検査手順>
図4は、本発明を具現化する形態の一例における検査手順を示すフロー図である。
<Inspection procedure>
FIG. 4 is a flowchart showing an inspection procedure in an example of an embodiment embodying the present invention.
以下に、本発明に係るチップ体Cの外観検査をするための一連の手順(検査手順という)の具体例を示す。検査手順としては、事前準備ステップS1と、検査画像取得ステップS2と、処理ステップS3と、検査ステップS4とを有している。 Hereinafter, a specific example of a series of procedures (referred to as an inspection procedure) for inspecting the appearance of the chip body C according to the present invention will be described. The inspection procedure includes a preliminary preparation step S1, an inspection image acquisition step S2, a processing step S3, and an inspection step S4.
事前準備ステップS1では、後述する検査ステップS4に用いる判断基準を予め登録したり、撮像条件(レンズ倍率や照明光の強さ等)を登録したり、ワークWの相対移動のルートや速度、撮像タイミング等を登録したりする処理が行われる。 In the preparatory step S1, a criterion used in an inspection step S4 to be described later is registered in advance, an imaging condition (a lens magnification, an intensity of illumination light, and the like) is registered, a route and a speed of a relative movement of the workpiece W, and an Processing for registering timing and the like is performed.
検査画像取得ステップS2では、検査画像IMを取得する処理が行われる。具体的には、検査画像取得ステップS2は、下述の様なステップs21〜s25を有している。 In the inspection image acquisition step S2, a process of acquiring the inspection image IM is performed. Specifically, the inspection image acquisition step S2 has steps s21 to s25 as described below.
まず、ワーク保持部2でチップ体Cが配置されたワークWを保持し、撮像部4でチップ体Cが撮像できる状態にする(ステップs21)。
First, the work W on which the chip body C is arranged is held by the
続いて、チップ体Cに向けて照明光L1を照射し(ステップs22)、チップ体Cの表面で反射ないし散乱した光L2を撮像部3で撮像し(ステップs23)、検査画像を出力する(ステップs24)。 Subsequently, the chip body C is irradiated with the illumination light L1 (step s22), the light L2 reflected or scattered on the surface of the chip body C is imaged by the imaging unit 3 (step s23), and an inspection image is output (step s23). Step s24).
そして、撮像部3から出力された検査画像をコンピュータCNにて取得する(ステップs25)。
Then, the inspection image output from the
次に、処理ステップS3では、検査画像IMに対して以下に示すような処理(画像処理、演算処理、データ処理等)が行われる。具体的には、処理ステップS3は、下述の様な輝度情報記憶ステップs31、有効画素決定ステップs32、検査用データ生成ステップs32を有している。 Next, in processing step S3, the following processing (image processing, arithmetic processing, data processing, etc.) is performed on the inspection image IM. Specifically, the processing step S3 includes a luminance information storage step s31, an effective pixel determination step s32, and an inspection data generation step s32 as described below.
輝度情報記憶ステップs31では、検査画像IMの各画素について、画素の座標(H,V)に紐付けられた輝度値IBが、輝度情報DMとして記憶される処理が行われる。 In the brightness information storage step s31, for each pixel of the inspection image IM, a process of storing the brightness value IB associated with the pixel coordinates (H, V) as brightness information DM is performed.
有効画素決定ステップs32では、輝度ヒストグラムにおいて、最大輝度値を基準としてチップ体の検査対象部位の面積に相当する画素数分をマッチングさせて、検査エリア内のどの画素から検査用データXDを生成するための有効画素とするかを決定する処理が行われる。 In the effective pixel determination step s32, the inspection data XD is generated from any pixel in the inspection area by matching the number of pixels corresponding to the area of the inspection target portion of the chip body with the maximum luminance value in the luminance histogram. Is determined to determine whether the pixel is an effective pixel.
検査用データ生成ステップs33では、有効画素情報に基づいて検査用データXDを生成する処理が行われる。 In the test data generation step s33, a process of generating the test data XD based on the effective pixel information is performed.
そして、検査ステップS4では、処理ステップS3で生成された検査用データXDおよび予め登録された判断基準に基づいて、チップ体Cを検査する処理が行われる。 In the inspection step S4, a process of inspecting the chip body C is performed based on the inspection data XD generated in the processing step S3 and a pre-registered criterion.
そして、別の場所のチップ体を検査するか、別のウエーハのチップ体の検査をするかを判断し(ステップS5)、必要に応じて撮像するチップCを変更したりワークWを入れ替えたりして、上述のステップS2,S3を繰り返す。一方、全ての検査が終了していれば、ウエーハWを払い出して一連のステップを終了する。 Then, it is determined whether to inspect the chip body in another place or to inspect the chip body of another wafer (step S5). If necessary, the chip C to be imaged is changed or the work W is replaced. Then, the above steps S2 and S3 are repeated. On the other hand, if all the inspections have been completed, the wafer W is paid out and a series of steps is completed.
この様な構成をしているため、本発明に係るチップ装置1は、チップ体を撮像した検査画像IMを処理(画像処理、演算処理、データ処理等)し、検査画像IMに含まれる各画素の輝度情報DMから検査に用いる有効画素を適切に決定して、検査用データXDを生成することができる。そのため、有効画素の輝度情報(つまり、有効画素に基づいて生成された検査用データXDに含まれた輝度情報)に基づく検査は、周辺領域B(つまり、非検査部位)の輝度情報の影響を減らし、所望の精度で検査結果を得ることができる。
With such a configuration, the
[別の形態]
上述の構成であれば、周辺領域Bの暗部と比較してチップ体Cの明部の輝度値が高い場合、周辺領域B(つまり、非検査部位)の輝度情報の影響を減らし、所望の精度で検査結果を得ることができる。
[Another form]
With the above-described configuration, when the brightness value of the bright portion of the chip body C is higher than that of the dark portion of the peripheral region B, the influence of the luminance information of the peripheral region B (that is, the non-inspection site) is reduced, and the desired accuracy is obtained. Can obtain the inspection result.
しかし、検査画像IMの周辺領域Bに、チップ体Cよりも反射率の高い配線パターンなどが含まれてしまう場合には、最大輝度値から輝度上位36画素を有効画素としてしまうと、チップ体Cの明部の輝度値が正しく反映されないこととなり、所望の検査結果が得られなくなるという、新たな課題が生じる。この様な課題を解決するために、本発明を具現化する上で、有効画素決定部62では、最大輝度値が予め登録された閾値を越えている場合に、予め登録された基準値を超えている輝度値の画素を有効画素に含めない処理を行う構成とする。
However, when the peripheral area B of the inspection image IM includes a wiring pattern having a higher reflectivity than the chip body C, if the upper 36 pixels from the maximum luminance value are set as effective pixels, the chip body C , The brightness value of the bright portion is not correctly reflected, and a new inspection problem occurs that a desired inspection result cannot be obtained. In order to solve such a problem, when embodying the present invention, when the maximum luminance value exceeds a pre-registered threshold, the effective
具体的には、有効画素決定部62は、最大輝度値が220を越えた画素があれば、その画素の輝度値は有効輝度として取り扱わず(つまり、有効画素に含めず)、輝度値220未満の画素の中の輝度上位36画素分、有効画素として処理を行う。そして、処理部6は、この有効画素に基づいて、検査用データXDを生成する処理を行う。
Specifically, if there is a pixel whose maximum luminance value exceeds 220, the effective
そうすることで、チップ体Cよりも反射率の高い配線パターンなどが含まれても、チップ体Cの面積に対する画素数分に対応した有効画素に基づいて、所望の検査を行うことができ、検査精度を高めることができる。 By doing so, even if a wiring pattern having a higher reflectance than the chip body C is included, a desired inspection can be performed based on the effective pixels corresponding to the number of pixels with respect to the area of the chip body C, Inspection accuracy can be improved.
[変形例]
なお上述では、検査用データXDに含まれる有効画素が、検査エリアRの画素の最大輝度値を基準として、チップ体Cの検査対象部位の面積に応じた画素数分として輝度上位36画素数分(縦横6×6)の輝度情報を取得する構成を示した。この様な構成であれば、検査画像IMの全329画素(縦横18×18)のうち、暗部に対する288画素が有効画素から省かれるので、非検査部位の輝度情報の影響が大幅に減るとともに、明部に対する36画素の平均輝度値の精度が向上するので好ましい。
[Modification]
In the above description, the effective pixels included in the inspection data XD are the same as the number of pixels corresponding to the area of the inspection target portion of the chip body C on the basis of the maximum luminance value of the pixels in the inspection area R, and are equivalent to the upper 36 pixels of the luminance. The configuration for acquiring (vertical and horizontal 6 × 6) luminance information has been described. With such a configuration, of the 329 pixels (18 × 18) in the inspection image IM, 288 pixels for the dark part are omitted from the effective pixels, so that the influence of the luminance information of the non-inspection part is greatly reduced, and This is preferable because the accuracy of the average luminance value of 36 pixels with respect to the bright portion is improved.
なお、画像取得部5で取得した検査画像IMに着目すると、チップ体Cの最外周を撮像した画素は、明部となったり、暗部となったり、その間の輝度値となったりするため、輝度値が不安定になることがある。そのため、本発明を具現化する上で、処理部6は、上述したような構成に限らず、下述の様な構成としても良い。
Focusing on the inspection image IM acquired by the
図5は、本発明を具現化する形態の変形例における検査画像および有効画素の概念図である。図5(a)(b)には、検査エリアRを撮像した検査画像IMにおける、チップ体Cと各画素の位置関係が示されており、それぞれの有効画素の範囲が破線で示されている。 FIG. 5 is a conceptual diagram of an inspection image and effective pixels according to a modification of the embodiment embodying the present invention. FIGS. 5A and 5B show the positional relationship between the chip body C and each pixel in the inspection image IM obtained by imaging the inspection area R, and the range of each effective pixel is shown by a broken line. .
例えば図5(a)に示す様に、検査用データXDに含まれる有効画素が、矩形のチップ体Cの検査対象部位の面積に応じた画素数分(つまり、36画素。縦横6×6)よりも少ない画素数分である、輝度上位25画素数分(縦横5×5)とする構成である。 For example, as shown in FIG. 5A, the number of effective pixels included in the inspection data XD is equal to the number of pixels corresponding to the area of the inspection target portion of the rectangular chip body C (that is, 36 pixels; 6 × 6 in length and width). The number of pixels is lower than the number of pixels, that is, the number of upper 25 pixels (5 × 5).
この場合、有効画素情報決定部62は、チップ体Cの周辺部よりも輝度値が高いチップ体Cの中央部分を撮像した画素(破線で示す範囲)を優先的に有効画素として選択する。そして、有効画素情報決定部62は、これら輝度上位25画素数分の有効画素の輝度情報を取得し、取得した輝度情報を検査エリアR内の有効画素情報として処理する。
In this case, the effective pixel
この様な構成であれば、検査画像IMの画素が、検査対象部位であるチップ体C(つまり明部)とその周辺領域B(つまり暗部)の両方に跨がる場合(いわゆる、サブピクセルの位置ズレがある状態)であっても、明部の最外周の画素を検査用データXDの有効画素から除外することができる。そのため、非検査部位の輝度情報の影響を受けず、平均輝度値の精度がより向上するのみならず、分散値も少なくなるので好ましい場合がある。 With such a configuration, when the pixel of the inspection image IM extends over both the chip body C (that is, the bright portion) and the peripheral region B (that is, the dark portion) that is the inspection target portion (so-called sub-pixels). Even in the case where there is a position shift), the outermost pixel of the bright portion can be excluded from the valid pixels of the inspection data XD. Therefore, it is not affected by the luminance information of the non-inspection part, and the accuracy of the average luminance value is further improved, and the variance value is reduced, which is preferable in some cases.
或いは、例えば図5(b)に示す様に、チップ体Cの検査対象部位の面積に応じた画素数分(つまり、36画素。縦横6×6)よりも多い画素数分である、輝度上位49画素数分(縦横7×7)を有効画素とする構成であっても良い。 Alternatively, as shown in FIG. 5B, for example, the number of pixels is larger than the number of pixels corresponding to the area of the inspection target portion of the chip body C (that is, 36 pixels; 6 × 6 in length and width). A configuration in which 49 pixels (7 × 7 in length and width) are set as effective pixels may be used.
この場合、有効画素情報決定部62は、チップ体Cの中央部分を撮像した画素および、チップ体Cの最外周と周辺領域Bに跨がる部位を撮像した画素(破線で示す範囲)を優先的に有効画素として選択する。そして、有効画素情報決定部62は、これら輝度上位49画素数分の有効画素の輝度情報を取得し、取得した輝度情報を検査エリアR内の有効画素情報として処理する。
In this case, the effective pixel
この様な構成であれば、サブピクセルの位置ズレがあっても、明部と暗部に跨がる最外周の画素が検査用データXDの有効画素として処理される。そのため、検査用データXDは、最外周の画素がトリミングされない。また、サブピクセルの位置ズレによる平均輝度のばらつきを無くすことができ、非検査部位の輝度情報の影響も大幅に減るため、検査する際にこちらの方が好ましい場合がある。 With such a configuration, even if there is a misalignment of the sub-pixels, the outermost pixel that straddles the bright part and the dark part is processed as an effective pixel of the inspection data XD. Therefore, the outermost pixels of the inspection data XD are not trimmed. In addition, it is possible to eliminate the variation in the average luminance due to the positional deviation of the sub-pixels, and to greatly reduce the influence of the luminance information of the non-inspection part.
なお上述では、検査対象である矩形のチップ体Cを撮像した検査画像IMにおいて、検査エリアRが縦横18×18画素に相当し、チップ体Cの面積が36画素数分(縦横6×6)に相当する場合を例示して、詳細な説明をした。この場合、チップ体Cの位置決め許容誤差範囲(いわゆる、誤差マージン)は、縦横とも±6画素分となる。
しかし、本発明を具現化する上で、チップ体Cの位置決め許容誤差範囲は、上述の画素数分に限られず、対物レンズの倍率や相対移動部MTの位置決め精度等に基づいて適宜設定すれば良い。
In the above description, in the inspection image IM obtained by imaging the rectangular chip body C to be inspected, the inspection area R corresponds to 18 × 18 pixels in the vertical and horizontal directions, and the area of the chip body C corresponds to 36 pixels (6 × 6 in the vertical and horizontal directions). A detailed description has been given by exemplifying a case corresponding to. In this case, the positioning allowable error range (so-called error margin) of the chip body C is ± 6 pixels in both the vertical and horizontal directions.
However, in embodying the present invention, the allowable positioning error range of the chip body C is not limited to the number of pixels described above, and may be set as appropriate based on the magnification of the objective lens, the positioning accuracy of the relative moving unit MT, and the like. good.
なお上述では、チップ体Cの明部が、矩形である場合を例示して説明したが、具体的な形状(長方形、円形、十字、他の形状)や、検査画像IMを構成する画素の縦横寸法やピッチ等に応じて画素数を適宜決定すれば良い。 In the above description, the case where the bright portion of the chip body C is rectangular has been described as an example, but the specific shape (rectangular, circular, cross, other shapes) and the vertical and horizontal directions of the pixels constituting the inspection image IM are described. The number of pixels may be appropriately determined according to the size, pitch, and the like.
なお、本発明を具現化する上で、上述した照明部3や撮像部4は、チップ体の検査装置1における必須の構成ではなく、外部の撮像手段で撮像された検査画像IMを取得して上述の検査を行う構成(例えば、画像取得部5、処理部6、検査部7を備えた構成。いわゆる、オフライン方式)であっても良い。この場合、上述の検査画像取得ステップS2において、上述のステップs21〜s24は、本発明を具現化する上で必須の要素ではなく、外部機器で予め撮像された検査画像IMをコンピュータCNにて取得する(ステップs25を有する)構成とすれば良い。
In implementing the present invention, the
なお上述では、同一のチップ体Cを1つの撮像条件で撮像して検査画像IMを取得する形態を例示したが、特許文献1に示す様な同一のチップ体Cを2つの撮像条件で撮像する形態(チップ体の発光波長に関する検査)等にも、本発明を適用することができる。この場合、検査画像IM1,IM2を取得し、上述の構成・手順に倣って有効画素を決定し、検査用データXD1,XD2を生成する構成とすれば良い。そうすることで、検査画像IM1,IM2に含まれる非検査部位の輝度情報の影響を減らし、所望の精度で検査結果を得ることができる。
In the above description, an example in which the same chip body C is imaged under one imaging condition and the inspection image IM is obtained is illustrated. However, the same chip body C as described in
1 チップ体の検査装置
2 ワーク保持部
3 照明部
4 撮像部
5 画像取得部
6 処理部
7 検査部
20 ワーク載置台
30 鏡筒
31 光源
33a,33b 対物レンズ
41 撮像カメラ
61 輝度情報記憶部
62 有効画素情報決定部
CN コンピュータ
MT 相対移動部
M1 X軸ステージ
M2 Y軸ステージ
M3 θ軸ステージ
W ワーク(チップ体が多数配置されたウエーハ)
F 視野
R 検査エリア
C チップ体
B 周辺領域
IM 検査画像
DM 輝度情報
XD 検査用データ
DESCRIPTION OF
F Field of view R Inspection area C Chip body B Peripheral area IM Inspection image DM Luminance information XD Inspection data
Claims (2)
前記検査画像を取得する検査画像取得部と、
前記検査画像から検査用データを生成する処理部と、
前記検査用データおよび予め登録された判断基準に基づいて、前記チップ体を検査する検査部とを備え、
前記処理部は、
前記検査画像の前記検査エリア内の画素毎の輝度情報を記憶する輝度情報記憶部と、
前記輝度情報から、最大輝度値を基準として前記チップ体の前記チップ体の検査対象部位の面積に応じた画素数分の輝度上位画素の輝度情報を取得し、取得した輝度情報を検査エリア内の有効画素情報として決定する、有効画素情報決定部とを備え、
前記有効画素情報に基づいて前記検査用データを生成する
ことを特徴とする、チップ体の検査装置。 A chip body inspection apparatus for processing an inspection image obtained by imaging an inspection area including a chip body and a peripheral area thereof and inspecting the chip body,
An inspection image acquisition unit that acquires the inspection image,
A processing unit that generates inspection data from the inspection image,
An inspection unit that inspects the chip body based on the inspection data and a pre-registered criterion,
The processing unit includes:
A luminance information storage unit that stores luminance information for each pixel in the inspection area of the inspection image,
From the luminance information, the luminance information of the luminance upper pixels for the number of pixels corresponding to the area of the inspection target portion of the chip body of the chip body is acquired based on the maximum luminance value, and the acquired luminance information is obtained in the inspection area. Determined as effective pixel information, comprising an effective pixel information determination unit,
An inspection apparatus for a chip body, wherein the inspection data is generated based on the effective pixel information.
ことを特徴とする、請求項1に記載のチップ体の検査装置。 In the valid pixel determining unit, when the maximum luminance value exceeds a pre-registered threshold value, a pixel having a luminance value exceeding a pre-registered reference value is not included in the effective pixel. An inspection device for a chip body according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018177139A JP2020046393A (en) | 2018-09-21 | 2018-09-21 | Device for inspecting chip body |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018177139A JP2020046393A (en) | 2018-09-21 | 2018-09-21 | Device for inspecting chip body |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020046393A true JP2020046393A (en) | 2020-03-26 |
Family
ID=69901184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018177139A Pending JP2020046393A (en) | 2018-09-21 | 2018-09-21 | Device for inspecting chip body |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020046393A (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006162427A (en) * | 2004-12-07 | 2006-06-22 | Toshiba Corp | Method and device for inspecting led chip |
JP2007218629A (en) * | 2006-02-14 | 2007-08-30 | Sumitomo Chemical Co Ltd | Flaw inspecting device and flaw inspection method |
JP2013140050A (en) * | 2011-12-28 | 2013-07-18 | Sumitomo Chemical Co Ltd | Defect inspection device and defect inspection method |
JP2013145171A (en) * | 2012-01-13 | 2013-07-25 | Seiwa Electric Mfg Co Ltd | Appearance inspection device |
JP2014149206A (en) * | 2013-01-31 | 2014-08-21 | Nichia Chem Ind Ltd | Method for inspecting semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element |
JP2014222221A (en) * | 2013-05-14 | 2014-11-27 | 東レエンジニアリング株式会社 | Inspection device of luminous body |
JP2015148447A (en) * | 2014-02-04 | 2015-08-20 | 東レエンジニアリング株式会社 | Automatic visual inspection apparatus |
-
2018
- 2018-09-21 JP JP2018177139A patent/JP2020046393A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006162427A (en) * | 2004-12-07 | 2006-06-22 | Toshiba Corp | Method and device for inspecting led chip |
JP2007218629A (en) * | 2006-02-14 | 2007-08-30 | Sumitomo Chemical Co Ltd | Flaw inspecting device and flaw inspection method |
JP2013140050A (en) * | 2011-12-28 | 2013-07-18 | Sumitomo Chemical Co Ltd | Defect inspection device and defect inspection method |
JP2013145171A (en) * | 2012-01-13 | 2013-07-25 | Seiwa Electric Mfg Co Ltd | Appearance inspection device |
JP2014149206A (en) * | 2013-01-31 | 2014-08-21 | Nichia Chem Ind Ltd | Method for inspecting semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element |
JP2014222221A (en) * | 2013-05-14 | 2014-11-27 | 東レエンジニアリング株式会社 | Inspection device of luminous body |
JP2015148447A (en) * | 2014-02-04 | 2015-08-20 | 東レエンジニアリング株式会社 | Automatic visual inspection apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10876975B2 (en) | System and method for inspecting a wafer | |
TWI658524B (en) | System and method for inspecting a wafer (1) | |
EP2387796B1 (en) | System and method for inspecting a wafer | |
JP2015148447A (en) | Automatic visual inspection apparatus | |
WO2021033396A1 (en) | Wafer appearance inspection device and method | |
JP2000131037A (en) | Apparatus for inspecting shape of body | |
JP2020046393A (en) | Device for inspecting chip body | |
TWI665438B (en) | Method for generating inspection condition data of wafer inspection device and inspection condition data generation system | |
TWI715662B (en) | Check device | |
WO2023162523A1 (en) | Wafer inspection device | |
WO2021039019A1 (en) | Wafer appearance inspection device and method | |
JP2022108359A (en) | Visual inspection device | |
JP2007225481A (en) | Ball bump wafer inspection device | |
JP2023137316A (en) | Method for inspecting appearance of semiconductor chip and device for inspecting appearance of semiconductor chip | |
JP2021110551A (en) | Substrate edge inspection apparatus | |
JP2017181270A (en) | Inspection method and inspection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221130 |