JP2020042763A - 計算装置及びＰＣＩｅ基板 - Google Patents

Abstract

【課題】電子ユニットを冷却するための計算装置を提供する。【解決手段】ハウジング２１０、複数のファンモジュール２２０及びＰＣＩｅ基板２１８を含む計算装置（デスクトップＧＰＵシステム３００Ｂ）である。ハウジングは、前端２１１及び後端２１２を有する。複数のファンモジュールは、ハウジングの後端に設置される。ＰＣＩｅ基板は、ハウジングの前端に設置され、ハウジング内の第１の位置及び第１の位置から１８０度回転された第２の位置の配置に対応できるように配置され、画像処理ユニットファンを含む複数の画像処理ユニットを取り付けることに用いられる複数の画像処理ユニットスロット２２１、２２２を含む。【選択図】図３Ｂ

Description

本開示は、計算装置及びピーシーアイエクスプレス（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ；ＰＣＩｅ）基板に関し、特に計算装置内のそれぞれの電子ユニットから放熱させるシステム及び方法に関する。

サーバラックのような電子機器のラックには、複数の電子ユニットが含まれ得る。図１は、電子機器のラックに取り付けられる従来の画像処理ユニット（ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ；ＧＰＵ）システム１０の模式図である。ＧＰＵシステム１０は、前側１１と後側１２を有する。ＧＰＵシステム１０は、更に第１のＧＰＵモジュール１５及び第２のＧＰＵモジュール１６を有し、それぞれのＧＰＵモジュールは、ＧＰＵファン（図示せず）を有し、ＧＰＵシステム１０の中のピーシーアイエクスプレス（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ；ＰＣＩｅ）スロット（図示せず）に取り付けられるＰＣＩｅカードスロット１７により仕切られる。２つのネットワークカードは、ＰＣＩｅカードスロット１７に位置する。図１に示されるように、ＰＣＩｅカードスロット１７は、ネットワークカードであってよい。ＧＰＵシステム１０は、更にＰＣＩｅ基板１８及び分電盤（ｐｏｗｅｒ ｄｉｓｔｒｉｂｕｔｉｏｎ ｂｏａｒｄ；ＰＤＢ）１９を含む。第１のＧＰＵモジュール１５及び第２のＧＰＵモジュール１６は、ＧＰＵシステム１０の前側１１に設置される。ＧＰＵシステム１０は、更に第１のＧＰＵモジュール１５及び第２のＧＰＵモジュール１６に対向する位置、即ちＧＰＵシステム１０の後側１２に設置されるファンモジュール２０を含む。

ＧＰＵシステム１０において、ファンモジュール２０は、ＰＣＩｅカードスロット１７を通過する気流３０を提供する。しかしながら、デスクトップＧＰＵ（第１のＧＰＵモジュール１５及び第２のＧＰＵモジュール１６）は、付属ファンを１つ含む。付属ファンは、気流２５を生成する。気流２５は、システムファンの気流３０と衝突する。ＧＰＵシステム１０の気流２５とシステム気流３０が直接に衝突するため、ファンモジュール２０の冷却性能に悪影響を与える。

衝突気流の解決手段は、ＧＰＵファンを使わないこと、ＧＰＵシステム１０を逆向で取り付けること、又はＧＰＵシステム１０から離間されるＰＣＩｅ基板を開発することを含むが、これらに限定されない。しかしながら、提出されたこれらの解決手段では、ＧＰＵシステム１０内の多くの部品に対する肝心なデザインし直しが必要である。ＧＰＵシステム１０のメンテナンスにおいてさらなる複雑性を導入することは、ＧＰＵシステム１０の部品の完整性を損なう可能性がある。そのため、電子機器のラックに、ＧＰＵシステムにおいて部品をデザインし直すこと又はＧＰＵシステムを操作やメンテナンスする際の複雑性を増やすことがなく、且つ高い発熱量の除去に寄与する冷却システムを提供する必要がある。

それぞれの電子ユニットには、操作の過程において電子機器のラックから除去しなければならない熱量が発生する。除去できない場合、電子ユニットや電子機器のラック内の他の部品の劣化の加速及び／又は予期より早い機能喪失を招く。しかしながら、例えば図１に示される計算装置の従来技術のように、一部のタイプの計算装置では、熱の除去が簡単に行えない可能性がある。

これを鑑みて、本開示の１つの実施形態は、電子ユニットを冷却するための計算装置を提供する。計算装置は、ハウジング、複数のファンモジュール及びＰＣＩｅ基板を含む。ハウジングは、第１の端及び第２の端を有する。複数のファンモジュールは、ハウジングの第１の端に設置される。ＰＣＩｅ基板は、ハウジングの前側に設置され、ハウジング内の第１の位置及び第２の位置の配置（ｐｌａｃｅｍｅｎｔ）に対応できるように配置される。ＰＣＩｅ基板の第２の位置は、第１の位置から１８０度回転された位置である。ＰＣＩｅ基板は、画像処理ユニットファンを含む複数の画像処理ユニットを取り付けることに用いられる複数の画像処理ユニットスロットを含む。

本開示の一部の実施形態において、計算装置は、ファンモジュール及びＰＣＩｅ基板の間に収納される分電盤（ｐｏｗｅｒ ｄｉｓｔｒｉｂｕｔｉｏｎ ｂｏａｒｄ；ＰＤＢ）を含んでよい。計算装置は、分電盤と画像処理ユニットファン、第１の画像処理ユニット、第２の画像処理ユニット及び少なくとも１つのＰＣＩｅスロットを接続する電源コードコネクターを含んでよい。本開示の一部の実施形態において、電源コードコネクターは、ＰＣＩｅ基板の中心線に向かって、又はＰＣＩｅ基板の外縁に沿って配線されてよい。

本開示の一部の実施形態において、ＰＣＩｅ基板は、第１の位置と第２の位置との間に１８０度回転するように配置されてよい。本開示の一部の実施形態において、２つのＰＣＩｅスロットは、ＭＵＸスイッチ、切り替え式容量抵抗回路及び／又はＳｌｉｍＳＡＳコネクターを介してＰＣＩｅスイッチに接続されてよい。本開示の一部の実施形態において、ＰＣＩｅ基板の第１の位置は、サーバ画像処理ユニット配置である。サーバ画像処理ユニット配置において、ＰＣＩｅスイッチは、第１の画像処理ユニット及び第２の画像処理ユニットとファンモジュールとの間に設置される。

本開示の一部の実施形態において、ＰＣＩｅ基板の第２の位置は、デスクトップ画像処理ユニット配置である。デスクトップ画像処理ユニット配置において、ＰＣＩｅスイッチは、前側に設置されてよい。計算装置は、ＰＣＩｅスロットをＰＣＩｅスイッチに接続するＰＣＩｅ信号線を更に含んでよい。ＰＣＩｅ信号線の、ＰＣＩｅ基板の第２位置での長さは、信号の整合を向上させるために、ＰＣＩｅ基板の第１位置での長さより短くされてよい。ＰＣＩｅ基板は、ＰＣＩｅ基板上に対称的に位置決められて第１の位置と第２の位置との間のシフトを実現するネジ取り付け穴を含んでよい。

本開示の一部の実施形態において、ＰＣＩｅ基板は、ハウジングの前側に設置される。ＰＣＩｅ基板は、ハウジング内の第１の位置及び第２の位置の配置に対応できるように配置される。ＰＣＩｅ基板の第２の位置は、第１の位置から１８０度回転された位置である。ＰＣＩｅ基板は、画像処理ユニットを取り付けることに用いられる画像処理ユニットスロットを含む。それぞれの画像処理ユニットは、１つのファンモジュールを含む。

本開示の他の付加される特徴とメリットについて、以下の明細書で記述され、且つ明細書で明らかにされるものであり、又は本開示に開示される原理から学べるものである。添付される特許請求の範囲に特別に指示される装置とその組み合わせにより、当業者は上記の特徴又は本開示の実施形態に基づいて得られ、又は本開示の原理の実施形態に基づいて学べる。

本開示の一部の実施形態は、ＧＰＵシステムに係り、選択的に第１の位置又は第２の位置の配置（ｐｌａｃｅｍｅｎｔ）に位置決められるように配置されるピーシーアイエクスプレス（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ；ＰＣＩｅ）基板を含む。このタイプのＰＣＩｅ基板は、ＧＰＵモジュールの取り付けを可能にする。これにより、複数のＧＰＵモジュールのＧＰＵファンのいずれも、ＧＰＵシステムが取り付けられる電子機器のラックに必要な方向と同じ方向の気流を提供するように設置される。

上記開示された内容及びそのメリットと特徴を得られる態様を記述するために、添付図面に示される特定な実例を参照することで上述原理のより具体的な記述を表現する。これらの図面は本開示の実例を示すが、本開示を限定するものではない。以下、詳しい説明及び添付図面により本開示の原理を記述及び解釈する。
従来の画像処理ユニット（ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ：ＧＰＵ）システムの模式図である。 本開示の一つ又は複数の実施形態のサーバＧＰＵシステムの上面図である。 本開示の一つ又は複数の実施形態のデスクトップＧＰＵシステムの上面図である。 本開示の一つ又は複数の実施形態のサーバＧＰＵシステムの上面図である。 本開示の一つ又は複数の実施形態のデスクトップＧＰＵシステムの上面図である。 本開示の一つ又は複数の実施形態に係るＧＰＵシステムのピーシーアイエクスプレス（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ：ＰＣＩｅ）基板のトポロジー（ｔｏｐｏｌｏｇｙ）を示す。 本開示の一つ又は複数の実施形態に係るＧＰＵシステムの第１の代替のＰＣＩｅのトポロジーを示す。 本開示の一つ又は複数の実施形態に係るＧＰＵシステムの第２の代替のＰＣＩｅのトポロジーを示す。 本開示の一つ又は複数の実施形態に係るＧＰＵシステムの第３の代替のＰＣＩｅのトポロジーを示す。 本開示の一つ又は複数の実施形態のＰＣＩｅ基板の上面図である。 本開示の一つ又は複数の実施形態のサーバＧＰＵシステムの上面図である。 本開示の一つ又は複数の実施形態のデスクトップＧＰＵシステムの上面図である。

以下、実施形態を挙げて、添付図面に合わせて詳しく説明する。添付図面において同じ符号を使って類似又は同一なユニットを示す。図面は本来の比例に沿って製図されておらず、且つ本開示の説明に用いられるに過ぎない。以下、説明用の実施形態を参照して本開示の幾つかの方面を記述する。数々の具体的な細部、関係及び方法の提供は本開示を完全に理解するためのものであることを留意すべきである。しかしながら、当業者ならば、１つ又は複数の具体的な細部を欠き、もしくは他の方法を利用していても本開示を実現できることを理解すべきである。一部の場合において、本開示から焦点を外さないために、本開示には既に公知にされた結構や操作が詳しく示されない。本開示では、示される動作やイベントの順番が限定されない。これは、一部の動作が異なる順番及び／又は他の動作やイベントと同時に発生できるからである。なお、示される全ての動作やイベントが本開示を実現する方法において必須であると限らない。

上記の内容を鑑みて、本開示の一部の実施形態について、以下、図２Ａ、図２Ｂ、図３Ａ、図３Ｂでより詳しく説明する。図２Ａは本開示の一つ又は複数の実施形態のサーバＧＰＵシステム２００Ａの上面図である。サーバＧＰＵシステム２００Ａは、第１の端２１２及び第２の端２１１を有するハウジング２１０を有してよい。サーバＧＰＵシステム２００Ａは、前側２１１と後側２１２を有してよい。サーバＧＰＵシステム２００Ａは、第１のＧＰＵモジュール２１５と第２のＧＰＵモジュール２１６を有してよい。サーバＧＰＵシステム２００Ａでは、第１のＧＰＵモジュール２１５と第２のＧＰＵモジュール２１６がＰＣＩｅスロット２１７により仕切られるように示される。サーバＧＰＵシステム２００Ａは、第１のＧＰＵモジュール２１５と第２のＧＰＵモジュール２１６に対向するように設置されるファンモジュール２２０も含んでよい。ファンモジュール２２０は、ハウジング２１０の第１の端に設置される。サーバＧＰＵシステム２００Ａは、ＰＣＩｅ基板２１８と分電盤（ｐｏｗｅｒ ｄｉｓｔｒｉｂｕｔｉｏｎ ｂｏａｒｄ：ＰＤＢ）２１９も有してよい。

上記のように、ＰＣＩｅ基板２１８は、第１の位置と第２の位置に取り付けられてよい。第１の位置は、図２Ａに示される。複数の位置に対応できるために、ＰＣＩｅ基板２１８とＰＤＢ２１９は基板対基板（ｂｏａｒｄ−ｔｏ−ｂｏａｒｄ）の方法ではなく、電源コードの方法で接続される。そのため、図２Ａに示されるように、サーバＧＰＵシステム２００Ａは、ＰＤＢ２１９とファンモジュール２２０、第１のＧＰＵモジュール２１５、第２のＧＰＵモジュール２１６及びＰＣＩｅスロット２１７を接続する電源コードコネクター３１を含む。第１のＧＰＵモジュール２１５と第２のＧＰＵモジュール２１６のそれぞれのＧＰＵモジュールは、直接にＰＣＩｅ基板２１８に取り付けられてよい。ＰＣＩｅスロット２１７も、挿入されるネットワークカードと他のサーバ装置（図示せず）との間の接続を容易にするために、ＰＣＩｅ基板２１８に接続されてよい。ＰＣＩｅスロット２１７は、第１のＧＰＵモジュール２１５と第２のＧＰＵモジュール２１６を仕切ってよく、且つＰＣＩｅスイッチ２２４に接続される。一部の実施形態において、ＰＣＩｅ基板２１８は、第１のＧＰＵモジュール２１５内に位置するＧＰＵスロット２２１と、第２のＧＰＵモジュール２１６内に位置するＧＰＵスロット２２２と、を複数含んでよい。

図２Ｂは本開示の一つ又は複数の実施形態のデスクトップＧＰＵシステム２００Ｂの上面図である。図２Ｂにおける図２Ａと同じ符号を有する部品に対して、特に以下で記述する場合以外、図２Ａの部品記述を参照する。デスクトップＧＰＵシステム２００Ｂにおいて、ＰＣＩｅ基板２１８は、図２ＡにおけるＰＣＩｅ基板２１８の位置から１８０度回転された第２の位置に設置される。そのため、ＰＣＩｅ基板２１８が第１の位置又は第２の位置で使用されることに対応するために、ＰＣＩｅ基板２１８は、プリント基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ：ＰＣＢ）（図示せず）を含むように設計される。一部の実施形態において、第１のＧＰＵモジュール２１５は、ＧＰＵファン２２６を含み、第２のＧＰＵモジュール２１６は、ＧＰＵファン２２８を含む。ＰＣＩｅ基板２１８に含まれるＧＰＵスロット２２１、２２２は、上記ＧＰＵファン２２６、２２８を含む複数の画像処理ユニットを取り付けることに用いられる。

サーバＧＰＵシステム２００Ａは、従来のＧＰＵシステム１０の初期ＧＰＵ位置を維持する。つまり、第１のＧＰＵモジュール２１５と第２のＧＰＵモジュール２１６は、前側２１１で使用してもよい。これに対して、ＰＣＩｅ基板２１８を回転すると、ＰＤＢ２１９の近傍にある第１のＧＰＵモジュール２１５と第２のＧＰＵモジュール２１６のためのスロットを改めて位置決めする。

一部の実施形態において、基板対基板コネクターは、Ｐ１２Ｖ電源コネクター及び側波帯信号コネクターを含む。他の実施形態において、ＰＤＢ２１９及びＰＣＩｅ基板２１８は、設計の柔軟性を許容するためにケイブル（ｃａｂｌｅ ｍｅｔｈｏｄｏｌｏｇｙ）で接続されてよい。

サーバＧＰＵシステム２００ＡとデスクトップＧＰＵシステム２００Ｂは、ＰＣＩｅ基板２１８の中心の電源コードコネクター３１をＰＤＢ２１９の中心まで配線させてよい。電源コードコネクター３１をＰＣＩｅ基板２１８の中心まで配線させることによって、電源コードコネクター３１の修理がより容易になる。また、ＰＣＩｅ基板２１８の中心に電源コードコネクター３１を配線することは、複数のファンモジュール２０の性能を向上させるが、他のＰＣＩｅ信号線３２と重なってよい。ケーブルがＰＣＩｅ基板２１８の中心に配線されていない場合、空気の流れを邪魔する可能性がある。

一部の他の配置は、電源コードコネクター３１がＰＣＩｅ基板２１８の縁に沿ってＰＤＢ２１９の縁まで配線させることを含んでよい。これらの実施形態は、以下で図３Ａと図３Ｂを参照して詳しく記載する。

図３Ａは本開示の一つ又は複数の実施形態のサーバＧＰＵシステム３００Ａの上面図である。代替の配線以外、サーバＧＰＵシステム３００ＡとサーバＧＰＵシステム２００Ａは同一である。図３Ｂは本開示の一つ又は複数の実施形態のデスクトップＧＰＵシステム３００Ｂの上面図である。代替の配線以外、デスクトップＧＰＵシステム３００ＢとデスクトップＧＰＵシステム２００Ｂは同一である。図３Ａ及び図３Ｂにおける図２Ａと同じ符号を有する部品に対して、特に以下で記述する場合以外、図２Ａの部品記述を参照する。サーバＧＰＵシステム３００ＡとデスクトップＧＰＵシステム３００Ｂは、ＰＣＩｅ基板２１８の縁に沿って電源コードコネクター３１をＰＤＢ２１９の縁までルーティングさせる。ＰＣＩｅ基板２１８の縁に沿って電源コードコネクター３１をＰＤＢ２１９の縁まで配線させることによって、電源コードコネクター３１をＰＣＩｅ信号線３２から離すことができる。しかしながら、電源コードコネクター３１のＰＣＩｅ基板２１８の縁に沿ったＰＤＢ２１９の縁までの配線は、ファンモジュール２２０に悪影響を与える可能性がある。また、電源コードコネクター３１をＰＣＩｅ基板２１８の縁に沿ってＰＤＢ２１９の縁まで配線させた場合、ケーブルを修理する際にケーブルの脱着に利用できる空間が小さいため、ケーブルの修理が困難になる可能性がある。ＰＣＩｅ基板２１８の縁に沿って電源コードコネクター３１を配線させることによってより大きい空間を提供できるため、より多くの部品をＰＣＩｅ基板２１８の中心の内に置くことができる。

サーバＧＰＵシステム３００ＡとデスクトップＧＰＵシステム３００Ｂにおいて、ＰＣＩｅスロット２１７が前側２１１（Ｉ／Ｏ側）に置かれる。しかしながら、ＰＣＩｅスイッチ（図示せず）は、ＰＣＩｅスロット２１７に接続される下流ポートを１つのみ有する。ＰＣＩｅスイッチは限られるＰＣＩｅ通路を有するため、ＰＣＩｅを回転することでＰＣＩｅ通路とＰＣＩｅスイッチ及びＰＣＩｅスロットとの接続を避けられる。上記の問題を解決するために、本開示の一部の実施形態では変換器を使って異なるＰＣＩｅスロット２１７の間で切り替える。具体的に言えば、ＭＵＸ交換器を使って異なるＰＣＩｅスロット２１７に切り替える。この実施形態は図５を参照して以下で詳しく記載する。一部の代替の実施形態において、切り替え式容量抵抗回路がＰＣＩｅスロット２１７に接続されてよい。この実施形態は図６を参照して以下で詳しく記載する。一部の代替の実施形態において、ＰＣＩｅスイッチとＰＣＩｅスロット２１７の箇所に一連のＳｌｉｍＳＡＳコネクターを使ってよい。この実施形態は図７を参照して以下で詳しく記載する。ここで記載されるそれぞれの実施形態では、ＰＣＩｅスロット２１７の空間位置が前側２１１に維持される。

図４は本開示の一つ又は複数の実施形態に係るＧＰＵシステムのＰＣＩｅのトポロジー（ｔｏｐｏｌｏｇｙ）４００を示す。ＰＣＩｅのトポロジー４００は、一連のＰＣＩｅスイッチ４１８、４１９、４２０、４２１に接続されるＰＣＩｅスロット４１７を含む。ＰＣＩｅスロット４１７は、左ＰＣＩｅスロット４１７Ａと右ＰＣＩｅスロット４１７Ｂを含んでよい。左ＰＣＩｅスロット４１７Ａは、ＰＣＩｅ内部ケーブル４０１を介してＰＣＩｅスイッチ４１８に接続されてよい。左ＰＣＩｅスロット４１７Ａは、ＰＣＩｅ内部ケーブル４０３を介してＰＣＩｅスイッチ４２０に接続されてもよい。右ＰＣＩｅスロット４１７Ｂは、ＰＣＩｅ内部ケーブル４０２を介してＰＣＩｅスイッチ４１９に接続されてよい。右ＰＣＩｅスロット４１７Ｂは、ＰＣＩｅ内部ケーブル４０４を介してＰＣＩｅスイッチ４２１に接続されてもよい。

一連のＰＣＩｅスイッチ４１８、４１９、４２０、４２１は、ＰＣＩｅスロット４１７を第１グループのＩ／Ｏポート４３０及び第２グループのＩ／Ｏポート４３１と通信できるようにする。第１グループのＩ／Ｏポート４３０は、ＰＣＩｅスイッチ４１８、４１９に接続される。第２グループのＩ／Ｏポート４３１は、ＰＣＩｅスイッチ４２０、４２１に接続される。ＰＣＩｅスイッチ４１８、４１９、４２０、４２１は、ＰＣＩｅスロット４１７と第１グループのＩ／Ｏポート４３０及び第２グループのＩ／Ｏポート４３１との間の電気的接続を促進する。第１グループのＩ／Ｏポート４３０と第２グループのＩ／Ｏポート４３１は、小型の実体カード（ＮＩＣ）と大型の実体カード（ＧＰＵ）に用いられるプログラム可能な論理ゲートアレイ（ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ：ＦＰＧＡ）ポートを含んでよい。ＰＣＩｅスロット４１７が上流の方式で直接に一連のＰＣＩｅスイッチ４１８、４１９、４２０、４２１に接続されるため、ＰＣＩｅスロット４１７をＧＰＵシステムのＩ／Ｏ側に置くことができない。図５から図７は本開示の異なる実施形態の代替のトポロジーを詳しく記述する。

図５は本開示の一つ又は複数の実施形態に係るＧＰＵシステムの第１の代替のＰＣＩｅのトポロジー５００を示す。ＰＣＩｅのトポロジー５００は、第１のＰＣＩｅスロット５１７Ａと第２のＰＣＩｅスロット５１７Ｂを含む。第１のＰＣＩｅスロット５１７Ａと第２のＰＣＩｅスロット５１７Ｂの両方とも、マルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒｓ：ＭＵＸ）を実施する一連のＰＣＩｅスイッチ５１８、５２０に接続される。第１のＰＣＩｅスロット５１７Ａと第２のＰＣＩｅスロット５１７Ｂは、第１のＭＵＸ５４０を介してＰＣＩｅスイッチ５１８に接続されてよい。具体的に言えば、第１のＰＣＩｅスロット５１７Ａは、ボード５０１上のＰＣＩｅ跡線を介して第１のＭＵＸ５４０に接続されてよい。同様に、第２のＰＣＩｅスロット５１７Ｂは、ボード５０３上のＰＣＩｅ跡線を介して第１のＭＵＸ５４０に接続されてよい。第１のＭＵＸ５４０は、ボード５０５上のＰＣＩｅ跡線を介して第１のＰＣＩｅスロット５１７Ａ及び第２のＰＣＩｅスロット５１７ＢをＰＣＩｅスイッチ５１８に接続してよい。

同樣に、第１のＰＣＩｅスロット５１７Ａ及び第２のＰＣＩｅスロット５１７Ｂは、第２のＭＵＸ５４１を介してＰＣＩｅスイッチ５２０に接続されてよい。具体的に言えば、第１のＰＣＩｅスロット５１７Ａは、ボード５０２上のＰＣＩｅ跡線を介して第２のＭＵＸ５４１に接続されてよい。同様に、第２のＰＣＩｅスロット５１７Ｂは、ボード５０４上のＰＣＩｅ跡線を介して第２のＭＵＸ５４１に接続されてよい。第２のＭＵＸ５４１は、ＰＣＩｅ跡線を介して第１のＰＣＩｅスロット５１７Ａ及び第２のＰＣＩｅスロット５１７ＢのいずれもＰＣＩｅスイッチ５２０に接続してよい。マルチプレクサの１つの出力をデマルチプレクサ（ｄｅｍｕｌｔｉｐｌｅｘｅｒ）の１つの入力（いずれも図示せず）に接続されることによって、ＰＣＩｅのトポロジー５００は、単一の通路により第１のＰＣＩｅスロット５１７Ａと第２のＰＣＩｅスロット５１７Ｂとの間からＰＣＩｅスイッチ５１８、５２０のそれぞれまでの接続を節約する。

図６は本開示の一つ又は複数の実施形態に係るＧＰＵシステムの第２の代替のＰＣＩｅのトポロジー６００を示す。ＰＣＩｅのトポロジー６００は、複数の切り替え式容量抵抗回路を実施する。切り替え式容量抵抗回路は、離散時間信号処理に用いられる電子回路ユニットである。切り替え式容量抵抗回路の機能は、スイッチを開閉することで容量に対して電荷の取り込み及び取り出しを行う。本実施形態において、スイッチの制御は重ならない信号を使用するため、全てのスイッチが同時に閉じることはない。

ＰＣＩｅのトポロジー６００は、第１のＰＣＩｅスロット６１７Ａと第２のＰＣＩｅスロット６１７Ｂを含む。第１のＰＣＩｅスロット６１７Ａと第２のＰＣＩｅスロット６１７Ｂの両方とも、切り替え式容量抵抗回路を実施する一連のＰＣＩｅスイッチ６１８、６２０に接続される。第１のＰＣＩｅスロット６１７Ａと第２のＰＣＩｅスロット６１７Ｂは、第１の切り替え式容量抵抗回路６４０を介してＰＣＩｅスイッチ６１８に接続されてよい。具体的に言えば、第１のＰＣＩｅスロット６１７Ａは、ボード６０１上のＰＣＩｅ跡線を介して第１の切り替え式容量抵抗回路６４０に接続されてよい。同様に、第２のＰＣＩｅスロット６１７Ｂは、ボード６０３上のＰＣＩｅ跡線を介して第１の切り替え式容量抵抗回路６４０に接続されてよい。第１の切り替え式容量抵抗回路６４０は、ボード６０５上のＰＣＩｅ跡線を介して第１のＰＣＩｅスロット６１７Ａ及び第２のＰＣＩｅスロット６１７ＢをＰＣＩｅスイッチ６１８に接続してよい。第１の切り替え式容量抵抗回路６４０は、重なって第１の切り替え式容量抵抗回路６４０の入力及び出力を交互に行う第１の容量Ｃ_１と第２の容量Ｃ_２により構成されてよい。

同様に、第１のＰＣＩｅスロット６１７Ａと第２のＰＣＩｅスロット６１７Ｂは、第２の切り替え式容量抵抗回路６４１を介してＰＣＩｅスイッチ６２０に接続されてよい。具体的に言えば、第１のＰＣＩｅスロット６１７Ａは、ボード６０２上のＰＣＩｅ跡線を介して第２の切り替え式容量抵抗回路６４１に接続されてよい。同様に、第２のＰＣＩｅスロット６１７Ｂは、ボード６０４上のＰＣＩｅ跡線を介して第２の切り替え式容量抵抗回路６４１に接続されてよい。第２の切り替え式容量抵抗回路６４１は、ボード６０６上のＰＣＩｅ跡線を介して第１のＰＣＩｅスロット６１７Ａ及び第２のＰＣＩｅスロット６１７ＢをＰＣＩｅスイッチ６２０に接続してよい。第２の切り替え式容量抵抗回路６４１は、重なって第２の切り替え式容量抵抗回路６４１の入力及び出力を交互に行う第１の容量Ｃ_１と第２の容量Ｃ_２により構成されてよい。

図７は本開示の一つ又は複数の実施形態に係るＧＰＵシステムの第３の代替のＰＣＩｅのトポロジー７００を示す。ＰＣＩｅのトポロジー７００は、複数の高速コネクターを実現する。一部の実施形態において、高速コネクターはＳｌｉｍＳＡＳコネクターであってよい。高速コネクターにより、デザイナーが高いポート密度、配置可能性及び利用性を実現できるようになる。彼らの設計は、機械耐久性と共振減衰機能を提供する。ＳｌｉｍＳＡＳコネクターは、大キャパシティケーブルの外観サイズ制限のような様々な内部接続問題を解決するように配置されるＳｌｉｍＳＡＳケーブルを介して接続されてよい。

ＰＣＩｅのトポロジー７００は、第１のＰＣＩｅスロット７１７Ａと第２のＰＣＩｅスロット７１７Ｂを含む。第１のＰＣＩｅスロット７１７Ａと第２のＰＣＩｅスロット７１７Ｂの両方とも、例えばＳｌｉｍＳＡＳコネクターのような高速コネクターを実施する一連のＰＣＩｅスイッチ７１８、７２０に接続される。第１のＰＣＩｅスロット７１７Ａと第２のＰＣＩｅスロット７１７Ｂは、第１のスイッチ−ＳｌｉｍＳＡＳコネクター７４０を介してＰＣＩｅスイッチ７１８に接続されてよい。具体的に言えば、第１のＰＣＩｅスロット７１７Ａは、ボード７０１上のＰＣＩｅ跡線を介して第１のＳｌｉｍＳＡＳコネクター７３９に接続されてよい。第１のＳｌｉｍＳＡＳコネクター７３９と第１のスイッチ−ＳｌｉｍＳＡＳコネクター７４０は、高速ケーブル７０５を介して接続されてよい。一部の実施形態において、高速ケーブル７０５はＳｌｉｍＳＡＳケーブルであってよい。

同様に、第２のＰＣＩｅスロット７１７Ｂは、ボード７０３上のＰＣＩｅ跡線を介して第２のＳｌｉｍＳＡＳコネクター７３８に接続されてよい。第２のＳｌｉｍＳＡＳコネクター７３８と第１のスイッチ−ＳｌｉｍＳＡＳコネクター７４０は、高速ケーブル７０７を介して接続されてよい。一部の実施形態において、高速ケーブル７０７はＳｌｉｍＳＡＳケーブルであってよい。第１のスイッチ−ＳｌｉｍＳＡＳコネクター７４０は、ボード７０９上のＰＣＩｅ跡線を介してＰＣＩｅスイッチ７１８に接続されてよい。言い換えれば、第１のＰＣＩｅスロット７１７Ａと第２のＰＣＩｅスロット７１７Ｂの両方は、一連のＳｌｉｍＳＡＳコネクターを介してＰＣＩｅスイッチ７１８に接続されてよい。

第１のＰＣＩｅスロット７１７Ａと第２のＰＣＩｅスロット７１７Ｂは、第２のスイッチ−ＳｌｉｍＳＡＳコネクター７４１を介してＰＣＩｅスイッチ７２０に接続されてよい。具体的に言えば、第１のＰＣＩｅスロット７１７Ａは、ボード７０２上のＰＣＩｅ跡線を介して第３のＳｌｉｍＳＡＳコネクター７３７に接続されてよい。第３のＳｌｉｍＳＡＳコネクター７３７と第２のスイッチ−ＳｌｉｍＳＡＳコネクター７４１は、高速ケーブル７０６を介して接続されてよい。一部の実施形態において、高速ケーブル７０６はＳｌｉｍＳＡＳケーブルであってよい。

同様に、第２のＰＣＩｅスロット７１７Ｂは、ボード７０４上のＰＣＩｅ跡線を介して第４のＳｌｉｍＳＡＳコネクター７３６に接続されてよい。第４のＳｌｉｍＳＡＳコネクター７３６と第２のスイッチ−ＳｌｉｍＳＡＳコネクター７４１は、高速ケーブル７０８を介して接続されてよい。一部の実施形態において、高速ケーブル７０８はＳｌｉｍＳＡＳケーブルであってよい。第２のスイッチ−ＳｌｉｍＳＡＳコネクター７４１は、ボード７１０上のＰＣＩｅ跡線を介してＰＣＩｅスイッチ７２０に接続されてよい。言い換えれば、第１のＰＣＩｅスロット７１７Ａと第２のＰＣＩｅスロット７１７Ｂの両方は、一連のＳｌｉｍＳＡＳコネクターを介してＰＣＩｅスイッチ７２０に接続されてよい。一連のＳｌｉｍＳＡＳコネクター及び関連するＳｌｉｍＳＡＳケーブルは、第１のＰＣＩｅスロット７１７Ａと第２のＰＣＩｅスロット７１７Ｂ、及びＰＣＩｅスイッチ７１８と７２０との間の切り替えを実現できる。

図２Ａと図２Ｂに戻る。ＰＣＩｅ信号線３２の長さは、サーバＧＰＵシステム２００ＡとデスクトップＧＰＵシステム２００Ｂの実施形態において変化する。ＰＣＩｅ基板２１８を回転してデスクトップＧＰＵシステム２００Ｂを構築する場合、ＰＣＩｅ信号線３２の長さを短くして信号の完整性を向上させる。ＰＣＩｅのトポロジー７００の実施形態において、ＰＣＩｅ信号線３２は、ｍｉｎｉＳＡＳケーブルであってよい。ＰＣＩｅ基板２１８を回転してデスクトップＧＰＵシステム２００Ｂを構築するには、サーバＧＰＵシステム２００Ａの様々な機械的な実施形態が必要になる可能性がある。これは以下で図８、図９Ａ、図９Ｂを参照して詳しく記載する。

図８はデスクトップＧＰＵシステム３００ＢとサーバＧＰＵシステム３００Ａに実施されるＰＣＩｅ基板８１８の上面図である。ネジ取り付け穴Ｈは、対称的な配線を作成させるようにＰＣＩｅ基板８１８上の異なる位置に設置されてよい。ネジ取り付け穴Ｈは、ＰＣＩｅ基板８１８の回転と配置を補助できる。ネジ取り付け穴Ｈの他、フレーム部品もＰＣＩｅ基板８１８の１８０度回転に用いられてよい。この実施形態は、以下で図９Ａ、図９Ｂを参照して詳しく記載する。

図９Ａと図９Ｂはそれぞれ本開示の一つ又は複数の実施形態のサーバＧＰＵシステム９００ＡとデスクトップＧＰＵシステム９００Ｂの上面図である。サーバＧＰＵシステム９００Ａは、第１のＧＰＵフレーム９０１と第２のＧＰＵフレーム９０４を含む。それぞれのＧＰＵカードは、後側と前側の２つのフレームで固定されて安定する。例えば、ＧＰＵフレーム９０１、９０４は、ＧＰＵカードのＧＰＵシステム９００Ａ内の安全を確保することに用いられてよい。これに対して、デスクトップＧＰＵシステム９００Ｂは、第１のＧＰＵフレーム９０２と第２のＧＰＵフレーム９０３を含む。ＰＣＩｅ基板９１８を回転する過程において、複数の第１のＧＰＵモジュール９１５と第２のＧＰＵモジュール９１６がデスクトップＧＰＵシステム９００Ｂの後側９１２に向かって回転する。第１のＧＰＵフレーム９０２は、ＰＣＩｅ基板９１８とＰＣＩｅ基板９１８の上方に設置されるＰＤＢ（図示せず）との離間に用いられる。デスクトップＧＰＵモジュールは、デスクトップＧＰＵシステム９００Ｂのフレーム９０２とフレーム９０３によって固定される。この際、ＰＣＩｅ基板の位置が反対になる。ＧＰＵシステム９００Ｂの一部の実施形態において、ＧＰＵモジュールの支持に用いられなくてもＧＰＵシステム９００Ａのフレーム９０４が実施されてよい。

本開示の特定の実施形態を例示・記述したが、本開示の精神及び範囲に逸脱しない限り、当業者が様々な変更及び修正を行えるため、添付される特許請求の範囲の目的は、本開示の実質的な精神及び範囲内に入れる全ての変化及び改変を保護するためである。前記の記述及び図面で示される内容は説明的な意味であり、本開示を限定するためのものではない。従来技術の適切な観点に基づく場合、本開示の保護範囲は添付される特許請求の範囲によって定義されるものを基準とする。

ここで使用される単語は、特定の実施形態を記述するためのものであり、本開示を限定する意図がない。前後の文脈が明確に説明しない限り、ここで使用される単数形式の「一」、「１つ」及び「当該」は複数形式も含む。なお、本開示の明細書及び／又は特許請求の範囲に使用される「含む」、「有する」の単語及び他の改変形は、「含有する」という単語と類似した概念を指す。

別に定義しない限り、本開示で使用される全ての単語（技術及び科学的な単語を含む）は当業者が一般的に理解するものと同じ意味を有する。なお、例えば一般的な辞書で定義される単語は、関連分野の先後の文脈における意味と一致した意味に解釈されるべきであり、他に明確に定義しない限り、理想的な意味や厳密で正式な意味に解釈されるべきではない。

１０：ＧＰＵシステム
１１：前側
１２：後側
１５：第１のＧＰＵモジュール
１６：第２のＧＰＵモジュール
１７：ＰＣＩｅカードスロット
１８：ＰＣＩｅ基板
１９：分電盤
２０：ファンモジュール
２５、３０：気流
３１：電源コードコネクター
３２：ＰＣＩｅ信号線
２００Ａ：サーバＧＰＵシステム
２００Ｂ：デスクトップＧＰＵシステム
２１０：ハウジング
２１１：前側
２１２：後側
２１５：第１のＧＰＵモジュール
２１６：第２のＧＰＵモジュール
２１７：ＰＣＩｅカードスロット
２１８：ＰＣＩｅ基板
２１９：分電盤（ＰＤＢ）
２２０：ファンモジュール
２２１、２２２：ＧＰＵスロット
２２４：ＰＣＩｅスイッチ
２２６、２２８：ＧＰＵファン
３００Ａ：サーバＧＰＵシステム
３００Ｂ：デスクトップＧＰＵシステム
４００：ＰＣＩｅのトポロジー
４０１、４０２、４０３、４０４：内部ケーブル
４１７：ＰＣＩｅスロット
４１７Ａ：左ＰＣＩｅスロット
４１７Ｂ：右ＰＣＩｅスロット
４１８、４１９、４２０、４２１：ＰＣＩｅスイッチ
４３０：第１グループのＩ／Ｏポート
４３１：第２グループのＩ／Ｏポート
５００：ＰＣＩｅのトポロジー
５０１、５０２、５０３、５０４、５０５：ボード
５１７Ａ：第１のＰＣＩｅスロット
５１７Ｂ：第２のＰＣＩｅスロット
５１８、５２０：ＰＣＩｅスイッチ
５４０：第１のＭＵＸ
５４１：第２のＭＵＸ
６００：ＰＣＩｅのトポロジー
６０１、６０２、６０３、６０４、６０５、６０６：ボード
６１７Ａ：第１のＰＣＩｅスロット
６１７Ｂ：第２のＰＣＩｅスロット
６１８、６２０：ＰＣＩｅスイッチ
６４０：第１の切り替え式容量抵抗回路
６４１：第２の切り替え式容量抵抗回路
７００：ＰＣＩｅのトポロジー
７０１、７０２、７０３、７０４、７０９、７１０：ボード
７０５、７０６、７０７、７０８：高速ケーブル
７１７Ａ：第１のＰＣＩｅスロット
７１７Ｂ：第２のＰＣＩｅスロット
７１８、７２０：ＰＣＩｅスイッチ
７３６：第４のＳｌｉｍＳＡＳコネクター
７３７：第３のＳｌｉｍＳＡＳコネクター
７３８：第２のＳｌｉｍＳＡＳコネクター
７３９：第１のＳｌｉｍＳＡＳコネクター
７４０：第１のスイッチ−ＳｌｉｍＳＡＳコネクター
８１８：ＰＣＩｅ基板
９００Ａ：サーバＧＰＵシステム
９００Ｂ：デスクトップＧＰＵシステム
９０１、９０２、９０３、９０４：フレーム
９１２：後側
９１５：第１のＧＰＵモジュール
９１６：第２のＧＰＵモジュール
９１８：ＰＣＩｅ基板
Ｃ_１：第１の容量
Ｃ_２：第２の容量
Ｈ：ネジ取り付け穴

Claims (10)

1. 第１の端と第２の端を有するハウジングと、
   前記ハウジングの前記第１の端に設置される複数のファンモジュールと、
   前記ハウジングの前側に設置され、前記ハウジング内の第１の位置及び前記第１の位置から１８０度回転された第２の位置の配置に対応できるように配置され、画像処理ユニットファンを含む複数の画像処理ユニットを取り付けることに用いられる複数の画像処理ユニットスロットを含むＰＣＩｅ基板と、
   を含む計算装置。
2. 前記ファンモジュール及び前記ＰＣＩｅ基板の間に収納される分電盤を更に含む請求項１に記載の計算装置。
3. 前記ＰＣＩｅ基板は、
   前記複数の画像処理ユニットにおける複数の第１の画像処理ユニット及び複数の第２の画像処理ユニットを仕切り、少なくとも１つのＰＣＩｅスイッチに接続される少なくとも１つのＰＣＩｅスロットを更に含む、
   請求項２に記載の計算装置。
4. 前記分電盤と前記画像処理ユニットファン、前記第１の画像処理ユニット、前記第２の画像処理ユニット及び前記少なくとも１つのＰＣＩｅスロットを接続する複数の電源コードコネクターを更に含む請求項３に記載の計算装置。
5. 前記電源コードコネクターは、前記ＰＣＩｅ基板の１つの中心線に向かって、又は前記ＰＣＩｅ基板の外縁に沿って配線される請求項４に記載の計算装置。
6. 前記少なくとも１つのＰＣＩｅスロットを前記少なくとも１つのＰＣＩｅスイッチに接続する複数のＰＣＩｅ信号線を更に含む請求項３に記載の計算装置。
7. 前記ＰＣＩｅ信号線の、前記ＰＣＩｅ基板の前記第２位置での長さは、前記ＰＣＩｅ基板の前記第１位置での長さより短い、請求項６に記載の計算装置。
8. ハウジングの前側に設置され、前記ハウジング内の第１の位置及び前記第１の位置から１８０度回転された第２の位置の配置に対応できるように配置され、画像処理ユニットファンを含む複数の画像処理ユニットを取り付けることに用いられる複数の画像処理ユニットスロットを含むＰＣＩｅ基板。
9. 前記複数の画像処理ユニットにおける複数の第１の画像処理ユニット及び複数の第２の画像処理ユニットを仕切り、少なくとも１つのＰＣＩｅスイッチに接続される少なくとも１つのＰＣＩｅスロットを更に含む請求項８に記載のＰＣＩｅ基板。
10. 前記少なくとも１つのＰＣＩｅスロットを前記少なくとも１つのＰＣＩｅスイッチに接続する複数のＰＣＩｅ信号線を更に含む請求項９に記載の計算装置。

Images