JP2000267775A - 情報処理装置及びモジュール接続構造 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は情報処理装置及びモジュール接続構
造に関し、標準モジュールを接続する際の多重反射の発
生を抑制することを目的とする。 【解決手段】 複数個の主モジュールと、少なくとも１
個の制御モジュールと、全ての主モジュール及び制御モ
ジュールを、互いに略等しい配線長で電気的に接続する
接続部とを備えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理装置及びモ
ジュール接続構造に係り、特にＣＰＵ等のプロセッサを
搭載した複数のモジュールを備えた情報処理装置及び複
数のモジュールを接続するモジュール接続構造に関す
る。パーソナルコンピュータに代表される情報処理装置
では、ＣＰＵ等のプロセッサを搭載したモジュールを接
続することで、複数のプロセッサを接続している。この
ようなモジュール構造を用いることで、メモリの増設や
プロセッサシステムの変更等が容易に行える。

【０００２】しかし、複数のモジュールを接続する場
合、モジュール間のインピーダンスの不整合が起きやす
い。従って、モジュール間のインピーダンスの不整合に
よって信号波形に乱れが発生しないような対策を取るこ
とが、処理装置の高速動作を実現する上で必須の技術と
なる。これは、ＣＰＵバスの転送速度が６６ＭＨｚから
１００ＭＨｚへと高速化され、更には１３３ＭＨｚに高
速化されつつあると共に、メモリモジュールにおいても
転送速度が今後は２００ＭＨｚまで高速化が可能と考え
られているからである。

【０００３】

【従来の技術】図１は、従来のモジュール接続構造の一
例を示す図である。このモジュール接続構造は、バス２
により複数のモジュール１−１〜１−Ｎを接続するバス
構造を用いる。各モジュール１−１〜１−Ｎは、スタブ
（支線）３と呼ばれる分岐による多重反射が発生するた
め、転送される信号波形に大きな乱れが生じて転送速度
の高速化の実現を難しくしている。

【０００４】図２は、図１に示すモジュール接続構造の
要部を示す回路図である。図２では、説明の便宜上、Ｎ
＝５の場合を示し、モジュール１−１〜１−Ｎのスタブ
３は、夫々Ｔ０，Ｔ１０，Ｔ１１，Ｔ１２，Ｔ１３で示
す。尚、図２において、Ｒ２，Ｒ３，Ｒ１３〜Ｒ１７，
Ｒ２３〜Ｒ２７は抵抗、Ｃ５〜Ｃ８，Ｃ１１は容量、Ｖ
１４，Ｖ１５は電源電圧、Ｔ２，Ｔ７，Ｔ１９〜Ｔ２２
はバス２側の遅延を示す。例えば、抵抗Ｒ２，Ｒ３は５
０Ω、抵抗Ｒ１３〜Ｒ１７は０．０１Ω、抵抗Ｒ２３〜
Ｒ２７は１５０Ω、容量Ｃ５〜Ｃ８，Ｃ１１は５ｐＦ、
電源電圧Ｖ１４，Ｖ１５は１．５Ｖである。

【０００５】図３は、図２中、スタブＴ１０，Ｔ１１，
Ｔ１２，Ｔ１３の一端側のノードＮ１〜Ｎ４における信
号波形をシミュレーションで求めた結果を示す図であ
る。図３中、縦軸は電圧（Ｖ）、横軸は時間（ｎｓ）を
示し、信号波形Ｉ〜ＩＶは、夫々ノードＮ１〜Ｎ４にお
ける信号波形を示す。図３（ｂ）は、図３（ａ）の一部
を拡大した時間軸で示す。

【０００６】他方、図３に示すような多重反射を回避す
る方法として、スタブ長を可能なかぎり短くしたラムバ
ス（Ｒａｍｂｕｓ）方式が提案されている。図４は、ラ
ムバス方式を示す図である。図４中、図１と同一部分に
は同一符号を付し、その説明は省略する。又、スタブに
おける多重反射を回避する方法として、スタブ直列抵抗
終端（ＳＳＴＬ：Ｓｔｕｂ Ｓｅｒｉｅｓ Ｔｅｒｍｉ
ｎａｔｉｏｎ Ｌｏｇｉｃ）方式も提案されている。図
５は、ＳＳＴＬ方式を示す図である。図５中、図１と同
一部分には同一符号を付し、その説明は省略する。図５
において、Ｒｓは、直列抵抗を示す。

【０００７】

【発明が解決しようとする課題】上記の如きモジュール
は、通常はモジュールの製造業者から所定の標準に準拠
した標準品（標準モジュール）として提供される。この
ため、標準に適合しないラムバス方式を採用すること
は、既存のシステムとの互換性を考慮すると、多重反射
を回避する方法としては現実的ではない。

【０００８】他方、ＳＳＴＬ方式を採用すると、元々Ｓ
ＳＴＬを考慮して設計されていないモジュールの場合、
直列抵抗による電圧降下により、所望の電圧振幅が得ら
れない。又、モジュールの出力方式がバス接続に不向き
な場合もあり、このような場合には、従来のバス接続方
式では多重反射による信号波形の乱れが大きくなってし
まう。

【０００９】本発明は、上記の問題点に鑑み、標準モジ
ュールを接続する際の多重反射の発生を抑制することが
可能な情報処理装置及びモジュール接続構造を提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】上記の課題は、複数個の
主モジュールと、少なくとも１個の制御モジュールと、
全ての主モジュール及び制御モジュールを、互いに略等
しい配線長で電気的に接続する接続部とを備えた情報処
理装置によって達成できる。本発明によれば、複数のプ
ロセッサを並列に接続する場合でも、多重反射による動
作速度の低下を抑制することができる。

【００１１】前記接続部は、前記全ての主モジュール及
び制御モジュールを互いに略等しい配線長で接続すると
共に同種の信号を転送するための第１の配線と、少なく
とも１個の主モジュールと少なくとも１個の制御モジュ
ールとの間を接続すると共に異種の信号を転送するため
の第２の配線とを有する構成であっても良い。各主モジ
ュール内の配線長、特性インピーダンス及び負荷容量
と、各制御モジュール内の配線長、特性インピーダンス
及び負荷容量とは互いに略等しく設定されていても良
い。

【００１２】前記接続部内の配線の特性インピーダンス
は、各主モジュール及び各制御モジュール内の配線の特
性インピーダンスより高く設定されていても良い。前記
接続部は、全ての主モジュール及び制御モジュールを放
射状に接続する第１のコネクタからなる構成であっても
良い。この場合、比較的簡単な構成で、複数のモジュー
ルを接続することができる。

【００１３】情報処理装置は、前記第１のコネクタ及び
第２のコネクタが設けられたマザーボードを更に備え、
前記主モジュール及び前記制御モジュールは各々略四角
形のボードからなり、該第１及び第２のコネクタと接続
するように前記マザーボード上に配置される構成であっ
ても良い。前記第１のコネクタは、フレキシブルプリン
ト配線を有する構成であっても良い。

【００１４】前記略四角形のボードは、前記第１のコネ
クタと接続する第３のコネクタと、前記第２のコネクタ
と接続する第４のコネクタとを有する構成であっても良
い。情報処理装置は、前記マザーボードとは反対側に配
置された少なくとも１個のファンを更に備えた構成であ
っても良い。前記マザーボードは、前記ファンと略対向
する位置に設けられた穴を有しても良い。この場合、ボ
ード上の素子の冷却効率を向上することができる。

【００１５】前記ファンは、前記第１のコネクタにより
支持されていても良い。この場合、ファンを取付けるた
めの専用の部材が不要となり、情報処理装置の構造を簡
単化、且つ、小型化可能となる。前記ファンは、隣接す
る２個のモジュール間に設けられていても良い。上記の
課題は、複数個の主モジュールと少なくとも１個の制御
モジュールとを電気的に接続するモジュール接続構造で
あって、全ての主モジュール及び制御モジュールを互い
に略等しい配線長で接続すると共に同種の信号を転送す
るための第１の配線と、少なくとも１個の主モジュール
と少なくとも１個の制御モジュールとの間を接続すると
共に異種の信号を転送するための第２の配線とを備えた
モジュール接続構造によっても達成できる。

【００１６】本発明によれば、複数のプロセッサを並列
に接続する場合でも、多重反射による動作速度の低下を
抑制することができる。前記モジュール接続構造内の配
線の特性インピーダンスは、各主モジュール及び各制御
モジュール内の配線の特性インピーダンスより高く設定
されていても良い。

【００１７】モジュール接続構造は、全ての主モジュー
ル及び制御モジュールを放射状に接続する第１のコネク
タを更に備えた構成であっても良い。この場合、比較的
簡単な構成で、複数のモジュールを接続することができ
る。モジュール接続構造は、前記第１のコネクタ及び第
２のコネクタが設けられたマザーボードを更に備え、前
記主モジュール及び前記制御モジュールは各々略四角形
のボードからなり、該第１及び第２のコネクタと接続す
るように前記マザーボード上に配置される構成であって
も良い。

【００１８】前記第１のコネクタは、フレキシブルプリ
ント配線を有しても良い。前記第１のコネクタは、前記
マザーボードと対向する位置に設けられるファンを支持
する支持部を有する構成であっても良い。この場合、フ
ァンを取付けるための専用の部材が不要となり、モジュ
ールで構成する情報処理装置の構造を簡単化、且つ、小
型化可能となる。

【００１９】前記支持部は、前記ファンを隣接する２個
のモジュール間の位置で支持する構成であっても良い。
従って、本発明によれば、標準モジュールを接続する際
の多重反射の発生を抑制することが可能な情報処理装置
及びモジュール接続構造を提供することができる。

【００２０】

【発明の実施の形態】先ず、本発明の原理を説明する。
上記の如く、多重反射は、スタブでの反射がバスの主線
上を伝搬し、またスタブで反射することによって生じ
る。しかし、上記の如く、スタブ長の短縮は、既存の標
準モジュールを使用する場合には、非常に困難である。

【００２１】そこで、本発明は、スタブとスタブからバ
スの主線を含めた回路を全てのモジュールに対して同一
とすると、多重反射が発生しても、異なるタイミングで
は反射が重ならないため、信号波形の乱れが少なくなる
点に着目した。つまり、モジュールとモジュールからバ
スの主線までの回路が全てのモジュールに対して等しけ
れば、駆動側のモジュールから他のモジュールを見たと
きには、他のモジュールは電気的に完全に並列となっ
て、等価的に１個のモジュールとみなすことができる。

【００２２】図６は、本発明の原理を説明する図であ
り、１個の駆動側のモジュールと４個の他のモジュール
とが接続されている場合を示す。同図（ａ）中、駆動側
のモジュール１１と、４個の他のモジュールと１２−１
〜１２−４とは、バス主線１３を介して接続されてい
る。駆動側のモジュール１１は、ドライバ１１ａと例え
ば７０Ωの負荷抵抗１１ｂとを含む。他方、４個の他の
モジュール１２−１〜１２−４は、各々例えば７０Ωの
負荷抵抗１２ａと例えば５ｐＦの負荷容量１２ｂとを含
む。これらのモジュール１１，１２−１〜１２−４は、
例えば５ｃｍで抵抗が１００Ωの配線１４によりバス主
線１３に接続されている。つまり、これらのモジュール
１１，１２−１〜１２−４とバス主線１３とを接続する
配線１４の配線長は、全て略等しく設定されている。

【００２３】この場合、図６（ａ）に示すシステムは、
同図（ｂ）にシステムと等価と考えられる。つまり、４
個の他のモジュール１２−１〜１２−４は、等価的に例
えば１７．５Ωの負荷抵抗１２Ａと例えば２０ｐＦの負
荷容量１２Ｂとを含む単一のモジュール１２とみなすこ
とができる。又、各モジュール１２−１〜１２−４から
バス主線１３へは、例えば５ｃｍで抵抗が２５Ωの配線
１５により接続されているとみなすことができ、モジュ
ール１１からバス主線１３へは、例えば５ｃｍで抵抗が
１００Ωの配線１４により接続されているとみなすこと
ができる。

【００２４】このように、図６（ａ）に示すシステムと
等価と考えられる同図（ｂ）に示すシステムでは、駆動
側のモジュール１１と他のモジュール１２との間の信号
伝送は、１対１の配線を介して行われることになり、バ
スを介した信号伝送に比べて、多重反射の考慮が簡単に
なる。つまり、多重反射を低く抑さえるには、モジュー
ル１１，１２とバス主線１３との間の配線１４，１５の
配線長をゼロに近づければ、伝送パスにおけるインピー
ダンスの不整合が少なくなり効果的であることがわか
る。

【００２５】

【実施例】以下、本発明の実施例を図７以降と共に説明
する。図７は、本発明になる情報処理装置の第１実施例
の要部を示す図である。本実施例では、本発明がマルチ
プロセッサ（ＣＰＵ）システムに適用されている。本実
施例では、説明の便宜上、１個の制御モジュール２１と
４個の主モジュール２２−１〜２２−４とが接続されて
いる場合を説明する。図７中、制御モジュール２１と、
４個の主モジュールと２２−１〜２２−４とは、バス主
線２３を介して接続されている。制御モジュール２１
は、周知の構成のＣＰＵからなり、ドライバ／レシーバ
部２１ａと負荷抵抗（スタブ）２１ｂとを含む。ドライ
バ／レシーバ部２１ａと負荷抵抗２１ｂとを接続するノ
ードは、プルアップ抵抗Ｒ２３を介して電源電圧Ｖ１４
に接続されている。

【００２６】他方、４個の主モジュール２２−１〜２２
−４は、各々周知の構成のＣＰＵからなり、ドライバ／
レシーバ部２２ａと負荷抵抗（スタブ）２２ｂとを含
む。図７では、便宜上、主モジュール２２−１の要部の
みを示す。ドライバ／レシーバ部２２ａと負荷抵抗２２
ｂとを接続するノードは、プルアップ抵抗Ｒ２４〜Ｒ２
７（Ｒ２４のみ図示）のうち対応する抵抗を介して電源
電圧Ｖ１４に接続されている。

【００２７】これらのモジュール２１，２２−１〜２２
−４は、配線２４によりバス主線２３に接続されてい
る。つまり、これらのモジュール２１，２２−１〜２２
−４とバス主線２３とを接続する配線２４の配線長は、
全て略等しく設定されている。又、バス主線２３は、プ
ルアップ抵抗Ｒ３４を介して電源電圧Ｖ１５に接続され
ている。

【００２８】図８は、図７に示すシステムの回路図であ
る。図８では、モジュール２１，２２−１〜２２−４の
負荷抵抗２１ｂ，２２ｂは、夫々Ｔ９，Ｔ１０，Ｔ１
１，Ｔ１２，Ｔ１３で示す。又、図８において、Ｒ２３
〜Ｒ２７，Ｒ３４，Ｒ３７〜Ｒ４１は抵抗、Ｃ５〜Ｃ
８，Ｃ１３，Ｃ１４は容量、Ｖ１４，Ｖ１５は電源電
圧、Ｔ３，Ｔ２４〜Ｔ２７は配線２４の遅延を示す。例
えば、抵抗Ｒ２３〜Ｒ２７，Ｒ３４は１５０Ω、抵抗Ｒ
３７〜Ｒ４１は０．１Ω、容量Ｃ５〜Ｃ８，Ｃ１３，Ｃ
１４は５ｐＦ、電源電圧Ｖ１４，Ｖ１５は１．５Ｖであ
る。

【００２９】このように、本実施例では、各主モジュー
ル２２−１〜２２−４内の配線長、特性インピーダンス
及び負荷容量と、各制御モジュール２１内の配線長、特
性インピーダンス及び負荷容量とが、互いに等しく設定
されている。図９は、図８中、抵抗Ｔ１０〜Ｔ１３の一
端側のノードＮ１１〜Ｎ１４における信号波形をシミュ
レーションで求めた結果を示す図であり、４つの信号波
形が重なって１つの信号波形であるかの如く見える。図
９中、縦軸は電圧（Ｖ）、横軸は時間（ｎｓ）を示す。
図９からもわかるように、本実施例では、モジュール２
１，２２−１〜２２−４とバス主線２３とを接続する配
線２４の配線長が全て略等しく設定されているので、モ
ジュール２１，２２−１〜２２−４と主線２３との間の
配線２４の配線長をゼロに近づければ、伝送パスにおけ
るインピーダンスの不整合が少なくなり、多重反射を低
く抑さえることができる。

【００３０】次に、本発明になるモジュール接続構造の
第１実施例を、図１０〜図１２と共に説明する。モジュ
ール接続構造の第１実施例は、上記情報処理装置の第１
実施例に適用可能である。図１０は、モジュール接続構
造の第１実施例を示す斜視図であり、図１１は、モジュ
ール接続構造の第１実施例を示す平面図である。本実施
例では、説明の便宜上、３個のモジュールが接続される
ものとする。図１０中、モジュール２１は、略四角形の
ボード２１Ａとボード２１Ａ上に搭載されたＣＰＵ２１
ｃとからなり、ＣＰＵ２１ｃは図７に示す入出力バッフ
ァ２１ａ及び負荷抵抗２１ｂを含む。同様に、モジュー
ル２１−１，２１−２の各々は、略四角形のボード２２
Ａとボード２２Ａ上に搭載されたＣＰＵ２２ｃとからな
り、ＣＰＵ２２ｃは図７に示す入出力バッファ２２ａ及
び負荷抵抗２２ｂを含む。

【００３１】モジュール接続構造３１は、基本的には同
じ構成を有するコネクタ３１−１〜３１−３と、配線２
４とを含む。コネクタ３１−１は、モジュール２１が挿
入接続される構成を有し、コネクタ３１−２，３１−３
は、夫々モジュール２２−１，２２−２が挿入接続され
る構成を有する。モジュール接続構造３１は、モジュー
ル２１，２２−１，２２−２が接続された状態では、モ
ジュール接続構造３１中心に対して図１１に示すように
放射状（スター状）に配置される。

【００３２】各配線２４の配線長は、モジュール２１，
２２−１，２２−２がコネクタ３１−１〜３１−３に挿
入接続された状態で、モジュール２１，２２−１間、モ
ジュール２１，２２−２間及びモジュール２２−１，２
２−２間の配線長が略同じになるように設定される。本
実施例では、コネクタ３１−１〜３１−３の各々が対応
するモジュール２１，２２−１，２２−２と電気的に接
続する位置からバス主線２３までの配線２４の配線長が
同一である。

【００３３】図１２は、モジュール接続構造３１を示す
回路図である。同図中、図１０と同一部分には同一符号
を付し、その説明は省略する。図１２は、モジュール２
１，２２−１，２２−２間の電気的接続を示しており、
コネクタ３１−１〜３１−３の図示は省略する。次に、
本発明になる情報処理装置の第２実施例を、図１３と共
に説明する。図１３は、情報処理装置の第２実施例を示
す斜視図である。情報処理装置の第２実施例は、本発明
になるモジュール接続構造の第２実施例を採用する。

【００３４】本実施例では、モジュール接続構造３１
が、マザーボード４１上に設けられている。マザーボー
ド４１上には、３つのコネクタ４２（図１３では２つの
コネクタ４２しか見えない）が設けられている。モジュ
ール２１，２２−１，２２−２のボード２１Ａ，２２Ａ
がコネクタ３１−１〜３１−３に挿入接続される際に
は、対応するコネクタ４２にも挿入接続される。コネク
タ４２は、マザーボード４１上のメモリ等の素子や装置
（図示せず）と電気的に接続されており、ボード２１
Ａ，２２Ａをコネクタ４２にも挿入接続することで、モ
ジュール２１，２２−１，２２−２内のＣＰＵ２１ｃ，
２２ｃ等の素子がマザーボード４１上の素子や装置と電
気的に接続される。

【００３５】この場合、ボード２１Ａ，２２Ａは、夫々
対応するコネクタ３１- １〜３１-３及びコネクタ４２
により２辺に沿って支持されるので、モジュール２１，
２２−１，２２−２は確実に、且つ、安定に保持され
る。又、コネクタ３１- １〜３１- ３とマザーボード４
１上の素子や装置との電気的接続をコネクタ３１- １〜
３１- ３及びコネクタ４２の部分を利用して行うことに
より、コネクタ３１- １〜３１- ３部分のみを利用して
行う場合と比べてマザーボード４１上の配線の自由度及
び各ボード２１Ａ，２２Ａ上の配線の自由度が向上す
る。更に、モジュール２１，２２−１，２２−２への電
源供給は、コネクタ３１- １〜３１- ３及び/ 又はコネ
クタ４２を介して行える。例えば、電源供給はコネクタ
４２を介して行い、コネクタ３１- １〜３１- ３を介し
ては信号のやり取りのみを行うようにしても良い。

【００３６】次に、本発明になるモジュール接続構造の
第３実施例を、図１４と共に説明する。図１４は、モジ
ュール接続構造の第３実施例を示す斜視図である。同図
中、図１０と同一部分には同一符号を付し、その説明は
省略する。本実施例では、図１４に示すように、モジュ
ール接続構造３１- Ａは、一体的に設けられたコネクタ
３１- １〜３１- ３からなる。モジュール接続構造３１
-Ａは、一体的な構造を有するので、図１３に示すよう
にマザーボード４１に設けた場合等に、ボード２１Ａ，
２２Ａに対してより強固な支持部材として機能する。
又、コネクタ３１- １〜３１- ３間を電気的に接続する
配線２４が一体的な構造の内部に配置されているため、
配線２４がコネクタ３１- １〜３１- ３により保護され
る。

【００３７】次に、本発明になるモジュール接続構造の
第４実施例を、図１５と共に説明する。図１５は、モジ
ュール接続構造の第４実施例を示す斜視図である。同図
中、図１０と同一部分には同一符号を付し、その説明は
省略する。本実施例では、図１５に示すように、モジュ
ール接続構造３１- Ｂは、コネクタ３１- １〜３１- ３
と、これらのコネクタ３１- １〜３１- ３を電気的に接
続するフレキシブルプリント配線３３とからなる。配線
２４は、フレキシブルプリント配線３３内に設けられて
いる。このため、コネクタ３１- １〜３１- ３間の電気
的接続を容易に、且つ、確実に行うことができる。又、
モジュール接続構造３１- Ｂを図１３に示すようにマザ
ーボード４１に設ける場合等に、コネクタ３１- １〜３
１- ３をマザーボード４１に配置した後にコネクタ３１
- １〜３１-３にフレキシブルプリント配線３３を接続
して電気的な接続を行えば良いため、組み立て工程が簡
単になる。

【００３８】次に、本発明になる情報処理装置の第３実
施例を、図１６及び図１７と共に説明する。図１６は、
情報処理装置の第３実施例を示す側面図であり、図１７
は、情報処理装置の第３実施例を示す平面図である。図
１６及び図１７中、図１３と同一部分には同一符号を付
し、その説明は省略する。本実施例では、図１６に示す
ように、ファン部５１がモジュール接続構造３１のコネ
クタ３１- １〜３１- ３上に設けられている。ファン部
５１は、本実施例では３つのファン５１ａからなる。各
ファン５１ａは、モジュール２１，２２-１，２２- ２
のうち隣接する２個のモジュール間に配置されており、
マザーボード４１と対向している。又、マザーボード４
１には、図１７に示すように、各ファン５１ａに対応す
る位置に、通風穴４５が設けられている。これにより、
モジュール２１，２２- １，２２- ２のボード２１Ａ，
２２Ａ上に設けられたＣＰＵ２１ｃ，２２ｃ等の素子
を、ファン５１ａにより効果的に冷却することができ
る。又、ファン部５１は、コネクタ３１- １〜３１- ３
により支持されるので、ファン部５１を支持するための
専用の支持部材を設ける必要がない。

【００３９】尚、本実施例においても、図１３に示すコ
ネクタ４２を設けても良い。更に、モジュール接続構造
３１の代わりに、図１４に示すモジュール接続構造３１
- Ａや図１５に示すモジュール接続構造３１- Ｂを使用
可能であることは言うまでもない。次に、本発明になる
情報処理装置の第４実施例を、図１８と共に説明する。
図１８は、情報処理装置の第４実施例を示す側面図であ
る。図１８中、図１３と同一部分には同一符号を付し、
その説明は省略する。

【００４０】上記各実施例では、コネクタ３１- １〜３
１- ３が、これらの長手方向がマザーボード４１の表面
と直交する配置で設けられているが、本実施例では、コ
ネクタ３１- １〜３１- ３が、これらの長手方向がマザ
ーボード４１の表面と略平行となる配置で設けられてい
る。図１８では、配線２４が強固な部材上に形成されて
いる場合を示すが、配線２４は、コネクタ３１- １〜３
１- ３をマザーボード４１上に支持する支持部材（図示
せず）に設けられていても良い。本実施例においても、
モジュール２１，２２- １，２２- ２は、マザーボード
４１の表面に対して放射状に支持される。

【００４１】上記の如く、モジュールを放射状に支持す
ることにより、モジュールを近接した状態で互いに平行
に支持する場合と比べると、モジュールの放熱効率を高
くすることができる。次に、本発明になる情報処理装置
の第５実施例を、図１９と共に説明する。図１９は、情
報処理装置の第５実施例を示す斜視図である。図１９
中、図１３と同一部分には同一符号を付し、その説明は
省略する。

【００４２】本実施例では、２個の制御モジュール２１
- １，２１- ２と、２個の主モジュール２２- １，２２
- ２とが、４個のコネクタ３１- １〜３１- ４に挿入接
続されている。マザーボード４１上には、コネクタ３１
- １〜３１- ４の他に、コネクタ６１が設けられてい
る。コネクタ６１には、例えばメモリ素子を搭載された
ボード６３が挿入接続されている。コネクタ６１は、マ
ザーボード４１上の配線によりコネクタ３１- １〜３１
- ４と電気的に接続されている。本実施例においても、
図１３に示すコネクタ４２を設けても良い。

【００４３】制御モジュールの数及び主モジュールの数
は、勿論上記実施例における数に限定されるものではな
く、少なくとも１個の制御モジュールと、複数の主モジ
ュールとが設けられる構成であれば、本発明を適用可能
である。次に、本発明になるモジュール接続構造の第５
実施例を、図２０と共に説明する。図２０は、モジュー
ル接続構造の第５実施例を示す回路図である。同図中、
図１２と同一部分には同一符号を付し、その説明は省略
する。

【００４４】本実施例では、各モジュール２１，２２-
１，２２- ２間を略等しい配線長で接続すると共に、同
種の信号を転送するための第１の配線２４と、主モジュ
ール２２- １，２２- ２のうち少なくとも一方と制御モ
ジュール２１との間を接続すると共に、異種の信号を転
送するための第２の配線７４とが設けられている。この
第２の配線７４は、コネクタ３１−１〜３１−３を介し
てモジュール接続構造内に設けられていても、コネクタ
４２を介してマザーボード４１上に設けられていても良
い。

【００４５】このように、同種の信号用のパスと異種の
信号用のパスとを別々に設けることにより、多重反射の
影響を抑制すると共に、信号間の干渉を防止することが
できる。次に、本発明になる情報処理装置の第６実施例
を、図２１と共に説明する。図２１は、情報処理装置の
第６実施例の要部を示す図である。図２１中、図７と同
一部分には同一符号を付し、その説明は省略する。

【００４６】本実施例では、配線２４のインピーダンス
Ｚ２が、モジュール２１，２２- １，２２- ２内のイン
ピーダンスＺ１より高く設定されている。つまり、モジ
ュール接続構造の各コネクタ内の配線２４の特性インピ
ーダンスは、各モジュール２１，２２- １，２２- ２内
の特性インピーダンスより高く設定されている。これに
より、多重反射の影響を良好に抑制することができる。

【００４７】尚、上記実施例では、モジュールがＣＰＵ
等のプロセッサを有するものとして説明したが、本発明
は、ドライバ／レシーバ部を有する構成のモジュールで
あれば適用可能である。以上、本発明を実施例により説
明したが、本発明は上記実施例に限定されるものではな
く、本発明の範囲内で種々の変形及び改良が可能である
ことは言うまでもない。

【００４８】

【発明の効果】本発明によれば、標準モジュールを接続
する際の多重反射の発生を抑制することが可能な情報処
理装置及びモジュール接続構造を提供することができ
る。

【図面の簡単な説明】

【図１】従来のモジュール接続構造の一例を示す図であ
る。

【図２】図１に示すモジュール接続構造の要部を示す回
路図である。

【図３】図２中、スタブ一端側のノードにおける信号波
形をシミュレーションで求めた結果を示す図である。

【図４】ラムバス方式を示す図である。

【図５】ＳＳＴＬ方式を示す図である。

【図６】本発明の原理を説明する図である。

【図７】本発明になる情報処理装置の第１実施例の要部
を示す図である。

【図８】図７に示すシステムの回路図である。

【図９】図８中、抵抗の一端側のノードにおける信号波
形をシミュレーションで求めた結果を示す図である。

【図１０】本発明になるモジュール接続構造の第１実施
例を示す斜視図である。

【図１１】モジュール接続構造の第１実施例を示す平面
図である。

【図１２】モジュール接続構造の第１実施例を示す回路
図である。

【図１３】本発明になる情報処理装置の第２実施例を示
す斜視図である。

【図１４】本発明になるモジュール接続構造の第３実施
例を示す斜視図である。

【図１５】本発明になるモジュール接続構造の第４実施
例を示す斜視図である。

【図１６】本発明になる情報処理装置の第３実施例を示
す側面図である。

【図１７】情報処理装置の第３実施例を示す側面平面図
である。

【図１８】本発明になる情報処理装置の第４実施例を示
す側面図である。

【図１９】本発明になる情報処理装置の第５実施例を示
す斜視図である。

【図２０】本発明になるモジュール接続構造の第５実施
例を示す回路図である。

【図２１】本発明になる情報処理装置の第６実施例の要
部を示す図である。

【符号の説明】

１１ 駆動側モジュール １２，１２- １〜１２- ４ 他のモジュール １３ バス主線 １４ 配線 ２１，２１- １，２１- ２ 制御モジュール ２１Ａ，２２Ａ，６３ ボード ２２- １〜２２- ４ 主モジュール ３１ モジュール接続構造 ３１- １〜３１- ４ コネクタ ４１ マザーボード ４２、６１ コネクタ ５１ ファン部

Claims (19)

【特許請求の範囲】
1. 【請求項１】 複数個の主モジュールと、 少なくとも１個の制御モジュールと、 全ての主モジュール及び制御モジュールを、互いに略等
   しい配線長で電気的に接続する接続部とを備えた、情報
   処理装置。
2. 【請求項２】 前記接続部は、前記全ての主モジュール
   及び制御モジュールを互いに略等しい配線長で接続する
   と共に同種の信号を転送するための第１の配線と、少な
   くとも１個の主モジュールと少なくとも１個の制御モジ
   ュールとの間を接続すると共に異種の信号を転送するた
   めの第２の配線とを有する、請求項１記載の情報処理装
   置。
3. 【請求項３】 各主モジュール内の配線長、特性インピ
   ーダンス及び負荷容量と、各制御モジュール内の配線
   長、特性インピーダンス及び負荷容量とは互いに略等し
   く設定されている、請求項１又は２記載の情報処理装
   置。
4. 【請求項４】 前記接続部内の配線の特性インピーダン
   スは、各主モジュール及び各制御モジュール内の配線の
   特性インピーダンスより高く設定されている、請求項１
   〜３のいずれか１項記載の情報処理装置。
5. 【請求項５】 前記接続部は、全ての主モジュール及び
   制御モジュールを放射状に接続する第１のコネクタから
   なる、請求項１〜４のいずれか１項記載の情報処理装
   置。
6. 【請求項６】 前記第１のコネクタ及び第２のコネクタ
   が設けられたマザーボードを更に備え、 前記主モジュール及び前記制御モジュールは各々略四角
   形のボードからなり、該第１及び第２のコネクタと接続
   するように前記マザーボード上に配置される、請求項５
   記載の情報処理装置。
7. 【請求項７】 前記第１のコネクタは、フレキシブルプ
   リント配線を有する、請求項５又は６記載の情報処理装
   置。
8. 【請求項８】 前記略四角形のボードは、前記第１のコ
   ネクタと接続する第３のコネクタと、前記第２のコネク
   タと接続する第４のコネクタとを有する、請求項５〜７
   のいずれか１項記載の情報処理装置。
9. 【請求項９】 前記マザーボードとは反対側に配置され
   た少なくとも１個のファンを更に備えた、請求項６〜８
   のいずれか１項記載の情報処理装置。
10. 【請求項１０】 前記マザーボードは、前記ファンと略
    対向する位置に設けられた穴を有する、請求項９記載の
    情報処理装置。
11. 【請求項１１】 前記ファンは、前記第１のコネクタに
    より支持されている、請求項９又は１０記載の情報処理
    装置。
12. 【請求項１２】 前記ファンは、隣接する２個のモジュ
    ール間に設けられている、請求項９〜１１のいずれか１
    項記載の情報処理装置。
13. 【請求項１３】 複数個の主モジュールと少なくとも１
    個の制御モジュールとを電気的に接続するモジュール接
    続構造であって、 全ての主モジュール及び制御モジュールを互いに略等し
    い配線長で接続すると共に同種の信号を転送するための
    第１の配線と、 少なくとも１個の主モジュールと少なくとも１個の制御
    モジュールとの間を接続すると共に異種の信号を転送す
    るための第２の配線とを備えた、モジュール接続構造。
14. 【請求項１４】 前記モジュール接続構造内の配線の特
    性インピーダンスは、各主モジュール及び各制御モジュ
    ール内の配線の特性インピーダンスより高く設定されて
    いる、請求項１３記載のモジュール接続構造。
15. 【請求項１５】 全ての主モジュール及び制御モジュー
    ルを放射状に接続する第１のコネクタを更に備えた、請
    求項１３又は１４記載のモジュール接続構造。
16. 【請求項１６】 前記第１のコネクタ及び第２のコネク
    タが設けられたマザーボードを更に備え、 前記主モジュール及び前記制御モジュールは各々略四角
    形のボードからなり、該第１及び第２のコネクタと接続
    するように前記マザーボード上に配置される、請求項１
    ５記載のモジュール接続構造。
17. 【請求項１７】 前記第１のコネクタは、フレキシブル
    プリント配線を有する、請求項１５又は１６記載のモジ
    ュール接続構造。
18. 【請求項１８】 前記第１のコネクタは、前記マザーボ
    ードと対向する位置に設けられるファンを支持する支持
    部を有する、請求項１６又は１７記載のモジュール接続
    構造。
19. 【請求項１９】 前記支持部は、前記ファンを隣接する
    ２個のモジュール間の位置で支持する、請求項１８記載
    のモジュール接続構造。